Está en la página 1de 5

1

Control De Graves y agudos


Departamento de Ingenier a , Electr onica y Computaci on Universidad Nacional De Colombia - Sede Manizales Sergio Arteaga Ramirez 8111005 Cristina Guapacha Montoya 8111027 Marzo 13 de 2012

ResumenEn este informe, se anilizar a el funcionamiento de las compuertas l ogicas,su utilidad en la construcci on de circuitos que resuelvan determinados problemas. Palabras ClavesCompuerta,AND,OR,NOT,cajas problema,sensores.

a a

I.

O BJETIVOS
Figura 1. Simbolo de la funci on l ogica AND.

Adquirir destreza en el analisis implementando compuertas l ogicas. analizar y dise nar un circuito que resuelva un problema planteado por un cliente. II. I NTRODUCCI ON

III-B.

Operaci on l ogica OR

Se quiere implementar un circuito que modele el funcionamiento de una fabrica de cajas; se sabe que la l nea de producci on funciona de la siguiente manera un operario coloca una caja en la banda transportadora; al nal de la banda transportadora se encuentran cuatro sensores, un sensor de presi on que indica que la caja ha llegado correctamente al nal de la sensores,un, 3 sensores que indican la altura de la caja, baja, media y grande; si se presentara un error en la presi on de producci on la banda transportadora se detendr a y una luz se encender a indicando un fallo.

Esta operaci on se representa por un signo m as. Por Ejemplo X+Y=Z se lee X OR Y es igual a Z, queriendo decir que Z=1 si X=1 o si Y=1, o si se tiene X=1 y Y=1. Si ambos X=0 y Y=0 entonces Z=0; esta operaci on funciona con dos variables o m as.Su tabla de verdad esta dada por: X 0 0 1 1 OR Y 0 1 0 1 Z 0 1 1 1

III. III-A.

M ARCO T EORICO

Operaci on l ogica AND

Esta operaci on se representa por un punto o por la XY=Z ausencia de un operador. Por ejemplo X.Y=Z o le do X y Y es igual a Z. Implican que Z=1 si y s olo si X=1 y Y=1 ; de otra forma Z=0; esta operaci on funciona con dos variables o m as. Su tabla de verdad esta dada por:

Figura 2. Simbolo de la funci on l ogica OR.

III-C.

Operaci on l ogica NOT

Esta operaci on se representa por un ap ostrofe (algunas veces por una barra). Por ejemplo X=Z o
(X = Z )

see lee X no es igual a Z mplicando que z es lo que X no. En otra palabras, si X=1 entonces Z=0, pero si X=0 entonces Z=1 esta operaci on funciona con una o m as variables.Su tabla de verdad esta dada por:

grande, L1=Luz que indica que el sensor de Altura baja esta activado, L2=Luz que indica que el sensor de Altura media esta activado, L3=Luz que indica que el sensor de Altura grande esta activado, L4=Luz que indica que hay un fallo y M1= Luz que indica que la banda transportadora esta en movimiento Tenemos:

NOT X Z 0 1 1 0

Figura 3. Simbolo de la funci on l ogica NOT.

S0 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

S1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

Circuito F abrica S2 S3 L1 L2 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 1 1 0 0 0 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0

L3 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

L4 0 1 1 1 1 1 1 1 1 1 1 1 0 1 0 0

L5 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

IV.

C ALCULOS Y RESULTADOS

Para el circuito de la gura 4 se tiene la siguente tabla de verdad

Para el circuito de la gura 4 tenemos las siguientes expresi on Booleana; las expresiones para L1,L2,L3,M1 se obtuvieron a partir de minterminos, la expresi on para L4 fue hallada a trav es de un mapa de karnaugh.
L1 = S0 S1 S 2 S 3 L2 = S0 S1 S2 S 3 L3 = S0 S1 S2 S3 M1 = S 0 S 1 S 2 S 3

Figura 4. Circuito linea de pruducci on.

L4 = S0 S1 + S2 S3 + S0 S1 + S1 S2

Haciendo S0=Sensor De Presi on, S1=Sensor De Altura baja , S2=Sensor De Altura media, S3=Sensor De Altura

V.

R ESULTADOS P RACTICOS

En la siguientes tablas se encuentran registrados los resultados para el montaje del circuito Propuesto: ENTRADA S1 S2 0,33 0,31 0,3 0,3 0,3 4,87 0,3 4,83 4,82 0,3 4,86 0,3 4,82 4,82 4,74 4,75 0,32 0,32 0,26 0,32 0,29 4,79 0,3 4,78 4,82 0,33 4,82 0,33 4,79 4,79 4,79 4,79 SALIDA L1 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 3,31 0,14 0,14 0,14 S0 0,32 0,3 0,3 0,3 0,3 0,3 0,3 0,26 4,81 4,78 4,79 4,78 4,82 4,82 4,78 4,78 ENTRADA S1 S2 0,33 0,31 0,3 0,3 0,3 4,87 0,3 4,83 4,82 0,3 4,86 0,3 4,82 4,82 4,74 4,75 0,32 0,32 0,26 0,32 0,29 4,79 0,3 4,78 4,82 0,33 4,82 0,33 4,79 4,79 4,79 4,79 S3 0,3 4,87 0,32 4,83 0,3 4,83 0,31 4,74 0,26 4,78 0,27 4,78 0,3 4,75 0,32 4,78 SALIDA L3 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 3,23

S0 0,32 0,3 0,3 0,3 0,3 0,3 0,3 0,26 4,81 4,78 4,79 4,78 4,82 4,82 4,78 4,78

S3 0,3 4,87 0,32 4,83 0,3 4,83 0,31 4,74 0,26 4,78 0,27 4,78 0,3 4,75 0,32 4,78

S0 0,32 0,3 0,3 0,3 0,3 0,3 0,3 0,26 4,81 4,78 4,79 4,78 4,82 4,82 4,78 4,78

ENTRADA S1 S2 0,33 0,31 0,3 0,3 0,3 4,87 0,3 4,83 4,82 0,3 4,86 0,3 4,82 4,82 4,74 4,75 0,32 0,32 0,26 0,32 0,29 4,79 0,3 4,78 4,82 0,33 4,82 0,33 4,79 4,79 4,79 4,79

S3 0,3 4,87 0,32 4,83 0,3 4,83 0,31 4,74 0,26 4,78 0,27 4,78 0,3 4,75 0,32 4,78

SALIDA L2 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 3,24 0,14

S0 0,32 0,3 0,3 0,3 0,3 0,3 0,3 0,26 4,81 4,78 4,79 4,78 4,82 4,82 4,78 4,78

ENTRADA S1 S2 0,33 0,31 0,3 0,3 0,3 4,87 0,3 4,83 4,82 0,3 4,86 0,3 4,82 4,82 4,74 4,75 0,32 0,32 0,26 0,32 0,29 4,79 0,3 4,78 4,82 0,33 4,82 0,33 4,79 4,79 4,79 4,79

S3 0,3 4,87 0,32 4,83 0,3 4,83 0,31 4,74 0,26 4,78 0,27 4,78 0,3 4,75 0,32 4,78

SALIDA L4 0,14 3,25 3,25 3,25 3,25 3,25 3,2 3,01 3,17 3,17 3,2 3,2 0,14 3,03 0,14 0,14

S0 0,32 0,3 0,3 0,3 0,3 0,3 0,3 0,26 4,81 4,78 4,79 4,78 4,82 4,82 4,78 4,78

ENTRADA S1 S2 0,33 0,31 0,3 0,3 0,3 4,87 0,3 4,83 4,82 0,3 4,86 0,3 4,82 4,82 4,74 4,75 0,32 0,32 0,26 0,32 0,29 4,79 0,3 4,78 4,82 0,33 4,82 0,33 4,79 4,79 4,79 4,79

S3 0,3 4,87 0,32 4,83 0,3 4,83 0,31 4,74 0,26 4,78 0,27 4,78 0,3 4,75 0,32 4,78

SALIDA M1 3,38 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14 0,14

VI-B. Familias TTL TTL Serie est andar. TTL-L (low power) : Serie de bajo consumo. TTL-S (schottky) : Serie r apida (usa diodos Schottky). TTL-AS (advanced schottky) : Versi on mejorada de la serie anterior. TTL-LS (low power schottky) : Combinaci on de las tecnolog as L y S (es la familia m as extendida). TTL-ALS (advanced low power schottky) : Versi on mejorada de la serie LS . TTL-F (FAST : fairchild advanced schottky) .

VI.

T ECNOLOG I A TTL

TTL es la sigla en ingl es de transistor-transistor logic, es decir, l ogica transistor a transistor. Es una familia l ogica o lo que es lo mismo, una tecnolog a de construcci on de circuitos electr onicos digitales. En los componentes fabricados con tecnolog a TTL los elementos de entrada y salida del dispositivo son transistores bipolares. VI-A. Caracter sticas Su tensi on de alimentaci on caracter stica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho). Los niveles l ogicos vienen denidos por el rango de tensi on comprendida entre 0,0V y 0,08V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). La velocidad de transmisi on entre los estados l ogicos es su mejor base, si bien esta caracter stica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En u algunos casos puede alcanzar poco m as de los 250 MHz. Las se nales de salida TTL se degradan r apidamente si no se transmiten a trav es de circuitos adicionales de transmisi on (no pueden viajar m as de 2 m por cable sin graves p erdidas). .TTL trabaja normalmente con 5V.

TTL-AF (advanced FAST) : Versi on mejorada de la serie F . TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles l ogicos compatibles con TTL. TTL-G (GHz C-MOS) : GHz ( From PotatoSemi).

VII.

T ECNOLOG I A CMOS

Complementary metal-oxide-semiconductor o CMOS es una de las familias l ogicas empleadas en la fabricaci on de circuitos integrados. Su principal caracter stica consiste en la utilizaci on conjunta de transistores de tipo pMOS y tipo nMOS congurados de tal forma que, en nicamente estado de reposo, el consumo de energ a es u el debido a las corrientes par asitas. VII-A. Ventajas El bajo consumo de potencia est atica, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS s olo experimentar a corrientes par asitas. Esto es debido a que en ninguno de los dos estados l ogicos existe un camino directo entre la fuente de alimentaci on y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS b asico se encuentra en la regi on de corte en estado estacionario.

Gracias a su car acter regenerativo, los circuitos CMOS son robustos frente a ruido o degradaci on de se nal debido a la impedancia del metal de interconexi on. Los circuitos CMOS son sencillos de dise nar. La tecnolog a de fabricaci on est a muy desarrollada, y es posible conseguir densidades de integraci on muy altas a un precio mucho menor que otras tecnolog as. VII-B. Inconvenientes

VIII.

C ONCLUSIONES

el mapa de Karnaugh es una herramienta de gran utilidad si se necesita simplicar funciones booleanas. Los circuitos ttl consume m as energ a en comparaci on con circuitos CMOS en reposo. los chips CMOS son mucho m as susceptibles a descargas el ectricas en comparaci on con los chips TTL. Los chips CMOS permiten una densidad mucho mayor de funciones l ogica en comparaci on con los chips TTL.

Debido al car acter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOSpMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias l ogicas. Son vulnerables a latch-up: Consiste en la existencia de un tiristor par asito en la estructura CMOS que entra en conducci on cuando la salida supera la alimentaci on. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentaci on de los circuitos integrados. El latch-up produce un camino de baja resistencia a la corriente de alimentaci on que acarrea la destrucci on del dispositivo. Siguiendo las t ecnicas de dise no adecuadas este riesgo es pr acticamente nulo. Generalmente es suciente con espaciar contactos de sustrato y pozos de difusi on con suciente regularidad, para asegurarse de que est a s olidamente conectado a masa o alimentaci on. Seg un se va reduciendo el tama no de los transistores, las corrientes par asitas empiezan a ser comparables a las corrientes din amicas (debidas a la conmutaci on de los dispositivos).