Está en la página 1de 22

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 1 92 -

Multivibradores Biestables
Existen 3-tipos de multivibradores.
MONOESTABLE.- Un estado estable y uno semi-estable BIESTABLE.AESTABLE.Dos estados estables Ningn estado estable [oscilador]

instante nico. La fig. 3.1 es un ejemplo de un dispositivo combinacional, en este caso para activar la clave, no importa el orden en que se pongan los nmeros de dicha clave, lo nico que interesa es el valor correcto.

Los circuitos estudiados hasta ahora son dispositivos lgicos combinacionales, cuyos niveles de salida, en cualquier instante dependen de los niveles presentes en las entradas en ese momento. Es decir, cualquier cambio que ocurra en las entradas tiene un efecto inmediato en las salidas [si se desprecia el retardo natural de los elementos fsicos]. Cualquier condicin anterior en los niveles de las entradas no tiene efecto en las salidas. Los circuitos combinacionales no tienen realimentacin y no disponen de elementos para almacenar informacin [memoria].

FIG U R A 3.1 DISPOSITIVO CO M B IN A CIO N A L

Circuito Secuencial.- El valor actual de las salidas


depende no slo del valor actual de las entradas, sino tambin de la historia del sistema. Es decir, las variables de salida dependen del tiempo.

Circuito Combinacional.- En cualquier momento dado,


el valor actual de las salidas est determinado exclusivamente por el valor actual de las entradas. En otras palabras, las variables de salida del sistema no dependen del tiempo. Se sobre entiende que los valores de todas las variables son esos en algn
Carlos Novillo Montero Can

FIG U R A 3 .2

Un

circuito

secuencial

tiene

realimentacin
Can

Carlos Novillo Montero

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 1 93 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 1 94 -

elementos de memoria para almacenar la informacin. La fig. 3.2 muestra un ejemplo de dispositivo secuencial, para que la comunicacin con otro telfono se inicie, es necesario que se marque el nmero correcto y en la secuencia correcta. En la prctica, la mayora de los sistemas digitales est constituido por circuitos combinacionales y multivibradores biestables como puede verse en la fig. 3.3. En un sistema digital general hay una realimentacin en el sistema, por tanto, las salidas dependen tanto del valor actual de las entradas como de los valores anteriormente almacenados en el circuito de la memoria. El elemento de memoria ms importante es el multivibrador biestable, tambin conocido como flip-flop.

circuito de un flip-flop [FF] bsico implementado con compuertas NAND [tambin pueden utilizarse compuertas NOR].

FIG U R A 3.4

FIG U R A

3 .3

C IR C U ITO S EC U EN C IA L S IN C R N IC O

Multivibrador Bsico con Compuertas NAND


Flip-Flop S-R Asincrnico.- En la fig. 3.4 se muestra el
Carlos Novillo Montero Can

El FF bsico est constituido por dos compuertas NAND con dos entradas de datos: Set y Reset [S, R] y dos salidas: Q y que realimentan, en forma cruzada, a las entradas de las compuertas. La principal caracterstica de los FFs es que sus salidas sean complementarias. En los circuitos secuenciales el tiempo es un factor importante, en los FFs hay que diferenciar claramente el valor que tiene la salida antes de que se establezcan las nuevas condiciones en las entradas y que, en este caso, se llamar Q<t> [Qn o Q0, etc.] y el valor que tomar la salida despus de que establezcan las nuevas condiciones de las entradas y que se denomina Q<t+1> [Qn+1, Q1, etc.]. Debido a la realimentacin, Q<t> se constituye en una entrada al circuito del FF. Por tanto, la tabla de verdad [tabla de funcin] para este FF, es la que se indica a continuacin. La fig.3.5 muestra el smbolo
Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 1 95 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 1 96 -

o esquemtico del FF - SR asincrnico.


EN TR A D A S S O O O O FIG U R A 3.5 1 1 1 1 R O O 1 1 O O 1 1 O 1 O 1 O 1 O 1 1 1 1 1 O O O 1 1 1 O O 1 1 1 O SA LID A S

Sin embargo, cuando S = 0 y R = 0, las dos salidas tienen en mismo valor: 1L, y no son complementarias, razn por la cual esta opcin no est permitida, es decir es una condicin prohibida, que debe evitarse para que este FF funcione adecuadamente.

E N T R AD A S S O O 1 R O 1 O 1

S A LID A S Q <t+1> 1 1 O Q <t> 1 O IN G RE S O D E D A TO S 1 A LM A C E N A JE D E D ATO S C ON D IC I N PR O H IBID A

De la tabla de funcin del FF S-R asincrnico puede obtenerse la ecuacin de Q<t+1>, en funcin de S, R y Q<t>.

En la tabla se observa que cuando S = 0 y R = 1, Q<t+1> = 1, sin importar el valor de Q<t>; as mismo, cuando S = 1 y R = 0, Q<t+1> = 0, sin importar el valor de Q<t>, de modo que estas dos condiciones de las entradas permiten el ingreso del dato que se quiere almacenar. Tambin, en la tabla se observa que cuando S = 1 y R = 1, Q<t+1> = Q<t>, condicin que permite mantener almacenado el ltimo dato que ingres al FF.
Carlos Novillo Montero Can

La informacin contenida en la tabla original se da en forma condensada en la tabla anterior. Algunos autores usan la nomenclatura Qn y Qn+1 en vez de Q<t> y Q<t+1> respectivamente. La fig. 3.6 muestra cmo sera la respuesta del flipflop S-R asincrnico para diferentes valores de las entradas S-R. Al final se puede observar que cuando las entradas S y R son igual a 0 simultneamente, las dos salidas se ponen en 1, lo cual no corresponde con que sean complementarias; cuando las dos entradas regresan a 1, en las salidas no se sabe cul ser su estado final, por esta razn, la condicin S = R = 0, no est permitida, debido a que en la salida se genera una inestabilidad.
Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 1 97 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 1 98 -

pueden causar molestias en dispositivos electrnicos de alta velocidad, puesto que producen ruido y por esta razn hay que eliminarlos. La fig. 3.8 muestra un flip-flop S-R bsico utilizado para eliminar los rebotes. En la fig. 3.9 se muestran las formas de onda en el interruptor y en las salidas del FF-SR.

FIG U R A

3.6

Eliminacin de los Rebotes de los Contactos [Debouncing].En muchas aplicaciones se utilizan interruptores como el que se muestra en la fig. 3.7 para generar seales digitales.

FIG U R A

3.7

CI-74279.- En el mercado existe el CI-74279 que tiene 4 flip-flops SR como se indica en la fig. 3.10 y la tabla de funcin se indica a continuacin.

Debido al coeficiente de elasticidad que tienen los materiales, el interruptor no hace un contacto slido y definitivo cuando se cierra sino que rebota varias veces [durante algunos milisegundos] hasta que queda en reposo conectando la S a tierra. Estos rebotes
Carlos Novillo Montero Can Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 1 99 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 00 -

Para evitar que se almacene informacin no deseada, se pueden agregar 2-compuertas en las entradas del FF S-R asincrnico, como se muestra en la fig. 3.11. La funcin de estas compuertas es controlar el instante en que las seales S-R estn habilitadas para producir algn efecto en las salidas Q y .
CK FIG U R A 3.1 0 a) b) c) 0 1 EN TR A D A S ^ 1 0 1 0 1 1 0 0 SA LID A Q Q0 1 0 1* X 0 0 0 0 1 1 1 1 X 0 0 1 1 0 0 1 1 X 0 1 0 1 0 1 0 1 0 1 0 0 1 1 1 1 1 A LM A CENA D A TO 0 1 1 IN G RESA D A TO 0 0 1 CO N D . P R O H IB . 1 1 A LM A CENA D A TO S R Q < t> Q < t+ 1>

*Este nivel de salida es seudo estable; esto es, puede no persistir cuando 1 las entradas regresen a su nivel inactivo [1L ], tambin se conoce como 1 condicin prohibida. 1 ^Para los FFs S-R con doble entrada , 1 significa que ambas entradas 1 deben ser 1 y 0 significa que una o ambas entradas son 0. 1 QO = nivel de Q antes de que se establezcan las condiciones de entrada indicadas = Q<t>.
1

FF S-R Sincronizado por Reloj.- En el FF S-R asincrnico, puede darse el caso de que seales indeseables ingresen por las entradas S-R y generen a la salida informacin no vlida.

FIG U R A

3 .1 1

En este caso, el ingreso de los datos est sincronizado con una seal de reloj, de modo que cuando la entrada de reloj es 0L, los datos de las entradas S y R no tienen ninguna influencia en la salida que mantiene su estado anterior [Q<t>] sin importar el valor de S o R o de la salida anterior; la tabla anterior muestra el comportamiento del FF S-R sincrnico. La fig. 3.12 corresponde al smbolo del FF-SR sincrnico; tambin se incluye la tabla de funcin simplificada de este FF.

Carlos Novillo Montero

Can

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES CK O 1 1 FIG U R A 3 .1 2 1 1 S X O O 1 1 R X O 1 O 1 Q <t> Q <t> O 1

- 2 01 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 02 -

1 O

CO N D ICI N P R O H IB ID A

Mientras la seal de reloj sea 0L, las salidas del FF mantienen la informacin anteriormente almacenada, sin importar los cambios que puedan ocurrir en S y R. Para almacenar un dato, es necesario que la seal de reloj est en 1L, en cuyo caso, con S = 0 y R = 1 la salida Q<t> se pone en OL; con S = 1 y R = 0, Q<t> = 1L; con S = 0 y R = 0, la salida mantiene la informacin anterior [Q<t + 1> = Q<t>]; con S = 1 y R = 1, se presenta la condicin prohibida o inestable. Se dice que este FF tiene entradas sincronizadas, porque el intervalo de muestreo puede ser temporizado para que coincida con la aparicin de la informacin deseada en las entradas S y R. Las seales de entrada Set y Reset no necesitan ser pulsos o cambios momentneos de nivel. En este caso es la seal de reloj la que cumple ese trabajo. Esta es una caracterstica muy importante cuando las entradas S y R provienen de otro circuito lgico. Como en el caso del FF-SR asincrnico, se puede obtener la ecuacin de Q<t>.

FF Tipo D o Retenedor de Datos [Data Latch].- Una manera de evitar la condicin prohibida o inestable es con el FF tipo D [Data Latch o retenedor de datos] que se muestra en la fig. 3.13, la funcin del inversor [compuerta 5] es hacer que las entradas S y R, siempre sean el complemento la una de la otra, de esa forma nunca se tendr la condicin prohibida [S = 1 y R = 1]. Este circuito tiene una sola entrada de datos y una seal de reloj. De esta manera se puede ingresar un 0L o 1L como se indica en la siguiente tabla de verdad.

FIG U R A

3 .1 3

D 0 1 X

CK 1 1 0

Q <t> 0 1 Q <t> b) FIG U R A N 3 .1 4 a)

La fig. 3.14 (a) muestra una modificacin del FF


Carlos Novillo Montero Can Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 03 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 04 -

tipo-D y la fig. 3.14 (b) corresponde al smbolo esquemtico. Al retenedor de datos se lo usa con frecuencia para almacenar informacin proveniente de contadores y computadores hasta que se realice una lectura.
1)

FIG U R A

3 .1 6

LA S C O M P U E RTA S 3 Y 4 SE C IE R RA N A IS LA N D O EL S LA V E D E L M A S T ER . LAS CO M P UERTA S 7 Y 8 SE A B REN HA B ILITAN D O LA S ENTRA D A S S Y R D EL M A S T ER . LA S CO M P U ER TA S 7 Y 8 SE CIER R A N D ESH A B ILITANDO LAS ENTRADAS DEL M A S T ER . LAS CO M P UERTA S 3 Y 4 SE A B REN CO N ECTAN D O EL M A STER AL SLA VE.

FF S-R Master-Slave [Maestro-Esclavo].- Est construido con 2-FFs S-R sincrnicos conectados en cascada: uno para mantener el estado de la salida [Slave] y otro para guardar la informacin de las entradas [Master], presente al comienzo del pulso de reloj para posteriormente transferirla a la salida del FF. Como se muestra en la fig. 3.15.

2) 3) 4)

FIG UR A

3.15

FLIP -FLO P RS M A ESTRO -ESCLAVO

El FF S-R master-slave cumple la misma tabla de verdad del FF S-R sincrnico. La operacin del FF SR/M-S a travs de un pulso completo de reloj [fig. 3.16] se describe a continuacin.

Descripcin del Funcionamiento del FF S-R Master-Slave a travs de un Pulso de Reloj.- La entrada de reloj normalmente est en 0L lo que mantiene en 1L las salida de las compuertas 7 y 8, esto evita que los cambios en las entradas S y R tengan algn efecto en el circuito. Con un 1L en cada entrada, el flip-flop formado por las compuertas 5 y 6 puede estar en cualquier estado. El FF slave ser reconocido como el circuito de memoria sincrnico al que el FF master le proporciona las seales de entrada con la seal de reloj invertida. Cuando la entrada de reloj es 0L, la salida de la compuerta 9 es 1L de manera que las compuertas 3 y 4 estn abiertas. De donde el FF de las compuertas 1 y 2 estar en el mismo estado del FF de las compuertas 5 y 6 del FF-master. El nivel 0L de la seal de reloj est conectado, a travs de una resistencia de 220, a la entrada de la compuerta 9. Esto hace que la compuerta 9 est un poco ms prxima al estado 1L que las compuertas 7
Carlos Novillo Montero Can

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 05 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 06 -

y 8 [fig. 3.17]: cuando la fuente V es 0V, la base del transistor est polarizada directamente e IB . 1mA, esta corriente circula por el emisor del transistor, en cuyo caso, el voltaje en el punto X es . 0,2V ms alta que el valor de CK. Cuando se aplica el pulso de reloj, ocurre una secuencia de 4 pasos.

tabla de verdad del FF sincrnico. Tercero, el pulso de reloj empieza a descender cerrando las compuertas 7 y 8 que aslan el FF master de las entradas S y R. Cuarto, la compuerta 9 recibe un 0L en su entrada, lo que permite abrir las compuertas 3 y 4. En este momento las salidas del FF master se transfieren al FF slave y aparecen en los terminales del circuito.

CK 0

S X O O

R X O 1 O 1 Q <t> Q <t> O 1 1 O

F IG U R A 3.1 7 CIR CU ITER A UN A ENTRA D A TTL

DE

1 1

CO N D ICI N P R O H IB ID A

Primero, cuando el reloj se hace positivo, debido a la resistencia de 220 antes mencionada, la compuerta 9 alcanza el estado 1L antes que las compuertas 7 y 8. Un 1L a la entrada de la compuerta 9 produce un 0L en su salida que cierra las compuertas 3 y 4 y asla el FF slave del master. Este aislamiento ocurre antes de que pueda darse algn cambio en el estado del master. As el estado del FF master se almacena en las salidas Q y del slave. Segundo, las compuertas 7 y 8 se abren con la seal de reloj y la informacin de las entradas S y R determina el estado del FF master de acuerdo con la
Carlos Novillo Montero Can

De esta manera, los cambios de la salida no ocurren hasta que haya terminado el pulso de reloj. Por esta razn, los efectos de los cambios de la salida no pueden aparecer en los terminales de entrada durante el pulso de reloj; es decir, durante el pulso de reloj los datos de los terminales S y R deben permanecer estables. La tabla de verdad anterior muestra el comportamiento del FF S-R master-slave. FF J-K Master-Slave.- Este tipo de FF ofrece una gran versatilidad, evita problemas de temporizacin, condicin prohibida y formas de onda independientes
Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 07 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 08 -

del acoplamiento DC. La fig. 3.18 muestra el circuito del FF - JK maestro-esclavo implementado con compuertas NAND y la fig. 3.19 corresponde al smbolo esquemtico del FF-JK.

de diseo junto con el FF tipo D. La ecuacin de este FF se deduce de la tabla de funcin para CK = 1 y se indica a continuacin.

CK 0

J X 0 0 1

K X 0 1 0 1 Q <t> 0 1

1
0

FIG U R A FIG UR A 3.18 FF - JK M A ESTRO -ESCLAVO

3 .1 9 1

CK 0

J X 0 0 0 0 1 1 1 1

K X 0 0 1 1 0 0 1 1

Q < t> X 0 1 0 1 0 1 0 1

Q < t+ 1>

0 1 0 0 1 1 1 0

1 0 1 1 0 0 0 1

El FF J-K master-slave, es el mismo que el S-R Master-Slave excepto que las salidas estn conectadas en forma cruzada a las entradas para obtener una operacin de complemento [Toggle], cuando J = 1L y K = 1L. La tabla de verdad anterior muestra la funcin del FF J-K M-S. Tablas de excitacin de los FFs JK y tipo D.- En ocasiones conviene saber lo que se debe poner en las entradas de los flip flops, por ejemplo del JK para obtener un valor de Q<t+1> deseado. Para esto se elabora las tablas de excitacin de dichos flip flops, en este caso de los flip flops JK y D. En las tablas se observa que para mantener el valor 0L en la salida del flip flop JK [Q<t> = 0 y Q<t+1> = 0], hay que pone 0L en J y no importa X en K; mientras que en el flip flop
Carlos Novillo Montero Can

En esta tabla se observa que este tipo de FF no tiene condiciones prohibidas, cuando J = K = 1, la salida prxima es el complemento del estado anterior, por tanto este es el FF que se utilizar para aplicaciones
Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 09 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 10 -

tipo D en la entrada hay que poner 0. De esa manera se contina el anlisis.


Q < t> 0 0 1 1 Q < t+ 1> 0 1 0 1 J 0 1 x x K x x 1 0 Q < t> 0 0 1 1 Q < t+ 1> 0 1 0 1 D 0 1 0 1

tipo T.
CK T 0 0 1 1 Q < t> 0 1 0 1 Q < t+ 1> 0 1 1 0 J 0 X 1 X K X 0 X 1 D O 1 1 O

TA B LA S D E EX CITA CI N D E LO S FLIP -FLO P S J-K Y TIP O D

Para el Flip-Flop JK Para el Flip-Flop El FF-T se lo obtiene de un FF-JK manteniendo las entradas J y K en 1L. La fig. 3.21 muestra cmo puede obtenerse un FF-T a partir de un FF-D. Los FFs-T se utilizan a menudo en contadores asincrnicos y divisores de frecuencia.

Flip-Flop tipo T .- El FF-T es una versin de una sola


entrada del FF-JK. El FF-T se obtiene cortocircuitando las entradas J y K. La denominacin T proviene de la propiedad del FF para conmutar [del ingls Toggle = complementar], es decir, que cambia de estado con cada pulso de reloj. La fig. 3.20 muestra el smbolo lgico y las formas de onda del FF-T disparado por transicin negativa. Puede verse que la onda de salida Q del FF-T tiene una frecuencia que es la mitad de la onda del reloj cuando la entrada T es alta [1L].

FIG U R A

3 .2 1

FIG U R A 3 .2 0 a )

b)

La tabla de verdad, se muestra en seguida. De ella se deducen las ecuaciones para las entradas a los FFs J-K y D respectivamente, para que funcionen como FFs
Carlos Novillo Montero Can

Entradas Asincrnicas.- Las entradas de los FFs que hasta aqu se han estudiado, estn sincronizadas con la seal de reloj, lo que significa que las salidas slo cambiarn cuando se den las condiciones necesarias en las entradas S-R, D, J-K o T y la seal de reloj.
Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 11 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 12 -

Hay ocasiones en las que conviene poder cambiar los datos del FF de manera independiente del reloj, para eso se han incluido las llamadas entradas asincrnicas, son 2 y reciben el nombre de Preset la una y Clear la otra. Generalmente el nivel activo de estas entradas asincrnicas es bajo [0L]. De manera que cuando la entrada Preset = OL, entonces, la salida Q = 1, , sin importar el valor de las otras entradas incluida la entrada de reloj; y cuando la entrada Clear = OL, entonces, la salida Q = O, , sin importar el valor de las otras entradas incluida la entrada de reloj. No est permitido que las dos entradas asincrnicas [CL y PR] tengan el nivel activo [OL ] al mismo tiempo, porque esto produce una condicin prohibida o inestable. Flip-Flops Disparados por Transicin.- Una mejora en el sincronismo de los FFs que disminuye los problemas de tiempo, son los FFs disparados por transicin [flanco]. Se puede usar la transicin positiva [8] de la seal de reloj o la transicin negativa [9] del mismo. Las ventajas de no tener la entrada activa durante el pulso del reloj en el diseo de un sistema, son: velocidad de operacin y control del ancho del pulso. Sin embargo, generalmente son ms complejos. Flip-Flop tipo D Disparado por Transicin Positiva.- La fig. 3.22 nuestra el circuito y la tabla de verdad. La fig. 3.23 es el smbolo del FF tipo-D disparado por
Carlos Novillo Montero Can

transicin positiva. La entrada de datos y su transferencia ocurren con la transicin positiva [8] de la seal de reloj.

FIG U RA 3 .2 2 CI-7 4 7 4 FF TIP O D , D ISP A RA D O P O R TR A N SICI N

EN TR A D A S PR O 1 O 1 1 1 CL 1 O O 1 1 1 CK X X X 8 8 O D X X X 0 1 X

SA LID A S Q < t+ 1> 1 O 1* 0 1 Q <t> O 1 1* 1 O

*Cond icin p rohib id a [inesta b le].

Las compuertas 1 y 2 conforman el circuito biestable con las funciones Preset y Clear. La salida de las compuertas 3 y 4 determinan el estado de la salida del FF. Las compuertas 5 y 6 determinan qu salida
Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 13 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 14 -

[de las compuertas 3 y 4, pero no ambas] ser 0L, en respuesta a la seal de disparo aplicada en la entrada del reloj.

Por convencin, Q<t> significa el valor que tiene el FF antes del pulso de reloj y Q<t+1> el valor que adquiere la salida del FF despus del pulso o de la transicin del reloj. A continuacin se estudian algunos FFs J-K disponibles en el mercado. 74LS76.- La versin 7476 comparte la misma distribucin de pines y tiene 2-FF-JK-MS, mientras que el 74LS76 tiene 2-FF-JK disparados por transicin negativa. La fig. 3.24 (a) corresponde a la distribucin de pines del CI-7476, la fig. 3.24 (b), muestra como estn distribuidos los dos FFs J-K, dentro del integrado; la fig. 3.24 c) corresponde al smbolo IEEE.

FIG U RA

3.2 3

CI-7 4 7 4 2 -FFs TIP O D

Ecuaciones de Salida de los FFs.- El comportamiento de un biestable o FF puede describirse mediante una ecuacin caracterstica que especifica el estado siguiente en funcin de sus entradas y estado actual. Las ecuaciones caractersticas de los FFs se presentan en la siguiente tabla.
Tipo de Flip-Flop S-R Sincrnico S-R Master/Slave D D disparado por transicin Ecuacin

FIG U R A

3.2 4

a)

b)

c)

CI-7 4 76

7 4 LS 76 SA LID A S EN TR A D A S PR 0 1 0 1 C LR 1 0 CK X X J X X K X X SA LID A S Q 1 0 0 1

J-K Master/Slave J-K disparado por transicin T


PR 0 1

EN TR A D A S C LR 1 0 CK X X J X X K X X

Q 1 0

Carlos Novillo Montero

Can

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES 0 1 1 1 1 0 1 1 1 1 X X 0 0 1 1 X 0 1 0 1 0 1 1 0 1* 1* 0 1 1 1 1 1 0 1 1 1 1 1 X 9 9 9 9 1 X 0 0 1 1 X X 0 1 0 1 X 0 1

- 2 15 1* 1*

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 16 -

1 0

TO G G LE

FIG U R A 3.2 5

a) CI-7 4 71 0 7

b) CI-7 4 LS 10 7 SA LID A S K X 0 1 0 1 0 1 1 0 0 1 CL 0 1 1 1 1 1 EN TR A D A S CK X 9 9 9 9 1 J X 0 0 1 1 X K X 0 1 0 1 X 0 1

c)

* Esta condicin es inestable; esto es, no permanecer cuando las entradas Preset y el Clear regresen a su nivel inactivo [1L].
CL

EN TR A D A S CK X J X 0 0 1 1

SA LID A S Q 0 1

74LS107.- La versin 74107 comparte la misma distribucin de pines y tiene 2-FF-JK-MS, mientras que el 74LS107 tiene 2-FF-JK disparados por transicin negativa. La fig. 3.25 a) corresponde a la distribucin de pines del CI-74107 y la fig. 3.25 b), muestra como estn distribuidos los dos FFs J-K, dentro del integrado [IEEE], la fig. 25 c), muestra los FFs de manera tradicional. Observe que solo se dispone de la entrada asincrnica Clear.

0 1 1 1 1

1 0

TO G G LE

TO G G LE

74LS112.- El 74LS112 tiene 2-FF-JK disparados por transicin negativa. La fig. 3.26 a) corresponde a la distribucin de pines del CI-74LS112 y la fig. 3.26 b), muestra como estn distribuidos los dos FFs J-K, dentro del integrado [IEEE]. La tabla de funcin se muestra a continuacin.

Carlos Novillo Montero

Can

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 17 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 18 -

Contadores/Divisores de Frecuencia .-

FIG U R A 3.2 6

a) EN TR A D A S PR 0 1 0 1 1 1 1 1 CL 1 0 0 1 1 1 1 1 CK X X X 9 9 9 9 1 J X X X 0 0 1 1 X K X X X 0 1 0 1 X

b) SA LID A S

c)

En muchas ocasiones es necesario contar eventos que se producen en la naturaleza, o controlar la secuencia en las que se realizan. En otras situaciones ser necesario medir la frecuencia con la que ocurren los eventos. En estos casos es necesario disponer de un contador. Conviene indicar que los contadores constituyen una clase de registros [agrupacin de FFs], que son muy utilizados en sistemas digitales. Los contadores se dividen en dos grupos: Asincrnicos y Sincrnicos. Contadores Asincrnicos [MOD-2 n].- Son aquellos en los que cada FF dispone de una seal de reloj diferente. Se los construye conectando FFs J-K en cascada, la seal del reloj principal se la conecta a la entrada CK del FF menos significante; la salida Q de este FF ser la entrada de reloj del siguiente FF y as sucesivamente; las entradas J y K de todos los FFs que conforman el contador asincrnico se conectan a 1L. Para implementar el contador asincrnico MOD-2n, se requieren n-FFs, donde MOD = mdulo y significa el nmero de valores diferentes que se generan a la salida del contador. La fig. 3.27 muestra un contador binario asincrnico bsico mdulo-8 [MOD-8]. En ella se presentan las formas de onda para la seal de reloj y para las salidas de los FFs. Si a cada salida se le asigna una ponderacin, fcilmente puede deducirse que corresponde a una cuenta ascendente desde 0 hasta 7 inclusive.
Carlos Novillo Montero Can

1 0 1*

0 1 1*

0 1 TO G G LE

1 0

* Esta condicin es inestable; esto es, no permanecer cuando las entradas preset y el clear regresen a su nivel inactivo [1L]. Para los FFs 7474, 7476, 74107 y 74112, Q 0 = Q<t> y Q = Q<t+1>.

Aplicaciones del FF - JK.- Debido a que el FF-JK no


tiene condiciones prohibidas, es el que se encuentra disponible en el mercado y se presentan de dos tipos: Master-Slave y disparados por transicin. Existe un nmero ilimitado de aplicaciones con FFs, algunas de ellas se estudian a continuacin.
Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 19 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 20 -

De modo que este circuito es un contador MOD-8 porque tiene 8 estados [valores] diferentes. En la fig. 3.27, la entrada asincrnica clear [CL] se conecta a una seal de borrado constituida por una resistencia conectada a VCC y un interruptor pulsante conectado a tierra [GND]. El borrado sirve para iniciar con cero [0] el contador. A veces, la entrada de borrado, recibe el nombre de Master-Reset [M. R.]. Cada vez que se pulsa el interruptor se genera un cero en la entrada clear de cada FF con lo que la salida Q de todos los FFs se pone en cero.

Si se hace un anlisis ms detenido de estas formas de onda, se puede ver que si la seal de reloj es una onda de perodo T [frecuencia f], el perodo de Q0<t> corresponden a 2T, lo que representa una frecuencia que sera la mitad de la frecuencia del reloj original [f/2]. As mismo, Q1<t> tiene un perodo de 4T, con respecto al perodo del reloj, es decir, una frecuencia que es la cuarta parte de la frecuencia del reloj. De igual manera, el perodo de Q2<t> es 8T y su frecuencia es f(reloj)/8. De aqu se concluye que un contador tambin es un divisor de frecuencia. Cada FF divide la frecuencia de entrada por 2. Entonces, aadiendo ms FF se pueden tener divisores de frecuencia para 2, 4, 8, etc. hasta 2n, donde n representa el nmero de FFs utilizados. Se puede ver que las entradas J y K de todos los FFs estn a 1L [funcionan como FFs tipo T]. Se debe indicar que este tipo de conexin [asincrnica] hace que el retardo de los FFs se acumule, por ejemplo, a la salida del primer FFs, se tiene un retardo t, a la salida del segundo 2t, etc. de modo que solo sirven para contadores de baja frecuencia. Contador Asincrnico MOD-M [diferente de 2 n ].- En ocasiones se necesitan contadores de mdulo diferente a 2n, por ejemplo MOD-10, etc., en ese caso, se implementa primero un contador MOD 2n y luego se lo modifica mediante el uso de la entrada asincrnica

FIG U R A

3 .2 7

Carlos Novillo Montero

Can

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 21 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 22 -

Clear [borrado]. Ejemplo.- Implementar un contador asincrnico MOD-10. Primero se implementa un contador MOD-16 y luego se obtiene el equivalente binario del valor del mdulo deseado, en este caso 1010 / 10102.

compuerta NAND cuya salida, a su vez, se conectar a la entrada CL de todos los FFs, a travs de una compuerta AND, para incluir el borrado manual. El circuito completo se muestra en la fig. 3.28, en la que se ha incluido un borrado manual y las formas de onda del reloj y de las salidas del contador MOD-10, empezando en 0. Los contadores asincrnicos son fciles de implementar y tiles para aplicaciones de baja frecuencia. Debido a que al modificar el mdulo se presentan pulsos espurios de corta duracin [del orden de los ns], no son recomendables para aplicaciones de alta frecuencia, adems debido a la acumulacin de los retardos de tiempo de cada flip-flop. Contadores Ripple-Clock.- El problema de los pulsos espurios, en parte, se soluciona mediante el uso de los contadores Ripple-Clock [R. C.] que son otro tipo de contadores asincrnicos. La fig. 3.29 muestra una forma en la que se puede disear este tipo de contadores. Para estudio se ha seleccionado un contador R. C. MOD-11, diseado con FFs-JK. Al realizar el diseo de este tipo de contadores es conveniente dibujar las formas de onda del reloj, de la salida Q de cada uno de los FFs y los valores que deber ponerse en las entradas J y K de dichos FFs, como se indica en la fig. 3.29.

FIG U R A

3 .2 8

CO N TA D O R B IN A R IO A SIN CR N ICO M D U LO 1 0

Si las salidas del contador se etiquetan como Q3Q2Q1Q0, entonces se utilizarn las salidas que, en el equivalente binario, generan 1s [Q3 = 1 y Q1 = 1, en este caso] para conectarlas a las entradas de una
Carlos Novillo Montero Can

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 23 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 24 -

Las ecuaciones para el FF-0 son

CKO = Reloj principal

FIG U R A

3 .2 9

FO R M A S D E O N D A D E L CO N TA D O R M D U LO 1 1

Una de las primeras cosas que hay que hacer en el diseo de este tipo de contadores, es determinar cul ser la seal de reloj que comandar individualmente a cada FF, esto se evidencia en el ejemplo. Para generar las formas de onda del FF-0, siempre se utilizan las transiciones [negativas o positivas, dependiendo del tipo de FF, en este caso negativas] de la seal del reloj principal. De las formas de onda de los FFs utilizados, se determinan los valores que deben ponerse en las entradas de los FFs y de ellas se obtienen las ecuaciones para las entradas J0 y K0, J1 y K1, J2 y K2, J3 y K3, respectivamente como se indica a continuacin.
Carlos Novillo Montero Can

Para generar las formas de onda del FF-1, se analiza si se puede utilizar, como seal de reloj, la salida del FF-0, para esto es necesario que por cada cambio de nivel de Q1 , haya una transicin negativa correspondiente en la salida Q0. Si esto no se da, se repite el anlisis con la seal anterior, en esta ocasin con el reloj principal. Para este ejemplo, Q0 no cumple con lo requerido como seal de reloj para el FF-1, por tanto se utilizar el reloj principal. De las formas de onda de Q1, y de los valores de J1 y K1, se deducen las siguientes ecuaciones.

CK1 = Reloj principal Para determinar la seal de reloj de los restantes FFs, se realiza un anlisis similar: se empieza con la seal Q del FF inmediato-anterior y se observa si dispone de una transicin negativa para cada cambio de nivel de la seal de salida del FF que se est analizando, si cumple este requisito, se utiliza esta seal como reloj, sino se procede a analizar con la salida anterior hasta encontrar la que cumpla la condicin. Para el FF-2, se observa que Q1 tiene una
Carlos Novillo Montero Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 25 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 26 -

transicin negativa para cada cambio de nivel de la salida Q2 , por tanto Q1 ser la seal de reloj para el FF-2; de los valores obtenidos para J2 y K2, respectivamente se deducen las ecuaciones para este FF.

El contador MOD-11, ripple-clock, con FFs-JK se muestra en la fig. 3.30. Contadores Ripple-Clock en CI.- Los fabricantes de CIs han diseado algunos contadores del tipo Ripple-Clock.

CK2 = Q1 Puesto que Q2 no dispone de una transicin negativa para cada cambio de nivel de la salida del FF-3, se procede a realizar el anlisis con la salida Q1, la cual cumple con el requisito, por lo que Q1 ser utilizada como reloj del FF-3, cuyas ecuaciones de salida se muestran a continuacin.

MOD-10 [Dcada]: 7490, 74176, 74196, 74290, 74390 MOD-12 [Divisor por 12]: 7492 MOD-16 [Binarios de 4-bits]: 7493, 74177, 74293, 74393 La fig. 3.31 muestra el diagrama de bloques de estos 3 CIs; se puede observar que disponen de dos contadores internos que se pueden usar de forma independiente con sus propias entradas de reloj: A y B; tambin se los puede conectar en cascada.

CK3 = Q1

FIG U R A

3 .3 1

FIG U R A

3 .3 0

CO N TA D O R R IP P LE CLO CK M D U LO 1 1

En esta seccin se estudiarn algunos de los ms utilizados en aplicaciones prcticas de baja frecuencia, como es el caso del CI-7490, CI7492 y CI7493.
Can Carlos Novillo Montero Can

Carlos Novillo Montero

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 27 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 28 -

CI-7490.- Junto con el CI-7492 y el CI-7493, que son contadores monolticos implementados con 4-FFs M-S y compuertas adicionales para proporcionar un contadordivisor por 2 y un contador binario de 3-FFs para el que la longitud del ciclo de cuenta es divisin por 5 [90], por 6 [92] y por 8 [93]. La fig. 3.32 muestra la distribucin de pines del CI-7490.

tablas de funcin proporcionadas por los fabricantes. Una cuenta con divisin por 10 son salida simtrica se puede obtener con el CI-7490 conectando la salida QD a la entrada A, mientras que los pulsos de entrada se aplican a la entrada B que proporciona una onda cuadrada con divisin por 10 en la salida QA.
Secu encia d e cuenta B C D d el CI-7 4 90 [ver nota A ] S alid a s Cuenta QD O 1 2 3 4 5 O O O O O O O O 1 1 QC O O O O 1 1 1 1 O O QB O O 1 1 O O 1 1 O O QA O 1 O 1 O 1 O 1 O 1 O 1 2 3 4 5 6 7 8 9 Cuenta QA O O O O O 1 1 1 1 1 QD O O O O 1 O O O O 1 QC O O 1 1 O O O 1 1 O QB O 1 O 1 O O 1 O 1 O Secuencia b i-q uina ria [5 -2 ]) d el CI-7 4 90 [ver nota B ] S alid a s

FIG U R A

3 .3 2

CI-7 4 90

6 7

Todos estos contadores tienen dos entradas [a travs de una compuerta NAND] para inicializacin con 0 [borrar]. El CI-7490 tambin dispone de otras dos entradas similares para establecer una salida igual a 9 para utilizarla en aplicaciones de complemento a 9 en aplicaciones BCD. Para utilizar la mxima longitud de cuenta de estos contadores [dcada, divisin por 12, o binario de 4bits], la salida QA se conecta a la entrada de reloj B. Los pulsos de entrada se aplican a la entrada de reloj A y las salidas se muestran en las respectivas
Carlos Novillo Montero Can

8 9

EN TR A D A S RESET R 0(1 ) 1 1 X X O O X R 0(2 ) 1 1 X O X X O R 9(1 ) O X 1 X O X O R 9(2 ) X O 1 O X O X QD O O 1

SA LID A S QC O O O QB O O O QA O O 1

C U E N T A C U E N T A C U E N T A C U E N T A

Notas: A Para cuenta BCD, la salida QA se conecta a la entrada B.

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 29 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 30 -

Para cuenta bi-quinaria, la salida QD se conecta a la entrada A.

Aplicaciones del CI-7490.- Son muchas las aplicaciones que se le puede dar a este contador dcada. Ejemplo.- Disear un contador MOD = 100 y un contador MOD = 85. En primer lugar se disea el contador MOD10010. El circuito resultante para implementar el contador MOD = 10010 se muestra en la fig. 3.33.

resistencia y el interruptor, sirven para incluir un borrado manual que puede necesitarse en cualquier momento para inicializar con 0 el contador [fig. 3.34].

FIG U R A

3 .2 4

CO N TA D O R R IP P LE CLO CK M D U LO 8 5

FIG U R A

3 .3 3

CO N TA D O R R . C. M D U LO 1 00

Ejemplo.- Disear un contador MOD = 1000 y un contador MOD = 742. El contador mdulo 1000, se muestra en la fig. 3.35.

El diseo del contador MOD-8510, se obtiene modificando el contador MOD = 100, para lo cual se escribe el equivalente BCD del valor del mdulo, en este caso 8510 = 1000 0101BCD, y se lo detecta a travs de una compuerta AND, para eso se realimentan las salidas Q que generan los 1s del nmero BCD obtenido, en este caso: QD de las decenas, QC y QA de las unidades, [para sealar esta deteccin se ha puesto el nmero 85 dentro de la compuerta AND]. La compuerta OR, junto con la
Carlos Novillo Montero Can

FIG U R A

3 .3 5

CO N TA D O R RIP P LE CLO CK M D U LO 1 0 00

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 31 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 32 -

En este caso se requieren 3 CI-7490. La circuitera adicional sirve para incluir un borrado manual o Master-Reset.

0100 0010BCD], realimentando los 1s del valor BCD, como se hizo antes. La compuerta OR sirve para incluir un borrado manual, cuando el interruptor est cerrado, el contador cuenta normalmente y cuando est abierto, el contador, se borra. Otros contadores ripple-clock son el CI-7492 [MOD = 12] y el CI-7493 [MOD = 16]. La distribucin de pines de los estos integrados se muestra en la fig. 3.37 a) y 3.37 b) respectivamente. Las tablas de funcin se encuentran en los manuales de los fabricantes.

FIG U R A

3 .3 7 a )

CI-7 4 92

FIG U R A

3 .3 6

CO N TA D O R RIP P LE CLO CK M D U LO 7 4 2

El contador MOD 742, se muestra en la fig. 3.36. Se requieren 3 contadores dcada y una compuerta AND para detectar el valor del mdulo del contador [74210 = 0111
Carlos Novillo Montero Can

FIG U R A

3 .3 7 b )

CI-7 4 93

Carlos Novillo Montero

Can

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 33 -

CA P TU LO 3 - M U LTIVIB R A D O R ES B IES TA B LES

- 2 34 -

El circuito de la fig. 3.38 muestra el diagrama de bloques de un reloj digital de 24 horas. Se implementan dos contadores MOD-60, uno para los segundos y otro para los minutos, el contador MOD-24 es para las horas. Adems se utilizan los decodificadores de BCD-a-7-SEG, las resistencias y finalmente los displays.

FIG U R A

3 .3 9

CO N TA D O R M D U LO 6 0

J un io - 2 00 8 FIG U RA 3.3 8 RELO J D IG ITA L D E 24 H O R A S

El circuito de la fig. 3.39 es un contador mdulo 60 implementado con un CI-7490 y un CI-7492, que podra utilizarse como contador de segundos o de minutos para el reloj digital. Se ha incluido la salida en displays de nodo comn y el sistema de igualacin para minutos.

Carlos Novillo Montero

Can

Carlos Novillo Montero

Can