Documentos de Académico
Documentos de Profesional
Documentos de Cultura
I.
Metodologa.
La elaboracin del proyecto se desarrollara de manera secuencial y sistemtico, establecindose bloques segn el propsito de su funcin en el sistema. Se usara ampliamente la teora de sistemas digitales, el mtodo de reduccin de funciones por mapas de karnaugh, codificadores y decodificadores, mux y demux, con el fin de minimizar en su totalidad la elaboracin del circuito. Para el diseo del proyecto se opta por el software PROTEUS 7.9 por su fcil y sencillo uso. Para la implementacin del circuito de control, existen dos grandes familias de circuitos integrados, entre estas se trabajara con la tecnologa TTL por ser de fcil alcance, comodidad de uso, bajo costo, diseadas para propsitos prcticos, frente a la tecnologa CMOS, la cual est ms orientada a implementaciones industriales. II. Desarrollo del sistema.
El sistema se dividir en tres partes, establecidas de acuerdo al funcionamiento que presentan: 1) Circuito temporizador 2) Circuito contador 3) Circuito de control de trfico de carros 4) Circuito de control de trnsito de peatones
Semforo
Circuito temporizador
Circuito contador
Circuito de control de trnsito de peatones Display 7 segmentos
24
1) Circuito temporizador El circuito temporizador es el encargado de la sincronizacin de los procesos, debemos establecer un circuito capaz de entregar al sistema un cdigo entendible, para que este lo decodifique y lo procese. La finalidad es sincronizar todo el sistema en segundos, la manera ms usada es estableciendo una seal de entrada que vari con una frecuencia de 1 hz, por lo que se usara al circuito integrado 555, este puede funcionar como aestable produciendo una variacin de 1s y 0s, la configuracin adecuada para el funcionamiento con 1 hz de frecuencia se da en base a la siguiente ecuacin:
Para la configuracin a una seal de 1hz de frecuencia, usaremos un capacitor C1 de 1hz de frecuencia, R1 1kohm, y un R2 variable de 100k. Para una frecuencia de 1 hz establecemos el siguiente arreglo:
2) Circuito contador El circuito contador se establece con la finalidad de establecer una secuencia de conteo, el conteo deber ser capaz de controlar al circuito de trfico y al de transito, el de trafico necesitara un conteo de 28 segundos y uno de 4 segundos, mientras que el de transito necesita un conteo regresivo de 31 a 0 para decodificar cada uno de estos nmeros y pasarlos a visualizar en los displays. Con estas especificaciones optamos por disear un contador de 5 bits, que contara de 0 a 32, el contador se implementara usando los la configuracin de oscilamiento en el biestable j-k activado por flanco de bajada. El contador adems deber de ser sncrono para eliminar la acumulacin de tiempo de respuesta en los circuitos integrados j-k. El circuito contador sncrono de 0-31 ser el siguiente:
Puesto que el circuito de trnsito de peatones requiere de un contador descendente de 32-0, se usaran las salidas q negadas de nuestro contador ascendente, superando este problema. El circuito contador descendente ser el siguiente.
Para el control del semforo necesitaremos de 4 estados, para implementar estos estados, utilizaremos un contador de 2 bits, capaz de contar los 4 estados necesarios. El contador de estados ser implementado de la misma forma que el contador 0-31, con la excepcin que este contara 0-3. El contador deber ser activado, primero luego de 28 segundos, el segundo cambio a los 4 segundos, el tercer cambio luego de 28 segundos y el ltimo cambio a los 4 segundos para continuar con el ciclo. Aprovechando la relacin simtrica de los cambios de verde a mbar, segundo 28 y a rojo segundo 32, para cualquier caso, usamos el contador 031 para decodificar en el estado 27 sea a los 28 segundo, y en el estado 31, 4 segundos despus del primer cambio, el estado 10 y 11 ser controlados por un nuevo ciclo del contador 0-31.
Circuito temporizador
Circuito contador
Semforo
Decodificador de segundos
Decodificador de estados
a) Decodificador de segundos. El decodificador de segundos est diseado para establecer un flanco de bajada que activar al contador para que este cambie de estado. Tomando como base al circuito contador, se tiene que hacer el primer cambio de estado 28 segundos luego de iniciar el ciclo de trabajo, por lo que decodificaremos el estado 27 del circuito contador (28 segundos despus de comenzar el conteo), De igual manera, el siguiente cambio se debe realizar 4 segundos despus del primero, por lo que se realizara en el estado 31 (4 segundos luego del primer cambio). El tercer y cuarto cambio se realizan simtricamente, por lo que bastara con esperar el siguiente ciclo de contador para que se decodifique el tercer cambio al segundo 28 despus de ocurrido el segundo, y el ultimo cambio luego de 4 segundos. De esta manera establecemos la funcin lgica para nuestro decodificador, usando la tabla de verdad de la funcin, las entradas sern los 5 bits del contador de segundos, y como salidas tendremos la respuesta del decodificador de segundos:
segundo 25 26 27 28 29 30 31 De la tabla:
e 1 1 1 1 1 1 1
d 1 1 1 1 1 1 1
c 0 0 0 1 1 1 1
b 0 1 1 0 0 1 1
a 1 0 1 0 1 0 1
respuesta 0 0 1 0 0 0 1
Res1 = abcde (decodificador de 28 segundos) Res2 = abcde (decodificador a los 4 segundos) Finalmente la respuesta a nuestro sistema ser: Res = Res1 (Res2) = abde (c + c) Su implementacin con circuitos integrados ser:
b) Contador de estados El decodificador de estados tiene como finalidad establecer los 4 estados que necesitara el semforo para su funcionamiento.
c) Decodificador de estados Tiene como finalidad establecer la relacin de estados con la secuencia de luces. Usaremos un demultiplexor 1 x 4 controlado por 2 bits, con la finalidad de establecer los 4 posibles estados, y basarnos en estos para la secuencia de luces. Primer estado 00, en este estado deber de estar prendido la luz verde del sem1 y la luz roja del sem2. Segundo estado 01, con la luz mbar para el sem1 y luz roja el sem2. Tercer estado 10, sem1 con luz roja y sem2 con luz verde. Cuarto estado 11, sem1 con luz roja y sem2 luz mbar.
Su tabla de verdad:
estado Primer
S1 1
S2 0 1 0 0
S3 0 0 1 0
S4 0 0 0 1
Ver1 1 0 0 0
Am1 0 1 0 0
Ro1 0 0 1 1
Ver2 Am2 0 0 1 0 0 0 0 1
Ro2 1 1 0 0
El demultiplexor tendr como entrada un 1 lgico, para que apunte 1 a la salida que pidan los bits de control (estados). El circuito implementado ser:
4) Circuito de control de trnsito de peatones Tiene como finalidad la de controlar el trnsito de peatones, por medio del semforo de peatn y el visualizador de segundos. Estudiaremos el diseo de este sistema dividindola en las dos partes que lo conforman. a) Semforo de peatn. La conforman las luces de pase (verde) y pare (rojo), cada una con una duracin de 32 segundos y sincronizadas con las luces de trfico.
Circuito temporizador
Circuito contador
Semforo
Decodificador de segundos
Decodificador de estados
Decodificador de estados
Semforo
Aprovecharemos el circuito de estados de 0-3, necesitamos un cambio de 32 segundos, el cambio del bit 1 se realiza a los 28 y 4 segundos, mientras que el bit 2 cambiara cada una vuelta completa del bit uno, cada 32 segundos, por lo que las luces de pase y pare se implementaran directamente del bit 2 del contador de estados. El circuito implementado ahora es:
Circuito temporizador
Circuito contador
Decodificador binario-BCD
Conversor BCD-7segmentos
Display 7 segmentos
24
Decodificador binario-BCD.
En tecnologa TTL tenemos el circuito integrado 74185, que realiza la conversin de cdigo binario natural de hasta 6 bits, para entregar su respectivo cdigo BCD, en dos dgitos de 4 bits, uno para las decenas y otro para las unidades. Para nuestro circuito conectaremos las salidas del contador de 5 bits a sus entradas, as tendremos cada segundo que pase el cdigo en BCD de la cuenta regresiva, como salidas tendremos los dos nmeros de 4 bits correspondientes para la representacin de decenas D3, D2, D1, D0, y para las unidades U3, U2, U1, U0.
Ya fragmentado el numero en su respectiva decena y unidad, procedemos en convertir estos nmeros de cdigo BCD a su equivalente en 7 segmentos, con el fin de poder visualizarlos utilizando el display. El circuito integrado 7447 est diseado con este fin, necesitaremos dos de estos integrados puesto que tenemos dos nmeros a convertir, uno para las unidades y otro para las decenas. La implementacin en compuertas lgicas ser:
III.
La implementacin final en compuertas lgicas: Resultados Los resultados se establecen en base a las pruebas y se enuncian en las conclusiones, tambin se establece una proyeccin para uso y trabajo a futuro del sistema realizado. I. Conclusiones.
El sistema de control diseado responde perfectamente a los requisitos de funcionamiento. El sistema su diseo se divide en 3 bloques dependiendo a la funcin que cumplan dentro del sistema. El circuito de sincronizacin es el encargado de establecer los tiempos de funcionamiento. El circuito de trfico est encargado del control de trfico de carros por medio de semforos de tres luces. El circuito de transito dirige el trnsito de peatones mediante los semforos de peatn y el visualizador de segundos.
II.
Trabajo a futuro.
Se propone la elaboracin del sistema de control en base a microcontroladores, la cual permitir de mayor flexibilidad en el funcionamiento, as como reduccin de costos. Un estudio adecuado para el uso del sistema, estableciendo los parmetros de funcionamiento en un contexto real. Se plantea la ampliacin del proyecto para su uso en situacin real, tanto en la capacidad de funcionamiento como en los requerimientos fsicos que se demandan.