Módulo 5: TARJETA PRINCIPAL 5.1 Definición. Muchas veces llamada tarjeta de electrónica o tarjeta principal del sistema.

Típicamente contiene el procesador, la BIOS (Basic input / output system), la memoria RAM, las interfaces de almacenamiento, los puertos seriales y paralelos, las ranuras de expansión, y todos los controladores requeridos para comunicarse con los demás dispositivos, muchas veces como el monitor, el mouse, el teclado y las unidades de disco. Muchos de los chips que se encuentran instalados en la tarjeta del sistema son llamados Chip sets. Su misión es controlar el sistema y sus capacidades, todos los componentes se comunican con el procesador a través del Chip set, es decir, es el concentrador de todas las transferencias de datos. El Chip set usa un controlador DMA (Direct Access Memory) que es el que organiza el flujo de datos entre el procesador y los demás dispositivos. El Chip set son una serie de circuitos integrados directamente soldados en la tarjeta electrónica del sistema y que usualmente son los segundos en tamaño después del procesador.

Tarjeta electrónica principal o Mainboard de una computadora

5.2 Ranura de expansión. Este tipo de puertos fue diseñado para contener tarjetas de expansión y conectarlas al bus del sistema. La mayoría de los equipos informáticos personales posee generalmente 1 ranura tipo ISA, 4 ranuras tipo PCI, 1 ranura AGP y 1 ranura tipo AMR. Los zócalos ofrecen un medio para añadir características nuevas o mejoradas al sistema, así como también memoria. 5.2.1 Ranura PCI: Es una palabra inglesa que significa Peripheral Component Interconnect o Modulo de periféricos interconectados, una especificación creada por Intel Corporation para la conexión de periféricos a computadoras personales. Permite la conexión de hasta 10 periféricos por medio de tarjetas de expansión conectadas a un bus local. La especificación PCI puede intercambiar información con la CPU a 32 o 64 bits dependiendo del tipo de implementación. El bus está multiplexado y puede utilizar una técnica denominada bus mastering, que permite altas velocidades de transferencia.

Las velocidades en la trasferencia de datos varia desde los 132 MBps ( 32 bits y Reloj 33 MHz ) hasta los 264 MBps ( 64 bits y Reloj 33 MHz ). Las ranuras PCI se emplean para dispositivos que requieren de una gran cantidad de transferencia de datos ( Tarjeta de video, Tarjeta de Sonido, Tarjeta de Red). 5.2.2 Ranura ISA: Es una palabra inglesa que significa Industry Standard Architecture o Arquitectura industrial estándar. Apareció para el diseño de bus del equipo PC/XT de IBM, que permite añadir varios adaptadores adicionales en forma de tarjetas que se conectan en zócalos de expansión. Presentado en un principio con un canal de datos de 8 bits, el ISA fue ampliado a un canal de 16 bits en 1984, cuando IBM lanzó al mercado el PC/AT. En realidad, un zócalo de 16 bits está formado por dos zócalos de expansión separados y montados el uno a continuación del otro, de forma que una sola tarjeta de 16 bits se conecta a ambos. Una tarjeta de expansión de 8 bits se puede insertar y utilizar en un zócalo de 16 bits (ocupando sólo uno de los dos zócalos), pero una tarjeta de expansión de 16 bits no se puede utilizar en un zócalo de 8 bits. Las velocidades en la trasferencia de datos varia desde los 4.77 MBps ( 8 bits y Reloj 4.77 MHz ) hasta los 16.6 MBps ( 16 bits y Reloj 8.3 MHz ). Las ranuras ISA se emplean para dispositivos que no requieren de una gran cantidad de transferencia de datos ( MODEM).

5.2.3 Ranura AGP: Es una palabra inglesa que significa Graphics Accelerator Port o puerto acelerador de gráficos. Es una ranura, incluida en las tarjetas del sistema mas modernas, que se creó para mejorar el desempeño gráfico. Usa un Bus independiente y enlaza la tarjeta gráfica directamente con la memoria RAM. Las velocidades en la trasferencia de datos varia desde los 266 MBps ( 32 bits y Reloj 66.5 MHz ) hasta los 532 MBps en el modo 2X ( 64 bits y Reloj 66.5 MHz ). 5.2.4 Ranura AMR: Es una palabra inglesa que significa Audio MODEM Riser o conector vertical para tarjetas de expansion de audio y modems, Esta es una de las ranuras de expansión mas recientes lanzadas al mercado de las computadora, principalmente dirigida a dispositivos como Modems y tarjetas de sonido que manejan cierta prioridad o privilegio en las interrupciones de hardware.

5.3 Tarjeta electrónica de Expansión. Es una placa de circuitos integrados conectable al bus del sistema de una computadora a través de los zócalos de expansión, que se caracteriza por ser de menor tamaño con referencia a la tarjeta principal. Las tarjetas de expansión se pueden encontrar de diferentes variedades como las siguientes : tarjeta de video, tarjeta de sonido, tarjeta de red, tarjeta de puertos USB, tarjeta de fax – MODEM, Tarjeta controladoras de discos, tarjeta de puertos serie o paralelo entre otros.

Tarjeta electrónica en la ranura PCI.

Conexión de una tarjeta de expansión en una ranura PCI Grafico de una tarjeta de expansión tipo PCI .

Tarjeta electrónica en la ranura ISA Tarjeta electrónica en la ranura AMR .

el USB tiende a desplazar los viejos puertos seriales y paralelos. En la transferencia de datos en paralelo. Introducido en 1996. En el proceso en paralelo y en otras operaciones similares se realiza más de un proceso a la vez. Es un bus externo estándar que soporta una velocidad en la transferencia de datos de 12 Mbps.4 Puertos de Entrada / Salida.  Puerto Serie: La transferencia de datos en serie consiste en el envío de información de bit en bit a través de un único cable que generalmente contiene 3 alambres para la transmisión y la recepción con un alambre común. como cámaras de video o escaners. Puerto para conexión a la red LAN. la información se envía simultáneamente en grupos. los ocho bits de un byte de datos se transmiten a la vez. Puerto USB X 2 .  1.  Puerto USB: Universal Serial Bus o bus serial universal. en oposición al proceso o transferencia en serie. Vista frontal de los puertos de entrada / salida. Por ejemplo. RJ . a través de ocho hilos independientes de un cable.5. Un solo puerto USB puede soportar 127 periféricos. Puerto serial PS/2.45  3. para el mouse y el teclado  2.  Puerto Paralelo: se refiere al proceso o transferencia de datos de forma simultánea.

Puerto para instrumentos MIDI / juegos 5.5 Conexión de la fuente de poder a la tarjeta principal del sistema. Puerto de sonido de salida.       4. Puerto de entrada de micrófono 8. Puerto serial COM1.15 7ª. Jack 7c. Configuración de pines del sistema eléctrico para chasis ATX Configuración de pines del sistema eléctrico para chasis AT .DB .9 6. Puerto de gráficos VGA.25 5. Puerto de sonido de entrada. Jack 7b. DB . Puerto paralelo. DB .

6 Programación de chip BIOS. Como se puede observar en la figura de Bios Setup. que almacena toda la información concerniente al tipo de hardware o dispositivos que se tienen instalados. Para el ingreso a este mini programa se debe de reiniciar la computadora y seguidamente se presiona en el teclado la tecla DEL o Suprimir . estando allí se puede configurar manualmente la mayoría de opciones o submenus que proporciona el programa. el programa posee una serie de submenus los cuales contienen una serie de opciones básicamente en el idioma ingles. Si la información en el mini programa es incorrecta. Para evitar o minimizar esta dificultad idiomática y facilitar el estudio se puede buscar en el siguiente listado de opciones para una mejor comprensión de este programa. puede causar que el sistema de la computadora no funcione correctamente. .5. Pagina principal del mini programa “BIOS Setup”. La BIOS Setup es un mini programa de configuración del sistema computacional.

hay que fijar el valor en 'Disabled'. Si un dispositivo PCI requiere un servicio de interrupción (IRQ). 16 Bit ISA I/O Command WS 16 Bit ISA Mem Command WS 1st/2nd Fast DMA Channel 1st/2nd/3rd/4th Available IRQ * 2nd Channel IDE * IDE Second Channel Control * PCI IDE 2nd Channel * PCI Slot IDE 2nd Channel A ACPI I/O Device Node ENABLED permite que un dispositivo compatible con la configuración avanzada de ahorro de energía se comunica a través de la BIOS con el sistema operativo. Si se instala una tarjeta IDE (ISA o PCI) controladora de discos duros para el canal secundario.OPCIONES BIOS SETUP 16 Bit I/O Recovery Time Ver más abajo 8/16 Bit I/O Recovery Time. 8/16 Bit I/O Recovery Time Estos dos campos te permiten añadir tiempo de recuperación (en ciclos de reloj del bus) para las órdenes de entrada y salida de los dispositivos ISA de 8 y 16 bits. Si hay dispositivos antiguos. 'NA' (No Aplicable) indica que la IRQ se asigna a un dispositivo de bus ISA y no está disponible para ningún slot (ranura) PCI. el sistema debe frenarse por culpa del bus. aunque deben hacerse pruebas con los valores seleccionados. El mecanismo de recuperación de las órdenes de entrada y salida de datos añade ciclos de reloj de bus entre las órdenes de los dispositivos PCI con respecto a las órdenes de los dispositivos ISA. desconectándolo se perderían datos Al acceder a la memoria por el bus ISA. selecciona 'DISABLED' para evitar conflictos con el canal secundario del CHIPSET de la placa base. si es soportado por el dispositivo de entrada / salida de datos que utiliza el canal DMA. para aumentar la velocidad de transferencia. Si todos los dispositivos son modernos y rápidos (que es lo normal en PCs nuevos). Esto ocurre porque el bus PCI es mucho más rápido que el bus ISA. . Si no se indica al sistema un tiempo de espera. permite seleccionar manualmente una interrupción sin utilizar para las IRQ de los PCI. En equipos que tiene una velocidad mayor que la de sus dispositivos de entrada y salida (I/O). cuanto menor es el número mejores son las prestaciones. para que cada dispositivo tenga oportunidad de responder. así que desconectará su petición de entrada / salida. que es más lento que el bus de memoria. creerá que el dispositivo en cuestión ha fallado y no funciona. Permite seleccionar hasta dos canales DMA (acceso directo a memoria) para el tipo F. En general. Este valor permite adecuar la velocidad de la memoria de dispositivos del bus ISA con la capacidad de lectura y escritura del sistema a esa memoria. que no llevan ciclos de espera.

si no 8+0. Probar con cantidades entre el 50% y el 100% de la cantidad de memoria RAM instalada en el equipo. Si no se habilita el sistema avanzado de ahorro de energía (APM). la BIOS del equipo no asigna una interrupción (IRQ) a la tarjeta gráfica. Si este apartado está DISABLED. cuando la placa base integra la tarjeta de sonido. cuando la placa base integra la tarjeta de sonido. Si se úsa el método de caché WRITE-BACK se debe seleccionar 7+1. SRAM Read WS Asysc. Selecciona una IRQ para el puerto de audio. Selecciona un canal de acceso directo a memoria (DMA) para el puerto de audio. El diseñador de la placa base decide si el reloj del bus AT está sincronizado con el reloj del procesador o si funciona en modo asíncrono. Los TAG BITS se usan para determinar el estado de los datos en la memoria caché externa de segundo nivel (L2). en caso de escoger ENABLED la BIOS maneja el reloj del procesador de igual modo a como lo haría el sistema avanzado de ahorro de energía. pero si especificamos una cantidad mayor que la memoria RAM instalada pueden empeorar las prestaciones debido al excesivo uso de la memoria. Parece ser que el valor más habitual es 64MB.Selecciona el tamaño de apertura del Puerto de Gráficos Acelerados (AGP). Seleccionar ENABLED para habilitar las configuraciones de ahorro de energía de la BIOS.16 Mhz. Sin embargo. acelerando así la transferencia de datos entre el procesador y la tarjeta gráfica. ahorrando así una IRQ. La apertura es una parte del rango de la dirección de memoria PCI dedicada para el espacio de dirección de la memoria gráfica. la BIOS asigna una IRQ a la tarjeta gráfica. SRAM Write WS AT Clock Option AT-BUS Clock Audio DMA Select Audio I/O Base Address Audio IRQ Select Auto Clock Control . algunas tarjetas gráficas. AGP Aperture Size (MB) ALE During Bus Conversion Alt Bit in Tag RAM APM BIOS Assign IRQ for VGA Asysc. cuando la placa base integra la tarjeta de sonido. Puedes escoger la velocidad del bus AT en fracciones de la velocidad de reloj del procesador. Selecciona la dirección de entrada / salida de datos para el puerto de audio. Selecciona la combinación correcta de ciclos de refresco de lectura de la memoria caché según el diseño de la placa base y las especificaciones de la memoria caché Selecciona la combinación correcta de ciclos de refresco de escritura en la memoria caché según el diseño de la placa base y las especificaciones de la memoria caché. Dependiendo de la velocidad del equipo. se puede seleccionar una señal SINGLE (una sola) o MULTIPLE (varias) en cada ciclo del bus. o a la velocidad fija de 7. Si está ENABLED. especialmente si necesitan BUSMASTERING (como la Matrox Mystique) necesitan que esté ENABLED para las características 3D.

Cuando está ENABLED. el Chipset intentará una segunda lectura. seleccionar LOW para arrancar a la velocidad del bus AT. Se recomienda establecer este campo en DISABLED. En caso de estar DISABLED. Boot Sequence Boot Up Floppy Seek Boot Up NumLock Status Boot Up System Speed Burst Copy-Back Option Burst Write Combining Byte Merge Este apartado controla la característica de fusión de datos para los ciclos del buffer. Cambiar entre ON y OFF para controlar el estado de la tecla NUMLOCK (Bloq Num) cuando arranca el ordenador. Por defecto debe ser HIGH. y luego en la unidad C (disco duro). desde una unidad ZIP. se vuelve a los valores almacenados cuando se instaló la placa base. Cuando está ENABLED. la BIOS busca o comprueba a la unidad de diskettes para determinar si tienen 40 o 80 pistas. Sin embargo. disco duro. DISABLED para los amantes del Overclocking. la controladora comprueba . El valor de este campo viene determinado por el fabricante de la placa base. periféricos). Para modificar estos valores y así obtener el máximo de prestaciones del equipo.sistema entra en modo STANDBY. Después del periodo de inactividad seleccionado para cada subsistema (video. por eso los sistemas compatibles están diseñados para buscar un sistema operativo primero en la unidad A. ciertos valores de la sección no pueden modificarse. Seleccionar HIGH para arrancar el sistema a la velocidad por defecto del procesador. En algunos equipos no se puede deshabilitar. TX) de la placa base. e incluso de una unidad de CD-Rom. ewl equipo entra automáticamente en modo SUSPEND. Solo los discos de 360Kb tienen 40 pistas. B Back to Back I/O Delay Bank 0/1 DRAM Type BIOS PM on AC BIOS PM Timers Seleccionar ENABLED para insertar tres señales de reloj del bus AT en los ciclos de entrada salida del bus AT en modo BACK-TO-BACK. si una lectura de memoria por parte del procesador da un error de cache. los ordenadores modernos cargan el sistema operativo desde el disco duro. Si se escoge ENABLED. Cuando está ON el teclado numérico genera números en vez de controlar el movimiento del cursor. HX. Algunos periféricos o viejos juegos pueden requerir una velocidad baja del procesador. Después del periodo de tiempo seleccionado sin actividad. La BIOS detecta el tipo de módulos DIMM y el tipo de dispositivos PCI y ajusta el bus a la frecuencia máxima permitida por estos. una unidad LS120 o un disco SCSI. el Chipset manda largas ráfagas de datos desde los buffers. Los PCs originales de IBM cargaban el sistema operativo DOS desde la unidad A (diskette). Cuando está ENABLED. dependiendo de si la placa tiene RAM del tipo FASTPAGE o del tipo EDO. el susb . se debe deshabilitar (DISABLED) la auto-configuración. VX. Cuando está ENABLED. Poner en ON si se desea que las características de ahorro de energía de la BIOS permanezcan activas cuando el sistema se conecta a una fuente de alimentación externa.Auto Configuration Auto Detect DIMM/PCI Clock Auto Suspend Timeout Selecciona los valores óptimos predeterminados de velocidad de memoria RAM para los parámetros del Chipset (FX.

Luego el Chipset escribe los datos del buffer al bus PCI cuando lo considera apropiado. como pedidos de lectura a la memoria cuyos contenidos están en la caché. cuando es 1 WS. 1WS) para comprobar un acierto de CACHE TAG. aumentando su eficacia. El número de ciclos de reloj que CROE# permanece activo puede ser mayor. Escoger el valor menor y cambiarlo si se producen problemas. WRITE-THROUGH). 1WS) para la escritura a la caché externa El fabricante de la placa base puede decidir insertar o no un ciclo de espera entre los ciclos de escritura de la caché si lo cree necesario. 2T) para que el procesador realice una lectura de la caché en modo ráfaga. probar primero con FASTEST y ver si da errores. Establece el tiempo en estados de espera (0WS. Escoger el valor menor y cambiarlo si se producen problemas. BYTE MERGING se usa para acelerar los procesos de video. Si no se sabe. WRITE-THROUGH quiere decir que la memoria se actualiza con datos de la caché cada vez que el procesador envía un ciclo de escritura. Establece los ciclos de reloj exactos utilizados durante la escritura en bloques a la cache. BYTE MERGING retiene los datos de 8 y 16 bits enviados por el procesador al bus PCI en un buffer donde se acumula en datos de 32 bits para una transferencia más rápida. TURBO). Si la caché de nivel 2 es de un solo banco escoger FASTER. El número se ajusta automáticamente durante los ciclos de escritura de la caché de segundo nivel a la memoria para sincronizarse con la controladora de memoria RAM. Establece el tiempo necesario (1CCLK. PCI PIPELINE y PIPELINING combinan el PIPELINING del procesador o del bus PCI con BYTE MERGING. Establece el tiempo en ciclos de reloj del procesador (2T. CROEA# y CROEB# están activos durante dos ciclos de reloj del procesador. Establece el modo de operación de la caché externa o de segundo nivel (WRITE-BACK. Cache Read Wait States Cache Tag Hit Wait States Cache Timing Cache Timing Control * Cache Update Policy * L1 Cache Policy Cache Write Burst Cache Write Cycle Cache Write Policy Cache Write Timing . FAST. Cuando el valor es 0 WS. 2CCLK) para que el procesador realice una lectura de la caché en modo ráfaga ENABLED aumenta las prestaciones de lectura de la caché Estos números son los ciclos que usa el procesador para leer datos de la caché. Establece la velocidad para la lectura y la escritura en la caché (de menos a más velocidad: NORMAL. WRITEBACK permite al procesador operar con menos interrupciones. Selecciona el numero de estados de espera para las señales de salida de datos de la cache. WRITE-THROUGH). Establece el modo de operación de la caché externa o de segundo nivel(WRITE-BACK. 3T) para la escritura a la caché externa. Establece el tiempo en estados de espera (0WS. si es de dos bancos FASTEST. MEDIUM. CROEA# y CROEB# están activos durante tres ciclos de reloj. WRITE-BACK hace que la memoria se actualice sólo en ciertos casos. C Cache Burst Read Cache Burst Read Cycle Cache Early Rising Cache Read Burst Establece el tiempo necesario (1T. El fabricante de la placa suele establecer los valores dependiendo del tamaño. el tipo y la velocidad de acceso de la caché.Byte Merge Support las ocho señales de habilitación del procesador para determinar si los datos leídos por el procesador del bus PCI pueden ser fusionados.

Cuando está DISABLED el Chipset se comporta como la versión primera del chipset TRITON (430FX). dando lugar a una mayor transferencia de datos El Chipset mantiene cuatro buffers de escritura. variando de 08M a 0-128M. Cuando esta opción está ENABLED. Pipelining CPU Burst Write Assembly CPU Core Voltaje CPU Fan on Temp High CPU Host/PCI Clock CPU Internal Cache /External Cache CPU L1 Cache /L2 Cache CPU L2 Caché ECC Checking . De este modo el Chipset envía una señal al procesador para una nueva dirección de memoria antes de que se completen las transferencias de datos del ciclo actual. Los datos almacenados en la memoria caché se transfieren mucho más rápido y por ello ambas opciones deben estar ENABLED Igual que el parámetro anterior.Cache Write Wait States Cacheable Range CAS Address Hold Time CAS Low Time for Write/Read Especifica el área de memoria caché usada para copiar la BIOS del sistema o la BIOS de un adaptador (e. Este parámetro tiene gran valor para los amantes del OVERCLOCKING. Para forzar a 124. De este modo se mejoran las prestaciones. No cambiar el valor por defecto especificado por el fabricante. Si un periférico PCI funciona demasiado por encima de los 33MHz. 133. el refresco puede ser incompleto y pueden perderse datos. pudiendo llegar a dañar el periférico. L2=external. y los ordenadores modernos poseen memoria caché externa. Selecciona el número de ciclos que son necesarios para cambiar la dirección CAS después de iniciar CAS dirigido a una dirección de memoria RAM El número de ciclos de reloj en que se detiene la señal CAS para las lecturas y escrituras de RAM depende de la velocidad de la memoria RAM. teniendo en cuenta que el bus PCI debe ser 33MHz aproximadamente. Lo normal es que esté en DEFAULT. Cuando el procesador alcanza la temperatura escogida el ventilador del disipador se pone en funcionamiento. pero se puede escoger una combinación entre el bus del procesador y el bus PCI. es posible que se produzcan errores. si la placa base lo permite. Solo los locos del OVERCLOCKING se atreven a cambiar este valor para conseguir un funcionamiento estable cuando el procesador está funcionando por encima de la velocidad de reloj o de bus recomendada: ¡¡OJO!! Podemos "freír" el procesador. Selecciona el número de ciclos de reloj del procesador asignados para que la señal CAS acumule su carga antes de refrescar la RAM. 140 o 150MHz debemos optar por 1/4. Si se asigna un tiempo insuficiente. El diseñador del equipo escoge la duración de una señal CAS ENABLED permite PIPELINING. desaprovechando las nuevas funciones PIPELINING permite a la controladora del sistema hacer una señal al procesador para una nueva dirección de memoria antes de que todas las transferencias de datos del ciclo actual estén terminadas. Los procesadores Pentium II a partir de 300MHz y algunas unidades CAS# Precharge Time CAS# Pulse Width Chipset NA# Asserted Chipset Special Features CPU Addr. L1= internal. La memoria caché es un tipo de memoria adicional mucho más rápido que la memoria RAM. o poner el valor en AUTO para que la placa base lo detecte automáticamente. SCSI BIOS). el Chipset puede mandar largas series de datos desde estos buffers El voltaje debe coincidir con las especificaciones del procesador. Es decir 1/2 para 60-75MHz y 1/3 para 95-112MHz.g. Los procesadores 486 y superiores contienen memoria caché interna.

las escrituras del procesador al bus PCI pasan por los buffer. Si este parámetro está ENABLED. para compensar así la diferencia de velocidad entre el procesador y el bus PCI. ENABLED mejora las prestaciones del equipo. Cuando está DISABLED el procesador debe esperar a que se acabe una escritura antes de comenzar otra. el procesador comprueba con regularidad la integridad de los datos almacenados en la caché de nivel 2.BURST Posting and conservative bursting POST/Agg. Cuando este apartado está ENABLED el sistema puede leer más de una línea completa de caché de cada vez. La colección fusionada de datos es enviada por el bus PCI como un dato simple. Un prefetch múltiple quiere decir que el Chipset puede iniciar la lectura de más de una instrucción durante un proceso. Seleccionando ENABLED se optimizan las transferencias del procesador al bus PCI. y cuando está ENABLED el Chipset puede enviar ráfagas de datos desde sus buffers a los dispositivos PCI BYTE MERGING permite la fusión de datos en escrituras consecutivas del procesador al bus PCI con la misma dirección de memoria.CPU Line Read CPU Line Read Multiple CPU Line Read Prefetch CPU Read Multiple Prefetch CPU to DRAM Page Mode CPU to PCI Buffer CPU-to-PCI Burst Mem. y por ello está libre para hacer otras cosas. el sistema sabe cuántos datos leerá y no necesita esperar a la señal de fin de datos. Este proceso sólo tiene lugar en el rango compatible VGA(0A0000-0BFFFF). la página de memoria permanece abierta hasta el siguiente acceso a memoria Cuando está ENABLED. El Chipset tiene cuatro líneas de lectura. Ambos rasgos (POSTING y BURSTING) mejoran las prestaciones del equipo. Cuando está ENABLED. El PREFETCH ocurre cuando durante un proceso (leyendo del bus PCI o de la memoria) el Chipset empieza a leer la siguiente instrucción. Este parámetro se encuentra en las placas base con el chipset SIS5597. Ver el campo siguiente. Cuando una línea de la cache esta llena contiene 32 bits de datos. ENABLED mejora las prestaciones del equipo Cuando está DISABLED la controladora de memoria cierra la página de memoria después de cada acceso. dentro de la misma localización del buffer de escritura.típica en ordenadores que vana funcionar como servidores de aplicaciones) pero ralentiza ligeramente el equipo Este campo permite habilitar (ENABLED) o desabilitar (DISABLED) las lecturas de línea completa del procesador LINE READ quiere decir que el procesador lee una línea completa de la caché. Cuando este apartado está ENABLED. WR CPU to PCI Byte Merge CPU-to-PCI IDE Posting CPU to PCI POST/BURST a 266MHz llevan una caché con Código de Corrección de Errores. Esto supone un nivel extra de seguridad en los datos (al igual que instalar memoria RAM ECC . Si la línea está llena. Estos son los métodos: POST/CON. el sistema puede adelantar la lectura de la siguiente instrucción e iniciar el siguiente proceso.BURST Posting and aggressive bursting NONE/NONE Neither posting nor bursting . Los datos del procesador al bus PCI pueden pasar por el buffer o pueden ser enviados a ráfagas.

Pulsar PgUp (RePag) o PgDn (AvPag)para aumentar o disminuir el valor. ENABLED acelera los procesos Cuando está ENABLED las escrituras del procesador al bus PCI pasan por el buffer para compensar la menor velocidad del bus PCI frente al procesador. Los accesos a los dispositivos IDE son enviados por el procesador a los buffers del bus PCI y así se optimizan los ciclos. el procesador debe esperar después de cada bloque de datos enviado a que el bus PCI le indique que está listo para recibir más datos. ENABLED acelera los procesos Selecciona los límites inferiores y superiores para la temperatura del procesador.CPU-to-PCI Write Buffer CPU-to-PCI Write Post CPU Warning Temperature CPU Write Back Cache CPU/PCI Write Phase CPUFAN Off in Suspend CPU-To-PCI IDE Posting CPU-To-PCI Write Buffer CPU-To-PCI Write Post CRT Power Down Current CPU Temperature Current CPUFAN 1/2/3 Speed Current System Temperature POST/NONE Posting but not bursting Cuando está ENABLED el procesador puede escribir cuatro bloques de datos en el bus PCI sin esperar a que concluya el ciclo PCI. Day of Month Alarm . Con el Chipset SIS5597 escoge una fecha del mes. ENABLED mejora las prestaciones del equipo Cuando está ENABLED el procesador puede escribir hasta cuatro bloques de datos al buffer PCI y no esperar a que acabe cada ciclo PCI. Si está DISABLED. Determina si la caché interna del procesador es de tipo WRITEBACK (ENABLED) o de tipo WRITE-THROUGH (DISABLED). presenta la temperatura actual del sistema D La BIOS determina el día de la semana a partir de la información de la fecha (sólo para información). presenta la temperatura actual del procesador Si su ordenador tiene un sistema de control. month. para compensar la diferencia de velocidad entre el procesador y el bus PCI. el procesador debe esperar hasta que la escritura de datos se ha completado antes de enviar más datos. Date Mover el cursor hacia la izquierda o la derecha hasta el campo deseado (date. Si su ordenador tiene un sistema de control de temperatura. Cuando está DISABLED el procesador debe esperar a que finalice un ciclo de escritura antes de enviar nuevos datos al bus PCI. se puede escoger una alarma semanal. se activará un sistema de aviso. Determina el número de señales del reloj entre las fases de direccionado y escritura de datos entre el procesador y el bus PCI. Cuando está ENABLED las escrituras del procesador al bus PCI pasan por un buffer. Cuando está ENABLED el ventilador del procesador se apaga en modo SUSPEND de ahorro de energía Seleccionar ENABLED para enviar ciclos de escritura del procesador al bus PCI. Cuando está DISABLED el procesador debe esperar a que se el bus PCI le indique el final del ciclo de escritura antes de enviar más datos. year). Si su ordenador tiene un sistema de control de temperatura. Si está DISABLED. estos campos presentan la velocidad de hasta tres ventiladores del procesador. Si se pone 0. o escribir el valor deseado. Si se sobrepasa uno de los límites. Cuando está ENABLED la señal del monitor se apaga cuando el sistema entra en modo de ahorro de energía.

Cuando está DISABLED. * DRAM ECC/PARITY Establecer esta opción de acuerdo con el tipo de memoria RAM instalada en Select el equipo: PARIDAD o ECC. o solo para entrada de datos. Seleccionar ENABLED para acortar los ciclos de salida de datos y optimizar las prestaciones. Selecciona el periodo de tiempo para que el reloj del procesador vaya más lento aunque el resto de los componentes todavía operen a toda velocidad Selecciona el periodo de inactividad del sistema tras el cual el sistema entra en modo DOZE. podemos establecer los valores manualmente en los campos que aparecen debajo. Doze Mode Doze Speed (div by) Doze Timer Doze Timer Select DRAM Auto Configuration DRAM Data Integrity Mode Dispositivos que cumplen el estándar PLUG AND PLAY. asignar a cada uno de los canales DMA del sistema uno de los siguientes tipos DMA n Assigned to Legacy ISA: PCI/ISA PnP: Dispositivos que cumplen la especificación original de bus AT. Establecer una velocidad muy alta puede ser demasiado rápido para algunos componentes. se puede escoger si el pin DIRTY de datos es para entrada y salida. Este apartado permite establecer la velocidad del DMA (acceso directo a memoria) a una velocidad igual o mitad de la velocidad de la señal del reloj de sistema (SYSCLK). También resta una hora cuando vuelve el tiempo estándar.ECC) de acuerdo con el tipo de memoria RAM instalada. Cuando menor es el tiempo más rápido arranca el sistema El Chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de transacciones. Este apartado especifica el tiempo que debe esperar la BIOS para intentar identificarlo.1 del bus PCI. el reloj del procesador va más lento aunque el resto de los componentes todavía operan a toda velocidad. Después del tiempo de inactividad seleccionado.Daylight Saving Delay for HDD Delayed Transaction Dirty pin selection DMA Clock Cuando está ENABLED este parámetro añade una hora cuando comienza el tiempo de ahorro. tanto diseñados para la arquitectura de bus ISA como para el bus PCI. En modo AUTO la BIOS habilita el chequeo automático si existe memoria con paridad o de tipo ECC (error correcting * Memory Parity/ECC code). ENABLED mejora las prestaciones del equipo Cuando se selecciona COMBINE en el campo Tag / Dirty Implement. Cuando los recursos se controlan manualmente. Seleccionar ENABLED para que esté de acuerdo con la versión 2. los valores de velocidad (timings) de memoria se escogen de acuerdo con los valores preestablecidos por el fabricante según el tipo de memoria. que requieren un canal DMA específico. una página de memoria RAM permanece abierta hasta que se produce un fallo de página o de fila. Cuando está ENABLED. . o código de corrección de errores .PARITY. el Chipset usa información adicional para mantener la página abierta. Algunos discos duros requieren algún tiempo funcionando para ser identificados correctamente. Check DRAM Enhanced Paging DRAM Fast Leadoff Cuando está ENABLED. Selecciona el modo de correción (paridad. bidireccional. Cuando está DISABLED. Escoge un divisor para reducir la velocidad del procesador a una fracción de su velocidad normal durante el modo DOZE.

El Chipset mantiene su propio buffer interno para las escrituras de memoria. Seleccionar la combinación de ciclos del procesador que requiere el tipo de memoria instalada en el ordenador antes de cada lectura o escritura en DRAM Leadoff Timing memoria. Este mecanismo se usa para controlar la latencia del acceso a memoria. DRAM Posted Write Ver a continuación DRAM Posted Write Buffer. la página Policy permanece abierta. Selecciona la cantidad de tiempo en ciclos de reloj que la controladora de DRAM Page Idle Timer memoria espera para cerrar una página de memoria después de que el procesador está inactivo. Este periodo es el tiempo establecido para la señal CAS. DRAM Read Burst Cuanto menores son los números. Establece los tiempos para lecturas desde memoria EDO (EXTENDED DATA OUTPUT) o memoria FPM (FAST PAGE MODE). Cuando está DISABLED. El fabricante del equipo debe seleccionar el número de ciclos de reloj DRAM RAS# Pulse permitido para el refresco de RAS. x222/x333. incluso cuando no hay peticiones.Seleccionar el número de ciclos transcurridos entre la última señal de datos y la asignación de CAS#. Debe estar DISABLED a DRAM RAS Only menos que la memoria RAM del sistema requiera este método más antiguo Refresh de refresco de memoria. Cuando los valores son dobles. Si se DRAM Read Burst seleccionan unos números menores de los que soporta la memoria RAM (EDO/FPM) instalada. Cuanto menores son los números. A menor número mayor velocidad. de modo que el procesador puede empezar un nuevo ciclo antes de que la memoria finalice el ciclo anterior. Selecciona la combinación de ciclos de reloj que requiere la memoria RAM DRAM R/W Leadoff instalada en el sistema antes de cada lectura o escritura en memoria. DRAM Posted Write Cuando el buffer está ENABLED. si el número de buffers llenados es igual o superior que un valor de umbral determinado. Cuando está ENABLED. Timing Cambiar el valor determinado por el fabricante para la memoria RAM instalada puede causar errores de memoria. más rápido se comunica el sistema con la (B/E/F) memoria. se realiza la cuenta atrás de un número de ciclos de reloj preprogramados. el primer valor corresponde a la memoria de tipo EDO y el segundo a la memoria de tipo FPM. Selecciona los tiempos para las lecturas a ráfagas de la memoria RAM. el refresco puede ser incompleto y se pueden perder datos. ENABLED mejora las prestaciones del equipo. Cuando la cuenta llega a cero. DRAM Read Prefetch Buffer . Si se establece poco tiempo. los ciclos de escritura del procesador a Buffer memoria RAM se envían al buffer. de acuerdo con las especificaciones de la Width memoria RAM. e. En refresco alternativo a CAS-BEFORE-RAS. más rápido se comunica el sistema con la memoria. pero aumentar el valor si se producen frecuentes errores de memoria. DRAM Last Write to CAS# Cada vez que se hace una petición de acceso a memoria. la petición de acceso a memoria se convierte en prioritaria.g. pueden producirse errores de memoria. el registro de página abierta se limpia y se cierra la DRAM Page Open página correspondiente de memoria. Seleccionar el número de ciclos de reloj asignados a la señal RAS# (ROW DRAM RAS# Precharge ADDRESS STROBE)para acumular su carga antes de que se refresque la Time memoria.

NO cambiar los valores por defecto de este campo DRAM Speed Selection que han sido determinados por el fabricante de la placa para la RAM instalada. El refresco de memoria RAM por defecto ocurre cada 15 µs. En general. Si se producen errores de memoria o el sistema se cuelga con cierta frecuencia. El valor de este campo debe corresponder a la velocidad de la memoria RAM instalada en el equipo. Escogiendo 0. a mayor tiempo mejores prestaciones Seleccionar el número de ciclos de reloj (0-7) entre los refrescos de filas de DRAM Refresh Stagger memoria. Para aumentar las prestaciones del sistema. este parámetro permite a la controladora de memoria pasar a Leadoff memoria el comando de lectura antes de haber descodificado totalmente la dirección de memoria. Una tarjeta de 16 bit con capacidad bus master puede activar el refresco. En general. Cuando está DRAM Speculative ENABLED. la mayoría lo hacen. pero si se producen errores frecuentes. ir aumentando el valor poco a poco. Escoger el valor más bajo posible. Seleccionando un DRAM Slow Refresh periodo lento de refresco en este apartado especifica la frecuencia de la petición de refresco de una tarjeta ISA. Escoger el valor más bajo Timing posible. según la distribución de memoria. el Chipset permite el adelanto de dos líneas de DRAM to PCI RSLP datos de la memoria del sistema al bus PCI . se puede escoger 60ns (nanosegundos) en caso de tener instalada en el sistema DRAM Timing memoria RAM de tipo EDO o memoria de tipo FPM (Fast Page Mode) de 60ns. de modo que la RAM se refresque a intervalos óptimos. esto depende de si la RAM instalada soporta esta característica. acelerando así el proceso de lectura. Esto permite al usuario establecer los ciclos de reloj del sistema al leer o DRAM Timing Control escribir a memoria. El diseñador de tus sistema debería seleccionar los tiempos que usa el DRAM Read/Write sistema al leer o escribir en la memoria RAM. Una petición de lectura del procesador a la controladora de memoria RAM incluye la dirección de memoria de los datos deseados. DISABLED DRAM Refresh Queue hace todas las peticiones de refresco prioritarias.es dirigida a una posición cuya ultima escritura está en un buffer antes de ser Write escrita a memoria. De todos modos. dependiendo del tamaño y la velocidad de la memoria RAM. ENABLED permite situar uno tras otro hasta cuatro peticiones de refresco de memoria. El fabricante de la placa base debe DRAM Read Wait State escoger la combinación adecuada. Cuando está ENABLED. y la lectura no es enviada a memoria. se debe escoger 70ns. la lectura se hace con el contenido del buffer. a mayor tiempo mejores prestaciones. Selecciona el periodo necesario para refrescar la RAM de acuerdo con las DRAM Refresh Rate especificaciones del tipo. Seleccionar el periodo necesario para refrescar la RAM de acuerdo con las DRAM Refresh Period especificaciones del tipo. marca y modelo de memoria.Estos números son el esquema de ciclos de reloj que usa el procesador para leer datos de la memoria principal. Es un valor de optimización de la memoria RAM: si una lectura de memoria DRAM Read-Around. ir aumentando el valor poco a poco. marca y modelo de memoria. pero si se producen errores frecuentes. se refrescan todas By las filas a la vez. Este valor es la velocidad de acceso. por tanto un valor menor implica un equipo más rápido. El valor de este parámetro depende de la velocidad de los chips de memoria RAM instalada.

El valor de este campo debe corresponder a la velocidad de la memoria RAM instalada en el equipo.5 in capacidad Disketera de 31/2 de doble cara. 3. Establece los ciclos de reloj para las lecturas de la memoria RAM en modo ráfaga. A menor número. 5.88M. más rápidamente el sistema se EDO DRAM Read Burst comunica con la memoria. Este valor State debe dejarse como está y si se cambia observar si se producen errores de memoria y volver al valor original En las placas con Chipset SIS 5571.88 megabyte de 2. cualquier actividad en una línea de señal DRQ DRQ Detection despierta el sistema o pone a cero el temporizador de inactividad Este parámetro aparece en un modo de puerto de infrarrojos. El modo Duplex Select HALF DUPLEX permite la transmisión en una dirección de cada vez. Seleccionar ciclos de reloj menores que los que soporta la memoria RAM instalada da lugar a errores de memoria. Cuanto menor es el número. si es necesario.DRAM Write Burst (B/E/F) DRAM Write Burst Timing Establece los ciclos de reloj para las escrituras a memoria RAM en modo ráfaga. más rápido se comunica el sistema con la memoria.25 in Drive A Drive B 1. Hay que seleccionar el valor requerido por el dispositivo de infrarrojos conectado al puerto de infrarrojos. 3. eliminando un ciclo muerto. EDO DRAM Write Burst Establece los ciclos de reloj para las escrituras en la memoria RAM en modo . Este valor es la velocidad de acceso. 1.5 in capacidad Cuando está ENABLED. por tanto un valor menor implica un equipo más rápido. NO cambiar los valores por defecto de este campo EDO DRAM Speed que han sido determinados por el fabricante de la placa para la RAM Selection instalada.2 megabyte de capacidad 720K. generando Drive NA before BRDY así una ADS# en el ciclo siguiente después de la BRDY#. Cuando está ENABLED. Esto permite al fabricante insertar un estado de EDO CASx# MA Wait espera adicional para el refresco de las columnas de memoria. la señal NA tiene lugar un ciclo de reloj antes de la última BRDY# de cada ciclo para los ciclos de lectura / escritura. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO. 5.5 in Disketera de 31/2 de doble cara. E ECP Mode Use DMA Selecciona un canal DMA (acceso directo a memoria) para el puerto. de acuerdo con las especificaciones de EDO Back-to-Back memoria podemos escoger el número de ciclos entre los accesos de ida y de Timing retorno. DREQ6 PIN as Este apartado permite al fabricante de la placa base invocar una rutina de ahorro de energía por software usando la señal DREQ6. Sólo para memoria EDO. El diseñador de la placa base puede decidir insertar un estado de espera en DRAM Write Wait State el ciclo de escritura de memoria. 1.44 megabyte de 1. 720k de capacidad Disketera de 31/2 de doble cara. 2. 3. Seleccionar SUSPEND SW sólo si la placa base soporta esta característica Selecciona las especificaciones correctas para la unidad de diskette instalada en el equipo None 360K.2M.44M.25 in Sin disketera Disketera de 51/4 de baja densidad. 360k de capacidad Disketera de 51/4 de alta densidad. El modo FULL DUPLEX permite la transmisión simultánea en ambas direcciones.

para un acceso más rápido desde el procesador. Por otra parte. el parámetro Passive Release y el parámetro Delayed Transaction deben estar también ENABLED. se elimina un ciclo . Mientras el procesador está accediendo a esta cache. si las direcciones no Write coinciden. Seleccionar ENABLED o DISABLED de acuerdo con las especificaciones de Enhanced Page Mode la memoria RAM instalada. Permite insertar un retraso en los ciclos entre las señales CAS y RAS.7 o 1. usado cuando se lee. más rápidamente el sistema se comunica con la memoria. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO. el sistema añade una señal de reloj a la longitud de tiempo que la señal PHLDA# está activa bajo dos condiciones: Durante la fase de direccionamiento al comienzo de la transacción de Extended CPU-PIIX4 lectura / escritura del bus PCI. se escribe o se refresca la memoria. los External Cache ordenadores modernos tienen memoria caché externa. El tiempo de precarga es el número de ciclos que se necesitan para que la RAS acumule su carga antes de que se produzca un refresco de memoria. Fast DRAM La controladora de memoria caché ofrece dos modos de refresco. Selecciona la combinación correcta de ciclos de reloj de acuerdo con el EDO Read WS diseño de la placa base y las especificaciones de la memoria EDO. el sistema transfiere los datos de la memoria RAM a la memoria cache. Cuando está ENABLED. La memoria cache es una memoria adicional que es mucho más rápida que la memoria RAM convencional. Cuando está ENABLED. aunque no todos. las lecturas pueden ignorar las escrituras en los Extended Read-Aroundcomponentes del interfaz de memoria 82450GX. Cuando está ENABLED. ENABLED acelera el equipo. Cuando este parámetro está ENABLED. el refresco puede ser incompleto y la Time memoria RAM puede fallar al retener los datos. La memoria RAM de tipo EDO es más rápida que la memoria convencional si la controladora de memoria cache del sistema soporta el modo de transferencias a ráfagas. En ambos modos. Enhanced Memory Este parámetro que mejora la escritura en memoria debe estar DISABLED si Write la caché es de 512Kb y ENABLED si es mayor. EPP Version Selecciona el puerto EPP de tipo 1. La mayoría. que sólo permite que se lea un EDO RAS# to CAS# byte de cada vez. EDO es la abreviatura de Extended Data Output. la memoria EDO permite copiar un bloque entero de Delay memoria a su caché interna. A diferencia de la memoria RAM convencional. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAm de tipo EDO. pero el modo normal requiere un ciclo del procesador para cada uno. los ciclos de escritura consecutivos dirigidos al mismo Fast Back-to-Back esclavo se convierten en back-to-back rápidos en el bus PCI. la memoria puede recibir un nuevo bloque para enviar. ENABLED da mayor estabilidad al sistema. Si EDO RAS# Precharge el tiempo asignado es insuficiente. Cuanto menor es el número. CAS se produce antes que RAS. DISABLED aumenta las prestaciones.9. PHLDA# Después de la fase de direccionamiento de un ciclo de bloqueo del procesador. NORMAL y Refresh HIDDEN. Este parámetro se aplica solamente en caso de que el sistema tenga instalada memoria RAM de tipo EDO.ráfaga. Cuando el procesador solicita datos. F Fast AT Cycle Seleccionar ENABLED para acortar los ciclos del bus AT en una señal del reloj AT.

1. se selecciona un camino rápido para los ciclos de lectura Fast EDO Path de procesador a memoria RAM. el equipo entra en modo de ahorro de energía SUSPEND. Cuando se selecciona NORMAL. ENABLED aumenta las prestaciones.v All. El modo HIDDEN no sólo es más rápido y más eficiente. especialmente en OS/2 y WINDOWS. Se puede indicar a la BIOS que ignore ciertos errores y continúe el proceso de arranque. Después del periodo de tiempo seleccionado para todo el equipo. Este apartado permite determinar los ciclos de reloj de la Delay transición de RAS a CAS. las escrituras del procesador van a buffer. la BIOS se detiene si detecta algún error de hardware. sino que también permite al procesador mantener el status de la cache incluso si el sistema entra en el modo SUSPEND de ahorro de energía. No cambiar a menos que se Delay [CLK] cambie la memoria por una distinta con otras especificaciones o se cambie el procesador. Estas son las posibilidades: No errors No para en ningún error Si se detecta algún error. Cuando está ENABLED. pero observar si se producen errores. Cuando el buffer está ENABLED.seleccionando HIDDEN para el refresco CAS. Seleccionar DISABLED si cualquiera de los bancos de memoria contiene memoria RAM de tipo FPM (Fast Fast EDO Leadoff Page Mode). Cuando está ENABLED. la controladora de teclado controla la puerta A20. pues no todas las memorias soportan un valor bajo. Cuando se refresca la memoria RAM. But Disk/Key disco. los dispositivos ISA tienen reservado un tiempo de acceso antes de dar el control al bus PCI. G Gate A20 Option Global Standby Timerv Global Suspend Timer La puerta A20 se refiere a como el sistema se comunica con la memoria por encima de 1MB (memoria extendida). la velocidad del sistema mejora. se detiene el arranque y se All errors pide que se corrija el error.44 Kb. But Keyboard Se detiene en todos los errores excepto el de teclado All. el chipset del sistema controla la puerta A20. Seleccionando FAST. El Chipset mantiene su propio buffer interno para las escrituras a la memoria de la tarjeta gráfica. Cuando se selecciona FAST. la BIOS soporta un tipo de disketera que lee disketes de Support 720Kb. Escoger el valor más bajo. Cuando está ENABLED. Halt On . Floppy 3 Mode Cuando está ENABLED. Si está DISABLED el bus PCI recupera el control inmediatamente Graphic Posted Write Buff Guaranteed Access Time H Durante el auto chequeo al encender el ordenador (POST). siempre que el sistema tenga instalada memoria Select EDO. cualquier actividad de la disketera anula el modo de ahorro FDD Detection de energía y pone a cero el temporizador de inactividad. las filas y columnas lo hacen Fast RAS to CAS independientemente. Después del periodo de tiempo seleccionado para todo el equipo. Fast MA to RAS# dependiendo del tipo de memoria RAM instalada. el equipo entra en modo de ahorro de energía STAND-BY. Seleccionar ENABLED solamente para memoria RAM de tipo EDO con caché de tipo síncrono o en un sistema sin memoria caché. Este valor debe estar DISABLED si la velocidad seleccionada en el valor EDO DRAM READ BURST es x333 o x444 Los valores de este parámetro vienen dados por el fabricante de la placa base. de modo que el procesador puede comenzar otro ciclo de escritura antes de que la memoria gráfica finalice su ciclo.2 Kb y 1. But Diskette Se detiene en todos los errores excepto el de disketera Se detiene en todos los errores excepto el de teclado o All.

y 63. el disco duro se apaga pero los HDD Power Down otros dispositivos no HDD Standby Después del tiempo seleccionado de inactividad. Host-to-PCI Bridge No debe haber transferencias retardadas a la controladora pendientes y debe estar Retry activo PASSIVE RELEASE. no afectando a la actividad del Hidden Refresh sistema ni a las prestaciones. Este tamaño suele ser ligeramente mayor que la capacidad una vez formateado el disco. la controladora IDE transforma la dirección de datos marcada por el número de sector. sin iniciar una transferencia retardada. el disco duro se apaga pero los HDD Off After otros dispositivos no. Seleccionar ENABLED sólo si los discos duros instalados soportan Mode transferencias de 32 bits. cualquier actividad del disco duro anula el modo de ahorro HDD Detection de energía o pone a cero el temporizador de inactividad. los ciclos PCI nonLOCK# iniciados por el procesador. el valor Passive Release y el valor Delayed Transaction deben estar ENABLED. Después del tiempo seleccionado de inactividad. Sólo unos pocos discos duros soportan este modo. y permite al procesador mantener el estado de la memoria RAM incluso en modo de ahorro de energía. . Sólo para discos antiguos sin auto-aparcamiento Sector: Número de sectores Hard Disks Mode: Auto. Large. escoger USER. Este parámetro no tiene valor en los discos modernos. la memoria RAM se refresca en el modo IBM AT. Large: Discos que no soportan modo LBA y tienen más de 1024 cilindros. Si se selecciona SUSPEND el disco duro se apaga inmediatamente Después del tiempo seleccionado de inactividad. ENABLED es más rápido y más eficiente. cabeza y cilindro en una dirección de bloque física. Size: Capacidad aproximada del disco. LBA (Logical Block Addressing): Durante los accesos a disco. El tiempo Timer es independiente de los otros seleccionados para otros dispositivos Cuando está DISABLED. independientemente de los ciclos del procesador. Normal. Si no coincide ninguna serie de valores. Landzone: Zona de parada. el disco duro se apaga. Normal: El número máximo de cilindros. la controladora de periféricos (PIIX4) reintenta. Cuando está ENABLED. El uso de buffers puede hacer a los discos duros lentos aún más lentos.Explicación de las especificaciones de disco duro: Type: La BIOS contiene una tabla de tipos predefinidos. Cuando este valor está ENABLED. mejorando sensiblemente la tasa de transferencia de datos. usando ciclos de reloj del procesador para cada refresco. 16. la controladora de memoria busca el momento más oportuno para el refresco. Sólo para discos de más de 1024 cilindros. Cuando está ENABLED. Cuando está ENABLED. Cylinders: Número de cilindros Head: Número de cabezas Precomp: Cilindro de precompensación de escritura. cabezas y sectores soportado es 1024. o LBA Auto: La BIOS detecta automáticamente el modo óptimo. Hot Key Power Off Con el Chipset SIS5597. se debe poner ENABLED cuando existe un botón diferenciado para el apagado del equipo y otro para ponerlo en modo ahorro. IDE Buffer for DOSSeleccionar ENABLED para aumentar la transferencia hacia y desde los & Win dispositivos IDE usando los buffers IDE para lectura anticipada y escritura retrasada. I El interfaz IDE de la controladora integrada de periféricos soporta transferencias de IDE 32-bit Transfer 32 bits.

El Chipset integra un interfaz IDE que soporta dos canales IDE. seleccionar DISABLED * UART 1/2 Duplex Mode IRQ n Assigned to Cuando se controlan manualmente los recursos. seleccionar Mode ENABLED para una detección automática del número óptimo de lecturas / escrituras en bloque por cada sector que el disco duro soporta. dependiendo del dispositivo que use dicha interrupción: . HALF* IR Duplex Mode DUPLEX permite la transmisión en una dirección de cada vez. Los cuatro apartados para la entrada / salida programada de datos (PIO)permiten IDE Primary/ seleccionar el modo PIO (0-4) para cada uno de los cuatro dispositivos IDE. debemos dejarlo en DISABLED. dejar en DISABLED. Seleccionar ENABLED para acelerar los procesos de lectura y escritura a disco. si el ordenador tiene un sistema de monitorización.Si se tienen dudas. por lo que si se producen errores de lectura o escritura a disco. uno primario (IRQ14) y uno secundario (IRQ15). Master/Slave Seleccionando AUTO en los cuatro apartados. Siempre debe ser superior al tiempo para modo STANDBY Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo. Seleccionar el periodo de inactividad del sistema para que este entre en modo inactivo. Esto puede provocar problemas en c ciertos equipos IDE Burst Mode que no soportan tanta rapidez. seleccionar ENABLED para habilitar el IDE Second segundo canal IDE para conectar dispositivos. Si se producen errores de disco. In Order Queue Depth IN0-IN6 (V) Inactive Timer Select InfraRed Duplex Type Seleccionar 8 para permitir acumular hasta 8 transacciones sucesivas de datos. Si el disco duro soporta el modo transferencia en bloques IDE HDD Block (BLOCK MODE). comandos múltiples y lectura / escritura de múltiples sectores. el sistema detecta automáticamente UDMA la tasa de transferencia óptima para cada dispositivo IDE. Seleccionar ENABLED para reducir los tiempos de espera entre cada ciclo de lectura / escritura en el disco. seleccionar DISABLED en caso de no soportar este modo. IDE Primary/ UDMA (Ultra DMA) es un protocolo de transferencia DMA (acceso directo a Secondary memoria) que permite transferencias de datos de hasta 33 MB/s en ráfagas. Si se instala una tarjeta IDE Prefetch Mode controladora IDE primaria y / o secundaria. A Secondary mayor número mayor velocidad. Cada canal IDe soporta dos dispositivos IDE conectados. Si no hay instalado un puerto de infrarrojos. asignar cada IRQ (petición de interrupción) como uno de los siguientes tipos. ENABLED mejora las prestaciones del equipo. Se debe seleccionar PRIMARY. FULL-DUPLEX permite la transmisión simultánea en ambas direcciones. Los interfaces IDE integrados en la placa base soportan búsqueda adelantada (PREFETCHING) para un acceso más rápido al disco duro. En modo AUTO. se deben hacer pruebas para comprobar el valor que ofrece mayores prestaciones e integridad de datos. aunque la mayoría de los discos nuevos lo soportan. También se llama BLOCK TRANSFER. SECONDARY o BOTH (los dos) dependiendo del número y la colocación de los dispositivos IDE instalados Internal PCI/IDE Seleccionar el valor requerido por el dispositivo de infrarrojos conectado al equipo. FULL-DUPLEX permite la transmisión simultánea en ambas direcciones. HALFDUPLEX permite la transmisión en una dirección de cada vez. Estos apartados permiten mostrar el voltaje de hasta 7 líneas de entrada. El Chipset soporta dos canales IDE. el sistema detecta Master/Slave PIO automáticamente el mejor modo para cada dispositivo IDE. IDE Data Port Post aunque puede dar errores con equipos que no soporten el aumento de Mode prestaciones. seleccionar DISABLED. y seleccionar DISABLED para liberar Channel Control la IRQ15 si no se tienen ningún dispositivo IDE instalado en el segundo canal o si se instala en el equipo una tarjeta con una controladora secundaria. Si no hay instalado un puerto de infrarrojos.

Dispositivos compatibles con el estándar Plug and Play. Si un periférico tiene ISA Bus Clock problemas de velocidad. Este campo debe coincidir con la opción seleccionada en GATE A20 OPTION (FAST=ENABLED. Legacy ISA: El puente PCI a ISA tiene un buffer en línea bidireccional para las lecturas y escrituras de memoria al bus PCI desde el bus ISA o en el modo DMA. El procesador y el bus PCI y VESA son mucho más rápidos que el bus ISA. WRITE-BACK hace que la memoria se actualice solamente cuando se solicitan a la memoria datos que están en la caché. Keyboard Emulation Keyboard Resume L1 Cache Policy L Se puede escoger entre WRITE-THROUGH (WT) y WRITE-BACK (WB).Dispositivos compatibles con la especificación de bus original PC AT. la señal del ciclo de reloj del bus PCI. el bus ISA o el modo DMA pueden adelantar una búsqueda de un ciclo de lectura en el buffer en línea. Se puede habilitar o deshabilitar la monitorización de la IRQ8 (Real Time Clock IRQ8 Clock Event. No cambiar este valor. la velocidad puede fijarse en 7. Cuando está ENABLED. ENABLED proporciona un tiempo adicional a los dispositivos de entrada / salida ISA I/O Recovery para responder al sistema. No debe modificarse en cvaso de venir IRRX Mode Select seleccionado de fábrica. Reloj en tiempo real) para que no anule el modo de ahorro de energía Cuando está ENABLED. La velocidad de reloj del bus ISA es la velocidad a la cual el procesador se ISA Bus Clock comunica con el bus AT (bus de expansión). Si no. Cuando está ENABLED. Cuando está DISABLED. se habilitan la puerta A20 y la emulación de reseteo por software para una controladora de teclado externa.16MHz o ser una fracción del (PCICLKI). Dependiendo de la controladora de teclado instalada. Se puede establecer la velocidad del bus AT a un tercio o un cuarto de la velocidad ISA Bus Clock de reloj del procesador. WRITETHROUGH hace que la memoria se actualice con datos de la caché cada vez que el procesador lleva a cabo un ciclo de escritura. ISA Line Buffer J Joystick Function Seleccionar ENABLED si el equipo tiene conectado un joystick. IRQ8 Break Se puede habilitar o deshabilitar la monitorización de la IRQ8 (Real Time Clock Suspend Reloj en tiempo real) para que no anule el modo SUSPEND de ahorro de energía. DISABLED puede acelerar los procesos si todos los dispositivos ISA soportan FAST I/O (entrada / salida rápida de datos). PCI/ISA PnP: tanto de arquitectura ISA como PCI. La velocidad se mide como una Option fracción del PCICLKI ( la señal de ciclo de reloj del bus PCI). cualquier actividad en la IRQ seleccionada anula el modo IRQn Detection de ahorro de energía o pone a cero el temporizador de inactividad Este apartado sólo aparece cuando se selecciona para la UART2 (puerto COM2) el modo de infrarrojos (IrDA) modo 1. la actividad del teclado no hace despertar el equipo del modo ahorro. se debe experimentar con un valor más bajo (de Frequency PCICLKI/3 a PCICLKI/4). que requieren una interrupción específica. Se puede establecer la velocidad del bus AT a un tercio o un cuarto de la velocidad ISA Clock de reloj del procesador. NORMAL=DISABLED). . se pueden perder datos. debe leerse la documentación del dispositivo. La velocidad del reloj controlador del teclado es la velocidad a la cual el procesador se comunica con la controladora del teclado.1.. En caso de añadirse o cambiarse el dispositivo de infrarrojos. K KBC input clock Keyboard Controller Clock El fabricante debe seleccionar la frecuencia correcta para el reloj controlador del teclado.

LCD&CRT Mostrar en ambos dispositivos Cuando está ENABLED. el sistema puede situar la memoria de un dispositivo más lento (normalmente conectado al bus ISA) en una memoria de bus Local Memory 15. mejorando las prestaciones. Cuando se selecciona 8 bits se pone en modo WRITE-THROUGH. Esta opción no siempre aparece en la BIOS. cualquier actividad de la línea de señal LDEV anula el LDEV Detection modo de ahorro de energía o pone a cero el temporizador de inactividad Cuando está ENABLED. El Chipset mantiene su propio buffer interno para las escrituras de la cache externa al bus PCI. Este apartado depende del diseño de la placa base. y . Se utiliza esta opción para poner la memoria caché en modo WRITE-BACK. M M1 Linear Burst Mode Seleccionar ENABLED si el equipo tiene un procesador CYRIX M1 MA Additional Wait State Seleccionando ENABLED se inserta un estado de espera adicional antes del comienzo de una lectura de memoria. Esto se hace reservando memoria de bus local y 16M transfiriendo el punto de comienzo de la memoria del dispositivo a la memoria de bus local. LREQ Detection Cuando Está ENABLED. Además del modo WRITE-BACK y WRITE-THROUGH. (Memory Address Drive Strength) Este valor controla la fuerza de los buffers de (MA/RAS) salida de información de MA y BA1 (primer valor) y SRASx#.L1/L2 Cache Update Mode L2 Cache Cacheable Size L2 Cache Write Policy L2 (WB) Tag Bit Length L2 to PCI Read Buffer El modo WRITE-BACK mejora la eficacia del procesador y causa menos interrupciones. los ciclos de escritura de la caché externa al bus PCI son enviadas al buffer. Ambos modos adaptivos de WRITE-BACK intentan reducir las desventajas de los dos sistemas anteriores. Cuando el buffer esta ENABLED. Por defecto está ENABLED. Usar este apartado para habilitar o deshabilitar esta característica. de este modo cada dispositivo puede completar sus ciclos sin esperar por el otro.local mucho más rápida. No cambiar el valor original a menos que se produzcan errores de direccionamiento de memoria (MEMORY ADDRESS ERROR) Master Mode Byte Seleccionar ENABLED o DISABLED Swap Master Retry Establece cuántas señales del reloj PCI el procesador intenta un ciclo PCI antes de Timer que el ciclo se da por terminado. cualquier actividad en la línea de la señal LREQ anula el modo de ahorro de energía o pone a cero el temporizador de inactividad. solamente las direcciones lineales consecutivas pueden ser Linear Merge fusionadas Para aumentar las prestaciones. Drive Str. Se puede escoger entre WRITE-THROUGH (WT) y WRITE-BACK (WB). SCASx#. El fabricante debe seleccionar el modo óptimo de acuerdo con las especificaciones de la memoria caché instalada. MWEx#. Cuando se selecciona 7 bits se pone en modo WRITE-BACK. Selecciona el dispositivo de video: LCD CRT Pantalla de cristal líquido para portátil Monitor auxiliar LCD&CRT La BIOS auto detecta el dispositivo en uso (este modo permite AUTO cambiar entre dispositivos). WRITEBACK es un poco más rápida que WRITE THROUGH Seleccionar 512 solamente si la memoria RAM del equipo es mayor de 64MB. Mem. la cache de segundo nivel también puede ser ADAPTIVE WB1 y ADAPTIVE WB2.

Seleccionar ENABLED para activar el primero y / o el segundo canal IDE. No se puede cambiar ningún valor. Se puede reservar esta área de la memoria del sistema para la memoria ROM de tarjetas ISA. la actividad de éste no anula el modo de ahorro de energía. Seleccionar la versión que soporta el sistema operativo instalado en el equipo.Memory CKEx (segundo valor). como drivers de dispositivos. la actividad de éste Full On Mode anula. Si se reserva. El sistema operativo puede cargar programas residentes.1 y 1. MPS Version La BIOS soporta las versiones 1. seleccionar DISABLED. Se puede reservar esta área de la memoria del sistema para la memoria ROM de tarjetas ISA. Si el equipo no tiene disketera o quiere usarse una disketera externa. Memory Hole at 15M Addr. Memory Entre 640 KB y 1 MB. Base Address N Ñ O Onboard Audio Chip Onboard FDC Controller * Onboard IDE Controller El Chipset tiene un interfaz IDE PCI que soporta dos canales IDE. no se puede utilizar como caché. Configuration MPU-401 I/O Selecciona una dirección base de entrada / salida para el interfaz MPU-401. no se puede utilizar como cache. Sólo es para información. Other Memory en esta área para liberar la memoria convencional Las líneas del CONFIG. Llamada memoria convencional. Ver el manual de los dispositivos por si la necesitan . Al deshabilitar (DISABLED) la monitorización de un dispositivo.SYS que empiezan con LOADHIGH se cargan en esta área de memoria. NONE desactiva el interfaz y por tanto ambos canales para instalar una tarjeta *On-Chip PCI IDE controladora IDE o PCI en una ranura de expansión. Check MODEM Use IRQ Especifica la IRQ asignada al MODEM. 640 KB. Extended Por encima del límite de 1MB. Ver el manual de los dispositivos por si la necesitan . El Chipset tiene integrado un interfaz IDE que soporta dos canales IDE. si lo hay. Memory Hole at 15M-16M Memory Parity Seleccionar ENABLED si los chips de memoria RAM del equipo soportan paridad. * On-Chip IDE Controller * PCI IDE Controller * Onboard IDE First/Second Seleccionar ENABLED para usar las capacidades de audio de la placa base Seleccionar ENABLED si el sistema tiene una controladora de diskete en placa base y quiere usarse. Si se reserva. Usada por el sistema Base Memory operativo y las aplicaciones convencionales. BOTH activa ambos canales del Chipset. Seleccionar . Seleccionar PRIMARY para activar sólo el canal primario IDE si se instala una tarjeta controladora para el canal secundario.4 de las especificaciones de multiprocesador Control for OS Intel. En ON MODE. Monitor Event in Al habilitar (ENABLED) la monitorización de un dispositivo. el temporizador de ahorro de energía STANDBY empieza a contar si no se detecta actividad y ha transcurrido el periodo de tiempo especificado. MPU-401 Seleccionar ENABLED para configurar el interfaz MPU-401. llamada High memory.

Selecciona la combinación correcta de ciclos de reloj según las especificaciones de Page Mode Read la placa base y las especificaciones de la memoria RAM de tipo FPM (Fast Page WS Mode) Parallel Port EPP Seleccionar tipo 1. la opción debe ser ENABLED. Si se instala una tarjeta controladora IDE. el Chipset envía largas ráfagas de datos desde Combine los buffers. el sistema soporta un total de cuatro dispositivos IDE. Seleccionar ENABLED para que esté de acuerdo con la versión 2. en caso de instalar una controladora IDE en tarjeta de canal primario y / o secundario Seleccionar una dirección lógica de memoria y una interrupción (IRQ) para el puerto LPT (paralelo). los accesos del procesador al bus PCI se pueden realizar Passive Release durante el PASSIVE RELEASE. Ya que cada canal soporta dos dispositivos IDE (disco duro. Seleccionar NORMAL. Cuando se rota la prioridad. Seleccionar ENABLED si la placa base tiene una controladora SCSI integrada y va a utilizarse. unos o ambos canales deben estar DISABLED Seleccionar OS2 solamente si el sistema operativo instalado en el ordenador es OS/2 y el equipo tiene más de 64 MB de memoria RAM.1 Seleccionar ENABLED para soportar compatibilidad con la especificación PCI 2. de acuerdo con el periférico Type conectado al puerto paralelo Selecciona un modo de funcionamiento para el puerto paralelo de la placa base. Mode cuando un dispositivo accede al bus se le asigna la menor prioridad y los demás dispositivos avanzan en la lista de prioridad. El fabricante de la placa base decide si el reloj PCI está sincronizado con el reloj del PCI CLK procesador o es asíncrono. P Page Hit Control Esta función se utiliza para comprobar la controladora. PCI Arbitration Normalmente el acceso se da al que primero llega. ENABLED mejora las prestaciones. CD-Rom. El Chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de PCI Delayed transacciones. etc. acelerando el equipo al reducir . el arbitro sólo acepta otro acceso del bus PCI a memoria RAM. Cuando está ENABLED. PCI burst Seleccionar el número de ciclos de reloj asignados para una lectura/escritura en Read/Write WS ráfagas de un PCI master PCI Burst Write Cuando esta opción está ENABLED.Channel * On-Chip IDE First/Second Channel Onboard Parallel Port Onboard PCI SCSI Chip Onboard Serial Ports (1/2.1 Compliance El método por el cual el bus PCI determina qué dispositivo gana el acceso al bus.9 para el puerto EPP. ENABLED mejora las prestaciones del equipo PCI Dynamic Cuando está ENABLED cada transacción de escritura va al buffer de escritura y si Bursting los datos lo permiten se envían a ráfagas al bus PCI.1 Transaction del bus PCI. Si no. una dirección de memoria y la IRQ correspondiente para el primer y el segundo puerto COM (puerto serie) Ver Onboard Serial Ports Ver UART 2 Mode. Si su sistema tiene dispositivos IDE. Seleccionar un nombre.7 o 1. A/B) Onboard UART 1/2 Onboard UART 1/2 Mode On-Chip Local Bus IDE OS Select for DRAM>64MB DISABLED para desactivar un canal. COMPATIBLE o SPP a menos que se esté seguro que tanto Parallel Port Mode el software como el hardware soportan uno de los otros modos posibles. PCI 2. Backup.). Los modos se aplican al puerto seleccionado El Chipset tiene integrado un interfaz IDE avanzado (de bus local) con dos canales IDE.

Si el PCI IDE IRQ Map equipo no tiene controladoras integradas en placa base. los ciclos de escritura del Buffer bus PCI a la cache externa pasan al buffer. PCI Posted Write Se puede habilitar o deshabilitar la habilidad del Chipset para usar un buffer para las Buffer escrituras enviadas iniciadas en el bus PCI. Cuando está DISABLED. El Chipset mantiene su propio buffer interno para las escrituras del bus PCI a la PCI to L2 Write memoria caché externa. de este modo los ciclos secuenciales de lectura Back Wr de memoria del procesador BACK-TO-BACK dirigidos al bus PCI se traducen a ciclos de lectura de memoria en ráfagas al bus PCI. PCI Master 0 WS Cuando está ENABLED. para sincronizar la tarjeta descompresora Snoop MPEG con la tarjeta gráfica o si se usa un convertidor VGA / TV. las escrituras al bus PCI se ejecutan sin estados de espera. PCI IRQ Activated Dejar el activador de la IRQ en LEVEL a menos que el dispositivo PCI asignado a la by IRQ especifique interrupción activada por EDGE. en vez de hasta un límite de PCI Pre-Snoop línea de memoria. todo depende si trabajamos con bloques grandes de datos o múltiples datos WS de pequeño tamaño respectivamente. Cuando está PCI Mem Line DISABLED. Cuando está ENABLED. Este apartado permite seleccionar la IRQ para la controladora IDE PCI o ISA. los comandos PCI de línea de lectura de memoria buscan PCI Mem Line líneas completas de cache. Cuando está ENABLED. de modo que cada dispositivo puede completar sus ciclos sin esperar al siguiente Dejar este parámetro DISABLED. los ciclos PCI se desconectan si el primer acceso a datos no se completa en 16 ciclos del reloj PCI. Solamente ha de estar ENABLED si una tarjeta PCI/VGA Palette ISA instalada en el sistema lo requiere. Pre-snooping es una técnica por la cual un comando PCI puede continuar enviando una ráfaga de datos hasta el límite de página de 4K. Cuando está DISABLED. Write Cuando está ENABLED. Las IRQ estándar para los canales IDE son IRQ14 para el canal primario y IRQ15 para el canal secundario. Este valor no tiene sentido si Read Prefetch el valor PCI MEM LINE READ está DISABLED. PCI to DRAM El sistema soporta escrituras almacenadas en buffer del bus PCI a la memoria RAM Buffer para aumentar la velocidad. Selecciona el número de ciclos de reloj para una lectura en ráfaga. los comandos PCI de memoria buscan líneas completas de caché junto con la búsqueda adelantada de tres líneas adicionales de cache. PCI Preempt Establece la duración en ciclos de reloj antes de que un comando PCI de por Timer finalizado el anterior cuando hay una petición pendiente. ENABLED mejora las prestaciones del equipo.el número de accesos al bus PCI y enviando más datos en cada paquete de cada vez. PCI-To-CPU WriteCuando este valor está ENABLED. Cuando el buffer está ENABLED. las escrituras del bus PCI al procesador pasan Posting por el buffer. Cuando está DISABLED. Cuando está ENABLED. no se realiza la búsqueda por adelantado. los ciclos PCI PCI Time out permanecen conectados aunque no se complete el acceso de datos antes de 16 ciclos del reloj PCI. las escrituras . el bus PCI interpreta los ciclos de lectura del procesador PCI Fast Back to como el protocolo PCI de ráfagas. debe seleccionarse la IRQ to adecuada a la tarjeta instalada. un comando PCI de línea de Read lectura de memoria da lecturas parciales en el bus del procesador. Ni muchos ni PCI Read Burst pocos. de modo que el bus PCI puede continuar escribiendo mientras el procesador está ocupado con otro proceso. La búsqueda por adelantado no cruza los límites de dirección de 4KB.

porque la BIOS las asigna automáticamente. Establece el número de ciclos de reloj que puede durar una escritura en ráfaga. Se puede desactivar la monitorización de algunos dispositivos y algunas IRQ para que no anulen el modo de ahorro de energía. APM seleccionar YES mejora el ahorro. PEER CONCURRENCY significa que más de un dispositivo PCI puede estar activo Peer Concurrency a la vez. que es el modo requerido PM Mode por el procesador. . La BIOS puede configurar automáticamente los dispositivos compatibles con el PnP BIOS Autoestándar PLUG AND PLAY.PCI-To-DRAM Pipeline PCI Write Burst PCI Write Burst WS no pasan por el buffer y el bus PCI debe esperar hasta que el procesador esté libre antes de comenzar otro ciclo de escritura. Seleccionar YES si el sistema operativo instalado es PLUG AND PLAY. Este es un retraso intermedio. se habilita la escritura continua del bus PCI a memoria RAM. la controladora pide al procesador una nueva dirección de memoria antes que todas las transferencias de datos de los ciclos actuales estén Pipelined Function completados. dando lugar a un aumento de prestaciones. LPT o COM) la actividad de uno de los dispositivos de la lista anula el modo de ahorro de energía. En placas con Chipset SIS5597 Power Down Se puede desactivar la monitorización de algunas IRQ para que no anulen el modo Activities de ahorro de energía Power Down and Se puede desactivar la monitorización de algunas IRQ para que no anulen el modo Resume Events de ahorro de energía SUSPEND. Cuando está DISABLED. Cuando este parámetro está ENABLED. Si se activa el buffer para la Posted PCI escritura con retraso del procesador y del bus PCI a memoria RAM. El ahorro de energía se configura como SMI Green mode. las escrituras del bus PCI a memoria son enviadas con retraso. los datos se Memory Writes intercalan con los datos de escritura del procesador y son enviados una segunda vez antes de ser escritos a memoria. ENABLED acelera la velocidad del bus PCI. seleccionar FASTER. aumentando las prestaciones del equipo. las escrituras del bus PCI a la memoria RAM se limitan a una sola transferencia por cada ciclo de escritura ENABLED permite que varias escrituras sucesivas al bus PCI se hagan en modo ráfaga de una sola vez. Cuando está ENABLED. Seleccionar ENABLED para habilitar la función de lectura y escritura continua de la Pipeline caché cuando la memoria caché de segundo nivel del sistema es de tipo continuo síncrono (pipelined synchronous cache) Pipeline Cache Para una caché secundaria de un sólo banco. Si se instala en el equipo el sistema avanzado de ahorro de energía (APM). Es un rasgo de optimización de la memoria RAM: si está ENABLED. Los buffer del chipset almacenan los datos escritos del bus PCI a la memoria. Si es de dos Timing bancos. PM wait for APM seleccionar YES mejora el ahorro. ENABLED mejora las prestaciones del equipo. seleccionar FASTEST. Cuando está ON (o se nombre el dispositivo. Power Esta opción permite escoger el tipo o grado de ahorro de energía entre los modos Management Doze. El dispositivo desactivador por defecto PM Events es el uso del teclado. como por PNP OS Installed ejemplo WINDOWS 95. Standby. las IRQ disponibles Config desaparecen. y Suspend. Cuando está ENABLED al pulsar el botón de encendido más de cuatro segundos el Power Button equipo se apaga. PM Control by Si se instala en el equipo el sistema avanzado de ahorro de energía (APM). Esto es especialmente útil cuando el equipo se ha quedado Over Ride colgado. Si se selecciona ENABLED.

Min Saving Ahorro mínimo. Esto omite ciertos pasos. RAS Precharge Cuando está ENABLED. pero se instala un ratón de puerto serie. ir aumentando el valor poco a poco El tiempo de precarga es el número de ciclos que necesita RAS para acumular su RAS# Precharge carga antes del refresco de memoria RAM. Cuando se refresca la memoria RAM. Access End RAS Precharge El tiempo de precarga es el número de ciclos que necesita RAS para acumular su Time carga antes del refresco de memoria RAM. el refresco puede ser incompleto y se pueden Period perder datos. Si se establece tiempo insuficiente. RAS# permanece fijado al final del control de acceso. El uso del buffer permite al procesador completar una escritura aunque los datos no hayan sido transferidos totalmente al bus PCI. de acuerdo con las especificaciones Refresh de la memoria RAM instalada. Los campos de las IRQ IDE toman por defecto los valores apropiados. el Time refresco puede ser incompleto y se pueden perder datos. RAS# to CAS# Este apartado permite insertar un ciclo de retraso entre las señales STROBE de . pero si se producen errores frecuentes.COLUMNAS). y el canal primario usa una IRQ menor que el canal secundario. Cada conexión de un periférico PCI es capaz de activar hasta 4 interrupciones: INT# A. ENABLED reduce el tiempo necesario para realizar el chequeo de arranque (POST). Sólo para procesadores SL (portátiles) User Define Establecer individualmente cada modo. Por defecto a la conexión PCI se le asigna INT# A. INT# B.Primary & Secondary IDE INT# Primary Frame Buffer Esta tabla describe cada uno de los modos: Max Saving Ahorro máximo. El tamaño no debería afectar a la memoria local PS/2 Mouse Si el sistema tiene un puerto PS/2. Este apartado permite determinar el tiempo de transición de RAS (row RAS to CAS Delay address strobe FILAS) a CAS (column address strobe . se genera un ciclo de refresco de memoria cada 15 RAS Timeout microsegundos. Esto reduce el número de ciclos necesarios y acelera el proceso de datos. El fabricante escoge Timing NORMAL o FGASTAR de acuerdo con el tipo de memoria. se generan ciclos de refresco extra. las filas y las columnas lo hacen de modo separado. Como el interfaz IDE de la placa base tiene 2 canales. RAS Pulse Width El fabricante del equipo debe establecer el número de ciclos de reloj del procesador RAS Pulse Width asignados para el refresco del latido de RAS. Selecciona un tamaño para el buffer PCI. requiere dos IRQ. Quick Power On Self Test R RAMW# Assertion RAMW es una señal que permite escrituras en memoria. se habilita un buffer rápido de procesador a bus PCI cuando este apartado está ENABLED. Function Control seleccionar DISABLED para ahorrar una IRQ. Cuando está ENABLED. Escoger el Timing valor más bajo posible. Un valor menor acelera el equipo. RAS# to CAS# Este apartado permite insertar un ciclo de retraso desde el momento en que se Address Delay asigna RAS# hasta que se asigna CAS#. Cuando está DISABLED. Asignar INT# B no tiene sentido a menos que el periférico necesite dos IRQ. Es preferible que esté DISABLED para detectar posibles problemas durante el arranque y no mientras se trabaja. pero RAS Precharge si se establece tiempo insuficiente. Q Quick Frame Generation Cuando está actuando el puente de bus PCI-VL como PCI master y está recibiendo datos del procesador. INT# C y INT# D.

SDRAM RAS to Este apartado permite insertar un ciclo de retraso entre las señales STROBE de CAS Delay CAS y RAS cuando se escribe. RTC Alarm Permite establecer la fecha y la hora para que el equipo despierte del modo resume suspendido Report No FDD For WIN 95 S SDRAM Bank Interleave Si el equipo tiene 16MB de RAM dejar DISABLED y escoger 2 Bank o 4-Bank si tiene 64MB o más Se puede escoger una combinación de latencia CAS y retardo RAS-to-CAS en ciclos de 2/2 y 3/3. Refresh RAS# Selecciona el número de ciclos de reloj que se asignan a RAS# para los ciclos de Assertion refresco. el refresco puede ser incompleto y se pueden perder Precharge Time datos. DISABLED aumenta las prestaciones. La BIOS de tipo PLUG AND PLAY configura automáticamente los dispositivos que Resources cumplen el estándar PLUG AND PLAY. A menor número mejores prestaciones. Delay Al seleccionar YES se libera la IRQ6 cuando el equipo no tiene disquetera (o no se quiere utilizar). debemos deshabilitar la ONBOARD FDC CONTROLLER en el apartado de INTEGRATED PHERIPHERALS de la BIOS Normalmente este valor está DISABLED. y no se envía a memoria RAM. ENABLED proporciona mayor estabilidad. un valor Latency Time menor aumenta las prestaciones. Además. Característica de optimización de memoria: si una lectura de memoria es dirigida a Read-Arounduna localización cuya última escritura está en un buffer antes de ser escrita a Write memoria. Si se selecciona AUTO. desaparecen los Controlled By campos de IRQ y DMA. SDRAM Cycle Establece los tiempos de latencia de CAS. Seleccionando ENABLED se optimizan la velocidad de memoria RAM acortando el Reduce DRAM tiempo requerido antes de las operaciones de lectura o escritura de memoria. Este apartado sólo tiene valor cuando el sistema tiene instalada memoria SDRAM. En general. FAST aumenta las . un valor Latency menor aumenta las prestaciones. cualquier operación de los dispositivos listados reinicia el Timer Events temporizador para el modo STANDBY.CAS y RAS cuando se escribe. un valor menor aumenta las prestaciones. Read CAS# Pulse El diseñador del equipo debe establecer el número de ciclos del procesador que Width necesita la señal CAS durante una operación de lectura de memoria. Refresh Cycle Selecciona el el periodo de tiempo en nanosegundos para refrescar la memoria. lee o refresca la memoria RAM. El fabricante de la placa base debe establecer los valores SDRAM (CAS dependiendo de la memoria RAM instalada. FAST aumenta las prestaciones. la lectura se hace con el contenido del buffer. de Time (ns) acuerdo con las especificaciones de la memoria instalada. En general. En general. Se selecciona ENABLED para reiniciar los Reset datos de configuración al salir de la configuración de la BIOS después de haber Configuration Data instalado un dispositivo o haber cambiado valores debido a un fallo en el encendido del equipo. Reload Global Cuando está ENABLED. lee o refresca la memoria RAM. SLOW proporciona mayor estabilidad. Precharge Control Si se establece tiempo insuficiente para que RAS acumule su carga antes del SDRAM RAS refresco de memoria RAM. La Leadoff Cycle memoria RAM instalada debe soportar un ciclo reducido. Cuando se instala memoria RAM síncrona (SDRAM). porque la BIOS los asigna automáticamente. No cambiar los valores a menos que se Lat/RAS-to-CAS) cambie la memoria por una con distintas especificaciones o se cambie el procesador. Resume by Ring Una llamada al MODEM anula el modo de ahorro de energía. Length SDRAM RAS Si está ENABLED todos los ciclos de reloj refrescan todos los bancos de memoria. el número de ciclos de reloj de SDRAM CAS la latencia CAS depende de la velocidad de la memoria RAM. Cuando se instala memoria RAM síncrona (SDRAM). el número de ciclos de reloj de SDRAM CAS la latencia CAS depende de la velocidad de la memoria RAM.

SDRAM WR Retire Rate Security Option El fabricante selecciona el valor adecuado para las transferencias del buffer de escritura a memoria. SLOW proporciona mayor estabilidad. como las tarjetas gráficas. Single Bit Error Si se habilita ECC (código de corrección de errores). todos los dispositivos excepto el Sleep Timer disco duro y el procesador se apagan Slot 1/2/3/4 Using Algunos dispositivos PCI usan interrupciones para indicar que necesitan usar el bus INT# PCI. INT# C indica que necesita tres y INT# D indica que necesita Shadow . Shared VGA Especifica la velocidad de memoria de la memoria RAM asignada como memoria de Memory Speed vídeo. Otros. Muchos fabricantes evitan que estas opciones se puedan modificar eliminando esto valores de la BIOS.prestaciones. Serial Port 1/2 Seleccionar entre la IRQ por defecto o ninguna para los puertos serie COM 1/3 y Interrupt COM 2/4. debe leerla a través de un bus de 8 bits. SDRAM Wait Si es necesario el fabricante inserta un estado de espera entre cada acceso de State Control datos a memoria. pero reduce la cantidad de memoria alta (640 KB a 1 MB)que se necesita para cargar los drivers de los componentes instalados en el sistema. se debe seleccionar si ésta se pedirá cada vez que arranque el sistema (SYSTEM)o solamente cada vez que se acceda a la configuración (SETUP). donde el procesador puede leerla a través del bus de memoria de 16 o 32 bits. El procesador inicia una petición SDRAM de lectura que contiene la dirección de memoria de los datos. INT# B. Si un periférico instalado contiene FIRMAWARE en ROM. la controladora inicia el comando de lectura un poco antes de haber acabado de descodificar la dirección de los datos. Por defecto. de acuerdo con las características de esta. INT# C y INT# D. Si se ha establecido una clave. La controladora de Speculative Read memoria recibe la petición. en caso de que la memoria Report instalada lo soporte. La BIOS de vídeo se copia al área de memoria C0000-C7FFF. SHADOWING copia el FIRMWARE de la ROM a la memoria RAM del sistema. reduciendo así los tiempos de latencia de lectura. Las otras áreas pueden estar ocupadas por otros dispositivos. Después del periodo seleccionado de inactividad. Asignar INT# B no tine sentido a menos que el dispositivo requiera dos IRQ. la BIOS de vídeo y algunas instrucciones de algunos periféricos como las controladoras SCSI. una ranura PCI usa INT# A. Seleccionar ENABLED para activar una señal única ALE en vez de múltiples Single ALE Enable señales durante un ciclo de conversión de bus. no necesitan una interrupción. La BIOS permite crear en la memoria RAM una copia del FIRMWARE de la BIOS del sistema . INT# A. Cuando este apartado está ENABLED. Serial Port 1/2 MidiSeleccionar ENABLED si se conecta un dispositivo Midi a uno de los puertos FIRMWARE es el software que reside en un chip con memoria de sólo lectura (ROM) que está en un dispositivo. SHADOWING mejora las prestaciones. Selecciona STOP CLOCK (parar el reloj) o SLOW CLOCK (reducir la velocidad del Sleep Clock reloj) en modo de ahorro de energía. Cada ranura PCI puede activar hasta 4 IRQ. SHADOWING debe habilitarse en cada sección de memoria por separado. Este apartado sólo tiene valor cuando el sistema tiene instalada memoria SDRAM El Chipset puede especular sobre la dirección de lectura de memoria RAM. hay que saber el rango exacto de memoria que ocupa para hacer SHADOWING con el area correcta de memoria RAM. Si no está SHADOWED. ENABLED indica al sistema que avise de los errores.

seleccionando ENABLED se permite Write una escritura sostenida durante tres ciclos de reloj con buses de 66MHz y 75MHz. Después del periodo de inactividad seleccionado para cada dispositivo (video. Cuando está ENABLED. Selecciona un divisor para reducir la velocidad real del procesador en modo Standby. la velocidad del bus del procesador se modula o varía Spread Spectrum dinámicamente para evitar interferencias de radio. El fabricante de la placa base debe escoger los valores de acuerdo con el tamaño y la velocidad de acceso de los módulos de memoria caché. todos los dispositivos excepto el procesador se apagan Selecciona el tipo de modo SUSPEND: Power-on suspend (el procesador y el sistema base están POS Suspend Mode encendidos en un modo de muy bajo consumo) Option STD Guardar el estado actual de pantalla a disco duro STR Guardar el estado actual de pantalla a memoria RAM Sustained T3 Si la memoria caché es de tipo Pipeline Burst. apagar el sistema con el botón ON / OFF pone al equipo Soft-Off by PWRen un modo de muy bajo consumo. El fabricante de la placa debe escoger el número de estados de espera adecuado. Si se producen errores de caché. A menor número.cuatro. aquí podemos especificar si la caché es síncrona estándar (STANDARD) o de tipo continuo (PIPELINED). Este periodo debe ser más largo que el establecido para el modo DOZE. SRAM Back-toENABLED reduce el tiempo de latencia entre las transferencias de 32 bits. el disco duro y la tarjeta gráfica se apagan mientras que los otros dispositivos siguen funcionando. Si es necesario se puede insertar un estado de espera en el ciclo de escritura de la caché. Back resultando en ráfagas de transferencia de 64 bits. Si el equipo tiene instalada memoria RAM de refresco lento. Este apartado sólo es válido en equipos con dos disqueteras. selecciona la función que realiza el botón de encendido DETURBO reduce la velocidad del procesador el sistema entra en modo SUSPEND BREAK Switch Function el sistema entra en modo SUSPEND y para retornar hay BREAK/WAKE que pulsar de nuevo el botón SYNC SRAM Support Si se instala memoria caché síncrona. La controladora admite caché síncrona y asíncrona. periféricos). Con el chipset SIS5597. ENABLED asigna a la Swap Floppy Drive unidad B la letra A y viceversa. si este apartado está Slow Refresh ENABLED la frecuencia de refresco se reduce a un cuarto de la velocidad por Enable defecto. permite que la controladora PCI asigne automáticamente las interrupciones. el dispositivo entra en modo Standby Controla el tiempo de comienzo de las operaciones de paginación de memoria Después del periodo de inactividad seleccionado. por defecto. añadir un estado de espera. este valor perjudica Modulation a las prestaciones. volviendo inmediatamente a estar disponible al BTTN tocar el botón o al recibir una llamada por el MODEM. Selecciona es periodo de tiempo tras el cual el sistema entra en modo STANDBY. SRAM Read Timing SRAM Type SRAM Write Timing Standby Mode Standby Speed (div by) Standby Timer Select Standby Timers Starting Point of Paging Suspend Mode Estos números son el esquema de ciclos que usa el procesador para leer datos de la cache. disco duro. mejores prestaciones. Seleccionando AUTO. Escoger el tipo de acuerdo con la caché instalada en el equipo. Después del periodo de tiempo seleccionado. . Cuando está ENABLED. Obviamente.

el Chipset inserta un ciclo de reloj extra al retorno de los Insertion ciclos de memoria BACK-TO-BACK. aumentando así las prestaciones. 83. o un TAG de 8 bits. System BIOS cacheable T El punto de muestra Tag puede estar en el primer ciclo T2 (con 0 estados de Tag Compare Wait espera) o en el segundo ciclo T2 (con 1 estado de espera). y además estos rangos son utilizados por juegos como DOOM. Por ejemplo. 1 de la tarde es 13:00:00. El Tag RAM Size valor de este campo debe coincidir con las especificaciones de los chips de TAG RAM instalados La controladora de caché soporta dos métodos para determinar el estado de datos Tag/Dirty en la caché. Cuando está Setting ENABLED. la velocidad del bus del procesador. Estos rasgos no afectan a resoluciones superiores a at A/B) VGA. No todas las placas lo soportan. Throttle Duty Cycle Cuando el sistema entra en modo DOZE. el reloj del procesador corre sólo parte del tiempo. los valores anteriores no se aplican y las teclas repiten Typematic Rate con la frecuencia marcada por la controladora de teclado del sistema. ENABLED permite copiar a memoria caché la ROM BIOS del sistema en la dirección F0000h-FFFFFh. pero hay que tener en cuenta que supone forzar el Turbo Frequency procesador. Cuando está DISABLED. Si funciona supone un incremento importante de prestaciones sin los típicos excesos de buses como 75. 112 o 133MHz. Turn-Around Cuando está ENABLED. se puede seleccionar el número de veces por segundo que (Chars/Sec) se repite el carácter de una tecla pulsada. Pulsar PgUp (RePag) o PgDn (AvPag) para cambiar el valor. Ir al campo Time deseado utilizando el cursor.. o escribir el valor deseado Permite forzar el bus del procesador (66 o 100MHz) entre un 2'5% y un 5%. probar a cambiar a una velocidad menor (de CLK/3 a CLK/4). La operación TAG con 0 States estados de espera requiere una memoria caché de 12 nanosegundos o más rápida. COMBINE implement combina las dos señales en una señal única de 8 bits (si se selecciona 7 bits en la anterior) o 9 bits ( si se seleccionan 8 bits en la anterior). Es como habilitar el bus de 100MHz con un procesador con bus de 100MHz. Sin embargo. si un programa escribe en este área se puede producir un error. Cuando está ENABLED el rango de memoria de A_0000 a B_0000 se utiliza para Turbo VGA (0 WS ciertos rasgos de aceleración. ENABLED acorta los ciclos de comienzo y aumenta las prestaciones en equipos sin Turbo Read memoria caché. Aquí se puede seleccionar el porcentaje de ese tiempo. El formato es de tipo 24 horas. Consultar la documentación del periférico de infrarrojos para seleccionar el valor TxD. RxD Active adecuado para las señales TxD y RxD Typematic Rate Cuando está ENABLED.Synchronous AT Clock La velocidad del reloj síncrono del bus AT es la velocidad a la cual el procesador se comunica con el bus AT de expansión. El sistema usa TAG BITS para determinar el estado de los datos en la cache. Si un periférico tiene problemas de velocidad. se puede seleccionar el retraso y la frecuencia de repetición U Selecciona el modo de operación del segundo puerto en serie (COM) Normal Puerto serie RS-232C IrDA SIR Puerto serie de infrarrojos compatible IrDA IrDA MIR Puerto de infrarrojos 1 MB/sec IrDA FIR Puerto de infrarrojos estándar rápido Sharp IR Transmisión de datos a 4-Mb/s Ver modo de la UART2 UART 2 Mode UR2 Mode . La velocidad es una fracción de CLK. SEPARATE separa la señal TAG de la señal DIRTY. equipos con bus de 50 o 60 MHz o equipos con un sólo banco de Leadoff memoria RAM de tipo EDO. Tag Option Selecciona un CACHE TAG RAM de 7 bits con un bit DIRTY.

Se debe utilizar el software suministrado para el sistema de vídeo para seleccionar los valores adecuados. SVGA o PGA. Si está ENABLED. Para EGA/VGA Video adaptadores de monitor EGA. La BIOS soporta un subsistema secundario de vídeo. Estos rasgos no tienen valor en modos de vídeo Mode más allá del estándar VGA. Seleccionar modo UC (no copiar a cache) o modo USWC (no copiar a caché. el rango de memoria VGA de A_0000 a B_0000 usa una serie VGA Performance especial de rasgos de aceleración. Selecciona el tipo del subsistema primario de video del ordenador. USWC Write Post seleccionar ENABLED para una caché en modo WRITE-BACK. Cuando la cache de la memoria de vídeo se configura para el modo USWC. CGA 40 Adaptadora gráfica en color. Video Off Method Determina la manera en que se apaga el monitor El sistema apaga los puertos de sincronización vertical y V/H SYNC+Blank horizontal y no escribe datos al buffer de vídeo. en modo de 40 columnas CGA 80 Adaptadora gráfica en color. Un valor menor mejora las prestaciones Time (PCI CLK) del equipo. que la USB Latency controladora USB puede ocupar el bus PCI. incluyendo los de alta resolución Si se selecciona ENABLED se permite copiar en caché la BIOS ROM de vídeo en la Video BIOS dirección C0000h a C7FFFh. Seleccionar la cantidad mínima de tiempo. se implementa un buffer fijo de vídeo entre A000h y BFFFh y también se implementa un buffer de escritura de procesador al bus PCI. Video Memory Cache Mode . pero no se selecciona en la BIOS. modos típicos de WINDOWS. etc. Pero si un Cacheable programa escribe en este área se pueden producir errores Video Buffer Cuando está ENABLED. Selecciona la longitud del área de memoria especificada en el apartado anterior. la BIOS de vídeo (en la dirección C0000h a C7FFFh) se Cacheable copia a la caché Cuando está ENABLED.Seleccionar ENABLED si el equipo tiene una controladora de Puerto Serie Universal (USB) y existen dispositivos USB. UNIX. USWC puede mejorar las prestaciones cuando se accede al buffer de memoria de vídeo. la BIOS suele detectar automáticamente el tipo correcto. aumentando así las prestaciones gráficas. cualquier actividad de vídeo anula el modo de ahorro de Video Detection energía o pone a cero el temporizador de inactividad. VGA. USB Keyboard Seleccionar ENABLED si el equipo tiene una controladora de Puerto Serie Universal Support (USB) y hay un teclado USB instalado. SEGA. Debe consultarse la documentación del periférico de infrarrojos para fijar los valores Use IR Pins correctos para las señales TxD y RxD Used Mem base Selecciona la dirección base para el área de memoria usada por cualquier periférico addr que requiera memoria alta (de 640 KB a 1 MB). OS/2. en modo de 80 columnas MONO Adaptador monocromo. Used Mem Length Este valor no aparece si no se especifica una dirección base. Esta área de memoria es muy utilizada por juegos como DOOM. Selecciona el modo en que se apaga el monitor al pasar de ahorro medio a ahorro Video Off After máximo de energía. VGA Shared Especifica el tamaño de la memoria del sistema que se asigna a memoria de vídeo. USB Controller V VGA Active Monitor VGA Frame Buffer Cuando está ENABLED. DPMS Support Seleccionar esta opción si el monitor soporta el estándar Display Power Management Signaling (DPMS) VESA. Memory Size de 512 KB a 4 MB. combinar escritura especulativa). cualquier actividad de vídeo reinicia el temporizador para el modo STANDBY Cuando está ENABLED. Enhanced Graphics Adapter / Video Graphics Array. en ciclos del reloj PCI.

Video RAM Cacheable Virus Warning Seleccionar ENABLED para permitir que se copie a caché la BIOS ROM de vídeo en la dirección C0000h a C7FFFh. si se tienen un MODEM en la IRQ3.Blank Screen El sistema no escribe datos Selecciona los modos de ahorro de energía cuando se apaga el monitor: Always On El monitor permanece encendido Suspend --> Off Monitor queda en blanco en el modo SUSPEND. puede utilizarse esa IRQ como desactivador del modo de ahorro para que el sistema reciba el mensaje. Select WAVE2 IRQ Selecciona una interrupción (IRQ) para el dispositivo WAVE2.la controladora comprueba las ocho señales de habilitación del Word Merge procesador para determinar si los datos leídos del bus PCI por el procesador pueden ser unidos. Wake Up Events Por ejemplo. WAVE2 DMA Selecciona un canal DMA para el dispositivo WAVE2. W Wake Up Event in Habilita las interrupciones (IRQ) deseadas para despertar el sistema de un estado de Inactive Mode ahorro reducido de energía. se recibe un mensaje de aviso si un programa (especialmente un virus) intenta rescribir el sector de arranque o la tabla de partición del disco duro. aumentando así las prestaciones gráficas. En tal caso. Select WDT Active Time Selecciona el periodo de control de Watch Dog. WDT Selecciona el puerto I/O de Watch Dog. Write CAS# Pulse El diseñador del equipo debe establecer el número de ciclos del procesador que la Width señal CAS permanece asignada durante una operación de lectura de memoria RAM. X Y Z ZZ Active in Suspend Cuando está ENABLED. Cuando está ENABLED . conviene desactivar el aviso. Entonces debe ejecutarse un programa anti-virus NOTA: Muchos programas de diagnóstico que acceden al sector de arranque pueden disparar este mensaje. Stby --> Off Monitor queda en blanco en el modo SUSPEND y STANDBY El monitor queda en blanco en todos los modos de ahorro de All Modes --> Off energía. Video Off Option Susp. la señal ZZ está activa durante el modo SUSPEND. Desactivar esta opción para instalar WINDOWS 95. El dispositivo desactivador por defecto es el teclado. Active For Este apartado controla el rasgo de unión de datos para los ciclos del buffer. si un programa escribe a esta área de memoria se producirá un error de memoria Cuando está ENABLED. Pero. Configuration Port WDT Time Out Selecciona la respuesta de Watch Dog. Programa una señal acústica o un reset cuando el programa que se monitoriza no Watch Dog Timer responde de manera adecuada. Se puede activar o desactivar la monitorización de cada IRQ para que despierten o no el sistema de un modo de ahorro de energía DOZE o STANDBY. .

clear CMOS pend ing in ter rupt. Set mono chrome mode. 16 Kb base RAM test. Todos los errores de codigos son mostrados en formato de numeros hexadecimales.if there is any thing wrong or invalid. Hook made avail able prior to ini tial iz ing the in ter rupt vec tor ta ble. Go to real mem ory base 64 KB test. Clear er ror reg is ter. #2. #2. Re set video dis play. If de fault jumper is set. Pro gram all chipset reg is ters. Ini tial ize sys tem timer. al lo cate ex tended BIOS data area (EBDA) .oth er wise. 0Fh 10h 10h 10h 13h 15h 1Bh 20h 23h 23h 24h 25h 28h 29h Load de fault CMOS set tings. Ini tial ize and load in ter rupt vec tors.A continuación se detalla la lista completa de codigos de chequoe muy utiles para el análisis de fallas cuando la Bios se encuentra realizando la lista de verificación del sistema al encender por primera ves la computadora. Up date setup Flags in EBDA. Key board con trol ler test. check and set base mem ory size 512 KB of 640 KB. check and set clock rate. Ini tial ize CMOS point ers in EBDA. cal cu late the EBDA. force to de fault. If base mem ory size is 640 KB. Set up over lay en vi ron ment. Video rows ini tiali za tion. LISTA DE CODIGOS POST Intel Motherboards (AMI BIOS FX) La siguiente lista de errors de codigos son usados en la mayoria de las motherboars Intel con chips AMI BIOS FX. go to Load CMOS De fault. Exe cute BIOS boot se quence.exe cute boot. Set up in ter rupt vec tors. Set color dis play color mode set. Ini tial ize in ter rupt vec tor point ing to the er ror han dlers. . 08h 0Dh 0Dh 0Eh Dis able DMA con trol ler #1. Check the va lid ity of CMOS . Up date setup Flags with cur rent op er at ing en vi ron ment. Dis able in ter nal cache. Descripción de codigos: 00h 00h 02h Give con trol to BIOS ROM in Flash . Dis able in ter rupt con trol ler #1. Check for sig na ture of manu fac tur ing com pany.

and timer.set time and date. Ini tial ize reg is ters in ter nal to chipset af ter video ini tiali za tion. Timer data area ini tiali za tion .Ad just any base of ex tended mem ory size be cause of chipset. Re peat mem ory test for each MB of mem ory un til done. Setup floppy con trol ler and data setup. Check for MDA. Re. Test and ini tial ize to zero all DRAM. Check and set key board lock bit. Dis play setup mes sage. Run mouse de tec tion. Cal cu late the mem ory size left to be tested. Per form any chipset ini tiali za tion re quired af ter op tion ROM scans . Test video hori zon tal and ver ti cal trac ing . Cus tom video ini tiali za tion. Un mask floppy in ter rupt. Ini tial ize mes sag ing serv ices. Run key board de tec tion. Set COM base ad dresses . and LINTs. Adds MP en tries for buses. etc. . Dis play video mem ory read/write test. I/O INTRs. Check for video ROM.give con trol to ROM in Flash. Check if the sys tem mem ory size is larger than zero.map mem ory par ti tion if nec es sary. En able in ter rupt. Read in ter rupt mask. En able in ter nal cache. I/O APIC.on. Chipset Ad just Mem ory Size . Test DMA mas ter page reg is ters. Read in ter rupt mask . Un mask timer and NMI.key board stuck key check.Per form chipset ini tiali za tion re quired be fore op tion ROM scans. Ini tiali za tion re quired in ter nal to some chipset be fore video ini tiali za tion. Dis play the first screen sign. Set up video con figu ra tion (col umn x row). Clear DMA write con trol reg is ters. #2. Verify and give con trol to op tional ROM. Clear the screen. Clear to bot tom of the screen . Up date mas ter mask reg ister. key board. Dis play wait mes sage if setup key is pressed. Dis play copy right mes sage. Set up COM port and LPT port ti me out val ues. Pro gram DMA con trol lers.En able key board in ter rupt if key board is de tected. Floppy unit ini tiali za tion . Dis able cach ing.2Ah 2Bh 2Ch 2Dh 2Eh 2Fh 30h 31h 32h 34h 36h 37h 39h 40h 43h 4Fh 52h 61h 62h 65h 66h 67h 80h 80h 81h 82h 83h 88h 8Ch 8Fh 92h 96h 97h 98h 9Ah 9Dh A0h A0h A1h Clear par ity status if any. Set up in ter face be tween the BIOS POST and the de vice ini tiali za tion man age ment (DIM). Dis play mem ory read/write test. Test op tional video ROM. Test DMA slave page reg is ters. Test one Mb of mem ory. Up date coun ter on screen.on. Set up printer base ad dresses. Up date screen pointer. 8042 in ter face test . Mem ory test start ing seg ment at 00000h.setup disk ette ISR.Floppy con trol ler and data setup.Beep if no video con trol ler in stalled. Give con trol to ROM in Flash. Dis play key board sign. Dis play mouse sign. Test video hori zon tal and ver ti cal trac ing.on.

Check key board for data be fore MP ma nipu la tion.un mask INT.). Set up dis play mode (40x25. Re set video adapter. A fa tal er ror re sults in a con tinu ous echo of ‘DEAD’ to port 80h . Flush the key board in put buffer. Up date CMOS with float ing point unit pres ence. Chipset Init . load GDT 4G seg ment – Chipset Pre Init(). Ini tial ize in ter nal float ing point unit. GS. Check if key board sys tem bit is set.echo ‘DE’ (wait 1 sec. and FS.). echo ‘AD’ (wait 1 sec). If the mi cro proc es sor is in pro tected mode. Ini tial ize key board con trol ler com mand byte. Ini tial ize mas ter/slave pro gram ma ble in ter rupt con trol lers.operating sys tem) mod ule. Ini tial ize APM. Dis able mas ter/slave DMA con trol lers. Pro vide abil ity to do any spe cial chipset ini tiali za tion af ter KBC test. Start the re fresh timer(s) run ning. de ter mine proc es sor speed (op tional). Sys tem va lid ity check. Test cache mem ory. Check if manu fac tur ing mode . Is sue key board BAT com mand. A fa tal er ror re sults in a con tinu ous echo of ‘DEAD’ to port 80h . Pro vides abil ity to do any spe cial chipset ini tiali za tion re quired be fore key board con trol ler test ing can be gin. Cir cum vents EMM386’s at tempts to util ize the lower 32 KB area base. Dis able L1 and L2 cache. echo ‘AD]’ (wait 1 sec. Check cache size and type. Check whether a hard or soft re set has oc curred. Dis able NMI re port ing. Per form post SMI ini tiali za tion. Set type. Jump to Pre OS (pre. dis play setup key and boot key op tions. If key board ini tiali za tion failed.echo ‘DE’ (wait 1 sec. write re served cache size in for ma tion to CMOS. Re trieve 8042 KBC out put buffer. Cal cu late check sum. ES. Re ini tial ize mes sage serv ices. Per form work be fore reg is ters and cir cu lar key board buffer are cleared just prior to INT 19h. Shadow prod uct in for ma tion in the com pati bil ity seg ment. Load and wait for the valid pass word . dis play er ror mes sage and halt. per form any ini tiali za tion re quired be fore the main chipset con figu ra tion is done. Proc ess POST er rors.if there are POST errors.matic rate. Power on ini tiali za tion . Read key board ID.). Call Setup pro gram if setup was re quested.0A re di rec tion. Log and dis play POST er rors if any. Cus tom float ing point unit ini tiali za tion. . Size all L2/L3 Cache (if pres ent/re quired).Pre set any de faults needed to chipset reg is ters. Fix CMOS Read and CMOS Write so that every call does not set NMI off. Ini tial ize DS. Give a beep for boot. Detect EDO mem ory mod ule (SIMM † or DIMM). Han dle chipset spe cific ma nipu la tion be fore boot.Ini tial ize spe cial chipsets in power on/hard re set.A2h A3h A6h A7h Abh Ach Adh Adh Aeh Afh B0h B1h B3h B4h BBh BBh D0h D1h D2h D3h D4h D5h D6h D7h D8h D9h Dah DBh DDh Deh DFh E0h E1h E1h E1h E1h Re set float ing point unit. 80x25).

be fore key board BAT next. CMOS shut down reg is ter test done. Ini tial ize mouse. shadow FE00h block.. AMI WinBIOS La siguiente es una lista de errors de codigo para chips AMI WIN BIOS. NMI is dis abled. CMOS check sum cal cu la tion done. Make F000h DRAM R/W en abled. Power on de lay com plete (to check soft re set/power. Test the first 2 MB of sys tem mem ory. Test ex tended NMI sources.e. Descripción de codigos: 01 02 03 05 06 07 08 09 0A 0B 0C Proc es sor reg is ter test about to start. date/time next. Ini tial ize I/O cards in slots. CMOS check sum cal cu la tion next. dis able shadow RAM. clear pend ing par ity er rors. Ac tively dis patch BIOS.dis able and clear par ity. pro gram the key board con troller. Re map DIMMs if fail ure de tected and re map ping sup ported. En able ex tended NMI sources. Look for the lo ca tion of dis patcher in the pack ing list. dis able NMI next. CMOS init. Call de com pres sion dis patcher Init func tion. any init. Gate A20 must be set and left set for POST. ROM is en abled. Af ter mem ory test. Ini tial ize timer chan nel 0 for sys tem timer. Disable all mem ory holes. Ini tial ize timer chan nel 2 for speaker. power on de lay start ing. re ac ti vate par ity. Set up stack for POST. The 512. Get key board con trol ler ven dor. cal cu lat ing ROM BIOS check sum. KB con trol ler I/B free.E1h E1h E1h E1h E2h E3h E4h E5h E6h E7h E8h E8h E9h Eah Ebh Ebh Ech Edh F0h F1h F2h F3h F4h F5h Size mem ory par ti tion bounda ries. set bits to re ac ti vate par ity. is sue BAT com mand to key board con trol ler next. Dis play EISA er ror mes sage if any. Dis play er ror mes sage and halt if re map ping not sup ported. done (if any).on). Dis able and clear par ity. CMOS shut down reg is ter test next. . CMOS init. byte writ ten. En ter flat mode. done. go ing to en able ROM (i. cache if any). CMOS status reg is ter init. ROM BIOS check sum passed.on de ter mined. CMOS diag. En able ex tended NMI sources. en able en hanced POST. Get mini mum mem ory par ti tion size and test mem ory. Todos los errores de codigos son mostrados en formato de numeros hexadecimales. to be gin (if “INIT CMOS IN EVERY BOOT” is set). force use of EDI. Soft re set/power.640 KB must be DRAM mapped. Clear pend ing par ity er rors . CMOS status reg is ter to init.

Mono chrome and color mode set ting done. be fore set ting video mode next. set dis play mode next. look for op tional video ROM and give con trol next. any init. Ad dress line test passed./auto mem ory de tec tion next. In put port of 8042 is read. In ter rupt vec tor init. look for the re trace check ing next.second ON/OFF time next. done. Re turn from proc ess ing af ter the video ROM con trol.on next. if EGA/VGA not found.23. check press ing of <INS> key dur ing power. Tog gle par ity over. any init. com plete. se quen tial data R/W test on base 64K mem ory next. start mem ory re fresh test next. check 15 micro. Key board con trol ler BAT re sult veri fied. Key board con trol ler com mand byte writ ten. In ter rupt vec tor init. give con trol for any setup re quired be fore op tional video ROM check next. POST code un com pressed. next. un com press the POST code if com pressed BIOS next. init. dis play mem ory R/W test next. af ter KB con trol ler BAT done. dis able DMA and In ter rupt con trol lers next. DMA con trol ler #1 and #2 and in ter rupt con trol ler #1 and #2 dis abled. Mem ory re fresh line is tog gling. Setup re quired be fore vec tor init. Video dis play check ing over. tog gle par ity be fore op tional ROM test next. Base 64K se quen tial data R/W test passed. switch is ON next. then do dis play mem ory R/W test. Global data init. tog gle par ity next. ver ify BAT com mand next. Init. global data for turbo switch next. . dis play the power on mes sage next. Al ter nate dis play mem ory R/W test passed. 8254 timer test over. af ter KB con troller BAT next.0D 0E 0F 10 11 12 13 14 15 19 1A 20 21 22 23 24 25 26 27 28 2A 2B 2C 2D 2E 2F 30 31 32 34 37 BAT com mand to key board con trol ler is sued. Dis play mem ory R/W test passed. video dis play is dis abled and port B is ini tial ized. is sue pin. Mem ory re fresh pe riod 30 mi cro sec ond test com plete. read In put port of 8042 for turbo switch (if any) and clear pass word if POST diag.24 block ing/ un block ing com mand next. set BIOS stack and setup be fore In ter rupt vec tor init. Dis play mem ory R/W test or re trace check ing failed. next. Key board con trol ler pin./auto mem ory de tec tion over. Chipset init. EGA/VGA not found.on done.23. Proc ess ing be fore video ROM con trol done. 8254 timer test next. Op tional video ROM con trol done. base 64K mem -ory/ ad dress line test next. for turbo switch is over. Tog gle par ity over.24 is blocked/un blocked. chipset init. give con trol to do any procesing af ter video ROM re turns con trol next. look for the al ter nate dis play re trace check ing next. al ter nate dis play mem ory R/W test next. KB com mand byte to be writ ten next. mono chrome and color mode set ting next. Check ing for press ing of <INS> key dur ing power. Dis play mode set. Ini tiali za tion be fore set ting video mode com plete.

ad just mem ory size de pend ing on reloca tion/shadow next. en able in ter rupts for di ag nos tics mode next. start key board test next. write pat terns to test mem ory next. 8259 init. check for mem ory wrap around at 0:0 and find to tal sys tem mem ory size next. dis able gate A20 line next. Mem ory be low 1Mb cleared (SOFT RE SET). Mem ory size dis play started (will be up dated dur ing mem ory test). 8259 in ter rupt con troller next. Hit <DEL> mes sage dis played. Mem ory test ing/init. ad just dis played mem ory size for re lo ca tion/shadow next. Mem ory size dis play ad justed due to re lo ca tion/shadow. DMA #2 base reg is ter test next. be low 1Mb com plete. above 1Mb com plete. en ter real mode next. Data ini tial ized. mem ory test above 1Mb next.39 3B 40 42 43 44 45 46 47 48 49 4B 4C 4D 4E 4F 50 51 52 53 54 57 58 59 60 62 65 66 67 80 New cur sor po si tion read and saved. over. start vir tual mode mem ory test next. go to POST # 4Eh). de ter mine amount of mem ory be low 1Mb next. <WAIT. CPU reg is ters are saved. clear Hit <DEL> mes sage next. DMA #1 base reg is ter test passed. DMA #1 base reg is ter test next. mem ory size calc. DMA #2 base reg is ter test passed. Mem ory wrap around test done. write pat terns in base 640K mem ory next. Amount of mem ory above 1Mb found and veri fied. Key board test started. Mem ory test started (NOT SOFT RE SET). clear ing out put buffer. DMA page reg is ter test passed. In ter rupts en abled (if diag. Mem ory above 1Mb cleared (SOFT RE SET). Shut down suc cess ful. save the mem ory size next (go to POST # 52h). check ing for stuck key. En tered in the vir tual mode. Pat tern to be tested writ ten in ex tended mem ory. check for soft re set and clear mem ory be low 1Mb for soft re set next (if power on. switch ON). start DMA and in ter rupt con trol ler test next. init. Mem ory size ad justed for re lo ca tion/shadow.. pro gram DMA unit 1 and 2 next. Mem ory test ing/init. . DMA unit 1 and 2 pro gram ming over. se quen tial and ran dom mem ory test next. data to check mem ory wrap around at 0:0 next. Hit <DEL> mes sage cleared. Pat terns writ ten in base mem ory.. de ter mine amount of mem ory above 1Mb next. De scrip tor ta bles pre pared.> mes sage dis played. Mem ory size in for ma tion is saved. en ter in vir tual mode for mem ory test next. init. dis play the Hit <DEL> mes sage next. dis play the first 64K mem ory size next. save mem ory size in for ma tion next. Amount of mem ory be low 1Mb found and veri fied. A20 ad dress line dis able suc cess ful. clear mem ory above 1Mb next. over. CPU in real mode. Go ing to pre pare the de scrip tor ta bles.

Floppy setup com plete. Key board type matic rate set. be fore C800 op tional ROM con trol next. hard disk con troller re set next. Re quired init. Pro gram ming be fore setup com plete. Main and video BIOS shadow suc cess ful. Cache mem ory test over.232 base address next. setup op tions pro gram ming after CMOS setup next. dis play soft er ror and check for pass word or by pass setup next. Key board re set er ror/stuck key found. Key board ID flag re set. <WAIT. af ter co proc es sor test next. cache mem ory test next. init. check for lock. Com mand byte writ ten. hard disk type. Any init be fore C800 op tional ROM con trol over.. be fore co proc es sor test over.81 82 83 84 85 86 87 88 89 8B 8C 8D 8E 8F 91 94 96 97 98 99 9A 9B 9C 9D 9E 9F A0 A1 A2 A3 A4 A5 is sue key board re set com mand next. Key board con trol ler in ter face test over. next. dis play power on screen message next. re quired af ter op tional ROM test over. Num Lock on/off. setup timer data area and printer base ad dress next. any init. First screen mes sage dis played. set RS. global data init done. check for mem ory size mis match with CMOS Mem ory size check done. Re turn af ter set ting timer and printer base ad dress. give con trol to do any re quired proc ess ing after op tional ROM re turns con trol next.47. any init. Mem ory wait states pro gram ming over. .key next. mouse check and init. Op tional ROM con trol done. Setup op tions are pro grammed. pro gram -ming after setup next. Hard disk setup com plete. Mouse check and init. write com mand byte and init. key board ID and Num Lock next. com plete. Any init. check ex tended key board. main and video BIOS shadow next. clear the screen and en able parity/NMI next. Key board ID com mand is sued. hard disk setup next. set base and ex tended mem ory size next. Pro gram ming af ter setup com plete. ID flag set. dis play any soft er rors next. pro gram mem ory wait states next. Mem ory size ad justed due to mouse sup port. Init. re set key board ID flag next. Hard disk con trol ler re set done. op tional ROM check and con trol next. Ex tended key board check done. Pass word checked. floppy setup next. be fore co proc es sor test next. Lock. is sue key board ID com mand next.. circular buffer next. set the key board type matic rate next. Soft er ror dis play com plete.> mes sage dis played. Co proce sor ini tial ized. Re turned af ter RS.key check over. is sue key board con trol ler in terface test com mand next. co proc es sor next. Re turned from CMOS setup pro gram and screen is cleared. un com press SETUP code and exe cute CMOS setup next. any init. af ter co proc es sor test com plete.232 base ad dress. po gram ming be fore setup next.

Copying of code to spe cific area done. after E000 op tional ROM con trol over. re quired af ter E000 op tional ROM con trol next. el sistema se mantendrá fuera colocando la secuencia de POST encontrando el puerto.A7 A8 A9 AA B0 B1 00 NMI and par ity en abled. System con figu ra tion dis played. copy any code to spe cific area next. Todos los errores de códigos son mostrados en formato de números hexadecimales. er ror mes sages Ex tended NMI sources ena bling in prog ress. Descripción de codigo: F0 F1 F2 F3 F4 Ini tiali za tion of I/O cards in slots in prog ress.x La siguiente lista de errores de código son usados para Award ISA/EISA BIOS versión 4. Init. Todos los errores de códigos son mostrados en formato de números hexadecimales.x. Returned from E000 ROM con trol. re quired be fore giv ing con trol to optional ROM at E000 next. Ex tended NMI test in prog ress. Descripción de código : . give con trol to INT 19h boot loader next. E000 ROM to get con trol next. be fore E000 ROM con trol over. Nota Los códigos POST EISA pueden ser enviados al Puerto 300h. Award ISA/EISA BIOS Ver. Dis play any slot init. un com press SETUP code for hot. Un mensaje normal de error puede ser mostrado en la pantalla cuando el video este disponible. Si una falla ocurre durante el POST en el test 6 a través de FF. any init. Un com press ing of SETUP code com plete. AMI EISA BIOS Los códigos para AMI EISA BIOS son idénticos a los de Win BIOS con las siguientes excepciones. Init. any init. dis play sys tem configu ra tion next.key setup next. 4. Ex tended NMI sources ena bling in prog ress.

timer. clear par ity.01 02 03 04 05 Proc es sor test #1. par ity and cache 52 Ini tial ize any op tion ROMs avail able 53 Ini tial ize time value at ad dress 40 of BIOS RAM area 63 Boot at tempt: set low stack and boot by call ing INT 19 B0 Spu ri ous in ter rupt oc curred in pro tected mode B1 Un claimed NMI: dis play ‘‘Press F1 to dis able NMI. test lower 256K mem ory and par ity 08 Setup in ter rupt vec tor ta ble 09 Test CMOS RAM check sum and load de faults if er ror de tected 0A Ini tial ize key board and set num lock 0B Ini tial ize video in ter face ac cord ing to CMOS 0C Test video mem ory and dis play screen sign.up pro cess 4E Re boot if manu fac tur ing POST LOOP pin is set 4F Pass word check 50 Write all CMOS RAM val ues back to CMOS RAM and clear screen 51 Pre boot — en able NMI. Proc es sor status veri fi ca tion. page reg is ters.2F Ini tial ize and en able EISA slots 1 .15 30 Size base mem ory from 256K to 640K and ver ify in teg rity 31 Test ex tended mem ory above 1 Mb 32 If EISA mode flag is set.on 0D OEM spe cific — ini tial ize spe cial chipset and cache con trol ler 0F Test DMA con trol ler 0 10 Test DMA con trol ler 1 11 Test DMA page reg is ters 14 Test 8254 timer 15 Verify 8259 in ter rupt con troller chan nel 1 16 Verify 8259 in ter rupt con troller chan nel 2 17 Test stuck 8259 in ter rupt bits 18 Test 8259 func tion al ity 19 Test stuck NMI 1F Set EISA mode — check EISA con figu ra tion mem ory check sum 20 Ini tial ize and en able EISA slot 0 (sys tem board) 21. In fi nite loop if test fails Test all CPU reg is ters Cal cu late BIOS check sum Test CMOS RAM in ter face and ver ify bat tery power status Ini tial ize chips: DMA. ini tial ize EISA ex tended reg is ters 06 Test mem ory re fresh tog gle 07 Set up low mem ory. run OEM chipset ini tiali za tion rou tines. co proc es sor. test EISA mem ory on bus 3C Ver ify CPU can en ter and exit pro tected mode 3D De tect mouse and ini tialize 3E Ini tial ize cache con trol ler ac cord ing to CMOS 3F Enable shadow RAM ac cord ing to CMOS setup 41 Ini tial ize floppy disk drive con trol ler and drives 42 Ini tial ize hard disk drive con trol ler and drives 43 De tect and ini tial ize se rial ports 44 De tect and ini tial ize par al lel ports 45 De tect and ini tial ize co proc es sor 46 Print the setup mes sage and en able setup 47 Set speed for boot. F2 to boot’’ .

. Ini tial ize the lo cal bus IDE. Ini tial ize cache to ini tial POST val ues. 8237 DMA con trol ler ini tiali za tion.board mem ory OEM spe cific — ini tial ize board and turn on shadow and cache OEM spe cific — turn on ex tended mem ory DRAM se lect and initial ize RAM OEM spe cific — han dle dis play/video switch to pre vent er rors OEM spe cific — fast gate A20 han dling OEM spe cific — cache rou tine for set ting re gions OEM spe cific — shadow video/sys tem BIOS af ter mem ory test OEM spe cific — han dle spe cial speed switch ing OEM spe cific — han dle nor mal shadow RAM op era tions Boot up se quence or dis play no boot de vice avail able Phoenix BIOS 1994 en adelante La siguiente es una lista de errores de código para chips Phoenix BIOS de 1994 en adelante. Test DRAM re fresh. Ini tial ize sys tem hard ware. Ini tial ize key board con troller. Ini tial ize Power Man age ment. Set in POST flag. Descripción de códigos : 02 04 06 08 09 0A 0C 0E 0F 10 11 12 13 14 16 18 19 1A 1C 20 22 24 26 Verify Real Mode. Ini tial ize chipset reg is ter with ini tial POST value. Get CPU type.BF C0 C1 C2 C3 C4 C5 C6 C7 C8 C9 FF Program chipset: called by POST 7 from CT ta ble OEM spe cific — turn on/off cache OEM spe cific — test for mem ory pres ence and size on. CPUID func tion call. En able A20 line. Re set pro gram ma ble In ter rupt con troller. Check ad dress lines. 8254 timer ini tiali za tion. Ini tial ize cache be fore mem ory auto size. Ini tial ize PCI Bus Mas ter ing de vices. Test 8042 key board con troller. Re store CPU con trol word dur ing warm boot. Ini tial ize I/O CPU reg ister. Todos los errores de códigos son mostrados en formato de números hexadecimales. Set ES seg ment reg is ter to 4 GB. Load al ter nate reg is ters with Ini tial POST val ues. Ini tial ize CPU reg ister.

Test key board. Dis play copy right no tice. (Sys tem Mange ment) Dis play ex ter nal cache size. Test CMOS RAM. Set key click if en abled. Warm start shut down. Ini tial ize in ter rupt vec tors. (op tional) Dis play shadow mes sage. Ini tial ize POST mem ory man ager. Load al ter nate reg is ters with CMOS val ues. Load cus tom de faults. RAM fail ure on data bits of high byte. Ini tial ize BIOS in ter rupts. Test for un ex pected in terrupts. Ini tial ize man ager for PCI Op tion ROMs. Clear 512K base RAM. Shadow video BIOS ROM. Test ex tended mem ory. Con fig ure ad vanced cache reg is ters. (code of lo ca tion) En able cache be fore sys tem BIOS shadow. Jump to Us er Patch1. Auto size cache. Ini tial ize EISA board. Dis play non. Dis play er ror mes sages. Check for con figu ra tion er rors. Ini tial ize PCI bus and de vices. Set ini tial CPU speed. Ini tial ize all video adapt ers in sys tem. Ini tial ize al ter nate chipset reg is ters. Re ini tial ize the cache. Check ROM copy right no tice. Ini tial ize Phoe nix Dis patch Man ager.disposable seg ments. Quiet boot start (op tional). Dis play prompt “Press F2 to en ter SETUP”. . Shadow sys tem BIOS ROM.28 29 2A 2C 2E 2F 30 32 33 34 35 36 37 38 39 3A 3C 3D 40 42 44 46 47 48 49 4A 4B 4C 4E 50 51 52 54 56 58 5A 5B 5C 60 62 64 66 67 68 69 6A 6B 6C 6E 70 72 Auto size DRAM. Con fig ure ad vanced chipset reg is ters. Test ex tended mem ory ad dress lines. Ini tial ize mul ti proc es sor APIC. Check video con figu ra tion against CMOS. Dis able CPU cache. Test RAM be tween 512 to 640K. Test CPU bus. Re ini tial ize the chipset. En able key board.clock fre quency. Dis play CPU type and speed. Setup SMM area. RAM Fail ure on ad dress line (hex code for ad dress) RAM fail ure on data bits of low mem ory. En able ex ter nal and CPU cache.

(Op tional) Ini tial ize hard disk con troller. Check for SMART drive. (Op tional) Shadow op tion ROMs. . Ini tial ize Ex tended BIOS Data Area. De tect and in stall ex ter nal RS. Check key lock. Scan for F2 stroke. Pre pare Boot. Clear global de scrip tor ta ble. Clear vi rus and backup re main ders. De ter mine number of ATA and SCSI drives. Try to boot with INT 19. One beep. Search for op tion ROMs. Jump to Us er Patch2. Ini tial ize DMI pa rame ters. Ini tial ize type matic rate. Build MPTABLE for multi. (Op tional) Check pas word (op tion).bus hard disk con troller. Set up Power Man age ment. Test PS/2 mouse port and mouse. En ter SETUP. De tect and in stall ex ter nal par al lel ports. Ini tial ize se cu rity en gine. Clear par ity check ers. Ini tial ize PC com pati ble PnP ISA de vices. Setup hard ware in ter rupt vec tors. En able hard ware in ter rupts. Con fig ure Non MCD IDE con trol lers. Dis able on board I/O ports. Ease F2 prompt. Ter mi nate Quiet Boot. Dis play mul ti boot menu. Ini tial ize floppy con troller. Check for key board er rors. Clear in. Re ini tial ize on board I/O ports. Ini tial ize BIOS Data Area.pre pare to boot op er at ing sys tem. Ini tial ize PnP op tion ROMs. Clear screen (op tion). Check for er rors. Ini tial ize local. POST done . De ter mine Num ber of ATA drives. Set time of day. Test co proc es sor if pres ent.POST flag.time clock. Clear huge ES seg ment reg is ter. In stall CD ROM for Boot. Dis able A20 ad dress line.232 ports.74 76 7C 7E 80 81 82 83 84 85 86 88 8A 8B 8C 8F 90 91 92 93 94 95 96 98 99 9A 9C 9D 9E 9F A0 A2 A4 A8 AA AC AE B0 B2 B4 B5 B6 B8 B9 BA BB BC BD BE BF C0 Test real. Late POST de vice ini ti alza tion.processor boards.

Ini tial ize Sys tem Man age ment Mode.7 Mini Guía De Procesadores y Main Board. Shadow Boot block.3 ghz.2 GHz. Beep one beep be fore boot. Ini tial ize the CPU. Ini tial ize er ror log ging. 5. Ini tial ize op tion ROM er ror. Ex tended BLOCK Move. Pend ing in ter rupt er ror. (Op tional) Ex tended Check sum. Check Force re cov ery boot. Ini tial ize sys tem timer. Shut down er ror. PnP dual CMOS. Un known in ter rupt er ror. Ini tial ize mem ory type.1 GHz – 2. Ini tial ize video. Ini tial ize Multi Proc essor. Ini tial ize OEM spe cial mode. (Op tional) In ter rupt han dler er ror. Main boards compatibles con procesador Athlon xp: 1. (Op tional) Ini tial ize note book dock ing late. Go to BIOS. Nota: los siguientes códigos son para bloque de boot en Flash ROM E0 E1 E2 E3 E4 E5 E6 E7 E8 E9 EA EB EC ED EE EF F0 F1 F2 F3 F4 F5 F6 F7 In ti al ize Chipset. Clear Huge Seg ment. Ini tial ize mem ory size.C1 C2 C3 C4 C5 C6 C7 C8 C9 D0 D2 D4 D6 D8 DA DC Ini tial ize POST Er ror Man ager (PEM). Ini tial ize the Bridge. Boot to full DOS. PIC and DMA Init. Force check. bus del sistema 200 Mhz. Set Huge seg ment. Check sum BIOS ROM. Ini tial ize sys tem er ror han dler. RTC Ini tiali za tion. In ter rupt vec tors. Shut down 10 er ror. bus del sistema 266 MHz y Duron 1 ghz – 1. Ini tial ize sys tem I/O. Sys tem mem ory test. (Op tional) Ini tial ize note book dock ing. Ini tial ize er ror dis play func tion. Boot to mini DOS. . A.

RDRAM.  Board PC chips 925. PC 100 MHz. PC 100 MHz. SDRAM DDR 266 MHz. C. SDRAM DDR 266 MHz. SDRAM. SDRAM.  Board PC chip 757. PC 400 MHz.PC 133 MHz .  Board PC chip 755. PC 133 MHz o slot DIMM 184 pines. slot DIMM 168 pines. slot DIMM 168 pines. SDRAM.53 GHz Bus del sistema 400 MHz / 533 MHz. PC 133 MHz. Main boards compatibles con procesador intel pentium III: 650 MHz – 1. SDRAM. bus del sistema 100 MHZ / 133 MHz. SDRAM DDR 266 MHz.  Board intel 850. Main boards compatibles con procesador intel pentium IV: 1. SDRAM. slot RIMM 184 pines. Board PC chips M810 genérica.  Board PC chips 935. PC 133 MHz.  Board MSI KT3 ultra around.33 GHz. slot DIMM 168 pines. slot DIMM 168 pines. B. slot DIMM 168 pines. PC 100 MHz. DDR: Double Data Rate RDRAM: Rambus Dynamic Random Access Memory SDRAM: Synchronous Dynamic Random Access Memory FSB: Front Side Bus . PC 133 MHz. PC 100 MHz. SDRAM. PC 100 MHz. PC 800 MHz.  Board PC chip 756. SDRAM. slot DIMM 168 pines.4 GHz – 2. PC 600 MHZ. PC 133 MHz.  Board PC chip 758. slot DIMM 168 pines. PC 133 MHz o slot DIMM 184 pines. slot DIMM 184 pines.

Sign up to vote on this title
UsefulNot useful