P. 1
Tipos de flip-flop´s

Tipos de flip-flop´s

|Views: 3.675|Likes:
Publicado porBeto Linares

More info:

Published by: Beto Linares on May 29, 2012
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as DOC, PDF, TXT or read online from Scribd
See more
See less

05/13/2014

pdf

text

original

Universidad Autónoma de Baja California Facultad de ingeniería

Circuitos digitales Profesor Rogelio Ramos Irigoyen “Tipos de Flip-Flop´s”

Alberto Linares Serna

Mexicali, B.C. a 4 de Noviembre del 2011

A continuación describiremos las características de los 4 principales tipos de FlipFlop’s: JK (master-slave). La unidad mas básica de memoria se le llama flip-flop o multivibrador biestable. NOR y NOT. Actualmente. SR (Set-Reset). . los cuales generalmente están formados por compuertas NAND.Introducción Se dice que una de las ventajas de los dispositivos digitales es la capacidad que estos poseen para almacenar información. T (Toggle) y D (Delay). desde los relojes despertadores hasta las computadoras que pueden llegar a tener una memoria “infinitamente” grande. gran parte de los dispositivos electrónicos poseen una pequeña unidad de memoria.

en otra entrada. razón por la cual pertenecen al grupo de los multivibradores biestables. ambos estables. Para pasar de un estado a otro es necesario aplicarle al circuito una o varias señales de mando. que tiene dos estados estables de funcionamiento. el cual es completamente independiente del circuito en cuestión.Desarrollo Un flip-flop es un operador lógico biestable. Las basculas o flip-flop´s. de una señal de reloj. Los FF´s se consideran elementos de memoria o de almacenamiento. Desde el punto de vista de las entradas de información. es decir. se clasifican en: • FF síncronos o sincronizados • FF asíncronos o no sincronizados En los FF´s síncronos los cambios de estado del conjunto del circuito solamente se realizan cuando este recibe en una de sus entradas una señal de cambio estado simultáneamente con la recepción. los FF´s se clasifican en cuatro grupos: • S-R (Set-Reset) • T (Toggle) • D (Delay) • J-K (Master-Slave) Desde el punto de vista de la relación con el pulso de control (clock pulse). procedente de una fuente de excitación. Los FF´s síncronos se subdividen en los siguientes grupos: • FF sincronizado sencillo • FF sincronizado por flancos ( edge triggered) • FF maestro esclavo (master slave) . es decir. “recuerdan” cuál fue la última instrucción recibida. Para pasar de uno a otro estado se precisa un pulso de tensión. ya que permanecen en el estado correspondiente a la ultima instrucción que se les da. se caracterizan por admitir dos estados eléctricos.

los llamados FF´s maestro esclavo pueden descomponer internamente en dos sistemas interconectados: el FF principal (maestro) y el FF secundario (esclavo). . las salidas solamente cambian de estado cuando reciben las señales de mando. Estas transiciones pueden estar controladas por la presencia de un pulso de control (reloj) o por la subida o bajada de los pulsos de control. Cuando J=1 y K=1. Finalmente. Cuando J=1 y K=0. pero el paso de la información de las entradas a las salidas se realiza exclusivamente durante la subida o bajada del pulso de control o reloj. al ir la entrada de la terminal de reloj C (clock) de 1 a 0 nada ocurre y el flip-flop J-K retiene el estado que poseía anteriormente. Las características del flip-flop J-K son las siguientes: este posee dos 1. En los FF´s asíncronos los cambios de estado del conjunto del circuito no están sincronizados por los pulsos de un reloj. al ir la entrada C de 1 a0 el flip-flop J-K tomará el estado Q=1 independientemente del estado en el que se encontraba anteriormente. En un primer tiempo la información de las entradas pasa al FF principal y en un segundo pasa al secundario. salidas complementarias Q y Q al igual que el flip-flop R-S. Los sincronizados por flancos son similares a los anteriores.Los FF´s sincronizados sencillos las entradas solo tienen influencia sobre las salidas cuando esté presente un pulso de control o reloj. Flip-Flop J-K Es FF se representa de la siguiente manera: Como puede verse en el símbolo del flip-flop J-K. 2.

Obsérvese que la transición de 0 a 1 en la terminal C no produce efecto alguno en la salida Q. Puesto que es una caída de 1 a 0 o una transición negativa la que produce esta acción. . entonces tomará el estado Q=0 después de la transición. Asimismo. Es igual a un flip-flop RS añadiéndole una entrada de reloj. Si la entrada en la terminal C permanece constante. al ir la entrada C de 1 a 0 el flip-flop J-K tomará el estado Q=0 independientemente del estado en el que se encontraba anteriormente. En las siguientes ilustraciones vemos primero como se añaden dos puertas NAND al flipflop RS para construir un flip-flop RS síncrono. No opera en conjunción con un reloj o dispositivo de temporización. El flip-flop RS síncrono opera en conjunción con un reloj. este flip-flop J-K es reconocido como uno accionado por una señal de reloj negativa en la terminal de "reloj" (clock). Únicamente la transición de 1 a 0 es la que puede producir efecto alguno. cualesquier variación en las terminales J y K no podrá producir efecto alguno en la salida Q del flip-flop J-K. al ir la entrada C de 1 a 0 el flip-flop J-K tomará un estado opuesto a aquél en el cual se encontraba anteriormente. si se encontraba en el estado Q=0 antes de la transición. entonces tomará el estado Q=1 después de la transición. Cuando J=0 y K=0. en otras palabras opera sincronizadamente. Estos flip-flop’s J-K son conocidos en el mercado como flip-flop’s accionados por una señal de reloj positiva. Esto quiere decir que si antes de la transición en la terminal C de 1 a 0 el flip-flop J-K se encontraba en el estado Q=1. Obsérvese cuidadosamente que es únicamente una transición en la terminal C la que puede producir acción alguna a la salida del flip-flop J-K. Su símbolo lógico se muestra a continuación. La tabla de la verdad nos muestra la operación del flip-flop RS síncrono. Cuando J=0 y K=1. Existen también en el mercado flip-flop’s J-K en los cuales la transición que produce la acción en la terminal de salida Q es una transición positiva de 0 a 1 y no la transición negativa de 1 a 0 (precaución: aquí no hay voltajes negativos involucrados).3. FLIP-FLOPS RS El flip-flop RS es un dispositivo asíncrono. 4. El flip-flop RS síncrono puede implementarse con puertas NAND. Las puertas NAND 3 y 4 añaden la característica de sincronismo al cerrojo RS.

set y reset. lo cual ocurre durante la transición del nivel BAJO a ALTO del pulso del reloj. En el punto a del diagrama del tiempo. Si R=1 y S=0. poniendo la salida Q a 1. Un nivel ALTO activa la entrada S (con R=0 y un pulso de reloj en el nivel ALTO). pero no tiene efecto en Q porque las entradas R y S están en el modo de mantenimiento. La salida normal Q se borrará cuando un nivel ALTO active la entrada R y un pulso de reloj active la entrada de reloj CLK. y entonces se pone a 0. se emplean mucho y son bastante útiles para trabajar con flip-flop y circuitos lógicos secuénciales. Un instante posterior en el punto d la salida Q se borra ó se pone a 0. la entrada de set se activa en el nivel ALTO. esperará hasta que el pulso del reloj pase del nivel BAJO al ALTO. llega el pulso de reloj 1. Cuando un pulso de reloj llega a la entrada CLK (con 0 en las entradas R y S). La entrada S se desactiva y la R se activa antes del pulso 6. por tanto. A continuación mostraremos un diagrama de tiempo del flip-flop RS síncrono. .El modo de mantenimiento se describe en la primera línea de la tabla de la verdad. la salida Q permanece a 0. Este modo también puede llamarse de "inhabilitación" del FF. Las 3 líneas superiores representan las señales binarias de reloj. por ello se pone a 1 la salida Q en el punto f del diagrama de tiempos. Modo de operación Mantenimiento Reset Set Prohibido ENTRADAS S 0 0 1 1 SALIDAS Q Q No cambia 1 1 1 1 0 1 CLK R 0 1 0 1 Tabla de verdad de un flip-flop SR síncrono Las formas de ondas. o diagramas de tiempo. En el punto C la entrada de reset se activa con un nivel ALTO. Comenzando por la izquierda. y por lo tanto la salida no cambia. En el punto e está activada la entrada de set. el FF no se pone a 0 inmediatamente. Mirar que el flip-flop ha esperado a que el pulso 2 pase del nivel BAJO a ALTO antes de activar la salida Q a 1. Después de cierto tiempo en el punto b. permanecen igual que antes de la llegada del pulso de reloj. lo cual hace que la salida Q vaya al nivel BAJO o a la condición de reset. las salidas no cambian. El pulso está presente cuando las entradas R y S están en modo de mantenimiento. La línea 3 de la tabla describe el modo set del flipflop. no se utiliza porque activa ambas salidas en el nivel ALTO. Una sola salida Q se muestra en la parte inferior. La línea 2 es el modo de reset. la salida se pone a 1. La línea 4 de la tabla de verdad es una combinación "prohibida" todas las entradas están en 1.

la entrada de reset (R) se activa por un nivel ALTO. En el punto g del diagrama de tiempos. la salida estuvo en el nivel ALTO y después en el BAJO. En este caso es aceptable que R y S estén en el nivel ALTO. o nivel BAJO. A continuación en el punto h.El pulso 7 muestra que la salida Q sigue a las entradas R Y S todo el tiempo que el reloj está en ALTA. La condición de ambas entradas R y S en el nivel ALTO. Eso hace que la salida Q vaya al estado de reset. normalmente. . En este caso habrá un cambio en el estado del flip-flop tipo D (ver la salida Q) cuando en la entrada de reloj se detecte un nivel positivo. porque el pulso de reloj está en el nivel BAJO y el flip-flop no está activado. La entrada R entonces vuelve al nivel BAJO. se considera un estado prohibido para el flipflop. Observar que entre los pulsos 5 y 6 ambas entradas R y S están a 1. Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato. Diagrama de pulsos Flip-Flop´s D Es el tipo de entrada de reloj que producirá un cambio en la salida. la entrada de set (S) va a nivel ALTO y la salida Q alcanza también el nivel ALTO. y finalmente el pulso de reloj finaliza con la transición del nivel ALTO al BAJO. Cuando en nivel del reloj es alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte un nivel negativo. Durante el pulso de reloj 7. Después la entrada S va a nivel BAJO.

Cuando en nivel del reloj cambia de bajo a alto se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte el momento en que el nivel pase de alto a bajo (flanco descendente o posterior).En este caso habrá un cambio en el estado del flip-flop tipo D cuando en la entrada de reloj se detecte el momento en que el nivel pase de bajo a alto (flanco ascendente o anterior). Tabla de verdad del flip-flop tipo D Diagrama temporal del flip-flop tipo D . Cuando en nivel del reloj cambia de alto a bajo se lee la entrada del flip-flop (D) y se pone en la saluda Q el mismo dato.

Su unidad básica se dibuja a continuación que. . El flip-flop T. Su ecuación y tabla de funcionamiento son Q=T⊕q A partir del FF-RS-AN puede diseñarse este FF-T-AN siguiendo los pasos mostrados anteriormente. Cuando T = 0 (J = K = 0) una transición de reloj no cambia el estado del flip-flop. como actúa por "niveles" de amplitud (0-1) recibe el nombre de Flip-Flop T activado por nivel (FF-T-AN). tiene sólo dos condiciones. por lo tanto. pero no tiene sentido ya que al ser activado por nivel no tiene utilidad. Cuando no se especifica este detalle es del tipo Flip-Flop T maestro-esclavo (FFT-ME).Flip-Flop´s T El flip-flop T se obtiene del tipo JK cuando las entradas J y K se conectan para proporcionar una entrada única designada por T. Cuando T = 1 (J = K = 1) una transición de reloj complementa el estado del flip-flop.

• D: te permite obtener información con una cierto retraso de tiempo. Los cuatro principales tipos de FF´s son los siguientes: • JK: este se constituye básicamente de dos FF´s interconectados (principal y secundario). . Estos necesitan de una fuente externa de excitación. es capaz de almacenar un bit. • T: te permite dividir la frecuencia de la señal entrante en dos. es decir. en el cual la información de salida es controlada por el FF principal. • SR: este FF se utiliza para fijar un valor. que es el que le indica al FF el tiempo que retendrá la información. ya sea el valor de Set (1logico) o el de Reset (0 lógico).Conclusión El flip-flop es la unidad más pequeña de memoria. que son aquello que dependen de un circuito externo (reloj) para su funcionamiento y los asíncronos los cuales dependen de una fuente de mando para su funcionamiento. es decir. los síncronos. Existen dos tipos de FF. un reloj. es decir este tipo de FF se le conoce como divisor de frecuencia. si en la entrada introduces un 1 lógico la salida también generara un 1 lógico pero saldrá un tiempo después.

monografias.blogspot.shtml . Editorial Alfa omega.com/2007/11/el-flip-flop-j-k-contadores. Paginas 251-253 • http://logica-digital. 1er edición.unicrom.html • http://ladelec. Francisco Vasallo.asp • http://www.com/dig_FF_D_disparo_tabla_verdad_diagrama_tempo ral.com/teoria/electronica-digital/193-flip-flop-flip-flop-rs • http://www.Bibliografía • “Electrónica digital fácil”.com/trabajos14/flipflop/flipflop.

You're Reading a Free Preview

Descarga
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->