DURULAMA DEVRESNN CMOS AKIM MODLU DRT BLGEL ARPICI KULLANILARAK TASARIMI VE SMLASYONU

Mahmut TOKMAKI1
1

Mustafa ALI2

Erciyes niv. H. B. Salk Hiz. MYO, Biyomedikal Cih. Tek. Program, 38039, Kayseri 2 Erciyes niversitesi, Mhendislik Fakltesi, Elektronik Mh.Blm, 38039, Kayseri
1

e-posta: tokmakci@erciyes.edu.tr

e-posta: malci@erciyes.edu.tr

Anahtar szckler: Akm Modlu arpc ,Durulama devresi

ABSTRACT
In this study, a current-mode CMOS analog fourquadrant multiplier circuit have been theoretically introduced and simulated by PSPICE programme with BSIM3 2.0 m parameters. The proposed multiplier is insensitive to absolute variation of the fabrication process. Also, this circuit has high linearity and it is suitable for Centre of Gravity (COG) method in defuzzification block of current-mode fuzzy logic controllers. The circuits characteristics have been confirmed by theoretical and simulation results.

Son yllarda, bulank mantk denetleyicisinin analog olarak gerekletirilmesi iin eitli uygulamalar nerilmitir. Bu uygulamalarn byk ounluu analog iaret ileme tekniklerini kullanan akm modlu analog devre yaplardr. Bu tr devre yapsn ieren bulank mantk denetleyicileri; 1) Sensr veya alglayclarla kolaylkla arabalam salarlar, 2) bir sistem olarak daha kk alan kaplayacak ekilde retilebilirler, 3) yksek ilem hzna sahiptirler [2], [3], [6]. Bir bulank mantk denetleyicisi, genellikle minimum ve/veya maksimum devreleri, yelik fonksiyon devresi (MFC), sonu deikenleri iin akm kaynaklar ve bir Durulama (defuzzification) devresinden meydana gelir. Maksimum devresi; daha az sayda MOSFET eleman kullanlarak akm modlu ve ok girili olarak modler yapda gerekletirilirken [7-8] minimum devreleri, ounlukla bir maksimum devresi ve lojik komplement alma devreleri ile gerekletirilmektedir [9]. Bir yelik fonksiyon devresi, akm modlu olarak snrl fark (bounded difference) ve cebirsel toplama ilemlerini yerine getiren devrelerle gerekletirilebilecei [10] gibi akm modlu maksimum devreleri ve OTAlar kullanlarak da gerekletirilebilmektedirler [11]. u ana kadar akladmz devre yaplar akm modlu iaret ileme tekniklerini kullanrlar ve bu devre yaplar daha az elemanla gerekleme ve daha az g harcama avantajlarn salarlar. Bir bulank mantk denetleyicisinde bulank kurallarn says, devrenin kaplad alan ve buna bal olarak harcad gc belirledii iin bu avantajlarn temini ok nemli olmaktadr. Buna ilave olarak, bulank kurallara gre akm modunda ilenen iaretin belirli veya kesin (crisp) deerlere dnmn salayan durulama devresinin tasarm da yukarda saylan avantajlara sahip akm modlu devre yaplaryla elde edilmektedir [12]. Ancak, bu devre yaplar, MOS transistrlerinin zayf inversiyon blgesindeki (weak inversion region) karakteristiklerine dayal tasarlandndan kk giri sahas ve dk hzda alma dezavantajlarna sahiptir.

1. GR
Gnmzde, az g harcayan, dk voltajlarda alan ve kk krmk alanna yerletirilebilen devre yaplarna ihtiya artmaktadr. Analog devre tasarmnda, bu zellikler akm modlu tasarm yaklamlaryla salanabilmektedir[1-3]. Analog tasarmda voltaj modlu devreler, nceleri yaygn ekilde kullanlmaktayd[4-5]. Ancak, son yllarda, salad avantajlardan dolay akm modlu tasarmlar ve uygulamalar yaygnlamaktadr. Akm modlu analog tasarmlarn yaygnlamasnn nedenleri yle sralanabilir:
-

Mobil haberleme, uzaktan ve kablosuz haberleme gibi uygulamalarda kullanlan krmklarda (chip), daha az g tketen ve daha dk kaynak voltaj deerlerinde alabilen sistemlere gereksinim duyulmaktadr. VLSI teknolojisinde devre younluunun artmasna bal olarak devrenin kaplad alan ve harcad g de bu oranda artt iin gerekletirilmesi amalanan devrelerin hem daha az g tketmesi hem de dk maliyetlerde retilmesi istenmektedir. Kaynak voltajlarnn azaltlmas retim teknolojisinin lek baznda azaltlmasn salad iin kaynak voltajnn dk deerlerinde alan devreler talep edilmektedir.

Bu dezavantajlarn stesinden gelmek iin, tasarlanan devredeki MOS transistrlerin saturasyon blgesinde veya gl inversiyon blgesinde (strong inversion region) kutuplandrlmas gerekmektedir. Bu almada, saturasyon blgesinde alan bir drt blgeli arpc ve akm modlu fark devresi kullanlarak bir durulama devresinin temel ilem birimi tasarlanp simle edilmitir. Burada akm modlu bir arpc devresinin bulank mantk denetleyicisinin durulama blounda kullanlabilecei, hem teorik ve hem de simlasyonlarla gsterilmeye allmtr.

ekil 1. Akm modlu Durulama devresinin blok gsterimi Tasarlanan ve simlasyonu yaplan durulama devresinin ilem birimi, temelde akm modlu olup Kutuplama ve Drt Blgeli arpc devreleri olmak zere iki bloktan meydana gelmektedir. Bu ilem birimi, bulank mantk denetleyicisinin durulama blounda tek bir kuraln hesaplanmasn ve kesin k deerlerinin elde edilmesini salayan analog hesaplama birimidir. ekil 2 (a) ve (b)de akm modlu arpma devresinin srasyla blok diyagram ve ak ekli gsterilmektedir. ekildeki kutuplama blou M1 ile M2 ve arpma devresi ise M3-M10 transistrlerinden meydana gelmektedir. nerilen arpma devresi, MTL (MOS TransLinear) devre yapsna [13] dayal olarak tasarlanmtr. Bir NMOS transistrn saturasyon blgesindeki aktc-kaynak akm Ids aadaki gibi ifade edilir.

2. AKIM MODLU DURULAMA DEVRES

Kural yaps; IF A is an AND B is bn THEN C is cn olarak tanmlanan bulank mantk denetleyicisinde keskin (crisp) k deerlerini salayan durulama ilemi aadaki gibi ifade edilmektedir:

C=

c
i i =1 n

i =1

(1)

Denklem (1); bulank mantk denetleyicilerinde yaygn kullanm alan bulan Arlk merkezi (Center of Gravity-COG) metodunu tanmlamaktadr. Burada n; evrensel kme zerindeki bulank kmelerin saysn, i ve ci deikenleri ise srasyla i. bulank kmenin yelik ve anlk(support) deerlerini temsil etmektedir. Denklem (1), aadaki gibi alabilir;

I ds =

Kn (Vgs VT )2 2

(4)

C=

1 c1

i
i =1

2c2

i
i =1

+ ... +

ncn

transkonduktans Burada Kn(=nCOXW/L) parametresi olup, n: elektronun hareket yetenei, COX: kap (gate) kapasitans, L: kanal uzunluu, W: kanal genilii ve VT: NMOS transistrnn eik voltajdr. M1 ve M2 transistrlerinin geiiletkenlii (transconductance) parametreleri K1=K2=mKn olarak belirlenmitir. Burada m; transistrlerin retim teknolojisiyle ilgili geiiletkenlii katsaysdr. MOS transistrlerinin her birinin saturasyon blgesinde alt kabul edilirse (Tm transistrler Vgs>VT ve Vds>Vgs-VT artlarnda kutuplandrlrsa), V1 ve V2 voltajlar aadaki gibi hesaplanabilir:

i
i =1

(2)

Denklem (2)deki her bir terim, ekil 1de blok gsterimi verilen biimde gerekletirilebilir. ekildeki her blok aadaki denklemle ifade edilir:

Io =

Im Ic Is

(3)

V1 = 2

Is + 2VT mK n 2(I ds5 + I m + I c ) + VT Kn

(5)

Burada Im, Ic, Is ve Io deikenleri srasyla i, ci, i ve Ioi deiken deerlerine karlk gelen akm deerleridir.

V2 =

(6)

(a)

(b) ekil 2. Akm modlu arpma Devresi a) Blok diyagram b) Ak ekli ekilden de grlecei gibi, M5in Vgs deeri V1V2 ye eittir. Ayn zamanda Denklem (4) kullanlarak, M5 transitrnn saturasyon blgesindeki Vgs deeri hesaplanrsa aadaki ifade elde edilir:

I ds3 =

Is m

(11)

V1 V2 =

2I ds5 + VT Kn
2

(7)

Kirchoff akm kanundan yararlanarak Ip, In ve Io k akm elde edilebilir: I p = I ds3 + I ds5 ve I n = I ds7 + I ds9 (12)

Denklem (5) ve (6)nn fark alnp Denklem (7)ye eitlenip, bu eitlikten Ids5 ekilirse;

Io = Ip In

(13)

I ds5 =

m(I m + I c ) (I m + I c ) I s + 16 I s 2 m I mI m I m+ s 16 I s 2 m mI c I I c+ s 16 I s 2 m
2 2

(8)

olarak elde edilir. Ayn yolla, Ids7 ve Ids9 aadaki gibi tretilebilir:

I ds7 = I ds9 =

(9)

(10)

M1-M4 transistrleri akm aynas formunda balandndan ve transkonduktans katsays ile oranlandndan, Ids3 akm aadaki gibi verilir:

ekil 3. Fark alc devrenin ak ekli

(8)-(11) denklemleri kullanlarak k akm aadaki gibi yazlr:

Io =

mI m I c 8 Is

(14)

k akmnn simlasyon sonucu gsterilmitir. Bu sonu, devrenin simlasyon sonucunun hesaplama sonularn ok kk hata deerleriyle doruladn ispatlamaktadr Tablo 1. PSPICE simulasyonlarnda kullanlan transistrlerin parametrelerinden bazlar
LEVEL VTO TOX KP UO GAMMA LAMBDA VMAX NMOS 2 0.825008 417.000008E-10 4.919000E-05 594 0.172 6.636197E-03 65547.3 PMOS Birimi 2 -0.937048 V 417.000008E-10 m 1.731000E-05 A/V2 209 cm2/v.sn 0.715 V1/2 4.391428E-02 V-1 100000 m/sn

Denklem (14) incelenir ve yorumlanrsa, nerilen devrenin; ancak retim sreci veya teknolojisiyle deiimleri mmkn olan Kn ve VT gibi parametrelerden bamsz olduu grlmektedir. Buna karn, Io k akmnn kazanc, m katsaysnn (M1 ve M2 arasndaki W/L oran) ayarlanmas ile deitirilebilmektedir. Bu durum, devrenin tasarlanmas ve bilhassa retimi iin nemli bir avantaj olmaktadr.

3. SMULASYON SONULARI
nerilen akm modlu arpma devresi PSPICE program ile analiz edilmitir. Tablo.1, PSPICE simlasyonlarnda kullanlan BSIM3 CMOS 2.0 m retim parametrelerinin deerlerinden en nemli olanlarn gstermektedir. Transistr boyutlar ise Tablo.2de verilmektedir. Kutuplama akm Is= 50 A, Im=[ -20 A; +20 A] deer aralnda ve ayr ayr olmak zere Ic = -20 A , -10 A, 0 A, +10 A, +20 A deerleri iin akm modlu arpcnn k akmnn DC analiz sonucu ekil. 4de gsterilmektedir. Dikkat edilirse, bu grafik olduka lineerdir. Ayrca, tasarlanan akm modlu arpc devresi drt blgeli lineer arpc karakteristiindedir. Bu zellii ile tasarlanan akm modlu arpc devresi, bulank mantk denetleyicilerinde, Arlk Merkezi durulama metodunun gerekletirilmesine uygun bir yapdadr. nerilen devrenin davran, yukarda matematiksel olarak gsterilmi olan ifadelere uyumlu olup, Durulama devresinin temel hesaplama birimini pratik olarak gereklemektedir. ekil 5te grld gibi Durulama devresinin temel hesaplama birimi olan arpc devresinin Transient analiz sonular m=2 alnarak Denklem (14)teki ifadeye uygun elde edilmitir. Burada hem hesaplama sonucu hem de simlasyon sonucu birlikte verilmitir. Yani, akmlar Denklem (14)teki gibi analitik olarak grafie dklm ve ayn grafik zerinde devrenin

Tablo 2. Devre bloklarnda kullanlan transistrlerin boyutlar Transistr M1-M2 M3-M10 M11-M18 M19-M22 nMOS nMOS pMOS nMOS W/L[m/m] 200/4 40/2 63/4 25/4

ekil 4. Akm modlu arpc devresinin DC analiz simlasyon sonular

(a)

(b)

ekil 5. ekil 2deki drt blgeli akm modlu arpc devresinin simlasyon sonular (a) Giri akmlar (Ic, Im ve Is), (b) k akm(IRL) ve hesaplama (IcxIm/Isx4) grafii [m=2 iin]

4. SONULAR
Bu almada, bir akm-modlu CMOS drt blgeli arpma devresi tasarlanm olup, bu devrenin; akm modlu bulank mantk denetleyicilerinin durulama blounda temel hesaplama birimi olarak kullanlabilecei teorik olarak ve simlasyon sonular ile gsterilmitir. Devrenin davran, PSPICE program ile BSIM3 2.0 m retim parametrelerine gre analiz edilmitir. Tasarlanan devre, olduka lineer davrana sahiptir. Bunun yannda, nerilen devrenin k akm, retimi gletiren Kn ve VT parametrelerinden bamszdr. nerilen devre, bulank mantk denetleyicilerinde yaygn kullanm alan olan Arlk Merkezi (Center of Gravity) durulama metodunun gerekletirilmesi iin uygun yapdadr.

[6]

Sasaki M., Ueno F., and Inoue T., VLSI Realization of a Fuzzy Controller using Current-mode Circuit, IEICE TRANS. ANALOG, Vol. 73-A, No.5, pp.970-978, 1990. Huang C.Y., Liu B.D., Current-mode multiple input Maximum Circuit for Fuzzy Logic Controllers, ELECTRONICS LETTERS, Vol. 30, Iss. 23, pp. 1924-1925, 1994. Baturone I., Huertas J. L., Barriga ., SnchezSolano S., Current-mode Multi-Input Max Circuit, ELECTRONICS LETTERS, Vol. 30, Iss. 9, pp. 678-680, 1994. Huang C.Y., Wang C.J., Liu B.D., Moduler Current-mode multiple input Minimum Circuit for Fuzzy Logic Controllers, ELECTRONICS LETTERS, Vol. 32, Iss. 12, pp. 1067-1069, 1996. Sasaki M., Inoue T., Shirai Y., Ueno F., Fuzzy Multiple-input Maximum and Minimum Circuits in Current-mode and Their Analyses using Bounded Difference Equations, IEEE TRANS. ON COMPUTERS, Vol. 39, No. 6, pp. 768-774, 1990. Tokmak M., Al M., Kl R., A simple CMOS-based Membership Function Circuit, ANALOG INTEGRATED CIRCUIT AND SIGNAL PROCESSING, Vol. 32, Iss. 1, pp. 83-88, 2002. Tartagni M., Perona P., Computing centroids in Current-mode Technique, ELECTRONICS LETTERS, Vol. 29, Iss. 1, pp. 1811-1813, 1993. Seevinck E., Wiegerink R.J., Generalized Translinear Circuit Principle, IEEE JOURNAL OF SOLID-STATE CIRCUITS, Vol. 26, No. 8, pp. 1098-1102, 1991.

[7]

[8]

[9]

KAYNAKLAR
[10] [1] Yan S., and Sanchez-Sinencio E., Low Voltage Analog Circuit Design Techniques: A Tutorial, IEEE TRANS. ANALOG INTEGRATED CRCUTS AND SYSTEM, Vol. E00-A, No.2, February 2000. Vazquez A.R., Navas R., Restituto M. D., and Verdu F. V., A Modular Programmable CMOS Analog Fuzzy Controller Chip, IEEE TRANS. ON CIRCUITS AND SYSTEMS-II: ANALOG AND DIGITAL SIGNAL PROCESSING, Vol.46, No.3, pp. 251-265, 1999. Baturone I., Sanchez-Solano S., Huertas J.L., Implementation of CMOS Fuzzy Controllers as Mixed-Signal Integrated Circuits, IEEE TRANS. ON FUZZY SYSTEMS , Vol.5, No.1, pp. 119, 1997. Guo S., Peters L., and Surmann H., Design and Application of an Analog Fuzzy Logic Controller, IEEE TRANS. ON FUZZY SYSTEMS, Vol. 4, No.4, pp. 429-438, 1996. Yamakawa T., A Fuzzy Inference Engine in Nonlinear Analog Mode and Its Application to a Fuzzy logic Control, IEEE TRANS. ON NEURAL NETWORKS, vol.4, No.3, 496522,1993. [11]

[2]

[12]

[3]

[13]

[4]

[5]