Está en la página 1de 5

F

.- 4 compuertas lgica positiva independientes NAND de 2 entradas.


U1A
&

74F00D

LS

.- Estos dispositivos contienen cuatro NAND independientes. Los dispositivos realizan la funcin de Boole Y = A B o Y = A + B en lgica positiva.
U2A
&

74LS00D

LS

.- Flip-flop JK con preset y clear.

LS

.- Flip-flop RS con preset y clear.

LS

.- El circuito integrado 74LS72 es un JK Maestro / Esclavo Pulso-Accionado.

LS

.- El 'LS73A contiene dos Flip-flop independientes disparados por el flanco negativo.

Las entradas J y K debe ser estable un tiempo de preparacin antes de la transicin de reloj de

alta-baja para un funcionamiento fiable. Cuando la baja es clara, reemplaza el reloj y las entradas de datos forzan la salida Q bajo y la salida Q \ a alto.

LS

.- Estos dispositivos contienen dos Flip-flop tipo D independientes disparados por

flanco positivo. Un bajo nivel en las entradas de preset o borrar reduce las salidas, independientemente de los niveles de los otras entradas. Cuando preset y borrar son inactivos (high), en la reunin de datos de entrada D los requisitos de tiempo de instalacin se transfieren a las salidas en el borde con pendiente positiva del pulso de reloj. Reloj de disparo produce un nivel de tensin y no est directamente relacionado con el tiempo de subida del pulso de reloj. Tras el intervalo de tiempo de espera, los datos en la entrada D se puede cambiar sin afectar a los niveles en las salidas.

LS

.- 2 Flip-flop independientes, que responden al pulso de bajada del reloj, las entradas, son estables solamente mientras se presenta esta condicin.

LS

.- Dos Flip-flop individuales, compartiendo entradas de clear y reloj, es accionado por

el pulso de bajada del reloj, las entradas pueden ser cambiadas mientras el reloj este en alto.

LS

.- Dos Flip-flop independientes tipo D, accionados por el flanco ascendente del pulso de reloj, los datos de entrada, son aceptados mientras el pulso sea positivo.

LS

.- Dos Flip-flop independientes tipo JK con preset y clear.

LS

.- El 'LS107A contiene dos Flip-flop JK independientes disparados por el borde

negativo. Las entradas J y K son estables antes de la transicin de reloj de alta-baja para un funcionamiento fiable. Cuando la baja es clara, reemplaza el reloj y las entradas de datos forzar la salida Q bajo y la salida Q \ alto.

LS

.- Estos dispositivos contienen dos Flip-flop independientes JK \disparados por el

borde positivo. Un bajo nivel en las entradas de preset o borrar reduce las salidas, independientemente de los niveles de las entradas. Cuando preset y clear son inactivos (alto), los datos en la entradas J y K \ cumplimiento los requisitos de tiempo de instalacin se transfieren a las salidas en el borde con pendiente positiva del pulso de reloj.Tras el intervalo de tiempo de espera, los datos a las entradas J y K \ puede ser cambiado sin afectar los niveles en las salidas. Estos verstiles flip-flops puede funcionar como palanca mediante conexin a tierra K \ y la

vinculacin de alta J. Tambin pueden funcionar como tipo D y si J \ K estn unidas entre s.

LS

.- Estos dispositivos contienen dos independientes Flip-flop JK disparados por flanco

negativo. Un bajo nivel en las entradas de preset y clear reduce las salidas, independientemente de los niveles de las entradas. Cuando preset y clear son inactivos (alta), los datos a las entradas J y K que cumplan los requisitos de tiempo de instalacin se transfieren a las salidas en el borde con pendiente negativa del pulso de reloj. Tras el intervalo de tiempo de espera, los datos a las entradas J y K pueden ser cambiados sin afectar los niveles en las salidas. Estos verstiles flip-flops puede funcionar como palanca conectando J y K en alto.

LS

.- Flip-flop dual, con set y entradas individuales, accionados por el flanco de vejada

del reloj, el set asncrono, entra cuando est en bajo, y se respeta la tabla de verdad.

LS

.- Contiene dos Flip-flop independientes accionados por el flanco de bajada. Un salidas, sin importar las

nivel bajo en preset, da las

otras entradas, cuando preset est en alto, los datos J y K que cumplen con los requisitos de tiempo de instalacin se transfieren a las salidas en el flanco descendente.

LS

.- El '279 contiene 4 Flip-flop S \-R\. Bajo la operacin convencional, el S \-R

entradas normalmente en alto. Cuando la entrada S \ se pulsa baja, la salida Q ser en lo alto. Cuando R \ se pulsa bajo, la salida Q se restablecer baja. Normalmente, el S \-R entradas no se deben tomar bajo al mismo tiempo. La salida Q ser impredecible en esta condicin.