PRACTICA 9 FUNCIONAMIENTO DE UN RELOJ DIGITAL

Juan Ugua
jugunaf@est.ups.edu.ec

RESUMEN:En esta prctica se armara por medio de flipflops un reloj digital que corra hasta las 24 horas y que se pueda cargar cierta hora para que comience a correr. 1 OBJETIVOS Disear y comprobar un reloj digital que pueda ser cargada una hora especfica y que llegue hasta las 24 horas. 2 MARCO TEORICO FlipFlop JK El smbolo lgico para un Flip-Flop JK es el siguiente:

Observamos los modos de operacin en la parte izquierda y la tabla de la verdad hacia la derecha. La lnea 1 muestra la condicin de "mantenimiento", o inhabilitacin. La condicin de "Reset" del Flip-Flop se muestra en la lnea 2 de la tabla de verdad. Cuando J=0 y K=1 y llega un pulso de reloj a la entrada CLK, el Flip-Flop cambia a 0(Q=0). La lnea 3 muestra la condicin de "Set" del Flip-Flop JK. Cuando J=1 y K=0 y se presenta un pulso de reloj, la salida Q cambia a 1. La lnea 4 muestra una condicin muy difcil para el Flip-Flop JK que se denomina de conmutacin. Disparo de los Flip-Flops La mayor parte de los complicados equipos digitales operan como un sistema secuencial sncrono, lo que sugiere que un reloj maestro enve las seales a todas las partes del sistema para la operacin del mismo. Un tren de pulsos de reloj, tpico, se muestra en la siguiente figura.

Este Flip-Flop se denomina como "universal" ya que los dems tipos se pueden construir a partir de l. En el smbolo anterior hay tres entradas sncronas (J, K y CLK). Las entradas J y K son entradas de datos, y la entrada de reloj transfiere el dato de las entradas a las salidas. A continuacin veremos la tabla de la verdad del Flip-Flop JK:

La distancia horizontal en la onda es el tiempo y la distancia vertical es la tensin. En la figura 8 la tensin est primero en el nivel BAJO, o GND (tierra), tambin denominado 0 lgico. El pulso de a muestra el "flanco anterior" o "flanco positivo" de la forma de onda, que va de la tensin GND a +5 V. Este flanco

tambin se denomina de BAJA a ALTA (L a H). En la parte derecha del pulso a, la onda cae de +5 V a GND. Este flanco tambin se denomina de ALTA a BAJA (H a L) del pulso de reloj, aunque tambin se conoce como " flanco negativo " o "flanco posterior " del pulso de reloj.

activas en baja, es decir, que normalmente estn en alta. Los inversores que se encuentran a la salida se aaden por conveniencia para controlar las luces de los indicadores decimales, es decir, que una salida activa se invierte a uno lgico en los indicadores de salidas. LM 555 El circuito integrado 555 es un dispositivo altamente estable utilizado para la generacin de seales de pulsos. En la figura se muestra su distribucin funcional de pines y las dos formas ms comunes de presentacin las cuales son las ms usuales: el encapsulado de doble fila o DIP ( Dualin line package ) y el metlico. Asociado con unos pocos componentes externos (resistencias y condensadores, principalmente) el 555 se puede utilizar para generar trenes de pulsos, temporizar eventos y otras aplicaciones, tanto anlogas como digitales. En esta leccin estudiaremos sus dos modos bsicos de operacin: el astable o reloj y el monoestable o temporizador. En el modo astable, el circuito entrega un tren continuo de pulso y en el monoestable suministra un pulso de determinada duracin. La frecuencia y el ancho del pulso se programan externamente mediante resistencias y condensadores adecuados. Otro modo de operacin importante es como modulador de ancho de pulsos. En este caso, el chip trabaja en el modo monoestable pero la duracin del pulso se controla mediante un voltaje externo aplicado al pin 5.

Decodificador BCD a Decimal (74LS42) Un decodificador es considerado como el proceso inverso de un codificador, es decir, un traductor de lenguaje de las maquina al lenguaje de la gente.

El decodificador tiene 4 entradas a la izquierda que estn conformadas por el cdigo BCD 8421, y tiene a la derecha diez lneas de salidas. A la izquierda se encuentran las 4 entradas BCD etiquetadas con D, C, B y A. Estas entradas se activan con el uno lgico, o nivel alto. A la derecha se encuentran las 10 salidas del decodificador, cada una con un circulito que indican que las salidas son

3 PRESUPUESTO Material 74LS112 74LS04 Cable 74LS08 74LS32 LM 555 74LS42 Dipswitch Resistencias Displays Total Precio Uni. 1.00 0.50 0.50 0.60 0.60 0.40 0.80 0.40 0.05 0.55 38.65$ # 6 6 10 15 8 1 4 4 13 6 Total 6.00 3.00 5.00 9.00 6.50 0.40 3.20 1.60 0.65 3.30

[1] TOCCI, RONALD: 2007. Sistemas Digitales, Prentice Hall. Mxico. 10a. Edicin (14-01-2012) [2] MALVINO, PAUL: 1993. Principios y aplicaciones digitales. (14-01-2012) [3]http://ladelec.com/teoria/electronicadigital/198-contadores-digitales.

4 CONCLUSIONES y Al trabajar con flip flops para realizar un contador en bcd se hace ms extenso que trabajar con contadores encapsulados. El manejo de bus de datos en esta prctica fue primordial ya que as se puede saber con exactitud que cables van a transferir datos de proto a proto y si se daa el circuito nos daremos de mejor manera donde se encuentra la falla. Consideremos el rebote de los pulsantes con Flip-Flops, se debe poner un condensador de 10 uF en paralelo al pulsante para que el funcionamiento del circuito quede en ptimas condiciones. CONCLUSIONS y Wehave thedatasheetof the componentswe are using,give usmuchtimeand sowe are confidentwe are going toconnect. Consider thereboundpulseFlip-Flops, you must put a10uFcapacitorin paralleltothepulsedoperation of thecircuit isin good condition. Throughthis practicewe learnedabout theFlip-Flop that arebinary cellsthatare capable of storing1 bitof information,whichare comprised of theentrances,whichare marked asJand K andtheir outputsare marked asQand Q. 5 REFERENCIAS