Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Capitulo 4
Capitulo 4
RAE
Introduccin o
Sistemas Combinacionales
Sistemas Secuenciales
RAE
Introduccin o
Al hablar de sistemas, nos referimos al enfoque sistmico con e el que sern tratadas las funciones de conmutacin. a o Dentro de este enfoque sistmico, existen 2 grandes reas: los e a Sistemas Combinacionales y los Sistemas Secuenciales. Los sistemas combinacionales estn formados por un conjunto a de compuertas interconectadas cuya salida, en un momento dado, esta unicamente en funcin de la entrada, en ese mismo o instante. Por esto se dice que los sistemas combinacionales no cuentan con memoria.
RAE
Introduccin o
Los sistemas secuenciales en cambio, son capaces de tener salidas no slo en funcin de las entradas actuales, sino que o o tambin de entradas o salidas anteriores. e Esto se debe a que los sistemas secuenciales tienen memoria y son capaces de almacenar informacin a travs de sus estados o e internos.
RAE
Sistemas Combinacionales
Un sistema secuencial puede ser visto como una caja negra, en cuyo interior hay compuertas lgicas, que representan una o ecuacin de conmutacin. o o
RAE
Condiciones superuas
Las condiciones superuas corresponden a aquellos casos en que las combinaciones de variables de entrada no pueden ocurrir. Por ejemplo, si se quiere construir un circuito combinacional para convertir nmeros que estn en BCD (de 4 bits), a siete u a salidas que representan los segmentos de un display.
RAE
Condiciones superuas
Nos enfocaremos en el segmento inferior derecho del display (segmento c), cuya Tabla de Verdad corresponde a: X3 0 0 0 0 0 0 0 0 X2 0 0 0 0 1 1 1 1 X1 0 0 1 1 0 0 1 1 X0 0 1 0 1 0 1 0 1 c 1 1 0 1 1 1 1 1 X3 1 1 1 1 1 1 1 1 X2 0 0 0 0 1 1 1 1 X1 0 0 1 1 0 0 1 1 X0 0 1 0 1 0 1 0 1 c 1 1 -
RAE
Condiciones superuas
Se puede observar que las entradas mayores a 9 no son posibles, debido a que el cdigo BCD solo llega hasta el 9. o Por esto, las combinaciones de entrada posteriores a 1001 no son posibles y se consideran superuas. Luego si construimos el MK de esta funcin, podemos dejar o las celdas superuas con un -.
RAE
Condiciones superuas
Las celdas superuas pueden ser consideradas como ceros o bien como unos, independientemente. De esta manera se agrupa segn conveniencia, para obtener la u menor cantidad de subcubos, y que estos sean del mayor tamao posible. n
RAE Sistemas Combinacionales y Sistemas Secuenciales
Condiciones superuas
RAE
Sistemas Combinacionales
Los sistemas combinacionales relativamente pequeos n (menores a 100 compuertas), pueden ser construidos con compuertas convencionales. T picamente se utilizan unicamente compuertas NAND o NOR.
RAE
Sistemas Combinacionales
Utilizando compuertas NAND Por ejemplo, para representar la ecuacin: o F (A, B, C , D) = A D + B A C Algebraicamente se puede convertir: F (A, B, C , D) = = AD +B AC (A D) (B A C )
RAE
Sistemas Combinacionales
RAE
Sistemas Combinacionales
Utilizando compuertas NOR Representar la siguiente ecuacin utilizando compuertas NOR: o F (A, B, C , D) = (A + D) (B + A + C ) C Algebraicamente se puede convertir: F (A, B, C , D) = = (A + D) (B + A + C ) C (A + D) + (B + A + C ) + C
RAE
Sistemas Combinacionales
Utilizando compuertas NOR
RAE
Sistemas Combinacionales
Hasta el momento solo hemos visto chips con compuertas lgicas elementales, con las cuales es posible representar o ecuaciones de conmutacin. o A medida que aumenta la cantidad de compuertas, nos vemos en la necesidad de construir dispositivos lgicos altamente o integrados (VLSI). Los dispositivos VLSI consideran una disminucin en el o tamao (f n sico) nal de la solucin, en el costo por densidad o de compuertas y en la latencia del circuito combinacional (debido a que las interconexiones internas son ms rpidas) . a a Sin embargo es necesario construir un chip distinto, segn sea u la aplicacin, por lo que los costos en diseo son bastante o n altos.
RAE Sistemas Combinacionales y Sistemas Secuenciales
Los Arreglos Lgicos Programables (PLA) son dispositivos o lgicos altamente integrados, diseados de manera genrica. o n e Estos dispositivos se pueden adaptar para ser utilizados en usos espec cos. Los PLA se basan en el hecho de que todas las expresiones lgicas pueden ser representadas como una suma de productos o (SOP).
RAE
Internamente los PLA tienen una estructura regular de compuertas NOT, AND y OR, que se describe de la siguiente forma:
Cada entrada pasa por una compuerta NOT, con lo que se obtiene su complemento. Luego Cada entrada y su complemento estn conectados a a cada compuerta AND. Finalmente cada compuerta AND esta conectada a cada compuerta OR. Las salidas de las compuertas OR corresponden a las salidas del PLA.
RAE
RAE
Sistemas Secuenciales
Hasta ahora solo hemos visto los circuitos combinacionales, cuyas salidas dependen exclusivamente de las entradas. Sin embargo, en los sistemas digitales, es indispensable el poder contar con memoria o bien, con estados internos. De esta manera se puede actuar en base a la historia. En general, un circuito secuencial est compuesto por a circuitos combinacionales y elementos de memoria. Se dice que en un circuito secuencial la salida actual depende de la entrada actual y del estado actual del circuito.
RAE
Sistemas Secuenciales
RAE
Sistemas Secuenciales
La parte combinacional del circuito acepta entradas externas y desde los elementos de memoria. Algunas de las salidas del circuito combinacional se utilizan para determinar los valores que se almacenaran en los elementos de memoria. Las salidas del sistema secuencial pueden corresponder tanto a salidas del circuito combinacional, como de los elementos de memoria.
RAE
Flip-Flop
Estos elementos de memoria son representados mediante unos dispositivos llamados Flip-Flop. Los FLIP-FLOP (FF) estn constituidos por una combinacin a o de compuertas digitales. Estas compuertas estn conectadas a de tal manera que es posible almacenar informacin. o Estas compuertas estn realimentadas y deben lograr cierta a estabilidad para poder almacenar informacin. o
RAE
Flip-Flop S-R
Este dispositivo es llamado Flip-Flop S-R.
Flip-Flop S-R
En el siguiente diagrama se muestra el comportamiento del Flip-Flop S-R, en base a las seales de entrada. n
RAE
Flip-Flop S-R
RAE
Sincronizacin o
Existen sistemas digitales que operan de forma as ncrona o bien s ncrona. En los sistemas as ncronos, los circuitos lgicos pueden o cambiar de estado en cualquier momento en que var una o en ms entradas. a Los sistemas as ncronos son dif de disear, y la tarea de cil n detectar fallas, es ms dif an. a cil u Por otra parte, en los sistemas s ncronos los tiempos de las salidas son discretos y estn dados por una seal de entrada a n denominada reloj (CLK). El CLK corresponde a una seal cuadrada, que se distribuye n en gran parte del sistema, permitiendo sincronizar las transiciones de este.
RAE Sistemas Combinacionales y Sistemas Secuenciales
Flip-Flop Sincronizado
Para sincronizar un Flip-Flop, se puede incluir la seal CLK n como se muestra en la gura:
De esta manera el Flip-Flop toma en cuenta las seales de n entrada S y R unicamente cuando la seal CLK se n encuentre en 1. De otro modo el sistema permanece inalterable.
RAE Sistemas Combinacionales y Sistemas Secuenciales
Flip-Flop Sincronizado
Sin embargo, en este caso la sincronizacin depende del ancho o del pulso de la seal CLK. n Es decir, durante todo el tiempo en que la seal CLK se n encuentre en 1 (alto) las entradas podr variar, resultando an un sistema as ncrono. Y en cambio si el pulso es muy angosto, podr llegar a no ser a detectado. Por estas razones se introduce el trmino canto, que e corresponde a las transiciones del pulso CLK.
RAE
Flip-Flop Sincronizado
El instante en que la seal CLK cambia de 0 a 1, se denomina n canto de subida, y cuando cambia de 1 a 0 se llama canto de bajada. El sincronismo del sistema puede estar dado por una de estas dos transiciones.
RAE
Flip-Flop Sincronizado
Para lograr sincronizar un Flip-Flop mediante cantos, se utiliza un esquema Maestro-Esclavo, en el que se propagan las entradas con la seal CLK. n
Flip-Flop
Existen distintos tipos de Flip-Flop, sin embargo todos cuentan con una entrada CLK para su sincronizacin, adems o a de una salida (Q) y su complemento (Q). Los Flip-Flop var en el nmero de entradas, y en las an u transiciones que stas provocan. e T picamente un Flip-Flop se representan mediante la siguiente gura:
Flip-Flop S-R
Para el Flip-Flop S-R se tienen las siguientes tablas que lo caracterizan: Tabla S 0 0 1 1 caracter stica R Q n+1 0 Qn 1 0 0 1 ??? 1 Tabla de excitacin o Q n Q n+1 S R 0 0 0 0 1 1 0 1 0 0 1 - 0 1 1
RAE
Flip-Flop D
El Flip-Flop D solo cuenta con 1 entrada y esta caracterizado por: Tabla de excitacin o Q n Q n+1 D 0 0 0 0 1 1 1 0 0 1 1 1
RAE
Flip-Flop J-K
El Flip-Flop J-K es muy similar al Flip-Flop S-R, con la diferencia que ste si es consistente cuando ambas entradas e son 1. Tabla J 0 0 1 1 caracter stica K Q n+1 Qn 0 1 0 0 1 1 Qn Tabla de excitacin o Q n Q n+1 J K 0 0 0 0 1 1 1 0 - 1 - 0 1 1
RAE
Flip-Flop T
El Flip-Flop T, al igual que el Flip-Flop D, solo cuenta con 1 entrada. Tabla de excitacin o Q n Q n+1 T 0 0 0 0 1 1 1 0 1 0 1 1
RAE
Sistemas Secuenciales
Como se dijo anteriormente, estos dispositivos son capaces de almacenar informacin, mediante estados. o Se puede decir que en un sistema secuencial las salidas estn a en funcin de las entradas y de un vector de estados. o Los estados estn dados por la informacin que almacenan los a o Flip-Flop, por lo que si alguno de ellos cambia, se puede decir que ha cambiado el estado del sistema secuencial. Como los Flip-Flop se encuentran sincronizados, los cambios de estado solo pueden ocurrir en los cantos de bajada de la seal CLK. n
RAE
Diagramas de Estado
Es posible modelar el comportamiento de los estados de un sistema secuencial, mediante un diagrama de estados. En este diagrama, los nodos representan los estados del sistema, es decir, cada nodo representa una combinacin de o valores espec cos para cada Flip-Flop. Los arcos por su parte representan las transiciones entre los estados, que estn dadas por eventos que se explican en sus a rtulos y son efectuadas s o ncronamente.
RAE
Diagramas de Estado
RAE
Sistemas Secuenciales
Ejemplo de Sistema Secuencial Para comprender mejor el uso de Flip-Flop en los sistemas secuenciales, se desarrollar el siguiente ejemplo: a
RAE
Sistemas Secuenciales
Primer Paso: Ecuaciones Lgicas o Luego se expresan las ecuaciones de las entradas para cada uno de los Flip-Flop. JA = 1 KA = C B JB = C KB = A JC = 1 KC = A + B
RAE
Sistemas Secuenciales
Segundo Paso: Prximos Estados o Utilizando la tabla caracter stica (en este caso la del los Flip-Flop J-K ), se construyen los MK para los siguientes estados. Tabla caracter stica J 0 0 1 1 K 0 1 0 1 Q n+1 Qn 0 1 Qn
RAE
Sistemas Secuenciales
Tercer Paso: Diagrama de Estados Finalmente se dibuja el diagrama de estados, siguiendo las transiciones de los Flip-Flop.
RAE
Sistemas Secuenciales
Otro ejemplo de sistema secuencial Se desea disear un contador de 2 bits, que alterne desde 0 a 3. n El Primer Paso consiste en considera el siguiente diagrama de estados donde X y Y son las salidas esperadas:
Qn q1 q2 q3 q1
RAE
Q n+1 q2 q3 q4 q2
X 0 0 1 1
Y 0 1 0 1
Sistemas Secuenciales
Segundo Paso: Asignacin Secundaria o Se deben asignar strings binarios (distintos) a cada estado. El nmero m u nimo de bits necesarios para representar N estados es log2 N, por lo que para 4 estados se requieren 2 bits. Como los Flip-Flop son los encargados de almacenar los bits, para este caso se requieren 2 Flip-Flop. Luego la tabla Q n Q n+1 00 01 01 10 10 11 11 00 resultante es: X Y 0 0 0 1 1 0 1 1
RAE Sistemas Combinacionales y Sistemas Secuenciales
Sistemas Secuenciales
Tercer Paso: Eleccin de Flip-Flop y Construccin de MK o o Se debe elegir que tipo de Flip-Flop se utilizaran para construir este circuito secuencial. Si se utilizan Flip-Flop tipo D, los MK quedan de la siguiente manera:
Sistemas Secuenciales
Cuarto Paso: Construccin del circuito o Una vez que ya se obtuvieron las ecuaciones, mediante los MK, se puede construir el circuito secuencial.
RAE
Fin...
Fin...
RAE