P. 1
Buses Del Sistema

Buses Del Sistema

|Views: 2.275|Likes:
Publicado porCaryaxo Rama

More info:

Published by: Caryaxo Rama on Aug 21, 2011
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as DOCX, PDF, TXT or read online from Scribd
See more
See less

01/10/2013

pdf

text

original

Buses del Sistema

Los componentes individuales de la placa del sistema están conectados entre sí por sistemas de conexión múltiple conocidos como buses. El bus de sistema está dividido en tres componentes lógicos; el bus de direcciones, el bus de datos y el bus de control. El bus direcciones especifica las posiciones de memoria (direcciones) para las transferencias de datos. El bus datos contiene los datos transferidos, este es bidireccional, es decir, permite escribir datos en la CPU y leerlos desde la CPU. El bus de control contiene varias líneas que se usan para dirigir señales de sincronismo y control a través del sistema. Existen muchos tipos de bus, por ejemplo los buses ISA y PCI las máquinas de IBM, son formas populares de conectar periféricos al sistema.

de de

en

BUS DEL SISTEMA

El bus de direcciones especifica las posiciones de memoria (direcciones) para las transferencias de datos.

El bus de datos contiene los datos transferidos, este es bidireccional, es decir, permite escribir datos en la CPU y leerlos desde la CPU

El bus de control contiene varias líneas que se usan para dirigir señales de sincronismo y control a través del sistema.

El bus es un camino paralelo que conecta una fuente con un destino siempre y cuando tenga una interfaces eléctrica compatible.El conjunto de línea que lo forma es nombrado ancho del bus, ésta determina la cantidad de bits de información que puede viajar a la vez entre la CPU y los componentes. En toda computadora digital existen diferentes tipos de dispositivos conectados al Bus, unos de forma activa y otros de forma pasiva. Los dispositivos de forma activa son aquellos que pueden realizar transferencias de información a través de Bus (denotados como Master), mientras los que solicitan información son considerados como dispositivos pasivos (denotados como Slave). Se conoce que algunos de estos dispositivos pueden operan en ambas formas.

A menudo las señales binarias que emiten los dispositivos no son lo suficientemente fuertes para activar el Bus, en especial si este es relativamente largo o tiene muchos dispositivos conectados. Por esta razón la mayoría de los dispositivos se conectan al Bus a través de una pastilla denominada manejador del Bus para los dispositivos Master, que es en esencia un amplificador digital. En forma parecida, los dispositivos Slave se conectan por medio de receptor del Bus, los que poseen ambas funcionalidad poseen una pastilla llamada transmisor receptor del Bus. Otros aspectos relevantes en el diseño de buses además del número de direcciones y de los valores que puede tratar son: y Sincronización del Bus y Mecanismo de Arbitraje y Manejo de Interrupciones Sincronización del Bus La sincronización del bus no es más que el mecanismo que éste utiliza para efectuar las diferentes transferencias de datos, sin que colisionen los mismos. Existen buses en donde la transferencia se realiza a intervalos de tiempo determinados y otros no utilizan este intervalo de tiempo. A continuación analizaremos estos dos tipos de buses: Síncronos y Asíncronos. Buses Síncronos Son aquellos en que las operaciones de recepción y transmisión de la información se realizan a intervalos de tiempos discretos, sincronizados por un oscilador de cristal que emite ondas cuadradas (Reloj).Entre sus líneas de control se incluye una señal de reloj. El protocolo parala comunicación es fijo y está gobernado por la señal de reloj) se asume que los envíosllegan correctamente. Ventajas: Puede funcionar a gran velocidad y se puede implementar con un sistema secuencialsencillo. Inconvenientes: No es adecuado para mezclar dispositivos con grandes diferencias de velocidad. Su diseño tiene que ser muy cuidadoso. Problema del sesgo del reloj (clockskew).Los buses de memoria suelen ser síncronos.

Buses Asíncronos Son aquellos en que las operaciones de recepción y transmisión de la información no se realizan regidas por un reloj maestro, la longitud de los ciclos del Bus pueden ser cualquiera que se necesite y no se requiere que sea la misma para cada uno de los dispositivos conectados al sistema. Las transmisiones de datos se coordinan con un protocolo dehandshaking entre emisor y receptor: un evento origina el siguiente, y así sucesivamente. Ventajas: Permite la conexión de dispositivos de un amplio rango de velocidades diferentes.Escalan mejor tanto con el número de dispositivos como con los cambios tecnológicos enlos mismos. No hay problemas de sesgo de reloj, por lo que permite distancias más largas. Inconvenientes: Es más lento, debido a la sobrecarga introducida para sincronizar a emisory receptor. Puede necesitar un cierto número de líneas de control adicionales para implementarel protocolo. Es más difícil predecir el tiempo que va a llevar una determinadatransacción.Los buses de E/S son habitualmente asíncronos.

Temporización Otro ejemplo diferente de protocolo handshaking para realizar una lectura asíncrona:

El protocolo comienza con el maestro (el procesador, por ejemplo) poniendo unadirección de memoria en el bus de datos y activando la señal de petición de lectura (ReadReq). 1. El esclavo (la memoria, por ejemplo) ve la petición y coge la dirección de memoria del bus de datos, activando la señal de aceptación (ACK). 2. El maestro ve activa la señal de ACK y libera el bus de datos y desactiva la señal de petición de lectura, que sirve de aviso al esclavo. 3. El esclavo ve la desactivación de la señal de petición y contesta así mismo con la desactivación de la señal de ACK. 4. Cuando el esclavo tiene listo el dato a leer lo pone en el bus y activa la señal que indica que el dato esta listo (DataReady).

5. El maestro ve la señal DataReady, con lo que sabe que el dato está listo en el bus y realiza su lectura. Cuando completa la operación activa la señal de ACK. 6. El esclavo ve la señal de ACK, lo que le dice que el maestro ya tiene el dato leído, y desactiva la señal DataReady y libera el bus de datos. 7. Por último, el maestro responde a la desactivación de DataReady con la bajada de su señal de ACK, lo que da por concluida la transmisión. Ciclos de Bus Es el tiempo que consume el microprocesador para ejecutar algunas de las siguientes operaciones básicas tales como y Lectura a memoria y Escritura a memoria y Lectura a un puerto y Escritura a un puerto y Acceso directo a memoria (DMA) y Reconocimiento de interrupción

Ciclo de lectura en memoria Permite a la CPU obtener información (dato) almacenado en la memoria. Pasos 1. La CPU actualiza el valor del Bus de direcciones con la dirección especificada en el operando fuente de una instrucción. 2. Activa la señal MEMR del microprocesador, la cual indica que se puede acceder al dato apuntado por la dirección especificada. 3. La memoria pone en el Bus de Dato la información de la dirección especificada. 4. La CPU toma la información del Bus y la deposita en registro interno. Ciclo de lectura a puerto Permite a la CPU obtener información(dato) desde un periférico a través de un puerto. 1. La CPU actualiza el valor del Bus de direcciones con la dirección especificada en el operando fuente de una instrucción. 2. Activa la señal IOR del microprocesador, la cual indica que se puede acceder al dato desde el periférico apuntado por la dirección. 3. La memoria pone en el Bus de Dato la información de la dirección especificada. 4. La CPU toma la información del Bus y la deposita en registro interno.

Estructura del bus Clasificación según las características eléctricas: 1. Unidireccionales con un transmisor y múltiples receptores 2. Unidireccionales con múltiples transmisores y un único receptor 3. Bidireccionales Algunas líneas de control típicas son: 1. 2. 3. 4. 5. 6. 7. 8. 9. 10. 11. Escritura en memoria (MemoryWrite) Lectura de memoria (MemoryRead) Escritura de E/S (I/O Write) Lectura de E/S (I/O Read) Transferencia reconocida (Transfer ACK) Petición de bus (Bus Request) Cesión de bus (Bus Grant) Petición de interrupción (InterruptRequest) Interrupción reconocida(Interrupt ACK) Reloj (Clock) Inicio (Reset)

Esquemas de arbitraje El arbitraje del bus es un mecanismo que permite administrar el uso del mismo. Los diferentes dispositivos pueden acceder al uso del bus del sistema, sin que se produzcan colisiones. Gestión del uso del bus por parte de múltiples maestros. Dos factores a considerar: Prioridad Imparcialidad (fairness)

Clasificación genérica de técnicas de arbitraje: Arbitraje en serie (daisychainarbitration). La línea de concesión de bus (grant ) recorre los dispositivos desde el más hasta el menos prioritario. Las prioridades se determinan así en función de la posición del dispositivo en el bus.

Arbitraje paralelo centralizado. Se utilizan múltiples líneas de petición, por las que los diferentes dispositivos piden acceso al bus de forma independiente. Un árbitro centralizado selecciona uno de entre los dispositivos que han solicitado el bus y le notifica que ahora es el maestro del bus.

Arbitraje distribuido por autoselección. Se emplean también múltiples líneas de petición de bus, pero ahora cada dispositivo determina de forma independiente si él es el solicitante de mayor prioridad sin necesidad de un árbitro . Arbitraje distribuido por detección de colisión. Cada dispositivo solicita de forma independiente el bus. En caso de múltiplex peticiones simultáneas de bus se produce una colisión. Una vez detectada la colisión se aplica un esquema que determine el dispositivo que será maestro de bus entre las partes en colisión.

Memoria Son los circuitos que permiten almacenar y recuperar la información. En un sentido más amplio, puede referirse también a sistemas externos de almacenamiento, como las unidades de disco o de cinta. Por lo general se refiere sólo al semiconductor rápido de almacenaje (RAM) conectado directamente al procesador.

La memoria de un ordenador se puede definir como los circuitos que permiten almacenar y recuperar la información. En un sentido más amplio, puede referirse también a sistemas externos de almacenamiento, como las unidades de disco o de cinta. Hoy en día se requiere cada vez más memoria para poder utilizar complejos programas y para gestionar complejas redes de computadores. Propiedades de la memoria y Capacidad de la memoria y Tiempo de acceso y Costos por bit CAPACIDAD DE LA MEMORIA La capacidad de la memoria o capacidad de almacenamiento viene definida por el número de bits de almacenamiento existente y el número de la longitud de palabras, la capacidad de la memoria se indica en Kbytes, en un sistema la capacidad puede ampliarse indefinidamente, sin que tengan que cambiarse las unidades de E/S ni la CPU, las etapas de ampliación pueden ser:

1 2 4 8 16 32 65 131 262
TIEMPOS DE ACCESO

024 048 096 192 384 768 536 072 144

Kbytes Kbytes Kbytes Kbytes Kbytes Kbytes Kbytes Kbytes Kbytes

El tiempo de acceso es el tiempo que se necesita para localizar y leer una información almacenada; el tiempo de acceso es una característica importante para determinar la velocidad de resolución de un sistema, conociendo el tiempo de acceso se puede predecir el tiempo necesario para procesar un trabajo, si algunas localidades de la memoria se alcanzan más rápidamente que otras se suele tomar el valor promedio de todas ellas, se habla entonces del tiempo de acceso promedio. COSTOS POR BIT Los costos por bit comprenden los gastos de adquisición de una memoria referidos únicamente a un solo bit, si al adquirir una memoria se establece un limite de gastos que no ha de ser sobrepasado, puede apreciarse que cuando más grande se elija la capacidad de la memoria, mayor será el tiempo de acceso, en cambio si se requiere una capacidad mínima los costos disminuirán a medida que aumentan los tiempos de acceso. La XT era una computadora basada en el microprocesador 8086/8088, su bus de direcciones era de 20 bits, por lo que podía direccionar solamente 1 Mb. o 1024 Kb. de los cuales los primeros 640 Kb. son memoria RAM, y los 384 Kb. restantes son reservados para ROM y memoria de video.

Elementos que la componen Una memoria vista desde el exterior, tiene la estructura mostrada en la figura 3-1. Para efectuar una lectura se deposita en el bus de direcciones la dirección de la palabra de memoria que se desea leer y entonces se activa la señal de lectura (R); después de cierto tiempo (tiempo de latencia de la memoria), en el bus de datos aparecerá el contenido de la dirección buscada. Por otra parte, para realizar una escritura se deposita en el bus de datos la información que se desea escribir y en el bus de direcciones la dirección donde deseamos escribirla, entonces se activa la señal de escritura (W), pasado el tiempo de latencia, la memoria escribirá la información en la dirección deseada. Internamente la memoria tiene un registro de dirección (MAR, memoryaddressregister), un registro buffer de memoria o registro de datos (MB, memory buffer, o MDR, memory data register) y, un decodificador como se ve en la figura 3-2. Esta forma de estructurar la memoria se llama organización lineal o de una dimensión. En la figura cada línea de palabra activa todas las células de memoria que corresponden a la misma palabra. La memoria de un ordenador se puede definir como los circuitos que permiten almacenar y recuperar la información. En un sentido más amplio, puede referirse también a sistemas externos de almacenamiento, como las unidades de disco o de cinta. Hoy en día se requiere cada vez más memoria para poder utilizar complejos programas y para gestionar complejas redes de computadores.

Por otra parte, en una memoria ROM programable por el usuario con

organización lineal, las uniones de los diodos correspondientes a lugares donde deba haber un "0" deben destruirse. También se pueden sustituir los diodos por transistores y entonces la célula de memoria tiene el esquema de la figura 3-3 en este caso la unión que debe destruirse para grabar un "0" es la del emisor.

En el caso de una memoria RAM estática con organización lineal cada célula de memoria toma la forma mostrada en la figura 3-4. En este esquema las primeras puertas AND sólo son necesarias en el una de las células de cada palabra. Se debe fomentar la necesidad de la puerta de tres estados a la salida del biestable: esta puerta se pone para evitar que se unan las salidas de los circuitos de las células de diferentes palabras a través del hilo de bit. Si esa puerta no se pusiera (o hubiera otro tipo de puerta en su lugar, como una puerta AND) la información correspondiente a la palabra activa entraría por los circuitos de salida de las demás células, lo que los dañaría. Organizar 1a memoria de esta forma, tiene el inconveniente de que la complejidad del decodificador crece exponencialmente con el número de entradas y, en una memoria de mucha capacidad, la complejidad del decodificador la hace inviable. Esto hace necesaria una alternativa que simplifique los decodificadores. Esta alternativa la constituye la organización en dos dimensiones en que los bits del registro de dirección se dividen en dos partes y cada una de ellas va a un decodificador diferente. En este caso, las líneas procedentes de ambos decodificadores (X e Y) se cruzan formando un sistema de coordenadas en que cada punto de cruce corresponde a una palabra de memoria. Dado que en cada decodificador sólo se activa una línea, sólo se activará la palabra correspondiente al punto de cruce de las dos líneas activadas. Fácilmente se puede comprender que los decodificadores se simplifican mucho ya que cada uno tiene la mitad de entradas que en el caso anterior. Hay

que decir, sin embargo, que la célula de memoria se complica un poco porque hay que añadir una puerta AND en cada palabra para determinar si coinciden las líneas X e Y. La organización de la memoria en dos dimensiones también es útil para las memorias dinámicas ya que el refresco de estas memorias se realiza por bloques y éstos pueden coincidir con una de las dimensiones (la que corresponda a los bits de dirección de mayor peso). En la práctica, las memorias dinámicas son más lentas que las estáticas y además son de lectura destructiva, pero resultan más baratas, aunque necesiten circuitos de refresco, si la memoria no es de mucha capacidad. Las memorias almacenan datos, programas y direcciones. Y podríamos describirla de la siguiente forma: Celda básica de memoria: BIESTABLE

R S

Q Q

En el caso de que R=0 y S=0, la salida permanece constante (MEMORIA). Memoria de 1 bit.

Existen varios tipos de memoria, a saber: a) ROM, b) RAM, c) Caché. Memoria ROM Los fabricantes de computadoras siempre acompañan el hardware del que nos proveen con ciertas rutinas de software básicas para comunicación con los dispositivos a bajo nivel. El Sistema Operativo maneja la comunicación con los dispositivos a través de estas rutinas. El conjunto de estas rutinas se conoce como el BIOS (Basic Input Output System = Sistema Básico de Entrada y Salida), que entra en acción desde el momento en que se enciende la computadora: revisa la presencia y el estado de los dispositivos conectados al sistema, la cantidad de memoria disponible, transfiere el control al registro de arranque, etc. Estas rutinas son colocadas por el fabricante en un chip especial de memoria que va montado sobre la tarjeta madre (Motherboard) y por lo general el conjunto de estas rutinas no cambia y no debe ser alterado por los usuarios. Por ello ese chip especial de memoria es de solo lectura : ReadOnlyMemory(ROM) = Memoria de solo lectura.Hay varios tipos de ROM que pueden ser utilizados en una computadora personal: PROM

Programable Read-OnlyMemory = Memoria Programable de Solo Lectura. Se programa utilizando un tipo de dispositivo conocido como Quemador PROM o Programador PROM, el cual almacena permanentemente las instrucciones binarias en el chip.

EPROM Erasable Programable Read-OnlyMemory = Memoria Borrable y Programable de Solo Lectura. Este tipo de chip puede reprogramarse. Contiene una ventana de cuarzo a través de la cuál se exponen los circuitos interiores del chip. Cuando se aplica luz ultravioleta a través de la ventana se produce una reacción química que borra el EPROM. Para hacer el borrado y la reprogramación se debe retirar el chip de la computadora. EEPROM ElectronicallyErasable Programable Read-OnlyMemory = Memoria Electrónicamente Borrable y Programable de Solo Lectura. La mayoría de las computadoras actuales poseen este tipo de chip de ROM. Puede reprogramarse sin ser extraído de la computadora, para lo cual debe utilizarse un software especializado. FLASH ROM Soluciona el problema de la lentitud de la reprogramación de la memoria: la realiza en bloques de 512 byte. Esto impide que se puedan reprogramar solo pequeñas porciones de la ROM, pero debido a la velocidad, no es un problema. Los fabricantes permiten que se bajen las actualizaciones de las ROM desde Internet. Memoria Cache El intercambio de datos entre la CPU y la memoria RAM es una de las tareas que se hacen con mayor frecuencia. Dado que la RAM es mucho más lenta que la CPU se ha incorporado a la CPU y a la Motherboard, un circuito de memoria Caché, la cuál es una memoria de alta velocidad. Esta es una de las cosas que mejora el desempeño del sistema en general. La memoria Caché es un circuito de memoria de alta velocidad en el que se almacenan bloques de instrucciones del programa en ejecución y un bloque de datos del conjunto de datos que se está utilizando. Funcionamiento: La memoria caché funciona de la siguiente manera: Cuando un programa está ejecutándose y la CPU necesita ir a traer datos (o más instrucciones) a la RAM, primero verifica que los datos estén en la memoria caché. Si no están, traerá una copia de esos datos a la CPU y también realizará una copia en la memoria caché. La próxima vez que los necesita, los irá a buscar a la memoria caché, de donde los podrá extraer más rápidamente. El último bloque de datos leído desde la RAM también se copia en la memoria caché. Este bloque es, con mucha probabilidad, el mismo que se necesitará en la próxima lectura de datos.

Clasificación de memorias por formas de acceso: y y y Memoria de Acceso Aleatorio (RAM) Acceso serie (LIFO, FIFO) Asociativas (CAM)

Memoria RAM La memoria está dividida en diferentes celdas, cada una de ellas con un campo de direcciones y otro de datos

Dirección 1 Dirección 2

DATO 1 DATO 2

.
Dirección i

.
DATO i

El campo dirección está formado por n bits, de manera que podamos direccionar de manera única cada celda de datos. El campo DATO está formado por m bits.

BDIR

BDAT

n bits

m bits

La memoria es, a efectos del circuito asociado, un bloque con dos buses, el de direcciones (BDIR) y el de datos (BDAT). Se coloca la dirección requerida en el bus de datos; tras un tiempo de acceso, se obtienen los datos en el bus de datos (si estamos leyendo). ESTE TIEMPO DE ACCESO ES EL MISMO PARA TODOS LOS DATOS EN UNA MEMORIA DE ACCESO ALEATORIO

Tipos y Aplicaciones Registros de Desplazamiento (Controladoras de Diskette) Estáticos: Los impulsos de desplazamiento pueden desaparecer por tiempo indefinido: la información debe permanecer por tiempo indefinido. Dinámicos: Si los impulsos desaparecen, la información se PIERDE. Los impulsos se aplican siempre (estructura de anillo). Es preciso utilizar circuitería adicional para leer, escribir, etc. Memorias FIFO First In-First Out.La primera información que entra es la primera en salir. La escritura va de la entrada a la primera posición vacía Memorias LIFO Last In-First Out.La última información en entrar es la primera que sale Memoria Asociativa La búsqueda de información no se basa en direcciones. Se suministra el propio dato; se trata de observar si se encuentra en la memoria. Lo que haya en memoria puede ser todo el dato o bien solo un campo de entre varios, pero no existe un bus de direcciones como tal. La escritura puede ser aleatoria o con lectura previa.

Clasificación de memorias de acceso aleatorio en función de E/S

De sólo lectura

ROM PROM EPROM EEPROM

De lectura y escritura

S-RAM D-RAM

Memorias de Solo Lectura: memoria ROM

Memorias en las que, en funciona-miento normal, solo podemos leer. Celda básica: si en el bit m-ésimo de la palabra n-ésima hay un 1 ,
Palabra n-ésima Bit m-ésimo A0 A1 DEC

D0 D1 D2 D3

Líneas de Palabra

Si en el bit m-ésimo de la palabra nésima hay un 0 , no hayconexión

Líneas de Bit

Puertos Triestado (transmisión) X3 X2 X1 X0 DATOS ACCESIBLES

Memorias de Solo Lectura: memoria PROM Las memorias ROM vienen grabadas de fábrica (cuando se realiza el propio componente de silicio). El usuario a veces quiere grabar su propia memoria ROM. Surgen las memorias PROM, PROGRAMMABLE-ROM. Se utiliza un programador, que programa la ROM en cuestión de minutos.

Memorias de Solo Lectura: memoria EPROM Una vez fundido el fusible de la PROM, no se puede regenerar. Surgen las memorias EPROM y EEPROM, que se basan en transistores MOS de puerta flotante, y que pueden REPROGRAMARSE. EPROM: ERASABLE-PROGRAMMABLE-ROM. Se borra mediante luz UV (5-20 minutos). PROGRAMACIÓN: Se aplica una tensión lo suficientemente elevada en la puerta NO aislada, de manera que se llega a cargar la puerta flotante (ruptura temporal del aislante). Al quitar la tensión de la puerta no aislada, la puerta flotante mantiene su carga (70% durante 10 años). Cuando se seleccione esa celda, la carga que hay en la puerta flotante impide que el transistor conduzca. BORRADO: se aplica luz ultravioleta que hace que el aislante alrededor de la puerta flotante conduzca, vaciándose de cargas. Existen memorias que también pueden borrarse eléctricamente. PROGRAMMABLE-ROM. PROGRAMACIÓN: Idéntica a la EPROM BORRADO: Se aplica una tensión al propio aislante de la puerta flotante, de manera que se descarga la misma.El borrado ocurre en un destello . Son las Flash EPROM, o memorias Flash . Memorias de Lectura/Escritura: RWM Las memorias de lectura y escritura son generalmente memorias RAM. Las memorias RAM pueden ser volátiles o no volátiles (dependiendo de si se pierde o no la información al quitar la ALIMENTACIÓN del circuito). MEMORIAS S-RAM: Las memorias estáticas (STATIC-RAM) guardan la información en memoria desde que se escribe hasta que se vuelve a escribir. NO es necesario refrescar los datos. Tienen entradas de direcciones, entradas y salidas de datos, y entradas de control. Formados por entre 4 y 6 transistores por bit. MEMORIAS D-RAM: Las memorias dinámicas (DINAMIC-RAM) necesitan ser refrescadas periódicamente, pues si no la información se pierde. También tienen entradas de direcciones, entradas y salidas de datos, y entradas de control. Formadas por 1 transistor por bit. Se almacena la información en un condensador, que debe recargarse periódicamente (fugas, pérdidas). Un SIMM o DIMM es una tarjeta instalable con un número de chips de RAM que entra en un socket en el motherboard. Diferencia entre SIMM y DIMM : Los DIMMs tienen 168 pines en dos filas de contactos (una fila en cada lado de la tarjeta). Los SIMM tienen 72 o 30 contactos que son los mismos en ambos lados de la tarjeta. SIMMs vienen en dos versiones: EEPROM: ELECTRICALLY ERASABLE-

y y

30 pines (aprox. 7.5 cm. de longitud) 72 pines. (aprox. 10 cm. de longitud)

DIMMs
y

168 pines. (aprox. 12.5 cm. de longitud)

¿Pines, qué son? : son las barras doradas verticales en la parte de debajo del modulo de memoria. PC-386 Normalmente usa SIMMs de 30 pines. PC-486 Puede tener SIMMs de 30 pines y/o 72 pines. Pentium Puede tener SIMMs de 72 pines y/o DIMMs de 168 pines. Con paridad y sin paridad: Bit de paridad :Es un bit adicional a cada byte que se utiliza para tener un chequeo de la integridad de cada byte en el sistema. Paridad par: Si se tiene un número par de bits en 1, la paridad creada es 1, haciendo que de los 9 bits, siempre halla un número impar de bits en 1. Paridad 7 6 5 4 3 2 1 0 0 10110011 1 00110011 La memoria con paridad por cada byte, almacena un bit adicional, teniendo así 9 bits por cada byte. Velocidad de la memoria -9 1 ns = 1 x 10 segundos. Otro dato es la velocidad de la memoria. Muchas de las PC s actuales usan RAM de 60 o 70 nanosegundos. Si la PC requiere RAM de 70 ns, está bien si se usan chips más rápidos de 60 ns aunque probablemente no se note un incremento en la velocidad. No se compre RAM que sea más lenta que la requerida, porque no funcionará en el sistema. Mejorando la tecnología de la RAM Memorias EDO :memoria con salida de datos extendida (EDO "Extended Data Output"), da a los nuevos sistemas un empuje adicional en velocidad. La memoria EDO reduce la cantidad de tiempo que toma al CPU leer datos de memoria DRAM síncrona (SDRAM) : incrementa el rendimiento sincronizando la velocidad de la memoria con el bus del procesador. DDR La principal diferencia entre los módulos de memoria DDR y DDR2, es que la primera ha llegado a su límite en el ancho de banda para la transmisión de datos en 333 MHz, mientras que la segunda inicia en los 400 MHz con un potencial para llegar hasta 4.2 GHz. Hoy día, el más avanzado tiene una velocidad de 667 MHz, que a final de cuentas se traduce en un mejor desempeño para la PC.

"La principal pregunta que recibimos de los usuarios es que sí podrán colocar los nuevos módulos de memoria DDR2 en sus computadoras para darles mayor velocidad. La respuesta es que sólo cuando ya vengan con este tipo de memoria, porque los chipsets tienen diferencias; entonces un módulo de memoria DDR2 no funcionará en una máquina con memoria DDR", explicó el representante de Kingston. El ejecutivo indicó que con el uso de la fuerza se podrían ensamblar los módulos de memoria DDR2 en los chipsets de memoria DDR e incluso pueden funcionar; pero, de cualquier forma, a la velocidad que correrán será el del chipset, es decir, 333 MHz, razón por la que no tendrán alguna ventaja. Por tanto, los usuarios deberán conocer qué tipo de chipset tiene su computadora y si acepta los nuevos módulos DDR2, para evitar combinarlos con la anterior tecnología. En el caso de Kingston, esta compañía cuenta con un sitio donde se introduce el modelo de computadora y le dice cuál es el número de parte que requiere.

Guía de Autoestudio

La Unidad estará dividida en los siguientes temas: 1. 2. 3. 4. Bloques Funcionales Funcionamiento de los buses del Sistema Transmisión de Buses Memorias

Durante el curso, los estudiantes estarán organizados en grupos de hasta tres integrantes. A cada grupo se le asignará un tema. A continuación se describen las actividades que deberá realizar el grupo al que se le asigne el tema. Tema 1: Bloques Funcionales Elabore un Mapa Conceptual de la Unidad, el que será expuesto al plenario. Durante la exposición, los alumnos deberán realizar una representación dramática de la forma en que funcionan cada uno de los bloques funcionales descritos en la unidad.

Tema 2: Funcionamiento de los Buses del Sistema Los integrantes del grupo harán una representación dramática del funcionamiento de los buses del sistema. Para ello, podrán pedir la colaboración de otros alumnos, si fuese necesario, con el objetivo de representar todos los elementos que intervienen en el funcionamiento de los buses. Tema 3: Transmisión de buses Elabore un diagrama de flujo de la forma en que los distintos tipos de buses realizan la transmisión de datos (Síncronos y Asíncronos). Igualmente deberán representar a manera de drama, la forma en que se aplican los diferentes métodos para el arbitraje de los buses. Tema 4: Memorias: El grupo deberá realizar una exposición al plenario, utilizando algún organizador gráfico (Mapa Conceptual, Mapa Semántico, Flujograma, Red Conceptual, etc.),

You're Reading a Free Preview

Descarga
scribd
/*********** DO NOT ALTER ANYTHING BELOW THIS LINE ! ************/ var s_code=s.t();if(s_code)document.write(s_code)//-->