MICROCONTROLADORES

TMS 320F28335
El TMS320C2000 Piccolo microcontrolador (MCU) Experimentador Kit es un mtodo rpido, fcil, de bajo costo para Evaluar la familia TMS320C28x de dispositivos. El kit se compone de una estacin de acoplamiento y la eleccin de un F28x controlCARD. La estacin base es una placa base pequea que acepta cualquiera de los plug-in controlCARDs y le da acceso a todos los dispositivos GPIO F28x y seales de ADC. Adems, tambin dispone de dos reas de creacin de prototipos (uno a cada lado del conector DIMM100) con una matriz de 0,1 "espacio plateado travs de los agujeros para el alambre-embalaje y soldadura.

 Otras caractersticas de la estacin de acoplamiento son: En la placa de emulacin de USB o la capacidad de utilizar un emulador JTAG externos Capacidad para utilizar el USB de 5 V para alimentar la tarjeta o utilizar una fuente de alimentacin externa. UART comunicaciones conector de cabecera Inicio puentes para todos los modos de arranque cubiertos por F280xx y dispositivos F2833x 5.0 V para el suministro de prototipos zona 3.3-V para el suministro de prototipos zona Todas las seales clave de acceso a travs de pernos encabezado claramente etiquetados

Caracteristicas
Alto Rendimiento de Tecnologa CMOS esttica - con hasta 6 entradas de captura de eventos - Hasta 150 MHz (tiempo de ciclo 6,67 ns) - Hasta 2 interfaces de codificador de cuadratura Ncleo 1.9-V/1.8-V, 3.3-VI / Diseo O - - Hasta 8 32-bit/Nine temporizadores de 16 bits Alto rendimiento de 32 bits de la CPU (TMS320C28x) Tres temporizadores de 32 bits de la CPU - IEEE-754 de una sola precisin de punto flotante Perifricos Puerto serie Unidad (FPU) (F2833x solamente) - Hasta 2 mdulos de la CAN - 16 x 16 y 32 x 32 operaciones MAC - Hasta 3 SCI (UART) Mdulos - 16 x 16 de doble MAC - Hasta 2 mdulos de McBSP (Configurable como - Bus de Harvard Arquitectura SPI)

 - Respuesta rpida interrupcin y del proceso - Un mdulo de SPI - Tarjeta de memoria unificada modelo de programacin - Una Interamericano de circuito integrado (I2C) Bus - Cdigo de elevada eficiencia (en C / C + + y la Asamblea General) ADC 12-bit, 16 canales Seis canales controlador DMA (para McBSP ADC, - Tasa de conversin de 80 ns ePWM, XINTF y SARAM) - 2 x 8 canales de entrada del multiplexor 16-bit o interfaz externa de 32 bits (XINTF) - Dos de muestra y retener - Ms de 2 millones x 16 Direccin Reach - Single / conversiones simultneas Memoria on-Chip - Referencia interna o externa

- F28335/F28235: 256K x 16 Flash, 34K x 16 Hasta individualmente programables 88, SARAM multiplexados pines GPIO Con la entrada de filtrado - F28334/F28234: 128K x 16 Flash, 34K x 16 Lmites JTAG Escanear de apoyo (1) SARAM Avanzado caractersticas de emulacin - F28332/F28232: 64K x 16 Flash, 26K x 16 - Anlisis y SARAM punto de interrupcin Funciones - Depurar en tiempo real a travs de hardware - 1K x 16 OTP ROM Apoyo para el Desarrollo Incluye ROM de inicio (8K x 16) - ANSI C / C + + Compiler / ensamblador / vinculador - Con Modos de Arranque de software (a travs de SCI, SPI, - Compositor Cdigo Studio IDE CAN, I2C, McBSP, XINTF y en paralelo que E / S) - Las tablas estndar de matemticas - DSP / BIOS Reloj y Control - Control de Motores digitales y bibliotecas digitales de software de alimentacin - Cambia la relacin dinmica PLL Modos Baja potencia y ahorro de energa oscilador on-chip - IDLE, modos de espera, HALT compatibles - temporizador Watchdog Mdulo - Deshabilitar relojes perifricos individuales

 GPIO0 a GPIO63 Pins Se puede conectar a Opciones Paquete: Uno de los principales ocho interrupciones externas - Sin plomo, verde Embalaje La expansin perifrica de interrupcin (PIE) del bloque FLATPACK cudruple Delgado (PGF) que soporta los 58 interrupciones perifricas - BGA MicroStar (ZHH) 128-Bit clave de seguridad / bloqueo - BGA de plstico (ZJZ) - Protege Flash / OTP / Bloques de RAM Opciones de Temperatura: - Evita la ingeniera inversa del firmware - R: -40 C a 85 C (PGF, ZHH, ZJZ) Perifricos de control reforzada - S: -40 C a 125 C (ZJZ) - Hasta 18 salidas PWM - Q: -40 C a 125 C (ZJZ) - Hasta 6 salidas HRPWM Con la Resolucin MEP 150 ps (1) IEEE 1149.1-1990 Puerto acceso estndar de ensayo y la exploracin del lmite Arquitectura