Está en la página 1de 4

Multiplexor

.-

Los multiplexores son representados en diagramas de bloques como trapezoides isósceles

Veamos ahora la implementación de multiplexores a nivel SSI. Para el caso de un multiplexor de 2 entradas y una salida (quien por supuestorequiere sólo una línea de selección) el circuito sería:

El valor de la salida Y depende de los valores lógicos presentes en las entradas de datos y la selección.El multiple de 4 e tradas es un multiple r de 4 líneas a 1. La figura muestra el diagrama de bloques del multiple or. Las entradas son I0. I1. I2 e I 3 y la selección viene dada por las entradas S0 y S1. el circuito asociado se implementa . En consecuencia. © © ¨  M §¦ ¥ ¤£ ¢   ¡ ¡ x - © .

La selección de una línea de salida especifica se controla por medio de los valores de los bits de n líneas de selección. Se muestra un Demultiple or de 1 a 4 líneas. De-m Un Demultiple or es un circuito combinacional que recibe información en una sola línea y la transmite a una de 2n líneas posibles de salida. La entrada de datos se encuentra en común a todas las AND. La operación es contraria al multiple or. La figura muestra el diagrama de bloques del Demultiple or. Las líneas de selección de datos activan una compuerta cada ve y los datos de la entrada pueden pasar por la compuerta hasta la salida de datos determinada. ! " # !    ex - ! ..