UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Per, Decana de Amrica)

Facultad de Ingeniera de Sistemas e Informtica

Circuitos Digitales

TEMA PROFESOR

: Cuestionario final del Laboratorio 2 : Casimiro Pariasca

INTEGRANTES:
Quispe Martel, Jean Carlos 09200045 Mondragon Pantigoso, Marco A. 08200042 HuapayaSilupu, Luis.09200090 Delgado Bustamante,Jos Manuel 09200083

Ciudad Universitaria, Mayo 2011

III. PROCEDIMIENTO EXPERIMENTAL

1. TABLA DE VERDAD 1.1 Operador NOT(CI 7404)

Figura 1

Figura 2 Puerta NOT Entrada A 0 1 Salida B 1(Fig.1) 0(Fig.2)

1.2 Operador OR(CI 7432)

Figura 1

Figura 2

Figura 3

Figura 4 Puerta OR Entrada A 0 0 1 1 B 0 1 0 1 Salida C 0(Figura 1) 1(Figura 2) 1(Figura 3) 1(Figura 4)

1.3 Operador AND(CI 7408)

Figura 1.

Figura 2.

Figura 3.

Figura 4. Puerta AND Entrada A 0 0 1 1 B 0 1 0 1 Salida C 0(Figura 1) 0(Figura 2) 0(Figura 3) 1(Figura 4)

1.4 Operador NOR(CI 7427= CI7432-CI7404)

Figura 1.

Figura 2.

Figura 3.

Figura 4. Puerta NOR Entrada A 0 0 1 1 B 0 1 0 1 Salida C 1(Figura 1) 0(Figura 2) 0(Figura 3) 0(Figura 4)

1.5 Operador NAND

Figura 1.

Figura 2.

Figura 3.

Figura 4.

Puerta NAND Entrada A 0 0 1 1 B 0 1 0 1 Salida C 1 (Figura 1) 1 (Figura 2) 1 (Figura 3) 0 (Figura 4)

1.6 Operador XOR

Figura 1.

Figura 2.

Figura 3.

Figura 4.

Puerta XOR Entrada A 0 0 1 1 B 0 1 0 1 Salida C 0 1 1 0

2. HABILITACION/INHABILITACION FORMAS DE ONDA 2.1 Operador OR

Figura 1.

Figura 2.

Figura 3.

Figura 4. A=Control, B=seal de entrada Puerta OR Entrada(V) A 0 0 1 1 B 0 1 0 1 Salida(V) C 0(Figura 1) Habilitado 1(Figura 2) 1(Figura 3) Inhabilitado 1(Figura 4)

2.2 Operador AND(CI 7408)

Figura 1.

Figura 2.

Figura 3.

Figura 4.

A=Control, B=seal de entrada Puerta AND Entrada A 0 0 1 1 B 0 1 0 1 Salida C 0(Figura 1) Inhabilitado 0(Figura 2) 0(Figura 3) Habilitado 1(Figura 4)

2.3 Operador NOR(CI 7427= CI7432-CI7404)

Figura 1.

Figura 2.

Figura 3.

Figura 4. A=Control, B=seal de entrada Puerta NOR Entrada A 0 0 1 1 B 0 1 0 1 Salida C 1(Figura 1) Habilitado 0( Figura 2) 0(Figura 3) Inhabilitado 0(Figura 4)

2.4 Operador NAND

Figura 1.

Figura 2.

Figura 3.

Figura 4.

Puerta NAND Entrada A 0 0 1 1 B Salida C

0 1 (Figura 1) Inhabilitado 1 1 (Figura 2) 0 1 (Figura 3) Habilitado 1 0 (Figura 4)

2.5 Operador XOR

Figura 1.

Figura 2.

Figura 3.

Figura 4.

A=Control, B=seal de entrada Puerta XOR Entrada Salida A 0 0 1 1 B 0 1 0 1 C 0 Habilitado 1 1 Habilitado(SEAL INVERTIDA) 0

3.

Utilizando CI 7400 implementa y verificar la tabla de verdad de un circuito que produzca:

a) 1 Compuerta INVERSOR

De 0 invertido a 1 = Prendido

De 1 invertido a 0 = Apagado

b) 1 Compuerta AND de dos entradas

0-0 = Apagado

0-1 = Apagado

1-0 = Apagado

1-1 = Prendido

c) 1 Compuerta OR de dos entradas:

0-0 = Apagado

0-1 = Prendido

1-0 = Prendido

1-1 = Prendido

d) 1 Compuerta NOR de dos entradas

0-0 = Prendido

0-1 = Apagado

1-0 = Apagado

1-1 = Apagado

e) 1 Compuerta XOR de dos entradas:

0-0 = Apagado

0-1 = Prendido

1-0 = Prendido

1-1 = Apagado

f)

1 Compuerta NAND de tres entradas:

0-0-0 = Prendido

0-0-1 = Prendido

0-1-0 = Prendido

0-1-1 = Prendido

1-0-0 = Prendido

1-0-1 = Prendido

1-1-0 = Prendido

1-1-1

= Apagado

4) Implementacin de XOR:

a)AND-OR-NOT

0-0 = Apagado

0-1 = Prendido

0-0 = Prendido

0-1 = 0 Apagado

b) NAND

0-0 = Prendido

0-1 = Prendido

1-0 = Prendido

1-1 = Apagado

IV. CUESTIONARIO FINAL

1. Cules son las tecnologas utilizadas en la fabricacin de componentes digitales?. Explique las caractersticas de los TTL y CMOS indicando sus ventajas y desventajas?. La tecnologa digital se define en oposicin a lo que denominaramos tecnologas analgicas. Cuando hablamos de analgico o digital nos referimos a la forma de representar la informacin entendiendo informacin en sentido amplio.

Tradicionalmente, la informacin, las seales de todo tipo, se medan y procesaban con tecnologa analgica. En tecnologa analgica, una informacin o una seal, se representa por otra anloga (de ah el nombre) que vara de forma continua conforme vara la seal original. El carcter fundamental de la tecnologa analgica es esta de seales continuas. Frente a la alternativa analgica, surge la alternativa digital. En el caso de seales digitales, no nos movemos en rangos continuos de seal, sino que se utilizan valores discretos es decir, discontinuos (discretos, dicho para andar por casa, es a saltos ). Aunque, a primera vista, parece una opcin de ms calidad la analgica, la opcin digital presenta muy fuertes ventajas y de hecho la tecnologa actual opta, en muchos casos, por lo digital. TTL y CMOS indicando sus ventajas y desventajas Ventajas y desventajas CMOS La familia lgica tiene una serie de ventajas que la hacen superior a otras en la fabricacin de circuitos integrados digitales: * El bajo consumo de potencia esttica, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS slo experimentar corrientes parsitas. Esto es debido a que en ninguno de los dos estados lgicos existe un camino directo entre la fuente de alimentacin y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS bsico se encuentra en la regin de corte en estado estacionario. * Gracias a su carcter regenerativo, los circuitos CMOS son robustos frente a ruido o degradacin de seal debido a la impedancia del metal de interconexin. * Los circuitos CMOS son sencillos de disear.

* La tecnologa de fabricacin est muy desarrollada, y es posible conseguir densidades de integracin muy altas a un precio mucho menor que otras tecnologas Algunos de los inconvenientes son los siguientes: * Debido al carcter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lgicas. * Son vulnerables a latch-up: Consiste en la existencia de un tiristor parsito en la estructura CMOS que entra en conduccin cuando la salida supera la alimentacin. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentacin de los circuitos integrados. El latch-up produce un camino de baja resistencia a la corriente de alimentacin que acarrea la destruccin del dispositivo. Siguiendo las tcnicas de diseo adecuadas este riesgo es prcticamente nulo. Generalmente es suficiente con espaciar contactos de sustrato y pozos de difusin con suficiente regularidad, para asegurarse de que est slidamente conectado a masa o alimentacin. * Segn se va reduciendo el tamao de los transistores, las corrientes parsitas empiezan a ser comparables a las corrientes dinmicas (debidas a la conmutacin de los dispositivos). Ventajas y desventajas TTL Alimentacin de 5V con un voltaje mnimo de 4.75 y un voltaje mximo de 5.25, por debajo del voltaje mnimo el componente puede no funcionar correctamente y por encima del voltaje mximo se puede daar. Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz. Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas).

2.

Muestra y defina en la curva caracterstica de transferencia de voltaje para una compuerta inversora: VIH,VOL,VIL,VOH

VOH : Ser la tensin de salida para la que consideramos que cuando se supera, el estado del dispositivo esta en V(1). VOL : Cuando la tensin es inferior a ste valor el dispositivo estar en V(0) VIL : Es la tensin de entrada por debajo de la cual considero que la entrada est en estado 0. VIH : Es la tensin de entrada por encima de la cual considero que la entrada est en estado Los valores comprendidos entre VIH y VIL y entre VOH y VOL determinan zonas inciertas de tensin. 3. Definir : velocidad o tiempo de propagacin, disipacin de potencia, inmunidad al ruido, carga del circuito (fan in, fan out) El tiempo de propagacin en redes de ordenadores, es el tiempo transcurrido desde que la informacin es transmitida hasta que la informacin llega al receptor. El tiempo de propagacin depende de la densidad del material del que est hecho el medio de transmisin. Esta densidad puede cambiar dependiendo de otros factores, incluyendo la temperatura del material. Disipacin de potencia Debido al tamao relativamente reducido de los transistores y otros semiconductores de potencia, en general no son capaces de disipar toda la potencia que producen sin calentarse excesivamente, con el consiguiente riesgo de destruccin. Por este motivo es necesario acompaarlos de algn elemento que facilite la eliminacin de esa potencia. Tal es la funcin del disipador (heatsink).

Inmunidad al ruido Tericamente, el ruido de modo comn se acopla por igual a cada conductor de un par trenzado perfectamente simtrico. Los transceptores de modo diferencial detectan la diferencia entre las magnitudes pico a pico de ambas seales de un par trenzado mediante una operacin de sustraccin. En un sistema de cableado perfectamente simtrico, la seal de modo comn inducida aparecera como dos tensiones iguales que el transceptor simplemente anula en el proceso de sustraccin, dando como resultado, por lo tanto, una inmunidad perfecta al ruido. Carga del circuito(fan in, fan out)el primero hace referencia a la capacidad de una compuerta de permitir o absorber corriente de otras compuertas y el segundo a su capacidad de entregar corriente de la compuerta. 4. Dibujar smbolos lgicos alternativos y la tabla de verdad para cada una de las compuertas lgicas bsicas.

CONECTOR/COMPUERTA, ENTRADA(S), SALIDANOMBRETABLA DE VERDAD A 0 1 Z 0 1

AMORTIGUADOR

buffer

A Y AND 0 1 0 1

B 0 0 1 1

Z 0 0 0 1

A O (O, en sentido inclusivo) OR 0 1 0 1

B 0 0 1 1

Z 0 1 1 1

A OE (O, en sentido exclusivo) XOR (EXCLUSIVE-OR) 0 1 0 1

B 0 0 1 1

Z 0 1 1 0

N, NEG o INVERSOR NOT or INVERTER

A 0 1

Z 1 0

NY (N Y) NAND (NOT AND)

A 0 1 0 1

B 0 0 1 1

Z 1 1 1 0

0 NO (N O) NOR (NOT OR) 1 0 1

0 0 1 1

1 0 0 0

NOE (N OE) NXOR (NOT EXCLUSIVE-OR)

A 0 1 0 1

B 0 0 1 1

Z 1 0 0 1

5. Utilizando un CI 7400 implementar tericamente un circuito que produzca - un inversor - una compuerta AND de dos entradas - una compuerta OR de dos entradas - una compuerta NOR de dos entradas - una compuerta XOR de dos entradas - una compuerta NAND de tres entradas

6. Uno de los usos ms comunes de las compuertas bsicas est en el control del flujo de datos de la entrada a la salida. En este modo de operacin se emplea una entrada como control, mientras que la otra lleva los datos que sern transferidos a la salida. Si se permite el paso de estos, se dice entonces que la compuerta est habilitada. Si no se permite el paso de los datos, entonces la compuerta est inhabilitada. Indique para que casos, cada una de las compuertas bsicas estara habilitada o inhabilitada. Concuerda con lo obtenido experimentalmente

INVERSOR Compuerta Inhabilitada

A
1 0

OR A 0 0 1 1 B 0 1 0 1 A+B 0 1 1 1 Compuerta Habilitada Compuerta Inhabilitada

AND A 0 0 1 1 B 0 1 0 1 A.B 0 0 0 1 Compuerta Inhabilitada Compuerta Habilitada

7. Se cumple la equivalencia de la compuerta XOR con el circuito de compuertas bsicas que implemento en el laboratorio. Demostracin algebraicamente

V. CONCLUSIONES Y OBSERVACIONES
Lo que por teora sabamos acerca de compuertas lgicas y circuitos lgicos lo reafirmamos en la prctica de laboratorio, al concluir, que lo estudiado en la teora se cumple en la prctica. Es decir, se pudo verificar la tabla de verdad de los diversos circuitos lgicos bsicos TTL, siendo capaces, despus de haber realizado la prctica, de elaborar circuitos lgicos ms complejos.