Unidad IV

Dispositivos Lógicos
Programables (PLD)
 PLD
• Dispositivo lógico programable:
– Circuito prefabricado que incluyen dos
capas de interconexión flexibles.
Equivalen a miles de compuertas
lógicas.
• Expresiones de conmutación básicas de dos
niveles
 PLD
• Integran fácilmente aplicaciones y
desarrollos lógicos.
– Empaquetamiento en un circuito integrado
• Reducen espacio físico

• ASIC (Circuitos integrados de aplicación

específica) Se sustituyen por FPGA
y CPLD
 Categorías
• Diseño totalmente a la medida (Full-Custom)
– Libertad total de diseño, requiere todas las etapas de
fabricación.
– Riesgos y costos muy elevados. (Alta prod.)
• Matrices de compuertas predifundidas (Semi
custom/gate array)
– Estructura regular de dispositivos básicos,
prefabricada, personalizable.
– Diseño limitado a la estructura prefabricada.
 Categorías
• Celdas estándar precaracterizadas (Semi
custom/standard cells)
– Sin estructura prefabricada, tiene bibliotecas de celdas
y módulos precaracterizados.
– Libertad de diseño (facilidades de la biblioteca),
requiere diseños completos
• Lógica programable (CPLD, FPGA)
– Dispositivos fabricados personalizables mediante
programación.
– Basada en bibliotecas y mecanismos específicos
programables por Software
 Clasificación (Arquitectura)
• PROM (Memoria programable de sólo lectura)
• PLA (Arreglo lógico programable)
• PAL (Lógica de arreglos programables)
• GAL (Arreglo lógico genérico)
• CPLD (Dispositivo lógico programable
complejo)
• FPGA (Arreglos de compuertas programables
mediante campos)
 PLA
• Arreglo de compuertas:

– Circuito con varias compuertas lógicas

no conectadas.

• Programable en función de la aplicación

 PLA
• Diodos en circuitos digitales:
– Funcionan como interruptor.

+V

Resistencia Pull-up
(Elevadora)
A B
 PLA

B
A Resistencia Pull-down
(Reductora)

GND
 Compuerta AND
+V A B C Y
0 0 0 0
0 0 1 0
A Y
0 1 0 0
0 1 1 0
B 1 0 0 0
1 0 1 0
C
1 1 0 0
1 1 1 1
 Compuerta OR
A B C Y
A Y
0 0 0 0
B 0 0 1 1
0 1 0 1
C
0 1 1 1
1 0 0 1
1 0 1 1
GND 1 1 0 1
1 1 1 1
 f(a,b,c)= a’bc + a’c
+V

a’
b f(a,b,c)
c
+V

a’

c
GND
 Diagrama matricial
f(a,b,c)= a’bc + a’c

a
X X
b X

c X X

X X f(a,b,c)
 Arreglo programable

A A’ B B’ A A’ B B’
X1 X1=AB

X2 X2=A’B

X3 X3=AB’

Fusibles
 Esquemas básicos de dispositivos

PROM PAL
Entrada Salida Entrada Salida
1 1 1 1
Arreglo Arreglo Arreglo Arreglo
2 2 2 2
AND OR AND OR
… … … …
fijo Prog. Prog. fijo
n n n n

PLA GAL
Entrada Salida Entrada Salida
1 1 1 1
Arreglo Arreglo Arreglo Arreglo
2 2 2 2
AND OR AND OR
… … … …
Prog. Prog. Reprog fijo
n n n n
 Programación GAL

A A’ B B’

Interruptor
ON / OFF
 Salidas

Activa Realimentación
en alto
Activa Control
en bajo
Buffer
Comp. 3er. Edo.

Prog.
Realimentación

Vcc
 Dispositivos lógicos programables
de alto nivel de integración
• Dispositivos lógicos programables
complejos (CPLD)
Bloque Bloque
Lógico Lógico

Bloque Bloque
E/S Lógico
PI Lógico E/S
Interconexión
Programable
Bloque Bloque
Lógico Lógico
Bloque lógico programable

OLMC

PI
Celdas
E/S
Arreglos Distribuidor
Macro
de de productos
productos celdas
 Arreglos de compuertas
programables por campos (FPGA)
• Arreglos de compuertas
– Bloques lógicos configurables (CLB)
– Bloques de entrada salida (IOB)
– Canales de comunicación
Bloques
Bloques lógicos

E/S

Canales
horizontales

Canales
verticales
 Bloques lógicos configurables
C1…C4

G1 S/R CONTROL
G2 G
G3 SD
G4 LUT D Q
EC .
H RC

LUT 1

F1
F2
F S/R CONTROL
F3 SD
F4 LUT
D Q
EC .
RC

1
LUT = Generadores de funciones
 Dispositivos
Características CPLD FPGA

Arquitectura Similar a un PLD Similar a arreglos de

Más combinacional compuertas
Mas registros +RAM
Densidad Baja a media Media a alta

Funcionalidad Frecuencias superiores Depende de la

a 200MHz aplicación (+135
MHz)
Aplicaciones Contadores rápidos Arquitectura de comp.
Máquinas de estado DSP
Lógica combinacional Diseños con registros
 Ambiente de desarrollo
• Compiladores
– PALASM (PAL Assembler)
– OPAL (Optimal PAL Languaje)
– PLPL (Programmable Logic Programming
Languaje)
– ABEL (Advanced Boolean Expression
Languaje)
– CULP (Compiler Universal Programmable
Logic)