UNIVERSIDAD TECNOLGICA NACIONAL FACULTAD REGIONAL AVELLANEDA

Asignatura: ELECTRONICA APLICADA II

Profesor: Ing. Marcelo Navarro (navarrom@videotron.com.ar)
Jefe de trabajos Prcticos: Ing. Pablo Veltri (pablo.r.veltri@delphi.com)
Anlisis del circuito :
1) Divida el circuito en bloques y mencione la funcin principal de cada etapa.
2) Exprese la transferencia (Vo/Vi) del amplificador formado por OP1/1, OP1/2 y
OP2/1; la transferencia del circuito formado por OP3/1; y la transferencia del
circuito formado por OP3/2.
3) Explique que funcin cumplen los componentes Q1; R15 y D3.
4) Explique el efecto se producira si se varia R16.
Requisitos del diseo :
1) Disear la 1 etapa tal que el potencimetro P1 ( ) permita variar la ganancia
de tensin entre TP3 y VG1, de 0dB a 26dB.
2) Calcular los valores de C7 y R16 para que en la salida no haya ms de 1dB de
ripple en la banda de audio (40Hz - 20kHz).
Mediciones:
1) Utilizando el preset P2 ( ), ajuste y describa como balance el amplificador de
entrada (Relacin de Rechazo de modo Comn).
2) Mida la ganancia mnima y mxima de la 1 etapa; y el valor mximo de seal de
entrada del circuito.
3) Ajustar el circuito para que con una Vin de 14Vpp se encienda el LED indicador
HIGH LEVEL; y para una Vin de 1,8Vpp se active el LED LOW LEVEL.
4) Para una seal de entrada VG1 de 8V pico, capturar las seales en cada Test
Point, indicando las fijaciones de la base de tiempo (t/Div) y los volts divisin
(V/Bidv) del osciloscopio.
1
UNIVERSIDAD TECNOLGICA NACIONAL FACULTAD REGIONAL AVELLANEDA
Asignatura: ELECTRONICA APLICADA II
Profesor: Ing. Marcelo Navarro
Jefe de trabajos Prcticos: Ing. Pablo Veltri
TRABAJO PRCTICO N 2 - A
OPERACIONALES
C4 100n
Q1 BC548B
TP1
IN+
+
-
C1 100u
+
-
C3 100u C5 100n
Q2 BC548B
Q3 BC548B
-12V
+12V
TP2
TP3 TP4
-12V
C2 100n
R1 100k
R2
R3
R4
R5 100k
R6
R8 R9
R10 10k
R12 150k
R13 1,2k
R14 1,2k
R15 1,2k
R16
R17 10k
R18 1,2k
P2
P1
P3 10k
P4 10k
P5 10k
+12V
IN-
+12V
C6 100n
R7
JUMPER
D1 1N4148
D2 1N4148
D3 1N4148
D4 1N4148
D5 1N4148
+12V
+
-
C7
GND
-12V
+12V
R19 10k
R20 1,2k
+12V
LED1
LED2
+12V
PEAKLEVEL OUTPUT
TP5
TP6
TP7
-12V
R11 150k R21 150k
R22 1,2k
R23 1,2k
R24 1,2k
+12V
-12V
+
VG1
-
+
+
3
2
1
8
4
OP1/1 TL082
-
+
+
3
2
1
8
4
OP2/1 TL082
-
+
+
5
6
7
8
4
OP2/2 TL082
-
+
+
3
2
1
8
4 OP3/1 TL082
-
+
+
5
6
7
8
4
OP1/2 TL082
-
+
+
5
6
7
8
4
OP3/2 TL082
-
+
+
3
2
1
8
4
OP4/1 TL082
-
+
+
5
6
7
8
4
OP4/2 TL082
Adjustment f or
HIGHand LOW
THRESHOLD
CMRR
(Common Mode Rejection Ratio)
HIGH
LEVEL
LOW
LEVEL
GAIN
Operation
Adjust
)
)
Low
Threshold
High
Threshold
2
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
Anlisis del circuito
1. Amplificador de instrumentacin :
-12V
+12V
-12V
+12V
+12V
-12V
-
+
+
OP1/1
-
+
+
OP1/2
-
+
+
OP2/1
R4
R3
R6
R8
R7
Vo
V1
V2
R9
P1
R2
P2
Se encarga de la ganancia diferencial del circuito, lo cual vara mediante
P1 y del CMRR por medio de P2.
3
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
Rectificador de onda completa:
+12
-12
R11
R21
R13
R12
R14
D1
D2
-
+
+
OP3/1
Vo
V1
Convierte la seal de corriente alterna de entrada en V1 en corriente de
salida Vo pulsante
Detector de pico verdadero:
+12V
-12V
+12V
-
+
+
OP3/2
R16
R15
D3
C7
Q1
Vo
VF2
Absorbe las variaciones de tensin, es decir, con una seal continua
pulsante a la entrada, en la salida se obtiene una seal Vo casi continua
(dependiendo del valor R16 y C7) e igual valor pico de V1.
4
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
Comparadores e indicadores:
-12V
+12V
+12V +12V
V1
-
+
+
OP4/1
P4
R17
R18
R24
R23
Q2
LED1
D4
-12V
+12V
+12V
+12V
V1
-
+
+
OP4/2
P5
R19
R20
R22
Q3
LED2
D5
Comparan la seal de entrada V1 respecto de una referencia, controlado
por P4 y P5 e indican el nivel alto o bajo mediante los LEDS.
5
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
2. Transferencia de las etapas:
OP1/1, OP1/2 Y OP2/1
-12V
+12V
-12V
+12V
+12V
-12V
-
+
+
OP1/1
-
+
+
OP1/2
-
+
+
OP2/1
RB
RB
R1
R1
R2
Vo
V1
V2
RA
R2
El operacional OP2/1 se encuentra en configuracin diferencial
-12V
+12V
-
+
+
OP2/1
R1
R1 R2
R2
V1
V2
Vo
Aplicando superposicin tenemos que para
0 2 V
:
6
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
1
1
2
1
2 1
2 1
2
1 1 V
R
R
R
R R
R R
R
V VO
+
+

Para 0 1 V
1
2
2 2
R
R
V VO
Consideramos la suma de los efectos
1
2
1
2
2 1
1
2
) 2 1 (
2
2 1
R
R
A
R
R
V V
V
R
R
V V V V V
V
O
O O O

+
Para el OP1/1 y OP1/2 podemos aplicar nuevamente el principio de
superposicin:
+12V
+12V
-12V
-12V
V1
V2
-
+
+
OP1/1
-
+
+
OP1/2
RB
RB
RA
V3
V4
(1)
7

,
`

.
|
+

,
`

.
|
+

RA
RB
V V V
V
RA
RB
V
RA
RB
V V
V
2
1 1 4 3
1 4
1 1 3
0 2
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2

,
`

.
|
+

1 2 4
2 3
0 1
RA
RB
V V
V
RA
RB
V
V

,
`

.
|
+
RA
RB
V V V
2
1 2 4 3
(2)
Considerando la suma de los efectos (1) + (2):

RA
RB
V V
V V 2
1
2 1
4 3
+

RA
RB
AV
2
1 1 +
Por lo tanto la ganancia de la primera etapa es:
]
]
]

,
`

.
|
+
RA
RB
R
R
AV
2
1
1
2
12
OP3/1
+12V
-12V
R
R
R1
R
R1
D1
D2
-
+
+
OP3/1
Vo
V1
Para el semiciclo positivo, el diodo D1 conduce y D2 queda sin
conduccin. Esto se debe a como el operacional presenta alta impedancia en la
entrada, la corriente circula por el diodo D1 y vence la barrera de potencial.
Luego en el nodo del diodo D2 se establece un potencial de -0,7V y en el
ctodo un potencial positivo.
8
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
+12V
-12V
R
R
R1
R
R1
-
+
+
OP3/1
Vo
+V1
D1 en corto
D2 abierto

+V1
2R
R
Vo
Por lo tanto:
3
1
1
3 1

V
V
R
R
V
V
O
O
Para el semiciclo negativo D1 entra en no conduccin y D2 conduce. El circuito
equivalente es el siguiente:
9
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
+12V
-12V
R
R
R1
R
R1
-
+
+
OP3/1
Vo
-V1
+12V
-12V
2R
R1
R
R1
-
+
+
OP3/1
Vo
-V1
-V1
V1

+
V1
+
V1
2R
R
Vo
3
1
1
3
1
1
1
3
2
3
1 2

V
Vo
V
V R
R
V
Vo
R
V
I
Por lo tanto este circuito rectifica la seal y atena a la tercera parte.
OP3/2
10
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
Para el punto en que V1(t) supera al punto de Vo(t) el operacional
polariza al transistor, el cual se comporta como seguidor. Por lo tanto para este
tramo Vo es igual a V1 y la transferencia es:
]
]
]

1
1
1
V
Vo
AV
Sin embargo cuando V1 comienza a disminuir, Vo NO lo hace debido a
la carga almacenada en el capacitor. El operacional queda a lazo abierto, ya
que el transistor polariza en inversa en base-emisor. Entonces en este caso la
transferencia ser:
1
2
V
Vo
AV
En la descarga del capacitor:
RC
t
Pe V t Vo

) (
La seal de entrada es:
t sen V t V P ) ( 1
Finalmente:
]
]
]
]

t sen
e
A
RC
t
V

2

ti t n < <
2

n entero e impar
ti
es el instante en el que se igualan
Vo
y
1 V
.
11
+12V
-12V
+12V
-
+
+
OP3/2
R
R
D
C
Q1
Vo(t)
V1(t)
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2

) ( ) ( 1 ti Vo ti V
RC
ti
e ti sen



RC
ti
ti sen ln

ti sen RC ti ln
3. El transistor Q1 cumple la funcin de seguidor de tensin para el
aumento de V1. Es decir, cuando en la entrada la seal comienza a
aumentar hasta el mximo, el transistor se encuentra en polarizacin
directa y el emisor de Q1 seguir a V1.Esto ltimo debido a que V1
est conectada a la entrada inversora (realimentacin tensin serie
1
). As C7 adquiere carga positiva.
Cuando V1 disminuye desde su valor pico, el transistor Q1 se
encuentra en polarizacin inversa a la entrada y por lo tanto ya no
sigue a V1. El operacional queda a lazo abierto. El circuito RC queda
aislado con C7

descargndose y si el valor de la corriente R16x C7 es
grande, el capacitor se descargar muy poco y por lo tanto Vo se
mantendr.
Como el operacional queda a lazo abierto, cuando V1 disminuye
y alcanza a ser menor que Vo, el operacional dispara a -Vcc. El Q1 no
puede soportar esta tensin inversa, para ella el diodo D3 permite
que en la base de Q1 solo llegue 0,7v.
La R15 se encuentra para limitar la corriente del diodo. En
nuestro caso es:
mA
K
V V
ID 4 , 9
2 , 1
7 , 0 12

4. Asumimos que la forma de onda del ripple se puede aproximar a

una triangular.
Aplicando

2
0
) (
1
T
C dt t i
C
V
para la descarga del capacitor se obtiene
12
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
7 16 2 2 16 7
1
C fR
V T
R
V
C
Vrpp
P P

La tensin media de salida es
2
Vrpp
V Vcd P

,
`

.
|

7 16 4
1
1 p
7 16 4
p
p
C fR
V
C fR
V
V Vcd
La tensin eficaz de ripple es
7 16 3 4
p
3 2 C fR
V Vrpp
Vca
El factor de ripple resulta
( )
]
]
]

1 7 16 4 3
1
C fR
Vcd
Vca
Fr
(3)
Lo que permite observar que para una frecuencia determinada
el aumento de R16 disminuye el factor de ripple.
13
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
Requisito de diseo
1. Como vimos la ganancia de la primera etapa, si imponemos que
4 3 R R y 8 6 R R , la ganancia est dada por:
6
7
1
2
3 2
1
3
1
R
R
RP R
R
V
V
G
G
TP

,
`

.
|
+
+

Se piden que la ganancia vare entre o y 26dB
20
) (
10 ) (
dB x
veces x
1 10 1
0

dB
x
20 10 2
20
26
x
Por lo tanto 20 1 1 < <G
Para OP2/1 suponemos
2
6
7
R
R
K R 10 6
;
K R 5 7
K R 10 8
K RP R 5 9 +
Tomamos
K R 1 9
y P2 de 10K
Luego para la ganancia total:
Si 20 G ; 0 RP
5 , 0 1
2
3 2
20
,
`

.
|
+
R
R
2
39
2
3

R
R
Tomamos
K R 22 3
y
K R 1 2
14
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
Si 1 G
K RP
RP R
R
43
5 , 0 1
2
3 2
1

,
`

.
|
+
+

Por lo tanto finalmente tomamos P1 de 50K
2. Factor de ripple menor a 1dB
12 , 1 10 ) ( 1
20
1
<
dB
veces Fr dB Fr
12 , 1 < Fr
Reemplazamos el factor de ripple por lo que obtuvimos antes en (3)
( )
12 , 1
1 7 16 4 3
1
<
C fR
7 16
4
1
1
3 12 , 1
1
C R
f
<

,
`

.
|
+
El peor de los casos es cuando la frecuencia es ms pequea, es decir
40Hz en nuestro caso.
seg C R 019 , 0 7 16 >
Entonces si
F C 10 7

K R 89 , 1 16 >
K R 2 , 2 16
15
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
Mediciones
1. Para efectuar el ajuste de la Relacin de Rechazo de Modo Comn
(CMRR), una manera es cambiar la seal de entrada del modo
diferencial al modo comn, y obtener ganancia cero a la salida del
OP2/1 con el ajuste de P2. Para ello unimos la entrada del OP1/1 con
la entrada del OP1/2, y entre este nodo y masa del circuito aplicar
una seal. Esta seal debe ser la mxima posible para responder
mejor al rechazo del modo comn. En nuestro caso aplicamos una
seal de 8Vpp y mediante el ajuste se logr ver en el osciloscopio
como vara la seal de salida y para un cierto valor de P2 se hace
nula.

2. Para obtener la ganancia mnima, en la entrada debemos aplicar
una seal mxima posible sin que recorte a la salida. En nuestro caso,
con una seal de 10Vpp aumentamos la resistencia del
potencimetro P1 al mximo, y midiendo en el osciloscopio la seal
de entrada y la que sale por OP2/1, ambas son iguales. Por lo tanto la
ganancia mnima es:
1 Gmn
Para obtener la ganancia mxima, en la entrada debemos aplicar
una seal mnima tal que no se recorte a la salida. En nuestro caso,
aplicamos una seal de 1Vpp, bajamos la resistencia del
potencimetro P1 hasta cero, y en la salida de la primera etapa
obtuvimos una seal de 16Vpp. Por lo tanto la ganancia mxima que
medimos es:
Vpp
Vpp
Gmx
1
16

16 Gmx
Para el valor mximo de seal de entrada del circuito bajamos la
ganancia hasta el mnimo con P1 y para nuestro circuito la mxima
seal de entrada sin recorte a la salida fue:
Vpp Vdmx 14
3. Aplicando una seal de 12Vpp, ajustamos el preset P4 al lmite del
encendido del LED1.
De forma similar para una seal a la entrada de 1,8Vpp, ajustamos
el preset P5 al lmite del encendido del LED2.
De esta manera si variamos la amplitud de la seal con el
generador, se observa que cuando sobrepaso un valor de 12Vpp, se
16
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
enciende el detector de nivel alto (LED1), y cuando bajo hasta
1,8Vpp, se enciende el detector de nivel bajo (LED2).
4. Para una seal de 8Vpp, se obtuvieron las siguientes mediciones
con el osciloscopio. En todos los casos se realiz la medicin entre
masa del circuito y cada test point.
.
17
TP1
5V/divisin
500s/divisin
TP2
5V/divisin
500s/divisin
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
18
TP3
2V/divisin
500s/divisin
TP4 y TP5
0,5V/divisin
20s/divisin
TP6
1V/divisin
500s/divisin
Electrnica Aplicada 2 Grupo 2 4
to
12
TP N 2
19
TP7
0,5V/divisin
500s/divisin