Organización y Arquitectura de computadoras

El nivel de los temas tratados es superficial, para mas detalles aconsejo empezar por leer el libro. Todo esto esta colgado también acá Introducción: Es a veces difícil identificar donde esta la diferencia entre la arquitectura y la organización de computadores. La arquitectura se refiere a las características del sistema que son visibles al programador, o sea que el programador va a tener que tener en cuenta al momento de programar (ejemplo de esto serian modos de direccionamiento, conjunto de instrucciones, cantidad de bits usados para representas los distintos tipos de datos. La organización en cambio es transparente a el programador, este no se preocupa por estos temas, señales del bus de control, interfaces entre periféricos y computador, tecnología usada en memoria, cantidad de caches, etc. En general lo fabricantes de máquinas producen familias de pc con una misma arquitectura y a medida que pasa el tiempo salen nuevos modelos con la misma arquitectura, pero con una organización diferente, con lo cual logran una compatibilidad de software. Ejemplo de esto serian las PC comunes y una Macintoch, por poseer distinta arquitectura no son compatibles sus software. Estructura y funcionamiento: La descripción del sistema se va a ser la la siguiente forma: Se comenzara con una visión muy superficial, para de a poco introducirnos en las capas mas bajas en cuestión de estructura y funcionamiento. Funciones básicas de un computador: 1. Procesamiento de datos. 2. Almacenamiento de datos. 3. Trasferencia de datos. 4. Control. Gráficamente seria así:

Gráficamente las funciones serian algo así:

1

* * * *

A) Transferencia de datos. B) Almacenamiento. C) Procesamiento de datos almacenados. D) Entrada o salida de datos con un procesamiento previo.

Estructura del Computador La representación mas sencilla y superficial de un computador podría ser la siguiente:

2

El computador es el que vamos a analizar mas en detalle. Las formas que esta se comunica con el entorno exterior se pueden clasificar en 2 grandes grupos: Periféricos y lineas de comunicación. Computador: Entrando un poco mas en el detalle del computador, podemos distinguir 4 componentes principales:

* CPU (Central Prosesing Unit): Controla el funcionamiento de la computadora y se encarga del procesamiento de datos, comúnmente se lo llama procesador. * Input/Output (I/O o entrada y salida): se encarga de la transferencia de datos entre en computador y el entorno externo. * Main Memory(Memoria principal): Almacena datos. * System Interconnection (sistema de interconexión): Proporciona comunicación entre las tres partes. El componente que vamos a analizar ahora mas en detalle es la CPU:

3

y del computador salían los resultados. con lo cual controla el funcionamiento del computador. etc) * Unidad de Control: Controla el funcionamiento de la CPU.Los principales componentes son los siguientes: * Registros: Proporcionan un almacenamiento interno a la CPU. XOR.OR. * Interconexiones: Proporcionan comunicación entre los 3 componentes anteriores. a esos datos se les daba un procesamiento. dicho procesamiento se configuraba antes de empezar por medio de cableado. etc) y logicas (AND. Principios de la programación En los primeros computadoras se puede observar aproximadamente el siguiente funcionamiento: Al computador entraban datos. aritméticas (suma resta. * ALU (Unidad Aritmético-Lógica): En ella se realizan las operaciones de procesamiento. Como se puede apreciar el procesador era para un uso especifico. 4 .

para distraerme un poco vamos a poner algo de ella: Unos datos interesantes: Trabajaba con numeración decimal. la enciclopedia libre ENIAC ENIAC es un acrónimo inglés de Electronic Numerical Integrator And Computer (Computador e Integrador Numérico Electrónico).videos-star. Realizaba 5000 sumas por segundo. utilizada por el Laboratorio de Investigación Balística del Ejército de los Estados Unidos.php?video=sJnMBnZElqw ENIAC De Wikipedia. Vídeo de YouTube link: http://www. Consumía 140 Kilowatios. Contenido * * * * 1 2 3 4 Modalidad Prestaciones Las programadoras de ENIAC Enlaces externos 5 .Un ejemplo de esto es la famosa ENIAC.com/watch. Pesaba 30 toneladas Poseía 18000 válvulas.

sufría de apagones cuando la ENIAC entraba en funcionamiento. donde se encontraba instalada. Para efectuar las diferentes operaciones era preciso cambiar. Uno de los mitos que rodea a este aparato es que la ciudad de Filadelfia. En 1. los que pasaron a la historia de la computación. utilizaba 1. conectar y reconectar los cables como se hacía. 70. tardaba semanas de instalación manual. Prestaciones La computadora podía calcular trayectorias de proyectiles. Clasificadas entonces como "sub-profesionales". Las programadoras de ENIAC Si bien fueron los ingenieros de ENIAC. Este trabajo podía demorar varios días dependiendo del cálculo a realizar. ocupaba una superficie de 167 m² y operaba con un total de 17. posiblemente por una cuestión de género o para reducir los costos laborales.4 m x 0. Ruth Lichterman Teitelbaum y Frances Bilas Spence prácticamente no aparecen en los libros de historia de la computación. La ENIAC elevaba la temperatura del local a 50ºC. 1. 7. Presentada en público el 15 de febrero de 1946. 10.468 tubos de vacío. sus ingenieros se hicieron famosos. La ENIAC fue construida en la Universidad de Pennsylvania por John Presper Eckert y John William Mauchly. este equipo de programadoras destacaba por ser hábiles matemáticas y lógicas y trabajaron inventando la programación a medida que la realizaban. Kathleen McNulty Mauchly Antonelli. Además está relacionada con el Colossus.45 del 2 de octubre de 1955. medía 2.500 conmutadores electromagnéticos y relés. y su programa o software. lo cual fue el objetivo primario al construirla. la ENIAC fue desactivada para siempre. Marlyn Wescoff Meltzer. que ejecutaba sus procesos y operaciones mediante instrucciones en lenguaje máquina. hubo seis mujeres que se ocuparon de programar la ENIAC. La ENIAC podía resolver 5. Pero entre las anécdotas estaba la poco promisoria cifra de un tiempo de rotura de 1 hora. en esa época.200 diodos de cristal. cuando requería modificaciones.5 segundos era posible calcular la potencia 5000 de un número de hasta 5 cifras. Físicamente. a diferencia de otras máquinas computadoras contemporáneas de procesos analógicos. Era totalmente digital. Jean Jennings Bartik.468 válvulas electrónicas o tubos de vacío. que fue usado para descifrar código alemán durante la Segunda Guerra Mundial y destruido tras su uso para evitar dejar pruebas.000 interruptores. es decir. de allí el concepto. Cuando la ENIAC se convirtió luego en una máquina legendaria. mas dedicaron largas jornadas a trabajar con la máquina utilizada principalmente para cálculos de trayectoria balística y ecuaciones diferenciales y contribuyeron al desarrollo de la programación de computadoras. A las 23. pues su consumo era de 160 kW. en las centrales telefónicas. Mauchly y Eckert. 6 . Muchos registros fotográficos de la época muestran la ENIAC con mujeres de pie frente a ella.9 m x 30 m. cuya historia ha sido silenciada a lo largo de los años y recuperada en las últimas décadas. Betty Snyder Holberton. Pesaba 27 Tm. mientras que nunca se le otorgó crédito alguno a estas seis mujeres que se ocuparon de la programación. siendo recientemente restaurada para un museo británico.Modalidad No fue la primera computadora electrónica de propósito general. Ese honor se le debe al Z3 construido en el 1941.000 condensadores y 5 millones de soldaduras.000 sumas y 360 multiplicaciones en 1 segundo.500 relés. requería la operación manual de unos 6. la ENIAC tenía 17.000 resistencias.

Hasta la década del 80, se dijo incluso que ellas eran sólo modelos que posaban junto a la máquina ("Refrigerator ladies". Sin embargo, estas mujeres sentaron las bases para que la programación fuera sencilla y accesible para todos, crearon el primer set de rutinas, las primeras aplicaciones de software y las primeras clases en programación. Su trabajo modificó drásticamente la evolución de la programación entre las décadas del 40 y el 50. -----------------------------------------------------------------------------------------------------------------------Bueno, programar este computador para que realice una tarea determinada, consistía en cambiar las conexiones de todos esos cables que se aprecian en las imágenes. En esta época surgió la idea de programa almacenado, que se le atribuye principalmente al matemático asesor del proyecto Eniac John Von Neumann.

Las ideas del programa almacenado fue desarrollada al mismo tiempo por Turing (Recomiendo leer la historia de este genio).

7

Pero la primera publicación fue hecha por Neumann en 1945, proponiendo la EDVAC (Electronic Discrete Variable Computer). Esta se empezó a diseñar en la universidad de Princeton en 1946 y fue completado en 1952. La idea era la siguiente, en ves de tener un procesador que realiza una sola tarea, y la programación sea cableada, encontrar la forma de cambiar esas conexiones por medio de ordenes almacenadas en memoria junto a los datos. A la idea de la llamo "La máquina de Von Neumann", y es la base general de los computadores de hoy en día. Con esto para cambiar la tarea que realizara la computadora, bastara solo con leer otro conjunto de ordenes almacenadas en memoria, de esta manera nace el SOFTWARE.

En este diagrama se ejemplifica el computador realizaba una tarea fija con los datos

En este diagrama vemos ejemplificado que por medio de instrucciones al procesador, se podía hacer que el computador sea de uso general y realizar distintas tareas Como se puede apreciar en la ultima figura, la memoria y los datos provienen de la misma memoria. La idea es la siguiente, se leía una instrucción, esta pasaba a la unidad de control, dicha unidad realizaba las conexiones correspondientes para que la ALU realizara una tarea determinada, entraban los datos a la ALU, esta realizaba las operaciones, y el resultado salia por algún dispositivo de E/S.

8

Hoy en día, a grandes rasgos es similar, se lee una instrucción, se decodifica, la unidad de control manda las señales necesarias por los buses, los datos se mandan a la ALU, y se realiza la operación. Con este avance se logro tener el primer computador de propósito general, era mas fácil usarlo para diversas tareas. Buses Los buses son el mecanismo mas común para la comunicación entre los dispositivos del computador. Físicamente son conductores por donde viajan señales eléctricas.

Bueno, los buses son casi todos esos caminos que se ven en las motherboard de las imágenes anteriores. El bus es un dispositivo en común entre dos o mas dispositivos, si dos dispositivos transmiten al mismo tiempo señales las señales pueden distorcionarce y consecuentemente perder información. Por dicho motivo existe un arbitraje para decidir quien hace uso del bus. Por cada linea se pueden trasmitir señales que representan unos y ceros, en secuencia, de a una señal por unidad de tiempo. Si se desea por ejemplo transmitir 1 byte, se deberán mandar 8 señales, una detrás de otra, en consecuencia se tardaría 8 unidades de tiempo. Para poder transmitir 1 byte en 1 sola unidad de tiempo tendríamos que usar 8 lineas al mismo tiempo. Existen varios tipos de buses que realizan la tarea de interconexión entre las distintas partes del computador, al bus que comunica al procesador, memoria y E/S se lo denomina BUS DEL SISTEMA

9

* Petición de interrupción. Las señales de temporización indican la validez de los datos que están en el bus en un momento dado. el sistema va a tener que acceder 2 veces a memoria para poder leer la instrucción. 16. pueden ser de 8. y hay una gran diversidad de implementaciones. * Escritura de E/S. Bus de direcciones:Por estas lineas se envía la dirección a la cual se requiere hacer referencia para una lectura o escritura. son 256 combinaciones posibles. La cantidad de lineas del bus a medida que pasa el tiempo se va incrementando como uno de los métodos para incrementar la velocidad de transferencia de señales en el computador. una parte las usa para hacer referencia a los puertos de E/S. lo cual nos indica cuantos datos podemos transferir al mismo tiempo. pero en general podemos distinguir 3 grandes grupos de buses.. * Lectura de memoria.y es que que vamos a detallar ahora. si el bus es de 8 lineas por ejemplo. las ordenes son muy diversas las mas comunes son: * Escritura en memoria. Bus de datos: Por estas lineas se transfieren los datos. y así incrementar el desempeño. y es muy influyente en el rendimiento del sistema. las combinaciones posibles para identificar una dirección irían del 00000000 al 11111111. Por ejemplo si el bus es de 8 lineas y las instrucciones son de 16 bits. * Cesión del bus. * Interrupción reconocida. Bus de control:Estas líneas son utilizadas para controlar el uso del bus de control y del bus de datos. Cada linea tiene un uso especifico. en consecuencia el ancho del bus de datos nos indica la cantidad de direcciones de memoria a la que podemos hacer referencia. * Transferencia reconocida. Se transmiten ordenes y señales de temporización. * Inicio. Dentro de la direcciones posibles. en general el sistema no usa todas para hacer referencia a la memoria principal. * Lectura de E/S. 32 o mas lineas( no se realmente en cuanto andan hoy en día). * Señal de reloj. el doble de tiempo en leer instrucciones comparado con un bus de datos de 16 lineas. 10 . * Petición del bus.

la cual puede llegar a convertirse en un cuello de botella del sistema. hizo que los fabricantes implementaran los buses de alta velocidad. solo hay un adaptador que los une. tiene que reconocer algunas ordenes transmitidas por el bus de control. serán entregados a una alta velocidad. El hecho de que cada vez mas salgan al mercado dispositivos que requieren mas velocidad de transmision en los buses. pero las mas importantes son el tiempo de sincronización que se necesita para coordinar el uso del bus entre todos los dispositivos. disminuye el rendimiento del sistema. el controlador de la cache también puede acceder al bus del sistema. Una de las formas de tratar este problema es implementando jerarquía de buses. por ejemplo para un dispositivo muy lento conectado al bus de expansión la interfase podría acumular una cierta cantidad de datos y luego transmitirla a través del bus del sistema. Luego tenemos el bus del sistema. También se ve la posibilidad de conectar un dispositivo de entrada salida al bus local. al cual se pueden conectar una amplia diversidad de dispositivos. con esta implementación. En general. las causantes de esto son varias. debajo de 11 .Todo elemento que este conectado al bus tiene que saber reconocer si la dirección que esta en el bus de datos le corresponde. al cual esta conectada la memoria y por debajo el bus de expansión. las jerarquías de buses fueron implementadas cada vez mas. etc). una primera aproximación a una jerarquía de bus básica seria la siguiente: Primero tenemos un bus local. el cual esta muy estrechamente ligado al bus local. cuanto mas dispositivos conectamos al bus. que están en la cache. señal de reconocimiento de alguna petición. Jerarquía de buses: Para mejorar el rendimiento del bus. de alta velocidad que conecta el procesador a la cache. y puede emitir algún tipo de señal por el bus de control (señal de interrupción. que entre las principales tareas esta la de adaptar las velocidades de transmision. otro punto a destacar de esta parte es que los accesos a memoria por parte de la cache no van a interrumpir el flujo de datos entre procesador y cache. y que el bus tiene una capacidad máxima. entre el bus del sistema y el bus de expansion se encuentra una interfase. la mayor parte de los datos a los que va a acceder el procesador.

la desventaja son que para poder implementar es forma de operar la circuitería en cada modulo tiene que ser mas compleja. Esta situación de bus de datos y de direcciones dedicados es lo mas común. la ventaja esta en que al ser dedicado solo a E/S. en paralelo (datos y dirección). y que el rendimiento del sistema sera menor por no poder transmitir los datos simultáneamente. luego se emite por el bus de datos una señal indicando que en el bus se encuentra una dirección valida. este bus se conecta al bus principal mediante algún adaptador. los podríamos dividir en dedicados o multiplexados. Tipos de buses: Una clarificación que podemos hacer es según la funcionalidad de este. A partir de ese momento se dispone de una unidad de tiempo para que los dispositivos identifiquen si es su dirección.. cada uno se utiliza solo para una función especifica. el cual se encarga de conectar solo los dispositivos de E/S. pero podría llegar a implementarse con un solo bus multiplexado el el tiempo. el rendimiento de este va a ser mejor. Esto funcionaria a grandes rasgos de la siguiente forma: Al comienzo de la transferencia se sitúa en el bus la dirección de donde se quiere leer o a donde se desea escribir. y no va a 12 . Existen varios parámetros y elementos en los buses con los cuales podemos clasificarlos. mas lento conectado mediante otro adaptador. Otro tipo de clarificación podría ser según su dedicación física: Podríamos poner como ejemplo el bus de E/S. ya que solo van a operar con el los módulos de E/S.este bus tenemos el bus de expansión. Ventaja de este método es la reducción de la cantidad de lineas. lo cual ahorra espacio y costos. luego de esto se pone en el mismo bus los datos y se realiza la transferencia en el sentido que lo indique una orden emitida por el bus de control. Un ejemplo común de dedicados serian el bus de datos y el bus de direcciones.

este ejemplo lo voy a explicar mas detalladamente cuando llegue al la parte de E/S. Arbitraje distribuido: En este esquema no existe un controlador centralizado. En este método de temporización todos van al ritmo del reloj. por ejemplo la linea del reloj. Método de arbitraje: Por la razón de que en un momento dado solo puede usar el bus un solo dispositivo. Tener en cuenta que hay muchísimas mas lineas que no se figuran en el gráfico. al cual se lo denomina maestro del bus. Una de las lineas del bus transmite continuamente una señal de reloj. procesador. En cualquiera de los dos casos lo que se busca es que se decida quien va a tener la posesión del bus en un momento dado. cada dispositivo que hace uso del bus tiene que tener incorporada la logica necesaria para poder interactuar con los demás dispositivos y decidir quien hace uso del bus. este dispositivo puede ser un modulo separado o puede estar incorporado al procesador. que seria algo mas constante como el siguiente gráfico. el maestro del bus establecerá una comunicación con otro dispositivo (lectura o escritura) al cual se lo denominara esclavo. 13 . la cual puede ser leída por todos los dispositivos conectados al bus. debe existir un método para decidir quien hace uso de el.haber tanta competencia por el bus. modulo de E/S o memoria. simplemente una secuencia de unos y ceros. todo los eventos ocurridos dentro del bus comienzan el principio del ciclo y pueden durar uno mas . en su lugar. Al intervalo transcurrido en la emisión de un uno y un cero se lo llama ciclo de reloj. Según la temporización usada podemos clasificar los buses en 2 grupos. en el diagrama anterior podemos apreciar como seria en forma simplificada una lectura de datos a travez del bus. Bien. Todos los métodos que existen en general pueden ser clasificados en 2 grandes grupos: Arbitraje centralizado: Una parte del hardware del sistema denominada controlador del bus se encarga de decidir el uso del bus en cada momento. Temporización síncrona: Todos los eventos del bus se rigen a travez del reloj del computador. Temporización: La temporización clasifica al método utilizado para coordinar los eventos dentro del bus.

y como todas las operaciones se van a realizar al ritmo del reloj. y pone en el bus de datos la información solicitada. uno o cero. manda otra señal por una linea del bus de control indicando que se le a reconocido su petición (que los datos situados en el bus de datos son validos. en general todo evento es disparado por otro evento anterior. envía por una linea del bus de control una señal indicando que desea hacer una lectura. el maestro (el que tiene permiso para el uso del bus) pone en el bus de direcciones la dirección de la cual desea leer su contenido. El procesador pone en el bus de direcciones la dirección a ser leída y en el bus de control por la linea correspondiente señal de lectura. en general la mayoría de los eventos tiene un duración de un ciclo.Las lineas solo pueden tener uno de dos estados. al aumentar la velocidad del ciclo vamos a aumentar la velocidad del sistema. el dispositivo correspondiente a esa dirección reconoce la dirección. Temporización asíncronica: Acá los eventos no se rigen por la linea del reloj. son los datos solicitados) Todo con este método de temporización empieza o finaliza rigiendose de las señales del reloj. tras lo cual. se manda señal por la linea MSYN (sincronización del maestro) indicando que hay 14 . luego de haber puesto la dirección en las lineas correspondientes. La velocidad en el ritmo que se alterna de un uno a un cero en la linea del reloj nos da la velocidad del bus. luego de un breve tiempo para que las señales eléctricas se estabilicen. Con referencia al gráfico de un ciclo de lectura de datos.

memoria principal. y esta directamente relacionado con el rendimiento del sistema. Otra instrucción es "lectura después de escritura" que serviría para comprobar el resultado. mayor va a ser la cantidad de direcciones posibles utilizadas para direccionar memoria y dispositivos de E/S. de distintas velocidades. en el mismo bus se trabajaría a distintas velocidades. mayor ya a ser la cantidad de bis que se va a poder transmitir en paralelo. Otra operación muy común es la transferencia por bloque. el modulo correspondiente reconocerá su dirección. todos tienen que funcionar a la velocidad del reloj. y cuanto mas ancho el bus de datos. se utiliza para proteger los recursos de memoria compartida en sistemas con multiprogramación para mantener la integridad de los datos. ese tiempo es el necesario para acceder al medio en donde se encuentra el dato (disco rígido. pone el dato solicitado en el bus de datos y emite una señal (SSYN sincronización del esclavo) por la en bus de control indicando el las señales del bus de datos son validas(son los datos solicitados) La temporización síncrona es mas fácil de implementar y comprobar. etc) y ponerlo en el bus. Todo esto es una sola operación. en este caso el bus esta multiplexado en el tiempo.señales validas en el bus de dirección y de control. se pasa al principio de la operación la 15 . En el segundo diagrama se puede apreciar un periodo nombrado con "Access time". pero es menos flexible que la síncrona. Anchura del bus: La anchura del bus ya lo he explicado. cuanto mas ancho el bus de direcciones. este tiene que bajar su velocidad: En cambio con el asíncrono. se le aplica alguna modificación y luego se escribe nuevamente. Para optimizar el rendimiento existen algunas operaciones combinadas en las cuales se pasa la dirección una sola vez. Tipo de transferencia de datos: Todos los buses permiten la transferencia de datos. es simplemente la cantidad de lineas que posee. ya sea para escritura como para lectura. cada transferencia se haría con la velocidad óptima de sus dos partes (maestro-esclavo). por ejemplo "lectura-modificación-escritura". Por ejemplo. cada uno funcionaria a su velocidad. nadie puede acceder al bus en el medio de la operación. En el gráfico tenemos ejemplificado una escritura y una lectura. en el caso de que hubiesen varios dispositivos conectados al bus. si hay uno mas rápido. primero se utiliza para transmitir la dirección y luego los datos. seria la lectura del dato.

la cantidad de direcciones siguientes también es un parámetro que hay que pasar. Nobleza obliga. estas diapositivas las tome de las teorías de la catedra de Arquitectura de computadoras de la carrera de Licenciatura en Informática de la Universidad Nacional de La Plata. 16 . ahora tendría que enumerar algunos buses en especial. Bien.dirección inicial y luego se realiza lectura o escritura a las siguientes direcciones. voy a poner algunas imágenes donde se pueden ver distintas implementaciones y velocidades. pero como tienen muchos datos técnico que pueden ser medios pesados.

17 .

18 .

19 .

20 .

No existe un tipo de memoria óptima para un computador.Memoria Interna La memoria interna de un computador tiene tan amplia diversidad que provoca un poco extenso estudiarla. 21 . * Capacidad. * Costo. por lo cual hay que utilizar varias clases en una misma máquina en busca de la combinación lo mas aceptable posible teniendo en cuenta principalmente 3 parámetros: * Velocidad de acceso.

mayor el costo. en general coincide a la longitud de palabra del modulo de memoria. el tiempo de acceso se asemeje a los tiempos de las memorias de los niveles superiores y las capacidades se asemejen a las de los niveles inferiores. Capacidad: Las memorias internas son las mas pequeñas y se miden en bytes o palabras. siendo las longitudes mas comunes para las palabras las de 8. cintas. tenemos que armar una jerarquía dentro de la máquina con varios de estos tipos de memoria. pero no debemos olvidar que existen otras. nos vamos a estar refiriendo a dispositivos periféricos a los cuales se accede a través de algún controlador de E/S (discos rígidos. lectoras de CD/DVD. debemos saber un poco mas de sus características y clasificarlas según ellas. Mbytes. 22 . el procesador necesita su memoria propia (registros del procesador) y la unidad de control puede llegar a necesitar memoria propia.En esta pirámide podemos observar lo siguiente: cuanto mas arriba de la pirámide. etc). pendrivers. Cuanto mas arriba. Tbytes. Esto se logra utilizando una jerarquía de memorias. tratando de lograr que el costo se asemeje a los costos de las memorias de los niveles inferiores. Cundo decimos memoria externa. Cuando hablamos de memoria interna nos referimos generalmente a la memoria principal. mas cerca (físicamente) del procesador nos encontramos. etc). Unidad de transferencia: En general la unidad de transferencia es igual al numero de lineas de entrada/salida de datos que posee el modulo de memoria. las memorias externas son mayores y se suelen medir en términos de bytes(Kbyte. 16 y 32 bits. Entonces. Memorias internas y externas. Antes de abordar las técnicas de comunicación entre los distintos tipos de memorias. cuanto mas arriba menor la capacidad y cuanto mas arriba menor el tiempo de acceso.

por lo general. Un ejemplo de este tipo de acceso son las cintas magnéticas. El acceso es directo. Acceso directo: Cada unidad de información en que esta dividida la unidad tiene una dirección única basada en su ubicación física. suele coincidir con con el numero de bits utilizados para representar los números y con la longitud de las instrucciones. Entonces finalizando este punto. El tiempo de acceso es variable. pero como siempre hay excepciones. hasta llegar al registro deseado. Acceso secuencial: Los datos se organizan en unidades llamadas registros. Además de los datos se agrega información que permite distinguir donde comienza un registro y comienza otro y permite la escritura/lectura de los datos. pero no al dato especifico. Un ejemplo de esto son los discos magnéticos. Unidades direccionables: En muchos sistemas la unidad direccionable es la palabra. teniendo que pasar por todos los registros intermedios. sino a toda la vecindad. La forma de acceder como su nombre lo indica es secuencial. anteriores al que deseamos acceder. pero en algunos casos se puede direccionar de a nivel de byte. Métodos de acceso: Esta otra clarificación que podemos hacer varía según al la forma de acceder al dato. El tiempo de acceso es variable dependiendo de la ubicación del registro deseado. luego dentro de la vecindad se hace un acceso secuencial contando o esperando alcanzar la posición final. el acceso se logra mediante un acceso lineal especifico. Palabra: Es la unidad natural en que esta organizada la memoria. Vamos a aclarar 2 términos usados comúnmente para que se aclare un poco el tema. 23 . la unidad de transferencia es la cantidad de bits que se pueden lee o escribirá la vez y comúnmente coincide con la unidad de palabra o con la unidad direccionable. y no nos olvidemos que las unidades direccionables están directamente relacionadas con la anchura del bus de direcciones. Para l memoria externa la unidades son mas grandes y se las llaman bloques.

Acceso aleatorio: Cada posición de memoria direccionable tiene una acceso directo para acceder. cableado físicamente. 24 .Un ejemplo de este tipo de acceso es la memoria principal y algunos sistemas de cache. El tiempo de acceso a cada posición es constante y no depende de accesos anteriores.

dichas palabras además de los datos contienen información para identificar a que posición corresponden. Tiempo de ciclo de memoria: Es el tiempo necesario que se requiere para realizar la segunda lectura luego de haber realizado la primera. el tiempo de acceso es el tiempo que se tarda en ubicar el mecanismo de lectura/escritura en la posición deseada. muchas gracias. El chip de la izquierda es el procesador mientras que el de la derecha es una memoria caché (se denota por lo regular de la superficie). El tiempo de acceso es constante y no depende de accesos anteriores. Este es un Pentium Pro a 200 Mhz. Muy buena imagen tomada de http://karman. El Pentium Pro fué el primer procesador de intel diseñado específicamente para entornos de servidor. La comparación se hace en paralelo con todas las palabras almacenadas en la memoria. y es requerido para que finalizen las transacciones en las lineas de controlo para regenerar los datos si se trata de lecturas destructivas. Generalmente este termino se usa con las memorias de tipo aleatorio.homelinux. Para memorias de otro tipo de acceso. Cada palabra de memoria tiene una acceso directo para acceder. de ahí que tenga dos chips en un solo procesador. En memorias de acceso de acceso aleatorio es el tiempo entre que se pone la dirección en el bus y el momento en que el dato ha sido guardado (escritura) o el dato se encuentra disponible (lectura). cableado físicamente.Acceso asociativo: Se compara una parte de la dirección a buscar contra una parte de las palabras almacenadas en este tipo de memoria. Tiempo de acceso: es el tiempo en que se tarda en la operación de lectura o escritura. 25 .Un ejemplo de este tipo de acceso son algunos sistemas de cache. Para este cometido implementaron junto al Pentium MMX otro chip que era la memoria caché (256Kb).net.

la tasa de acierto es aproximadamente del 95%. mas cara. el acceso va a ser muy rápido. cuanto mas cerca del CPU. Esta memoria puede estar ubicada en distintas partes del computador. también lo serán en un futuro próximo. El procesador es mucho mas rápido que la memoria principal. si no se encuentra ahí. mas rápido es el acceso. también están las de nivel 2 y nivel 3. por lo cual cuando estos datos se requieran. primero se busca en la primera cache (rápidamente). una mas lejos que la otra. Teniendo el claro este principio. mas pequeña pero mas rápida. La motivación principal a este tema es la siguiente: La prioridad de todo el sistema es que la CPU ejecute la mayor cantidad de instrucciones. cuando se accede a memoria. Debido a los muy buenos algoritmos que manejan las cache. Las que están ubicadas en el mismo procesador se las llama de nivel uno (on chip). a conjunto extraído se lo llama bloque. para memorias de tiempo aleatorio esto equivale a la inversa del tiempo de ciclo. hay muy altas posibilidades que se requieran otros datos que contiene el bloque guardado en cache. El bloque extraído se guarda en la cache. Para que quede mas claro el gran beneficio de la cache Supongamos que tenemos 2 niveles de cache L1 (nivel 1) y L2(nivel 2) 26 . Debido al principio de localidad. Jerarquía de memoria: El tema clave de toda la organización de los distintos tipos de memoria esta en obtener una disminución de los accesos a las clases mas lentas de memoria.Velocidad de transferencia: Es la velocidad a la cual se pueden transmitir datos desde o hacia memoria. podemos podemos dar una aproximación de como se utilizan las cache: Cuando la CPU solicita un el contenido de una dirección. sino que todo el conjunto de direcciones lo rodea. se debe tratar de que no se detenga para esperar que lleguen las instrucciones y datos desde la memoria. • Localidad espacial: los elementos cuyas direcciones están cercanas tienden a ser referenciados. en este punto para solucionar el tema entra la memoria cache. no se extrae solo el contenido solicitado. para los otros tipos de memoria se utiliza la siguiente relación: Estas 3 ultimas características de la memoria son las mas importantes desde el punto de vista del usuario junto a la capacidad. Antes de proseguir debemos conocer a lo que se le llama "Principio de localidad" Principio de localidad de programas y datos • Localidad temporal: los elementos (datos o instrucciones) accedidos recientemente. y de ese bloque el dato solicitado se manda a la CPU. se va a buscar el dato a memoria.

L1 tiene un tiempo de acceso de 0. ya que no se tienen en cuenta muchos factores.05% de las veces.Estos cálculos son solo para tener una aproximación.15µs a cada dirección de memoria.1µs + 1µs)= 0.05*(0. por lo cual va a estar menos tiempo esperando. a L3 solo tendríamos acceder el 0. A L2 accedemos solo el 0.1µs y L2 de 1µs ( 0. Memoria semiconductora: Antes de empezar con este tema aconsejo leer la muy interesante pagina que habla de la forma mas común de almacenar información en los computadores antiguos.95 + 0. La mayor parte del tiempo el procesador recibe datos e instrucciones rápidamente de la cache. los núcleos de ferrita.000125. Mas adelante voy a detallar mas su funcionamiento e implementaciones. 27 .0025 % de las veces y a la memoria principal solo el 0. agregando un nivel mas L3.1µs) + (0.15µs Estamos teniendo un tiempo de acceso aproximadamente de 0.

lo acual hace que sean mas pequeñas y economicas. Estas cargas disminuyen gradualmente por lo cual tienen implementadas un sistema de refresco.[align=center]Diálogo sobre las memorias de anillos de ferrita. solo se pueden leer. que pueden mantener uno de dos estados mientras esten alimentadas.[/align] Hoy en las memorias principales utilizan memoria principas. es volatil. Se las puede dividir en 2 grupos. Todas los tipos de memoria que veremos aca son de acceso aleatorio. (Random Access Memory) . como un condensador. vamos a enumerarlas y dar una breve descripción. estaticas y dinamicas. Las RAM estaticas estas conformadas por puertas bioestables. Las RAM dinamicas son mas simples y compactas. obviamente todas las memorias que vamos a ver en esta parte son pero a esta se la llama asi. Se puede escribir como leer rapidamente en ella. con lo cual se identifica un uno o un cero. como un circuito y 28 . RAM: La mas común. Las dinamicas estan compuestas por celdas que conservan la carga. el hecho de que tenga carga o no diferencia un uno de un cero. el cual cargara periodicamente las celdas con carga. o sea que se pierden los datos cuando se apaga el computador. ROM: Read Only Memory. los datos bienen grabados ficicamente. a cada palabra que las componen se la puede acceder directamente. como los Flip-Flops.

que viene tapada con una etiqueta para evitar borrados no intencionados. Podría grabarla el fabricante o el posterior comprador con un equipo especial. No es volátil. suele tardar unos cuantos minutos en borrarse. pero nos da mas ventajas. 29 . el tema importante es que antes de grabarla hay que borrarla completamente. lo cual se realiza exponiendo la ventanita del chip a rayos ultravioleta. No es volátil. En la imagen se puede apreciar la ventana.no es volatil PROM: Son iguales que las ROM pero estas se pueden grabar eléctricamente una vez. estas memorias se pueden leer y grabar eléctricamente. EPROM: Memoria de solo lectura programable y borrable ópticamente.Son mas costosas que las ROM y PROM.

direcciones y control. pero nos dan gran flexibilidad al poder actualizables mediante las lineas de datos. otra diferencia es que no permiten borrar a nivel de byte. solo se puede borrar a nivel de bloque. La ultima es de 64GB de Samnsung. 30 . Flash: Iguales que las EEPROM pero mas mas rapidas. Son mas costosas y menos densas. La escritura demora mucho mas tiempo que la lectura. Estas 3 imagenes son de memorias flash. las podemos ver comunmente en los pen drivers.EEPROM: Memoria de sobre todo lectura programable y borrable eléctricamente. Se puede leer tanto como escribir de forma eléctricamente y solo el o los byte direccionados.

Organización de la memoria semiconductora: 31 .

Tenemos muchas formas de organizar la memoria. Una de las características mas importantes de los chips de memoria. esto seria que el chip de memoria esta organizado en W palabras de B bits cada una. * Presentan 2 estados. y cada chip contiene una matriz de celdas de memoria. los cuales se utilizan para representar un uno o un cero.El elemento básico de la memoria semiconductora es la celda de memoria. es la cantidad de bits que se pueden leer/escribir simultáneamente. en un extremo tenemos una memoria en la cual la organización física es igual a la lógica (igual a como la percibe el procesador). otra para indicar el tipo de operación (lectura/escritura). Por ejemplo una memoria de 16 Mbits podría estar organizado en 1Mpalabras de 16 bits cada una. y otro para los datos. Lo mas común es que posean tres terminales. aunque existen muchas tecnologías utilizadas para su implementación. uno para seleccionar la celda para lectura o escritura. Lógica del chip de memoria: Las memorias semiconductoras vienen encapsuladas. * Puede escribirse en ellas al menos una vez. todas compartes algunas propiedades. y desarrollare a continuación. * Pueden leerse para saber su estado. como salida (lectura) o entrada (escritura). En el otro extremo tenemos la estructura llamada "un bit por chip" en la cual los datos se lee/escriben por bits. Organización típica de una DRAM de 16Mbits en la que se leen/escriben de a 4 bits simultáneamente: 32 .

el doble de filas y el doble de columnas. con 12 lineas 4096. necesitamos 11 lineas. el doble. o sea. 33 . Para poder seleccionar un elemento particular de cada chip de 2048 X 2048 se necesitan. por ejemplo con el caso anterior con 11 lineas se obtienen 2048 posibles combinaciones. por lo cual a cada chip entran 11 lineas para especificar la fila de la matriz y 11 lineas para especificar la columna de la matriz. los 4 de la misma posición relativa dentro de cada uno de los chips. el cuadruple de capacidad de direccionamiento con el solo hecho de agregar una linea mas. primero se pasa la dirección que especifica la fila y luego se pasa la dirección que especifica la columna. para poder expresar 2048 combinaciones. esto se debe a que estas lineas dedicadas a especificar la dirección están multiplexadas en el tiempo. tendría que tener 4 DRAM conectadas al controlador de memoria para poder leer/escribir una palabra en el bus de datos. Como comentario. a la DRAM solo entran 11 lineas de datos ( de A0 a A10). Si el bus de datos del sistema fuera de 16 bits.Lógicamente la matriz esta compuesta por 4 matrices cuadradas de 2048 X 2048 elementos. el uso de matrices cuadradas y de lineas de direcciones multiplexadas provoca que con cada linea que se agrega a las lineas de direcciones la capacidad se podria cuadriplicar. De cada chip obtengo un elemento. Como se puede ver en este gráfico.

claramente necesito N chips.En el diagrama anterior se muestra el encapsulado típico de una DRAM de 16Mbits. en el ejemplo anterior el chip tenia una entrada/salida de 4 bits. donde N es igual a la cantidad de bits por palabra. 34 . en cambio si cada chip tiene 1 bit de entrada/salida. Para ejemplificar veamos una forma de organizar un modulo de memoria de 256K palabras de 8 bits. Ahora.

si esta. en el chip inferior del gráfico debería decir "Chip #8" En el diagrama podemos apreciar que las lineas de datos no se multiplexan. Memoria Cache: El objetivo de la memoria cache es obtener un tamaño grande de memoria. si no esta en la cache.Aclaración: El diagrama anterior tiene un error. al momento de leer una de las 256k palabras de 8 bits. entonces la dirección es accedido directamente de la cache. se envía la dirección y se selecciona un bit de cada chip (la misma ubicación en cada chip). se llama fallo o "MISS". con una velocidad tendiendo a la de las memorias mas rápidas y un costo tendiendo a las mas baratas. cada bit seleccionado de cada chip conformara la palabra. Como ya hemos visto cuando el procesador necesita acceder a una dirección de memoria. primero se fija si esta en la cache. entonces se accede a la memoria principal y se extrae el conjunto próximo a la dirección buscada y se pone en la cache. Cada chip posee 512 X 512 (256K) elementos de 1 bit. se llama acierto o "HIT". 35 .

pasa la dirección solicitada a el procesador. primero se pasa el bloque a la cache y luego se pasa la palabra a el procesador.para aprovechar el principio de proximidad. En esta parte tenemos dos organizaciones mas comunes. Este seria el diagrama del del segundo caso. la otra primero se pasa el bloque de palabras a la cache y luego esta. al mismo tiempo. una es que se pasa el bloque de memoria a cache y se pasa la dirección solicitada al procesador en paralelo. 36 .

me imagino que es Registry address. un registro donde el procesador pone la dirección a la que quiere hacer referencia. este seria el primer caso que hacia referencia el párrafo anterior y es la organización que se usa en general en las cache actuales. si no esta se accede a memoria. realmente no se bien a que se refiere con RA. se decide en que lugar de la cache se va a alojar el bloque y EN PARALELO se pasa el bloque a la cache y se pasa la palabra al procesador.Es este diagrama podemos ver la operación de lectura. se chequea si la dirección esta en cache. si esta se capta la palabra para luego pasarla al procesador. El flujo seria algo así: el procesador pone la dirección requerida en RA. 37 .

y la ventana de profundidad durante la iteracion va a ser pequeña. si hay un fallo. en un periodo corto de tiempo las referencias tienden a localizarce en unos pocos procedimientos. o sea que la proxima instruccion a captar es la inmediatamente siguiente a la ultima captada. * En muchos programas se hecen referencias a estruccturas de datos como secuencia de registros o matrices. * La mayoria de las instruccioes iterativas contienen pocas instrucciones. si hay un acierto. en el caso de entregar los datos primero a la cache y luego al procesador. se va a hacer referencia a instrucciones contiguas. luego se transfiere el bloque de datos a la cache para después esta entregar la palabra al procesador. durante el periodo que dure la iteracion. estas agrupaciones cambian. por lo cual. el tema es que ese grupo o bloque este en ese periodo de tiempo en cache. * Es raro tener una seguencia larga initerrumpida de llamadas a procedimientos con sus retornos correspondientes. y por medio del bus del sistema se accede a la memoria principal. se coloca la dirección en el buffer de direcciones. en general el programa queda confinado a una ventana bastante estrecha de profundidad o nivel de anidamiento de procedimientos. Este principio establece que las referencias a memoria tienden a formar agrupaciones.En este diagrama se ve como estaría dispuesta la cache con sus lineas de conexión. Antes de seguir con las características de la cache vamos a ver un poco mas sobre el principio de localidad. para tener un tiempo de acceso rapido. quiere decir que las referencias en un lapso de tiempo hacen referencia a un conjunto de palabras que están próxima físicamente. se inhabilitan los dos buffer y el trafico es solo de cache a procesador. en general la ejecucion de un programa es secuencial. La cache se interpone físicamente entre la memoria y el procesador. pero durante periodos cortos de tiempo el procesador hace referencia a algun conjunto en particular. por lo cual. en muchos casos estas unidades de datos se encuentran en posiciones contiguas de 38 . Algunas afirmaciones para ver que la localidad tiene sentido: * Exepto cuando hay instrucciones de salto.

Mas adelante vos a ampliar esta parte. Este tema es muy estudiado por su gran importancia en el rendimiento del computador. lo cual implica que un mayor el tamaño tiende a cache mas lentas. Tamaño de la cache: Lo ideal seria tener una cache lo suficientemente pequeña para que el costo promedio por bit se aproxime al costo de la memoria principal. se aprecia como durante un periodo apreciable de tiempo se hace referencia a llamadas que contiene una misma ventana. por lo cual se va a estar haciendo referencia a un mismo bloque de datos. ahora para aprovecharlo tendríamos que saber el tamaño óptimo del bloque para pasar de memoria a cache y la cantidad de bloques que tendría que alojar la cache. para eso seguiré con las características de las cache. ya que hay muchos datos interesantes. es imposible predecir un tamaño óptimo. Este gráfico se basa en las llamadas a procedimiento de un programa con su retorno correspondiente. uno es que cuanto mas grandes las caches. Como las tareas a realizar por el procesador son muy variables.memoria. y que sea lo suficientemente grande para que la velocidad de acceso promedio se aproxime a la velocidad de la memoria cache. y la cache depende de eso. Diversos estudios han llegado a que el tamaño óptimo estaría entre 1K y 512K palabras. Igualmente hay otros motivos que nos restringen a tamaños de cache grandes. mayor puertas implicadas en el direccionamiento de estas. en el se puede observar ventanas de profundidad igual a 5. Estructura de la cache: Vamos a ver algunos criterios básicos de diseño que nos van a servir para clasificarlas y poder diferenciar las distintas arquitecturas de cache. Función de correspondencia: 39 . Como se vera que no hay duda de los beneficios de tener en cuenta este principio.

La cache consta de C líneas de K palabras cada una. por lo cual la cache esta organizada en 16K líneas de 4 bytes cada una. y como hay menos líneas en la cache que bloques en la memoria principal. Correspondencia directa: 40 . estas palabras están agrupadas en M bloques de k palabras cada uno. debe haber una función de correspondencia que nos indique a que bloque de memoria principal corresponde cada línea de la cache. * Asociativa. * Los datos se transfieren entre memoria y cache en bloques de 4 bytes. Para poder realizar la correspondencia vamos a considerar que la memoria consta de 4M bloques de 4 bytes cada uno. Pueden utilizarse 3 técnicas de correspondencia: * Directa. para lo cual se necesita una dirección de 24 bits para poder hacer referencia a los 16M de direcciones. Para explicar las tres técnicas vamos a usar los siguientes elementos: * Cache de 64 Kbyte. En todo momento hay un subconjunto de bloques alojado en la cache. además que necesitamos elegir que bloque se van a almacenar en la cache. * Una memoria principal de 16Mbytes. direccionable de a byte.La memoria principal consta de hasta 2 elevado a la N palabras direccionables de n bits cada una. * Asociativa por conjuntos.

si en esa línea encuentra la etiqueta igual a la etiqueta de la dirección de memoria se ha producido un acierto. Debido a este tratamiento cuando se necesita buscar una dirección en cache. la parte menos significativa identifica la palabra dentro del bloque. el sistema toma de la dirección la parte que identifica la línea. entonces recién ahí se usan los bits menos significativos de la dirección para identificar la palabra dentro de la línea de la cache. cada bloque de la memoria principal se puede alojar solo en una línea específica de la cache.Es la más simple. lo que resta se divide en dos. cada etiqueta identifica un conjunto de bloques. La función de correspondencia se implementa tomando la dirección de memoria y dividiéndola en tres. 41 . y va a la cache y busca en ese mismo numero de línea la etiqueta. y el resto identifica la línea dentro de este conjunto de bloques. este numero de línea se corresponde con la línea de cache. la parte mas significativa identifica la etiqueta.

tendría que comparar cada etiqueta de cada linea de la cache hasta encontrar coincidencia o el final de la cache. En la correspondencia directa la lógica de la cache se dirigía directamente a una linea en particular de la cache. 42 . para que la búsqueda tarde lo mismo que en la correspondencia directa. La principal desventaja de esta correspondencia es la complejidad de la circuitería requerida. para lo cual la lógica de la cache interpreta la dirección de memoria de la siguiente forma: los bits menos significativos sirven para identificar la palabra dentro de la linea. cada posición de la memoria principal se puede alojar solo en una posición de la cache. por lo cual menos costosa pero tiene un problema importante. Correspondencia asociativa: Esta correspondencia supera la desventaja de la anterior. simultáneamente. mediante circuitería extra se hace la comparación de todas las etiquetas de las lineas de la cache en paralelo.Como se puede ver. Imaginemos que el procesador hace referencia repetidas veces a dos palabras de bloques de memoria principal diferentes. los bloques de la memoria principal se pueden ubicar en cualquier linea de la cache. a los que les corresponde la misma línea dentro de la cache. En el caso de la asociativa. el costo es mayor. Es la función más fácil de implementar. Obviamente al ser mas compleja la circuitería. una sola comparación. como un bloque de memoria puede alojarse en cualquier linea de la cache. asiendo que baje la tasa de asierto. porque cada bloque se podía ubicar solo en una linea determinada de la cache. y al resto de los bits se lo llama etiqueta y sirve para identificar si la linea le corresponde al bloque requerido. Este problema se resuelve con la siguiente función de correspondencia. en ese caso el sistema estaría cambiando continuamente el bloque dentro de la cache.

una comparación por vía. mejora considerablemente el rendimiento de la asociativa. pero de cualquier conjunto. Las de 4 vías producen una leve mejora y mas vías producen muy poca mejora. y además hay que compararla contra menos posiciones de la cache. 43 . y se la llama correspondencias asociativa por conjuntos de 2 vías. la cache se divide en conjuntos y un bloque de memoria principal puede ubicarse solo en una posición.Correspondencia asociativa por conjuntos: Esta correspondencia toma lo bueno de las dos anteriores. Lo mas común son las cache organizadas en 2 conjuntos. la lógica de la cache solo tiene que chequear una posición de cada conjunto. Como un bloque de memoria principal solo se puede ubicar en un solo conjunto. la etiqueta a comparar posee menos bits.

ahora el procesador requiere otro bloque de memoria que le corresponde la linea X de la cache. a la lógica de la cache no le queda otra que sacar el bloque 44 . un bloque de memoria principal puede ubicarse en una sola ubicación de cualquiera de los dos conjuntos de la cache. Por ejemplo imaginemos que tenemos una correspondencia directa.Este gráfico ejemplifica una correspondencia asociativa por conjuntos de 2 vías. Algoritmos de sustitución: Ya vimos los métodos para saber que bloques están en cache. en determinada linea X de la cache tenemos un bloque de memoria al que el procesador uso recientemente. ahora tenemos que ver como decidir que bloques nos conviene que estén en la cache.

Otra técnica no basada en el grado de utilización seria en elegir la linea aleatoriamente (al azar). para esto se tendría que implementar un contador. Ahora imaginemos que el modulo de E/S va a realizar una escritura. es tan simple como elegir la linea que posea el bit extra en 0. y el de la otra vía en 0. Primero. Probablemente el mas efectivo el LRU (Last Resently Used) "utilizado menos recientemente". Bien con el problema ya descripto.actual y poner el nuevo. Estudios realizados indican que las prestaciones de esta técnica son levemente inferiores a las descriptas anteriormente basadas en el grado de utilización. Una vez que una dirección se ha modificado en la cache. Otra posibilidad es el FIFO (FIrst In First Out) "primero en entrar. En esta parte vamos a ver los algoritmos usados para decidir que linea sacar de la cache para alojar el nuevo bloque requerido. vamos a explicar algunas técnicas de escrituras que difieren en su prestación y costo de implementación. cuando una linea es referenciada se pone ese bit extra de esa linea en 1. Pero con las otras 2 correspondencias la lógica de la cache tiene varios lugares para poner ese bloque que el procesador requiere. en este caso se sustituye la linea que posee menos referencias hechas. Cuando necesitamos guardar un nuevo bloque. y la dirección en cuestión esta en cache y fue modificada. el dato que se lleva el modulo de E/S va a ser erróneo. Política de escritura: Un problema que todavía no se ha mencionado es el tema de la validez de los datos un bloque de memoria principal respecto a la linea correspondiente en cache. Existen 2 grandes problemas a resolver. mas de un dispositivo puede tener acceso a la memoria principal. Imaginemos una linea de cache la cual a sido modificada por el procesador. solo necesitamos 1 bit extra por linea. En este algoritmo se reemplaza el bloque que se ha mantenido mas tiempo en la cache sin haberse referenciado. Otro problema mas complejo se da en sistemas con varios procesadores en que cada uno posee su 45 . el de la cache o el del modulo de E/S?. por ejemplo imaginemos un modulo de E/S que accede para lectura a la memoria principal. la dirección correspondiente de memoria deja de tener validez. La lógica de la cache debe actualizar el bloque de memoria principal correspondiente a la linea modificada antes de alojar el nuevo bloque. ahora el procesador requiere un bloque de memoria el cual va a ser alojado en esa linea modificada de la cache. si la dirección accedida esta en cache y fue modificada. esto es implementado fácilmente mediante una técnica cíclica "buffer circular". cual es el dato valido?. primero en salir" En este algoritmo se reemplaza el bloque que ha estado mas tiempo en la cache. Otra podría ser LFU (Last Frequently Used) "menos frecuentemente usado". Esto es fácil de implementar en la correspondencia asociativa por conjuntos de dos vías.

y existe la posibilidad de que se genere un cuello de botella. esta memoria no es transferible a la cache. Esto hace que la circuitería tenga que ser mas compleja. sino que además hay que mantener la coherencia entre la información de las cache. además de modificar el bloque. En sistemas con mas de una unidad procesador-cache. en el momento de modificar un bloque. y entonces usar información valida.Entre las técnicas usadas pala lograr esto se encuentran: Vigilancia del bus con escritura inmediata: Todas las caches monitorean las lineas de direcciones del bus. quiere decir que antes se ha producido un fallo en la cache. Transparencia hardware: Se utiliza hardware adicional. a un sistema que tiene en cuenta este punto se le dice que mantiene la coherencia de cache. cada ves que una cache es modificada. El hecho de modificar una dirección de la cache. Otra técnica es la llamada "post-escritura". En esta técnica la cache dispone de un bit extra por linea de cache. si se ha modificado. Recién en el momento de sustituir el bloque de la cache. porque es imposible que que la memoria compartida se encuentre en cache Tamaño de linea: 46 . hacia la memoria principal. este hardware se encarga de mantener la coherencia con la memoria principal y otras caches. Para los sistemas con varias unidades procesador-cache. La principal desventaja de esta técnica es que aumenta considerablemente el trafico a través del bus. estos pueden monitorizar el trafico hacia memoria y detectar modificaciones en direcciones que dichas caches contienen. cuando una cache detecta que se ha modificado un bloque de memoria que ella posee. Como una parte de los datos de memoria no son validos porque todavía no se han actualizado. Memoria excluida de cache: Con esta técnica solo una porción de la memoria principal es compartida por los procesadores. no solo invalida la dirección correspondiente en la memoria principal. lo cual podría producir un cuello de botella en el sistema. para así mantener la coherencia de datos.propia cache. los accesos de los módulos de E/S deben hacerse a través de la cache para chequear primero si están ahí. todas las escrituras se hacen tanto en cache como en memoria principal. procede a invalidar su linea de cache. se utiliza ese bit extra para marcar que el bloque ha sido modificado. el la cual se minimizan las escrituras en memoria. La técnica mas sencilla es la llamada "escritura inmediata". por lo cual cada vez que se accede a la memoria compartida por parte de un procesador. no solo alcanza con mantener la coherencia entre la cache modificada y la memoria principal. esta modificación solo se hace en la cache. sino que también podría invalidad datos de las otras caches. antes de reemplazar el bloque se actualiza la memoria principal. se chequea este bit extra para saber si se ha modificado el contenido.

en cambio. una dedicada a datos y otra a instrucciones. tendríamos la cache de datos casi sin uso. por haber muchas variables en juego. y se pueden llegar a requerir en un mismo momento datos e instrucciones. no pudiéndose aprovechar completamente el principio de localidad. se ha hecho normal particionar la cache y dedicar una a almacenar datos y otra a almacenar instrucciones. Al ir aumentando la capacidad de palabras de la linea de cache va a ir aumentando la tasa de aciertos. Bien. la proximidad se va haciendo mas lejana. pero al pasar un cierto numero de palabras. por ejemplo el 47 . lo que se llama bloque. es que cuando mas palabras tenga el bloque. Y el hecho de que halla menos bloques. en el caso de cache partida. ahora. con posibilidad de ser usadas. reduciendo los tiempos de acceso hasta hacerlos casi nulos. para aprovechar el principio de localidad. Es difícil establecer un numero de palabras óptimo. Segundo. Las caches unificadas presentas 2 grandes ventajas. por el hecho de tener mas palabras próximas a la referenciada. el solo uso de la cache balancea según las necesidades la cantidad de instrucciones o datos cargados en la cache. lo que permitió incorporarlas dentro del mismo procesador. Con la cache partida se elimina la competencia por el acceso a ella. por sera reemplazado por otro mas rápidamente. por ejemplo supongamos el caso ficticio que el procesador requiera de memoria principal solo instrucciones. nada de datos. La otra ventaja mas obvia es que solo habría que diseñar e implementar una sola cache. si no estuviera particionada. cual sera la cantidad óptima de palabras que deba contener ese bloque?. mas lejana va ha ser la proximidad de las palabras extra con respecto a la requerida en consecuencia menos probable va a ser que sea requerida en corto plazo.Cuando el procesador requiere acceder a una palabra de la memoria principal. dentro del procesador se realizan en paralelo distintas tareas. Dos factores entran en juego en este tema: Primero es que cuanto mas grande sean los bloque menor sera el numero de estos que entren en la cache. Numero de caches: Debido al aumento logrado en la integración de los circuitos. Además de incorporar 2 niveles de cache. Pese a esto la tendencia se fue incrementando para el lado de las caches partidas. esto se debe principalmente para explotar mas la técnica de ejecución de tareas en paralelo. produce que este permanezca menos tiempo en cache. Luego se incorporo un segundo nivel de cache. y así empieza a reducirse la tasa de aciertos. se ha logrado reducir considerablemente los tamaños de las caches. el sistema lleva a la cache no solo esa palabra sino también las palabras de su vecindad. pero parecería que un tamaño entre 4 y 8 unidades direccionables seria próximo a lo óptimo. en ese punto seria mas conveniente reemplazar la linea. mejorando aun mas los tiempos promedio de acceso a datos e instrucciones alojados en memoria principal. la primera es el tema del balanceo según las necesidades. En procesadores que se implementa segmentación de cause "Pipelining" .

y no podría hacerlo. y las mas caras. la CPU requiere de la capacidad de poder almacenar algunos datos temporales. para saber que acciones se deben realizar. para controlar la ejecución de 48 . las mas pequeñas. * Escribir datos: La instrucción puede requiere que se escriban datos en memoria o en algún modulo de E/S. Se las dividen en 2 grupos: Registros visibles al usuario: Permiten a los programadores de bajo nivel. Registros: Primero recordemos las cosas que debe poder hacer la CPU: * Captar instrucciones: La CPU lee una instrucción de memoria. para eso necesita de una pequeña memoria interna. Estos registros están el lo mas alto de la jerarquía de memoria. la cual ya hemos nombrado. por lo cual son a los que se accede mas rápidamente. y son también usados por programas privilegiados del sistema operativo. * Procesar datos: La ejecución de una instrucción puede requerir que se realice alguna operación aritmética o lógica. Para realizar estas tareas. Registros de control y estado: Son usados por la unidad de control para controlar la CPU. hacer uso de ellas. que son los registros.pre-captador de instrucciones podría tratar de acceder a la cache en busca de futuras instrucciones. porque la ALU en ese momento esta haciendo uso ella para obtener operandos. * Interpretar una instrucción: La instrucción debe ser decodificada.

los de datos deben poder contener los valores de los distintos tipos de datos. Muchas veces también se realizan operaciones y solo se miran los flas. Estos registros son visibles al programador o parcialmente visibles. O por ejemplo si la comparación que hiciéramos fuera un "A<B" . lo que hace a la instrucción mas corta. si hubo carry. Son de mucho uso para corroborar resultados. luego durante la ejecución de la subrutina la CPU hace uso de estos registros. Estos flags son bits. si fue positivo. Un registro de uso general se puede usar para cualquier cosa. la paridad. los flags nos van a indicar. En algunos sistemas se permite el uso de dos registros como si fuera uno solo para aumentar su capacidad. en la ALU haríamos A-B y solo habría que chequear el flag que nos indica si el resultado fue negativa. Código de condición. y cuando se retorna al programa que llamo a la subrutina. También debemos tener en cuenta el tamaño del registro. el registro ya esta implícito con la instrucción. hay que usar determinado registro. También existen instrucciones de direccionamiento que hacen uso de un registro determinado. Direcciones. Datos. overflow. este uso esta estrechamente ligado al repertorio de instrucciones. que hacen una copia de estos registros. en la ALU realizaríamos una resta de los 2 operandos y solo habría que chequear el flag que nos indica si el resultado fue cero. pero ese registro además se le puede dar otro uso. esta cantidad afectara a la longitud de las instrucciones. 49 . Un tema importante a tener en cuenta es la cantidad de registros de uso general. negativo. etc. y podemos clasificarlos de la siguiente forma: * * * * De uso general. que utiliza el hardware de la CPU para indicar algún tipo de información adicional al resultado de la operación que acaba de realizar. Registros visibles al usuario: Estos registros pueden ser referenciados por medio de lenguaje de maquina. se vuelven a poner los mismos valores en estos registros para asi poder continuar con la ejecución tal cual como lo venia haciendo antes de la llamada a subrutina. por ejemplo en operaciones de salto o bucles. nulo. por lo cual en las instrucciones necesitaran mas bits en el campo del operando. Los de direcciones deben poder contener la dirección mas alta. por ejemplo. ya se sabe que para determinada instrucción. La ventaja de un registro de uso general. Por ejemplo hay instrucciones que permiten direccionar una posición de memoria usando cualquier registro. en si el resultado no nos interesa.programas. pero no se pueden modificar. es la flexibilidad en el trabajo que le da al programador. ya que mas registros requieren mas bits para poder identificarlos. seria de uso mas o menos general. Hay ciertas instrucciones como las de llamada a subrutina. La ultima clasificación de los registros visibles al usuario son los que almacenan los códigos de condición o "Flags". si realizo una operación aritmética. se toma la decisión de saltar o volver a ejecutar el bucle luego de hacer una comparación "=". mientras hay otras instrucciones que trabajan con registros específicos. la desventaja de un registro general y a su ves ventaja de un uso especifico (datos o direcciones) esta en que las instrucciones no debe especificar en que registro se encuentra el dato o dirección.

Registro de dirección de memoria (Memory address register) Contiene la dirección de una posición de memoria. cuando se llama a la subrutina. en esos casos es responsabilidad del programador. algunas de ellas pueden ser visibles por instrucciones de máquina ejecutadas en modo de control o de sistema operativo. Los mas importantes son: * PC . el resguardo de los flags no se hace automáticamente por la CPU. en general no son visibles al usuario. * MBR .Registro intermedio de memoria (Memory buffer register) Contiene la palabra de datos a escribir. * MAR . y . * IR . o la que se a leído ultima. se 50 . Registros de control y estado: Estos registros se usan para controlar el funcionamiento de la CPU.Contador del programa (Program counter): Contiene la dirección de la próxima instrucción a captar.En otras máquinas. En este gráfico podemos apreciar un poco mas en detalle la estructura interna de la CPU.Registro de instrucción (Instruction register) Contiene la ultima instrucción captada.

un bus interno. captación de la instrucción y ejecución de la instrucción. que lo único que requiere es que se cambie el valor del registro PC. se guarda el código de la instrucción en el registro IR. y las conexiones de la unidad de control para indicarle al los registros. que operación queremos realizar (lectura o escritura) también se pueden ver los flags. Dicha ejecución la voy a empezar a describir empezando por la forma mas simple. Una instrucciones requieren una combinación de algunas. y es el procesador el que se tiene que encargar de ejecutarlas. * Procesador-E/S: Transferencia de datos desde o hacia el exterior a través de un modulo de E/S. vamos a agregar algunas etapas 51 . la CPU interpreta la instrucción almacenada en IR y realiza las acciones necesarias para que se ejecute la acción requerida. Básicamente se capta la instrucción de memoria principal. Como ya hemos visto anteriormente. el cual esta compuesto por un conjunto de instrucciones. en 2 etapas.pueden ver las conexiones internas.se incrementa el registro PC. Procesador: Ciclos de una instrucción: Como ya hemos visto la función de un computador es la ejecución de un programa. Bueno. las conexiones de datos de los registros. en general las acciones que puede realizar la CPU se pueden agrupar en: * Procesador-memoria:Transferencia de datos desde o hacia memoria. entonces la ejecución de un programa consta en la repetición del proceso de captación y ejecución de instrucciones. * Control: Por ejemplo una instrucción de salto. * Procesamiento de datos: Alguna operación aritmética o lógica con los datos.

Instruction address calculation: En general consiste en sumar 1 al registro PC. captan el próximo valor del vector realiza lo mismo con otros valores. con el cual un modulo de E/S puede interrumpir el procesamiento normal de la CPU. IF .Instruccion operation decoding: Decodifica la instrucción para saber el tipo de operación a realizar y los operandos a utilizar. al terminar de almacenar el resultado no captan la siguiente instrucción. En el gráfico podes observar varias cosas. OAC .Operand fetch: Se capta el operando de memoria o a través de E/S. DO . OF . en vez de eso. Interrupciones: Para seguir con el ciclo de la instrucción voy a dar una idea de lo que es una interrupción.IAC . Supongamos que las instrucciones tienen un largo de 16 bits y la memoria esta direccionada de a 16 bits. pero no siempre. IOD . se determina la dirección.Operand address calculation: Si el o los operandos se encuentran en memoria o se accede a ellos a través de E/S. las etapas están dispuestas tal que en la parte de arriba están las etapas que requieren salir del procesador. pero si la memoria estuviera direccionada de byte. mas adelante la veremos con mas profundidad.Data operation: Se realiza la operación que requiere la instrucción. Otra cosa para destacar son las flechas dobles en el momento de ir a buscar un operando o al almacenarlo. y la la parte inferior están las etapas que se solucionan internamente. 52 . OS . cada instrucción ocuparía 2 posiciones de memoria. esto se debe porque hay instrucciones que requieren varios operandos y hay otras que generan mas de un resultado. Por ultimo hay instrucciones que realizan una misma operación con distintos valores de un vector. Una interrupción es un mecanismo. en ese caso sumariamos 1 al PC. por eso.Instruction fetch: La CPU lee la instrucción desde su posición en la memoria. en ese caso tendríamos que sumar 2 al PC.Operand store: Se almacena el operando en memoria o a través de E/S.

000 instrucciones para atender al periférico ⇒ la CPU tarda 0. (en ese tiempo la CPU podría haber ejecutado 1000 millones de instrucciones) Con el uso de interrupciones la CPU no tiene que esperar. solo con las interrupciones no alcanza para solucionar el problema.000 veces la ATI ⇒ ejecutar 100. • La impresora tarda 10 seg en imprimir 10 Kbytes • La CPU está ocupada con la operación de E/S durante 10 seg. mandaría los datos a la impresora y seguiría haciendo alguna tarea productiva. con periféricos rápidos. Ciclos por instrucción CPI = 2 . Este mecanismo puede llegar deshabilitarse si es necesario.000 caracteres por minuto = 1 Kbyte/s Hasta hora lo único que podíamos hacer era que la CPU envíe los datos que pudiera recibir la impresora y esperar que termine de imprimir o que solicite mas datos. transferir byte. rti) • Para transferir 10 Kbytes tenemos que ejecutar 10. ya sabemos que la mayoría de los dispositivos externos son las lentos que la CPU. • La CPU está ocupada con la operación de E/S durante 0.Esto sirve para mejorar el rendimiento del sistema. 53 . • La E/S por interrupciones reduce en 10. en promedio) • Una instrucción tarda en promedio 2 x 5 ns = 10 ns =>lla computadora puede ejecutar ~100 Mips Queremos imprimir un archivo de 10 Kbytes en una impresora láser de 20 páginas por minuto • 1 página ≅ 3. Con interrupciones: La impresora genera una interrupción cada vez que está preparada para recibir un nuevo byte.001 seg. restaurar contexto. Sin interrupciones: • La CPU entra en un bucle y envía un nuevo byte cada vez que la impresora está preparada para recibirlo.000 veces el tiempo que la CPU está ocupada gestionando la impresora. comprobar estado. • Si la gestión de interrupción (ATI) tiene 10 instrucciones (salvar contexto. Esta diferencia es tan marcada porque el periférico es realmente muy lento.001 seg. Ejemplo. imaginemos la CPU imprimiendo un documento Procesador a 200 MHz (tiempo ciclo reloj = 5 ns.000 caracteres (1 carácter = 1 byte) • La impresora imprime 60.

Se puede ver. para luego proseguir con la ejecución del programa original. chequea si hay alguna interrupción pendiente. y así las va ejecutando secuencialmente. Bien. antes de proseguir con la ejecución del programa principal. solo espera que termine. este programa se carga. Cuando se atiende.En este gráfico se muestra el tiempo que utiliza la CPU en el periférico. luego que se termina de atender la interrupción el procesador. un periférico el procesador ejecuta un programa que atiende al modulo de entrada salida. cuando termina el periférico su tarea. en cambio se puede apreciar en la segunda seccione del gráfico. las 2 cruces identifican las interrupciones. por ejemplo mandar información de algún error que se halla detectado en el periférico. en algunos casos el programa cargado puede realizar alguna otra tarea relacionada. que luego de que el programa que atiende la E/S pone en funcionamiento el periférico. la primera es que mientras se esta atendiendo una interrupción se desactivan las demás. prepara lo necesario para que se pueda realizar la operación requerida con el periférico. para el lado del periférico o para el lado de los buses. que mientras esta funcionando el periférico (entre los círculos 4 y 5) el CPU no hace nada. que sucedería si ocurre una interrupción mientras se esta ejecutando una interrupción? Hay 2 alternativas. el procesador dedica su tiempo en procesar el programa original hasta que reciba una nueva interrupción. 54 . la linea punteada nos marca en que se estaría utilizando el CPU. seguido a esto se ejecuta la instrucción solicitada. en la primera sección.

se almacena el contexto de ejecución de la interrupción en curso. se carga el PC con la nueva dirección y se empieza a ejecutar las instrucciones del programa que atiende la nueva interrupción. 55 . entonces. al terminar se continua atendiendo la interrupción anterior. y es necesario porque hay peticiones que en la que es importante atenderlas rápidamente y hay otras que no.La desventaja es que no se tiene en cuenta ninguna prioridad. y cuando se termina de atender esta. se vuelve a la ejecución del programa principal. si una interrupción es interrumpida por otra que posee mayor prioridad. La otra alternativa es que las interrupciones tengan prioridad.

el gráfico hubiese sido similar al de la primera parte. y en la segunda parte muestra el procesamiento de interrupciones anidadas. en caso contrario. 56 . una dentro de otra. obviamente la interrupción "Y" es de mayor prioridad que la "X".En la primera parte del gráfico se muestra como seria una atención secuencial de interrupciones. Sabiendo un poco de las interrupciones ahora podemos agregar una nueva etapa al ciclo de la instrucción básico.

si lo hay. pero si están habilitadas antes de captar la próxima instrucción. chequea si hay alguna interrupción pendiente. etc) cargara en el registro PC la dirección donde esta el programa que atiende la interrupción. varios o ningún operando. registro PC. y empezara a captar y ejecutar las instrucciones del programa de atención a la interrupción. en la etapa "Check for Interrupt" el procesador guardara el contexto (registro que contiene los flags.En este gráfico podemos ver que si las interrupciones están deshabilitadas. este operando puede pasado de distintas modos de direccionamiento. los mas comunes son: 57 . También vamos a agregar la etapa de detección de interrupciones el gráfico mas detallado: A esto faltaría agregarle una etapa. el ciclo es igual. Las instrucciones pueden contener uno.

usando la pila. este operando contiene la dirección de donde se encuentra el valor a procesar.* Direccionamiento inmediato: El valor del operando se encuentra incluido en la instrucción. * Direccionamiento indirecto a través de memoria: En la instrucción se encuentra la dirección en donde se encuentra el operando. con desplazamiento. que no vienen al caso explicar ahora como. * Direccionamiento directo: En la instrucción se encuentra la dirección efectiva en donde se encuentra el operando o el registro donde se encuentra el operando. estos direccionamientos varían según el procesador. Flujo de datos: Veamos un poco como se usan los buses en el ciclo de una instrucción: 58 . * Direccionamiento indirecto a través de registro: En la instrucción se hace referencia implícitamente o explícitamente al registro en donde se encuentra la dirección efectiva del operando. Sabiendo esto podemos ver que faltaría una etapa para acceder al valor del operando en los direccionamientos indirectos. y otros modos y subdivisiones de cada uno.

luego la unidad de control manda señal de lectura por el bus de control.Ciclo de captación: En el momento de captar la próxima instrucción. y entonces la memoria coloca en el bus de datos la información requerida. A continuación el MBR copia la información que se encuentra en el bus de datos al cual esta conectado. y como paso final el dato contenido en MBR pasa a IR. 59 . s toma la dirección contenida en el PC y se coloca en el MAR.

En cambio. la memoria pone los datos solicitados en el bus de datos. entonces se toma los N bits mas a la derecha del registro MBR. 60 .Ciclo indirecto: Si el operando utiliza direccionamiento indirecto. la unidad de control manda señal de lectura. estos bits se pasan al MAR. son muchas las posibilidades de flujos posibles. todo depende de la instrucción que el ciclo de captación halla dejado en IR. los cuales corresponden a la dirección de referencia del operando. la MBR capta la información del bus de datos El ciclo de ejecución no tan fácil y predecible como los dos anteriores. el ciclo de interrupción es predecible como los 2 primeros.

Luego de eso. hay otras que no. bien. dependiendo del tamaño del dato a guardar puede que este proceso ser repita mas de una vez. Que es la segmentación de instrucciones?.Ciclo de interrupción: Antes de atender a la subrutina que atenderá la interrupción. La técnica de segmentación de cause intenta que trabajen las distintas partes del procesador en paralelo. Por ejemplo cuando la etapa de ejecución recibe la instrucción. 61 . se coloca en el PC la dirección donde comienza la subrutina de atención a la interrupción. la memoria detecta la señal y copia en la dirección que se encuentra en el bus de direcciones el dato que se encuentra en el bus de datos. Para explicarlo recordemos primero el ciclo de la instrucción. no es necesario que el producto termine de pasar por todas las etapas para poder ingresar un nuevo producto a la linea de montaje. las realizan generalmente distintas partes del procesador. Es muy gráfico y simple verlo haciendo una analogía con una linea de montaje de un producto en una fabrica. pero en la etapa de captación la ALU no interviene. la parte de ejecución la va a realizar la ALU. la etapa de captación se libera y podría empezar a captar la próxima instrucción. por ejemplo. luego de esto se coloca el dato a guardar en MBR. La de segmentación de instrucciones es una técnica muy usada hoy en día. como son distintas. el contexto del CPU debe guardarse (flags y PC). abarca varias etapas. para eso la unidad de control coloca en MAR la dirección en donde hace el resguardo de esos datos. mientras una parte del procesador esta trabajando. podría ser la pila. en la cual el producto va pasando por distintas etapas y en cada una se le hace algo al producto. la unidad de control envía señal de escritura. este es el punto. en el próximo ciclo se empezara a captar instrucciones de la rutina de atención a la interrupción. en las cuales se realizan distintas tareas. Segmentación de cauce: Las técnicas de organización se fueron implementando a medida que la tecnología fue avanzando y permitieron ponerlas en practica. gracias a lo que se realizo. Otro ejemplo podría ser un lavadero de ropa.

El tema es hacer tareas en simultaneo en las cuales no se superpongan unidades funcionales. secado y planchado. lavado. 62 .Lavado Secuencial Lavado Segmentado Gracias a la cátedra de arquitectura por las diapositivas que les tomo prestadas!!! Los dibujitos vendrían a ser las tres etapas. Cuanto mas se pueda sementar el ciclo de instrucción mas beneficioso seria.

Decode instruction: Determinar la operación a realizar.Write operand: Almacenar el resultado en memoria. FO . que si se ejecutaran en forma secuencial consumirían 54 unidades de tiempo. la diferencia esta en que el procesador va a ser mas productivo. digo teóricamente porque el uso de segmentación trae aparejado muchos contratiempos que le van a bajar un poco ese rendimiento teórico. Bien. Esta seria una situación óptima sin ninguna complicación.Fetch instruction: Captar la siguiente instrucción. y los campos de operando. ahora vamos a determinar las etapas de nuestro cause: FI . DI . pero para simplificar la implementación.Calculate operands: Se calcula la dirección efectiva de los operandos. 9 instrucciones de 6 etapas. CO .Fetch operands: Se captan los operandos de memoria. Teóricamente el incremento de la productividad es proporcional al numero de etapas. por ejemplo un movimiento de datos no utilizaría la etapa de ejecución. Otra cosa a tener en cuenta es que la instrucción va a tardar lo mismo en ejecutarse.Execute instruction: Realizar la operación indicada en la instrucción. 63 . WO . todas las instrucciones pasan por todas las etapas y todas las etapas duran lo que tarda la etapa mas lenta. ni tampoco las etapas consumen la misma cantidad de tiempo.No todas las instrucciones utilizan todas las etapas. los que están en registros no son necesarios captarlos EI . pero gracias a esta segmentación se requieren solo 14 unidades de tiempo.

A + B=C. ya se cargaron 4 instrucciones al cauce las cuales deben descartarse. los saltos incondicionales. para cuando la instrucción 1 sabe a donde debe saltar para seguir captando instrucciones. En el próximo gráfico para mostrar la dependencia de datos el cauce que se toma es de 5 etapas pero mostrar la dependencia sirve. el gráfico seria igual al anterior. La segunda instrucción no va a poder captar el operando C hasta que la primera instrucción almacene el resultado C en memoria. No siempre la ejecución del programa es secuencial. 64 . y se deben descartar las instrucciones 4. En este caso la instrucción de salto seria la instrucción 3. Se desperdiciaron 4 ciclos. 6 y 7. Si el salto no se hubiese realizado. la dirección de salto no se va a saber hasta que la instrucción pase por la etapa EI. 5. las llamadas a subrutina son un gran problema para la segmentacion de cause. y la segunda es otra suma C + D=E. veamos problemas. El segundo problema es la dependencia de datos. uno de los dos mas importantes serian los saltos. Imaginemos que en el cauce del gráfico anterior la instrucción 1 es una instrucción de salto condicional. Imaginemos que la primer instrucción es una suma. es lo mismo.Bien. los saltos condicionales. el procesador seguirá cargando las instrucciones de forma secuencial.

El gráfico esta tomado de un simulador MIPS64 (RISC). las instrucciones LD leen un dato de memoria y lo guardan en un registro (lee el dato en la posición A de memoria y lo guarda en el registro R1). Donde dice RAW es que hay dependencia de datos (read after write) lectura antes de escritura. pero 65 . Según lo visto hasta ahora parecería que cuanto mas etapas mejor va a ser el rendimiento. las SD al reves. quiere decir que se esta intentando leer un dato que todavía no se escribió. se puede ver que hay buffers intermedios entre las etapas llamados registros de segmentacion. abajo pongo que se hace en cada etapa. además de esto hay circuitería dedicada a minimizar las dos dificultades antes mencionadas. En este gráfico podemos apreciar un poquito mas de detalle. toman el dato del registro y lo almacenan en memoria.

Precaptar el destino de salto. si se encuentra. Este buffer tiene tres utilidades: 1. el destino ya habra sido precaptado. el hardware comprueba si la dirección de salto se encuentra en el buffer. y en el otro cauce se capta como si el salto se fuera a producir. Con esta alternativa tenemos 2 problemas. en uno se capta como si el salto no se fuera a realizar. El segundo problemas es el siguiente: supongamos que ingresa una instrucción de salto. reduciendo conciderablemente los tiempos de acceso. Flujos múltiples: Esta implementación duplica la parte inicial del cauce. 2. además que entre cada etapa ya hay una demora debido a funciones de preparación y distribución. el buffer se adelanta y almacena las próximas instrucciones secuencialmente delante de la ultima captada. Primero. Pase lo que pase. en vez de ir a memoria a buscarla.los diseñadores se dieron cuenta de que no era así. los cuales adicionan tiempo. Tratamiento de las instrucciones de salto condicional: Los tratamientos mas utilizados son: * * * * * Flujos múltiples. 66 . porque?. al agregar mas etapas estamos agregando mas buffer intermedios. se comienza a captar por los dos cauces. se precapta y se guarda la la instrucción del destino del salto. Entonces en el momento que se detecta que se va a producir el salto. pudiendo llegar al punto que esta circuitería sea mas compleja que la etapas mismas. ahora que pasa si ingresa en ese momento otra instrucción de salto antes de que se resuelva la primera. Se necesitaría otro cause adicional. esta dirección va a encontrarse en el buffer. Si se produce el salto. Por esta razón se busca un rendimiento óptimo con una complejidad moderada. Si se produce un salto con una dirección de destino próxima a la dirección actual. Predicción de saltos. cuando se detecta una instrucción de salto. a partir de ahí se empieza a captar por los dos causes simultáneamente. Buffer de bucles. Con esto se logra que la etapa de captación tome las instrucciones del buffer en vez de hacerlo de memoria. Segundo. con cada etapa que se agrega la circuitería para controlar las dependencias y otras para optimizar el uso del cause y aumenta enormemente la complejidad. Salto retardado. la cual es controlada por la etapa de captación. la capta del buffer rápidamente. y en la etapa de captación. ya están precaptadas las instrucciones de las 2 opciones posibles. el primer problema es que los 2 causes compiten por el acceso a memoria y registros. Con el uso de precaptación. en ella se almacenan las N ultimas instrucciones captadas. Buffer de bucles: El buffer de bucles es una memoria de pequeña y muy rápida. Precaptar destino de salto: En esta implementación además de captar la instrucción siguiente a la del salto. hasta que se decida si se salta o no.

En la técnica de predecir según el tipo de instrucción. para las siguientes iteraciones tomara los datos del buffer. Tabla de historia de saltos. registran algun tipo de información histórica de cuales fueron las decisiones tomadas con anterioridad. las dos ultimas son dinámicas. Predecir según el código de operación. se salte o no se salte. solo podremos almacenar la ultima decisión tomada en el salto (se salto / no se salto) Salto retardado: Usando esta técnica. Estas 2 técnicas en general tienen una tasa de acierto aproximadamente del 50%. porque después de la instrucción de salto va a ir una instrucción que normalmente estaría antes de la instrucción de salto. Estas primeras tres técnicas son estáticas. y si al final se salta se descarta lo precaptado. por lo cual el procesador va a tener que ir a memoria a buscar las instrucciones solo la primera vez. no se va a descartar nunca. Predecir que siempre salta. Las dos primeras son las mas fáciles. 67 . La ventaja es que la instrucción que se va a captar es útil. dependiendo de la instrucción de salto. se salte o no se salte. algunas son: * * * * * Predecir que nunca salta. Esta especialmente pensado para el tratamiento de bucles. Por ejemplo si para almacenar el historial se dispone de un solo bit. Predicción de saltos: Existen diversas técnicas para predecir los saltos. el procesador decide si salta o no. la instrucción que le sigue secuencialmente a la instrucción de salto se ejecuta siempre. La segunda es al revés de la primera se decide saltar siempre.3. en la primera se decide no saltar nunca y precaptar lo que sigue a continuación de la instrucción de salto. Queda poco legible el código utilizando esta técnica. todo el bucle entrara en el buffer. Conmutado saltar / no saltar. si el buffer es lo suficientemente grande. dependiendo del procesador puede ser mas de una instrucción. con esta técnica se logra una tasa de acierto mayor al 75%.

Sign up to vote on this title
UsefulNot useful