Memorias Volatiles

Virgilio Gutierrez ± Edgar Bahena

Definicion  La memoria volatil es aquella cuya informacion se pierde al cortar el flujo de energia electrica .

 .Memoria estatica: SRAM Static Random Access Memory (SRAM)  Es un tipo de memoria basada en semiconductores que es capaz de mantener los datos (mientras esté alimentada) sin necesidad de circuito de refresco (no se descargan).

 Hablando de hardware un FIFO consiste básicamente en un conjunto de punteros de lectura/escritura. almacenamiento y lógica de control.FIFO Los FIFOs se usan comúnmente en circuitos de electrónica para almacenaje y hacer control de flujo.  .

flip-flops. Un FIFO asicrónico es aquel que utiliza diferentes relojes (clocks) uno para lectura y otro para la escritura . Un FIFO sincrónico maneja el mismo reloj (clock) tanto para las lecturas como para las escrituras. latches o cualquier otra forma adecuada de almacenamiento.FIFO    El almacenamiento puede ser SRAM.

.

. lo que significa que las posiciones en la memoria pueden ser escritas o leídas en cualquier orden. independientemente de cual fuera la última posición de memoria leída o escrita.SRAM: Acceso Aleatorio  Estas memorias son de Acceso Aleatorio.

en un ciclo de refresco.DRAM Dynamic Random Access Memory  Se denomina dinámica. se requiere revisar el mismo y recargarlo. ya que para mantener almacenado un dato. cada cierto período.  Es de acceso aleatorio  .

DRAM: Estructura interna     La celda de memoria es la unidad básica de cualquier memoria. capaz de almacenar un Bit en los sistemas digitales. En la DRAM una celda esta formada por un capacitor y un transistor Cuando el capacitor se carga se tiene un 1 y cuando esta descargado hay un 0. El transistor controla la carga y descarga del capacitor .

DRAM: Tiempo de acceso  Su principal ventaja es la posibilidad de construir memorias con una gran densidad de posiciones y que todavía funcionen a una velocidad alta: en la actualidad se fabrican integrados con millones de posiciones y velocidades de acceso medidos en millones de bit por segundo. .

en las SDRAM el cambio de estado tiene lugar en el momento señalado por una señal de reloj y.SDRAM     Synchronous Dynamic Random Access Memory Es una DRAM con interfaz sincrona La DRAM al ser asincrona demora en el tiempo de cambio de estado En cambio. está sincronizada con el bus de sistema del ordenador. por lo tanto. .

SDRAM .

Sign up to vote on this title
UsefulNot useful