En este modo, el puerto USART usa un formato NRZ (un bit start, ocho o nueve bits de

datos y un bit stop). El formato de datos más común es de 8 bits. Un generador de

velocidad de transmisión interno puede ser usado para derivar frecuencias estandar.
USART transmite y recibe el LSb primero. El transmisor y receptor es funcionalmente
independiente pero usa el mismo formato de datos velocidad de transmisión. la Paridad no
es soportada por el hardware pero puede implementarse en software guardando el bit de
paridad en el noveno bit. El modo asíncrono se detiene durante sleep.

El modo asíncrono se selecciona poniendo en cero el bit Sync (txsta<4>)

El modulo asíncrono de usart consiste en los siguiente elementos:
Generador de velocidad de transmisión
Circuito de muestreo
Transmisor asíncrono
Receptor asíncrono

Transmisor asíncrono usart

El diagrama de bloques del transmisor es mostrado en la figura. El corazon del transmisor

es el transmit shif register (tsr). El tsr obtiene su información desde el bufer de transmisión
de lectura y escritura (txreg). Txreg carga su información desde instrucciones de código. El
tsr no se carga hasta que el bit stop ha sido transmitido en la carga anterior