P. 1
Microprocesadores-Luis Urdaneta

Microprocesadores-Luis Urdaneta

|Views: 6.635|Likes:
Publicado porLuis D. Urdaneta G.
Análisis, Diseño y Simulación de Aplicaciones Basadas en Microprocesadores
Análisis, Diseño y Simulación de Aplicaciones Basadas en Microprocesadores

More info:

Published by: Luis D. Urdaneta G. on Jan 07, 2011
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

10/05/2015

pdf

text

original

Sections

  • El conjunto extendido de instrucciones
  • La memoria del sistema
  • El generador de direcciones
  • El microprocesador como máquina de estados
  • La unidad de control
  • Comunicación con periféricos lentos
  • Conjunto extendido de instrucciones
  • Instrucciones no soportadas
  • Diagrama final del microprocesador sintetizado
  • Las señales de entrada y salida al microprocesador
  • 3.2.2 EL SISTEMA MICROCOMPUTADOR
  • Las direcciones de memoria
  • Las direcciones de los puertos
  • 3.3 ARQUITECTURA DE UN μP DE 8 BITS MÁS VERSÁTIL
  • 3.4 ARQUITECTURA DE UN µCOMPUTADOR ESTÁNDAR
  • 4.1 GENERALIDADES
  • 4.2 ESTRUCTURA FUNCIONAL DEL 8085A
  • 4.2.1 La unidad de control
  • 4.2.2 Los registros internos
  • 4.2.3 La unidad aritmética y lógica
  • 4.2.4 El bus interno de datos
  • RD
  • 4.3 CONSIDERACIONES DE TIEMPO PARA EL 8085A
  • 4.3.1 El ciclo de instrucción
  • 4.3.2 Secuencia de transición de estados
  • 4.3.3 El estado de espera
  • 4.3.4 El modo de operación paso a paso
  • 4.3.5 Ciclos de lectura y escritura en memoria y puertos de E/S
  • 4.4 LA SECUENCIA DE INICIO DEL 8085
  • 5.1 SISTEMA MCS-85 MÍNIMO
  • 5.2.1 La memoria de programa
  • 5.2.2 La memoria de datos
  • 5.2.3 Los puertos de entrada y salida
  • 5.3 DECODIFICACIÓN EXHAUSTIVA DE LAS DIRECCIONES
  • 5.4 PUERTOS DE E/S SELECCIONADOS COMO MEMORIA
  • 5.5 DECODIFICADOR CON DISPOSITIVOS PROGRAMABLES
  • 5.6.1 Carga máxima del bus del 8085A
  • 5.6.2 Selección de la memoria del sistema
  • 5.7 MEMORIAS EEPROM Y FLASH
  • 5.8 BANCOS DE MEMORIA
  • 6.1 EL MODELO PARA PROGRAMACIÓN
  • 6.2 FORMATO DE LAS INSTRUCCIONES
  • 6.3 MODOS DE DIRECCIONAMIENTO
  • 6.3.1 Direccionamiento directo
  • 6.3.2 Direccionamiento Inmediato 6.3.2 Direccionamiento Inmediato
  • 6.3.3 Direccionamiento por registro
  • 6.3.4 Direccionamiento indirecto por registro
  • 6.4 EL CONJUNTO DE INSTRUCCIONES DEL 8085
  • 6.4.1 Grupo de instrucciones para transferencia de datos
  • 6.4.2 Grupo de instrucciones que ejecutan operaciones lógicas
  • 6.4.3 Instrucciones para manejo de la pila
  • 6.4.4 Grupo de instrucciones para bifurcaciones
  • 6.4.5 Grupo de instrucciones aritméticas
  • Tabla. 6.7 Grupo de instrucciones aritméticas
  • 6.5 ARITMÉTICA DE PUNTO FIJO O DE PUNTO FLOTANTE
  • 6.6 INSTRUCCIONES ADICIONALES
  • 6.7 RUTINAS DE RETARDO
  • 6.7.1 El lazo de retardo básico
  • 6.7.2 Retardos de mayor duración
  • 7.1 EL LENGUAJE DE PROGRAMACIÓN
  • 7.1.1 Traducción de programas
  • 7.1.2 Lenguaje ensamblador o de alto nivel
  • 7.1.3 El formato HEX-INTEL
  • 7.2 ESTRUCTURA DEL PROGRAMA
  • 7.2.1 Programación modular
  • 7.2.2 Diseño hacia abajo
  • 7.2.3 Código estructurado
  • Estructura secuencial
  • Estructura IF-THEN/ELSE
  • Estructura CASE
  • Estructura DO-WHILE
  • Estructura REPEAT-UNTIL
  • 7.3 EL LENGUAJE ENSAMBLADOR
  • 7.3.1 El proceso de ensamblaje
  • 7.3.2 Proceso de ensamblaje de un programa modular
  • 7.3.3 Lenguaje ensamblador para el 8085
  • Formato de línea
  • Conjunto de caracteres
  • Delimitadores
  • Especificación de operandos
  • Símbolos reservados
  • Definición de símbolos
  • Evaluación de expresiones
  • Traducción de un archivo fuente
  • Directivas generales del ensamblador
  • 7.4 HERRAMIENTAS PARA DESARROLLO DE PROGRAMAS
  • 7.4.1 Programas para simulación del microprocesador 8085
  • 7.4.2 Sistema integrado para desarrollo de programas
  • 7.5 MACROS
  • 7.6 TABLAS DE CONSULTA (LOOKUP TABLES)
  • 8.1 ENTRADA Y SALIDA POR PROGRAMA
  • 8.2 ENTRADA Y SALIDA USANDO INTERRUPCIONES
  • 8.2.1 El sistema de interrupciones del 8085A
  • Interrupciones disparadas por la entrada INTR
  • Interrupciones disparadas por las entradas RST
  • 8.2.2 El controlador de interrupciones 8259A
  • Interconexión con el sistema 8085A
  • Programación del 8259A
  • 8.3 ACCESO DIRECTO A MEMORIA
  • 9.1 CIRCUITO PARA INTERCONEXIÓN DE PERIFÉRICOS 8255
  • 9.1.2 Modos de operación del 8255A
  • Modo 0
  • Modo 1
  • Modo 2
  • 9.1.3 Programación del 8255A
  • 9.1.4 Aplicaciones del 8255
  • Operación en el modo 0
  • Operación en el modo 1
  • Operación en el modo 2
  • 9.2 DISPOSITIVO 8155: SRAM/PUERTOS DE E/S/TIMER
  • 9.2.1 Sección de entrada y salida del 8155
  • Registro de comando
  • Registro de estado
  • 9.2.2 Sección del temporizador-contador del 8155
  • 9.3 CONTROLADOR DE TECLADO Y PANTALLA 8279
  • 9.3.1 Funcionamiento del 8279
  • 9.3.2 Programación del 8279
  • Bibliografía

UNIVERSIDAD DE ORIENTE

NÚCLEO DE ANZOÁTEGUI
ESCUELA DE INGENIERÍA Y CIENCIAS APLICADAS
DEPARTAMENTO DE ELECTRICIDAD

Análisis, Diseño y Simulación de Sistemas Basados en Microprocesador

REALIZADO POR LUIS DANIEL URDANETA GUEVARA

TRABAJO PRESENTADO COMO REQUISITO PARCIAL PARA ASCENDER A LA CATEGORÍA DE PROFESOR AGREGADO Puerto la Cruz, noviembre del 2005

ii

Dedicatoria
A mi esposa: Leyda Thays A mis hijas: Ana Cristina y Luz Cristina

Quienes supieron soportar con paciencia y consideración las numerosas y largas sesiones de trabajo necesarias para la culminación de este proyecto.

iii

Prefacio
El presente trabajo ha sido realizado con un doble fin: el primero es cumplir con lo establecido en el articulo 30 del Reglamento de Personal Docente y de Investigación de la Universidad de Oriente, y el segundo servir como texto guía en la asignatura Sistemas de Microprocesadores I (60-4953), la cual tiene carácter obligatorio para estudiantes cursantes de la carrera de Ingeniería Eléctrica en el Departamento de Electricidad de la Universidad de Oriente. El contenido de las asignaturas Introducción a los Circuitos Digitales y Laboratorio de Circuitos Digitales ponen en contacto al estudiante con circuitos integrados (CI) fabricados utilizando tecnologías de Integración a Escala Pequeña, o SSI (2 hasta 50 transistores en un CI) e Integración a Escala media, o MSI (50 hasta 500 funciones transistorizadas en un CI). Lo cual abarca el uso de puertas básicas y flip flops, así como contadores, comparadores y registros de desplazamiento, entre otras funciones lógicas. En estos cursos se enseñan los principios y técnicas de análisis y diseño de sistemas digitales que capacitan al estudiante para diseñar y construir circuitos electrónicos digitales combinatorios y/o secuenciales que realizan funciones de control e instrumentación en equipos y sistemas industriales, mediante el cableado de componentes electrónicos discretos y CIs de propósito específico fabricados con tecnología TTL y CMOS. A partir de estos módulos fundamentales se organizan sistemas digitales capaces de usar información proveniente del mundo real representada en forma de valores discretos para resolver problemas de ingeniería de mediana complejidad. El diseño de un sistema digital mediante el método de cableado de componentes electrónicos presenta como desventaja fundamental que cualquier variación en las especificaciones originales de diseño que representen una mejora en el funcionamiento del circuito requiere la introducción de nuevos componentes y la realización de nuevas interconexiones. El material vertido en este libro capacita al estudiante para diseñar y construir sistemas digitales más eficientes y versátiles y, en cierto modo, inteligentes, que pueden usarse en aplicaciones distintas sin necesidad de introducir modificaciones en la estructura física del circuito. Tales sistemas aceptan información proveniente de las entradas y la procesan según lo establece una secuencia de instrucciones o programa almacenado en memoria, de modo que una variación del programa determinará la función que realice el sistema digital. Esta evolución en el diseño lógico se debe a los avances en la tecnología de fabricación de CI como: Integración a Escala Grande, LSI (500 hasta 50000 transistores) e Integración a Escala Muy Grande, VLSI (más de 50000 funciones transistorizadas en un CI).

iv

JUSTIFICACIÓN
Aunado al espectacular desarrollo de la tecnología de fabricación de circuitos integrados, se ha establecido un incremento sostenido de las posibilidades de aplicación de los productos de la microelectrónica. Del desarrollo de sistemas dedicados a satisfacer necesidades especificas del sector militar e industrial, la microelectrónica ha emergido como una tecnología de base con presencia universal, significando con esto que sus efectos se han hecho sentir en todos los ámbitos de la vida del ser humano: en la ciencia, economía, industria, política y administración, en el desarrollo del arte y medios de entretenimiento, en las técnicas de asistencia médica, en la enseñanza, y en la educación. La microelectrónica es, en esencia, la tecnología disponible más eficiente para procesar información, permitiendo el desarrollo y la producción de sistemas de tratamiento electrónico de datos que son capaces de: representarlos, procesarlos, almacenarlos y transmitirlos por medio de señales eléctricas. Como técnica de vanguardia para el tratamiento de la información, la microelectrónica abarca los sectores donde es necesario realizar funciones de: adquirir y agrupar datos, procesarlos, almacenarlos y entregar resultados del procesamiento. En la historia del desarrollo de la industria de productos LSI, tiene lugar preponderante un dispositivo de relativo bajo costo, adecuada flexibilidad, y gran potencia de procesamiento: el microprocesador, el cual es el equivalente LSI de la unidad central de un procesador de un computador, y el cual se ha insertado aceleradamente en los sectores productivos a lo ancho y largo del planeta, siendo utilizado con profusión en el tratamiento de datos, procesamiento de señal, supervisión y control de procesos, e instrumentación. La disponibilidad de una CPU integrada y con arquitectura poco compleja hizo posible la producción en serie de un nuevo y versátil sistema de cómputo de bajo costo denominado microcomputador (μC). Además, el µP es un componente de presencia casi obligatoria en el diseño de sistemas empotrados. Un sistema empotrado es una aplicación basada en µP diseñada con un propósito específico y cuyo hardware y programa de control no es modificado por el usuario. Desde hace algunos años, los sistemas empotrados han adquirido cada vez mayor importancia debido a su amplia utilización en el medio industrial y en muchas actividades de nuestra vida diaria, aunque usualmente no los percibimos. Ejemplos de estos sistemas puede ser encontrado en relojes con alarma, sistemas de sonidos, televisores, teléfonos celulares y automóviles, entre muchos otros. Este desarrollo, ha sido sostenido por los continuos avances de la tecnología de semiconductores concretados con la producción de chips cada vez más pequeños y rápidos. El uso extendido del microprocesador en sistemas electrónicos inteligentes ha introducido cambios notables en las técnicas de diseño convencional debido a que es fundamental que el ingeniero en funciones posea los conocimientos que lo habilite para resolver problemas complejos usando esta tecnología. Debe ser capaz de diseñar

v

circuitos en bloques y conectarlos como una unidad funcional o sistema, teniendo la capacidad de establecer la arquitectura del microcomputador, interconectando correctamente la unidad de procesamiento central (CPU) con los dispositivos externos a éste, y generar el programa de aplicación que controla el equipo diseñado. El advenimiento de la era del μP ha forzado además cambios substanciales en el arquetipo educativo de la Ingeniería Eléctrica. La extraordinaria importancia que el μP ha alcanzado en el desarrollo de sistemas y equipos, establece la necesidad que el Ingeniero Electricista adquiera un conocimiento sólido sobre los conceptos teóricos relacionados con la arquitectura y programación de microprocesadores, de modo que lo habilite para poder analizar y desarrollar aplicaciones reales de sistemas electrónicos basados en microprocesadores.

ALCANCE
Como ingenieros, tenemos plena conciencia de las posibilidades universales de aplicación de los μPs. Como docentes, nos preocupa determinar como enseñar en forma clara, comprensible, sencilla y eficiente, la teoría y práctica de los sistemas basados en μPs. En general, las aplicaciones de los microprocesadores pueden agruparse en dos categorías principales: a.- En la primera, el μP se usa como una unidad central de proceso, junto con dispositivos de memoria y de entrada y salida, periféricos tales como teclado, monitor, y otros equipos externos, los cuales en su conjunto integran un microcomputador de propósito general. Estos sistemas son usualmente diseñados y ofrecidos al público por empresas establecidas. El PC compatible IBM y el Macintosh son ejemplos de tales sistemas; éstos son apropiados para el tratamiento de cantidades relativamente grandes de datos usando μPs modernos como el Pentium VI/3.0 GHz y el Power PC. Los usuarios típicos de estos equipos comúnmente se limitan a desarrollar programas de aplicación en lenguajes de alto nivel, y rara vez realizan diseño de hardware. b.- La segunda corresponde a los sistemas empotrados donde uno o más μPs asociados con otros dispositivos LSI o VLSI, son usados para diseñar un sistema dedicado a realizar una tarea especifica, como: adquisición de datos, procesamiento de señal, control e instrumentación. Aunque los sistemas dentro de este grupo presentan todas las características propias de un microcomputador, tienen poca potencia para el procesamiento de datos, estando dirigidos desde el punto de vista de su arquitectura y

vi

de su programación a resolver un problema concreto. En este tipo de equipos, el diseñador debe usar criterios de diseño de hardware y de programación de μPs. Específicamente, debe confrontarse con trasductores de señal, convertidores análogo - digital y digital - análogo, y otros dispositivos y modos de interconexión entre el μP y el mundo real; debiendo tener conocimiento de técnicas típicas para comunicación con periféricos como consultas sucesivas, manejo de interrupciones, y acceso directo a memoria. En esta categoría el uso de dispositivos de E/S programables y el uso del lenguaje ensamblador son algunas de las tareas a las cuales el diseñador debe prestar especial atención. Considerando la primera modalidad, el programa de estudios de la carrera de Ingeniería Eléctrica de la Universidad de Oriente incluye un número suficiente de asignaturas que permiten la formación del estudiante en el área de Programación de Computadores, siendo común el uso de lenguajes de alto nivel como Pascal, C, y ADA. Además, el estudiante de la mención de sistemas digitales es entrenado en el manejo instrumental de programas de aplicaciones específicas, tales como: paquetes de análisis matemático, simuladores de circuitos electrónicos y de sistemas de control, además de aplicaciones de inteligencia artificial, y otros programas relacionados con otras áreas del conocimiento. El material de estudio que se presenta en este trabajo es producto de notas de clase realizadas por el autor durante los últimos 12 años y pretende servir como texto guía de la asignatura Sistema de Microprocesadores, curso que se propone la formación del estudiante para el diseño de sistemas de la segunda categoría, enseñando las técnicas conocidas para el diseño de la arquitectura y la programación de sistemas empotrados. Debe ser obvio que este es un curso introductorio que debe se complementado con la asignatura Sistemas de Microprocesadores II (60-4953) y Laboratorio de Sistemas de Microprocesadores (60-5911), donde se introducen los microcontroladores, se analizan las técnicas de interconexión en sistemas basados en microprocesadores y se verifica experimentalmente los conceptos y técnicas aprendidas en los cursos teóricos. La separación de las aplicaciones generales basadas en microprocesadores en dos modalidades, es en realidad una estrategia instruccional. Al final de su periodo de formación, nuestro egresado estará capacitado para realizar el diseño y construcción de sistemas inteligentes donde generalmente uno o más μPs de bajo nivel realizan control local y utilizan los recursos ofrecidos por microcomputadores comerciales tipo PC. En este caso, el estudiante debe conocer no solo la arquitectura del microprocesador seleccionado para su aplicación, sino que debe comprender la arquitectura del PC, las técnicas de programación y la manera de establecer la comunicación entre los equipos. Como se expuso, este libro se escribe para usarse como guía texto en un curso introductorio de microprocesadores dentro del plan de estudios de la mención de Sis-

vii

temas Digitales de la carrera de Ingeniería Eléctrica. Para la exposición de la teoría general de μPs y sus aplicaciones prácticas se usa el μP de 8 bits INTEL 8085A. La corporación INTEL no es la única casa fabricante de μPs, ni los que produce son necesariamente los mejores. En realidad, no existe un μP mejor que otro, el óptimo es aquel que reúna las características y especificaciones requeridas por un proyecto en particular. El uso de un μP real, en lugar de uno hipotético, permite cierta profundización en las características, ventajas y limitaciones de un dispositivo comercial, así como ilustrar su uso en aplicaciones del mundo real. Además, es seguro que con la comprensión de la teoría básica de funcionamiento de un μP, el modo de operación de cualquier otro µP se entenderá con esfuerzo mínimo.

¿POR QUÉ EL 8085?
Es de vital interés para el autor justificar la selección del μP 8085A como dispositivo comercial a utilizar, para presentar los principios fundamentales de los microprocesadores y la arquitectura y programación de aplicaciones prácticas basadas en μPs. Por qué se selecciona un microprocesador de 8 bits, diseñado treinta años atrás, en lugar de un microcontrolador moderno o un µP de 16 ó 32 bits con mayor potencia de cómputo. En principio, se considera necesario el uso de un µP y no un µCtrl para iniciar al estudiante en el conocimiento de las técnicas básicas de diseño de sistemas empotrados, porque en la práctica, un microcontrolador no es más que una aplicación basada en microprocesador. De modo, que en el fiel cumplimiento del proceso enseñanza aprendizaje, deben conocerse primero los conceptos y técnicas de diseños básicas antes de intentar comprender el modo de funcionamiento de aplicaciones especificas más complejas. En concreto, el proceso de fabricación de un µCtrl se inicia con el diseño de un computador basado en µP el cual posteriormente es integrado en el encapsulado del circuito. El diseñador del µCTRL debe usar las técnicas conocidas para diseñar el subsistema de memoria, la estructura de E/S y la lógica de selección y decodificación de direcciones. Además, debe realizar la interconexión a la CPU de circuitos periféricos como temporizadores y conversores de datos. El uso de un microprocesador en el proceso de enseñanza hace muy fácil para el educando comprender la arquitectura y el modo de funcionamiento, no solo de microcontroladores, sino de microprocesadores modernos de alto desempeño. Además, al final de un curso que use un microprocesador para introducir los conceptos del tópico de sistemas empotrados, el estudiante estará capacidad de desarrollar el código VHDL de una aplicación práctica, un microcontrolador por ejemplo, que después será descargado sobre una FPGA. También es cierto que en el desarrollo de sistemas empotrados dedicados a resolver problemas prácticos de ingeniería típicos del medio industrial, sea usual que la

viii

aplicación diseñada deba usar los recursos de un sistema de propósito general, para lo cual, se requiere interconectar al PC la tarjeta empotrada diseñada y escribir los programas de comunicación en ambos sistemas y cualquier otro código de procesamiento o presentación de información en el PC. En los casos que el prototipo use la capacidad de procesamiento del PC para realizar sus funciones, la aplicación debe ser diseñada como una extensión del sistema microcomputador. Por ejemplo para un sistema programables de adquisición y control de datos analógicos y digitales las entradas/salidas de los circuitos integrados de la aplicación deben ser interconectados por medios de puertos al µP del PC. Hasta los sistemas Pentium II, el usuario tenía acceso directo a los buses de datos, direcciones y control del µP por medio de ranuras ISA. De este modo, podía usar las técnicas convencionales para diseñar la aplicación. A partir de los sistemas basados en Pentium III, el acceso a los buses del µP se realiza a través del bus PCI, pero igual deben usarse la técnicas básicas para el diseño de subsistemas de memoria y estructuras de puertos de E/S. En cualquier caso, un conocimiento de cómo se organiza y diseña un sistema basado en microprocesador simplificará las tareas propias del desarrollo del proyecto Lo expuesto en párrafos anteriores se simplifica diciendo que usar un microprocesador en lugar de un microcontrolador para introducir los conceptos propios del desarrollo de sistemas empotrados representa una ventaja para el estudiante, al permitírsele aprender como se organizan e interconectan las unidades funcionales que integran un sistema microcomputador. De otra forma, sería como iniciar un curso de electrónica de audio a partir de los amplificadores de potencia integrados. en lugar de hacerlo con el funcionamiento del diodo, del transistor bipolar y los amplificadores básicos. Por otra parte, en asignaturas avanzadas como Organización y Programación de Computadores I y II, los estudiantes de la mención de Sistemas Digitales de la carrera de Ingeniería Eléctrica completan su formación con tópicos relacionados con el uso de microprocesadores de 16, 32, y 64 bits. En estos cursos el computador moderno es presentado como un sistema complejo constituido por un conjunto de unidades funcionales o subsistemas organizados en forma jerárquica. De modo que es necesario que el estudiante tenga en su conducta de entrada, conocimientos básicos de sistemas basados en microprocesadores, para un mejor aprovechamiento de los temas tratados. Con lo expuesto en párrafos anterior se considera que se justifica la selección de un µP en lugar de un µCtrl para introducir al cursante de la carrera de Ingeniería Eléctrica en el campo de desarrollo de sistemas empotrados. El uso de un procesador de 8 bits se explica porque las exigencias de cómputo, velocidad y de recursos de memoria de los sistemas empotrados típicos pueden ser satisfechas por µPs de 8 bits. De hecho, la mayoría de las modelos de microcontroladores modernos destinados a aplicaciones industriales son de 8 bits.

ix

En segundo término, se bebe responder a la interrogante sobre la edad del µP seleccionado para impartir el curso. Para esto es útil realizar un recorrido breve sobre la evolución del diseño de µPs. El microprocesador 8085 fue introducido por INTEL en el año 1977 como un μP de 8 bits para propósito general, siendo una versión mejorada de su predecesor el 8080 al incluir en el encapsulado el generador de reloj 8224 y el controlador de sistema 8228, y funcionar con una fuente de poder de tensión única de 5 Voltios. Con solo 2 instrucciones más que las del 8080 y un ciclo de instrucción reducido desde 2 μs en el 8080 hasta 1.3 μs en el 8085A (0.8μs para el 8085A-2) fue considerado como un dispositivo levemente más evolucionado que su antecesor. No obstante, algunas características funcionales novedosas como disponer de cuatro entradas de interrupciones vectorizadas además de la entrada estándar INT del 8080, y puertos de E/S para comunicación en serie, junto con otras funciones de control convirtieron al 8085A en un μP usado ampliamente en la solución de problemas de control en ambiente industrial. Junto con μP INTEL se aparecieron dos circuitos LSI, el 8155 y el 8755A compatibles terminal a terminal con el μP. De modo que con solo 3 circuitos integrados se puede realizar un microcomputador con todas las funciones del CPU, 256 bytes de RWM, 2Kbyte de EPROM, 38 líneas de E/S distribuidas en 4 puertos de 8 bits y uno de 6 bits, todos programables como puertos de E/S, y un temporizador/contador programable de 14 bits. El uso extendido del 8085A implicaba que un número significativo de diseñadores de aplicaciones basadas en μPs lo estaban usando en sus proyectos, lo cual resultó en una gran cantidad de literatura técnica disponible. Se publicaron numerosos artículos en revistas especializadas, libros de texto, y notas de aplicaciones que junto con los sistemas de desarrollo ofrecido por INTEL y otras empresas facilitaban el diseño de aplicaciones académicas e industriales basadas en este μP. Se estima que Intel vendió sobre los 100 millones de este modelo de μP. El 8085A y los miembros de la familia de μPs INTEL de 16, 32 y 64 bits ha sido, cada cual en su época, los μPs de propósito general más utilizados en el planeta. A partir de la introducción de los µPs 8086/8088 y hasta la actualidad, los siguientes microprocesadores diseñados han sido dirigidos al uso en máquinas de propósito general y no se continúo liberando nuevas versiones de µPs dirigidos a control. Este espacio fue ocupado por los microcontroladores, cuyas primeras versiones empezaron a usarse en aplicaciones de control. La familia MCS-51 de INTEL se convirtió en un estándar industrial existiendo el día de hoy más de cuarenta empresas fabricantes de semiconductores en todo el mundo que producen dispositivos pertenecientes a esta familia. De modo, que se usa un microprocesador de vieja data, debido a que la gama de µPs de 8 bits modernos es muy limitada, al ser éstos sustituidos actualmente por microcontroladores. Algunas empresas ofrecen hoy día µPs de 8 bits con arquitectura CISC similares al 8085 y con rendimiento superior. Por ejemplo, el PopCorn viene en

x

forma de un núcleo lógico en código VHDL el cual puede ser sintetizado junto con sus circuitos asociados sobre una FPGA. Además, los microprocesadores de 8 bits como el 8085 no son necesariamente piezas de museo destinados a desaparecer. Actualmente varias empresas de semiconductores producen versiones CMOS del µP 8085. Por ejemplo el MSM80C85AH es el modelo colocado por OKI Semiconductor a un mercado reducido de usuarios. Debido a su alta inmunidad a la radiación cósmica, las versiones actuales del 8085 son usadas en el diseño de instrumentos para la navegación espacial. También fue usado por la NASA como CPU del sistema de control del vehiculo explorador Sojourner que se desplazo por el planeta Marte durante el mes de julio del año 1997 en la misión Pathfinder. El sistema de control del vehículo autónomo Sojourner gobernaba la operación de 80 periféricos tales como sensores de temperatura y velocidad, cámaras de TV, lasers, modem, motores y un espectrómetro de rayos x. Además ejecutó 12 experimentos científicos. El código para el procesamiento, gestión de E/S y los experimentos ocupó 16 Kbytes de PROM, 160 Kbytes de EEPROM y 576 Kbytes de RWM. Esto significa que el 8085 es un dispositivo completamente operativo capaz de realizar las funciones típicas de un µP, como se ha demostrado hace algunos años en la misión a Marte y en otras aplicaciones en el sector espacial.

Para finalizar, conviene resaltar que experiencia de más de 12 años en la enseñanza de sistemas basados en µPs indica que los bachilleres que se han iniciado en este mundo usando el 8085 no han tenido dificultades para realizar proyectos de grado con μPs más avanzado o con μCtrls. De modo que por las razones expuestas, considero que brindar atención a un μP de 8 bits cuando el estado del arte apunta hacia dispositivos de 32 y 64 bits no debe considerarse en modo alguno una desventaja. INTEL es el líder indiscutible en la producción de μPs y sus productos mantienen la nomenclatura y terminología usada originalmente en sus primeros dispositivos, y algunas de las características funcionales han permanecido inalterables. Así, iniciar el estudio de μPs con el 8085 hace sencillo acceder a procesadores modernos de gran potencia del mismo u otro fabricante.

ORGANIZACIÓN DEL CONTENIDO
Sigue una breve descripción de la forma como están organizados los trece capítulos que constituyen este libro:
CAPÍTULO 1

Inicia este trabajo realizando una presentación del computador y mostrando su evolución a través de los años, desde las primeras máquinas del siglo XVII. La historia del computador se divide por generaciones, resaltándose los avances más significativos de cada una.

xi

CAPÍTULO 2

En forma breve se presenta la estructura funcional del computador, describiéndose las unidades funcionales que lo constituyen. También se ofrece una clasificación de los computadores.
CAPÍTULO 3

Introduce los conceptos de arquitectura y organización. Usando un proceso de síntesis, se obtiene la estructura interna de un microprocesador típico y se describe de modo funcional las unidades principales que forman parte de un µP. Se introducen algunos conceptos básicos como estados, ciclo de instrucción y tiempos de espera y se exponen técnicas de diseños básicas de decodificadores de memoria y de puertos presentándose al final un diagrama eléctrico de un microcomputador típico basado en el µP hipotético sintetizado.
CAPÍTULO 4

Presenta la arquitectura y el modo de operación del µP 8085 de INTEL. Se discute la arquitectura interna del procesador y la función de sus terminales. Se expone en forma concisa las consideraciones de temporización y diagramas de tiempo del µP, el ciclo de instrucción y el diagrama completo de transición de estados.
CAPÍTULO 5

Enseña como diseñar un sistema microcomputador 8085 usando tanto circuitos integrados para bus multiplexado como chips de puertos y de memoria convencionales. Presenta las técnicas de diseño de circuitos decodificadores de memorias y puertos usando decodificadores y dispositivos programables. Se describen circuitos de memoria reales y se discute las consideraciones de velocidad de las memorias del sistema y las características eléctricas de los terminales del µP.
CAPÍTULO 6

Expone el modelo de programación del 8085, los formatos de instrucción y los modos de direccionamiento del µP. Se presenta el repertorio de instrucciones del µP y se describe la función de cada instrucción usando ejemplos prácticos cuidadosamente seleccionados. Se explica como programar funciones de control de tiempo para generar tiempos de retardo y formas de onda.

xii

CAPÍTULO 7

Justifica el uso del lenguaje ensamblador para el desarrollo de programas. Se presentan técnicas de programación como diseño hacia abajo, código estructurado y programación modular. Se describen las estructuras lógicas de programación usando programas ejemplos. Se describe el proceso de ensamblaje y la relocalización de código. Específica la sintaxis del lenguaje ensamblador y las directivas de control. Se presentan las herramientas para desarrollo de programas como: entornos integrados para desarrollo y programas simuladores, mostrándose ejemplos ilustrativos. Se explica, usando ejemplos, como escribir código que use MACROS y tablas de consulta
CAPITULO 8

Discute las distintas técnicas de gestión de entrada y salida; entrada por programa, por interrupciones y acceso directo a memoria. Se describe el sistema de interrupciones del 8085. Se presentan los controladores de interrupción 8259 y de acceso directo a memoria 8237.
CAPITULO 9

Se presentan circuitos programables para interconexión de E/S como el 8255, el 8155 y el controlador de teclado/pantalla 8279. Se ofrecen aplicaciones prácticas realizadas con el 8055 mostrando los circuitos y programas. Algunas de éstas son: control de una matriz de teclado, manejo de una pantalla del indicadores multiplexados, voltímetro digital, comunicación con impresora CENTRONICS, control de módulo LCD, generador de baudios, generador de forma de onda, programa monitor para microcomputador, medidor de temperatura y medidor de capacidad. Los tópicos contenidos en este trabajo están estructurados para ser cubiertos en un semestre regular. Al estudiante culminar la lectura y estudio de este material, estará en capacidad de poner en práctica procedimientos de análisis, diseño y puesta en operación de sistemas basados en microprocesadores. Luis Daniel Urdaneta Guevara Puerto la Cruz, septiembre del 2005

xiii

Este libro está destinado
En particular a:
Los cursantes de la asignatura Sistemas de Microprocesadores I, dictada en el pregrado de Ingeniería Eléctrica de la Universidad de Oriente.

En general a:
Quienes teniendo un conocimiento limitado del universo de los microprocesadores, o careciendo totalmente de éste, desean aprender de modo rápido y eficiente los conceptos, técnicas, criterios de diseño y de selección de dispositivos relacionados.

xiv Conducta de entrada Los que inician el estudio de la arquitectura y programación de microprocesadores y microcomputadores con la lectura de este texto requieren tener un sólido conocimiento de técnicas de análisis y diseño de circuitos digitales combinatorios y secuenciales. Para la realización de las sesiones de simulación se requiere estar familiarizado con el manejo de un microcomputador en entorno WINDOWS. y de los principios que rigen el funcionamiento de los dispositivos semiconductores básicos y de su comportamiento cuando integran circuitos electrónicos excitados por señales digitales y analógicas. .

ensamblar y depurar el programa del sistema. y construir. Pudiendo además escribir.xv Propósito Al culminar el estudio de este texto el estudiante estará capacitado para analizar. aplicaciones basadas en microprocesadores. diseñar. usando circuitos integrados comerciales. .

. ofrecidas por las aplicaciones CAD. Solo se presentan resultados obtenidos de las pruebas realizadas en el microcomputador para algunos ejemplos seleccionados. En modo alguno debe el lector debe considerar que se han aprovechado al máximo las opciones de análisis.xvi Advertencia Este trabajo no pretende actuar como un manual del usuario de los programas CAD usados para la simulación de los ejemplos. simulación y presentación de resultados. El interesado debe recurrir a los archivos de ayuda para familiarizarse con el manejo de cada programa simulador.

..5 El generador de reloj 2....xvii Contenido Dedicatoria………………………………………………………………………………..…………………………….. 46 Periférico de entrada……………………………………………………………….iii Este libro está destinado…………………………………………………………………...2 LAS INSTRUCCIONES DEL COMPUTADOR 2.. ..2 ARQUITECTURA INTERNA DEL MICROPROCESADOR……………………... 54 Formatos para representación de información………………………………………55 La memoria del sistema…………………………………………………………….xiii Conducta de entrada………………………………………...1 ESTRUCTURA FUNCIONAL DEL COMPUTADOR 2.2. 15 La cuarta Generación: El microprocesador……………………………………. 51 El conjunto extendido de instrucciones…………………………………………….. 2.xiv Propósito………………………………....... 58 El generador de direcciones………………………………………………………...... 47 Periférico de salida………………………………………………………………….4 La unidad de entrada/salida 2.1..1............1 Proceso de síntesis de un microprocesador………………………………………… 45 El conjunto de instrucciones del microprocesador………………………………….....1..... ORGANIZACIÓN DEL COMPUTADOR.........3 La memoria 2...... 45 3.....2..1.…………………………………………………xv Advertencia………………………………………………………………………………xvi Capítulo 1. INTRODUCCIÓN AL COMPUTADOR......1...1 GENERALIDADES………………………………………………………………… 41 3............ 4 La segunda generación: Los transistores. 4 La primera generación: Las válvulas de vacío…………………………………..1 La unidad central de proceso 2.1 Los precursores del computador moderno……………………………………….2 EL COMPUTADOR Y SU HISTORIA……………………………………………… 2 1..2.. 3... 1. 13 La tercera generación: Los circuitos integrados……………………………….1 GENERALIDADES…………………………………………………………………........ INTRODUCCIÓN AL MICROPROCESADOR....ii Prefacio………………………………………………………......2 El computador digital…………………………………………………………….... 65 . 1 1.2 La unidad de control 2. 2 1. 18 La quinta Generación: Tecnología VLSI……………………………………… 24 Capítulo 2...3 CLASIFICACIÓN DE LOS COMPUTADORES 31 33 34 34 35 35 36 39 Capítulo 3.... 46 La unidad de cálculo……………………………………………………………….....

111 4.2.. 188 5.4 LA SECUENCIA DE INICIO DEL 8085A……………………………………….3...xviii El microprocesador como máquina de estados……………………………………..3 Los puertos de entrada y salida………………………………………………..4 El modo de operación paso a paso…………………………………………… 125 4.1 SISTEMA MCS-85 MÍNIMO……………………………………………………. 84 3.. 86 Las direcciones de memoria………………………………………………………. 68 La unidad de control……………………………………………………………….2.6..6 CONSIDERACIONES SOBRE INTERCONEXIÓN A LOS BUSES…………….2 Los registros internos………………………………………………………… 108 4.5 DECODIFICADOR CON DISPOSITIVOS PROGRAMABLES………………… 179 5. 134 5.5 Ciclos de lectura y escritura en memoria y puertos de E/S…………………. 5.4 PUERTOS DE E/S SELECCIONADOS COMO MEMORIA……………………..4 ARQUITECTURA DE UN µCOMPUTADOR ESTÁNDAR……………………….6.. 101 4.1 El ciclo de instrucción………………………………………………………. 104 4.3 ARQUITECTURA DE UN µP DE 8 BITS MÁS VERSÁTIL…………………….1 Carga máxima del bus del 8085A………………………………………….2 Selección de la memoria del sistema………………………………………… 190 5.2 Secuencia de transición de estados………………………………………….2 La memoria de datos………………………………………………………….2.3 El estado de espera…………………………………………………………… 122 4. 91 3.2... 147 5..7 MEMORIAS EEPROM Y FLASH…………………………………………………193 5... 73 Conjunto extendido de instrucciones………………………………………………..2. 188 5. 80 Diagrama final del microprocesador sintetizado…………………………………… 83 Las señales de entrada y salida al microprocesador………………………………. 173 5.2 El sistema microcomputador……………………………………………………….3 La unidad aritmética y lógica………………………………………………… 110 4. 98 Capítulo 4. 154 5.8 BANCOS DE MEMORIA…………………………………………………………. 127 4..1 La memoria de programa……………………………………………………. 114 4.. ARQUITECTURA Y OPERACIÓN DEL µP 8085 4.2..3. 87 Las direcciones de los puertos……………………………………………………… 90 3. 197 ..1 GENERALIDADES………………………………………………………………. 115 4.. 129 Capítulo 5... EL MICROCOMPUTADOR BÁSICO..2... 70 Comunicación con periféricos lentos……………………………………………….3 CONSIDERACIONES DE TIEMPO PARA EL 8085A………………………….3 DECODIFICACIÓN EXHAUSTIVA DE LAS DIRECCIONES………………… 158 5.1 La unidad de control………………………………………………………….2 ESTRUCTURA FUNCIONAL DEL 8085A……………………………………...4 El bus interno de datos……………………………………………………….3. 75 Instrucciones no soportadas………………………………………………………. 151 5..3.3.2. 118 4.2 INTERCONEXIÓN CON DISPOSITIVOS CONVENCIONALES……………… 143 5...105 4.

.. 285 6.. 298 7. INTRODUCCIÓN A LA PROGRAMACIÓN DEL 8085A 6... 249 6. 306 7.4 EL CONJUNTO DE INSTRUCCIONES DEL 8085……………………………… 214 6...1 Grupo de instrucciones para transferencia de datos…………………………. 207 6. 296 7. 320 7...5 ARITMÉTICA DE PUNTO FIJO O DE PUNTO FLOTANTE………………….6 INSTRUCCIONES ADICIONALES……………………………………………… 284 6. DESARROLLO Y SIMULACIÓN DE PROGRAMAS 7.327 Símbolos reservados…………………………………………………………..1 Traducción de programas…………………………………………………….4 Grupo de instrucciones para bifurcaciones………………………………….2 Lenguaje ensamblador o de alto nivel……………………………………….4..1 EL LENGUAJE DE PROGRAMACIÓN………………………………………….2 FORMATO DE LAS INSTRUCCIONES………………………………………… 208 6.. 240 6.4 Direccionamiento indirecto por registro……………………………………. 325 Formato de línea…………………………………………………………….2 Direccionamiento Inmediato………………………………………………….3.289 Capítulo 7.2 Retardos de mayor duración………………………………………………….1.213 6...1..1 Direccionamiento directo……………………………………………………... 318 7.3. 327 Delimitadores………………………………………………………………… 327 Especificación de operandos…………………………………………………. 329 Evaluación de expresiones…………………………………………………… 331 ..1.3 Instrucciones para manejo de la pila………………………………………….3 Lenguaje ensamblador para el 8085………………………………………….4.1 Programación modular………………………………………………………. 317 7.1 El proceso de ensamblaje……………………………………………………..5 Grupo de instrucciones aritméticas………………………………………….3 Código estructurado………………………………………………………….2. 213 6..1 EL MODELO PARA PROGRAMACIÓN………………………………………...3.4. 326 Conjunto de caracteres………………………………………………………..3 Direccionamiento por registro………………………………………………. 215 6.2 Diseño hacia abajo…………………………………………………………… 307 7. 276 6.2.7. 294 7. 210 6. 313 Estructura DO-WHILE……………………………………………………….3.2 Proceso de ensamblaje de un programa modular…………………………….3.3.3 MODOS DE DIRECCIONAMIENTO…………………………………………….7 RUTINAS DE RETARDO………………………………………………………… 284 6.7.3 El formato HEX-INTEL……………………………………………………. 316 Estructura REPEAT-UNTIL……………………………………………….. 308 Estructura secuencial………………………………………………………… 309 Estructura IF-THEN/ELSE…………………………………………………. 210 6.1 El lazo de retardo básico……………………………………………………....2 Grupo de instrucciones que ejecutan operaciones lógicas…………………… 218 6. 319 7. 234 6.. 303 7.4. 329 Definición de símbolos……………………………………………………….. 311 Estructura CASE…………………………………………………………….2 ESTRUCTURA DEL PROGRAMA……………………………………………… 306 7..3. 211 6.2.4.xix Capítulo 6.3 EL LENGUAJE ENSAMBLADOR………………………………………………..

1 ENTRADA Y SALIDA POR PROGRAMA……………………………………… 429 8. 365 7... 497 9. 503 Operación en el modo 1………………………………………………….1.. 445 Interrupciones disparadas por la entrada INTR…………………………………. 340 7. 492 Capítulo 9. 536 9.3.2 ENTRADA Y SALIDA USANDO INTERRUPCIONES………………………… 443 8...2.4 Aplicaciones del 8255Aª………………………………………………… 503 Operación en el modo 0………………………………………………….. 396 7.1 CIRCUITO PARA INTERCONEXIÓN DE PERIFÉRICOS 8255……………….... 500 9.4...2. 500 Modo 1…………………………………………………………………..4 HERRAMIENTAS PARA DESARROLLO DE PROGRAMAS………………….6 TABLAS DE CONSULTA (lookup tables)………………………………… 415 Capítulo 8. TÉCNICAS DE GESTIÓN DE ENTRADA Y SALIDA 8. 332 Directivas generales del ensamblador……………………………………….3 CONTROLADOR DE TECLADO Y PANTALLA 8279…………………………. 542 Registro de estado…………………………………………………………….. 453 8.1 El sistema de interrupciones del 8085A…………………………………………... 585 Bibliografía…………………………………………………………………………. 479 8.1.3 ACCESO DIRECTO A MEMORIA……………………………………………….4. 500 Modo 2…………………………………………………………………..xx Traducción de un archivo fuente……………………………………………. 409 7. 529 Operación en el modo 2………………………………………………….2 DISPOSITIVO 8155: SRAM/PUERTOS DE E/S/TIMER………………………..1 Funcionamiento del 8279…………………………………………………….. 644 .1. 582 9.2.2 Modos de operación del 8255ª…………………………………………. 499 Modo 0………………………………………………………………….1 Sección de entrada y salida del 8155………………………………………… 541 Registro de comando…………………………………………………………. DISPOSITIVOS DE E/S PROGRAMABLES 9. 539 9.3.. 580 9.2 Sistema integrado para desarrollo de programas……………………………. 449 Interrupciones disparadas por las entradas RST………………………………….5 MACROS………………………………………………………………………….3 Programación del 8255ª…………………………………………………..2 Sección del temporizador-contador del 8155………………………………… 560 9.2 Programación del 8279……………………………………………………….2.. 500 9.1 Programas para simulación del microprocesador 8085……………………… 371 7.2 El controlador de interrupciones 8259A………………………………………… 475 Interconexión con el sistema 8085A……………………………………………… 476 Programación del 8259A………………………………………………………. 544 9.

mediante el uso de técnicas de computación. técnicas.Introducción al Computador 1 Introducción al Computador 1. El μP puede presentarse como un recurso cuya versatilidad y potencia supera la de cualquier dispositivo que la técnica digital haya tenido disponibles hasta su aparición en el mercado de la electrónica. Antes la aparición del μP el uso de computadores estaba destinado para aplicaciones muy especializadas. y la posibilidad de ser programados permiten su inclusión en una gran variedad de aplicaciones. Es el mayor y más seductor desafío al cual se han enfrentado los diseñadores lógicos en los últimos veinte años. El desarrollo acelerado de esta tecnología ha resultado en la aparición de nuevos componentes. que posee todas las características de programabilidad presentes en computadores grandes. La certeza de esta aseveración descansa en tres factores fundamentales. . y aplicaciones que han permitido la solución de problemas prácticos de ingeniería de cierta complejidad. • Son de bajo costo. El μP es un circuito integrado LSI con dimensiones reducidas pero de gran complejidad. • Su uso en el diseño de sistemas digitales disminuye en forma significativa el número de componentes necesarios.1 GENERALIDADES La presentación del computador en un curso introductorio de sistemas de microprocesadores se justifica plenamente por el hecho que el μP es en realidad la unidad de proceso fundamental de un tipo de computador conocido como microcomputador (μC).

se diseñan en base a μPs. de hecho en la actualidad todos los sistemas cuya complejidad esté por debajo del nivel de minicomputadores. Las operaciones se realizaban rotando las ruedas el número de dígitos necesarios.2 EL COMPUTADOR Y SU HISTORIA Exponer con detalle el origen computador y el nacimiento y desarrollo de la informática implica narrar una larga historia que quizás se inicie hace cuatro mil años con el uso del ábaco por la civilización china y continúe hasta los computadores de nuestros días. 1.1 es una ilustración de la contribución del eminente científico francés al progreso del conocimiento. Estas tres cualidades han resultado en un cambio sustancial en las técnicas de diseño lógico.1 Los precursores del computador moderno La idea del autómata inteligente es antigua.Introducción al Computador 2 • El tiempo de ingeniería empleado en el desarrollo de sistemas se acorta en forma drástica. Para simplificar la reseña de la evolución de las máquinas de computación. .2. La figura 1. para los propósitos de este trabajo interesa más bien destacar ciertos acontecimientos históricos del siglo XX que son fundamentales para proporcionar una visión general de la evolución de la estructura y funcionamiento de los computadores digitales desde su aparición hace más de 50 años.1 Los diez dientes de cada rueda de la máquina de Pascal representaban los dígitos del 0 al 9. Aunque en esta sección se inicia con la descripción de algunas de las primeras calculadoras mecánicas antecesoras del computador de nuestros días. si se considera que el eminente matemático francés Blaise Pascal (1623-1662) diseño en el siglo XVII (1642) una máquina Calculadora Mecánica basada en rodamientos dentados y engranajes que permitía ejecutar operaciones de suma y resta. Fig. es útil considerar dos aspectos técnicos fundamentales: el uso de sistemas mecánicos para realizar cálculos matemáticos y la aplicación de la electrónica para el diseño de computadores. 1. 1.

A pesar que los diseños de Pascal y Leibniz no tuvieron mayor éxito comercial.. Inspirado en el diseño de Pascal.Introducción al Computador 3 La reflexión con la cual Pascal acompaño la presentación de su calculadora ha perdurado a través del tiempo. 1. El telar de Jacguard fue presentado en París en el año 1801 y utilizaba placas delgadas perforadas para seleccionar cada hilo de la tela de acuerdo con el patrón de tejido deseado.2 se muestra una sección de la estructura de ésta calculadora mecánica programable. numerosos registros históricos asignan tal mérito a la máquina diferencial inventada por los matemáticos ingleses Charles Babbage (1792-1871) y Augusta Ada Byron (1815-1852). tanto en el campo científico como financiero. multiplicación y división. Aunque puede considerarse a la máquina calculadora de Pascal como el precursor del computador moderno. que yo presento a la opinión pública una pequeña máquina. en las postrimerías del siglo XIX fueron de uso común versiones perfeccionadas de éstas máquinas. cuando has hecho cálculos con tu pluma. al diseñar un telar automático. revelando que además de ser un gran científico tenía alma de visionario. En la figura 1.. el famoso matemático germano Gottfried Wilhelm Leibniz (1646-1716) desarrolló en 1670 una versión de la calculadora más eficiente y precisa. Este anuncio pretende poner en tu conocimiento. amable lector..2 Máquina diferencial de Babbage. . quien introdujo el concepto de programa almacenado para el control del cálculo. Está máquina tuvo un impacto significativo en la industria textil francesa debido a que miles de fábricas usaron el telar de Jacquard para automatizar el proceso de tejido. simplificando la realización de diseños con tramas complejas. Fig. capaz de realizar las cuatro operaciones aritméticas: suma. que te proporciona alivio del trabajo que tantas veces fatigo tu espíritu. substracción. El primer equipo de computación automática fue inventado por el francés Joseph Marie Jacquard (1752-1834).

Claude Elwood Shannon. Pasados ochenta años. una unidad operativa para realizar los cálculos matemáticos y una impresora para la salida de los resultados. proyecto financiado por el gobierno de los . publicó su trabajo Un Análisis Simbólico de Relés y Circuitos de Interrupción. comprobando su funcionamiento al realizar en forma correcta cálculos sencillos con una precisión de 31 dígitos. una unidad de memoria para almacenamiento. y en su tratado clásico Una Investigación de las Leyes del Pensamiento. La teoría de la lógica simbólica o Álgebra de Boole fue el primer intento de fusionar la lógica con la matemática y estaba basado en los conceptos de la lógica de Aristóteles de verdadero (1) y falso (0). la cual presentaba notables similitudes con la organización de un computador moderno: un grupo de tarjetas perforadas introducían datos al dispositivo. Hollerith fundó una empresa que treinta años más tarde se convertiría en el famoso consorcio International Business Machines Corporation (IBM). el norteamericano Herman Hollerith empleado de la Oficina del Censo de los Estados Unidos diseño un sistema basado en tarjetas perforadas para procesar los datos correspondientes al censo de habitantes del año 1890. En el año 1880. y posteriormente en el diseño de sistemas digitales usando válvulas de vacío como componentes básico.2. No obstante. 1. En realidad los diseños de Babbage eran demasiado avanzados para el nivel de desarrollo de la tecnología del siglo XIX. jamás construida. en 1938. donde entrega los resultados de su investigación sobre una teoría de conmutación basada en las proposiciones de Boole. De hecho en 1830 proyectó la máquina analítica. publicado en el año 1954. La Primera Generación: Las Válvulas de Vacío La primera generación de computadores nace en el año de 1946 cuando se puso en operación la famosa computadora gigante norteamericana ENIAC (Electronic Numerical Integrator and Calculator). En el año 1896.Introducción al Computador 4 En el año 1820 Babbage inició este proyecto pero no pudo culminar la construcción de su diseño por falta de financiamiento. La información almacenada en las tarjetas era interpretada haciéndolas pasar a través de sensores eléctricos.2 El computador digital Los fundamentos de los sistemas digitales modernos y la base de la sintaxis de los programas de computación actuales fueron propuestos por el matemático británico George Boole en El análisis Matemático de la Lógica (1847). en el año 1991 unos científicos británicos ensamblaron la máquina basándose en las especificaciones dejadas Babbage. dirigida a realizar cálculos complejos. Las primeras aplicaciones prácticas del álgebra de Boole fueron en redes de conmutación telefónicas construidas con relés.

5 se presenta un diagrama de la arquitectura del ENIAC donde se observa el uso de buses distintos para la transferencia de datos e instrucciones.3 La computadora gigante ENIAC ocupaba un área significativa de un edificio. El ENIAC se diseño en base a una arquitectura conocida como tipo Harvard. además de múltiples controladores de periféricos. un conjunto de veinte acumuladores para almacenar los operandos y dos unidades aritméticas para ejecutar divisiones.1. Esta máquina es aceptada como el primer computador programable. estando constituida por 18000 tubos de vacío. y se alojaba en un gabinete de 30 metros de longitud. El programa en lenguaje de . En la figura 1. Fig.Introducción al Computador 5 Estados Unidos.4 muestran en forma dramática las diferencias existentes entre el ENIAC y un µcomputador monopastilla moderno. 3 metros de altura y 1 metro de profundidad. y desarrollada en la Escuela de Ingeniería Moore de la Universidad de Pennsylvania bajo la supervisión de John Presper Eckert y John. Las figuras 1. Este computador digital de 2 millones de dólares. La arquitectura Harvard fue introducida en la década de los 30's por un científico de la Universidad de Harvard llamado Howard Aiken.3 y 1.Mauchly. pesaba 30000 kilogramos y consumía 150 KW.1. cuya característica fundamental es que usa unidades de memoria separadas para los datos y las instrucciones. productos y extracción de raíces cuadradas. La operación y sincronización global del sistema la realizaba la unidad de control.4 El microcontrolador C167R aloja en un área de 100 mm2 todos los elementos de un computador. requiriendo toneladas de equipos de aire acondicionado para evitar el sobrecalentamiento. Fig. La unidad de almacenamiento estaba constituida por tambores magnéticos pudiendo almacenar 20 números decimales de 10 dígitos.

El pobre rendimiento de un computador basado en miles de válvulas de vacío y la complejidad para la realización y carga del programa en código de máquina limitaron significativamente el espectro de aplicaciones factibles de resolver con este computador. Lectora de tarjetas Bus de Escritura Bus de Lectura Impresora de tarjetas Unidad de Control Bus de Instrucciones Unidad de Programación Fig.5.. su valor se debe al hecho que marcó el inicio del desarrollo de una industria de importancia vital para el progreso del conocimiento científico de este siglo.. Este computador ejecutaba una operación de suma en un tiempo de 200 μs y una multiplicación en la eternidad de 2. 20 Acumulador Multiplicador .Introducción al Computador 6 máquina era realizado mediante cableado externo y los datos se introducían por medio de tarjetas perforadas como se muestra en la figura 1.5 Estructura del computador ENIAC Como sistema de computo el ENIAC solo es de interés histórico.8 ms. 1. Divisor y 1 2 3 . La primera aplicación para la cual se utilizó el ENIAC fue la construcción de tablas exactas para el cálculo de trayectoria de proyectiles de nuevas armas.

y el año siguiente el Harvard Mark I. El diseño del Colossus se inició en 1939.7 El computador MARK I.6 ElColossus fue la primera computadora totalmente electrónica. y los puertos de entrada y salida.Introducción al Computador 7 Pese a que en el mes de diciembre de 1943 se puso en marcha el computador Colossus. . El Mark I era un computador electromecánico que contenía 200000 componentes y 800 kilómetros de cable. requiriendo diez segundos para realizar una división entera. matemático británico conocido por su proposición de la máquina de Turing. la unidad aritmética. la mayoría de los datos históricos señalan al ENIAC como el primer computador electrónico para aplicaciones de propósito general. Fig. El Colossus fue usado durante la segunda guerra mundial para descifrar las transmisiones de radio del ejército nazi. Fig. estando compuesto por 1500 válvulas de vacío. la ENIAC era mil veces más rápida. Fue construido en la ciudad de Londres por un equipo de científicos británicos dirigido por Alan Mathison Turing (1912-1954). En la arquitectura del Mark I se distinguen las unidades que constituyen los computadores modernos. tales como la memoria. 1. la unidad de control. 1. Pese a su lentitud extrema.

No obstante. mientras que para realizar cálculos científicos de cierta envergadura usualmente se alimenta al sistema con unos pocos datos iniciales y se ejecutan programas basados en algoritmos complejos que exigen una gran cantidad de código ejecutable. En una artículo científico publicado en el año 1946 Von Neumann junto con Burks y Goldstine. El paso decisivo para el diseño y construcción del primer computador moderno fue dado por uno de los asesores del proyecto ENIAC. presentan el primer computador que funcionaba con el programa almacenado en memoria el EDVAC (Electronic Discrete Variable Computer). Un uso eficiente de la memoria del sistema era deseable dado el alto costo de esta unidad de la máquina. debido a la variedad de tareas que potencialmente debía resolver el computador.Introducción al Computador 8 El computador ABC (Atanasoff-Berry Computer) fue otra máquina. De hecho el ENIAC nace impulsado por las necesidades militares del Laboratorio de Investigación de Balística (BRL) de las fuerzas armadas norteamericanas. construida en 1939 en la universidad del estado de Iowa por John Atanasoff (1903-1995) y su asistente Clifford Berry. en plena postguerra. es claro que. una de las memorias del sistema será subutilizada. tales como el diseño de aviones de combate y misiles. En el año 1973. establecer en la fase de diseño la capacidad de las memorias separadas era una tarea que se distinguía por su ambigüedad. fue obstaculizada en forma severa por problemas de complejidad variable derivados del uso de la arquitectura Harvard. cuyo procesamiento necesita la ejecución de programas con algoritmos convencionales desarrollados usando un número reducido de instrucciones. Como un hecho curioso. Si se usa arquitectura Harvard. anterior al ENIAC. fue impulsado fundamentalmente por la necesidad de resolver problemas de ingeniería de la industria de armamentos de los Estados Unidos. también basados en válvulas de vacío. La razón para el uso restringido de estos computadores gigantes es obvia. sin variaciones sustanciales en la estructura física del sistema. dependiendo de la aplicación. Atanasoff alegaba ser el autor de ciertos principios y técnicas que se utilizaron en el desarrollo del ENIAC sin contar con su autorización. La intención de construir un computador de propósito general capaz de realizar tareas tanto en el medio académico e industrial como en el comercial. En una aplicación de corte administrativo o financiero es seguro que se requiere el almacenamiento de una cantidad considerable de datos. la empresa propietaria de las especificaciones para la fabricación del ENIAC fue despojada del derecho exclusivo para fabricar o vender el computador. las fuerzas armadas eran el único sector de la sociedad norteamericana capaz de financiar los altos costos inherentes a la fabricación de una máquina de gran volumen y que requería una cantidad considerable de energía eléctrica para su funcionamiento. El desarrollo de los computadores sucesores del ENIAC. a mediados de los años 40. el cual estaba basado en una arquitectura nove- . el científico húngaro John Von Neumann (1903-1957) quien introdujo el concepto de máquina de programa almacenado que sentó las bases del computador. y con base en este argumento.

El formato de instrucciones propuesto por Von Neumann.9 muestra el formato descrito.8 El computador EDVAC. El programa que debía ejecutarse. bastará con espacio común de memoria para almacenar los datos de E/S y las instrucciones del programa. concepto novedoso que sustituía el cableado de componentes. Fig. El mérito de Von Neumann estuvo en la idea de la construcción de una máquina de propósito general. dividía la instrucción en dos campos: el campo de código de operación para identificar la instrucción a ejecutar. La figura 1. El razonamiento de Von Neumann fue que si toda información se carga en el sistema como números y en un formato que permita que el procesador sea capaz de distinguir cuando un arreglo determinado de bits corresponde a un dato o a una instrucción.9 Formato de la instrucción de cuatro direcciones . y que permitía cambiar el comportamiento del equipo con la simple modificación del programa en memoria. los datos. cuya secuencia de operación podía ser programada de acuerdo con las necesidades de una aplicación específica. y el campo de dirección para especificar la localización en memoria del operando u operandos a usar por la instrucción.Introducción al Computador 9 dosa que usaba una memoria común para el almacenamiento de los datos y las instrucciones. y resultados se almacenan en una memoria. 1. 1. Código de Operación Campo de Código de Operación Dirección Operando 1 Dirección Operando 2 Dirección Dirección Resultado Instrucción siguiente Campo de Dirección Fig.

El código de operación para señalar el tipo de operación: suma.10 donde se aprecia el uso de una memoria común para las instrucciones y los datos. los computadores actuales no usan instrucciones de 4 direcciones y los microcomputadores utilizan instrucciones de una dirección o sin dirección. producto. resta. John Von Neumann participó a partir de 1946 en el proyecto de desarrollo del computador IAS construido en 1952 en el Instituto para Estudios Avanzados en Princenton. si se asignan 8 bits para identificar al código de operación. pero si suponemos que se hizo de esta manera no debe extraña que como resultado se obtuviesen máquinas de dimensiones colosales y funcionamiento ineficiente. En un principio se pensó que la instrucción básica (una operación aritmética. Para la reducción de la longitud de la instrucción existen dos opciones: usar cinco posiciones de la memoria para almacenar cada instrucción o eliminar algunos o todos los campos de dirección. En el primer caso es obvio que persiste un problema de práctico debido a que el registro de instrucciones del procesador debía ser capaz de almacenar 72 bits. lo que exigiría el uso de memorias con palabras de 72 bits e igual número de líneas para el bus de instrucciones. realiza algún tipo de operación sobre estos datos. resulta un total de 72 bits por instrucción. complemento etc. A pesar que no existían obstáculos insalvables para la construcción de un computador de este tipo.Introducción al Computador 10 Debido a que el computador es una máquina de naturaleza secuencial que acepta información de entrada. Después de proponer una arquitectura que se convirtió en un estándar para el diseño de los computadores construidos en los siguientes 55 años. En la actualidad estas dificultades han sido superadas. detección de paridad. La principal desventaja está relacionada con el número de bits de cada instrucción. 3. y luego se dirige a ejecutar la próxima instrucción. con una memoria de 65536 posiciones que necesita 16 bits para especificar cada dirección de memoria. entrega un resultado. Una máquina de cómputo cuya instrucción tenga el formato de la figura 1. 2. 4.9 se conoce como computador de 4 direcciones. La dirección donde está la instrucción próxima. . La dirección de memoria donde debe almacenarse el resultado. En la sección próxima se expone como fue posible construir máquina de una dirección o sin ésta. por ejemplo) debía contener la siguiente información: 1. El autor supone que los diseñadores de la época no consideraron la posibilidad de almacenar cada instrucción en una celda de memoria ni transferirlas en paralelo al interior del procesador. Un diagrama funcional del IAS se muestra en la figura 1. La dirección de los operandos que participan en el cálculo. algunas consideraciones indican que el uso de tal formato resulta en sistemas de estructura compleja y dimensiones exageradas.

Introducción al Computador 11 Instrucciones y datos Direcciones Fig. el computador IAS era una máquina binaria y no decimal. A finales del los 50 salió al mercado el modelo UNIVAC II. . el cual era una máquina más avanzada que su antecesor La EckertMauchly Computer Corporation. la cual posteriormente se fundió con la Sperry Rand Corporation. (Universal Automatic Computer) fabricada por una empresa fundada en el año 1947 por John Eckert y John. En 1950 el computador abandonó los centros académicos y de investigación con la liberación de la primera máquina comercial. El IAS fue el modelo a seguir para el diseño se los siguientes computadores de propósito general.Mauchly: Eckert-Mauchly Computer Corporation. Excepto algunos casos. La figura 1. Los continuos avances logrados en la arquitectura y el incremento de la capacidad de memoria permitió la construcción de dispositivos cada vez más rápidos y eficientes. El primer modelo de esta serie fue el UNIVAC 1103 destinado para aplicaciones científicas de gran complejidad que involucraban el procesamiento de grandes cantidades de datos a alta velocidad. ahora la división UNIVAC de la Sperry. Esta última empresa compartía con IBM el dominio de la industria de fabricación de computadores. el UNIVAC I. también inició el desarrollo de la serie de computadores con código 1100. A diferencia del ENIAC. con la unidad de memoria constituida por 1000 posiciones de 40 bits donde se podían almacenar tanto datos como las 21 instrucciones disponibles para la máquina. todos los computadores modernos mantienen la estructura de la máquina de Von Neumann. mientras que se desarrollaron los primeros lenguajes simbólicos que simplificaron en forma notable el proceso de desarrollos de programas. 1.10 Diagrama de bloques del computador IAS.11 es una fotografía del UNIVAC I en operación.

el cual tuvo amplia aceptación en los medios científicos y académicos de todo el mundo. Primer computador capaz de procesar texto además de datos numéricos. de difícil mantenimiento y con un alto consumo de energía. Los computadores de esta generación se programaban usando lenguaje de máquina.Introducción al Computador 12 Fig. el consorcio IBM puso en venta los modelos 604 y 701.12 El UNIVAC II. Por su parte. El precio de adquisición del modelo 701 alcanzaba el millón de dólares. IBM liberó el modelo 650. 1. . poca capacidad de memoria. lo que requería personal técnico altamente especializado. A mediados de la década del 50. 1.11 El UNIVAC I. No existía sistema operativo y la velocidad máxima de procesamiento que alcanzaron estas máquinas fue de 40 mil operaciones por segundo. en los años 52 y 53 respectivamente. Eran equipos de grandes dimensiones. Fig.

La tabla 1. realizado por los científicos William Shockley (1910-1989). las cuales constituyen lo que se conoce como la segunda generación de computadores. permitió diseñar máquinas que superaban en un factor de 250 la velocidad de los computadores de la primera generación y en 50 veces la de sus antecesores inmediatos.1 señala que un computador típico de la segunda generación. y más eficiente que los tubos de vacío de uso común. Tecnología LSI. A pesar de su indiscutible reinado en la industria de computación. en este orden. GENERACIÓN PERIODO TECNOLOGÍA VELOCIDAD I II III IV V 1946-1955 1956-1964 1965-1970 1971-1977 1978 → Válvulas de vacío Transistores discretos Circuitos integradosTecnologías SSI. John Baardeen (1908-1991). funcionaba a una velocidad de 200 mil operaciones por segundo.1 Características típicas de los computadores agrupados por generación. ofrecieron a partir de 1956 sistemas de computación de capacidad baja construidos con transistores. fabricado con tecnología de transistores discretos. Tabla 1. MSI. Los radios portátiles y audífonos están entre los primeros en cuya fabricación se usaron transistores. El µprocesador.Introducción al Computador 13 La segunda generación: Los Transistores El desarrollo del transistor entre los años 1948 y 1952. operaciones/seg 40000 200000 1000000 10000000 100000000 En la cuarta generación el uso circuitos integrados con integración LSI (Integración a Escala Grande: 50 hasta 50000 funciones transistorizadas en un CI). precio más bajo. era 5 veces más rápida. A partir del año 1956. y Walter Brattain (1902-1987). la sustitución de las válvulas de vacío por transistores en la fabricación de sistemas procesadores puso a disposición de los usuarios máquinas de menor precio. mayor confiabilidad y menor consumo de energía. Diseño VLSI. el cual se considera . conmocionó a la industria de la electrónica al ofrecer un dispositivo amplificador y conmutador de estado sólido con menores dimensiones. las empresas NCR (National Cash Registers) y Radio Corporation of America (RCA). mientras que una máquina de la tercera generación construida con una combinación de la tecnología SSI y MSI. no fue la IBM quien introdujo el primer sistema de computación de estado sólido. de los laboratorios Bell de los Estados Unidos. En 1960 se incorpora al mercado de equipos con semiconductores la empresa Digital Equipment Corporation (DEC) con el modelo PDP-1.

Considerado el primer supercomputador comercial. introducido en el año 1961. Cada nuevo integrante de la serie 7000 tenía mayor capacidad y menor precio que su antecesor. En el año 1964. segmentación e interrupciones.18 µs. Está máquina usó el primer terminal de video y tenía capacidad gráfica. el ingeniero electrónico norteamericano Seymour Cray.13 El IBM 7093 fue el primer computador en usar segmentación. el 7096 II se construyó en 1964. tardaba 1. con un acceso a igual espacio de memoria.5 µs en ejecutar una instrucción típica. cuyo último miembro. mientras trabajaba en Control Data Corporation (CDC) diseño los computadores CDC 6600 y CDC 7600. El IBM 7093. El modelo IBM 7090 tenía 32 Kbytes de memoria y un tiempo de instrucción igual a 2. mientras que el IBM 7094 II. Las máquinas de esta generación podían ejecutar los programas con mayor eficiencia que sus antecesoras. usaba la técnica de segmentación para mejorar su rendimiento Fig. el computador ATLAS desarrollado en 1962 en la universidad de Manchester usaba memoria virtual. Por ejemplo. 1. el CDC 6600 usaba unidades segmentación y era una máquina de carga/almacenamiento que . primer modelo de la famosa serie 7000.Introducción al Computador 14 como el primer minicomputador en el mercado de máquinas de computación. La respuesta del consorcio IBM no llegó hasta el año 1959 con el computador IBM 7090.

se introdujo el modo de procesamiento por lotes. Este nuevo tipo de ejecución denominado multitarea permitía. realizara los cálculos de la tarea Y. y la ubicación en memoria del programa principal y los subprogramas necesarios. destinado para problemas de ingeniería y desarrollado entre 1954 y 1957.14 Computadores CDC 6700 y CDC 6700. y el COBOL ( Common Business-Oriented Language) para procesamiento de datos en el área financiera. la compilación. Con el refinamiento de los sistemas operativos se logró un verdadero aprovechamiento de los recursos ofrecidos por la máquina. controlando la carga del programa fuente y los datos iniciales. El mayor rendimiento y confiabilidad las máquinas de esta generación determinó una ampliación del espectro de aplicaciones de los computadores. que mientras el computador imprimía los resultados de la ejecución de la tarea X. para el IBM704. surgiendo los sistemas operativos los cuales añadían cierto grado de automatización al proceso de ejecución de los programas. a la vez que almacenaba en la memoria los datos de entrada de la tarea Z.Introducción al Computador 15 explotó el uso del paralelismo a nivel de unidades funcionales de la CPU. 1. por ejemplo. En esta época también se inició el uso de cintas y discos magnéticos La complejidad y diversidad de las tareas a resolver por los computadores. apareciendo los primeros lenguajes de alto nivel para tareas específicas tales como: el FORTRAN (Formula Translator). exigió un mejor aprovechamiento y administración del uso de la memoria y de los tiempos de ejecución. por un equipo de programadores dirigidos por John Backus. el uso de la librería de subrutinas. Fig. Su desempeño era superior al IBM 7094. encargándose el sistema operativo de asignar los recursos a cada tarea. .

El uso del CI en la industria de computadores a partir de 1965 señala el inicio de la aparición en el mercado de la tercera generación de computadores. era en general una tarea compleja y de costo elevado. mayor fiabilidad. y capacitores. El diseño de esta máquina fue un proceso tan cuidadoso y planificado que la arquitectura del sistema 360 aún la conservan los sistemas de cómputo de gran escala . Fig. Con la fabricación del primer CI en el año 1959.Introducción al Computador 16 La tercera generación: Los circuitos integrados El ensamblaje de las tarjetas de circuitos digitales.15 El IBM 360. Primer computador con microprograma. El sistema 360 de IBM es el exponente más destacado de esta generación. Este dispositivo permitió la reducción del costo y de las dimensiones de las grandes maquinas merced a la utilización de componentes semiconductores integrados de más velocidad. al estar las distintas unidades de los computadores compuestas de miles de transistores. El mantenimiento del producto final era un proceso tedioso y difícil. 1. Este computador fue de uso difundido en las principales universidades y centros de investigación durante la década del 60. Está máquina puede considerarse como la mayor conquista de IBM al apuntalar a la empresa como líder definitivo de la comercialización de computadores con dominio de más del setenta por ciento del mercado. nace la novedosa tecnología de la microelectrónica. módulos básicos que formaban las máquinas que usaban lógica de transistores. El 360 fue introducido por IBM en 1965 como un modelo que incorporaba la tecnología de circuitos integrados y que ofrecía una arquitectura más avanzada que los integrantes de la serie 7000. resistencias. y menor consumo de potencia.

máx) Tiempo de ciclo del procesador (µs) Velocidad relativa Número de buses de datos Velocidad del bus de datos. en virtud de disponer de una arquitectura menos compleja que la de las máquinas grandes pero que ofrecía una gran capacidad de ejecución.2.0 0. En 1965 IBM liberó cinco modelos de la familia del sistema/360. máx) Además del concepto de microprograma. éste pudiese. Características de los modelos del sistema IBM/360.8 0. identificados como los modelos: 30.5 3 400 50 256 2. adquirir un modelo más avanzado del sistema. la incipiente tecnología de la microelectrónica impulsó el diseño de un nuevo tipo de sistema procesador con menor tamaño. era capaz de transferir ocho bytes en forma simultanea. De hecho el modelo 75 era cincuenta veces más rápido que el 30.2 se detallan las características principales de los diferentes modelos de la familia IBM/360. El prototipo de este tipo de computadores fue el PDP-8 fabricado por la empresa DEC y cuyas dimensiones y cantidad de calor generado no exigían su ubicación en grandes locales refrigerados. 50. Tal estrategia permitió no solo adaptar la máquina a las necesidades del usuario. sino que ofreció la posibilidad que al incrementarse los requerimientos de procesamiento del comprador. requerimientos de energía reducido. no obstante existían diferencias sustanciales en los recursos que ofrecía cada miembro de la familia.5 10 4 800 65 512 8. tales máquinas se conocen como minicomputadores.0 1 3 250 40 256 0. El modesto modelo 30 sólo podía obtener un byte en cada operación de acceso a una posición del espacio máximo de memoria de 64 Kbytes. número de buses y de puertos de E/S. . MODELO CARATERÍSTICAS 30 64 0. En la tabla 1. A la par de aumentar la velocidad de ejecución y la confiabilidad de los computadores de gran escala de la época. con un área de memoria de 512 Kbyte.0 0. mientras que el flamante modelo 75. con una inversión razonable.2 50 6 1250 Memoria Máxima (Kbytes) Velocidad de acceso a memoria (Mbytes/s.Introducción al Computador 17 fabricados actualmente por IBM.625 3. Por ejemplo el uso de circuitos controladores de interrupciones y de acceso directo a memoria. (Kbytes/s. y 75.5 1. En el año 1968 se diseño el primer computador comercial donde se puso en práctica el concepto de memoria cache. básicamente en la capacidad de memoria. Tabla 1.25 21 6 1250 75 512 16. y de fácil mantenimiento. 65. éste fue el modelo 360/85 de IBM. con el IBM 360 surgieron otras innovaciones en el campo de diseño de computadores. velocidad de procesamiento. El 360 fue diseñado de modo que un programa determinado pudiese ser ejecutado por cualquiera de los modelos. 40.0 0.

16 El PDP-8 podía colocarse sobre un escritorio. actuando como el elemento clave en tareas de adquisición de datos. En el año 1970. sino que más bien permitió que estas máquinas se manifestaran como lo que realmente eran: un computador de propósito general a pequeña escala. En segundo término. La patente subutilización de estas máquinas en ciertas tareas de automatización no determinó que dejaran de ser usados como controladores programables en la industria. aplicaciones donde era usual que el potencial de computo y los recursos ofrecidos por los minis superaran las exigencias de velocidad de procesamiento y capacidad de almacenamiento necesarias para la automatización del proceso industrial. por ejemplo. como una máquina pequeña dirigida a aplicaciones generales permitió que fuese utilizado por grupos pequeños de investigadores en universidades y centros de investigación para la solución de problemas concretos de ciencia e ingeniería. IBM introdujo el primer sistema operativo OS/360 con multiprogramación. . ocupaba un área reducida y su costo de 16 mil dólares era una fracción del precio de adquisición de los cientos de miles de dólares correspondientes a un modelo del sistema 360. 1. Ken Thompson y Dennis Ritchie desarrollaron el sistema operativo UNIX en los laboratorios Bell. con su relativo bajo costo. Los computadores de esta generación alcanzaron velocidades de hasta 1 x 106 instrucciones por segundo. supervisión y control de sistemas industriales complejos. era común encontrar minicomputadores fabricados con propósito específico.Introducción al Computador 18 Los primeros minis estuvieron dedicados al cálculo de la acción de control en sistemas de control de procesos y de máquinas en la industria. Para inicios de los años 70 se distinguen dos clases principales de aplicaciones en las cuales se usaron los minicomputadores: en primer lugar la concepción del mini. lo cual representaba en cierta medida un desperdicio de recursos tecnológicos. Con relación a la programación. Fig. El PDP-8.

A partir de la aparición del primer circuito integrado en 1959. vaticinio hoy conocido como la famosa Ley de Moore. Para muchos especialistas la transición hacia la cuarta generación de sistemas de computación ocurre en los inicios de la década de los años 70 cuando aparece la tecnología LSI. uno de los fundadores del consorcio INTEL. al debutar un año antes de lo previsto. como resultado del sostenido incremento de la densidad de integración de circuitos digitales. A diferencia de las generaciones anteriores. o el uso de una tecnología novedosa en la fabricación de éstos. 1. había predicho este comportamiento para la fabricación de chips de memoria.17 muestra una gráfica del crecimiento de la capacidad en Kbits de los chips de memorias DRAM en función de la fecha de introducción de los dispositivos LSI durante un tiempo de 20 años. considerando que sólo el circuito integrado de 1 Mbits se negó a seguir la conducta de sus antecesores.17 Incremento de la capacidad de dispositivos de memoria dinámica con el tiempo . Se observa que es patente la validez del pronóstico de Moore. un impresionante desarrollo en la tecnología de la microelectrónica condujo en la década del 60. La aplicación de esta técnica de integración condujo a la fabricación de dispositivos que contenían en un encapsulado desde miles a decenas de miles de interruptores digitales. tradicionalmente usadas en computadores. La primera aplicación de la tecnología LSI fue el desarrollo de chips de memoria para sustituir a las voluminosas y lentas unidades de almacenamiento basadas en núcleos magnéticos. a duplicar cada año el número de interruptores contenido en un CI. la fecha de transición hacia la cuarta generación no la distingue la introducción de un nuevo modelo de computador. Este vertiginoso compás disminuyó en la siguiente década. 105 16M 4 10 Capacidad en Kbits 4M 1M 256K 103 102 16K 64K Ley de Moore 10 1976 1978 1980 1982 1984 1986 1988 DRAM 1990 1992 Año de inicio de ventas Fig.Introducción al Computador 19 La cuarta Generación: el microprocesador. a la aún significativa cadencia de cuadriplicarlos cada tres años. Gordon Moore. La figura 1.

El desarrollo y producción del μP 4004 por la corporación INTEL fue el resultado de contratos establecidos entre la empresa norteamericana con la compañía japonesa Busicom. las compañías de componentes electrónicos dirigieron su atención hacía el desarrollo de máquinas de calcular electrónicas de bolsillo. fue el año de 1971 la fecha de ocurrencia de un suceso que no sólo constituyo una revolución en la industria de la computación. En al actualidad un procesador Pentium IV o un Power PC tienen cerca de 200 millones de transistores. como una compensación a la pérdida del reducido. derivó en el curso de 1970 en una marcada disminución de los contratos de investigación establecidos entre la NASA y las empresas fabricantes de CIs. pero lucrativo. sino que en pocos años cambió para siempre y en sentido positivo el modo de vida de millones de personas en todo el mundo. junto con los elevados costos que suponía mantener un programa continuo de envío de astronautas a la exploración del espacio. aloja cerca de tres millones de transistores en su encapsulado. El primer microprocesador Pentium. Las investigaciones realizadas resultaron en el nacimiento la tecnología de la microelectrónica y el diseño y producción de circuitos integrados con integración a muy grande escala (VLSI) capaces de contener hoy en día millones de transistores en un área reducida de silicio. la industria del silicio se ha mantenido a este nivel. cuando la necesidad presente de disponer de equipos e instrumentos sofisticados y de alta precisión para actividades relacionadas con la navegación en el espacio. Aun cuando la introducción del CI marcó el inicio de una era fructífera para la industria de fabricación de sistemas de computación al permitir la disminución de los altos precios de adquisición de las grandes máquinas de computo. y al penetrar con los minicomputadores en el sector industrial que hasta esa fecha no disfrutaba de las ventajas inherentes al uso de procesadores. por ejemplo. se trata de la invención del microprocesador por ingenieros de una modesta empresa de nombre INTEL. Aun cuando. La carrera espacial exigía dispositivos de menor tamaño. En búsqueda de colocar sus productos en un mercado de más amplio espectro. Todo comenzó 20 años antes. con bajo consumo de energía y más eficientes. la carrera a la conquista del espacio produjo un notable desarrollo de la industria de la microelectrónica. en los años 50. y costo más bajo.Introducción al Computador 20 En el curso de los siguientes veinte años. En el . dedicada a desarrollos de sistema electrónicos de cálculo. El perfeccionamiento en las técnicas de integración permitió la construcción de sistemas procesadores más pequeños. la llegada del hombre a la luna en 1969 y los resultados poco alentadores en lo que se refiere al aprovechamiento científico y económico de los viajes espaciales. mercado de aplicaciones militares y espaciales. hasta entonces fabricante de dispositivos de memoria.. en principio. con menor duración del ciclo de instrucción. impulsó a las empresas fabricantes de semiconductores a la mejora de los componentes electrónicos de uso común para la época. abriendo de esta manera un mercado potencial que significaba la introducción de cientos de miles de sus productos.

. disponía de potencia y velocidad suficiente para ser usado en aplicaciones más avanzadas que el 4004. Fue usado como CPU de sistemas controladores simples y en juegos de video. En lugar de esto. donde alojaron los 3500 transistores utilizados en el diseño.18 El primer microprocesador: El 4004 de Intel. tarea que representaba para INTEL el desarrollo de doce CIs diferentes de propósitos específicos. más bien debe considerarse que el advenimiento del dispositivo fue un afortunado producto de las circunstancias. 1. Este cliente japonés solicitó el diseño de dispositivos integrados para cinco nuevos modelos de calculadoras de escritorio. tales como equipos periféricos y terminales de computadores.19 El microprocesador 8008 de Intel. 93 instrucciones distintas y un ciclo de instrucción de 20 µs. El dispositivo fue presentado en un encapsulado de 18 terminales en doble línea. se realizó el diseño de un circuito programable para satisfacer las necesidades de la empresa Busicom Fig.Introducción al Computador 21 año 1971 no existían los μPs y la empresa INTEL se dedicaba a la producción de circuitos integrados de memoria. INTEL inicia la comercialización del primer µP de 8 bits. Fig. En realidad el μP 4004 era de potencia limitada e inadecuado para el uso en el tratamiento de grandes cantidades de datos. A finales del año 1971. La invención de una CPU mono pastilla no fue el resultado de un proceso de investigación planificado y desarrollado por INTEL. Con acceso hasta 16 Kbytes posiciones de memoria. el cual fue bautizado con el nombre código 8008. De hecho el equipo de ingeniería de INTEL no tenía idea del potencial encerrado en el diseño que realizaron. al sólo tener un conjunto de 45 instrucciones diferentes y un espacio máximo de memoria de 4 Kbytes. 1.

pero con requisitos técnicos imposibles de satisfacer con el repertorio de instrucciones y la capacidad de memoria disponibles para el µP 8008. A medida que se desarrollaban más y más aplicaciones del µP 8008 surgieron problemas de ingeniería de complejidad creciente susceptibles de ser resueltos con sistemas basados en microprocesador. podía acoplarse directamente con componentes de la familia lógica TTL. la atención del equipo de ingeniería de INTEL se enfocó en el perfeccionamiento este producto. Una relación de los primeros µPs modernos de 8 bits. fue rechazado por la empresa contratante aduciendo que si bien el CI cumplía con la mayoría de las especificaciones. presentando en el año 1974 el primogénito de la segunda generación de microprocesadores. carecía de la velocidad necesaria para realizar eficientemente la tarea de presentación serial de caracteres.3. había nacido el microprocesador como un circuito LSI de uso estándar.Introducción al Computador 22 El 8008 nace como resultado de un convenio con la compañía Display Terminal Corporation para el desarrollo de un CI controlador de tubos de rayos catódicos. tan grandes como imprevistos. algunos de los cuales aun hoy se encuentra en venta. con los nombres códigos y la casa fabricante. Diseñado el dispositivo. Con la propiedad de un dispositivo en vías de convertirse en un estándar industrial. . FABRICANTE CÓDIGO Signetics Motorola Intel MOS technology Rockwell Fairchild National Semiconductor 2650 MC6800 8080 6502 PPS-8 F-8 IMP-8 La mayoría de las compañías importantes que producían CIs se apresuraron en desarrollar e introducir en el mercado un microprocesador propio. posición que mantiene actualmente. Cada nuevo producto presentado por la empresa INTEL exhibía mayor velocidad. se muestra en la tabla 1. el 8080 era compatible por programa con el 8008. INTEL liberó el circuito al mercado. obteniendo sorpresivamente volúmenes de venta del chip. Estos atributos aceleraron la expansión del microprocesador y sellaron en forma definitiva el inicio de la supremacía de la empresa como consorcio vanguardia en el desarrollo. además de requerir cada vez menos componentes para diseñar y construir un sistema µC completo a partir del µP. Fabricado con 6000 transistores y tecnología PMOS. fabricación y comercialización de chips microprocesadores. Tabla 1.3. El desempeño del nuevo producto superaba con creces el del 8008: además de disponer de un número mayor de instrucciones. un espacio de memoria de 64 Kbytes. el 8080. Microprocesadores de 8 bits. espacio de memoria aumentado y un repertorio de instrucciones más potente y diverso. Ante este aparente fracaso. y ser 10 veces más rápido que su antecesor.

el microprocesador 8085 como una versión sutilmente mejorada del 8080. incorporándose además un canal de comunicación serie controlado por programa.20. y el Z80 de Zilog. como indica la figura 1. como circuitos integrados externos al microprocesador. introduciendo en año de 1977. Algunos elementos que aparecían. el µP MC6802 de Motorola. Con sólo dos nuevas instrucciones. además del 8085. se incluyeron en el encapsulado del 8085. igual capacidad de almacenamiento y una leve disminución de la duración del ciclo de instrucción (de 2 µs a 1. Número de componentes para un sistema mínimo Año del diseño del microcomputador Fig. Esto representó un avance significativo. 1.3 µs). Disminución en el tiempo del número de circuitos integrados necesarios para construir un sistema µC básico. Esta máquina fue el modelo inicial de una fructífera empresa de fabricación de microcomputadores conocida actualmente como Apple Computer Inc. Los microprocesadores de 8 bits empezaron a usarse en tareas de procesamiento de datos cuando los estudiantes de computación Stephen Wozniak y Steven Jobs recurrieron al microprocesador R6500 para desarrollar. A la tercera generación de microprocesadores pertenecen.20. en año 1976.Introducción al Computador 23 Para el diseño de su siguiente µP INTEL utiliza 20 mil transistores y tecnología NMOS. el primer microcomputador de propósito general. tales como el generador de reloj y el controlador de sistema. si se considera que diseñar un sistema mínimo con el µP 8008 requería sesenta componentes. en sistemas basados en el 8080. . al cual llamaron Apple I. el mayor atractivo del 8085 se corresponde con la simplificación del número de componentes necesarios para el desarrollo de un sistema mínimo. todos procesadores de 8 bits. además de cinco niveles de interrupción por hardware. y treinta con el 8080. Las características del 8085 y circuitos asociados permitieron la construcción de un microcomputador con sólo tres circuitos integrados.

Tal situación junto con la aparición. A medida que los computadores evolucionaron hacia máquinas de menores dimensiones pero con alta potencia de procesamiento. La quinta Generación: Tecnología VLSI. Tales razones impulsaron el diseño de . tales como los administradores de base de datos y los procesadores de palabras. entre otros. potencia de los programas de aplicación. Fig. Inicialmente la pertenencia a una generación la fijaba el tipo de tecnología empleada en el hardware de la máquina. cada vez con mayor frecuencia. Las velocidades de ejecución de estos μCs no superaba los 3 MHz. además del hecho que operaciones aritméticas elementales como la multiplicación y división debían ser realizadas por programas de usuario. 1. o lenguajes posibles de ejecutar por el computador. Las limitaciones naturales de los μPs de 8 bits florecieron con el incremento de la complejidad de los programas de procesamiento de datos. haciendo que tal clasificación sea de poca o ninguna utilidad. ha atenuado las fronteras entre una generación y otra. La identificación de la generación a la cual pertenece un sistema específico se hizo cada vez más difícil a partir del cuarto escalón de la clasificación.Atari 400 (R6502B). el software devino en un factor de primera línea para medir el desempeño de un sistema. cuyas funciones cada vez más sofisticadas exigían una capacidad de memoria superior a 64 Kbytes. . el MITS Altair 8800 (8080).Introducción al Computador 24 Las ofertas de máquinas domésticas y de oficina se intensificaron con la aparición de μCs de diferentes marcas y modelos tales como. estando la capacidad de memoria limitada a 64 Kbytes. PCS–80/30 (8085). de nuevos modelos provenientes de una gran diversidad de fabricantes. TRS-80 (Z80) y el Apple II (6502). En este trabajo se supone que la actual y quinta generación se inicia con el desarrollo de la tecnología VLSI.21 El microcomputador APPLE II. con independencia del sistema operativo.

y Zilog con el Z8000.77 MHz. su unidad aritmética y de control y operan en forma independiente. En virtud de un conjunto de instrucciones muy completo y versátil. Conviene resaltar que en los μPs de 8 bits mientras se ejecutaba una instrucción no se realizaban operación de búsqueda en memoria. producto del cual se vendieron un millón de unidades en los dos primeros años. La UCB tiene como función buscar la instrucción en memoria realizando un procedimiento de ordenación y tratamiento de colas garantizando que la unidad de ejecución siempre tendrá disponible una instrucción para su ejecución sin necesidad de esperar que ésta se obtenga desde la memoria. siendo elegido por IBM como CPU del µC IBM PC original. Este modo de funcionamiento mejora en forma notable el proceso de búsqueda en memoria y ejecución de las instrucciones dado que permite que ambas tareas se realicen en forma simultanea. los cuales fueron evolucionando hasta disponer de numerosos procesadores internos que ejecutan tareas independientes con un comportamiento global que permite la ejecución de instrucciones en forma paralela. ofrecía tanta capacidad de procesamiento como la de un minicomputador de la época. INTEL libera en abril de 1978 el 8086.25 veces más rápido que su antecesor el 8085. hasta cuando IBM concedió a INTEL el contrato de desarrollo de la arquitectura del PC. no existe en la actualidad desarrollo posible en la arquitectura o programación de PCs que no esté relacionada de . fue lanzado en el año 1979. El 8086 ejecuta una suma 3. debido a que los dispositivos LSI de memoria y puertos podían aceptar/ofrecer sólo un byte a la vez. compatible con el 8086. El 8088. merced a que contiene en su encapsulado dos µPs para fines específicos: la unidad de ejecución (UE) y la unidad de conexión al bus (UCB). un μP de 16 bits de gran potencia construido con 29000 transistores y tecnología HMOS. cada unidad dispone de su banco de registros. Cuando en el año 1980 IBM introdujo el Computador Personal (PC) basado en el procesador 8086 ejecutando a 4. se desató una vertiginosa carrera tecnológica que no solo derrumbó en forma impensable los precios de los µCs. sino que permitió que en solo 20 años se disponga de maquinas con frecuencias de operación de hasta 640 veces la del primer i86 y capaces de manejar hasta 64 Gbyte de memoria.Introducción al Computador 25 un microprocesador de mayor potencia de computo y capaz de soportar mayor capacidad de memoria. El 8086 y el 8088 pueden considerase los primeros μPs modernos. En realidad esto no era una gran limitación. Puede afirmarse con seguridad que la historia de la computación personal tiene como actor principal a INTEL. el bus de datos es de 8 bits. y con la posibilidad de manejar hasta 1 Mbyte de memoria. Este dispositivo es catalogado como un µP de 16 bits pero para reducir los costos de producción. Para esta época el mercado de fabricación de µPs era compartido por INTEL con varias empresas de semiconductores entre las que destacaban Motorola con la serie 68000.

Introducción al Computador 26 alguna forma con los diseños de INTEL.000 7.000 9. El número de transistores indicado corresponde a la primera versión del modelo de microprocesador. Una unidad interna para administración de memoria lo capacita para gobernar un máximo de 16 Mbytes de memoria física y 1 Gbyte de memoria virtual. fue el sucesor del 8086 y puede considerarse el siguiente escalón en el proceso de desarrollo de los µPs de 16 bits para propósito general. Cada producto estrenado revelaba un notable incremento del grado de integración del circuito integrado. introducido en febrero de 1982. INTEL Corporation marcó el paso del desarrollo del µP con la introducción de procesadores de 16 bits cada vez más avanzados como el 80186 y el 80286. destinado a operar en ambientes multitareas y multiusuarios.000 0.22 muestra el aumento del número de transistores con las etapas de desarrollo de los µPs de INTEL.500. apreciándose la validez de la ley de Moore. mientras que el 80286. Tabla 1.000 29. como lo indica la introducción de nuevos procesadores a ritmo acelerado. Los 134 mil transistores albergados en el interior del encapsulado del 80286 conforman un dispositivo procesador más avanzado que el 8086. La frecuencia máxima de operación de la última versión del 80286 fue de 16 MHz.100.000. empresa que representa un estándar en la industria de la computación.200.500 6.4 se presentan las características de los µPs INTEL.000 1.000 5. Código 4004 8008 8080 8086 8088 80286 80386 80486 Pentium Pentium Pro Pentium II Pentium III Pentium IV Fecha de Introducción abr/1971 abr/1972 abr/1974 jun/1978 jun/1978 feb/1982 oct/1985 abr/1989 mar/1993 mar/1995 may/1997 feb/1999 nov/2000 Frecuencia MHz Memoria 640 16 K 64 K 1M 1M 16 M 4G 4G 4G 64 G 64 G 64 G Transitores 2.300 3. El µP 80186 fue un dispositivo diseñado para aplicaciones de control y no se utilizó como CPU de µCs.000 275.000 3.4 Características de los microprocesadores de Intel. .000 134.500.000 29. Durante la década de los 80 el dominio del gigante del silicio en el diseño de μPs era indiscutible.108 2 5-10 5-8 8-16 16-33 25-100 60-233 150-200 233-400 450-933 1400-x000 64 G La curva de la figura 1.108 0. En la tabla 1.500.000 42.

un coprocesador matemático.Año de inicio de ventas Fig. desarrollados en conjunto por las empresas Motorola y Apple Computer. apelando a la nueva generación de procesadores Power PC.Introducción al Computador 27 La empresa INTEL continuo su línea de diseño con la liberación de nuevos microprocesadores de 32 bits como el 80386 y el 80486 con velocidades máximas de 33 MHz y 120 MHz respectivamente y espacio de memoria de 4 Gbyte.22 Comparación entre el aumento del grado de integración de los µPs de INTEL y la Ley de Moore. y Sun Microsystems. IBM. La fase de desarrollo del Pentium continuó hasta el 22 de marzo de 1993. recursos que garantizaban la ejecución 54 millones de instrucciones por segundo (MIPS) para el modelo de 66 MHz. incluyendo Internet. . y una memoria cache de 8 Kbytes. Pentium Pro Pentium II Transistores 80486 Pentium 80286 80386 8086 8088 8008 8080 8004 Ley de Moore µProcesadores . En junio de 1989 y durante los siguientes 9 meses. fue la razón por la cual IBM cesó en el año 1995 la fructífera relación comercial mantenida durante 15 años con INTEL. y usados en estaciones de trabajo producidas por Hewllet Packard. y 100 millones de PCs o compatibles.1. El 80486 nació en 1989 e incluía en el mismo encapsulado una CPU de 32 bits más avanzada que un 80386. un equipo de ingenieros de INTEL bajo la coordinación de Vinoh Dham realiza el diseño de un nuevo CPU con nombre código P-5. se fecha de entrega a los fabricantes de microcomputadores de una versión de 66 MHz. el Pentium o 80586. mejora notable si se considera que el 8086 original solo ejecutaba 2.5 MIPS. Una falla presentada en la ejecución de una versión del Pentium y difundida ampliamente por todos los medios. En el año 1995 existían 1 millón de máquinas fabricadas por Sun Microsystems.

NexGen y SGS Thompson. En los primeros meses del siglo XXI era posible adquirir por la cantidad de medio millón de bolívares un microcomputador con 64 Mbytes de memoria.0 GHz con 512 MBytes de DDR y demás periféricos. INTEL no ha carecido de competidores en el lucrativo mercado de microprocesadores. En realidad la falla encontrada en el Pentium solo diversificó la oferta de μPs. Hasta 1999 el Pentium III de 550 MHz era el µP más poderoso de Intel. otras empresas fabricantes de circuitos integrados se incorporaron al desarrollo y producción de μPs.Introducción al Computador 28 El Power PC es un microprocesador de arquitectura RISC (Reduced Instruction Set Computing). los avances en el Pentium continuaron en forma acelerada con la introducción en marzo y junio de 1995 de las versiones de 120 y 133 MHz. construido alrededor de un procesador Pentium III funcionando a la vertiginosa velocidad de 750 MHz. El consorcio japonés NEC (Nipppon Electric Company) realizó clones de ambos procesadores denominándolos V20 y V30 pero incrementando notablemente el rendimiento. En la actualidad. cuesta aproximadamente 2 millones de bolívares con impresora incluida. La disolución de la alianza INTEL-IBM no fue suficiente para despojar a INTEL de la supremacía tecnológica que ha mantenido durante 30 años en la industria de fabricación de microprocesadores de escritorio. una máquina Pentium IV /3. Este término identifica a las máquinas diseñadas con una arquitectura desarrollada a finales de los 70 por John Cocke. Texas Instruments. lanzando posteriormente el AMD-K7 como opción ante el Pentium III. tenía el AMD-K6 como su producto estrella. la cual en general resulta en una reducción de los precios. Por su parte AMD. el cual es 20 % más rápido que el μP Pentium II/450 MHz fabricado en el año 1998. Cyrix Corporation. A pesar de los esfuerzos de los competidores por desplazar al gigante del silicio. Con la introducción del Power PC la computación de conjunto reducido de instrucciones entra en competencia en un mercado de alto volumen como el de computadores personales dominado por la computación de conjunto complejo de instrucciones (CISC: Complex Instruction Set Computing). en la actualidad la mayoría de los diseñadores de microcomputadores de escritorio tienen más de un proveedor de chips permitiendo que los usuarios dispongan de inmediato de cualquier adelanto tecnológico producto de la feroz competencia en el mundo del silicio. NEC. la empresa competidora. Aunque líder. destacándose Advance Micro Devices (AMD). En la actualidad existen diversos fabricantes que ofrecen μPs competitivos con los fabricados por Intel. Desde la el indiscutible éxito comercial logrado con las primeras versiones del 8086 y 8088. . científico de IBM que laboraba en el Centro de Investigaciones de Georgetown. las descripción de la arquitectura RISC y la discusión sobre sus ventajas o limitaciones con respecto a la CISC escapan al alcance de este trabajo.

diversidad y velocidad que casi es necesario redefinir el concepto de computador. las cuales conviene hacer a alta velocidad. de modo que el uso de computación paralela es inevitable para resolver esta clase de problemas. donde se ejecuta más de un programa en forma simultanea usando más de un microprocesador activo. Aunque los procesadores CISC tienen una instrucción de multiplicación. En al año 1980 la empresa American Microsystems Inc introdujo el primer procesador DSP AMI S2811. Un algoritmo simple puede requerir miles de operaciones por pixel. existe una máquina japonesa constituida . al poco tiempo hicieron su aparición el Intel 2920 y el NEC mPD7720. De modo que los procesadores CISC no son adecuados para este tipo de cálculo. El procesamiento de señales en tiempo real exige la realización de cierta cantidad de cálculo en un tiempo determinado. de acuerdo con la velocidad que son transferidos los datos a procesar. en colores (3 bites por pixel). todos con arquitectura Harvard. debido a que se realiza a través de microprogramación. En la búsqueda de una arquitectura para procesadores DSP los diseñadores recurrieron a la abandonada arquitectura Harvard que permitía la transferencia simultánea de instrucciones y datos al disponer de espacios de memoria separado para datos y programa. Si se considera el tratamiento de una secuencia de imágenes de resolución media (512 pixels x 512 pixels) a una frecuencia de 30 cuadros/seg. Por ejemplo. se requieren una velocidad de 24 millones de bytes por segundo. en contraste al multiprocesamiento típico de los μPs modernos donde existen unidades que actúan como procesadores independientes que permiten la ejecución de un programa mientras que se realizan operaciones de transferencia de entrada/salida en paralelo con el programa. Sin embargo entre los especialistas existe una tendencia a usar máquinas secuenciales de alto poder aduciendo que si bien la arquitectura paralela ha logrado avances significativos no ha ocurrido lo mismo con los algoritmos para procesamiento paralelo. por la lentitud con la cual realizan operaciones de multiplicación. Problemas como procesamiento de imágenes requieren de una intensidad de cómputo considerable. Los microprocesadores Intel ix86 usan tal arquitectura y de alguna manera comparten muchas características de los computadores fabricados en las últimas cuatro décadas. los avances tecnológicos son de tal magnitud. desafortunadamente requiere varios ciclos de reloj para su ejecución. Otro punto digno de mencionar se relaciona con el dominio casi absoluto que la arquitectura Von Neumann ha mantenido en el diseño de máquina de cómputo. En aplicaciones de procesamiento digital de señales (DSP) se requiere la realización de cálculos repetidos que incluyen operaciones de suma y multiplicación. En el año 1982 Texas Instruments liberó el TMS 32010.Introducción al Computador 29 Para finalizar esta historia conviene resaltar que son numerosos los adelantos tecnológicos en materia de computación no mencionados o discutidos en extensión en este texto. Una fuente actualizada sobre procesadores modernos es la WEB. Por ejemplo existen desarrollos importantes en procesamiento paralelo.

Los fabricantes de este cíclope se refieren a éste como. . el computador. que ejecutan programas con el propósito de simular las condiciones reales del clima del planeta tierra.Introducción al Computador 30 por 640 computadores interconectados.

o combinada para generar nuevas representaciones de información.Organización del Computador 31 Organización del computador En forma similar a como la aparición en el año 1980 del primer reloj de cuarzo desplazó el mecanismo tradicional de medición de tiempo basado en componentes mecánicos. la solución de tales problemas exige la realización de las funciones mostradas en el diagrama de la figura 2.1. los resultados del procesamiento de los datos de entradas pueden mostrarse en forma apropia- .1 Funciones de un sistema de procesamiento de información La información debe ser: adquirida y detectada como datos originados del mundo exterior al sistema en la forma de estados físicos convenientemente modificados. almacenada en un subsistema de memoria donde puede ser recuperada y usada. evaluada. En general. y presentada. El computador es usado en todos los campos donde se requiere resolver problemas relacionados con el procesamiento de información. 2. ordenada. codificada. decodificada. el procesamiento de información por medios electrónicos dejó muy atrás las técnicas mecánicas usadas por el hombre para el manejo de información. asociada. Datos Adquirir Procesar Almacenar Presentar Resultados Fig. procesada.

2.1 ESTRUCTURA FUNCIONAL DEL COMPUTADOR Un sistema capaz de realizar las funciones básicas de procesamiento de datos representadas en la secuencia de bloque de la figura 2. CPU CPU UNIDAD LÓGICA Y ARITMÉTICA SALIDAS MEMORIA UNIDAD DE CONTROL ENTRADAS RELOJ Fig. En un sistema de procesamiento de información son vitales los elementos periféricos encargados de vincular al sistema con su entorno. mientras que los periféricos de salida permiten presentar o transmitir los resultados del procesamiento. una unidad para la ejecución de operaciones lógicas y aritméticas y una sección de memoria.1 es el computador. todas estas funciones son controladas por un programa almacenado en memoria.Organización del Computador 32 da para ser entendida por humanos o como comandos que permiten la realización de algún trabajo. Los captadores de entrada o sensores y elementos asociados acondicionan la variable física al lenguaje entendido por el computador. La unidad de control es programable y recibe un programa en forma de una sucesión de instrucciones almacenadas con antelación en la memoria del sistema. Un computador es en esencia un sistema digital que resulta de la combinación de una unidad secuencial sincrónica de control programable. El sistema es capaz de realizar una tarea determinada por medio de una secuencia de micro operaciones elementales determinada por la ejecución de un programa de micro instrucciones. el cual de hecho se define como un procesador de datos que ejecuta operaciones aritméticas y/o lógicas sin que requiera comúnmente intervención humana durante la ejecución del programa.2 Estructura simplificada de un computador. el cual no hace referencia a la memoria principal. 2. las .

Los operandos necesarios así como el resultado son almacenados temporalmente en registros internos de la CPU capaces de conectarse a las entradas de la . y El Generador de Reloj. Es la sección del computador donde se realiza la mayor parte de cómputos con los datos bajo la conducción de la CU. como el modelo a seguir por muchos de las máquinas de cómputo modernas. su función es controlar la interpretación y ejecución de las instrucciones y todas las acciones que realice el computador bajo la dirección del programa almacenado en memoria en forma de una secuencia de instrucciones. Un computador típico incluye los elementos propuestos en la estructura básica de la máquina de Von Newmann. OR. (ALU) • La Unidad Central de Proceso (CPU) La Unidad de Control. estas operaciones generalmente son realizadas por medio de lógica programada. además.1. En la literatura especializada se acostumbra agrupar la sección de cálculo y la unidad de control en un bloque único al cual se denomina unidad central de proceso o en forma simplificada CPU. aunque evolucionando sustancialmente en los últimos 50 años.Organización del Computador 33 cuales indican a la sección de control las micro operaciones que debe realizar para la ejecución de cada instrucción particular.1. Modificar las especificaciones de funcionamiento del computador solo requiere almacenar en la memoria una nueva secuencia de instrucciones. Toda CPU está compuesta de la Unidad Lógica y Aritmética y la Unidad de Control La ALU es la encargada del procesamiento de los datos de origen externo e interno. e incluyen: suma. • • • La Memoria La Unidad de Entrada/Salida. Como se observa en la figura 2. los componentes básicos de un computador son: La Unidad Lógica y Aritmética. de las funciones lógicas: AND. Las operaciones aritméticas y lógicas requeridas por la instrucción son ejecutadas por la ALU.1 La unidad central de proceso Es la esencia del sistema. . cuyo diagrama en bloques se muestra en 2. sustracción.2. (CU) 2. multiplicación y división. Aunque John Von Newmann propuso este esquema a mediados de siglo ha perdurado. XOR y desplazamientos y rotaciones. NOT.

Es responsabilidad de la CPU sincronizar la transferencia de datos desde y hacia la unidad de memoria del computador.4 a) Conexión del circuito l μP b) Información almacenada . transferencia a la CPU. y entre éstos y la ALU. los datos necesarios para la ejecución del programa y los resultados de la ejecución también son almacenados en la memoria. la CU envía señales de control internas que sincronizan la transferencia de datos entre registros.1. De acuerdo con los resultados de la interpretación de la instrucción. decodificación y ejecución de las instrucciones del programa almacenado en la memoria del sistema.Organización del Computador 34 ALU. Dentro de la CPU existen también un grupo de registros de propósito específico cuyas funciones se expondrán más adelante. son también responsabilidad de la CU. El control del flujo de datos por las líneas de interconexión del sistema. La CU controla la búsqueda. 2.3 Diagrama general de la unidad central de proceso.3 La memoria Contiene las instrucciones del programa que debe procesar la CPU.1. Registros Direcciones ALU Datos Unidad de control Control Fig. Además. genera señales de control externas dirigidas a las restantes unidades del sistema. 2. 2. CPU A10-A0 Memoria D7-D0 R/W (a) (b) Fig. y la interpretación de las señales de control que llegan a la CPU. 2.2 La unidad de control Dirige la secuencia de operaciones del sistema.

b es una representación de una memoria de 1024 (0000-1023) posiciones de 8 bits.4.Organización del Computador 35 En la figura 2. Existen distintos tipos de memoria de acuerdo con el tipo de acceso y la tecnología usada en la fabricación. 4.1. en forma de un código interpretable por la CPU. término que identifica a dispositivos de almacenamiento en los cuales el tiempo de acceso a una posición determinada es independiente de la localización del dato.4 La unidad de entrada/salida Representan el canal de comunicación del computador con el mundo exterior. ó 16 bits.1. La memoria principal en computadores es del tipo de acceso aleatorio (RAM). 8.4. El bus de control lo forman las señales necesa- . de modo que el tiempo que el procesador debe esperar para obtener información desde la memoria es el mismo para cada una de las 1024 posiciones. El dato es transferido desde o hacia la CPU a través del bus bidireccional de datos. El procesador entrega la dirección (A9-A0) de la celda de memoria fuente o destino de la información a transferir. Como se observa en la figura 2. la cual se transmite por el bus bidireccional de datos. siendo usado por la CU para sincronizar la secuencia de operaciones del computador. 2. Existen tres tipos de buses: direcciones. la comunicación entre la unidad central de proceso y las restantes unidades del computador se realiza por líneas de interconexión denominadas genéricamente buses. La naturaleza de la información es variada. los cuales se distinguen por el tipo de información que circula por éstos. 2. La figura 2. y coloca la línea de control R/W en el estado lógico apropiado para leer (alto) o escribir (bajo) el dato en la memoria. cada una de las cuales tiene una dirección específica. generando todas las señales necesarias para la transferencia interna y externa de información y para el funcionamiento de la ALU. Una memoria puede concebirse como un arreglo de biestables organizados en celdas de 1. A través de las unidades de E/S se intercambia información con dispositivos periféricos conectados al computador. datos.2. Por el primero circulan las direcciones de la fuente o destino de la información que se transfiere.5 El generador de reloj Constituye la base de tiempo maestra del sistema. y control. Los resultados de la ejecución de un programa pueden ser dirigidos a una impresora por medio de una unidad de salida. Un bus es una representación de un grupo de líneas independientes que en un diagrama funcional de un computador tienen funciones comunes.a se muestra un esquema simple de conexión de una memoria de 1024 posiciones al CPU. Los datos y comandos provenientes de un teclado llegan a la CPU desde la unidad de entrada.

2. operaciones aritméticas y/o lógicas (ALU). En un computador de 4 direcciones se requieren 80 bits por instrucción: 16 para el código de operación y 64 para las direcciones. Los datos y resultados son transferidos a y desde la CPU por las unidades de E/S. Instrucción a la CPU BÚSQUEDA EJECU- Ejecución culminada CIÓN Fig. Esta capacidad. La cadena de bits que constituye la instrucción porta información vital usada por la unidad de control para realizar con propiedad las tareas fijadas por el programa en ejecución. culminada la fase de ejecución se inicia la búsqueda de la instrucción siguiente. 2. lo cual significa que el programa está almacenado en forma ordenada en posiciones consecutivas de memoria.2 LAS INSTRUCCIONES DEL COMPUTADOR La ejecución de toda instrucción se realiza en dos fases fundamentales: búsqueda y ejecución. Como se observa en la figura 2. ejecuta. por ejemplo la entrada de reset y las salidas de lectura y escritura. Al inicio de la fase de ejecución se procede a la decodificación de la instrucción donde se informa a la unidad de control la secuencia de microinstrucciones que debe realizar para la activación de las señales internas y externas que permiten la ejecución propiamente dicha. junto con el concepto de programa almacenado constituyen los fundamentos de las sofisticadas máquinas diseñadas y construidas en la actualidad. buscando la siguiente instrucción en una posición de otra área de memoria. La máquina puede alterar la secuencia de la ejecución. Durante la fase de búsqueda el computador obtiene la instrucción almacenada en memoria y la traslada a la CPU para su posterior decodificación. si el programa lo requiere.Organización del Computador 36 rias para el control de la máquina y del intercambio de información con los periféricos. Si bien no existen en la ac- . En el capítulo 4 se analizarán detalladamente las fases de ejecución de las instrucciones de un microprocesador. forman parte del bus de control. Aunque el modo de operación de la máquina de Von Newmann es de naturaleza secuencial. y así es ejecutado. las decodifica y genera las señales de control del sistema (UC). La señal de tiempo que sincroniza todo el proceso la suministra el reloj del sistema. El tiempo que el CPU dedica al procesamiento de una instrucción depende del tipo de instrucción. La CPU busca las instrucciones en la memoria. La ejecución de un programa implica la participación de todas las unidades del computador.5 Fases de ejecución de una instrucción.5 durante la fase de ejecución la instrucción va al interior del procesador.

b.6 Formato de instrucciones del computador. porque la memoria debería tener celdas de 80 bits. el gran número de bits/instrucción es inconveniente debido a que es necesaria una CPU con estructura interna muy compleja para el procesamiento adecuado de la instrucción. (e) Sin dirección Para obtener un computador de tres direcciones con el formato de instrucción de la figura 2. el computador dispone de una instrucción de salto o bifurcación en cuyo campo de dirección se especifica la dirección del salto. se considera que el programa a ejecutar el computador se almacena en memoria como una secuencia de instrucciones que ocupan posiciones adyacentes. Entonces se supone que cada instrucción ocupa 5 posiciones de una memoria de celdas de 16 bits y se asume que la CPU es capaz de distinguir la dirección de inicio de cada instrucción. D79 D0 Código de Operación D63 Dirección Operando 1 Código de Operación Dirección Operando 2 Dirección Operando 1 Código de Operación Dirección Resultado Dirección Operando 2 Dirección Operando 1 Código de Operación Dirección Instrucción Siguiente D0 (a) (b) Dirección Resultado D0 D47 Dirección Operando 2 D0 (c) D31 Dirección Operando D0 (d) D15 Código de Operación (e) Fig. De modo que la única posibilidad es eliminar algunas o todas las zonas del campo de dirección. y la ALU fuesen de tal longitud. Para simplificar la estructura del procesador conviene disminuir el número de bits por instrucción. 2. los registros internos del procesador. (d) Una dirección. es posible entonces suprimir la zona del campo de direcciones que indica la ubicación en la memoria de la próxima instrucción a ejecutar si se dota a la CPU de un registro interno que se incremente en uno cada vez que se ejecute una instrucción o parte de ésta.Organización del Computador 37 tualidad. limitaciones de orden técnico para fabricar un computador de 4 direcciones. lo cual exigiría que el bus de datos. lo cual es equivalente a reducir la cantidad de información que contiene la instrucción de 4 direcciones. (b) Tres direcciones. El efecto de la ejecución de tal instrucción es sustituir el contenido del contador de programa por el campo de dirección. Si es necesario romper la secuencia normal del programa para ejecutar una instrucción en otra área de la memoria. (a) Cuatro direcciones. . No se considera la opción de mantener cada instrucción en una posición de memoria. (c) Dos direcciones. tal registro se denomina contador de programa. ni existieron hace 40 años.6.

una operación de lectura en memoria mueve el operando al registro y una subsiguiente escritura en memoria lo transporta a la nueva dirección. debe incorporarse al procesador registros internos que contengan el o los operandos que se requieren para ejecutar la instrucción.Organización del Computador 38 Para suprimir otros campos de la instrucción. Fig. 2. Como indica la figura 2.d.5. Si es imprescindible salvar esta información el procesador debe disponer de algún medio de trasladar el operando a otra localización de memoria.5. Por supuesto. el lenguaje de máquina de la CPU debe incluir instrucciones que permitan la transferencia previa de los operandos al interior de la CPU y el resultado a la memoria o a un puerto de entrada/salida. un computador es de una dirección si uno de los operandos se transfiere previamente a un registro interno de modo que la instrucción sólo contenga la dirección de memoria donde está el otro operando.c. destruyendo el contenido original (el operando) de la posición de memoria en cuestión. Esto no significa mayor problema debido a que en memoria existe una copia . el contador de programa y un registro para almacenamiento temporal. Eliminando la zona de dirección del resultado se tiene un computador de dos direcciones como se aprecia en la figura 2. Esta denominación se debe al hecho que el (A) no sólo mantiene inicialmente uno de los operandos sino que además almacena el resultado. Esto puede lograrse si el resultado se almacena en la dirección que ocupa uno de los operandos. Lo común es que se realice una transferencia indirecta a través de un registro interno de la CPU. Una instrucción de transferencia de datos se encargará de trasladar un operando desde la memoria al registro interno o Acumulador (A). Queda claro que el computador de dos direcciones debe tener al menos dos registros internos.6 Reducción del número de bits por instrucción. y el resultado de ésta.

2. Esta máquina es construida en base a dispositivos amplificadores operacionales. los cuales son capaces de ejecutar un gran número de operaciones matemáticas. de acuerdo con la naturaleza de la información que procesan. Tal clasificación es excesivamente amplia. Una máquina clasificada . corresponde al computador digital (a partir de aquí. el cual es un sistema electrónico que procesa señales de tensión y corriente que representan variables físicas. y su validez está sujeta al desarrollo altamente dinámico de la industria del computador. Minicomputadores o Estaciones de Trabajo.e. en el primer piloto automático para aeronaves. Para culminar esta sección conviene destacar que las instrucciones que no hacen referencia a la memoria del computador se denominan instrucciones sin dirección como se específica en la figura 2. Los expertos del área acostumbran a clasificar los computadores en tres grupos principales: Computadores grandes o Mainframes. y el hecho que estas máquinas eran diseñadas para la ejecución de una tarea y ninguna otra. 32. como un dispositivo programable cuya estructura interna incorpora todos los elementos de la CPU de un computador en un circuito integrado.Organización del Computador 39 del operando original en A.5. el increíble desarrollo de la tecnología de integración de circuitos digitales. La otra categoría. El campo de aplicación del computador análogo es reducido. fue utilizado en el pasado en actividades militares relacionadas con afinación de la puntería de cañones y aviones bombarderos. La imprecisión en los resultados inherente a un sistema analógico.3 CLASIFICACIÓN DE LOS COMPUTADORES Definir grupos que abarquen los distintos computadores es una tarea difícil. llamado computador). en función de sus dimensiones y velocidad de operación. El resultado se deposita en memoria por medio de una instrucción de transferencia de datos desde el A hasta el dispositivo de almacenamiento. debido a que este formato garantiza el diseño de la CPU más sencilla posible y por ende la de menor costo. el cual emplea señales constituidas por patrones de unos y ceros para el procesamiento de la información El uso de señales binarias garantiza resultados con alta precisión en sistemas capaces de operar con gran números de bits. y Microcomputadores. garantiza la construcción de máquinas con estructura más simple y eficiente que su contraparte analógica. y en simulación de sistemas de control industrial. Además. Las máquinas de cómputo se fabrican en diferentes tamaños y bajo dos categorías. 64 ó más. La reducción a una zona del campo de dirección de la instrucción fue uno de los factores determinante para el desarrollo del microprocesador. La primera corresponde al Computador Analógico. produjo el rápido decaimiento y obsolescencia de esta tecnología en la producción de computadores.

Tal comparación no solo se refiere al espacio que ocupa el sistema. Pueden operar en tiempo compartido con un pequeño número de terminales conectados. . Para obviar tal obstáculo se acepta que un Mainframe es un gran computador comparado con un mini o un micro. en escala reducida. y solo pueden conectársele algunos dispositivos periféricos. Su uso se dirige a la solución de problemas científicos que impliquen gran número de cálculos matemáticos. sino que abarca un alto costo. es un computador de propósito general con mayor potencia de cómputo que un micro. y generalmente son usadas por grandes corporaciones.Organización del Computador 40 como minicomputador a principios de la década del 80. su organización se ajusta al modelo de la figura 2. Los computadores personales se incluyen en esta categoría. con cientos o miles de usuarios conectados a través de terminales locales. Comparados con los mini tienen poca capacidad de cómputo. Un Microcomputador es un computador de una dirección cuya CPU se conoce como Microprocesador. o por el canal telefónico mediante el uso de modems. Un Minicomputador tiene algunas características de los grandes computadores. y son usados ampliamente en control de procesos industriales de cierta complejidad. pero mucho menos que la correspondiente a un supercomputador.2. impensable capacidad de manejo de memoria. ultra alta velocidad de ejecución de las instrucciones garantizada por una CPU formada por un número de procesadores operando en el modo de multiprocesamiento. centros importantes de investigación y universidades. pudiese ser un juguete comparado con los microcomputadores de la actualidad. Estas máquinas pueden funcionar en tiempo compartido.

En este capítulo. 3. • Modos de direccionamiento y • Técnicas de gestión de entrada y salida.1 GENERALIDADES En léxico de computación el término Organización distingue los componentes del computador y el modo en el cual están interconectados con el propósito de ejecutar el código almacenado en memoria.Introducción al Microprocesador 41 Introducción al Microprocesador En el capítulo que precede se describe en una forma sencilla la estructura y el principio de funcionamiento del computador. . la arquitectura interna de un microprocesador genérico justificando la presencia de cada registro o unidad integrados en el dispositivo. tales circuitos se conocen como unidades funcionales. según las especificaciones fijadas por la arquitectura de la máquina. Atributos típicos de la arquitectura son: • Conjunto de instrucciones. engloba aquellas propiedades del sistema que son determinantes del modo en el cual se ejecutan las instrucciones del programa. por su parte. Se considera necesario que el estudiante conozca con cierto detalle la estructura interna del dispositivo y se cree suficiente que el alumno pueda distinguir y comprender el modo de funcionamiento de los distintos grupos de circuitos lógicos que conforman al µP y que contribuyen a realizar una tarea específica. La Arquitectura. El conocimiento de las particularidades arquitectónicas del computador es un recurso esencial para que el programador desarrolle el soporte lógico de las aplicaciones. • Longitud de palabra. se presenta desde una óptica funcional.

Fig. Aquellos aspectos del sistema ocultos para quien escribe el código. tampoco el tipo de señales involucradas en el control de los distintos componentes del sistema.2 puede observarse el diagrama funcional de una tarjeta de video con información no perceptible por el programador. 3. En la figura 3.Introducción al Microprocesador 42 • Conjunto de instrucciones • Longitud de palabra • Modos de direccionamiento • Técnicas de gestión de E/S Fig. Este no requiere conocer el tipo de tecnología usada para fabricar la memoria principal o de video.1 Los atributos de la arquitectura son visibles para el programador. Ocurre a menudo que las máquinas ofrecidas por un fabricante determinado tengan la misma arquitectura pero estén organizadas en forma diferente. constituyen la organización. 3. Esto signifi- . o los pormenores de los circuitos de interconexión entre la CPU y los equipos periféricos.2 Los detalles de la tarjeta de video y el modo de interconexión con el µP son transparentes para el programador.

dispositivos controladores. controlando y ejecutando un conjunto específico de instrucciones almacenadas . el cual es equivalente a la unidad central de procesamiento de un computador de una dirección. constituye el hardware del sistema.Introducción al Microprocesador 43 ca que una serie de computadores ejecutan el mismo repertorio de instrucciones pero difieren en la cantidad y la calidad de los recursos disponibles por el usuario. Los elementos que se combinan para constituir un μC pueden agruparse en dos categorías: Hardware y Software. un diseñador lógico cumple funciones parecidas a un arquitecto. Unidad Lógica y Aritmética y Unidad de Control. El término software se refiere a los algoritmos. circuitos o bancos de memorias.3 Componentes básicos de un microprocesador Un sistema microcomputador completo está constituido por la CPU. El μP es diseñado para operar como un procesador secuencial. Un diseñador de computadores tiene la responsabilidad de integrar los componentes físicos y lógicos que permiten a la máquina operar adecuadamente. En este sentido. Es conocido que la CPU de un microcomputador es un circuito integrado VLSI conocido como microprocesador. Como soporte lógico. al disponer de bloques en forma de μPs. y líneas de interconexión los cuales deben organizarse en un sistema capaz de realizar las funciones características de un microcomputador. y lo forman los circuitos integrados. solo expansiones. instrucciones. 3. la memoria y las unidades de E/S. los distintos componentes electrónicos. REGISTROS ALU UNIDAD DE CONTROL Fig. como ilustra el diagrama de la figura 3. el software puede ser modificado de acuerdo con las necesidades de la aplicación. Es el soporte físico.3. y la tarjeta de circuito impreso que permite la interconexión eléctrica. La parte de la máquina que no acepta modificaciones. Para que un chip sea considerado un μP contener al menos las siguientes unidades: Registros internos. y programas que dirigen el funcionamiento de la máquina.

el PC se incrementa en uno para apuntar a la siguiente instrucción. en equipos de audio y procesamiento de imágenes y en el control de manipuladores industriales. algún tipo de memoria y unidades de E/S como ilustra la figura 3. en surtidores de gasolina. la unidad lógica y aritmética. Los dispositivos de 16 y 32 bits se encuentran en reguladores de sistemas de frenado antibloqueo de automóviles. La evolución de los μCtrls ha sido de tal magnitud y su uso tan extendido que es posible encontrar dispositivos avanzados de 16/32 bits con estructura de multiprocesador resolviendo tareas de control complejas en sistemas distribuidos de control industriales. hornos de microondas. Estos dispositivos se diseñan para uso en aplicaciones específicas de control a diferencia del μP. en sistemas de robots. 3.4. controladores de tráfico urbano. y muchas otras aplicaciones con complejidad media. Los μCtrls de 8 bits son a menudo usado como controladores de teclado de microcomputadores (un 8049 controlaba el teclado del PC compatible IBM). Cada vez que el μP busca una instrucción en memoria. y un grupo de registros para el almacenamiento temporal de la información. un μP típico contiene: la unidad de control. en control de ascensores. Si en el encapsulado del circuito integrado se encuentran además de las unidades que conforman un μP. en el control de motores de inyección directa.Introducción al Microprocesador 44 en la memoria del μC. . se trata de un microcomputador monopastilla o simplemente Microcontrolador (μctrl). receptores de TV y otros electrodomésticos. Para realizar esta tarea. CPU PUERTOS EPROM RWM TIMERS Fig. en controladores inteligentes de discos. destinado aplicaciones de propósito general. Un registro denominado contador de programa (PC) es el encargado del barrido del programa.4 Microcomputador en una pastilla.

1. más que detenerse en los detalles de diseño de cada circuito. 3. Para iniciar el estudio del µP se usa un proceso de síntesis.1. Instrucción ADD SUB IN OUT Código de operación 00 01 10 11 Función Suma Substracción Entrada de dato Salida de dato .Introducción al Microprocesador 45 Es común que toda empresa fabricante de μPs produzca también μCtrls. Siemens ofrece los modelos C167 y C167CR. media y alta complejidad. considerando que lo esencial es exponer en forma muy general la función que cumple cada unidad del µP. capaz de ejecutar programas usando el grupo de instrucciones que se especifican en la tabla 3.2. Conjunto de Instrucciones y código de operación asociado.2 ARQUITECTURA INTERNA DEL MICROPROCESADOR El camino habitual para introducir la arquitectura de μC en un curso básico de microprocesadores. consiste en utilizar un diagrama funcional de la máquina especificando la tarea que desempeña cada elemento. desarrollado paso a paso. y National Semiconductor las series COPx00 y NS8050. consiste en especificar una tarea de cálculo simple y desarrollar un diagrama en bloques de una máquina capaz de ejecutarla. El desarrollo de la máquina teórica propuesta no solo conduce a establecer los elementos internos constituyentes de la CPU.1 Proceso de síntesis de un microprocesador Se propone la síntesis de una unidad central de procesamiento de ocho bits. Por ejemplo. de una máquina hipotética que ejecuta un conjunto mínimo de instrucciones. Motorola fabrica las series M680x y M68H11/12. en forma similar a como se presentó en el capítulo 2 la teoría básica del computador. De esta forma es posible establecer las unidades funcionales que se requieren para la ejecución de una instrucción típica. Tabla 3. 3. Un modo más eficaz y que permite al estudiante comprender en forma rápida como se organizan los componentes de un μC y que además justifica plenamente la presencia de cada unidad funcional en el interior del μP. Uno de los fabricantes más populares es la empresa MICROCHIP. la cual ofrece una gran diversidad de modelos adaptables para aplicaciones de baja. sino que a su vez permite introducir los diferentes elementos que conforman la arquitectura de un μC básico. Los modelos de la serie PIC18xxx son los de más alto desempeño.

respectivamente. VCC R1-R8 5.1 corresponden a los dos bits de mayor peso del código de instrucción.1 KΩ R9-R16 270 Ω D0-D7 S0-S7 ? 3. de modo que pueda ejecutar un programa que lea dos números desde los interruptores. Este arreglo de bits permite a la CPU distinguir la instrucción y realizar la acción ordenada por ésta. el cual tiene una longitud de 8 bits. es usual que cada instrucción se identifique con una palabra. Los sumandos son obtenidos de un arreglo de ocho interruptores lógicos S0S7 conectados a la CPU y el resultado de la suma debe desplegarse usando ocho diodos luminosos D0-D7.5.5. mientras que SUB realiza la substracción.Introducción al Microprocesador 46 En principio se requiere escribir un programa para sumar dos números enteros N1 y N2. El problema consiste en establecer los componentes de la caja negra de la figura 3. tal como ilustra la figura 3. ejecute la operación aritmética y presente el resultado en los indicadores luminosos. abreviatura o siglas que en lenguaje inglés expresen la función que realiza la instrucción. Diagrama general del sistema propuesto. . La unidad de cálculo Para ejecutar las instrucciones ADD y SUB se requiere una Unidad Aritmética Lógica o ALU. la cual como se sabe es la parte de la CPU encargada de realizar operaciones de este tipo. En el μP hipotético. El par de instrucciones restantes IN y OUT permiten la comunicación de la CPU con el mundo exterior para adquirir datos y entregar resultados. Para simplificar la tarea del programador.5. ADD ejecuta la operación de adición de dos números binarios. Por ejemplo SBB r (Subtract Register with Borrow) produce que el contenido del registro r y la bandera de acarreo sean restados del contenido del acumulador. El conjunto de instrucciones del microprocesador El número binario denominado código de operación (OC) en las instrucciones de la tabla 3.

La ejecución de IN resulta en que el byte suministrado por el periférico de entrada es copiado en el registro A. ambos de ocho bits.Introducción al Microprocesador 47 Registro A (A) Registro B (B) Unidad Lógica y Aritmética (A+B) Fig. Ambos registros deben conectarse a las entradas a la ALU. el Acumulador y el registro B de propósito general. o: (A) ← (Periférico) Esta transferencia implica que la CPU debe tener un camino externo de datos o bus de datos externo (D0-D7) para conectar el periférico al µP.6. En la figura 3. se requieren dos registros para almacenarlos: el acumulador (A) y un registro de propósito general B.6 representa los 8 bits del bus interno del µP. los datos no son transferidos directamente desde el periférico al acumulador. Periférico de entrada Si se escribe un programa para realizar una operación con dos números binarios de ocho bits.7 se muestra el periférico1 de entrada conectado directamente al registro acumulador. los operandos deben ser obtenidos desde el exterior del μP y cargados en los registros de entrada a la ALU. El medio de comunicación entre los registros y la ALU. Muchos μPs presentan una arquitectura donde el resultado de toda operación ejecutada por la ALU se almacene en el acumulador. Cada línea de interconexión de la figura 3. en la práctica la conexión entre dispositivos externos al sistema y la CPU se realiza mediante un registro externo. El acumulador es un registro esencial que actúa como fuente o destino de la información. El término entrada/salida (E/S) cubre toda transferencia o intercambio de datos entre el µP y un dispositivo externo. La instrucción IN permite transferir datos desde el periférico de entrada hasta el registro A conectado a la entrada izquierda de la ALU. 3.6 La Unidad Lógica Aritmética. sino que un . Durante una operación de entrada. es el camino interno de datos del µP. como puede observarse en la figura 3. Debido a que ambas instrucciones involucran dos números binarios.

sirve como medio de interconexión entre el equipo externo y el bus de datos del µP. 3. Periférico 1 S0-S7 Registro A (A) Registro B (B) Unidad Lógica y Aritmética (A+B) Fig. De modo que es necesario asignar una dirección a cada periférico para seleccionarlo en el momento apropiado y así dejar abierta la posibilidad de expansión de la máquina.8 Operaciones de E/S. pero sólo uno de éstos puede comunicarse a la vez con el µP. A un μC se le conectan distintos dispositivos de entradas de acuerdo con la aplicación a la cual está destinado. . 3.7 Un periférico de entrada permite introducir datos al μC. La realización de una operación de salida la permite un puerto de salida.Introducción al Microprocesador 48 circuito digital. En este caso. denominado en forma genérica puerto de entrada. al puerto donde se conectan los interruptores se le asigna la dirección 1. Operación de entrada Operación de salida Fig.

se usa un registro latch.Introducción al Microprocesador 49 La estructura de bus único del μP impone ciertas reglas para el acoplamiento de circuitos o equipos periféricos a los terminales de datos del procesador. El acoplador tri-estado de salida impide/permite el flujo de información desde el puerto hacia el bus de datos del microprocesador.10. Cuando se usa un registro de almacenamiento.9 Puerto de entrada para un sistema basado en microprocesador. 3. Un circuito práctico para introducir los datos a la CPU hipotético se presenta en la figura 3. . En su forma más sencilla. La activación de la línea de selección de puertos. ocurre cuando se está realizando una operación de lectura en el puerto como respuesta a la ejecución de una instrucción IN. • Para puertos de salida tal consideración reviste importancia cuando varios equipos externos que funcionan conjuntamente con el μP están conectados al bus. La estructura de puerto de entrada básico se presenta en la figura 3. • En principio todo dispositivo de entrada que se conecte al bus de datos debe tener salidas de tres estados para evitar la carga de las líneas de datos por parte de otros periféricos que no estén seleccionados. El puerto de entrada necesario para conectar los interruptores S0-S7 no requiere un registro latch porque el estado lógico de los bits de entrada es retenido por los interruptores y desde luego no es necesario que el circuito de puerto de entrada tenga capacidad de almacenamiento. A continuación. es responsabilidad del dispositivo de entrada cargar el dato correspondiente en el latch e indicar a la CPU que hay un byte listo para transferencia. BUS DE DATOS D7 DISPOSITIVO DE ENTRADA REGISTRO DE 8 BITS BUFFER DE TRES ESTADOS D6 D0 SEL Fig. debido a que la carga tiene efecto acumulativo.9. el µP activa el paso de información a través de los buffers aplicando un pulso de habilitación SEL de nivel bajo el cual proviene del decodificador de puertos. un puerto de entrada puede realizarse usando un buffer tri-estado y si se requiere capacidad de almacenamiento de la información que llega al puerto. Los interruptores se conectan al bus de datos del µP por medio de ocho buffers de tres estados. Dos puertos de entrada no pueden conectarse simultáneamente al bus sin que ocurra un deterioro de la información transferida.

Introducción al Microprocesador 50 VCC R1-R8 Puerto 01 CON1 S0 . . 3.10 Puerto de entrada al μP.S7 Fig.

En este caso los bits D7 y D6 especifican el OC. habilita la lectura y carga en el acumulador del estado lógico de S7-S0. Como se observa el la figura 3. . activa en nivel bajo. corresponden al código de operando. Los bits D5-D2 se definen posteriormente. Código de operación Código de operando D5 X D4 X D3 X D2 X D1 D0 Instrucción IN Operando Puerto 1 D7 D6 1 0 0 1 Fig.11. Extendiendo el código de instrucción Asignar la dirección 1 al dispositivo de entrada obliga a incorporar un operando a la instrucción IN para especificar el dispositivo origen de los datos. Para conectar los indicadores luminosos al bus de datos del microprocesador es necesario un puerto de salida. Un operando es necesario para la instrucción IN puerto. En la figura 3. 3. es transferir al acumulador la palabra binaria presente en los interruptores del periférico 1 de entrada. Esto significa que el arreglo de 8 bits que define la instrucción contiene ahora el código de operación y un operando que especifica la dirección del periférico. La acción resultado de la ejecución de la instrucción IN 01. esto es: (A) ← (Puerto 1) Periférico de salida El dispositivo externo de salida lo conforma un arreglo de ocho diodos luminosos que indican en formato binario el resultado de la operación ejecutada por la ALU. igual al resultado de la suma. al cual se le asigna la dirección 2. esto es. El bus de datos del µP se conecta al conector CON1.13 se usan los dos bits de menor peso del código de la instrucción. Como consecuencia.11. Al ser el μC de ocho bits (un byte).Introducción al Microprocesador 51 De este modo.12 se ilustra la disposición de los LEDs en el conjunto del sistema microcomputador. (Puerto 2) ← (A) De modo que la instrucción de salida OUT también requiere un operando para especificar la dirección del puerto al cual se conecta el periférico de salida. el formato binario de la palabra de la instrucción contiene igual número de bits. la instrucción OUT 02 transferirá el contenido del registro A. como se indica en la figura 3. la entrada de selección PE01 . mientras que D1 y D0. a un periférico con dirección 2.

Código de operación Código de operando D5 X D4 X D3 X D2 X D1 D0 Instrucción OUT Operando Puerto 2 D7 D6 1 1 1 0 Fig. Para seleccionar la lógica que realiza el puerto de salida es necesario considerar que los datos enviados por el μP a un puerto determinado durante la ejecución de una instrucción OUT puerto permanecen en el bus de datos un espacio muy corto de tiempo. 3. 3. la activación de una señal de selección de puerto de salida 2 PS02 permite la carga del . pudiendo requerirse desde simples registros y/o buffers de tres estados hasta circuitos LSI programables de propósito general. El diagrama eléctrico del puerto de salida para la máquina bajo síntesis es el de la figura 3.14.15. Un periférico de salida permite visualizar el resultado de la operación. donde se observa que. En la práctica. durante la operación de escritura a puerto. como ilustra la figura 3. Las características operacionales del periférico conectado al sistema determina cuan complejo es el circuito de interconexión. un puerto de salida básico consiste de un simple registro de almacenamiento paralelo que realiza la conexión entre el bus de datos del microprocesador y el dispositivo de salida.12.13 Un operando es necesario para la instrucción OUT puerto. de modo que es necesario que información sea capturada por el circuito de interconexión para que esté disponibles después que culmina la operación de escritura en puerto.Introducción al Microprocesador 52 Periférico 1 IN OUT Periférico 2 (A) Registro A (A) Registro B (B) Unidad Lógica y Aritmética (A+B) Fig. Para el puerto de entrada fue suficiente con conectar los interruptores al bus de datos del μP por medio de buffers de tres estados considerando que el estado lógico de los bits de entrada es retenido por los interruptores.

se debe a que el único registro interno del µP que puede actuar como destino. Por ejemplo: MOV r copia el contenido del A al registro r. se asume que su ejecución implica la transferencia del contenido de A hasta B.Introducción al Microprocesador 54 contenido del bus de datos en el registro de salida y la presentación del resultado de la suma. La tabla 3. El conjunto extendido de instrucciones Establecida la forma en la cual el µP obtiene los operandos desde los interruptores lógicos y como presenta el resultado. En caso de la existencia de más registros. debe añadirse el operando respectivo al código de la instrucción. Un problema emergente se debe a que la instrucción IN puerto transfiere el contenido del periférico 1 (N1) al registro A y no existe en el lenguaje de la máquina una instrucción que permita trasladar N1 al registro B para proceder a leer el segundo sumando N2. Al incorporarse MOV al conjunto de instrucciones del μP. . es necesario considerar que la suma que debe realizar la máquina requiere dos números N1 y N2 . esto es.2 presenta el conjunto expandido de instrucciones y los nuevos códigos de operación. para que ésta pueda ejecutar la operación aritmética. se requieren ahora tres bits como mínimo para especificar el código de operación. es el B.14 Puerto de entrada para un sistema basado en microprocesador. 3. los cuales deben cargarse en los registros A y B conectados a las entradas de la ALU. implica introducir una nueva instrucción: MOV (mover). (B) ← (A) Es claro que la ausencia de operandos en la nueva instrucción de transferencia denominada MOV. BUS DE DATOS D7 D6 REGISTRO DE 8 BITS DISPOSITIVO DE SALIDA D0 CLK SEL Fig. Aunque MOV carece de operandos. Proveer un mecanismo para mover el contenido de A al registro B.

Introducción al Microprocesador 55 VCC R9-R16 D7-D0 Puerto 02 CON2 D7 D6 D5 D4 D3 D2 D1 D0 CLK OE Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 Fig.15 Puerto de salida del μP . 3.

Un bit (0 ó 1) se define como la cantidad mínima de información posible de expresar. y dos bytes una palabra.16b.2. Código de operación Instrucción Operando ADD SUB IN Puerto 1 OUT Puerto 2 MOV D7 D6 D5 D4 X X X X X D3 X X X X X D2 X X X X X D1 X X D0 X X 0 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1 X 1 0 X Con el conjunto de instrucciones disponible es posible escribir un programa que realice la suma de dos números. La secuencia de instrucciones siguiente realiza esta tarea. caracteres y cualquier otro tipo de información en un arreglo de bits denominado Palabra. como se especifica el patrón mostrado en la figura 3. mov . casos donde el ancho del bus de datos es de ocho bits. se considera una palabra formada por un byte como se observa en la figura 3. El primer operando N1 es obtenido desde los interruptores y transferido al registro B. . mientras que los µPs Pentium usan palabras cuádruples (ocho bytes). mientras que una secuencia de 8 bits constituye un byte. Se ejecuta la suma y el resultado se coloca en A. La instrucción ADD ejecuta la operación (A) (A) + (B) o (N1 + N2 ) (N2 ) + (N1) . Un formato de palabra doble (cuatro bytes) lo usan los microprocesadores fabricados por INTEL: 386 y 486. Se presenta el resultado de la suma. (A) ←( Estados de S7-S0) add .Introducción al Microprocesador 56 Tabla 3. (A) ←( Estados de S7-S0). (B) ←(A) El dato en B es reemplazado por el de A. En la máquina bajo desarrollo y en el microprocesador INTEL 8085A. out 2 . . in 1 .16a. mientras que N2 se mantiene en el acumulador. (A) ←(A + B) . El resultado de la suma se envía al puerto de salida por medio de la instrucción out 2. La longitud o número de bits que componen una palabra varía de un sistema a otro. Conjunto de instrucciones incluyendo MOV. El contenido de A es sustituido por el estado de los interruptores.(LEDs) ←(A) . Formatos para representación de información Antes de continuar con la síntesis de la máquina conviene realizar una pregunta: ¿Cuál formato se usa para almacenar y procesar los datos dentro de un μC? Lo común es agrupar los números. Programa 1 in 1 .

3. Que un byte contenga ocho bits no es. El microcomputador debe comunicarse con distintos periféricos como teclados y monitores. los números. una elección realizada al azar.Introducción al Microprocesador 57 Fig. 80186 y 80286. < = > ? @ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z [ \ ] ∩ ⎯ ` a b c d e f g h i j k l m n o p q r s t u v w x y z { | } ~ DEL → 7510 → 2310 010010112 000101112 (End of Transmission Block) . los cuales pueden representarse el código de 7 bits (27=128) ASCII estándar (Standard Code for Information Interchange). los cuales entregan y reciben información alfanumérica. Formato de palabra: (a) μPs INTEL: 8086. El alfabeto. en modo alguno. símbolos y algunos comandos forman un conjunto de aproximadamente 130 elementos. 3. (b) μP de ocho bits 8085A. D6-D4 000 0 0 1 2 3 4 5 6 7 8 9 A B C D 001 1 010 2 011 3 100 4 101 5 110 6 111 7 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 K ETB D3-D0 E F NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI DEL DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US SP ! " # $ % & ' ( ) * + . Tabla 3. El código ASCII estándar. / (4B16) (1716) 0 1 2 3 4 5 6 7 8 9 : .16. .

permitiendo la representación de 65536 símbolos diferentes en diversos idiomas. en la mayoría de los μPs existe una instrucción que realiza el ajuste decimal del acumulador después de la ejecución de una suma. por ejemplo. Los 128 símbolos ASCII originales (0 –127) representan letras.16b es apreciable que una secuencia de ocho bits o byte está formado por dos nibbles. estos no . En la actualidad existen nuevos códigos que superan las deficiencias características del ASCII. Para realizar la suma de los dos números N1 y N2.1. aun es necesario definir todos los componentes de la CPU y del microcomputador que permitan la ejecución del código. H y L. caracteres gráficos y símbolos especiales que permiten cierta capacidad gráfica cuando se usa el modo texto. dígitos. Tanto las instrucciones del programa como los datos deben estar almacenados en algún tipo de memoria. es común emplear el código BCD (números del 0 al 9). Para la presentación visual de información resultado de cómputos realizados por el procesador. B. Los valores desde 128 hasta 255 (80H-FFH) constituyen lo que se conoce como código ASCII extendido que incluye signos internacionales. desarrolló su propio estándar de codificación denominado EBCDIC. de donde puedan ser obtenidos en el momento preciso para que el μP realice su función. el estado del bit D7 indica cuando se imprime en modo texto (D7 = 0) o modo gráfico (D7 =1). Un esquema de codificación más moderno lo constituye el UNICODE. es evidente que el ancho de 8 bits para el byte es una excelente elección. y caracteres de control.Introducción al Microprocesador 58 El código estándar americano para intercambio de información es el más usado en μC para representar caracteres alfabéticos y numéricos. entonces ¿Desde donde el μP obtiene las instrucciones? Una consideración de vital importancia en sistemas basados en μPs es el subsistema de memoria. lo cual requiere cuatro bits (un nibble). para almacenar datos. El código ASCII ha sido extensamente usado para representar información desde los inicios de la computación. Al utilizar 8 bits para la codificación es posible representar 256 caracteres en lugar de los 128 caracteres del ASCII estándar. La empresa IBM. El código EBCDIC es utilizado principalmente en los computadores desarrollados por IBM. A y B. la CPU debe ejecutar el programa representado por la secuencia de instrucciones del programa. La memoria del sistema Aunque fue posible escribir un programa para la máquina hipotética. acrónimo de Extended Binary Coded Decimal Interchange Code (Código Ampliado de Caracteres Decimales Codificados en Binario para el Intercambio de la Información). El sistema solo dispone de dos registros internos. signos de puntuación. En tareas de impresión en papel. Si se usa el bit D7 restante para la prueba de error de paridad. D. C. Aun cuando los μPs comerciales típicos contienen un banco de registros internos el 8085A por ejemplo posee los registros de ocho bits: A. En la figura 3. el cual utiliza 16 bits por carácter. E.

cuatro u ocho bits. La memoria contiene el programa. Por ahora el lector no debe preocuparse del modo en que el programa es cargado en la memoria y de cómo es transferido a la CPU. Cada celda tiene asignada una dirección específica. siendo cada registro de uno. Este nuevo componente de la máquina puede observarse en el diagrama funcional de la figura 3. además el número de registros internos es muy reducido como para contener un programa. mientras que la obtención de la información contenida en una determinada celda implica una operación de lectura de la memoria. Por lo tanto es necesario conectar un circuito externo al μP que actúe como la memoria del sistema. Las memorias que se usan en la actualidad para el propósito especificado. 3. se supone que se usa un circuito integrado de memoria que permite el almacenamiento del programa y su posterior recuperación. Periférico 1 IN OUT Periférico 2 (A) Registro A (A) Registro B (B) Unidad Lógica y Aritmética Memoria (A+B) Fig. Cada registro individual de la memoria se conoce como posición o celda memoria. de modo que para lograr acceso a una determinada posición se requiere especificar la dirección correspondiente. se habla de una operación de escritura. Existen diversos tipos de memorias caracterizadas por: la forma de acceso de los datos.Introducción al Microprocesador 59 pueden usarse para almacenar las instrucciones. es posible cargar las instrucciones del programa o los datos necesarios para la ejecución del programa. son circuitos integrados LSI diseñados para almacenar una gran cantidad de información en un número específico de registros. La . generalmente con entradas y salidas comunes.16. Cuando se realiza esta acción. Para el sistema en síntesis. En un circuito integrado diseñado para almacenar información. más bien están diseñados para el almacenamiento temporal de información.16. el modo de almacenamiento y la tecnología empleada en su fabricación.

17. Símbolo de un circuito de memoria. .17 muestra el símbolo lógico de un dispositivo de memoria de lectura/escritura y en la figura 3. 18 Arquitectura interna de una memoria. Líneas de Direcciones n Líneas de E/S de Datos m MEMORIA Líneas de Control 2 Fig. Fig. 3.18 se observan los componentes internos del circuito integrado. 3.Introducción al Microprocesador 60 figura 3.

pudiendo ser. 0: Escritura). son: • n líneas de direcciones. 3 y un chip de 256 bytes (¼ Kbytes) requiere: n = log 2 ⎜ ⎛ 1 ⎞ −2 + 10 = log 2 2 + 10 = 8 Líneas de direcciones. El número de posiciones disponibles en el circuito es P = 2n.Introducción al Microprocesador 61 Las líneas de acceso típicas de un circuito de almacenamiento de lectura / escritura. Líneas de direcciones (A0-An-1) especifican la celda de memoria a la cual se desea acceso. Para tener acceso a P = N x 1 Kbytes posiciones se requieren: n = log 2 (N) + 10 Líneas de direcciones. Un nivel lógico alto en esta entrada. cuyo nivel lógico especifica si se realiza una operación de lectura/escritura (1: Lectura.18: R/ W (Read/Write). 4 u 8 bits. En el caso de la máquina hipotética conviene una memoria con 8 líneas de datos por ser el μP de tal ancho de palabra. y CS (Chip Select) que permite la selección del circuito. El decodificador de direcciones en la figura 3. Los pasos a seguir para esta tarea son: . un circuito de 8 Kbytes debe tener: n = log 2 (2 ) + 10 = 13 Líneas de direcciones. como se dijo. de 1. considere la realización de una operación de lectura. y • Algunas líneas de control. Por ejemplo. Para describir el modo de funcionamiento del circuito de almacenamiento. Si se usan chips con 4 líneas de E/S de datos. coloca en estado de alta impedancia las líneas de E/S de datos. 2⎟ ⎝2 ⎠ ( ) Las líneas de E/S de datos (D0-D7) proveen el medio para la transferencia de información hacia y desde la memoria. Las líneas de control son dos para la memoria de la figura 3.18 procesa la información contenida en las líneas de direcciones para conectar la celda seleccionada a las líneas de entrada y salida de datos El módulo de control gobierna los buffers bidireccionales de E/S fijando el sentido del flujo de información durante una operación de acceso a la memoria. El valor de m es variable en dispositivos comerciales. se requieren dos chips para el almacenamiento de las instrucciones. la dirección 0 corresponde a la primera posición y la dirección 2n-1 identifica a la posición final. • m líneas de E/S de datos.

Ciclo de lectura del circuito de memoria.20. especifica un chip de 256 posiciones organizadas en palabras de 8 bits. 2. 4. Una de las características que distinguen a un circuito de almacenamiento es la capacidad de la memoria: Esta es: N = 2n x m. m = Ancho de la palabra o números de líneas de datos. Aplicar la dirección a las entradas A0 – An-1 . Para la máquina hipotética se elige un circuito con capacidad de 512 x 8.IO7 CE OE WE MODO Líneas de direcciones E/S de datos Seleccionar Chip Habilitar Salida Habilitar Escritura WE CE VIH VIL VIH VIL VIL OE VIL E/S O7 -O0 I7 -I0 Z Lectura Escritura Inhibir x VIH x Fig. A0 – A7 IO0 . Circuito de memoria de lectura/escritura de la máquina hipotética. Así. . cuyo símbolo se muestra en la figura 3. Seleccionar la memoria colocando un nivel lógico bajo en la entrada CS . 3. donde: N = Capacidad total en bits. Presentar un nivel lógico TTLalto en la línea R / W . la memoria coloca el byte en las salidas de datos D0 -D7. 3. Transcurrido el tiempo de acceso. A0-An-1 Dirección válida CS R/ W D0-D7 Datos válidos Fig.19. 3. 2n = Número de posiciones. la expresión 256 x 8 = 28 x 8 = 2048 bits.Introducción al Microprocesador 62 1.20.

el cual consta de dos tiempos básicos como se mencionó en la sección 2. Por ahora se omite el esquema de interconexión entre el µP y la memoria y se continúa con la síntesis del procesador.1 se carga en la memoria del sistema.A0 para proveer acceso a las 512 celdas de almacenamiento. La CPU debe entonces interpretar el código de la instrucción para determinar la función a realizar. OE y WE . mostrándose en la figura 3. En la fase de búsqueda.21 una imagen de la forma en que la secuencia de instrucciones en formato binario ocupa la memoria. La conexión del circuito de memoria al µP exige que la unidad de proceso tenga al menos tanta líneas de direcciones como el circuito de memoria.2. sin importar por los momentos como lo hace.20 se presenta información sobre los modos de funcionamiento del circuito de memoria. Dirección 0 1 2 3 4 5 Binario 10100001 01000000 10100001 00100000 11100010 xxxxxxxxx Nemónico in 01 mov in 01 add out 02 511 xxxxxxxxx Fig. 8 líneas bidireccionales de datos Io7 -Io0 para la lectura y escritura de la información almacenada y 3 líneas de control: CS . El programa de suma del ejemplo 3. 3. En ambos casos la entrada de selección de chip CS debe estar en estado bajo. ocho líneas de datos y terminales para generación de comandos de control de lectura y escritura. la señal de habilitación de escritura WE debe ponerse en nivel lógico cero. Esto implica que para almacenar el código a descifrar. El programa 1 se carga en la memoria de la máquina. Los bits del código de instrucción aun no definidos se suponen cero lógico. Ejecución de las instrucciones El procesamiento de cada instrucción se realiza durante un ciclo de instrucción. Para una operación de entrada de datos.Introducción al Microprocesador 63 El circuito integrado seleccionado para el sistema bajo síntesis tiene: 9 líneas de direcciones A8 . A la izquierda de la figura 3.21. la fase de búsqueda del código de operación en memoria y la de ejecución de la instrucción. es necesario dotar a la CPU de un nuevo registro interno de 8 bits o Registro de Instrucciones (IR) . mientras que para leer los datos almacenados se pone a cero la señal de habilitación de salidas OE . el μP obtiene la instrucción desde la memoria.

En general puede decirse que la secuencia búsqueda-decodificación-ejecución. consiste de una secuencia de microperaciones controlados por un Microprograma. no se considera imprescindible realizar en este trabajo un análisis detallado del microprograma de control del μC y la forma como las microinstrucciones generan las distintas señales internas y externas que controlan la transferencia entre registros.22. y es diseñado en base a subcomandos los cuales son trasladados a comandos de máquina por hardware. La salida del registro de instrucciones es la entrada del decodificador de instrucciones. En caso de ser OUT 02 la instrucción obtenida de la memoria. Como muestra la figura 3. Este circuito usa la información almacenada en el IR y especifica cual microprograma debe ser ejecutado para completar el procesamiento de la instrucción. Aunque existe una estrecha vinculación entre el conocimiento que tenga el programador sobre el modo en que se ejecutan algunas instrucciones y la calidad. se considera ahora el circuito de la figura 3. la rotación del acumulador. . eficiencia.22. como se observa en la figura 3. aun no mencionadas. la salida del decodificador con etiqueta out pasa a nivel lógico alto y los diodos luminosos conectados al periférico 02 indicarán el estado lógico de los bits del registro acumulador. 3.23. ocasionando que el estado de los interruptores lógicos en el periférico 01 se transfiera al acumulador. el funcionamiento de la ALU. y la comunicación con la memoria y los dispositivos de E/S. La función lógica de interpretación o decodificación de la instrucción contenida en el IR la realiza un Decodificador de Instrucciones (ID) conectado a la salida del IR. la salida del decodificador etiquetada in se activa.Introducción al Microprocesador 64 add sub in out mov Decodificador de Instrucción Registro de Instrucción Instrucción Fig. siendo ejecutado por las unidades de temporización y control del μP. De mayor provecho en esta sección introductoria es presentar en forma conceptual y muy simple el modo de funcionamiento del decodificador de instrucciones. Se observa que si la instrucción depositada en el registro de instrucciones es IN 01. Para ilustrar el modo de operación de la lógica de decodificación durante una transferencia entre registros. Este es un programa de microinstrucciones que no hacen referencia a la memoria principal. el ID recibe la información almacenada en el IR y coloca en nivel alto la salida que corresponde a la instrucción obtenida desde la memoria. de hecho el tratamiento de este tópico lo contemplan programas de estudio de asignaturas que el lector cursará en el futuro. El μprograma para cada instrucción reside en la sección de decodificación. y tiempo de desarrollo de un programa determinado.22.

puede considerarse que la función básica de transferencia paralela entre registros es ilustrada apropiadamente con el sencillo ejemplo de la figura 3.24 se introduce un registro interno de propósito específico denominado Registro de Dirección de Memoria (MAR). durante la fase de búsqueda. Para que la CPU pueda obtener. Las salidas del decodificador de instrucciones permiten la ejecución de la instrucción. se requiere el uso del MAR. la instrucción almacenada en la memoria debe suministrar al dispositivo de almacenamiento la dirección de la celda que contiene la instrucción. sea memoria o periférico de E/S. 3. El registro acumulador.23. el cual es en realidad el origen del bus de direcciones . además de interactuar con la ALU. tales como desplazamientos de su contenido hacia la derecha o izquierda. por ejemplo. Como ilustra la figura 3.Introducción al Microprocesador 65 Interruptores Lógicos in Acumulador out Indicadores lógicos Fig. En la práctica.23. Esta información debe mantenerse estable en las líneas de direcciones de la memoria hasta que culmine la operación de acceso. el cual retiene la dirección de la instrucción cuya búsqueda progresa. para permitir que éste coloque en el bus de datos la información que contiene la celda seleccionada. No obstante. la lógica de control y demás componentes de un μP real es un arreglo intrincado de puertas lógicas y biestables que requiere la intervención de numerosas señales de control para ejecutar las diferentes instrucciones. La dirección debe permanecer en el bus de direcciones al menos el tiempo de acceso del CI de memoria. complemento y otras funciones lógicas. En general para que el μP pueda establecer comunicación con cualquier dispositivo externo a la CPU que tenga dirección asignada. es en realidad un registro de desplazamiento con cierta cantidad de lógica asociada y entradas de reloj para permitir la realización varias operaciones. El generador de direcciones La forma en que opera la unidad de memoria de programa de la máquina implica que el μP debe generar direcciones para poder obtener cada una de las instrucciones del programa almacenado.

Resuelto el problema de generar dirección de la posición de memoria que ocupa cada instrucción. sino que debe estar en capacidad de realizar una exploración secuencial de la memoria para poder obtener todo el programa. existe otro detalle de interés. El contador de programa permite el barrido de las direcciones que ocupa el programa. El registro de direcciones de memoria contiene la dirección de búsqueda de la instrucción. de modo que en todo momento contenga la dirección de la siguiente instrucción a ejecu- . 3.24. 3. Se sabe que la ejecución del programa de suma de dos números binarios requiere que la CPU tenga acceso a un rango de direcciones comprendido entre las posiciones 0 y 4 de la memoria.Introducción al Microprocesador 66 Registro de Dirección de Memoria Líneas de direcciones add sub in out mov Decodificador Registro de de Instrucción Instrucción Instrucción Líneas de datos Memoria Fig. se usa un contador que se incremente en 1 cada vez que se ejecuta una instrucción. Para generar las direcciones consecutivas que permitan la ejecución del programa.25. Pulsos Contador de Programa Reset Registro de Dirección de Memoria Líneas de direcciones add sub in out mov Decodificador de Instrucció Registro de Instrucción Instrucción Líneas de datoss Memoria Fig. Esto significa que el μP no solo debe generar una dirección.

26. Fig. Cuando esta señal es activada. El MAR mantiene la dirección aplicada a la memoria hasta el final de la fase de ejecución. Al PC no solo se aplican pulsos de reloj. un circuito de autoreset permite la estabilización del μP hasta . El contador de programa usa secuenciamiento implícito para actualizar su contenido Los registros A y B de nuestra máquina son de 8 bits al igual que el registro de instrucciones. ejecutando el programa desde la dirección de inicio. es patente la necesidad de un byte adicional para especificar todas las direcciones. En μC reales la línea de RESET tiene otras funciones. Como se observa en la figura 3. por ejemplo: un programa en progreso que funcione mal puede ser abortado por medio de esta señal. Este nuevo componente interno de la CPU es el Contador de Programa (PC). Dado que con 8 líneas de direcciones solo es posible el acceso a todas las celdas de una memoria con capacidad de 28 = 256 posiciones. La lógica de incremento del contador de programa es mostrada en la figura 3. El hecho que el MAR tenga capacidad para almacenar dos bytes le permite al μP tener acceso a 216 = 65536 posiciones de memoria. 3. se deduce que el contador de programa y el registro de direcciones de memoria deben ser ambos de 16 bits.25. Al usarse dos bytes para especificar una dirección. lo cual es la capacidad de direccionamientos de los μP de 8 bits.Introducción al Microprocesador 67 tar. también cuando se aplica potencia a un μC inicialmente desactivado. incluyendo al 8085A. debe aplicarse una dirección de 9 bits a las líneas de entrada de direcciones del dispositivo de almacenamiento. el µP carga en el MAR el contenido del PC e incrementa a éste para apuntar a la siguiente posición de memoria. considere que para tener acceso a las 512 (29) posiciones de la memoria SRWM seleccionada para el sistema. Cuando se inicia la fase de búsqueda de una instrucción. pero como la máquina opera con formato de 8 bits se usa un múltiplo de un este valor. En realidad basta con un bit extra. Ahora es necesario establecer la longitud de los nuevos registros internos del µP. la salida del PC se conecta al registro MAR para enviar a la memoria la secuencia de direcciones de 0 a 4 donde reside el programa. Para establecer el número de bits del registro de memoria MAR y del contador de programa PC.26. el contenido del PC va a cero. sino que dispone de una entrada adicional de inicialización o RESET.

Fig. es claro que el tiempo que el CPU emplea en la ejecución de la instrucción ADD es mayor que el que invierte en procesar la instrucción MOV. y para completar cada ciclo de instrucción se requieren varios estados. Toda secuencia de microinstrucciones es sincronizada por el reloj maestro del μP. Cada ciclo del reloj del sistema es un estado Ti. cada una de las cuales inician una o más microoperaciones a la vez. . sincronizadas por el reloj del μP. Por ejemplo. o expresado de otra manera. típicamente un 75 % del valor nominal de la fuente de energía del CI. Una ventaja de considerar al μP como una máquina secuencial cuyas funciones están asociadas con el paso por cierto número de estados internos es que simplifica notablemente la comprensión del modo de funcionamiento del procesador. decodificarla.28 se representan como un diagrama de transición de estados. estando la ejecución de cada paso del microcódigo vinculada con un estado interno o ciclo de reloj. al permitir representar con un diagrama de transición de estados las distintas operaciones que la máquina realiza durante la ejecución de una instrucción. y transferir el resultado al registro acumulador.Introducción al Microprocesador 68 tanto la línea de alimentación alcance un valor de tensión adecuado para la correcta operación del sistema. la ejecución de ADD exige más ciclos de reloj que los necesarios para MOV. Para definir el diagrama de estado considere que al μP se le aplica un pulso de reset que pone en cero el contador de programa. El microprocesador como máquina de estados El procesamiento de una instrucción implica la ejecución de una secuencia de operaciones. En general la extensión del ciclo de instrucción varía de una instrucción a otra. 3. usar la ALU. mientras que para completar MOV usa tres estados. A continuación se describe los eventos que ocurren a partir del estado interno inicial T1 y en la figura 3. El ciclo de instrucción se inicia en el instante que la CPU sale del estado TR de RESET. porque después de la decodificación es suficiente con realizar una transferencia desde el registro A hasta el B. Para que el μP realice una suma gasta cuatro estados internos para buscar la instrucción en memoria.27 Cada ciclo del reloj se denomina estado. de acuerdo con la cantidad de microinstrucciones necesarias para completar el procesamiento de una instrucción en particular. debido a que ADD requiere un mayor número de operaciones internas para ser completada.

Introducción al Microprocesador 69 T1: El contenido del PC que corresponde a la dirección de memoria donde está almacenado el código de operación se presenta en el bus de direcciones y se almacena temporalmente en el MAR. se ejecuta la transferencia respectiva a. Conviene aclarar que en la mayoría de los μPs la fase de búsqueda finaliza en el instante que el OC es almacenado en el IR. OUT o MOV. mientras que la decodificación del OC se realiza al final de T2. y se pasa a T3 para transferir el resultado al registro acumulador. (bus de direcciones) ← (PC) T2: La instrucción en la celda de memoria seleccionada por el MAR se transfiere al registro de instrucciones y se decodifica. La fase de búsqueda de la instrucción corresponde a los estados T1 y T2.28 Diagrama de transición de estados del μP. (IR) ← (OC) T3: Si el código de operación de la instrucción corresponde a IN. o entre registros. durante el estado T4 se ejecuta la operación de la ALU. Dependiendo si la instrucción es de transferencia de datos o aritmética se usan uno ó dos estados adicionales (T3 y T4) para completar la ejecución. T4: En el caso de una instrucción aritmética ADD o SUB. Para facilitar la comprensión del mecanismo que la CPU utiliza para el procesamiento del conjunto de instrucciones es usual utilizar el término ciclo de máquina como . en tanto que la decodificación se realiza al inicio de la fase de ejecución. reset TR reset T1 T2 instrucción ADD SUB IN OUT MOV T3 T4 Fig. 3.

• Un Decodificador de Estados. el cual identifica la instrucción cuya ejecución está en proceso..29 se aprecian los componentes incorporados a la CPU. lectura a puerto. pudiendo ser usadas desde el exterior para registrar el progreso de la ejecución de una determinada instrucción. Esta unidad de control y temporización acepta: la salida activa del ID. En el caso que nos ocupa. Observe que las señales S0 y S1 están disponibles como terminales de salida del μP.. estas son: • Un Contador de Estados de 2 bits (4 estados). estando M1 formado por dos estados (T1 y T2). 3. y quedando claro que para toda instrucción M1 corresponde al ciclo de máquina de búsqueda. . el ciclo de instrucción de MOV consta de dos ciclos de máquinas M1 y M2 con diferentes duraciones. Por ejemplo. pudiendo decirse que el ciclo de una instrucción lo constituyen un número determinado de estos ciclos.29 Contador de estados y decodificador de estados En el diagrama de la figura 3. La unidad de control Para el control de una máquina secuencial de estados es imperativa la introducción de dos nuevas redes lógica en el μP.Introducción al Microprocesador 70 medida de la duración de una determinada secuencia de estados durante los cuales el μP completa una acción determinada. . búsqueda de OC. y la información proveniente del contador de estados (sincronizado por el reloj del μP) para genera múltiples señales de control aplicadas a todos los componentes internos de la CPU que intervienen en la ejecución de la instrucción. Fig.

Son necesarias dos señales de control RD (lectura) y WR (escritura). Una red lógica de decodificación y control de la transición de estados sincronizada por un reloj de frecuencia del orden de MHz garantiza un μP con gran velocidad de operación. ambas activas en nivel bajo. 3. Además. El uso de RD y WR para anunciar al sistema la realización de un ciclo de lectura o escritura. la unidad de control es la responsable de entregar a dispositivos externos a la CPU las señales de control necesarias para sincronizar la operación de los restantes elementos del sistema.30. determina que el espacio de direcciones disponible es común para la memoria y para los puertos de E/S .Introducción al Microprocesador 71 Periférico 1 IN OUT Periférico 2 Registro A (A) Registro B (B) Unidad Lógica y Aritmética (A+B) Señales Internas de Control Decodificador de Estados Registro y Decodificador de Instrucción Instrucción Memoria Reloj S1 S0 Contador de Estados Registro de Dirección de Memoria S1 S0 Pulsos Contador de Programa Reset Fig. para indicar a la memoria o puerto de E/S que el procesador esta en una operación de lectura o escritura de dato. La operación eficiente de un sistema basado en μP depende en forma crítica de la capacidad de la CPU para controlar los circuitos asociados al μC.

En consecuencia. 3. el programa tardará en ejecutarse un tiempo igual a 16 estados x 0. Tabla.29 se observa que las tres nuevas salidas del μP se originan en la sección del control. En la medida que la fclk sea más alta. Si una instrucción especifica requiere 10 ciclos de reloj o estados internos para completar su ejecución y la fclk es conocida.5 μS/estado = 8 μs. no es capaz de distinguir si el destino de la información es posición 20H de memoria o el puerto 20H de salida. en el caso de las instrucciones de transferencia de datos. sumar dos números binarios de ocho bits gasta un tiempo de 8 μs. Esta nueva línea de control se identifica como IO/M y su estado lógico distingue cuando la operación de lectura o escritura es memoria o puerto. coloca la información en el bus de datos y pone la señal WR en estado bajo. De acuerdo con la tabla 3. la velocidad máxima con la cual el μP puede ejecutar una instrucción es de 1. Velocidad de procesamiento La rapidez de procesamiento de las instrucciones esta vinculada con la frecuencia del reloj maestro del μP. En la figura 3. con mayor velocidad se realiza la ejecución debido a que la duración de cada estado será menor. digamos 0020H. Esta situación representa un problema crítico para la operación del sistema debido a dos dispositivos no pueden ser seleccionados para el uso simultaneo del bus de datos.5 μs. Como la duración de un estado es 500 nS.4 El programa 1 tiene 16 estados. digamos fclk = 2 Mhz. En otras palabras. Las instrucciones aritméticas requieren 2 μs para su ejecución. Debido a que el μP reconoce sólo un área de direcciones. De este modo que si en . INSTRUCCIÓN IN 01 MOV IN 01 ADD OUT 02 ESTADOS 3 3 3 4 3 16 N° total de estados Si la frecuencia de reloj de la máquina hipotética es.4.4 la secuencia del código indicando el número de estados requerido para completar cada instrucción. Para calcular el tiempo que el μP consume en la ejecución del programa 1 se repite en la tabla 3.Introducción al Microprocesador 72 Por ejemplo. se hace necesario aumentar el número de líneas del bus de control con una señal que separe el área de dirección de memoria del espacio de dirección de E/S. para trasladar un dato hacia un dispositivo externo el μP emite la dirección a la cual desea tener acceso. puede determinarse el tiempo que utiliza el μP para ejecutar la instrucción. cada ciclo de reloj es de 500 ns.

el cual no es más que un alargamiento del ciclo del reloj en espera de la respuesta de dispositivos de memoria o periféricos lentos. A menos que sea forzado a permanecer en estado de RESET por acción externa. Así. el μP prueba el estado de esta entrada. El límite inferior para el ancho de un pulso o el periodo de una señal periódica está limitado por el la fclk. En el estado T2. cuyo estado puede ser fijado desde el exterior de la unidad central de proceso. horas o años. segundos. En aplicaciones de tiempo real generalmente se usa para control de tiempo un circuito LSI externo de propósito específico conocido como temporizador de intervalos programable. La solución es dotar al microprocesador de una línea de entrada identificada como READY. debe recurrirse a una CPU más rápida o bien incrementar la frecuencia del reloj maestro sobre los 2 MHhz. Disponiendo de la información de la duración de cada ciclo de instrucción es posible usar el μP para realizar control de tiempo. La rutina de suma requiere recibir desde el exterior los números binarios a sumar. Si por el contrario READY está en cero lógico. La solución se inicia con la introducción del concepto de Estado de Espera o TWAIT. garantizando un reloj maestro con frecuencia exacta y muy estable. el μP inicia la ejecución del programa procesando secuencialmente cada instrucción en memoria a partir de la dirección 0. la activación externa de READY impide que el μP ejecute la instrucción en ejecución porque el estado TWAIT se introduce al final del ciclo de búsqueda y antes que se inicie la fase de ejecución. El estado de espera puede trasladarse al diagrama de estados del μP. como ilustra la figura 3. Comunicación con periféricos lentos. siendo evidente que 8 μs es un tiempo insuficiente en extremo para introducir en forma manual los datos desde los interruptores lógicos. que la transición hacia TWAIT depende de la prueba de la condición ready. si está en nivel lógico uno pasa a T3 y se completa la ejecución de la instrucción en el modo acostumbrado. Esta situación introduce un problema severo de sincronización entre la velocidad de operación del μP y los eventos externos a la CPU. la generación de pulsos o señales periódicas con alta precisión gracias al hecho que el generador de reloj usa un cristal externo como componente base del oscilador. el μP entrará en un estado de espera TWAIT en el cual permanece hasta que la entrada de control retorne a nivel alto. de modo que es necesario establecer algún medio para que el periférico lento pueda controlar el estado de ready. al permitir al usuario programar lazos de retardo del orden de μs. . debido a que la fclk impone el límite superior de la velocidad de procesamiento. entre otras aplicaciones.31.Introducción al Microprocesador 73 una aplicación determinada es necesario calcular una suma en un tiempo inferior a 8 μS. Las rutinas de tiempo permiten. Observe en el nuevo diagrama de transición de estados.

Activando READY. llevado la entrada READY a nivel bajo. Suponiendo que S1S0 es ‘01’ cuando el µP esté en el estado T2. el flanco posterior del reloj cargará uno en la salida Q del biestable U1. Si la instrucción en ejecución es IN u OUT.3. En todo microprocesador existe esta señal de control. la línea READY se usa para permitir la interconexión al µP de memorias o circuitos de E/S con tiempos de acceso de mayor duración que el permitido por el µP para entregar el dato. El diagrama de transición incluye un estado T5 = TWAIT para permitir la sincronización del μP con dispositivos de E/S lentos.31.Introducción al Microprocesador 74 Fig. El usuario procederá a introducir el operando de la suma y a continuación activará el pulsador S8 para regresar READY a nivel alto y completar la ejecución de la instrucción. en los fabricados por INTEL (8. Para permitir la introducción de los operandos de la suma se controla la entrada READY con un interruptor S8 ubicado en el periférico 1.32. 16 y 32 bits) se denomina READY o RDY. el procesador examinará la entrada READY e introducirá estados de espera parando el proceso de ejecución. En aplicaciones del mundo real. como muestra el circuito de la figura 3. el componente ex- . en otros como el Z80 se denota WAIT.

incorporar nuevas instrucciones. Conjunto extendido de instrucciones La desventaja principal de la máquina propuesta está relacionada con el hecho que ésta posee un número limitado de instrucciones.B MOV B. El hecho que deba hacerse ahora referencia a los registros internos de la CPU. indicando cual entrega y cual recibe datos.Introducción al Microprocesador 75 terno obliga a que la CPU dejar pasar. La instrucción MOV original no necesitaba operandos debido a que la acción a ejecutar estaba implícita. pueda cumplir la acción inversa. Si por ejemplo. Fig. Los códigos asignados a los registros son: . la otra. La nueva MOV requiere dos operandos para indicar el sentido de la transferencia. extender el alcance de las existentes. se obtiene una instrucción MOV más poderosa. esto es mover el contenido de A hasta B. tanto A como B pueden ser origen o destino de los datos. tales son el registro fuente (S) y el registro destino (D).32. requiere asignar algún código a los registros para identificarlos.A (A) ← (B) (B) ← (A) Ahora. 3. Para superar está situación existen dos posibilidades: una. Circuito para control de la entrada READY. sin realizar operación alguna. Los nemónicos de la nueva MOV son: MOV A. se modifica la instrucción MOV de modo que además de transferir el contenido del registro A hasta registro B. un número de entero de periodos de reloj hasta cuando el dato esté disponible.

r2. al ser un recurso didáctico. se muestra en la tabla 3. 3. conviene introducir nuevas instrucciones para mostrar ciertos aspectos característicos de sistemas del mundo real.Introducción al Microprocesador 76 Tabla. MOV B.r2 (B)←(A) 010 ? DD SS 010?010 0 010 01 00 010?0001 010 00 01 (A)←(B) El nuevo grupo de instrucciones con MOV completamente especificada.B Código de operación Operando destino Operando fuente Fig.A 0 1 0 0 0 1 0 MOV A. Tabla. Conjunto de instrucciones con MOV mejorada.A Código de operación Operando destino Operando fuente MOV A. por ejemplo la cantidad de registros internos accesibles por el programador. presenta serias deficiencia en lo relacionado con la cantidad de instrucciones disponibles.B 0 1 0 0 0 0 0 D0 0 0 1 0 0 1 La escritura de programas eficientes está relacionada con los recursos que ofrece la CPU. Para esto. Códigos de instrucción para MOV r1. Código de la instrucción Instrucción Operando D7 D 6 D5 D4 D3 D2 D1 ADD 0 0 1 0 0 0 0 SUB 0 1 1 0 0 0 0 IN Puerto 1 1 0 1 0 0 0 0 OUT Puerto 2 1 1 1 0 0 0 1 MOV B. Si un procesador no dispone de instrucciones de multiplicación. REGISTRO CÓDIGO A 00 B 01 En la figura 3. 3. Aún cuando el objetivo de esta sección no es obtener un µP real.6. 3. suponga que se desea realizar un programa que ejecute la suma de dos números binarios .6. Código de 2 bits para identificar a los registros. cuando se requiera realizar esta operación debe escribirse una rutina de producto en base a instrucciones de sumas y desplazamientos. cuyo símbolo genérico es MOV r1. La máquina que se sintetiza.5. y por supuesto con la diversidad de instrucciones del μP.33.33 se identifican las zonas del código de instrucción para los nuevos tipos de instrucciones para transferencia de datos entre registros.

(LEDs)←(A) Fig. por lo cual al decodificar el código de la instrucción MVI entregado por el IR. De modo que es una instrucción de dos bytes. mientras que en el caso de la rutina anterior se aprecia con claridad que MVI A. El decodificador de direcciones se diseña para el reconocimiento de instrucciones multibyte. el primero contiene el código de la instrucción compuesto del OC (110) y del código del registro destino (00). entiende que el contenido de la próxima posición corresponde a un dato.a in 01 add mov b. Como este valor constante debe sumarse los datos de entradas. se introduce una nueva instrucción que cargue un dato de 8 bits en el registro acumulador. esta constante puede ser sumada al resultado de la operación precedente N1+N2. y que debe ser cargado en . (A)←(A+B) . El operando dato de MVI dato se carga en la siguiente posición de memoria La nueva instrucción de carga inmediato se usa en el siguiente programa para realizar la suma N1 + N2 + 43.21. 3. Cada una de las instrucciones del programa 1 ocupa una posición de memoria como ilustra la figura 3. (A)←(A+B) .) .37.) . De esta forma. no a una instrucción. Tal instrucción está presente en el conjunto de instrucciones de cualquier procesador y se denomina mover inmediatamente un dato. los suma y luego adiciona una constante al resultado. (A)←(int. y el segundo byte corresponde al dato de 8 bits a ser almacenado en el acumulador. Este programa introduce dos números a la CPU desde los interruptores.a mvi 2BH add out2 . o MVI dato. (B)←(A) . MVI dato Código de operación Operando destino Dato (A)←(dato) 110???00 110 00 PC+1 Fig.Introducción al Microprocesador 77 obtenidos del teclado primitivo conectado al periférico 1 y luego al resultado obtenido se le debe agregar una constante. digamos 2BH. (A)←(int. (B)←(A) . (A)←(43) . 3. Dirección Contenido de la memoria Binario Nemónico Comentario 0 1 2 3 4 5 6 7 8 9 10100001 01000100 10100001 00100000 01000100 11000000 01001011 00100000 11100010 xxxxxxxx in 01 mov b. 43 usa las posiciones 5 y 6 de la memoria del sistema.36.

El operando que acompaña a JMP. según las necesidades específicas del algoritmo programado. la dirección de salto. En la posición 9 puede existir cualquier cosa. en la cual el operando corresponde a una dirección.11 NEMÓNICO in 01 mov b. lo cual implica que JMP dirección es una instrucción de tres bytes. El resultado de la ejecución es un salto incondicional a la posición de memoria especificada por el operando dirección. como una posibilidad. Así. de modo que cuando sea ejecutada produzca que el control del programa sea bifurcado a otra instrucción. ¿Qué sucede cuando la CPU obtiene el byte almacenado en la posición 9 de la memoria? Es evidente que no existe forma alguna de distinguir en una memoria si el patrón de unos y ceros es un dato o una instrucción. esto significa que la máquina ejecuta el programa continuamente esperando por la introducción de operandos desde el teclado. Se trata de cambiar el contenido del PC. Cuando el PC se incremente hasta está dirección el μP intentará procesar esta información con resultados imprevisibles. El código de la instrucción lo especifica el primero de ellos.10.38. Es pertinente aclarar el panorama oscurecido por la introducción de la instrucción de salto en el programa de la figura 3.a mvi a.38.a in 01 add mov b. como la de la mayoría de las personas y máquinas. JMP dirección PC ← (dirección) DIRECCIÓN 0 1 2 3 4 5. sumando e indicando el resultado hasta que. Desafortunadamente la inteligencia del decodificador de instrucciones. se le desconecte la alimentación. una instrucción no programada. se introduce la instrucción JMP dirección. Aun aplicando al μP un pulso de RESET.43 add out 02 jmp 0000 Fig. El problema es que no existe una instrucción que permita señalar cuando finaliza el programa. Una solución parcial a esta dificultad es introducir una instrucción de salto que permita alterar la ejecución secuencial del programa. los dos restantes señalan la dirección. 3. La instrucción de transferencia JMP permite al programa operar en un lazo. el cual señala la localidad de memoria que contiene la próxima instrucción que debe ser ejecutada. Este modo de operación es resultado del hecho que la unidad . Un lector inquieto habrá entendido que JMP 0000 ha creado un lazo infinito. tiene un límite.6 7 8 9. está formado por dos bytes. inexistente o simplemente basura. el lazo se mantiene.Introducción al Microprocesador 78 el registro acumulador.

donde se muestren los 3 modos de operación de la sección de control del μP. (B)←(A) . .39. DIRECCIÓN CONTENIDO DE LA MEMORIA COMENTARIOS 0 1 2 3 4 5 6 7 8 9 A B Binario 10100001 01000100 10100001 00100000 01000100 11000000 00101011 00100000 11100010 10000000 00000000 00000000 Nemónico in 01 mov b. la cual carece de operandos. (A)←(Int. sería posible para la ejecución de un programa en cualquier punto.) . el μP entrará es un estado de parada del cual solo saldrá al activarse la línea de RESET. en caso que la instrucción obtenida corresponda a HLT.) . 3. (B)←(A) . (PC) ←(0000) Fig.40. La instrucción JMP tiene como operando la dirección de la próxima instrucción a ejecutar. reset HALT reset HLT Búsqueda Ejecución Fig. (A)←(A+B) . (A)←(A+B) . Modos de operación del microprocesador Con energía aplicada y liberado del estado de reset. Si se permite al μP tener un modo adicional de funcionamiento en el cual se detenga toda operación. (LEDs)←(A) . como respuesta a la ejecución de una instrucción nueva con nemónico HLT.Introducción al Microprocesador 79 de control de la máquina solo dispone de dos modos de operación: búsqueda y ejecución. Sustituyendo la instrucción de salto a al dirección cero en el programa de la figura 3. El modo HALT se comprende mejor haciendo referencia al diagrama de transición de la figura 3. la CPU busca y ejecuta la secuencia de instrucciones en memoria.39. La CPU entrará en el modo de HALT (parada).40. se asegura que el μP cesará de funcionar cuando ejecute la instrucción HLT almacenada en la dirección 9.a mvi 43 add out 02 jmp 0000 .a in 01 add mov b. (A)←(43) . 3. (A)←(Int.

7 muestra el repertorio de instrucciones definitivo del µP. Si tal condición no es satisfecha el programa ejecuta la próxima instrucción en memoria. Los códigos de instrucción son más fácil de manejar si se expresan en hexadecimal. (A)←(A+B) .7. Esto sólo significa que el diagrama de la figura 3. (A)←(A+B) .a in 1 add mov b. Conjunto de instrucciones del µP hipotético. El conjunto de instrucciones del μP con los nuevos miembros MVI dato. Instrucción Operando hex D7 D 6 D5 D4 ADD 20 0 0 0 1 SUB 60 0 0 1 1 IN Puerto 1 A1 0 1 0 1 OUT Puerto 2 E2 0 1 1 1 MOV B.) .B 41 0 0 1 0 MVI dato C0 0 1 1 0 JMP dirección 80 1 0 0 0 HLT 00 0 0 0 0 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 Instrucciones no soportadas En este punto ha finalizado la síntesis de la máquina hipotética y se supone que la tabla 3. Para completar la síntesis de la máquina de 8 bits se debe realizar la interconexión del µP a la memoria y a los puertos de E/S.A 44 0 0 1 0 MOV A. (A)←(Int. Tabla. (A)←(Int. Estas son las instrucciones de salto condicionales en las cuales la ruptura de la secuencia del programa se ejecuta solo si se cumple una determinada condición previa. .43 add out 2 hlt .Introducción al Microprocesador 80 0 1 2 3 4 5 6 7 8 9 A1 44 A1 20 44 B0 2B 20 E2 00 in 1 mov b.41. Antes de proceder a presentar el diagrama final de la máquina se describen un tipo de instrucción que no pertenece al juego de instrucciones del µP sintetizado pero que son de interés práctico. Parar Fig. (B)←(A) . En modo alguno estamos en presencia de una CPU completamente funcional. (LEDs)←(A) .7. (A)←(43) . (B)←(A) .7 presenta las instrucciones que permiten realizar la tarea especificada al inicio de esta sección. 3.30 ilustra como se organizan los componentes de un µP típico y que la tabla 3. En otras palabras la CPU solo cambia el contenido del PC en función del resultado de una prueba que evalúa el cumplimiento de cierta condición. JMP dirección y HLT es el de la tabla 3.) . 3.a mvi a.

La ejecución de la instrucción de suma ADD produce como resultado (A) = 110000002. siendo la bandera CY =0.42. en este caso. el cual forma parte de la arquitectura interna del μP y es accesible por el programador. Registro A Registro B Unidad Lógica y Aritmética Registro de banderas Fig.42 muestra la conexión del registro de condiciones a la ALU.8 Condiciones del registro de banderas. Se produce si: BANDERA ESTADO Acarreo CY = 1 Hay desborde desde el bit 7 del acumulador Acarreo auxiliar AC = 1 Ocurre desborde desde el bit 3 de A Signo S=1 A7 = 1 S=0 A7 = 0 Cero Z=1 (A) = 00000000 Z=0 (A) ≠ 00000000 Paridad P=1 El número de bits en 1 en A es par. El lector puede verificar que no ocurre desborde del bit 7 del acumulador. P=0 La suma de los bits en 1 en A es impar. Los bits de este registro son activados por la ALU de acuerdo con el resultado producido por una determinada operación lógica o aritmética. por ahora se limita el análisis a la función de la bandera de acarreo CY. Los estados que se asignan a las banderas están relacionados. La figura 3. . si se desea realizar la operación aritmética 19110 + 110 = 192 10.Introducción al Microprocesador 81 Las banderas a probar son bits de un registro especial de la CPU denominado registro de condición de estados o registro de banderas. Por ejemplo. Debido a que cuando se describa la arquitectura del μP8085A se insistirá sobre este tema. 3. Tabla 3. Los cinco bits definidos para el registro banderas son los mismos que se encuentran en el microprocesador 8085A. de modo que dependen del contenido del acumulador después de la ejecución ADD o SUB. y los bits de banderas típicos. como se dijo. con el resultado de una operación aritmética o lógica. los valores binarios en los registros conectados a las entradas a la ALU deben ser: (A) = 101111112 y (B) = 000000012. El registro de estados permite la ejecución de instrucciones condicionales.

43.43 add jc 0000 out 02 hlt . el contenido del acumulador es (A) = 000000012.a mvi a.43. si cy =0 . Programa que usa instrucciones de salto condicional El programa de la figura 3. al ejecutar ANA. El resultado de la suma solo se presenta si no ocurre acarreo. a pedir el operando 1. la ALU transfiere al acumulador (A) = 01000010. bit a bit. JC dirección JNC dirección Salto a dirección si CY =1 Salto a dirección si CY =0 Además de realizar operaciones aritméticas la ALU debe estar en capacidad de ejecutar operaciones lógicas. Una suma de números binarios de 16 bits puede realizarse usando a CY para que el acarreo resultante de la suma de dos bytes. si cy = 1 se inicia el programa . (b) ←(a) . El problema estriba en que ADD ejecuta la suma de dos números y almacena el resultado en los 8 bits del A. el mayor número decimal que puede expresarse es (28 . . Posteriormente se detallan aplicaciones de las instrucciones lógicas. operando 1 al acumulador . Las instrucciones típicas de salto condicional y cuya ejecución depende de la bandera de acarreo son. (b) ←(a). la cual realiza la función lógica AND. entre el registro B y el registro A.1) = 25510. Si CY = 1. operando 2 al acumulador . el programa volverá al inicio. (a) ← (a) + (b) . parar Fig. Luego de ejecutar la instrucción ADD. 1 + 1 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 A B 0 0 Recuerde que con un patrón de ocho unos y ceros. la ALU lo indica con CY =1. resultado parcial en b . si cy = 0 se presenta resultado final. a pesar que la solución correcta al problema contiene 9 bits. DIRECCIÓN (hex) 0000 0002 0003 0004 0005 0008 0009 000B 000C 000F 0010 in 01 mov b. se incluya en la adi- . 3. (a) ← (43) . los registros de operandos a las entradas de la ALU contendrán: (A) = 101111112 y (B) = 010000102.a in 01 add jc 0000 mov b. resultado obviamente incorrecto. mientras que el resultado correcto de la suma es 25710: 1000000012 = 1x28 + 0x27 + 0x26 + 0x25 + 0x24+ 0x23 + 0x22 + 0x21 + 1x20 = 25710. si cy = 1 se inicia el programa . (a) ← (b) + (43) .Introducción al Microprocesador 82 Si la operación a realizar ahora es 19110 + 6610 = 25710. Una instrucción lógica típica es ANA. Al ocurrir un desborde del bit 7 del A. muestra en forma sencilla el uso de JC. Si (A) = 11010011 y (B) = 01100010.

Los bits del OC deben extenderse a cuatro (D7-4). El diagrama funcional terminado de la máquina de 8 bits sintetizada se presenta en la figura 3. de datos y el bus interno de la CPU. Fig.44. JC y JNC no se asignaron. de modo que no es posible considerar que los 3 bits más significativos del código de instrucción representan el código de operación. Diagrama final del microprocesador sintetizado. circulan por un bus de datos externo común. donde se incluyen los buses de direcciones.44. Las instrucciones y datos provenientes de la memoria y la información que se obtiene o se entrega a los periféricos de E/S. observe que tres instrucciones adicionales incrementa a 11 el numero de instrucciones que puede ejecutar la CPU. El μP mediante señales de control de lectura y escritura en memoria y puertos determina el destino final de la información. Diagrama simplificado de un sistema μC = μP + Memoria + E/S .Introducción al Microprocesador 83 ción de los dos bytes siguientes. Los códigos de las instrucciones ANA. 3.

45 se presentan los símbolos más usados para representar un bus en diagramas eléctricos. memoria y puertos de E/S.44 está compuesta por unidades funcionales similares a las de una unidad central de procesamiento típica. Un intento de comunicación simultánea creará conflictos y el inevitable deterioro de la información. direcciones o control).Introducción al Microprocesador 84 La arquitectura interna de la CPU de la figura 3.45. se utilizan canales de comunicación comunes para todas las unidades. mientras que la máquina en conjunto constituye un verdadero μC al disponer de CPU. el sentido de conducción (unidireccionales o bidireccionales). de modo que un μC de 8 bits contiene un μP con bus de datos con igual número de bits. Los componentes del microcomputador se comunican por medio de grupos de líneas de interconexión o bus. los buses son de tres tipos: Datos. Es común distinguir la arquitectura de la máquina señalando el ancho de este bus. En la figura 3. Direcciones. y Control. Símbolos de líneas de interconexión El Bus de Datos (D0-D7) es bidireccional pero no puede transmitir en ambos sentidos simultáneamente. y se caracterizan por: el ancho del bus o número de líneas que lo forman. Para contribuir a la reducción del espacio ocupado por el sistema. y desde estos hacia el μP. De acuerdo con la función que cumplen y con el tipo de información que conducen. . Los μPs no usan el mismo principio de los computadores grandes para la comunicación con el exterior. Las señales de entrada y salida al microprocesador. En un sistema con estructura de bus único sólo un dispositivo a la vez podrá transferir información hacia o desde el CPU. El ancho del bus de datos lo define generalmente (el 8088 es una excepción) el formato de las instrucciones y datos que usa la máquina. y el tipo de función que cumplen las señales que portan (datos. 3. Es el canal que permite el flujo de información desde el μP hacia la memoria y los puertos de E/S. Conexión explicita Unidireccional Bidireccional Fig.

Si presenta nivel bajo. La definición de la función que realiza cada uno de los terminales del μP se especifica en la Tabla 3. indicando si la transmisión es hacia o desde la memoria o puerto de E/S. A0-A15 Bus de datos de la CPU D0-D7 Indica que el μP desea leer la localización de memoria o dispositivo de E/S RD seleccionado. debido a que el bus de direcciones es de 16 bits.44. WR IO/M Señala una salida válida de datos en el bus de datos. Además avisa que el bus de datos está disponible para realizar la transferencia.44. . Generalmente está constituido de 10 ó más líneas. Indica que la información presente en el bus de datos ha de ser escrita en la posición de memoria o dispositivo de E/S seleccionado. READY Los primeros microprocesadores de 8 bits (8080.9. Si tiene nivel lógico alto durante la ejecución de las instrucciones IN puerto y OUT puerto. RESET Bus de direcciones del microprocesador. solo conduce información proveniente del μP. dependiendo del procesador. se deja volar la imaginación y se procede a integrar el μP en un encapsulado del tipo DIP 40. Con la intención de realizar comparaciones entre el número y funciones de las líneas de entrada y salida de un μP comercial del tipo de los mencionados. y 6800) que dominaron el mercado se fabricaban en un encapsulado de 40 terminales en dos líneas de 20 pines cada una. Como se mencionó el ancho del bus de direcciones define la capacidad de memoria de la máquina. +5V VCC Tierra VSS Entrada de reloj al microprocesador CLK Entrada que pone en cero el contador de programa. Distingue si la operación de lectura o escritura se realiza sobre la memoria o puerto de E/S.9 Funciones de las señales del μP de la figura 3. y el de la figura 3. indica que la memoria o dispositivo de E/S está listo para recibir o transferir datos. RESET.Introducción al Microprocesador 85 El Bus de Direcciones (A0-A15) es unidireccional. la cual indica la dirección de memoria o puerto de E/S. Z80. Controla el sentido de la transferencia por el bus de datos. El μP tendrá acceso a un máximo de 216 (65536) posiciones de memoria. y READY) lo conforman líneas de entrada o salida a la CPU y lo constituyen las señales que sincronizan las operaciones del μP. IO/M . WR . el procesador esperará un número entero de ciclos de reloj para que READY vaya a nivel alto y completar el ciclo de lectura o escritura de E/S. Tabla. hacia donde debe transferirse o desde donde se obtienen los datos que circulan por el bus de datos. 3. El bus de Control ( RD .

las 8 de datos. son múltiples las omisiones o simplificaciones que se han realizado a lo largo de esta sección in- .2 EL SISTEMA MICROCOMPUTADOR Considerando el modo de operación de un microcomputador práctico. IOREQ .S0 y S1) está destinadas al control del sistema. mientras que las restantes ( IO/M .46 realiza con solo 3: IO/ M . Se puede concluir que el μP desarrollado en forma descriptiva dispone de la mayoría de las entradas y salidas que se encuentran en un μP comercial. WR . tópicos a discutir más adelante. y el reloj del sistema están presentes en todos los μPs mencionados y ocupan 27 terminales del encapsulado. A la derecha se ofrece un diagrama de la CPU donde se agrupan las líneas en los tres buses típicos de un μP. 3. WR . las 2 de alimentación.46 Configuración de terminales y buses del microprocesador. El Z80 por ejemplo usa 4 señales: RD . y MREQ para las funciones que el μP de la figura 3. El bus de control está constituido por 7 señales. BUS DE CONTROL BUS DE DIRECCIONES μP BUS DE DATOS μP Fig. y WR .2. 3. Se ha establecido que un μP de uso práctico debe contar con al menos 10 señales de control para cumplir con todas las funciones relacionadas con para la operación de un microcomputador. exceptuando el control de interrupciones y DMA. RD .Introducción al Microprocesador 86 Las 34 señales del μP se distribuyen en el encapsulado en forma arbitraria como se muestra a la izquierda de la figura 3. RD . Para control de acceso directo a memoria y aceptación de interrupciones un μP típico destina por lo menos 4 entradas. debido a que en beneficio de la sencillez se han omitido ciertas entradas y salidas. los 6 terminales restantes del CI se consideran no conectados. En general los μPs disponen de señales que cumplen funciones similares en formas diferentes. 2 de las cuales (RESET y READY ) se usan para el control de la CPU. Esto significa que alguna señales de importancia están ausentes en el μP desarrollado. Las 16 líneas de direcciones.46.

Un microcomputador requiere un área de memoria capaz de retener los datos aun luego de retirarle la energía. Tal circuito digital sec- . Es común que el espacio de ROM se genere usando un solo circuito integrado. La solución práctica para que la CPU distinga y tenga acceso a solamente la dirección seleccionada consiste en usar un decodificador de direcciones de memoria. lo usual es que aun en aplicaciones simples sea necesario el uso de más de un chip para organizar el subsistema de memoria. En contraposición. de modo que el uso de una memoria con 9 entradas de direcciones acoplada directamente al sistema representa el desperdicio del 99. Esto. puede ser necesario un arreglo de paralelo o serie de dos o más dispositivos. A primera vista pudiese parecer que la solución estaría en usar circuitos integrados con mayor capacidad de almacenamiento. Las direcciones de memoria Sí el dispositivo de memoria SRWM de ½ Kbytes de la figura 3.Introducción al Microprocesador 87 tentando exponer de modo sencillo el funcionamiento de las unidades internas del μP y los dispositivos asociados. También es común que los puertos de E/S del sistema sean tratados como posiciones de memoria con la finalidad de aprovechar la potencialidad del relativo gran número de instrucciones del μP que hacen referencia ala memoria. este espacio contiene el programa almacenado y es conocido como la memoria de solo lectura (ROM). tendrá resultados imprevisibles debido existen dos celdas con la misma dirección. conectando las líneas de direcciones de la memoria a los terminales de dirección correspondientes del μP. o en cualquier otra. debido a que los circuitos disponibles no son de la capacidad que exige las especificaciones del sistema en desarrollo. Con relación a la operación conjunta del μP y la memoria del sistema no se presentaron detalles sobre como el procesador selecciona la posición a la cual desea tener acceso. Un CI de memoria de 8 Kbytes tienen 8192 celdas con direcciones físicas comunes desde 0000H hasta 1FFFH. En μCs reales los procedimientos descritos para el acceso a la memoria y a los puertos del µP no son tan simples como los expuestos.20 se acopla directamente al μP. Un μP de 8 bits con 16 líneas de direcciones puede tener acceso hasta un máximo de 65536 celdas.68 % de la capacidad de memoria del procesador. un intento de leer un dato en la localización 01FFH. se encuentra que las líneas A0-A12 del bus de direcciones del μP estarán conectadas a las entradas correspondientes de ambos chips. En una aplicación que requiera esta capacidad para la ROM y para la RAM. no sería posible la expansión futura de la memoria del sistema. para organizar la zona de memoria de lectura/escritura (RWM) usada para almacenamiento temporal de datos y resultados. o bien porque la longitud de la palabra del CI es menor a 8 bits. pero antes conviene considerar que a pesar que el procesador ve un espacio único para toda la memoria del sistema. Si no se provee al sistema de algún medio para acoplar eléctricamente al bus de datos solo un dispositivo a la vez.

sólo disponemos de una memoria de 512 bytes con una pila interna para retener los datos del programa.47 Localización del área de memoria ROM y RWM en el espacio de direcciones del μP En la máquina hipotética no tenemos memoria ROM. Como solo existe un dispositivo de memoria de 512 bytes el diseño de un decodificador es directo. . cuando en el bus de direcciones esté un valor dentro del rango de direcciones de la memoria y cuando se realice una operación de búsqueda. DIRECCIÓN DATOS 0000 . 5FFF 0010000000000000 . mostrándose en a figura 3. . 0101111111111111 4 K RWM 7000 . . A continuación se diseña el de decodificador de memoria del sistema. . . 0101111111111111 16 K libre 6000 .Introducción al Microprocesador 88 ciona el espacio de 64 Kbytes en bloques de rango especificado y asigna cada una de las particiones a la ROM y a la RWM del sistema de acuerdo con lo establecido en la fase de diseño del sistema. 111111111111111 36 K libre Fig. . como se puede observar en la zona más oscura de la tabla de la tabla 3. . 6FFF 111111111110000 . . . El objetivo es generar una señal de selección del chip de memoria llamada MEM y activa en nivel bajo. 3. sin importar como éste es cargado en la memoria. . . . FFFF 0101111111111111 .47 el correspondiente a un sistema que tiene 8 K de ROM y 4 K de RWM. Una representación gráfica de las zonas asignadas a cada dispositivo o grupo de éstos se conoce como el mapa de memoria del sistema. 1010111110110111 8 K ROM 2000 . . y además durante la realización de una operación sobre la memoria la señal de control IO/ M será cero lógico. . .10. En el rango de direcciones del dispositivo (0000H-01FFH) las líneas A9 hasta A15 están siempre en estado bajo. 1FFF 0010000000000000 . .

3. la dirección en el bus no corresponde a una posición de la memoria del sistema permaneciendo MEM en estado alto. Así mismo cuando IO/ M esté en uno lógico. lo cual ocurre cuando el μP realiza una operación de lectura/escritura sobre un puerto de E/S. por lo cual puede usarse para generar la señal de selección de memoria MEM . Fig.10 Estados de las líneas de direcciones del μP en el espacio de 64 K.48.48 decodificador de direcciones de la memoria RWM de 512 Bytes .Introducción al Microprocesador 89 Esta combinación solo se presenta cuando el μP desea acceso a la RWM. El circuito del decodificador de direcciones de memoria se muestra en la figura 3. la cual se aplica a la entrada de habilitación CS del circuito integrado. Dirección 0000H 0001H A15 A14 A13 A12 A11 A10 0 0 0 0 0 0 0 0 0 0 0 0 A9 0 0 A8 0 0 A7 0 0 A6 0 0 A5 0 0 A4 0 0 A3 0 0 A2 0 0 A1 0 0 A0 0 1 01FEH 01FFH 0200H 0201H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 1 FFFEH FFFFH 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 Se deduce por inspección que si cualquiera de las líneas de direcciones que intervienen en la ecuación está en nivel alto. 3. el estado lógico de MEM será uno. La señal MEM responde a la la ecuación lógica. deshabilitando la memoria. MEM = A 15 + A 14 + A 13 + A 12 + A 11 + A 10 + A 9 + IO/ M Tabla.

11 se deduce por simple inspección el circuito digital para obtener ambas señales. Para extender a 8 puertos la capacidad de la estructura de E/S del μC se usa un CI 74LS139. Como indica la tabla 3. 3. la segunda PS02 para cargar en el registro paralelo de la figura 3. el cual contiene dos decodificadores binarios 2 a 4.11 Estados de las señales de control del μP durante una operación de E/S.15 el resultado de la suma.10. De la tabla 3.49 Circuito de selección de los puertos de E/S El procedimiento usado para identificar los puertos se conoce como método de selección lineal y limita a cuatro (2 de entrada y 2 de salida) el número de puertos posibles de habilitar. 3.Introducción al Microprocesador 90 Las direcciones de los puertos El circuito decodificador de puertos debe generar dos señales: la primera PEO1 para habilitar los buffers que conectan los interruptores de entrada al bus de datos del µP como ilustra la figura 3.11 se resumen los estados de las señales que intervienen en un ciclo de transferencia de datos al puerto de entrada 01 y al puerto de salida 02.2 los dos bits menos significativos del código de instrucción representan la dirección del puerto. Fig. Operación A1 A0 IO/ M RD WR Entrada Salida 1 1 0 1 1 0 0 1 1 0 Como en el sistema solo existen dos periféricos se pueden generar dos señales de selección de puertos: PEO1 para el puerto de entrada 01 y PS02 para el puerto de salida 02. mientras que si es OUT puerto 2 WR va a cero. El circuito decodificador de direcciones de puertos tiene como tarea la identificación y seleccionar el circuito de puerto con el cual el μP intenta establecer comunicación cuando ejecuta las instrucciones IN puerto 1 y OUT puerto 2. Tabla. si la instrucción en ejecución es IN puerto 1 se activa RD . Durante una transferencia de datos hacia o desde un puerto la señal de control IO/ M permanece en estado lógico alto. . En la tabla 3. En ambos casos el número del puerto aparece en los bits A1 y A0 del bus de direcciones.

12 Tabla de estados del G B A Y3 Y2 Y1 1 x x 0 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 0 74LS139 Y0 1 0 1 1 1 La tabla 3. que se supone cumplido. 3.Introducción al Microprocesador 91 Tabla.3 ARQUITECTURA DE UN μP DE 8 BITS MÁS VERSÁTIL El microprocesador hipotético puede considerarse una aproximación aceptable de un μP debido a que contiene las unidades funcionales características de un μP típico de 8 bits. Los puertos de E/S del sistema final son decodificados usando el método de selección lineal Fig.12 indica que con la entrada G está en estado bajo la salida yk estará en nivel bajo si el número entero representado por la entrada B A es igual a k. El autor considera que esta altura del texto el lector conoce los principios básicos sobre la arquitectura y funcionamiento del microprocesador y la forma de combinarlos con otros dispositivos LSI para ensamblar un microcomputador primitivo. No obstante es conveniente aclarar que al ser usado como recurso didáctico para introducir al estudiante en forma amigable y rápida en el mundo de los microprocesadores fue necesario simplificar el análisis e incluso omitir ciertos aspectos operativos fundamentales para el funcionamiento de dispositivos reales. 3. La figura 3. la figura 3.51 ilustra el diagrama del circuito final del μC. Observe que las señales intermedias a las salidas de las puertas NAND ( IOR y IOW ) pueden usarse para la habilitación de puertos en una aplicación que incluya un periférico de entrada y uno de salida. fue introducir en forma resumida la mayor cantidad de tópicos relacionados . Finalmente.50 Decodificador de 4 puertos de entrada y 4 de salida 3.50 muestra el diagrama eléctrico del decodificador de 4 puertos de salida y 4 de entrada. El propósito de este capítulo.

Introducción al Microprocesador 92 Fig.51 Microcomputador de 8 bits con 512 bytes de memoria RWM y 1 puerto de entrada y 1 de salida. 3. .

En estas páginas iniciales se exponen principios elementales como el funcionamiento de la ALU y la forma en que establece comunicación con los registros internos. Los microprocesadores modernos con arquitectura RISC tienen al menos 32 registros internos.52 Arquitectura de un microprocesador típico de 8 bits . Un μP real contiene uno o más acumuladores y un banco de registros para propósito general usados para almacenamiento temporal de datos y como operandos en la ejecución de instrucciones que usen la ALU. S0 y S1 para control de los dispositivos del sistema. Un número reducido de registros internos de uso general representa un serio obstáculo para la escritura de programas eficientes debido a que estos registros permiten a la ALU funcionar a gran velocidad ya que toda transferencia de datos tiene lugar en el interior del μP. IO/M . El microprocesador hipotético presenta ciertas limitaciones ausentes en μP comerciales.Introducción al Microprocesador 93 con el área sin tener que esperar el avance por capítulos para la introducción de nuevos conceptos. solo se especificaron algunas señales para control de la máquina como RESET y READY . En primer lugar tiene solo dos registros internos: el acumulador usado para contener un operando y el resultado en cualquier operación realizada por la ALU y el registro B donde se almacena el segundo operando. hasta conceptos algo más elaborados como la introducción de estados de espera. sin requerirse hacer referencia a la memoria externa. A partir de aquí se reforzaran en forma sistemática y detallada los conceptos aprendidos y se capacita al estudiante para el análisis y diseño de μCs ensamblados usando circuitos integrados y dispositivos electrónicos comerciales. En segundo termino. Fig. 3. y RD . WR .

ambos de 16 bit. Observe que exceptuando el banco de registros y los registros buffers usados para conectar las líneas de datos y direcciones al exterior del μP. El grupo de registros lo completa el Contador de Programa (PC).Introducción al Microprocesador 94 En la figura 3. D. mantiene la dirección tope de un área especial de memoria administrada por programa.52 se presenta un diagrama funcional de un microprocesador de 8 bits con arquitectura similar a un μP comercial típico. todos los demás elementos están contenidos en la CPU de la figura 3. para entender con facilidad el funcionamiento de cualquier microprocesador. al ser los principios de funcionamiento iguales para todo μP (de 8 bits). La sección de temporización y control lógico es una unidad realizada por hardware. La conexión de un registro determinado a la entrada de la ALU lo realiza un multiplexor omitido en el diagrama. En párrafos anteriores se establece que procesador está compuesto de tres bloques fundamentales: un banco de registros. por ejemplo. y un circuito lógico para Incremento/Decremento de Direcciones. El registro de 16 bits Apuntador de Pila (SP). el contenido del PC y del MAR se incrementa en 1. y G.52. y CY.52 tiene un acumulador y un banco de registros de 8 bits para propósito general. F. la cual se describe posteriormente. la cual suma el contenido de los registros A y E. y la unidad de control. AC. el cual es el origen del Bus de Direcciones (A0 . La sección de control tiene como entradas: . Analizar un microprocesador genérico es difícil. el cual permite el enlace automático de las instrucciones del programa. el cual contiene las banderas Z. basta con familiarizarse con el modo de operación de uno. La Unidad Lógico Aritmética se observa a la derecha del esquema. Cada vez que se busca el contenido de una posición de memoria. El MAR se conecta al exterior por medio de un registro buffer de 16 bits. Esto permite la existencia de la instrucción ADD E. generando señales de control que gobiernan toda acción realizada por el μP. Las entradas a la ALU son el registro A y uno de los registros de uso general. y deposita el resultado de la operación en el acumulador. E. denominados: B. llamada el Stack (pila). el Registro de Direcciones de Memoria (MAR). El Registro/Buffer de Datos está conectado al Bus Interno de Datos del μP. El μP de la figura 3. apuntando a la siguiente posición de memoria. La unidad de control usa el reloj del sistema para sincronizar la búsqueda y ejecución de las instrucciones. Aunque cada fabricante produce μPs con arquitectura ligeramente distintas. La ALU también controla el Registro de Condiciones o Banderas (flags).D7).A15). cuya función es sincronizar y controlar todas las operaciones que se realizan dentro de la CPU. C. y sus salidas son el Bus Externo de Datos (D0 . S. De modo que el lector puede considerarlo como una simple extensión de la CPU sintetizada en el capítulo anterior. P. la ALU.

Este μP usa una estructura de bus doble. READY . y señales internas para el control de la ALU y la transferencia entre registros de la CPU. tales como RESET. no obstante puede considerarse que el diagrama de la figura 3. • Líneas externas de control para alterar o interrumpir la secuencia del programa.Introducción al Microprocesador 95 • El reloj del sistema. y • Las salidas de la sección formada por el Decodificador de Instrucciones y el Codificador de Ciclos de Máquina (llamado decodificador de estados en la figura 3. Una arquitectura de este tipo mejora el desempeño del μP porque aumenta la velocidad de ejecución debido a que los operandos y el resultado de la operación se transfieren por vías diferentes. desde el punto de vista funcional. que portan información sobre la instrucción bajo procesamiento. Uno denominado bus de operandos conectado a las dos entradas de la ALU. y otras aun no mencionadas. 3. el otro o bus de resultados conecta la salida de la ALU con los registros internos donde se deposita el resultado de la operación lógica o aritmética.53 corresponde a una sección del μP PACE fabricado por National Semiconductor. y lo que es más importante desde el punto de vista didáctico.53 Arquitectura de bus doble El diagrama de la figura 3. la cual es usada por la unidad de control para generar las señales externas para manejo de memoria y dispositivos de E/S.52 reproduce en forma adecuada. no introduce contradicción alguna con los resultados del proceso de síntesis de la máquina hipotética. estando toda operación sincronizada por el reloj maestro del sistema. Si el bus de . El bus interno de datos Un elemento de vital importancia para distinguir la arquitectura de un μP es el número de buses internos usados para la transferencia de datos entre los registros y la ALU. la estructura interna de un μP. Fig.44). es algo complejo separar los distintos elementos de la CPU en los tres bloques básicos debido a la estrecha relación que existe entre ellos. En general.

Introducción al Microprocesador 96 operandos en la figura 3.54 Arquitectura de bus triple. Al ejecutar la sustracción el resultado A-B debe cargarse en el acumulador. Este modo de operación se destaca por su lentitud. Para ilustrar esta situación considere que la ALU es un circuito combinatorio de modo que responde de inmediato a cualquier cambio en sus entradas. tanto los operandos como el resultado circulan por el bus interno aunque en tiempos diferentes. La baja velocidad de ejecución se debe a que para ejecutar la suma la ALU debe realizar tres transferencias en secuencia por el único bus disponible.52 usa un bus único conectado a las dos entradas de la ALU. dos desde los registros que contienen los operandos hasta cada entrada de la ALU. se obtiene un μP con arquitectura de bus triple. se originan dos problemas serios de sincronización en el interior del μP. Suponga que se carga un valor en el acumulador. Aunque esta arquitectura es sencilla y ocupa poco espacio en el área de silicio del CI. La unidad de control selecciona el registro B y lo conecta por medio del bus interno a la entrada derecha de la ALU. mientras que el principal beneficio que ofrece el uso de un bus simple es la poca complejidad de la arquitectura del μP y la reducida área que ocupa las ramificaciones del bus interno en la oblea de silicio. Se supone que las empresas fabricantes de μPs evaluaron el compromiso entre la velocidad y el ahorro de superficie de integración y optaron por esta última.53 se separa en dos buses de modo que a cada entrada de la ALU se conecte un bus de datos independiente. porque la mayoría de los μPs usan un solo bus interno. Fig. Al existir una sola vía para la transferencia de datos entre los registros y la ALU. Primero. y se ejecuta la instrucción SUB b.54. 3. EL μP de la figura 3. el cual debe estar habilitado. sino que a través del bus . Cuando el resultado de la operación aritmética se transfiere por medio del bus de datos hacia el A. el resultado no solo se almacena en el A. el cual está conectado a la entrada izquierda de la ALU. lo cual representa un verdadero ahorro de superficie de integración. El esquema de tal sistema puede verse en la figura 3. y una para trasladar el resultado al acumulador. presenta problemas de sincronización que afectan la operación de la ALU.

El . Las entradas a la ALU son falsas. Ahora.56 La CPU ejecuta dos transferencias simultáneas por distintas rutas. Fig. implica que en el instante que la suma se deposite en el A. por lo cual contribuirá a la obtención de un nuevo y falso resultado. La solución de ambos problemas se muestra en la figura 3. En segundo lugar. A Entradas falsas ALU Fig. 3. el otro es un acumulador temporal para aislar la entrada izquierda de la ALU del acumulador. Ambos registros TEMP y ATEMP son de uso exclusivo del sistema y son transparentes para el programador. el hecho que la instrucción de resta use al acumulador para almacenar el resultado. con un valor precargado en el acumulador se ejecuta la instrucción SUB B: la existencia de los registros adicionales permite que el μP realice dos transferencias de datos simultáneas.Introducción al Microprocesador 97 interno alcanza la entrada derecha de la ALU y pasado el retardo de propagación de los circuitos que forman la ALU la salida de ésta entrega un resultado distinto a la a la resta (A) . observe que aun cuando el A aísla una entrada a la ALU del bus de datos. la entrada izquierda de la ALU tendrá un operando no deseado.55 Ilustración del problema de sincronización.(B). una implica mover el contenido del registro B por el bus de interno de datos hacia el registro temporal de la entrada derecha de la ALU. para hacer más crítico el problema. 3.56 y consiste en usar dos registros para almacenamiento temporal: uno denominado TEMP separa la entrada derecha de la ALU del bus interno de datos.

3. y todo circuito LSI necesario para una aplicación determinada se conecta a estos tres buses. y de hecho a la entrada izquierda de la ALU. una variante de la ROM denominada. más que diseñar equipos de procesamiento de datos.58 se presenta el diagrama funcional simplificado de un computador basado en un μP. datos. En un μC de propósito general el programa es cargado en esta unidad por medio del teclado. o RWM (Read Write Memory).57. implica la pérdida de la información almacenada en el circuito de memoria. A diferencia de las ROM. Observe que en este flujo paralelo de datos no existe conflicto. En la figura 3. cuyo contenido puede ser alterado por el usuario de la máquina.4 ARQUITECTURA DE UN µCOMPUTADOR ESTÁNDAR Con los diferentes conceptos introducidos es posible establecer el diagrama funcional de un μC estándar. transferir el dato en A al acumulador temporal. También contiene la información sobre los datos y los resultados de la ejecución del programa. es que la memoria del sistema aparece separada en dos bloques: uno corresponde a la Memoria de Lectura/Escritura del sistema. y control. La ROM (Read Only Memory) es la memoria de sólo lectura del sistema. y no es volátil. En μCs para procesamiento general contiene rutinas para el arranque de la máquina. y de control de las unidades de E/S del sistema. lo cual significa que retirarle la energía a la máquina. En computadores personales compatibles con el modelo IBM. estas memorias se programan durante el proceso de producción. las EPROM pueden ser programadas. La única diferencia entre este esquema y el logrado a partir de la síntesis del μC.Introducción al Microprocesador 98 otro. Para completar la ejecución de SUB B. En sistemas pequeños . recordando que desde el punto de vista didáctico el objetivo es resolver problemas típicos del ambiente industrial usando la potencia del μP. de la fuente de alimentación. tales como rutinas de prueba de memoria. El μP dispone de los buses de direcciones. almacena el BIOS (Basic Input Output System)de la máquina. dado que usan diferentes caminos.57. borradas y reprogramadas. como se aprecia en la figura 3. o unidades de discos. Fig. usando equipos de muy bajo costo. 3. la salida de la ALU se lleva al acumulador. ni el usuario ni las instrucciones del computador pueden cambiar su contenido. Este circuito es volátil.

de modo que el estudiante se traslade al mundo real de los microprocesadores. y el modo en que los buses del μP interconectan las diferentes unidades. Esto implica que el programador no puede hacer uso de la técnica de subrutinas en el desarrollo del programa ni usar interrupciones. . La presencia de la RWM en este tipo de μC no es obligada. si la aplicación no requiere el almacenamiento temporal de datos. el de la memoria del sistema. por lo menos conceptualmente. es baja. caso en el que se diseña un μC para realizar una tarea específica. los requerimientos de memoria en la solución de problemas de poca envergadura. el 8085A. el programa de control escrito por el diseñador se almacena en una EPROM (Erasable Programmable ROM) Si se requiere fabricar un gran números unidades. se considera conveniente presentar la arquitectura de un μP real. puede estar ausente. las cuales las programan en durante el proceso de producción. En cualquier caso. Posteriormente se analizaran con más detalle los diferentes tipos de memoria y su modo conexión al sistema. se puede encargar un grupo de ROMs a compañías especializadas. y los circuitos de memoria no son costosos. Conocido el funcionamiento de una CPU genérica y.Introducción al Microprocesador 99 de propósito específico.

Arquitectura de un sistema estándar basado en microprocesador.58.Introducción al Microprocesador 100 Fig. . 3.

1 (a) Foto microscópica del μP8085A. El dispositivo incorpora un generador de reloj interno y es capaz de tener acceso hasta 64 Kbytes de memoria y 256/256 puertos de E/S. el cual era el estándar industrial para la fabricación de circuitos integrados VLSI.1a es una imagen del área de integración de los 20000 transistores MOS de canal N que componen el circuito del μP. durante la década de los 70.1 GENERALIDADES El 8085A de INTEL es un microprocesador de 8 bits para uso general construido usando tecnología NMOS. La figura 4. 4. (b) Encapsulado DIP-40 (b) . 8085AH-1 y 8085AH-2. El 8085A tiene un ciclo de instrucción de 1. mostrado en la figura 4. estando disponibles en versiones más rápidas con códigos 8085A-2. alimentados con una fuente de poder de +5 V. 8085AH. (a) Fig.3 μs. El CI se presenta en un encapsulado tipo DIP-40. Con este dispositivo puede realizarse un sistema microcomputador mínimo usando solo 3 circuitos integrados.Arquitectura y Operación del Microprocesador 8085A 101 Arq ui t e c t ura y O p e ra c i ó n d e l μ P 4.1b.

mientras que el byte de orden alto de la dirección se presenta en las líneas A8-A15.2. En los inicios de los setenta. durante el proceso de producción los chips eran probados usando equipos especiales y costosos para garantizar el correcto funcionamiento del producto final. 4. . 18 salidas. Esto no significa que treinta años atrás no se fabricaran CI de más de 40 pines. El cristal de cuarzo se aplica a la entradas X1-X2. La fuente de poder de +5 V. En esa época. como ilustra la figura 4. Esta señal base es dividida por 2 en el interior del dispositivo para producir el reloj interno que controla todas las operaciones del 8085A. el cual usa un cristal externo de resonancia paralela y frecuencia máxima de 6. El diagrama de la derecha en la figura 4. tales instrumentos sólo podían verificar el funcionamiento de circuitos integrados en receptáculos de hasta 42 terminales. como en la actualidad. 8 son bidireccionales.5 RST 5. En este μP. pero su prueba representaba un proceso engorroso para el fabricante.2. los 8 bits menos significativos de la dirección aparecen en los mismos terminales (AD0-AD7) que el bus de datos. encargándose la señal ALE (Address Latch Enable) de indicar a dispositivos externos cuando la información presente corresponde a datos o direcciones.2. y 2 están destinadas a la alimentación del circuito. Las funciones de estos ocho pines se presentan multiplexadas en el tiempo. X1 X2 RESET OUT SOD SID TRAP RST 7. 12 son entradas.2 indica el sentido del flujo de información en los terminales del 8085. el 8085 no presenta buses de datos y direcciones separados. el 8085A-2 puede operar a 5 MHz con un cristal de 10 Mhz. La razón de la aparente complicación que representa el multiplexado de señales está relacionada con el estado de la tecnología de fabricación de circuitos LSI en la década de los 70. Disposición de los terminales del microprocesador 8085A De los 40 terminales. se hacían de 64 pines. Como ilustra la figura 4.25 MHz. se aplica los terminales VCC (+) y VSS (-).Arquitectura y Operación del Microprocesador 8085A 102 El μP puede ejecutar un conjunto de 74 instrucciones sincronizado por un reloj derivado de un oscilador interno. Una versión avanzada.5 INTR INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 Vss Vcc HOLD HLDA CLK OUT RESET IN READY IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8 8085A Fig.5 RST 6.

si. externo al μP. puertos de E/S y temporizadores. con arquitectura interna de 64 bits y diseño superescalar. Una docena de líneas de control no permitía la integración de todas las funciones establecidas para el dispositivo. estos son: el 8155/56 y el 8355/8755.. En el 8085A se integran las funciones de los circuitos 8224 y 8228. para la CPU? La respuesta es. este último se encargaba de separar el bus de control y el de datos. a la vez que se conectaban directamente a los buses multiplexados del µP. usan 68 terminales. se mantuvo la compatibilidad de programación con el 8080 y de hardware con los componentes periféricos más utilizados en el desarrollo de aplicaciones de µPs. 2 para la fuente de poder. Por supuesto un lector perspicaz pudiese alegar: Al estar multiplexado los datos con las direcciones. es cierto. el generador de reloj (8224). Como segundas fuentes de del 8085 se encuentran: Siemens. NEC. uno LSI y otro MSI. mientras que el Pentium básico. para separar estas funciones. El uso de cápsulas de 40 pines con estructura de buses multiplexados se mantuvo en los μPs de 16 bits 8086 (AD8-AD15) y 8088 (AD0-AD7). y 8 para el bus datos. ocupa una pastilla de 273 terminales. razón por la cual INTEL recurre al multiplexado de las líneas de datos y direcciones del µP. Como resultado de esta estrategia. ¿No se requiere incluir un latch. y Toshiba. también de 16 bits. y el controlador del sistema (8228). es fabricado actualmente por varias empresas. Los nuevos componentes combinaban funciones de memoria. INTEL disminuyó desde quince (con el 8080) a tres (con el 8085) la cantidad de componentes necesarios para un µC mínimo.. El 80186 y el 80188. Hitachi. de modo que basta con conectar un cristal a las entradas X1-X2. AMD.Arquitectura y Operación del Microprocesador 8085A 103 Aunque los µPs fabricados hasta ese momento residían en paquetes tipo DIP40. para disponer de una CPU autónoma. radica en los dispositivos LSI introducidos como periféricos para garantizar la integración del sistema. la construcción de una CPU completa (8080. . Pero. Antes de la aparición en el mercado de este µP. las innovaciones con las cuales INTEL acompañó el desarrollo de su nuevo producto exigía un número mayor de entradas y salidas para cumplir con las especificaciones del diseño. por ejemplo) requería el uso de al menos tres chips LSI: el μP propiamente dicho (8080). los μPs de 32 bits 386DX y 486DX disponen de 132 y 168 pines respectivamente. El μP 8085 fue diseñado para disminuir el número de componentes necesarios para la construcción de un sistema microcomputador típico. solo restan 12 terminales para el bus de control. una de las bondades del 8085. Si se considera que el 8085A requería 2 líneas para el cristal externo. OKI. A la par. Aunque este procesador es un producto INTEL originalmente introducido en el año 1977. necesitándose por lo menos dos circuitos. 16 para el bus de direcciones. los cuales estaban multiplexados en este procesador.

Éstas pueden estar . Flags Registro de Instrucciones (8) Decodificador de Instrucciones y Codificador de Ciclo de Máquina ALU B D H ± (8) (8) (8) C E L (8) (8) (8) Apuntador de Pila Contador de Programa (16) Registro de Dir. INTA INTR RST 5.AD7 Lógica de Control y Tiempo CONTROL ESTADO DMA RESET A0 . GND +5V Buffer Dir X1 X2 Gen. Diagrama funcional del 8085ª En el 8085 están integradas todas las funciones de una unidad de procesamiento central capaz de ejecutar el conjunto de instrucciones del µP. Con el propósito de introducir la arquitectura del 8085 y la manera en la cual se organizan las unidades funcionales en un microprocesador real. se reproduce en la figura 4.4.5 SID SOD RST 6. y constituyen el modelo de programación por excelencia.2 ESTRUCTURA FUNCIONAL DEL 8085A Para entender como funciona un µP es necesario conocer los tipos de registros internos del dispositivo y el modo en el cual se realiza la transferencia de datos entre éstos. Temp. El conocimiento de la función de cada uno y una técnica apropiada de utilización permiten la programación del µP.5 TRAP RST7. El conjunto de los registros y el repertorio de instrucciones son atributos de la arquitectura de la máquina. la selección y asignación de la prioridad de las interrupciones y el control del canal de comunicación serie.3.5 Control de Interrupciones Canal Serie Bus Interno de Datos (8) Acumulador Reg.A15 Bus De Direcciones READY RD WR ALE S0 S1 IO/ M Bus de Control HLDA RESET OUT HOLD RESET IN Bus de Direcciones/Datos Fig. tales como: la generación del reloj. El circuito integrado µP 8085 contiene un número considerable de componentes digitales interconectados para formar unidades funcionales. además de un grupo de funciones adicionales. Reloj CLK OUT Buffer Dir/Dat AD0 .3 un diagrama de bloques del µP.Arquitectura y Operación del Microprocesador 8085A 104 4. tal como es suministrado por INTEL en la hoja técnica del dispositivo.

• La Unidad Aritmética y Lógica (ALU). READY y HOLD. la cual conforman la Unidad de Control del microprocesador. El Apuntador de Pila (SP). la cual puede ser usada como reloj de componentes externos. el Registro Temporal y las Banderas de Estado.Arquitectura y Operación del Microprocesador 8085A 105 constituidas por algunos elementos digitales o por arreglos complejos de puertas lógicas. Como se observa en la figura 4.L) de 8 bits.1 La unidad de control Toda operación realizada por el 8085 durante la ejecución del programa de instrucciones almacenado en memoria. el Contador de Programa (PC).3. tales son: • El conjunto del Registro de Instrucciones. a la misma frecuencia del reloj interno. de 16 bits. • El Banco de Registros de propósito general (B. éstas permiten a circuitos periféricos modificar el modo normal de funcionamiento del µP.H. La lógica de control utiliza esta base de tiempo maestra o reloj del sistema para generar comandos de sincronismo para toda operación interna y externa realizada por el dispositivo.. y señales externas generadas por dispositivos externos a la CPU.2. ocurren como respuestas a señales de control generadas por esta sección del microprocesador. registros y biestables. el Decodificador de Instruccio- nes y la lógica de Control y Tiempo. • Los buffers de datos y datos/direcciones. el Acumulador (A). El µP incorpora un generador interno de reloj. 4.3 solo se muestran las los bloques que ejecutan las funciones básicas del dispositivo. En el diagrama de la figura 4.E. • El control de selección y asignación de prioridad de las interrupciones. las entradas de la lógica de control y tiempo son los terminales del cristal de cuarzo. • El Control del Canal de Comunicación Serie. y el registro de direcciones de memoria (MAR). Las entradas externas a la lógica de control son tres: RESET IN . .D. las salidas de la sección de decodificación de instrucciones y codificación de ciclo de máquina. el cual usa un cristal conectado a las entradas X1-X2 para fijar la frecuencia de oscilación. En esta sección también se libera una salida CLK OUT.C.

4 muestra al registro de instrucciones conectado al decodificador de instrucciones. y que procede a llevar a tercer estado el bus de direcciones. Si esta señal es activada a cero durante una operación de acceso a memoria o puerto de E/S. Este modo de operación es demasiado lento para transmitir cantidades masivas de datos desde un disco o tarjeta de video. el bus de datos/direcciones y algunas salidas de control. El terminal de entrada READY tiene como función permitir el intercambio de información entre dispositivos periféricos lentos y el microprocesador. la lógica de control inicializa el µP cargando cero en el contador de programa. El decodificador de instrucciones transfiere a la lógica de control y tiempo el resultado de la interpretación de la instrucción.Arquitectura y Operación del Microprocesador 8085A 106 En el caso de RESET IN . El 8085 es un dispositivo microprogramado. significa que un dispositivo externo notifica que no está listo para transferir datos. si por un tiempo de al menos tres ciclos de reloj se aplica un nivel lógico bajo a este terminal. . La activación de HOLD (nivel lógico alto) implica una solicitud al CPU para que libere las líneas de datos y direcciones una vez que culmine el ciclo de máquina en desarrollo. de manera que solicita al µP que proceda a entrar en un estado de espera hasta cuando pueda transmitir o recibir la información. La entrada al estado de reset es anunciada al exterior por la activación de la salida RESET OUT. El µprograma está almacenado en una memoria de solo lectura y no es accesible al usuario La figura 4. Una vez culminada la transferencia. el periférico desactivada la señal HOLD y el 8085 recupera el control de los buses. La lógica de control genera una salida HLDA para informar al dispositivo externo que acepta la solicitud de HOLD. el cual identifica la instrucción en ejecución y selecciona el µprograma correspondiente. Este modo de operación es usado por circuitos controladores LSI para realizar transferencias de datos a memoria sin intervención del µP. lo cual significa que en su interior reside un µprograma encargado de trasladar la instrucción depositada en el IR a una secuencia de microinstrucciones necesarias para realizar las funciones ordenadas por el programa. La función HOLD es necesaria porque ninguna instrucción del µP permite el intercambio directo de datos entre dispositivos externos. La entrada restante de control (HOLD) es utilizada por componentes externos para indicar al 8085 que requieren hacer uso exclusivo de los buses del sistema para realizar una operación de acceso directo a la memoria. en el registro de instrucciones y en varios bits internos de control. de modo que toda transferencia de información desde un periférico a memoria debe usar al 8085 como receptor intermedio. El 8085 saldrá del estado de espera cuando READY retorne al nivel lógico alto.

la lógica de control genera las señales de estado IO/M=0. S1=1.4. La sincronización de la transferencia de datos por las líneas de interconexión y la interpretación del estado de las entradas a la CPU. CLK OUT. Según la naturaleza de la instrucción. RESET OUT y HLDA. Durante el arranque del sistema. considere una operación de búsqueda en memoria. . Cuando el µP sale del estado de RESET. Además. ALE.Arquitectura y Operación del Microprocesador 8085A 107 Bus Interno de Datos Registro de Instrucciones Decodificador de Instrucciones y Codificador de Ciclo de Máquina Buffer de Dir/Datos Bus Dir/Datos Lógica de Control y Tiempo Señales Internas de Control E/S externas Fig. RW.4. anunciando que se dispone a realizar una operación de búsqueda del código de operación de la instrucción almacenada en la posición 0000H. puertos de E/S y otros periféricos del sistema. RD. decodificación y ejecución de las líneas de código almacenadas en la memoria. la lógica de control y tiempo tiene la responsabilidad de ejecutar la secuencia de microinstrucciones que controla la búsqueda. la lógica de control emitirá señales internas destinadas a sincronizar la transferencia de datos entre registros. Para entender las funciones de las seis primeras de éstas. S0=1. Sección de decodificación y control del μP Sincronizada por el reloj interno. se encarga de generar señales externas dirigidas al control de la memoria. son también responsabilidad de a lógica de control. una red de RESET automático pone a cero el contador de programa. Las salidas externas del bloque de control son S1. S0. IO/M. o entre éstos y la ALU.

A continuación se incrementa en uno el PC para apuntar a la posición de la memoria donde se almacena el siguiente byte de la instrucción o la próxima instrucción a ejecutar. En este momento se inicia la ejecución propiamente dicha.C. Si la operación fuese de escritura en memoria se hubiese generado un comando de escritura WR. la lógica de control envía a la memoria un comando RD de lectura indicando que el código de operación debe ser trasladado desde la memoria hasta el buffer de datos a través del bus externo de datos. cargará el dato de 16 bits especificado por el operando de la instrucción en el registro par DE. y toda operación adicional es realizada dentro de la propia CPU. El uso adecuado de los registros internos resulta en la escritura de programas eficientes y de rápida ejecución. y de allí al registro de instrucciones para su posterior decodificación. la UC generará todas las señales internas y externas necesarias para la transferencia entre registros.L). Los seis registros restantes (B. Por ejemplo: LXI D. también de 8 bits. Si la instrucción en progreso contiene más de un byte. y HL. debido a que es usado por casi todas las instrucciones aritméticas y lógicas. de modo que las instrucciones de transferencia entre registros y las aritméticas (exceptuando las de suma y resta inmediata) son de un byte. la UC ordenará uno o dos accesos adicionales a la memoria hasta tanto toda la información relacionada con la instrucción sea transferida al interior del µP. uso de la ALU.2.H. son de propósito general y están disponibles para almacenamiento de datos durante la ejecución del programa. Una instrucción corta es procesada con rapidez debido a que el µP debe realizar un acceso único a memoria en busca de la instrucción. 4.Arquitectura y Operación del Microprocesador 8085A 108 El siguiente paso es transferir desde el contador de programa al buffer de datos/direcciones los 8 bits de menor peso de las direcciones (A0-A7). Simultáneamente la UC emite una señal de control ALE para indicar a lógica externa que el contenido del bus multiplexado corresponde a direcciones. El 8085 posee instrucciones que hacen referencia a registros pares. De acuerdo con el tipo de instrucción.E. DE.D. . a los cuales se tiene acceso por medio del bus interno de datos. son necesarios sólo tres bits para identificarlos. al igual que en la máquina hipotética. Una vez que la dirección se estabiliza en el bus. mientras que el byte de orden alto del PC (A8-A15) se carga en el buffer de direcciones. los registros de propósito general pueden ser usados como tres registros pares de 16 bits: BC.3 indica que el 8085 tiene un grupo de registros de 8 y 16 bits. o acceso a memoria o puertos de E/S.2 Los registros internos La figura 4. Siete de estos registros son direccionables y están a la disposición de programador. dato. Para permitir la realización de algunas operaciones con operandos de 16 bits. Al existir 7 registros de 8 bits accesibles por el programador. El acumulador (A) es un registro especial de 8 bits asociado a la ALU.

ésta debe ser cargada en el registro par por el programa. Al final de la ejecución de una instrucción. pueden almacenar la dirección de una posición de memoria a la cual se puede transferir. los registros de propósito general. Cuando el arreglo de registros de propósito general actúa como fuente de una dirección. La dirección de la base de la pila se fija en el inicio del programa.5. 4. el PC es incrementando automáticamente en 1 para apuntar a la siguiente posición de memoria. Registros que pueden alterar el contenido de registro de direcciones de memoria. o desde la cual se pueden obtener datos. otro registro de 16 bits. Bus interno de Datos W B D H Z C E L MAR PC SP Buffer Direcciones Buffer datos/ Direcciones A8-A15 AD0-AD7 Fig. el cual es de 16 bits.5 indica que existen cuatro fuentes posibles para cargar una dirección específica en el registro de direcciones de memoria (MAR). y en la cual se pueden almacenar datos en forma temporal.Arquitectura y Operación del Microprocesador 8085A 109 Una particularidad del arreglo de registros programables es que cuando se tratan como registros pares. Durante la ejecución de un programa determinado los registros ocupados pueden ser liberados y los datos antiguos preservados usando la pila como área de almacenamiento. el SP es incrementado. Instrucciones subsiguientes que hacen referencia a memoria utilizan esta información. o al concluir una búsqueda en memoria. el cual es un registro de 16 bits que mantiene la dirección de la próxima instrucción a ejecutar. transfiere al acumulador el contenido de la posición de memoria cuya dirección especifica el contenido del registro par DE. o decre- . o la dirección de búsqueda del 2do o 3er byte de una instrucción multibyte en proceso. representa la dirección del tope de un bloque de memoria con estructura LIFO manejado por programa. recuperándolos oportunamente. Estas son: el PC. Cuando se ejecuta una instrucción que haga referencia a la pila. el apuntador de pila SP y dos registros W y Z de 8 bits no accesibles por el programador. por ejemplo: LDAX D. La utilidad de la zona de la pila es obvia si se considera que debido al número reducido de registros del microprocesador la capacidad de almacenamiento interno de la CPU puede agotarse rápidamente. EL generador por excelencia de direcciones del μP es el contador de programa. La figura 4. El contenido del SP.

A Reg. y lo interpreta. 4. AND. de 5 bits. el μP busca en memoria el primer byte correspondiente al código de operación de la instrucción.6 el Registro de Estados o Banderas. el cual se almacena en W. el manejo de subrutinas como técnica de programación. y NOT. 4. tal como JMP dirección. En la figura 4.6 presenta a la unidad aritmética lógica del 8085 y sus registros de soporte. Durante la ejecución de la instrucción. S Z AC P CY Fig. para apuntar a la próxima posición de memoria. Concluida la fase de búsqueda. La figura 4.2. Banderas ALU Fig. W y Z. lo traslada al IR. donde la ALU deposita información vinculada con el resultado de una operación aritmética o lógica. Las condiciones pueden ser probadas por programa. uno estará almacenado en el acumulador y el otro en un registro de propósito general.7 Registro de condiciones de estado del 8085A . durante la ejecución de una instrucción de tres bytes. Como ejemplo. el contenido de WZ se transfiere al registro de direcciones de memoria.6. el registro par WZ contiene la dirección de salto. destruyendo el contenido anterior del registro. se incrementa el PC y se busca el segundo byte de la instrucción y se deposita en Z. de uso exclusivo por la unidad de control del μP para el almacenamiento intermedio de datos o direcciones durante la ejecución de una instrucción. se vuelve a incrementar el PC en la búsqueda del tercer byte. por la unidad de control. Se observa en la figura 4. como se explicará más adelante. y el contenido del PC es sustituido por WZ+1. OR Exclusivo.5 se observan dos registros de 8 bits. La unidad aritmética lógica. 4.Temp. El resultado de cualquier operación siempre se deposita en el acumulador.3 La unidad aritmética y lógica La ALU ejecuta operaciones aritméticas o lógicas con números binarios de 8 bits. y rotación del acumulador hacia la derecha o izquierda.Arquitectura y Operación del Microprocesador 8085A 110 mentado. Si la función se realiza sobre dos operandos (puede ser sobre un operando). La ALU puede realizar las siguientes operaciones aritméticas y lógicas: Suma y resta binaria. OR. El SP también permite.

las salidas del buffer permanecerán flotantes para que el dato en el bus externo sea transferido al interior del µP durante una operación de lectura. • El bit de Paridad (P) va a 1 si número de bits en 1 del registro acumulador. en otras palabras CY =1 cuando el resultado no puede ser expresado por 8 bits. Es puesta por instrucciones que usan el bit 7 del acumulador como bit de signo. el µP transfiere el byte alto del registro de direcciones de memoria al buffer de direcciones y el orden bajo del mismo registro se carga en el buffer de datos/direcciones. o abandonarán el tercer estado para que la CPU transmita el dato hacia el exterior durante una operación de escritura. Dependiendo del tipo de operación a realizar con el dispositivo externo. Si no ocurre desborde. como se expuso en párrafos anteriores. el cual debe estar habilitado en modo de salida. En estos casos se permiten números entre -128 a + 127. La dirección permanece estable sobre el bus por un tiempo equivalente a un ciclo de reloj. entonces Z = 0. Debido a que el bus interno es de 8 bits. Es útil cuando se realizan operaciones BCD. • La condición de Acarreo Auxiliar (AC) indica con un nivel alto el desborde desde el bit 3 del acumulador. el µP debe realizar dos transferencias internas para emitir los 16 bits de la dirección. Para cargar el bus externo con una dirección. Si es impar. 4. CY = 0. Al final del ciclo de reloj. P = 0.4 El bus interno de datos El 8085A es un µP con estructura de bus único.2.Arquitectura y Operación del Microprocesador 8085A 111 • La bandera de Acarreo (CY) es activada (1 lógico) cuando el resultado de una operación aritmética produce un desborde del bit 7 del acumulador. si el resultado de operaciones lógicas o aritméticas es cero. permitiendo que alguna lógica externa retenga el estado de las ocho líneas de menor peso de la dirección. • La bandera de Cero (Z) es 1. . es 1. el µP debe usar el bus de direcciones para distinguir el dispositivo con el cual desea comunicarse. Las líneas internas de interconexión están separadas de los buses externos por medio de dos buffers de almacenamiento de 8 bits. la unidad de control lleva a tercer estado las salidas del buffer de datos/direcciones. Durante una operación de acceso a memoria o puerto de E/S. lo cual significa que toda transferencia de información en el interior del dispositivo se realiza a través del bus interno de datos de 8 bits. Estos se denominan: buffer de direcciones y buffer de datos/direcciones. • El bit de Signo (S) se activa si el bit más significativo del resultado almacenado en A. cuyas salidas son de tres estados. Si el resultado es distinto de cero. es par.

Fig. A8-A15 AD0-AD7 ALE .Arquitectura y Operación del Microprocesador 8085A 112 Finalmente. Los contenidos de los registros internos del procesador. Los 8 bits menos significativos de las direcciones de memoria o dispositivos de E/S aparecen en el bus durante el primer estado un ciclo de máquina. La frecuencia de CLK es la mitad de la de la señal en X1 X2. 4. Los 8 bits más significativos de las direcciones de memoria o de dispositivos de E/S. incluyendo el de banderas. Los buses de datos y direcciones y las líneas de control permanecen en tercer estado durante el proceso de RESET. Nunca está en tercer estado. puede utilizarse para Bus de direcciones. Estos tópicos serán discutidos con detalle en capítulos próximos. restablecer los demás componentes del sistema. DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8085 VCC VSS X1 -X2 CLK OUT RESET IN +5V Tierra Terminales de entrada para un cristal de cuarzo o una red LC o RC para activar el reloj interno del microprocesador Salida de la señal de reloj del μP para usar como reloj del sistema. Funciones auxiliares integradas en el 8085 En la próximas dos páginas se presenta una relación completa de la definición funcional de los terminales del microprocesador 8085A.8 se muestran el control de interrupciones y el canal de comunicación series. Permanecen en tercer estado durante el proceso de RESET o en los modos HOLD y HALT.8. ambos conectados al bus interno de datos del 8085. otras adquirirán sentido a medida que el estudiante progrese en la lectura de este trabajo. Entrada que inicializa el contador de programa y los flip flops de habilitación de interrupción y HLDA. El bus de datos se presenta durante el 2do y 3er ciclo de reloj. Es una salida que indica si el contenido del bus AD0-AD7 corresponde a direcciones o datos. Se activa durante el primer ciclo de reloj de un ciclo de máquina y permite usar un registro de 8 bits externo al procesador para memorizar la parte baja del bus de direcciones. RESET OUT Salida que indica que el procesador está siendo inicializado. Muchas de estas señales son conocidas. pueden ser alterados por RESET. en la figura 4. Bus de datos/direcciones multiplexado.

Un nivel bajo en RD indica que el μP desea leer la memoria o dispositivo de E/S seleccionado. Entrada que indica que otro procesador o controlador solicita el uso de los buses de direcciones y datos. Usando la instrucción SIM. Reconocimiento de HOLD. reconocimiento de interrupción o estado HALT. lectura en memoria o en puerto de E/S. Entrada de datos en serie. Señal de lectura. Permanece en tercer estado durante el proceso de RESET o en los modos HOLD y HALT. Si tiene nivel lógico alto durante un ciclo de lectura o escritura. RD . Señal de escritura. 4. Reconocimiento de interrupción. Los datos en la entrada SID son cargados en el bit 7 del acumulador se ejecuta una instrucción RIM. Se utiliza cuando el sistema se comunica con periféricos lentos cuyos tiempos de acceso sean superiores al periodo del dispositivo microprocesador. Después que una solicitud de interrupción ha sido aceptada. Entrada de interrupción no enmascarable. el estado del bit 7 del acumulador es cargado en esta salida. . Es la interrupción de más alta prioridad. AD0-AD7. Permanece en tercer estado durante el proceso de RESET o en los modos HOLD y HALT. el CPU abandona el uso de estos buses una vez finalizado el ciclo de máquina en progreso. y que el bus de datos está listo para la transferencia de información. HLDA vuelve a nivel bajo una vez que la solicitud de HOLD es removida. Tipos de ciclos de máquina y señales de estado IO/M 0 0 1 1 0 1 Z Z Z S1 0 1 0 1 1 1 0 X X S0 1 0 1 0 1 1 0 X X ESTADO Escritura en memoria Lectura de memoria Escritura a puerto de E/S Lectura de puerto de E/S Búsqueda de OP Reconocimiento de interrupción HALT HOLD RESET 1 Ver tabla 4. Salida de datos en serie. escritura en memoria o en puerto de E/S. Salida que indica que el μP ha recibido una petición de HOLD y que los buses entrarán en tercer estado. HLDA INTA TRAP SID SOD Tabla.1. el procesador esperará un número entero de ciclos de reloj para que READY vaya a nivel alto y completar el ciclo de lectura o escritura. esta salida se usa. poniendo en estado de alta impedancia las siguientes líneas: A8-A15. indica que la memoria o dispositivo de E/S está listo para recibir o transferir datos. para activar el circuito que genera la interrupción.S1-IO/M RD WR READY HOLD Son salidas que indican si el ciclo de máquina 1 en progreso corresponde a: Búsqueda del código de operación. e IO / M . en lugar de RD. Un nivel lógico bajo en este terminal indica que el contenido del bus de datos va a ser escrito en la memoria o dispositivo de E/S seleccionado. Si presenta nivel bajo.Arquitectura y Operación del Microprocesador 8085A 113 S0.1. y que el bus de datos está listo para la transferencia de información. WR .

El oscilador LC funciona en forma adecuada para frecuencias hasta 5 MHz. La figura 4. En cualquier caso el valor de la frecuencia de oscilación interna debe estar comprendido entre 1 MHz y 3.3 CONSIDERACIONES DE TIEMPO PARA EL 8085A En la sección 3.1 se trató al µP imaginario como una máquina de estado. Tal discusión reveló aspectos de interés sobre el modo como la CPU ejecuta las instrucciones y el tiempo invertido en ejecutar cada una. Para usar la opción de reloj interno. RS ≤ 75 Ω L Ce Ci Red LC de resonancia paralela f = 1 2π L (C e + C i ) Con Ce ≥ 2Ci para un Δfmin ≈ 10 % 20 pf 10 KΩ Ci Red RC de resonancia paralela f = 3 Mhz Fig. Si se elige está opción. a menos que se use la versión 8085A-2. por ser fundamental para comprender la dinámica del proceso de búsqueda y ejecución de una instrucción. una red RC. . En los casos donde el µP no requiera realizar tareas que involucren medidas o control de tiempo puede recurrirse a una red RC oscilando a 3 Mhz.Arquitectura y Operación del Microprocesador 8085A 114 4. Circuitos para fijar la frecuencia del reloj. el autor estima que una guía sobre el funcionamiento de un µP no puede soslayar este tópico.9 ilustra el modo de conexión para cada una de las posibilidades de uso del generador interno. debe aplicarse a las entrada X1-X2 un cristal de cuarzo. el fabricante no recomienda otro valor de frecuencia. la cual puede considerarse apropiada para algunas aplicaciones. Características del cristal f = 2fclk CL ≤ 30 pf. Con el uso de un cristal de cuarzo se obtiene precisión y una gran estabilidad del valor de la frecuencia del reloj. 4. En el manual del usuario del 8085A se encuentra abundante información sobre aspectos relativos a la sincronización de las señales del 8085 y sobre el número de ciclos de reloj necesarios para procesar cada instrucción. o un circuito sintonizado LC. la cual soporta hasta 5 MHz. CS ≤ 7 pf. Toda operación realizada por el 8085A durante el procesamiento de una determinada instrucción esta sincronizada por el reloj maestro del sistema.125 MHZ. el cual puede ser generado en el interior del dispositivo o suministrado por una fuente externa. No obstante. la tolerancia de la frecuencia será de 10 %. En este último caso.9.

Arquitectura y Operación del Microprocesador 8085A 101 4. Los ciclos de máquina de posible aparición durante la ejecución de una instrucción son: • • • • • • Búsqueda del código de operación Lectura de memoria Escritura de memoria.3. Cada paso de esta secuencia comprende un estado (Ti). Un estado corresponde a un ciclo del reloj del sistema. los cuales se realizan internamente por medio de una secuencia de microinstrucciones almacenadas en ROM.1 El ciclo de instrucción Al igual que el µP del capítulo anterior. M1 Estado CLK M2 M3 M4 T1 T2 T3 T4 T1 T2 T3 T1 T2 T3 T1 T2 T3 Ciclo de Máquina Ciclo de Instrucción Fig. . cuando se aplica potencia al procesador. a menos que el μP sea forzado a entrar. El tiempo necesario para que el µP busque y ejecute una instrucción representa un ciclo de instrucción. Existen otros métodos para modificar el proceso de ejecución normal de un programa.10 se muestra un ciclo de instrucción de cuatro ciclos de máquina. Estados y ciclos de máquina del microprocesador. El microprocesador buscará la primera instrucción en memoria y la ejecutará. tales como las interrupciones o la petición de operación en modo HOLD. Cada uno de estos accesos a dispositivos externos a la CPU constituyen un ciclo de máquina (Mi). Para completar la ejecución de una instrucción. Lectura de puerto de E/S. Este modo de operación se mantiene. 4. necesitándose de 3 a 6 estados para completar un ciclo de máquina. En la figura 4. el 8085A debe realizar de 1 a 5 operaciones de lectura/escritura a memoria o puerto de E/S. Escritura en puerto de E/S Reconocimiento de interrupción. en un estado de parada (HALT).10. esto se logra porque el sistema está provisto de una red para autoreset de la CPU. éste inicia la ejecución de las instrucciones en la posición 0000H de la memoria. por una instrucción HLT. procesando todo el programa hasta su finalización.

requieren un ciclo de máquina único para obtener el OC de memoria y completar su ejecución. LXI H. por ejemplo JMP dirección. En la figura 4. el dato de 16 bits 20FFH. se procesa durante tres ciclos de máquina. el microprocesador asigna los estados de las señales IO/M. Este tiempo es usado para operaciones internas con los registros y la ALU. Algunas instrucciones de un byte. Para ilustrar la secuencia de operaciones necesarias para la ejecución de una instrucción. En el transcurso del primer estado cualquier ciclo de máquina. ambos del tipo de bus inactivo. La tabla 4. Considerando las instrucciones multybyte. considere INX H. El contenido de IR (21H) corresponde al código de operación de la última instrucción ejecutada. como INX rp. ninguna instrucción del 8085A requiere más de cinco ciclos de máquina.Arquitectura y Operación del Microprocesador 8085A 102 • Modo de bus inactivo.2 muestra el estado de las señales de estado y control para cada tipo de ciclo de máquina. En cualquier caso. SEÑALES DE ESTADO SEÑALES DE CONTROL IO/M S1 S0 CICLO DE MÁQUINA RD WR INTA 0 0 0 1 1 1 0 1 Z 1 0 1 0 1 1 1 1 0 1 1 0 1 0 1 0 1 0 Búsqueda del código de operación Escritura en memoria Lectura en memoria Escritura a puerto de E/S Lectura de puerto de E/S Reconocimiento de interrupción Bus inactivo DAD RST/TRAP HALT 0 1 0 1 0 1 1 1 Z 1 0 1 0 1 1 1 1 Z 1 1 1 1 1 0 1 1 1 Durante el ciclo de máquina de bus inactivo no se realizan operaciones con memoria o puerto de E/S.20FFH. La fase de búsqueda del código que identifica a toda instrucción se realiza durante el primer ciclo de máquina M1. usada para cargar en HL. el cual utiliza cuatro o seis ciclos de reloj. también de un byte. S0. S1. excepto el ciclo de búsqueda del código de operación. son utilizados por el µP para realizar operaciones internas necesarias para completar la ejecución de la instrucción. . los ciclos M2 y M3.11 se observa el estado de los registros del µP antes de ejecutar la instrucción. ésta exige tres lecturas de la memoria o ciclos de máquina para obtener el código de operación. Ciclos de máquina del 8085A. 4.2. El número de ciclos de máquina necesarios para completar la ejecución normal de una instrucción depende del total de operaciones de lectura o escritura que se realice a la memoria o dispositivo de E/S y de la complejidad de la instrucción. mientras que DAD rp. la dirección de salto y culminar la ejecución. para informar a dispositivos periféricos el tipo de ciclo de máquina que se inicia. Tabla. En este último caso. la cual produce que el contenido del registro par HL se incremente en 1. En cada ciclo se invierten tres estados.

el cual simula en ambiente WINDOWS la operación de un microcomputador basado en el µP8085.23H. . que una vez procesada la instrucción aritmética. en la figura 4. de la instrucción INX rp. Fig.12 Estado interno del CPU después de la ejecución de INX H. 4. Las figuras mostradas son una copia de la salida del programa MICRO 85. el registro par contiene el valor 2100H y el registro IR mantiene el código de operación. 4.12. pero nuestro interés actual se centra en los detalles de la secuencia de operaciones internas que conducen a la ejecución de una instrucción. Esta es una herramienta de gran valor didáctico y práctico. Registros del CPU antes de ejecutar la instrucción INX H Observe.Arquitectura y Operación del Microprocesador 8085A 103 Fig.11.

VÁLIDA SI BITINTA = 1 BITINTE = 0 HALT = 1 SI no Fig. 4. .13 considerando sólo aquellos sucesos que modifican la transición normal de la ejecución entre los estados T1 y T6.Arquitectura y Operación del Microprocesador 8085A 104 4.13 Diagrama de transición de estados del µP 8085A Para distinguir los modos de operación del µP. a menos que se trate del ciclo de búsqueda.3.13 muestra la sucesión de eventos por los cuales transita el 8085A durante el desarrollo de un ciclo de máquina. Debe recordarse que durante un ciclo de máquina el µP pasa por tres estados. RESET RESET TR RESET T1 HALT HALT T2 READY READY READY HOLD· INTVAL TW HOLD BITHLDA = 1 THALT INTVAL BITHALT= 0 HOLD = 1 SI BITHLDA = 1 no M1 CC=6 SI BITINTA = 1 BITINTE = 0 T3 T4 CC=4 HOLD = 1 no BITHLDA = 1 T6 BITHLDA = 1 SI T5 no no ÚLTIMO CICLO SI HOLD THOLD HOLD BITHLDA = 0 no INT. se analiza el diagrama de la figura 4.2 Secuencia de transición de estados El diagrama de la figura 4. el cual tiene una duración de cuatro o seis estados.

IO / M. en caso que la instrucción tenga más de uno. se inicia un ciclo de máquina de reconocimiento de interrupción. en cuyo caso finaliza en T3. Si existen interrupciones diferidas. se carga uno en el bit de reconocimiento de interrupción BITINTA. procederá al estado T1 del ciclo M1 de la próxima instrucción.13. RD y WR se mantienen flotantes. El 8085A puede abandonar temporalmente THALT cuando la línea HOLD sea puesta en alto por un dispositivo externo en solicitud de acceso directo a memoria (DMA). o del siguiente ciclo. Si HOLD es cero el ciclo de máquina se completa con los estados T5 y T6. Si está en nivel lógico alto. y se desactivan las interrupciones poniendo a cero el BITINTE de habilitación de interrupciones. o de T4 si M1 es de 4 estados. el diagrama de la figura 4. el 8085 se traslada estado T1 del ciclo de búsqueda del código de operación de la siguiente instrucción. indica que última instrucción ejecutada fue HLT. el 8085 permanece inactivo y los terminales AD0-AD7. Si no las hay. el 8085A entrará en un estado de espera TW. atenderá la petición externa y retornará a THALT cuando HOLD vuelva cero. El µP se trasladará al estado THOLD. En este análisis se considera que M1 es el único ciclo de máquina y consta de seis estados. que si el ciclo M1 consta de 4 estados. A8-A15. En el estado T4 el µP captura el estado de la línea HOLD y pone a 1 un bit interno (BITHLDA). cuando el µP sale del estado T6 y no existen solicitudes de interrupción. Si se activa una interrupción válida. Esto también ocurre si el ciclo en desarrollo no es de búsqueda del código de operación. inicia en el estado T1 el ciclo de máquina M1 de búsqueda del código de operación. En T2 se inspecciona el estado de la entrada READY. señalando que finalizó la operación de DMA. el µP deshabilitará el sistema de interrupciones cargando cero en el BITINTE y transitará hacia el estado T1del ciclo M1 de la próxima instrucción. si la entrada HOLD está en 1. donde se mantendrá hasta cuando READY vuelva a nivel alto. Durante el modo de operación HALT. la prueba de la línea HOLD se realiza. después del arranque del sistema. cuando está en uno. el µP transitará hacia T3 y luego a T4. Si por el contrario READY está en nivel bajo. En ausencia de solicitud de interrupción. porque el ciclo en desarrollo es M1. En el siguiente pulso de reloj. Una vez ejecutada la instrucción.Arquitectura y Operación del Microprocesador 8085A 105 Cuando el µP sale del estado de reset. mientras el reloj CLK =1 durante los estados T2 o TW. Después de T6. Observe en el diagrama de la figura 4. si el resultado de la prueba del BITHLDA indica un nivel bajo y el ciclo en progreso es el último o único ciclo de máquina de la instrucción. Solo por la ocurrencia de un evento externo. sólo un comando de RESET permitirá que el µP abandone . Si este es el caso. En T1 prueba un bit interno que. instante en el cual procederá hasta los estados T3 y T4.13 indica que el µP entrará en un estado de parada (HALT). el 8085A podrá salir del estado THALT e iniciar la ejecución de una nueva instrucción. el µP verifica si hay interrupciones pendientes. se examina el bit de estado HLDA. si está en 1 el 8085 entra en un estado THOLD en el próximo pulso de reloj.

cuando la orden de RESET sea levantada. TW.Arquitectura y Operación del Microprocesador 8085A 106 THALT. más que detallar los sucesos que ocurren durante cada estado por el cual pasa la CPU. Debe quedar claro que si la última instrucción ejecutada no fue HLT y si además ningún periférico: solicita estados de espera.14 Diagrama de transición de estados del µP 8085A sin considerar los estados THALT. tanto externas como internas. entrada en el modo de operación HOLD o interrumpe al µP. si se trata de una instrucción con un ciclo de máquina. de un byte. Si la búsqueda o la ejecución de la instrucción requieren más de una acceso a la memoria. Tal situación la describe el diagrama de transición de la figura 4. Con el análisis previo. a continuación se detallan todas las operaciones.13. ni solicitudes de interrupción. RESET RESET TR RESET T1 T2 T3 T4 T6 T5 Fig. cuyo ciclo de instrucción está constituido por un ciclo de máquina de seis estados. Se supone que la instrucción INX H. THOLD. se ejecuta inmediatamente después que el µP sale del estado de RESET y que todo ciclo de máquina Mi se inicia en el estado T1. Retomando el caso de la instrucción INX H. realizadas por el 8085A durante cada estado. En este caso el sistema será reiniciado en TR y procederá a ejecutar la instrucción en la dirección 0000H de la memoria. basado en el diagrama de estados de la figura 4. . 4. éste se trasladará en forma libre desde el estado T1 hasta completar la ejecución de la instrucción en el estado T4 o T6.14. el primer ciclo M1 constará de cuatro o seis estados y los subsiguientes de sólo tres. se pretende mostrar los modos de operación del microprocesador 8085A.

El estado de las entrada READY es capturado en el flanco de subida de T2. Internas: Examina el flip flop de estado HALT. Internas: El código de operación es pasado al decodificador de instrucciones. La información de las operaciones externas realizadas en cada estado del ciclo de máquina M1 durante el procesamiento de la instrucción INX H. Durante T4 de instrucciones de 6T. se activa a uno la salida HLDA y el µP entra en un estado THOLD. transfiere el contenido del contador de programa al buffer de datos/direcciones y al buffer de direcciones. Simultáneamente. el 8085A genera la señal ALE. para informar a dispositivos externos que el contenido del bus AD0-AD7 corresponde a los 8 bits de orden bajo de la dirección. si está en uno el µP se traslada al estado THOLD en el próximo pulso de reloj. La entrada HOLD es examinada y si está en nivel alto se carga uno en el BITHLDA. T4 Externas: Ninguna Internas: El código de operación es interpretado. Si el ciclo de búsqueda de la instrucción en ejecución tuviese cuatro estados. si es uno los buses pasan a tercer estado. iniciaría un nuevo ciclo de máquina en T1. activa en alto. y si está en uno el BITHLDA es cargado con uno. RD pasa a nivel alto. Durante T4 de instrucciones de 4T. IO / M =0. Se detecta el estado del BITHLDA.15. el µP identifica el ciclo de máquina en progreso emitiendo las señales. Internas El contador de programa es incrementado. . al salir de T4. En este punto el µP sabe que en el próximo pulso debe transitar hacia el estado T5 por tratarse de la instrucción INX H. se examina el BITHLDA. S0=1 y S1=1. T2 Externas: El µP activa la señal RD de lectura y coloca en tercer estado las salidas del buffer de datos/direcciones para permitir que el dispositivo de memoria transfiera el código de operación de la instrucción INX H. Para indicar a la memoria la dirección de la posición donde se encuentra la instrucción. T3 Externas: El código de operación de la instrucción es cargado en el registro de instrucciones del µP. si es bajo se introduce un estado de espera. se muestra como un diagrama de tiempo en la figura 4. la entrada HOLD es muestreada.Arquitectura y Operación del Microprocesador 8085A 107 T1 Externas: Al inicio de T1. T5-6 Externas: Ninguna Internas: El registro HL es incrementado.

La hoja técnica del µP señala un ciclo de instrucción de 1. DCX.25 MHz. . de modo que como indica el diagrama de figura 4. Las instrucciones en las cuales se invierte 6 estados durante el ciclo de búsqueda son: CALL. También una versión CMOS de OKI semiconductor liberada en 1998 y con código MSM80C85AHRS. S 1 = 1. En la mayoría de las instrucciones del 8085.28 µs. 4x320 ns = 1. el 8085A-2 tiene un ciclo de instrucción de 0. La función de cada una se describirá oportunamente. el ciclo de búsqueda tiene cuatro estados. El 8085A requiere seis estados para completar la ejecución de la instrucción INX rp. PCHL.15 Ciclo de instrucción (Ciclo de máquina de búsqueda ) para la instrucción INX H (OC=23H). opera a esta velocidad. CALL condicional. En realidad esta información se refiere tiempo que corresponde a la ejecución de las instrucciones de cuatro estados. INX. el 8085A invierte un tiempo de 6 estados x 320 ns/estados = 1.16.14.3. Esto significa que para realizar la operación de incrementar cualquiera de los registros pares. Una versión más rápida. Si un periférico de E/S o un circuito de memoria son lentos comparados con los tiempos estipulados para que el 8085A realice una operación de lectura o escritura. PUSH. el dispositivo externo puede optar por solicitar al µP que pase a un estado de espera por un número entero de periodos de reloj.3 El estado de espera. SPHL. y RET condicional.92 µs. cada estado interno tendrá una duración de 2000/6. en cuya ejecución se invierte un tiempo de 5. operando a 5 MHz. S 0 = 1 PCH PCL A8-A15 AD0-AD7 ALE Indeterminado 23H RD Fig. Si la frecuencia de la fundamental del cristal de cuarzo externo es 6. como indica la figura 4.S0 IO / M IO / M = 0.8 µs.76 µs.3 µs.25 ns o 320 ns. Existen instrucciones de 18 estados. 4.Arquitectura y Operación del Microprocesador 8085A 108 M1 SEÑAL T1 T2 T3 T4 T5 T6 M1 T1 CLK S1. 4. al final del estado T4 la transición ocurre hacia el estado T1 del ciclo de máquina siguiente.

la transición ocurre hacia un estado de espera... y control mantienen los niveles existentes durante T2. TW Externas: Las líneas de direcciones.. Internas Se muestrea la entrada READY en el flanco de subida del estado TW. En su lugar.. excepto que a la salida del estado T2 el µP no pasa a T3. la entrada al estado TW no modifica ninguna de las operaciones externas o internas realizadas durante el desarrollo del ciclo de máquina. al estar la entrada READY activada en nivel bajo..17. 4. T6 T5 En el caso de la instrucción INX H. T2. T3: . Las actividades realizadas por el µP durante el estado TW son las siguientes: T1.. T4: . si se mantiene en nivel bajo se introduce otro estado de espera. ..16 Diagrama de transición de estados del µP 8085A considerando el estado TW.. .. datos. .. El diagrama de tiempos de la ejecución de la instrucción INX H con estado de espera es el de la figura 4.Arquitectura y Operación del Microprocesador 8085A 109 RESET RESET TR RESET T1 READY READY T2 TW READY T3 T4 Fig. T5-6 :.

después que la dirección está estabilizada en las líneas de direcciones. S 0 = 1 PCH PCL A8-A15 AD0-AD7 ALE Indeterminado 23H RD READY Fig.S0 IO / M IO / M = 0. Fig. Si la memoria tiene un tiempo de acceso mayor que tAD.25 MHz. S 1 = 1.18 se muestra un ciclo de lectura de memoria. El tiempo tAD es el lapso del cual dispone un dispositivo externo para cargar un dato válido en el bus de datos. deberá solicitar al µP que . 4. El estado de espera puede ser solicitado por dispositivos de memoria con tiempo de acceso tacc mayor que el tiempo especificado para que el 8085A lea un dato válido. después que el 8085A presenta una dirección válida en las líneas de direcciones.18 Ciclo lectura en memoria.17 Ciclo de instrucción (Ciclo de máquina de búsqueda) para INX H (OC=23H) con estado de espera. especificándose el tiempo tAD (A0-15 valid to valid data in).Arquitectura y Operación del Microprocesador 8085A 110 SEÑAL T1 T2 M1 T3 M1 T4 T5 T6 T1 CLK S1. El fabricante especifica un valor de tAD = 575 ns para un cristal de 6. En la figura 4. 4.

donde N es el número de estados de espera. también generada durante el estado T1. mientras que S0 y S1 estarán en alto. debiéndose pulsar el interruptor paso de la figura 4. No obstante.20.19 permite llevar a la práctica el modo de operación de ejecución de instrucciones por pasos. no es posible ejecutar el programa suministrándole pulsos de reloj a una cadencia lo suficientemente lenta como desearía un diseñador en la fase de depuración de un programa.Arquitectura y Operación del Microprocesador 8085A 111 agregue uno o más estados de espera al ciclo de máquina en progreso. de modo que la salida de la puerta 74LS11 pasará a nivel alto.3. El circuito mostrado en la figura 4. El funcionamiento del circuito de paso simple se entiende mejor si se examina el diagrama de tiempos de la figura 4. El µP cesará toda actividad por la duración de N pulsos de reloj. es posible utilizarlo para detener el programa cada vez que se ejecute una instrucción o un ciclo de máquina. IO / M estará en nivel lógico cero. Una vez que el 8085A sale del estado de RESET. Considere el inicio de la ejecución de un programa después de haber reiniciado el µP. procesa la primera instrucción del programa hasta el estado T2 del ciclo de máquina M1 de búsqueda del código de operación. El objetivo es detener la ejecución de un programa cada vez que se ejecuta una instrucción.5+N). En el flanco descendente de la señal ALE. S0 . Por cada estado de espera. este será ejecutado instrucción por instrucción. . se carga uno en U2A y la entrada READY del 8085 conmutará a nivel lógico bajo. Por tratarse del ciclo de búsqueda. Aunque el concepto de estado de espera fue originalmente introducido para sincronizar la transferencia de datos entre el µP y memorias o periféricos de velocidad baja.T-225 ns.18 para procesar la instrucción siguiente. Durante T1 el µP identifica el ciclo en progreso emitiendo las señales de estado IO / M. Durante el flanco de subida del ciclo T2. el µP examina la línea READY y en siguiente pulso de reloj entrará en un estado de espera TW. hasta cuando se reciba un comando PS (CLKU2B) de paso simple. si utilizando lógica externa se introducen n estados de espera durante el ciclo de búsqueda del código de operación de cada instrucción del programa.4 El modo de operación paso a paso Debido a que el microprocesador 8085A debe operar con un reloj interno con una frecuencia de al menos 500 KHz. Estos modos de operación son de gran utilidad en la fase de desarrollo de un programa. el tiempo tAD tendrá un incremento efectivo de 320 ns. El valor de tAD para cualquier frecuencia del cristal dentro del rango válido está dado por la expresión (2. a la frecuencia especificada. 4. y S1 .

Circuito para paso simple. . 4.Arquitectura y Operación del Microprocesador 8085A 126 Fig.19.

Durante el ciclo de máquina M1. 4. el microprocesador interpreta el código de operación de la instrucción y detecta que debe realizar otro acceso a la memoria en búsqueda de la dirección a la cual debe transferirse el contenido del registro acumulador. el 8085A deben obtener tres bytes desde la memoria del sistema: el código de operación y los dos bytes que identifican la dirección a la cual se debe realizar la transferencia. Considere la figura 4.21. el biestable U2B forzará un cero en U2A.Arquitectura y Operación del Microprocesador 8085A 127 Fig. Para instrucciones de más de un byte. .5 Ciclos de lectura y escritura en memoria y puertos de E/S. repitiéndose el proceso descrito hasta la ejecución de la última instrucción del programa en proceso. el 8085A debe realizar al menos un ciclo de máquina adicional al de búsqueda para obtener todos los bytes de la instrucción y completar la ejecución. ocasionando que la entrada READY regrese a uno. El µP realizará la transición hacia los estados T3 y T4 de M1 y hacia los estados T1 y T2 de la siguiente instrucción.3. donde se presentan los estados y ciclos de máquina necesarios para ejecutar la instrucción STA dirección. 4. Para procesar esta instrucción. En la transición positiva de PS. La ejecución de STA dirección causa que los ocho bits almacenados en el acumulador sean copiados en la posición de memoria especificada por el operando dirección.20 Ejecución de una instrucción de un ciclo de máquina y cuatro estados usando el modo de paso simple.

Como resultado.22 Ciclo de instrucción para OUT 01H (OC=32H). El µP invierte cuatro ciclos de máquinas y un total de trece estados en procesar STA dirección. Los ciclos de máquina de lectura o escritura pueden ser de acceso a memoria o a un puerto de E/S. la información en el registro A es transferida al dispositivo de salida con la dirección especificada por puerto. mientras que en las dieciséis líneas de direcciones se duplica el número de ocho bits del operando puerto. son necesarios para obtener el operando dirección de STA.Arquitectura y Operación del Microprocesador 8085A 128 Fig. 4. mientras que durante M4 se escribe a memoria el byte en el acumulador. La ejecución de la instrucción de dos bytes OUT puerto. 4. carga el contenido del acumulador en el bus de datos. Fig. En el repertorio de instrucciones del 8085A existen sólo dos instrucciones para comunicación con puertos: IN puerto y OUT puerto. En la . Los ciclos de máquina M2 y M3. ambos del tipo de lectura en memoria.21 Ciclos de instrucción de STA dirección.

En ambos casos es necesario aplicar un nivel bajo al terminal. es necesario cargar la dirección de 8 bits del puerto en las líneas de direcciones. El ciclo de instrucción de OUT puerto lo constituyen tres ciclos de máquina distintos. Cada ciclo de máquina es identificado por las señales de estado IO / M. y S 0 . S1 .22 se muestra el diagrama de tiempos de los ciclo de máquina de búsqueda y ejecución de la instrucción OUT 01H. que el soporte físico de la máquina garantice que el µP entre en un estado inicial definido. la dirección PC+1 es presentada en el bus de direcciones. toda la información relativa a la instrucción en proceso está en poder del 8085A y solo resta mover el contenido de A hacia el puerto 01H para completar la ejecución. la dirección en el PC es cargada en las líneas de direcciones y el PC es incrementado para apuntar al siguiente byte de la instrucción. como puede apreciarse en la figura 4. o para restituir las condiciones iniciales. el 8085A ha interpretado el OC y está enterado que debe regresar a la memoria y extraer el número del puerto. Durante el ciclo de búsqueda M1.4 LA SECUENCIA DE INICIO DEL 8085 Cuando se suministra potencia a una aplicación basada en el 8085A. y mantenerlo por un tiempo mayor o igual a la duración de tres ciclos del reloj interno. como se observa en la figura 4.Arquitectura y Operación del Microprocesador 8085A 129 figura 4. El µP activa la línea de lectura RD y el código de operación de OUT puerto (32H) es transferido desde la memoria hasta interior del µP. Estas salidas son generadas al inicio de cada ciclo y mantienen sus niveles durante el transcurso del ciclo de máquina. el µP activa la señal de escritura WR .22. seguido de un ciclo de lectura en memoria para obtener la dirección del puerto.22. . Para que en el ciclo M3 de escritura a puerto se realice la transferencia del byte en el A hacia el exterior del µP. el primero de búsqueda de OC. Finalizado el ciclo de máquina M2. La entrada RESET IN del 8085A se usa con el propósito de llevar a la CPU al estado inicial deseado. y carga en el bus externo de datos el contenido de A. donde es decodificado. Al inicio del estado T2 de M3. En el estado T1 de M2. Durante T3 se completa la transferencia hacia el periférico identificado por los 8 bits altos o bajos del bus de direcciones. 4. si el µP está bloqueado o funcionando en situación de falla. la cual se almacena en el µP. Para convertir el número del puerto en una dirección de 16 bits se repite la dirección (0101H) y se carga en el bus. A la salida de T4 . después del proceso de arranque. es de importancia vital para el funcionamiento adecuado del sistema. y finalmente un ciclo de escritura a memoria para realizar la transferencia hacia el dispositivo externo. una vez que la tensión de alimentación alcance su valor mínimo de operación y que la señal de reloj se haya estabilizado. se activa de nuevo RD y entonces la memoria coloca en el bus de datos el número del puerto (01H).

de modo que después de una operación de RESET la primera instrucción .23 Secuencia de RESET. M1 T1 CLK SEÑAL M1 T2 TR TR TR TR T1 RESET IN RESET OUT Fig. Cuando se detecta el regreso a nivel alto de la línea RESET IN . el µP. Un comando de RESET finaliza la ejecución del programa y lleva a tercer estado los buses de direcciones y datos y las líneas de control. El nivel de la entrada RESET IN es examinado durante cada pulso del reloj. Mientras RESET IN permanezca en cero transcurren nuevos TR y se continúa examinando el nivel de RESET IN . HLDA. y SOD.23. pero no puede asegurarse que mantengan su contenido después de una operación de RESET. 4. READY. y los bits de ciclos de máquina y estados de máquina. el µP entra en el estado de RESET (TR) y ejecuta una secuencia interna Durante el proceso de inicio se pone en cero el contador de programa y el registro de instrucciones y se inhabilita el sistema de interrupciones del µP. tal como indica la figura 4. Cuando el µP sale del estado TR. Todos los bits de control y de estado asociados a las líneas HOLD. Las banderas de condición de estados y los registros internos del µP no son manipulados durante la secuencia de inicio. son cargados con cero. RESET OUT es sincrónica con el reloj CLK y permanece activa durante un número entero de ciclos de reloj.23 muestra el diagrama de tiempos de la secuencia de inicio. la salida RESET OUT vuelve a cero y el 8085A entra en el estado T1 del ciclo de máquina M1 de la primera instrucción del programa. el contador de programa contiene la dirección 0000H. Durante este tiempo se ejecuta la secuencia de inicio. Cuando un nivel bajo es detectado. entra en TR y activa a uno la salida RESET OUT . La figura 4.Arquitectura y Operación del Microprocesador 8085A 130 Como resultado de la aplicación de una señal válida a RESET IN . Esta salida puede usarse para el inicio de circuitos externos del sistema. para notificar al exterior que el µP esta siendo iniciado.

el capacitor C1 aplicará un nivel bajo en la entrada RESET IN .Arquitectura y Operación del Microprocesador 8085A 131 será buscada en esta dirección. Es usual que esta área de la memoria contenga la identificación del sistema.24. Por esta razón conviene que la memoria EPROM de sistemas basados en el 8085A ocupe la zona inicial del espacio de direcciones del µP. una operación de RESET es el único medio para sacar al µP del estado THALT. durante el cual el µP mantiene la información en memoria. tanto en modo automático como manual. Un circuito típico para generar la señal de RESET.24 Circuito de RESET.1 KΩ 8085A 1N914 RESET C1 10μf Fig. Al activarse la fuente de +5V. Por ejemplo. es común insertar una instrucción HLT en un programa para suspender temporalmente la ejecución en espera de una solicitud de interrupción por parte de un periférico. 6. se presenta en la figura 4. En las versiones CMOS del 8085A. por ejemplo MSM80C85A. pero se suspenden las actividades internas a tal punto que el consumo de potencia global se reduce en forma apreciable. Existen otras situaciones en las cuales es necesario forzar el 8085A al estado inicial. A continuación C1 se carga a través del resistor R1 con constante de tiempo τ = R1C1. Reiniciar el µP. existe una forma de operación conocida como modo de consumo bajo (power down mode). La ejecución de la secuencia de inicio permite cargar los componentes internos de la CPU con valores lógicos procedentes para la búsqueda y ejecución de la primera instrucción del programa. Si no ocurre la interrupción. Es obvio que si el dispositivo no es iniciado durante TR. rutinas de detección de fallas y comandos para programar los periféricos y controladores asociados al sistema. El µP se mantendrá en TR hasta cuando . es una de las opciones para salir del modo de bajo consumo. la naturaleza aleatoria de los estados iniciales alcanzados por registros y flip flops internos afectaría en forma severa el funcionamiento del sistema. 4.125 MHz +5V R1 5. iniciándose el estado TR.

de modo que bastará con seleccionarla para que asegure el mantenimiento de RESET IN en cero por un tiempo equivalente al menos al de tres ciclos del reloj. No obstante deben tenerse presente dos condiciones de operación que obligan a prolongar el tiempo de RESET. INTEL especifica que no garantiza. En consecuencia.Arquitectura y Operación del Microprocesador 8085A 132 el voltaje en C1 alcance el valor mínimo reconocido como uno lógico por el circuito disparador de Schmitt de la entrada RESET IN . La figura 4. el capacitor C1 mantiene en nivel alto la entrada de RESET. se lleva a nivel bajo a RESET IN por algunos milisegundos. Si se acciona el pulsador de la figura 2.4 V. 4. En el inicio de tR el µP funciona en condiciones normales y la línea RESET IN está en cero. por razones concernientes a la tecnología de fabricación del dispositivo. o 4. En condiciones normales de operación.75 V. Una vez estabilizado VCC en 4. La rutina de inicio se ejecuta y .75 V. El diodo D1 permite la descarga rápida del C1 al desconectarse al energía.75 V. En segundo lugar. donde t95 es el tiempo transcurrido desde la activación de la fuente de poder hasta cuando VCC = 4. se deja transcurrir un tiempo 10 ms + tR. al final de este periodo se repite el proceso de carga de C1. conviene que durante el arranque se retarde la subida a nivel alto de la entrada RESET IN . especificado en la hoja técnica del dispositivo como voltaje mínimo de operación. La duración de TR es fijada por el valor deτ.24. Primero.25 ilustra la situación descrita. el funcionamiento correcto del µP hasta 10 ms después que la tensión de alimentación VCC se eleve a 4. por un tiempo mayor a t95 + 10 ms. Fig. debe considerarse que el voltaje de alimentación requiere algunos milisegundos para alcanzar un nivel del 95% de VCC.75 V . Este es VIHR = 2.25 Salida de la fuente de poder y señal RESET IN durante el arranque del µP.

En realidad no representa un problema crítico la selección de la constante de tiempoτ. y el 8085A transitará al ciclo de búsqueda de la primera instrucción del programa.Arquitectura y Operación del Microprocesador 8085A 133 el µP entrará al último estado TR. culmina la discusión del tópico de análisis de tiempos iniciada en este capítulo. mantiene a RESET IN en cero (por debajo de 2. durante el cual se detectara un nivel alto en RESET IN . Los diagramas de tiempos correspondientes a los ciclos de máquina de reconocimiento de interrupción y operación en el estado HOLD y HALT. Con la descripción del circuito que hace posible el transito del 8085A hacia el estado TR. . El valor de 51 ms seleccionado para τ en el circuito de la figura 4.24. desde el momento de accionarse el interruptor de la fuente de poder. se analizan en capítulos posteriores.4 V) durante 33 largos ms.

distinguen al dispositivo como una CPU apropiada para uso en aplicaciones de control susceptibles de realizar con máquinas de 8 bits. tales como el sistema de interrupciones y el canal de comunicación serie. así como las eventuales condiciones de alarma sean presentados en la pantalla de un terminal o sean transmitidos por el canal de comunicación serie hacia un microcomputador de mayor capacidad. Los recursos ofrecidos por el 8085A. Debido a que el 8085A es un microprocesador. además de la versatilidad de los circuitos de soporte.El Microcomputador Básico 134 El Microcomputador Básico Para el diseño de un sistema empotrado basado un microprocesador y destinado resolver un problema específico de control. 5. no tiene memoria. considere el problema simple de supervisar los niveles de temperatura en ocho puntos de un proceso usando termopares como sensores. El 8085A puede usarse para construir un microcomputador usando los circuitos de soporte del dispositivo. La selección del tipo de componente a utilizar está determinada por la capacidad de la memoria y el número de puertos de E/S requeridos por la aplicación. o interconectando el microprocesador a circuitos de memoria y puertos de E/S estándares. ni temporizadores internos.1 SISTEMA MCS-85 MÍNIMO Para establecer los componentes mínimos necesarios para construir un sistema de control típico basado en µP. El sistema debe permitir que los valores de temperatura adquiridos. puertos de E/S.1 . todas estas funciones deben ser realizadas por circuitos externos conectados a los buses del microprocesador. En un sistema de cómputo basado en el 8085. Un diagrama de bloques de sistema se muestra en la figura 5. es necesario organizar un sistema microcomputador alrededor del µP.

5.1 Sistema de adquisición de datos. El proceso de conversión se inicia cuando es activada la línea START del CAD. De igual forma debe garantizarse que toda la restricción de tiempo inherente a la adquisición de los datos y control de la planta puede ser superada por el µP.1 proporciona como señal de salida una tensión analógica. En caso que sea necesario disponer de otras salidas análogas. El valor digital presente a la entrada del convertidor digital analógico (CDA) es convertido en una tensión análoga y entregado al proceso. El circuito S/H muestrea la tensión de entrada y la mantiene constante durante el tiempo que dure la conversión. el valor digital equivalente al voltaje análogo desconocido es cargado en . En otros casos. Por medio de las entradas de selección S0-S2 del MUX se determina cual de las tensiones de entrada va a ser muestreada y convertida a digital. y el fin de la conversión lo señala el CAD por medio de la salida EOC. Los circuitos de CAD y CDA son conectados al 8085A. La adquisición. El amplificador incrementa la amplitud y reduce el nivel de ruido del voltaje análogo. después de ser procesada por el amplificador de instrumentación (A) y el circuito de muestreo y mantenimiento (S/H). El multiplexor analógico (MUX) selecciona una de las señales para ser enviada al convertidor analógico digital (CAD). por medio de puertos de E/S de dirección determinada. Cada sensor del sistema de adquisición de datos de la figura 5. Como puede observarse en el diagrama de bloques del sistema. el diseñador debe asegurarse que la capacidad de procesamiento y el espacio de memoria del sistema son recursos suficientes para satisfacer las exigencias impuestas por el problema de control.El Microcomputador Básico 135 Vi MUX S2 S1 S0 A S/H S/H CAD D0-D7 start eoc sensores interrupción salida analógica CDA D0-D7 8085A µC salida serie entrada serie PC Fig. debe usarse un circuito demultiplexor análogo. cuya magnitud es una función no lineal del valor de la temperatura en el punto de prueba. medición y control de temperatura es una aplicación susceptible de ser realizada con un µP de ocho bits.

Para conectar la sección de adquisición de datos al µP. El CDA.2 se observa que las líneas PC4. La salida del CAD se acopla al puerto A. El la figura 5. conectado a un puerto de salida. A. Las funciones de memoria y puertos necesarios para el sistema de supervisión pueden ser suplidas por los circuitos de soporte del 8085A: el 8155/56 integra en el encapsulado 256 bytes de memoria RWM. 2 puertos programables de 8 bits. el µP detendrá el proceso de muestreo poniendo al S/H en el modo de mantenimiento y activará la señal START dando lugar al inicio de la conversión. uno de entrada (Puerto A) y dos de salida (Puertos B y C). mientras que PC1 controla el S/H y PC0 suministra la señal de inicio de conversión. recibe un valor digital desde el µP y lo envía al proceso en forma de una tensión análoga. uno de 6 bits y un contador/temporizador programable de 14 bits.2 Funciones de las líneas de los puertos de E/S. el CAD usará la salida EOC para interrumpir al procesador. el puerto B entrega un valor digital a las entradas de CDA y cinco líneas del puerto C son utilizadas por el µP para el control del proceso de adquisición. reiniciándose el proceso. y S/H. Simultáneamente ordena al circuito S/H que inicie el muestreo de la señal. el número del canal. por el canal de comunicación serie. Este lo convertirá a unidades de temperatura y posteriormente lo transmitirá. hacia un terminal o computador central. Transcurrido un tiempo igual al retardo de los circuitos MUX. son necesarios tres puertos.El Microcomputador Básico 136 el µP. Como respuesta. D0-D7: CAD PA7 PA6 PA5 PA4 PA3 PA2 PA1 PA0 PB7 PB6 PB5 PB4 PB3 PB2 PB1 PB0 Puerto A: Entrada Puerto B: Salida D0-D7: CDA PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 S2 S1 S0 S/H START Puerto C: Salida Fig. Una vez adquiridas las ocho señales de entradas son convertidas en unidades de temperatura y enviadas al canal serie.PC2 se usan para la selección del canal. . 5. Una vez culminada la conversión. para seleccionar cual de las ocho señales va a ser convertida. el µP cargará en memoria el byte resultado de la conversión y procederá a procesar la siguiente entrada. El 8085A presenta en las entradas S0-S2 del multiplexor. El 8355/8755 provee 2 Kbytes de memoria ROM/EPROM y dos puertos 8 bits.

RST 6.3 Dispositivos compatibles directamente con el 8085A.5. resida en la dirección del salto.El Microcomputador Básico 137 En ambos dispositivos está integrado el registro de 8 bits necesario para separar los datos y direcciones del bus multiplexado. El uso del sistema de interrupciones del µP para detectar el final del proceso de conversión de una muestra de la tensión de entrada. Una vez que la tensión de entrada desconocida es convertida a digital. 5. Esta señal conecta a una de las entradas de interrupción del 8085A. Lo usual es que la dirección del vector de interrupción contenga una instrucción de salto incondicional al inicio de la rutina de servicio. el contenido del contador de programa es almacenado en la pila y el control del programa es transferido a una posición determinada de la memoria. el CAD activará la salida EOC de fin de conversión.3 presenta el símbolo lógico de ambos circuitos. No se requieren componentes LSI adicionales para construir la tarjeta necesaria para la aplicación. Para establecer la comunicación se utilizan la entrada SID y salida SOD del canal serie del µP. En el 8085A se integra un circuito transmisor/receptor . simplifica el diseño del sistema. Cuando un periférico aplica un nivel alto a cualquiera de estas entradas una vez que el µP acepta la solicitud. RST 7.5. La adquisición y procesamiento local usando grupos de microcomputadores de 8 bits interconectados a un computador central es una estructura muy usada en control de procesos. Pueden usarse cualquiera de las líneas RST 5. El problema propone el uso del canal serie del 8085A para que el microprocesador se comunique con un microcomputador de mayor capacidad o con un terminal remoto. El programador debe tener la previsión que la primera la instrucción de la rutina que carga en memoria y procesa el dato adquirido. La figura 5.5 o TRAP. Fig.

El transmisor (LM1488) requiere alimentación de ±12V.3 Interconexión RS232C Los circuitos integrados LM1488 y LM1489 pueden usarse como dispositivos de interconexión entre el µP y el canal RS232C. Si el microcomputador o terminal está separado del sistema de adquisición por una distancia superior a 2 metros. el cual ser programado apropiadamente para establecer el enlace. Usando los circuitos de soporte del 8085A. la transferencia no puede ser realizada conectando directamente el transmisor al receptor. los niveles lógicos de 0 y +5V sufrirán un deterioro severo debido a la atenuación introducida por el cable. uno positivo para representar el cero lógico y otro negativo para el uno lógico. Si no se dispone de fuentes de doble polaridad.8 V 0 = +V 1 = -V 1 ≥ 2. 5. el LM1489.El Microcomputador Básico 138 asincrónico primitivo. Computador 8085A SID 1 ≥ 2.0 V 0 ≤ 0. El acoplamiento de la entrada y salida serie al canal RS232C se realiza por medio de circuitos integrados de propósito específico. Una de las soluciones a este problema es utilizar la interfase RS232C.0 V 0 ≤ 0. A esta distancia. debe utilizarse el dispositivo MAX-232. la cual consiste en elevar los niveles lógicos desde 0 y 5 V a valores superiores. también permite el uso de una fuente única al elevar el voltaje de la fuente desde +5 V hasta ±12V. . este circuito además de realizar el cambio de tensión de las señales de transmisión y recepción. se diseña un sistema mínimo para el control de la adquisición y presentación de datos. Para la recepción de datos se usa el LM1489 y para la transmisión.8 V SOD Fig. el ancho de banda del canal y la velocidad de transmisión.

La programación se realiza cargando un patrón de bits específico en el registro interno de comandos. mientras que las líneas de salida del CAD se conectan al puerto A del componente U3. . mostrado en la figura 5. la entrada de control del circuito de muestreo y mantenimiento y la señal de inicio de conversión.El Microcomputador Básico 139 Fig. La selección de los componentes y el cableado de la sección análoga del sistema de adquisición de la figura 5. Los puertos de U2 y el temporizador/contador de U3 no se usan en esta aplicación. Por ahora observe que el µP configurado ofrece recursos suficientes para satisfacer las exigencias del sistema de adquisición.5 y la conexión de los circuitos de interconexión RS232C es directa.4 Sistema microcomputador mínimo con circuitos de la familia MCS-85 El diagrama eléctrico final de la tarjeta es el de la figura 5. se realizará en un capítulo posterior. del 8156. La salida de fin de conversión se aplica a la línea de interrupción RST 6. solo se requiere que la fuente de poder del sistema tenga tensiones de salida de ± 12 V.2. Al puerto B del mismo componente se acopla el CDA y por las líneas PC0-PC4 del puerto C de U3 se generan las señales de selección del canal del multiplexor analógico. Las funciones asignadas a los puertos determinan que el puerto A del 8156 debe ser programado como entrada y los puertos B y C como salidas. El programa de la aplicación reside en los 2 Kbytes de memoria EPROM de U2.4. 5.1.

60K-62K. como señala la tabla 5. después de aplicarse potencia a la tarjeta.. lo cual representa 16 bloques de 2Kbytes. durante una operación de escritura o lectura en memoria o puerto de E/S. Según el tipo de operación en progreso. Como se explicó con anterioridad. Para situar los 2 Kbytes de la EPROM en el espacio de memoria de 64K del 8085A. 12-14K.4. El mecanismo usado para decodificar la memoria debe asegurar que no exista la posibilidad que dos posiciones de memoria sean seleccionadas simultáneamente. 4-6K. El proceso de adquisición se inicia una vez que el µC sale del estado de RESET. debe habilitarse el 8355. no se requieren estados de espera por lo cual se mantiene la entrada READY en nivel alto. El µP completará la lectura o escritura con independencia que el origen o destino de la información sea el deseado por el programador. CE 2 es forzada a uno lógico. El fabricante del 8085A recomienda llevar las salidas WR y RD a +5V usando resistores. 16-18K. el 8755 será seleccionado cada vez que la línea A11 esté en nivel bajo. Aunque el modo de operación y de programación del 8155/56 y del 8355/8755 se discute en el capitulo 9. se conecta la línea de dirección A11 a la entrada habilitación CE1 mientras que la otra entrada de selección. Debido a que el tiempo de acceso de la RAM del 8156 y de la EPROM del 8755 es de 400ns.. Esto no lo muestra el diagrama de la figura 5. escribirá un dato sobre el bus AD0-AD7 o leerá el contenido del mismo. el µP identifica la posición de memoria o el puerto en acceso colocando su dirección sobre el bus de direcciones y activa la salida WR o RD . se tienen dos áreas de memoria física: 2048 bytes correspondientes a la EPROM del circuito 8755 y 256 bytes de la sección de memoria RWM del 8156. Cuando varios circuitos de memoria son conectados al sistema. en esta sección conviene establecer como está distribuido el espacio de memoria del 8085A. cuando una dirección de los dos primeros Kbytes (0000H-07FFH) del espacio de direcciones se presente el bus. cada dispositivo debe ser habilitado para una zona particular del espacio de memoria..4. para un total de 32 K. pero en realidad el 8355 será seleccionado cada vez que el bus contenga una dirección comprendida en los rangos 0-2K. 8-10K. .El Microcomputador Básico 140 Las entradas de interrupción no usadas son llevadas a nivel bajo al igual que le entrada HOLD.1 de decodificación de direcciones.. En el caso del sistema de supervisión y presentación de temperaturas. Debido a que el circuito 8755 es habilitado cuando CE1 = 0 y CE 2 = 1 . Con el esquema seleccionado se satisface tal condición. El nivel lógico de la salida IO / M determina si el acceso se realiza a una dirección de memoria o a un puerto de E/S. Debido a que el programa reside en la EPROM. para evitar que cuando estén en tercer estado se produzcan selecciones falsas de dispositivos. La selección de los circuitos de memoria y puertos de E/S se realiza usando el método de selección lineal. según establece la interconexión de los componentes en el diagrama eléctrico de la figura 5.

1 1 A3 A2 A1 A0 0 0 . x x x x . 1 1 0 0 . es suficiente con garantizar que no existirá conflicto entre las posiciones de memoria de los dos circuitos existentes. El circuito 8755 tiene cuatro registros internos: el puerto A. En la tabla 5. 5. 1 1 0 0 . 1 1 0 0 . 0 1 0 1 . los puertos de E/S del 8755 solo podrán se seleccionados cuando la línea de direcciones A11 esté en nivel bajo. x x 0 0 . El 8155 es seleccionado cuando la línea A11 está en nivel alto.El Microcomputador Básico 141 Tabla. x x x x . Considerando de nuevo como cero la condición indiferente. 1 1 0 0 . x x x x . x x 0 0 . x x x x . Tabla. 1 1 x x . uno para cada puerto. 0 1 Para cualquier dirección en esta zona. 1 1 0 0 . Observe que esto lo determina la condición indiferente de las líneas A12-A15. Si asignamos un nivel bajo a estas líneas y se tiene la precaución que ningún otro dispositivo ocupe las direcciones señaladas se puede programar el µC suponiendo que el rango 0000H07FFH lo ocupa la EPROM.1 Espacio de memoria ocupado por las memorias EPROM y RWM A15 A14 A13 A12 A11 A10 A9 A8 x EPROM (2K) x . x x A7 A6 A5 A4 0 0 . 1 1 0 0 . Al igual que ocurre con la sección de la memoria EPROM. Como el µC está dedicado a una aplicación específica. 1 1 0 0 . 1 1 0 0 . 1 1 0 0 . lo cual ocurre para los restantes 32K del espacio total de memoria. el puerto B y dos registros de programación. la zona de memoria donde está situada la RWM está comprendida desde 0800H hasta 08FFH.2 se presenta la asignación de direcciones para los registros de E/S del 8755. 0 0 1 1 . La dirección particular de los puertos la especifica las líneas del bus multiplexado AD0-AD1. 1 1 0 0 . 1 1 0 0 . 1 1 0 0 . 1 1 x x . 1 1 0 1 . x x x x RWM (256 bytes) . la línea A11 está en cero.2 Direcciones de puertos de E/S para el 8755 Dirección del Puerto de E/S AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 x x x x x x 0 0 x x x x x x 0 1 x x x x x x 1 0 x x x x x x 1 1 Registro selccionado Puerto A de E/S Puerto B de E/S Registro de dirección de dato del puerto A Registro de dirección de dato del puerto B . x x 0 0 . 1 1 x x . x x x x . x x x x . 5. 1 1 0 0 .

se obtienen para los puertos las direcciones especificadas por la tabla 5.6 Patrón de bits del número de puerto para el 8156 La tabla de asignación de direcciones para la sección de E/S del 8155 se ofrece en la tabla 5. tal como indica la figura 5. los puertos de E/S: A.5 Patrón de bits del número de puerto para el 8755 El circuito 8155 tiene seis registros internos. 5. y dos registros para programar el temporizador. Cuando se ejecuta una de estas instrucciones.5. Cuatro de éstos corresponden a la sección de E/S del dispositivo: el registro de comando para programar los puertos. x x x x 0 x AD1 AD0 Fig.5 y 5.6. El uso de IO / M también determina que la lectura o escritura en un registro de E/S solo pueda realizarse mediante la ejecución de una instrucción IN puerto o OUT puerto. B y C. .3. Tabla. 5. el número del puerto es duplicado sobre las 16 líneas de direcciones.El Microcomputador Básico 142 El estado lógico de la señal IO / M distingue cuando se solicita acceso a una posición de memoria o a un puerto. el operando puerto de IN y OUT debe ser especificado como indica la figura 5. Aunque los puertos de E/S del 8755 no se usan en el sistema de adquisición. x x x x 1 AD2 AD1 AD0 Fig. El estado lógico bajo del bit 3 del número del puerto.3 Direcciones de puertos de E/S para el 8156 Considerando una vez más como cero. sus direcciones también se indican. garantiza que A11 estará en cero. Para el acceso a uno de estos registros la salida A11 deberá estar en uno lógico y la dirección particular de los puertos la determina las líneas AD0-AD2.4. las condiciones especificadas como indiferente en los patrones de bits de las figuras 5. Debido a que la línea de dirección A11 debe estar en cero.6. 5. los cuales son tratados como puertos de E/S.

exceptuando el hecho que el circuito es seleccionado aplicando un nivel bajo en la entrada de habilitación CE .8. es posible acoplar circuitos convencionales de memoria o puertos al 8085A siempre que se separen las ocho líneas me- . deberán conectarse componentes adicionales al microprocesador. En realidad el trabajo se limita a conectar terminal a terminal los 3 dispositivos. puede ser preferible apelar al uso de dispositivos estándares. pueden usarse circuitos 8755 y 8156 adicionales y utilizar las líneas de direcciones A12 hasta A15 para seleccionarlos. como sugiere la figura 5. 5. quedando como responsabilidad del programador reconocer las áreas válidas de memoria. Si una aplicación exige mayores recursos que los ofrecidos por el sistema mínimo. Otra posibilidad de expandir el sistema MCS-85 mínimo se muestra en la figura 5. Cuando se considere necesario. El uso de los circuitos de soporte del 8085A se recomienda para sistemas que requieran poca memoria. Cuando se usa el método de selección lineal para habilitar varios dispositivos. En la medida que se incrementen las exigencias de memoria o de puertos de entrada y salida. las áreas de memoria asignadas a cada uno de los chips no corresponden a bloques contiguos.4 Direcciones de los puertos de E/S Puerto A 00H 8755 Puerto B 01H DDR A 02H DDR B 03H RC/S 08H 8156 Puerto A 09H Puerto B 0AH Puerto C 0BH T/C bajo 0CH T/C alto 0DH Se ha mostrado que el diseño un µC usando el 8085A y sus circuitos de soporte.7. Este obstáculo puede ser superado usando circuitos decodificadores.El Microcomputador Básico 143 Tabla. debido a secciona por la mitad el espacio disponible de memoria por cada línea de dirección usada como señal de habilitación. Los circuitos de soporte del 8085 simplifican en forma notable el diseño de un sistema µC debido a que están diseñados específicamente para conectarse al bus multiplexado del µP. Otra desventaja de la selección lineal es que limita el número de circuitos posibles de conectar al µP. En tal situación deberá usarse un registro externo de 8 bits para demultiplexar el bus de direcciones /datos.2 INTERCONEXIÓN DEL 8085A CON DISPOSITIVOS CONVENCIONALES. es una tarea sencilla. 5. Para aplicaciones que exijan capacidad de memoria mediana o grande. El dispositivo 8155 cumple funciones iguales que el 8156.

5.7 Sistema expandido con selección usando decodificadores 3 a 8 . Fig. cualquiera de las técnicas de selección expuestas en la sección anterior pueden ser utilizadas para la habilitación de componentes estándar.El Microcomputador Básico 144 nos significativas de las direcciones del bus AD0-AD7. Una vez que se dispone de las 16 líneas de direcciones.

WR y RD .9 Sistema 8085 usando componentes externos convencionales . A0-A15 A8-A15 A0-A7 8085A ALE LACTH EPROM RWM Puerto de Entrada Puerto de Salida D0-AD7 RD WR MRD Decodificador MWR IORD IOWR IO/M Fig. El 8085A no tiene señales de control individuales para indicar a circuitos de memoria o puertos que se dispone a iniciar una operación de lectura o escritura.El Microcomputador Básico 145 Puerto A Puerto B (8) (8) Puerto A Puerto B (8) (8) Puerto A Puerto B (8) (8) Puerto A Puerto B Puerto C (8) (8) (6) Puerto A Puerto B Puerto C (8) (8) (6) Fig.8 Sistema MCS-5 expandido. 5. Estas funciones las cumple en conjunto las señales IO / M . 5.

11. 5. Las salidas Q0-Q7 del 74LS373 siguen el valor de las entradas correspondientes AD0-AD7. En la figura 5. 74LS373 ALE G 8085A AD0-AD7 D0-D7 Q0 . destacándose el registro latch y una lógica para generar las salidas de lectura/escritura. Para generar las salidas de control para la lectura y escritura en dispositivos convencionales de memoria y de puertos de E/S.9 se observa el modo de conexión del 8085A a dispositivos externos estándar.Q7 A0-A7 OC D0-D7 Fig. estas salidas pueden combinarse para obtener señales de lectura y escritura correspondientes. .10 se muestran las conexiones necesarias para realizar la demultiplexión del bus. y capturan el último valor de las entradas cuando G vuelve a cero. Conectando la salida ALE del µP a la entrada G del registro se garantiza la retención de los ocho bits de menor peso de la dirección. De modo que se puede por medio del lacth capturar los ocho bits menos significativos de la dirección generada por el µP para que estén disponibles durante la duración de todo el ciclo de máquina. La demultiplexión del bus AD0-AD7 se realiza usando la salida ALE como señal de reloj de un registro convencional de 8 bits. Es conocido por el lector que la salida ALE es activada a nivel alto al inicio del estado T1 de todo ciclo de máquina. se utiliza la lógica discreta de la figura 5. cuando la línea G está en nivel lógico alto. En el diagrama de bloques de la figura 5.10 Demultiplexión del bus de direcciones/datos del 8085A.El Microcomputador Básico 146 Para el control del acceso a memoria y puertos convencionales. como medio de notificar a dispositivos externos que el bus AD0-AD7 contiene información correspondiente a direcciones.

27512 y 271024 con capacidades desde 2Kbytes hasta 128 Kbytes y con velocidades desde 450 ns a 45 ns. 5. se deben seleccionar los dispositivos de memoria y de E/S a utilizar. se requiere un circuito de memoria programable.13 se presenta la distribución de terminales del circuito.11 Decodificador de señales de lectura y escritura en memoria y E/S El diagrama eléctrico del µP 8085A. El dispositivo se presenta en un encapsulado de 24 pines y en la figura 5. que pueda ser eventualmente borrada. 2732. 27256. . disponibles para satisfacer exigencias de cualquiera aplicación. Para sustituir la sección de memoria EPROM del dispositivo 8755 se elige el circuito integrado con código 2716. el cual es una EPROM con una capacidad de 2 Kbytes y un tiempo de acceso igual a 450 ns. 27128. 2764.1 La memoria de programa Para almacenar el programa de control del sistema de supervisión de temperatura. La capacidad de almacenamiento del dispositivo debe ser de 2048 bytes y con tiempo de acceso inferior a 575 ns. A continuación se procede a seleccionar la memoria de programa y de datos y el circuito integrado de puertos de E/S. Las EPROM más usadas en aplicaciones con µPs son la 2716. En el mercado electrónico existe una extensa variedad de memorias EPROM. para la versión más lenta.2.El Microcomputador Básico 147 Fig.12. Debido a que el objetivo es diseñar un sistema mínimo basado en el microprocesador 8085A pero que use componentes externos estándar. listo para ser interconectado a circuitos de memoria o de puertos de E/S convencionales se presenta en la figura 5.1. Las memorias EPROM son un tipo de ROM que pueden ser programadas y borradas por el usuario. y sea capaz de realizar las tareas de control del sistema de supervisión de temperatura de la figura 5. 5.

5.12 Unidad de proceso central de un microcomputador clásico .El Microcomputador Básico 148 Fig.

13 Distribución de terminales de la EPROM 2716.8 Vmáx VIH : TTLalto 2. Durante el proceso de programación de la memoria.El Microcomputador Básico 149 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND VCC A8 A9 VPP OE 2716 2K x 8 A10 CS/ PGM O7 O6 O5 O4 O3 A0 – A10 O0 . El circuito integrado código 2716 tiene 11 líneas de direcciones (A0-A10) para brindar acceso a las 2048 posiciones de la memoria. MODO Deshabilitar Lectura Espera Programar Verificar Programa Inhibir Programa OE VIH VIL x CS / PGM VPP +5 +5 +5 +25 VCC +5 +5 +5 +5 +5 +5 SALIDAS Z DATOSsalida x VIL VIH VIH VIL Z DATOSentrada DATOSsalida VIH VIL VIH VIL VIL +25 +25 Z VIL : TTLbajo 0. Como ilustra la figura 5.5. y 8 salidas de datos D0-D7. Tabla.5 Modos de operación de la EPROM 2716. 5. ambos terminales se conectan a +5 V.14.O7 Direcciones Salida de Datos Habilitar Salida OE CS / PGM Selección de chip/ Programar Fig. para obtener en las salidas D0-D7 el contenido de una posición de la 2716. el terminal Vpp debe estar a +25 V.0 Vmín Z: Alta Impedancia La EPROM tiene dos entradas de alimentación: VCC y Vpp. En funcionamiento normal. los terminales de habilitación de salida OE y de selección de chip CS deben estar en estado cero. 5. Un . El modo de operación lo establece las 2 entradas de control ( CS y OE ). de acuerdo con lo indicado en la tabla 5.

respectivamente. y con independencia del nivel de la entrada de habilitación de salida OE . La entrada CS se usa para seleccionar la memoria y OE para habilitar la presentación de los datos en los terminales de salida.El Microcomputador Básico 150 nivel alto en cualquiera de estas entradas colocan las salidas de los buffers en estado de alta impedancia. quedando sin energía el decodificador de fila. CS . los buffers de salida y el multiplexor de columna. Un ciclo de lectura de la 2716 se muestra en la figura 5.15. la línea CS permite controlar la potencia consumida por la 2716. Fig. a continuación se selecciona la memoria y se habilitan los buffers de salida llevando a cero las entradas CS y OE . y está caracterizado por un gasto total de potencia que corresponde a una fracción (25%) de la necesaria para la operación normal del chip. La entrada de selección de chip. 5. El proceso de lectura de la EPROM se inicia con la aplicación de una dirección válida a las líneas A0-A10. Transcurrido el tiempo de acceso. cumple una función doble de control. Este modo de operación se conoce como de consumo bajo o espera. se remueve la alimentación de los componentes internos de la memoria.14 Estructura interna de la EPROM. Además del uso típico de seleccionar el circuito entre un grupo de dispositivos de memoria con salidas conectadas a un bus común. . el dato almacenado en la posición escogida se presenta en las líneas O0-O7. Cuando CS es llevada al nivel lógico uno.

se aplica a la entrada de habilitación de salidas OE .16.4. Tiempo de habilitación de salida (Output Delay from CS ) 450 ns máximo Retardo entre la aplicación de la señal de selección de chip CS y la salida de datos válidos Output enable to output float 120 ns máximo Tiempo que transcurre desde la activación de la entrada OE hasta que existe un dato de salida válido.2. se usa selección lineal para situar la 2716 en la misma área de memoria que la ocupada por la sección de EPROM del 8755 del µC de la figura 5.15 Ciclo de lectura de la EPROM 2716 Características AC tACC Tiempo de acceso (Access Time) 450 ns máximo Espacio de tiempo transcurrido entre la aplicación de una dirección estable y la aparición de los datos en la salida de la memoria. MRD . Output enable high to output float 100 ns máximo Tiempo desde la supresión de la entrada OE hasta cuando las salidas van a estado de alta impedancia. .2 La memoria de datos Para suplir la zona de memoria volátil se usa una RWM estática 6116 de 2 Kbytes. 5. 5.El Microcomputador Básico 151 DIRECCIONES Dirección valida CS tCE OE tOE tACC SALIDAS tOF Datos validos Fig. La línea de dirección A11 se conecta a CS y la salida de lectura en memoria. tCE tOE tDF Como se observa en la figura 5. en lugar de los 256 bytes del 8156.

5.El Microcomputador Básico 152 Fig.D7 CS OE WE Direcciones E/S de Datos Seleccionar Chip Habilitar Salida Habilitar Escritura Fig. Tabla. 5.6 Modos de operación de la RWM 6116. 5. MODO Lectura Escritura Deshabilitar Espera WE VIH VIL VIH x CS VIL VIL x VIH OE VIL x VIH x D0 –D7 DATOSsalida DATOSentrada Z Z .17 Distribución de terminales de la RWM 6116.16 EPROM 2716 decodificada para el rango 0000H-07FFH A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 6116 2K x 8 GND VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 A0 -A10 D0 .

Las líneas de control CS y OE funcionan en forma idéntica que en la EPROM 2716. tWC DIRECCIÓN tCSW CS tAS WE tWP tAH tDS D0 . Una operación de escritura se inicia con la aplicación en las líneas A0-A10 de dirección de la posición donde se almacenará el dato. Para explicar como se almacenan los datos en la memoria. y un intervalo tDH después. Al colocarse el dato en los terminales de entrada. la dirección debe mantenerse válida durante un tiempo tAH.18 Ciclo de escritura de la RWM 6116 Cuando las entradas de selección y escritura van a nivel alto. El ciclo de lectura de una celda de memoria de la RWM es similar al descrito para la EPROM.18 el diagrama de tiempos de un ciclo de escritura. para permitir que la memoria decodifique la nueva dirección. mientras que la entrada WE es la señal de escritura de datos.D7 tDH Fig.El Microcomputador Básico 153 La memoria estática 6116 dispone de 11 líneas de direcciones A0-A10 y 8 terminales para E/S de datos. El tiempo de acceso de la versión más lenta del dispositivo es de 250 ns. La duración del pulso bajo de la entrada de selección de chip CS debe ser al menos tCSW para asegurar la selección de la celda mientras que el ancho del pulso de escritura WE debe ser mayor o igual a tWP para garantizar que la información se coloca en la dirección seleccionada . antes de la activación de las señales de control CS y WE . D0-D7. se muestra en la figura 5. Si esta restricción es violada. el dato en D0-D7 se almacena en una posición con dirección imposible de predecir. que las entradas de selección de chip CS y habilitación de escritura WE sean removidas. la cual debe permanecer estable en A0-A10 durante un tiempo tAS. La duración del ciclo de escritura es tWC . 5. debe permanecer estable cuando menos un tiempo tDS antes.

El 8255 es un circuito LSI de uso difundido y de bajo costo. tAH tCSW tWP (Write Pulse Width) tDS Tiempo de preparación del dato (Data Setup Time Before End of Write) Espacio de tiempo que deben permanecer estables los datos en la entrada de la memoria antes de la desactivación de las entradas de selección y escritura. 5. Ancho del pulso de escritura Ancho mínimo del pulso WE . Para que la memoria RWM sea decodificada en las mismas direcciones que la sección de RAM del 8156 de la figura 5. como especifica la figura 5. A pesar que fue introducido en la década de los setenta . se usa un circuito programable para interconexión de periféricos del tipo PPI 8255 (PPI: Programmable Peripheral Interface). Tiempo de preparación de CS . Tiempo de retención de direcciones (Address Hold Time After Write) Lapso durante el cual la dirección debe permanecer válida después de desactivar a WE y CS . WE o CS .41. el complemento de la línea de direcciones A11. es suficiente con aplicar la a la entrada CS .19. Escritura bajo control de WE " " " " CS . Tiempo de retención del dato (Data Hold Time After End of Write) Lapso que debe mantenerse válido el dato a la entrada de la memoria después de la remoción de las entradas de selección y escritura.El Microcomputador Básico 154 Características AC tAS Tiempo de preparación de direcciones (Address Setup Time Before Write) Intervalo durante el cual todas las líneas de direcciones deben mantenerse estables antes que las entradas WE y CS ( ambas en cero lógico) sean aplicadas a la memoria. tDH Las especificaciones técnicas de las memorias SRWM distinguen entre dos modos de ciclo de escritura: 1. La diferencia la establece cual de las dos señales. 2. El diagrama de tiempos mostrado en la figura 5. Las señales de lectura y escritura MRD y MRW se conectan respectivamente a las entradas o OE y WE de la 6116. Para cumplir las funciones de E/S de la CPU de la figura 4.2.3 Los puertos de entrada y salida Para conectar al 8085A la etapa de adquisición de datos de temperatura se utilizaron la sección de E/S del 8156. se activa de último y se remueve primero.4. (Chip Select Setup Before End of Write) Duración mínima de la entrada de selección de chip.18 corresponde a la memoria de lectura/escritura estática 6116 operando en modo 1.

19 RWM 6116 decodificada para las direcciones comprendidas entre 0800H-0FFFH Una descripción con detalle del dispositivo y la presentación de aplicaciones típicas.El Microcomputador Básico 155 como un componente de E/S para sistemas basados en el μP 8080 de INTEL. aun es posible encontrarlo (no necesariamente como un 8255 discreto) en μCs basados en procesadores modernos. 8255 Fig. son los mostrados en la figura 5. Fig. se realizará en el capítulo 9. 5.20 Distribución de terminales del PPI 8255 . cumpliendo funciones de puerto para la conexión de teclado e impresora. interesa más bien entender como se interconecta el PPI al 8085A y la forma en la cual es seleccionado por el µP.20. La configuración de los terminales y el símbolo eléctrico del circuito programable para interconexión de periféricos 8255. los cuales los cuales pueden ser programados como entradas o salidas en 2 grupos (A y B) de 12 líneas y puede usarse en tres modos principales de operación. Por ahora. 5. El 8255 tiene 24 líneas de E/S distribuidas en 3 puertos de 8 bits.

según lo indicado por la tabla siguiente.El Microcomputador Básico 156 El grupo A está formado por el puerto A:PA0-PA7 y por los cuatro bits de orden mayor del puerto C (PC4-PC7). La selección del registro de comando o de un puerto de E/S particular se realiza por medio de las entradas de dirección A0 y A1. la entrada de habilitación CS debe ponerse a nivel bajo. a las salidas de control de lectura y escritura en puerto de E/S: IORD e IOWR de la CPU de la figura 5. Las ocho líneas bidireccionales de datos (D0-D7) del 8255 se acoplan al bus de direcciones/datos AD0-AD7 y permanecerán en estado de alta impedancia cuando CS no esté activa. independientemente del estado de CS .8 muestra el modo básico de operación del 8255. 5. respectivamente. Tabla. o en caso que RD y WR estén ambas en uno. el grupo B está compuesto por las ocho líneas del puerto B: PB0-PB7 y los cuatro bits menos significativos del puerto C (PC0-PC3).16.7 Direcciones de los registros internos del PPI 8255 Dirección del Puerto de E/S Registro seleccionado A7 A6 A5 A4 A3 A2 A1 A0 x x x x x x 0 0 Puerto A de E/S x x x x x x 0 1 Puerto B de E/S x x x x x x 1 0 Puerto C de E/S x x x x x x 1 1 Registro de comando El tipo de operación a realizar es determinado por la activación de una de las entradas de control: RD o WR . Estas líneas de entrada deben conectarse. Tabla. 5.8 Tabla de estados del PPI 8255 . Para que el 8085A pueda tener acceso a uno de los registros para programar el dispositivo o usar uno de los puertos. Además de los puertos el 8255 contiene un registro de comandos para la programación del dispositivo. La tabla 5.

21. establece las direcciones de los puertos como especifica la figura 5. mientras que un acceso a un puerto de E/S es notificado por medio de les señales IORD o IOWR . el 8085A indica que la dirección en el bus se refiere a una posición de memoria activando una de las señales: MRD o MRW .El Microcomputador Básico 157 La interconexión del 8255 al µP se realiza como indica la figura 5.22. la señal de salida de 8085A: RESET OUT se activa en alto. Fig. Durante una operación de lectura (escritura) de la memoria RWM. Si tal configuración no es la deseada para la aplicación. La selección lineal del 8255 usando la línea A11. 5. Esto es posible porque el espacio de direcciones de memoria está separado del correspondiente a los puertos de E/S. se selecciona el chip 6116 y se activa en nivel bajo la señal MRD ( MRW ) para leer (escri- . las líneas de datos de ambos dispositivos nunca se conectan simultáneamente al bus de direcciones/datos AD0-AD7 del 8085A. el PPI debe ser reprogramado escribiendo un cierto patrón de bits en el registro de comando. Observe que para seleccionar el circuito. y fuerza al 8255 a iniciarse con todos los puertos programados como entrada.22 El PPI 8255 es seleccionado por medio de la línea de dirección A11. Observe que para seleccionar el área de 2048 Kbytes de la memoria de lectura/escritura 6116 y al PPI 8255 se usa la misma señal ( A11 ).21 Conexión del PPI 8255 al µP 8085A Cuando se aplica tensión para arrancar al sistema. se usa el complemento de la línea de direcciones A11. A15 A7 x A14 A13 A12 A11 A10 A6 x A5 x A4 x A3 A9 A1 A1 A8 A0 A0 A2 x 1 Puerto A Puerto B Puerto C Comando 08H 09H 0AH 0BH Fig. No obstante. 5. Durante una operación de lectura o escritura.

usando dispositivos convencionales.8 de funcionamiento del 8255. se activa la línea IORD ( IOWR ) para leer (escribir) el registro de E/S del 8255 identificado por el estado de las líneas de direcciones A0-A1. es muy utilizada en sistemas pequeños por que no requiere de circuitos decodificadores y disminuye el número total de componentes y el costo de construcción del sistema. para el sistema de adquisición y supervisión de datos de la figura 5. Una situación similar ocurre cuando se ejecuta una instrucción IN puerto (OUT puerto).3 DECODIFICACIÓN EXHAUSTIVA DE LAS DIRECCIONES En la técnica de selección lineal. Esto puede ser verificado consultando la tabla 5. En la figura 5. cada línea de bus de direcciones del µP se utiliza para habilitar un componente particular del sistema. A pesar del número reducido de dispositivos posibles de habilitar mediante está técnica. Aun cuando está operación pone un nivel cero en la entrada CS del 8255. Si se desea mantener la memoria RWM en el modo de bajo consumo ( CS =1) cuando se habilite el 8255. Con el 8255 habilitado. las cinco líneas de direcciones A11-A15 pueden usarse para seleccionar los componentes. . el número de dispositivos posibles de seleccionar está limitado por el número de líneas de dirección no usadas para acceder a posiciones de memoria. La línea A11 selecciona la EPROM y la RAM quedando los cuatro bits restantes para habilitar otras memorias o dispositivos de E/S. Es común que la mayoría de las aplicaciones requieran una zona de EPROM de mayor capacidad que la de RWM. puede usarse una de las líneas de direcciones A12A15 (en lugar de A11) para seleccionar el PPI. once (211=2048K) están destinadas para el acceso a las áreas de EPROM y RAM.23 se presenta el diagrama final de la sección de memoria y puertos de E/S. En el caso del µC de la figura 5. mientras que para los 256 bytes de la RWM del 8156 bastan con sólo ocho líneas.1. el bus de datos (D0-D7) del PPI permanece en tercer estado debido a que las entradas de control IORD e IOWR están ambas en nivel alto. Esto significa que de los dieciséis bits del bus de direcciones.El Microcomputador Básico 158 bir) la posición especificada por las líneas de direcciones A0-A10.4 para el acceso a los 2 Kbytes de EPROM del 8755 son necesarios once líneas de direcciones. En primer término. mantienen flotantes las líneas de datos (D0-D7) del circuito.24. En este caso la memoria 6116 permanece inactiva porque las señales MRD y MRW . Este método usado hasta ahora para decodificar las direcciones de los circuitos de memoria y puertos tiene varias desventajas. ambas en uno. Como indica la figura 5. 5.

23 Sección de memoria y E/S del µC de la figura 5.12. 5. .El Microcomputador Básico 159 Fig.

. Al no utilizar todas las líneas de direcciones para decodificar la dirección de la posición de memoria a la cual se desea acceso. las zonas ocupadas por la sección de memoria de cada circuito no son contiguas. por cada bit individual de dirección usado como señal de selección de chip.16-18K. Otra limitación de la selección lineal es que si se utiliza para habilitar varios 8755.60K-62K. Tal esquema es permitido como medio de simplificar el decodificador. 4-6K. El uso de la línea A11 para seleccionar la EPROM del 8755 en el µC de la figura 5.25. siempre y cuando el sistema no utilice todo el espacio de memoria del µP.. como se deduce examinando el sistema de la figura 5. j: número de entradas de direcciones de la memoria. es responsabilidad del programador reconocer las áreas válidas de memoria. Recuerde que se indicó en la sección 5..El Microcomputador Básico 160 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 PUERTOS DE E/S EPROM/RAM POSICIONES EPROM/RAM Fig. k: número de líneas de direcciones usadas en la decodificación externa. dos por ejemplo. la sección de memoria del 8755 será seleccionada cada vez que el bus contenga una dirección comprendida en los rangos 0-2K. En el caso en discusión. La del primero estará asignada desde 0 a 2K y la del segundo desde 6K hasta 8K.. Una decodificación incompleta significa que una misma posición de memoria puede ser seleccionada con direcciones diferentes. divide el espacio de memoria en dos bloques de 32K cada uno. 8-10K. . Las zonas imagen del bloque de 2K de la EPROM del 8755 se muestran en el mapa de memoria de la figura 5. la selección lineal resulta en una decodificación parcial del espacio de direcciones. 1214K.24 Esquema de selección lineal. I=2(16-11-1-0) = 16. Otra desventaja asociada a esta técnica es que secciona por la mitad el espacio total de 64K de memoria disponible.4. En estos casos. Estos bloques adicionales se conocen como zonas imagen y su número puede ser calculado por la ecuación. y l: número de líneas comunes a la decodificación externa e interna.8. y corresponden a las direcciones para las cuales la línea A11 está en cero. I=2 (n − j − k − l) donde: n: número de líneas del bus de direcciones.1 que aun cuando la EPROM está asignada a los primeros 2Kbytes (000H-07FFH). 5.

Como resultado.9 Direcciones del bloque de 8K de una memoria 2764 A15 A14 A13 A12 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 A11 A10 A9 A8 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 7 A6 A5 A 4 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 3 A 2 A1 A0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 . A cada dispositivo componente del sistema se le asigna con exclusividad una zona del espacio total de direcciones de memoria.El Microcomputador Básico 161 FFFFH 60K-62K 20K-22K 16K-18K 12K-14K 8K-10K 4K-6K 0-2K 0000H Fig. una memoria EPROM 2764 de 8Kbytes para el rango de direcciones 0000H—1FFFH.51 se usaron puertas OR discretas para decodificar en forma exhaustiva los 512 bytes de la memoria de lectura/escritura del microcomputador. Tabla. 5. Una decodificación completa de las direcciones es posible por el uso de circuitos decodificadores. El estado de las líneas del bus en el rango especificado es el mostrado en la tabla 5.1 Suponga que desea decodificar. usando lógica SSI. 5. En el µC de la figura 3.9. una y solo una posición corresponderá al contenido del bus en un momento determinado. Ejemplo 5.25 Ubicación del bloque de 2Kbytes en el espacio de 64 K de memoria.

De modo que utilizando estas condiciones y aplicando RD a la entrada de habilitación de salidas OE de la 2732. es utilizar la señal de control de lectura en memoria MRD . se puede seleccionar la memoria.26 Decodificador de direcciones de la EPROM 2764 Otra posibilidad para la decodificación de la 2764. Fig.26.27. 5. Fig. Haciendo esto.27 Decodificador de direcciones de la EPROM 2764. como sugiere el circuito de la figura 5.El Microcomputador Básico 162 Para todas las direcciones en el área de la EPROM. las líneas A13-A15 están en nivel bajo y durante una lectura en memoria la salida de control IO / M también estará en cero. en lugar de RD . el circuito decodificador se simplifica como indica el diagrama eléctrico de la figura 5. usando MRD . 5. para habilitar las salidas de la EPROM.

27 deja abierta la posibilidad que en una operación de acceso a puerto. activas en nivel bajo. El uso de lógica integrada en escala pequeña para realizar el decodificador de direcciones no es una buena elección. Para seleccionar los dispositivos de memoria se usará un decodificador 3 a 8 del tipo 74LS138. tres entradas de selección de salidas (A. Los más usados en aplicaciones con µP son: 8205 74LS139 74LS138 74LS154 74LS155 74LS156 1 de 8 2a4 3a8 4a1 2a4 2a4 Ejemplo 5. . porque MRD estará en uno y las salidas de datos de la EPROM permanecerán flotantes. Más conveniente es usar circuitos MSI como decodificadores de direcciones. La tabla de estados y la distribución de los terminales del circuito. Tal arreglo no es práctico porque obliga a que cada componente tenga su propio decodificador con puertas discretas. cada una de las cuales contiene 4096 posiciones. la entrada G1 debe estar en nivel alto y las entradas G 2A y G 2B deben estar en nivel bajo. 5.2 Considere que para un sistema que requiere 32K de memoria EPROM se utiliza un arreglo de ocho memorias EPROM 2732. Esto no representa un problema. El circuito decodificador tiene ocho salidas ( Y0 − Y7 ).B y C) y tres entradas de habilitación del circuito (G1. G 2A y G 2B ) Para que una salida Yi esté en cero lógico.28 Tabla de la verdad del decodificador 74LS138 Con un 74LS138 único es posible seleccionar hasta ocho dispositivos diferentes de memoria o de puertos de entrada y salida.28. muestran en la figura 5. aumentando el costo del sistema. G1 0 x x 1 1 1 1 1 1 1 1 G2A x 1 x 0 0 0 0 0 0 0 0 G2B x x 1 0 0 0 0 0 0 0 0 C x x x 0 0 0 0 1 1 1 1 B x x x 0 0 1 1 0 0 1 1 A x x x 0 1 0 1 0 1 0 1 Y7 1 1 1 1 1 1 1 1 1 1 0 Y6 1 1 1 1 1 1 1 1 1 0 1 Y5 1 1 1 1 1 1 1 1 0 1 1 Y4 1 1 1 1 1 1 1 0 1 1 1 Y3 1 1 1 1 1 1 0 1 1 1 1 Y2 1 1 1 1 1 0 1 1 1 1 1 Y1 1 1 1 1 0 1 1 1 1 1 1 Y0 1 1 1 0 1 1 1 1 1 1 1 A B C G2A Vcc Y0 G2B G1 Y7 74LS138 Y1 Y2 Y3 Y4 Y5 Y6 GND Fig. la entrada de selección CE vaya a nivel lógico cero.El Microcomputador Básico 163 El decodificador de la figura 5.

0 1 0 1 0 1 0 1 0 . Las direcciones ocupadas por cada chip 2732 son las indicadas por la tabla siguiente: Tabla. . A15 A14 A13 A12 A11 A10 A9 A8 EPROM 0 A 7 A6 A5 A 4 0 1 0 1 0 1 0 . 5. es el presentado en la figura 5.El Microcomputador Básico 164 Por medio de las líneas A.10 Bloques de memoria de 4K asignados a cada una de las 2732. 0 0 .10. Forzando la entrada G1 a nivel alto y conectado la línea de dirección A15 a G 2A y la señal IO / M a G 2B . 1 1 0 0 0 0 1 1 1 . 5. La EPROM 2732 funciona igual que la memoria 2716. Para cada bloque se muestra la dirección inicial y final. 0 1 0 0 0 0 0 0 0 0 0 0 0 . 0 1 0 1 0 1 0 1 0 . el decodificador será habilitado cada vez que el bus de direcciones identifique una posición de memoria . 0 1 0 1 0 1 0 1 0 . EPROM 0 1 2 3 4 5 6 7 DIRECCIÓN 0000H-0FFFH 1000H-1FFFH 2000H-2FFFH 3000H-3FFFH 4000H-4FFFH 5000H-5FFFH 6000H-6FFFH 7000H-7FFFH El estado de cada línea de direcciones para los 32Kbytes de memoria suplidos por el arreglo de EPROM se presenta en la tabla 5. 0 1 A 3 A 2 A1 A0 0 1 0 1 0 1 0 . la línea de direcciones A15 permanece en nivel bajo. 0 1 0 1 0 1 0 1 0 . Tabla. mientras que los bits A12-A14 muestran una progresión binaria desde una EPROM a la siguiente. pero tiene 12 líneas de direcciones (A0-A11) para permitir el acceso a las 4096 posiciones del dispositivo. 0 1 0 1 EPROM 7 0 0 El circuito decodificador de direcciones para las ocho 2732. 1 1 0 0 0 1 0 1 0 1 0 .40. 1 1 0 0 1 1 0 0 1 . 0 1 0 1 0 1 0 1 0 .9 Cada 2732 ocupa un bloque de 4K. 0 1 0 1 0 1 0 1 0 . Observe que para todo el espacio de 32K. 0 1 0 1 0 1 0 1 0 .B y C se especifica cual de las ocho salidas se activará. 0 1 EPROM 1 1 1 0 0 1 0 1 1 0 1 EPROM 2 0 0 0 .

El Microcomputador Básico

165

comprendida entre 0000H y 7FFFH. El bloque particular seleccionado lo establecen las líneas A12-A14, las cuales se aplican a las entradas A, B y C del 74LS138.

Fig. 5.29 Un 74LS138 selecciona hasta 8 dispositivos de memoria.

El uso de la salida IO / M del µP para seleccionar el 74LS138 de la figura 5.40, garantiza que durante una operación de E/S todas las EPROM funcionarán en el modo de bajo consumo, debido a que el circuito decodificador estará deshabilitado ( IO / M =1) con todas sus salidas en nivel alto. Conviene resaltar que la señal RD pudo usarse, en lugar de MRD , para habilitar las salidas de la memoria EPROM seleccionada. Ejemplo 5.3 Suponga que se tiene un sistema con 4 Kbytes de EPROM (2732), 2Kbytes de RWM (6116) y un PPI 8255. Para seleccionar los componentes se debe usar un decodificador doble 2 a 4 con código 74LS139. Este circuito fue usado en el capitulo 3 como decodificador de puertos. En la figura 5.30 se repite la tabla de funcionamiento del chip.
Ga Aa Ba
Y0a Y1a Y2a Y3a
GND

G 1 0 0 0 0

B X 0 0 1 1

A x 0 1 0 1

Y3

Y2

Y1

Y0

1 1 1 1 0

1 1 1 0 1

1 1 0 1 1

1 0 1 1 1

74LS139

Vcc Gb Ab Bb
Y 0b Y1b Y 2b Y3b

Fig. 5.30 Tabla de la verdad del decodificador 74LS139

Las direcciones se asignan a cada componente de acuerdo con lo indicado por la figura 5.11.

El Microcomputador Básico

166

Tabla. 5.11 Direcciones para las secciones de memoria y E/S
DISPOSITIVO EPROM RAM PUERTO A PUERTO B PUERTO C REG. COMANDO

2732 6116 8255

DIRECCIÓN 0000H-0FFFH 1000H-17FFH 00H 01H 02H 03H

La tabla de estado de las líneas de direcciones del sistema es la que sigue y el circuito decodificador se muestra en la figura 5.31. Observe que se hace una decodificación parcial de la dirección de los puertos del 8255.
Tabla. 5.12 Tabla de direcciones para las secciones de memoria y E/S A15 A14 A13 A12 A11 A10 A9 A8 A 3 A 2 A1 A0 A 7 A6 A5 A 4

0
EPROM

0 . 0 0 0 0 0.

0 . 0 0 0 0 0 . .

0

0 .

0 . 1

0 . 1 0 1 0 1 .

0 . 1 0 1 0 1 .

0 . 1 0 1 0 1.

0 . 1 0 1 0 1.

0 . 1 0 1 0 1.

0 . 1 0 1 0 1.

0 . 1 0 1 0 1 .

0 . 1 0 1 0 1 .

0 . 1

0 . 1

. 0 0

0 1 1 1 1 .

1

0 0 0 1

0 0 1 0 1 . 1 0 1 .

RWM

0 0 0.

1 0 1 . 1 .

Como señala la tabla 5.12, aunque la memoria 6116 tiene sólo 2Kbytes de capacidad, ocupa el área de 4 Kbytes en el rango direcciones comprendo desde 1000H hasta 1FFFH. De modo que el usuario del sistema debe evitar programar accesos a las direcciones no válidas de la memoria de lectura/escritura. Ejemplo 5.4 En este ejemplo se discute el funcionamiento del decodificador de direcciones de un µC comercial. El MPR-85 PLUS es un microcomputador de bajo costo pero muy completo basado el 8085A, el cual es utilizado para realizar las prácticas del Laboratorio de Sistemas de Microprocesadores en el Departamento de Electricidad. El MPR-85 tiene en la tarjeta de circuito impreso, incorporados 16K de EPROM (27128), 16K de RWM (2x6264), dos dispositivos 8155, dos PPI 8255 y un controlador de teclado/display 8279. Además, se proveen señales de selección para expansiones futuras de memoria y puertos de E/S. El circuito para decodificación de las direcciones del microcomputador fue diseñado usando dos decodificadores 2 a 4 del tipo 74LS156. En la tabla 5.13 se presenta la asignación de direcciones para memoria y puertos, la cual fue reproducida del manual de operación del MPR-85.

El Microcomputador Básico

167

Fig. 5.31 Circuito decodificador de direcciones y de puertos.

El Microcomputador Básico

168

El MPR-85 utiliza las señales de control MRD , MRW , IORD e IOWR para tener acceso a la memoria y a los puertos de E/S. Como indica la tabla de direcciones de la figura 5.45, los circuitos de memoria y puertos se seleccionan usando señales comunes. Por ejemplo, la salida CS3 habilita los 8Kbytes de RWM en el rango 6000H-7FFFH y los puertos del 8279 en las direcciones 60H-7FH. Esto es posible porque el espacio de direcciones de puertos está aislado del de memoria.
Tabla. 5.13 Direcciones para las secciones de memoria y E/S del MPR-85
MEMORIA DIRECCIÓN DIRECCIÓN PUERTOS

CS
CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7

27128 (16K EPROM)
MONITOR DEL SISTEMA

8255 N°2 0000H-3FFFH 4000H-4FFFH 5000H-5FFFH 6000H-7FFFH 8000H-9FFFH A000H-AFFFH B000H-B7FFH B800H-BFFFH 00H-3FH 40H-4FH 50H-5FH 60H-7FH 80H-9FH A0H-AFH B0H-BFH B8H-BFH
EXPANSIÓN DE PUERTOS

8155 N°1
256 bytes de RWM

8155 N°1 8155 N°2 8729
CONTROLADOR DE TECLADO/DISPLAY

8155 N°2
256 bytes de RWM

6264/2764
HASTA 8K DE RWM O EPROM

6264/2764
HASTA 8K DE RWM O EPROM

8255 N°1
EXPANSIÓN EXPANSIÓN EXPANSIÓN

4K PARA EXPANSION 2K PARA EXPANSION 2K PARA EXPANSION

El encapsulado del 74LS156 contiene dos decodificadores individuales, los cuales operan como indica la tabla de la figura 5.32. El diagrama eléctrico de la sección de decodificación del MPR-85 es el presentado en la figura 5.33.
1G

1 X 0 0 0 0
2C

1C x 0 1 1 1 1
2G

1 X 0 0 0 0

x 1 0 0 0 0

B x x 0 0 1 1 B x x 0 0 1 1

A x x 0 1 0 1 A x x 0 1 0 1

Y3a

Y 2a

Y1a

Y0a

1 1 1 1 1 0 Y3b 1 1 1 1 1 0

1 1 1 1 0 1
Y 2b

1 1 1 0 1 1
Y1b

1 1 0 1 1 1
Y 0b

1C
1G

B

1 1 1 1 0 1

1 1 1 0 1 1

1 1 0 1 1 1

1Y3 1Y 2 1Y1

74LS156

Vcc 2C 2G A
2 Y3 2Y 2 2Y1

1Y0
GND

2Y0

Fig. 5.32 Tabla de la verdad del decodificador 74LS15

El Microcomputador Básico

169

Fig. 5.33 Decodificador de direcciones del µC MPR-85.

El Microcomputador Básico

170

El decodificador marcado U1 en la figura 5.33, genera las señales de selección de la EPROM 27128, de los 8155 N°1 y N°2 y de la memoria RWM 2764. Las conexiones seleccionadas para el 74LS156 dividen en bloques de 4K, los primeros 32K del espacio total de memoria. Esto puede verificarse en la tabla 5.14.
Tabla. 5.14 Direcciones para las secciones de memoria y E/S seleccionadas por U1.

A15 A14 A13 A12 0 0 0
EPROM 4 X 4K

A11 A10 A9 A8 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A7 A 6 A 5 A 4 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A 3 A2 A1 A 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

1 1 0 0 1 0 1 1 0 1

0 0 0 0 0

0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1

1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

RWM

0 0 0 0 0 0 0 0

256 bytes
RWM

256 bytes

RWM

2 X 4K

En los primeros 16K del espacio de memoria del µP, las líneas de dirección A15 y A14 (conectadas a 2G y 2C ) permanecen en nivel bajo, mientras que los bits A13 y A12 (guiando las entradas B y A) varían desde 00 hasta 11 binario, desde un bloque de 4K al siguiente. De acuerdo con lo especificado por la tabla de funcionamiento, esto significa que cuando el contenido del bus de direcciones identifica a una dirección entre de la EPROM entre 0000H y 3FFFH, una de las salidas 2Yi del decodificador 2 contenido en U1, estará en cero. Como las salidas del 74LS156 son a colector abierto, uniendo las 4 salidas 2Yi se obtiene una función AND cableada, cuya salida corresponde a CS0 . El decodificador 1 de U1 tiene las entradas de habilitación: 1G y 1C , conectadas a las salidas de direcciones A15 y A14. Estas líneas estarán, respectivamente, en cero y uno para cualquier dirección dentro del área ocupada por el quinto bloque de 4K (4000H-4FFFH). Como A13 y A12 están ambas en cero en este mismo rango, la salida 1Y0 del decodificador se activará a nivel bajo. Esta señal se destina para seleccionar los 256 bytes de la memoria RWM 2764 y las sección de E/S del 8155 N°1.

El Microcomputador Básico

171

Observe que A13 y A12 varían desde el quinto bloque de 4 K al siguiente, activando progresivamente las salidas 1Y1 , 1Y2 y 1Y3 . La primera sitúa el 8155 N°2 en la zona de direcciones 5000H-5FFFH, mientras que las dos últimas salidas se conectan para seleccionar los 8Kbytes (2 bloques de 4K) de la otra memoria RWM 6264. Las señales de selección CS0 − CS3 operan sobre los primeros 32Kbytes del espacio de memoria. Por medio de U2, se generan los comandos CS4 − CS7 , los cuales sitúan los componentes restantes del sistema dentro de los siguientes 16K (8000HBFFFH). La tabla 5.15 muestra las direcciones para U2.
Tabla. 5.15 Direcciones para las secciones de memoria y E/S seleccionadas por U2. A15 A14 A13 A12 A11 A10 A9 A8 A 3 A2 A1 A 0 A7 A 6 A 5 A 4

1 1 1
RWM 4 X 2K

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0

0 1 0 1 0 1 0

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1 1 1 1

1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

EXPANSIÓN

1 1 1 1 1 1 1

4Kbytes

EXPANSIÓN

2Kbytes
EXPANSIÓN

2Kbytes

El espacio de direcciones de la tabla anterior se presenta dividido en bloques de 2K. Una dirección entre los primeros 8K genera el comando de selección CS4 , mediante el cableado de las cuatro salidas del decodificador 2 de U2. Observe que en estos cuatro bloques de 2K, las líneas A12 y A11 (aplicadas a las entradas B y A) muestran una progresión binaria de un bloque de 2K al próximo y que A13 (conectada a la entrada de habilitación 2C ) permanece en nivel bajo. Finalmente, la combinación lógica de las líneas de direcciones A15 y A14, realizada por las puertas U3A y U3B, fuerzan a cero la otra entrada de habilitación 2G . Para entender como se genera las señales CS5 − CS7 , basta con inspeccionar la tabla de direcciones de la figura 5.49. Los 4K entre A000H y AFFFH son seleccio-

El Microcomputador Básico

172

nados por CS5 , la cual es generada por la AND implícita con entradas1Y0 y 1Y1 . Los siguientes dos bloques de 2K se reservan para expansión y son seleccionados por CS6 y CS7 . Los diseñadores del MPR-85 utilizaron 48Kbytes del total de 64Kbytes posibles de manejar por el 8085A. Como indica la tabla 5.13, la salida de selección CS0 también habilita un 8255 N° 2, al cual se le ha previsto en el circuito impreso una base para expansión. Los puertos de este dispositivo están situados entre 00H y 3FH. De este rango de 64 bytes, se asigna al puerto de comando la dirección 00H y las direcciones 01H, 02H y 03H a los puertos de E/S A, B, y C, respectivamente. Las posiciones restantes dentro del rango se consideran inválidas. El modo como se asignan las direcciones de todos los puertos, es la presentada en la tabla siguiente:
Tabla. 5.16 Direcciones de puertos de E/S
PUERTO FUNCIÓN PUERTO A PUERTO B PUERTO C COMANDO DISPOSITIVO PUERTO FUNCIÓN CONTROL PUERTO A PUERTO B PUERTO C LSB TIMER MSB DEL TIMER DISPOSITIVO

00H 01H 02H 03H 04H-3FH 40H 41H 42H 43H 44H 45H 46H-4FH

8255 N° 2

no válidas
CONTROL PUERTO A PUERTO B PUERTO C LSB TIMER MSB DEL TIMER

8155 N° 1

no válidas

50H 51H 52H 53H 54H 55H 56H-5FH 60H 61H 62H-7FH 80H 81H 82H 83H 84H-8FH A0H-BFH

8155 N° 2

no válidas
PUERTO DATOS PUERTO CONTROL

8279

no válidas
PUERTO A PUERTO B PUERTO C COMANDO

8255 N° 2

no válidas ---------------

EXPANSIÓN

Ejemplo 5.5 Para finalizar esta sección, se presenta un ejemplo final de decodificación de puertos usando E/S aislada. Considere que se tienen dos PPI 8255A y un puerto de salida realizado con un registro paralelo 74LS374. Las direcciones de los puertos se muestran en la tabla 5.17 y el circuito en la figura 5.34.
Fig. 5.17 Tabla de direcciones de puertos.
8255 #1 Puerto A Puerto B Puerto C Comando Puerto A Puerto B Puerto C Comando 20H 21H 22H 23H 24H 25H 26H 27H 28H*
A1= A0 =0

8255 #2

74LS374

El Microcomputador Básico

173

Fig. 5.34 Decodificación completa de 7 puertos usando un 74LS138.

El decodificador de la figura 5.34 realiza una decodificación exhaustiva de los puertos de los 8255 y del registro paralelo.

5.4 PUERTOS DE E/S SELECCIONADOS COMO MEMORIA
El método usado hasta ahora para seleccionar los puertos de E/S, se basa en el hecho que el espacio de direcciones de memoria está separado del espacio de puertos de E/S. Durante una operación de lectura o escritura, el µP usa la señal IO / M para notificar a los dispositivos externos cuando la dirección presente en el bus corresponde a una posición de memoria o a un puerto de E/S. Lo registros de puertos son diseñados para responder a las señales de control IORD o IOWR y para ser seleccionados por una señal CS de habilitación. Este procedimiento de manejo de puertos se conoce como el método de e/s estándar o de E/S aislada y sólo permite acceso a puertos por medio de las instrucciones

El Microcomputador Básico

174

IN puerto y OUT puerto. Usando está técnica, pueden controlarse hasta 512 registros externos (256 de entrada y 256 de salida). Recuerde que en estas instrucciones la dirección del puerto la especifica el segundo byte de la instrucción, y el número máximo que puede representarse con ocho bits es 255. Otra limitación de esté método es que sólo consiente transferencias entre el puerto seleccionado y el registro acumulador. Una estrategia de acceso a puertos que permite superar la limitación del número de puertos impuesta por el método estándar, es el método de E/S mapeada como memoria. Esta técnica trata a los puertos como posiciones convencionales de memoria, fusionando en un mapa único el espacio de direcciones de memoria y de puertos. Por esta razón se hace innecesario el uso de decodificadores independientes para memoria y E/S. Una desventaja que se puede percibir de inmediato del mapeo de E/S como memoria, es que reduce la cantidad de memoria disponible, debido a que una porción de ésta es cedida para los puertos. Si el sistema tiene menos de 32Kbytes de memoria, la línea A15 no es utilizada para identificar posiciones de memoria, de modo que destinando este bit de dirección para distinguir entre un acceso a memoria (A15 = 0) y una operación con puertos (A15 = 1), se dispondrá de 32K direcciones de E/S almacenamiento, sin usar la memoria instalada. El mapeo de E/S a memoria no solo aumenta el número de puertos del µC, sino que permite el uso para control de puertos de toda instrucción que haga referencia a memoria. Esto simplifica la programación de las rutinas de manejo de periféricos. Por ejemplo, ejecutando a instrucción MOV r, M se transfiere el contenido de un puerto de entrada a cualquiera de los registros internos del µP; XRA M realiza la función OR exclusivo entre dato en el puerto de entrada y el acumulador; LHLD dirección transfiere los datos en dos puertos hacia los registros H y L; SHLD dirección traslada los 16 bits en HL a dos puertos de salida; SUB M substrae el contenido de un puerto de entrada del dato en el acumulador. Estos son sólo algunos pocos ejemplos de instrucciones que usan la memoria. La figura 5.35 ilustra como puede tratarse la sección de puertos de un 8755 y de un 8255, como si fuesen localidades de memoria. Para el 8755, la línea A15 determina cuando el acceso se realiza a la sección de 2K de la memoria EPROM o los registros del circuito. Para acceder a un puerto basta con sumar 8000H a la dirección. Por ejemplo si el puerto B del 8755 ha sido programado como salida y se desea mover a este puerto el contenido del acumulador, debe ejecutarse STA 8001H. Esta instrucción transfiere el contenido del A en la posición de memoria especificada por el operando de la instrucción. Pero como A15 está en nivel alto, el destino será el puerto B (de dirección xxxxxx01) del 8755. Para el 8255 el procedimiento es el mismo. En ambos casos, los periféricos responderán a las señales de control RD y WR . Si el programador de un sistema sabe que no debe usar las instrucciones IN puerto y OUT puerto, porque los registros externos son considerados posiciones de memoria no es necesario decodificar las salida IO / M para tener acceso a los puertos.

El Microcomputador Básico

175

8755 0 x

DIRECCIÓN DE MEMORIA

x

x

0

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

DIRECCIÓN DE PUERTO

1

x

x

x

0

x

x

x

x

x

x

x

x

x

A1

A0

8255 1 0

DIRECCIÓN DE PUERTO

0

0

x

x

x

x

x

x

x

x

x

x

A1

A0

Fig. 5.35 Los puertos de E/S del 8755 y del 8255 son tratados como posiciones de memoria.

En el siguiente ejemplo se presenta un decodificador de direcciones de un µC usando el método de E/S mapeada en memoria.

El Microcomputador Básico

176

Ejemplo 5.6 El espacio de direcciones comprendido entre 0000H y 3FFFH es dividido en bloques de 2K, como indica la tabla 5.18. Cada bloque es seleccionado por las líneas A13, A12 y A11. Para habilitar el circuito 74LS138 se usan los las líneas de direcciones A14 y A15, las cuales permanecen en cero en el rango especificado.

Fig. 5.36 El decodificador de direcciones permite al acceso a 16Kbytes de memoria. Tabla. 5.18 Tabla de direcciones de cada bloque de 2K.
CS
CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7
DIRECCIÓN DISPOSITIVO EPROM RWM TECLADO DISPLAY ENTRADA SALIDA OTRO OTRO

0000H-07FFH 0800H-0FFFH 1000H-17FFH 1800H-1FFFH 2000H-27FFH 2800H-2FFFH 3000H-37FFH 3800H-3FFFH

La selección del chip es completada por la salida de la puerta NAND, la cual va a uno durante una operación de lectura o escritura. Cada salida del decodificador es una señal de selección CS de dispositivos de memoria o de E/S. Las direcciones correspondientes a cada salida del decodificador son las mostradas en la tabla 5.18. Para finalizar esta sección, se presenta en la figura 5.38 el subsistema de memoria y puertos de un sistema 8085. Para el diseño del decodificador de puertos se usa la técnica de mapeo a memoria. La 27256 es una EPROM de 32 Kbytes y es seleccionada por medio de la línea A15, lo cual sitúa el circuito en los primeros 32 Kbytes del espacio de direcciones del µP. Para activar las salidas O0-O7 de la memoria, se conecta la señal de control de lectura RD a la entrada OE de habilitación de salidas del dispositivo. Para seleccionar el grupo de tres memorias RWM 6116 y el 8255, se usa un decodificador 74LS138. La conexión de la línea A15 a la entrada de selección G1del decodificador, garantiza que este permanecerá deshabilitado, con todas sus salidas en nivel alto, durante operaciones de lectura a la EPROM. Cualquier dirección en el bus a partir de la posición 8000H, pondrá el bit A15 en uno habilitando el

El Microcomputador Básico

177

74LS138. Las líneas A14, A13 y A12 (conectadas C, A, y B) determinan cual de las salidas del decodificador se activará, para seleccionar un área de 4K (la 6116 solo usa 2K) en el bloque superior de 32 K del espacio de direcciones. Las direcciones de activación de las salidas del decodificador se muestran en la en la tabla 5.19 y el mapa de direcciones de los componentes conectados al sistema en la figura 5.37.
Tabla. 5.19 Tabla de direcciones de cada bloque de 2K.
CS
CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7
DIRECCIÓN DISPOSITIVO

8000H-87FFH 9000H-97FFH A000H-A7FFH B000H-B7FFH C000H-C7FFH D000H-D7FFH E000H-E7FFH F000H-F7FFH

27256 6116 6116 8255
SIN USO SIN USO SIN USO SIN USO PUERTO A PUERTO A PUERTO A COMANDO

B000H B001H B002H B003H

DIRECCIÓN

DATOS

0000H . . . 7FFFH 8000H . 87FFH . 8FFFH 9000H . 97FFH . 9FFFH A000H . A7FFH . AFFFH B000H . B7FFH . BFFFH

0000 0000 0000 0000 . . . 0111 1111 1111 1111 1000 0000 0000 0000 . 1000 0111 1111 1111 . 1000 1111 1111 1111 1001 0000 0000 0000 . 1001 0111 1111 1111 . 1001 1111 1111 1111 1010 0000 0000 0000 . 1010 0111 1111 1111. . 1010 1111 1111 1111 1011 0000 0000 0000 . 1011 0111 1111 1111 1011 1111 1111 1111

32 K EPROM

2 K RWM

2K

RWM

2K

RWM

8255

Fig. 5.37 Mapa de memoria para el sistema de la figura 5.38.

6K de RWM y un PPI 8255 .38 Decodificador de direcciones para 32K de EPROM. 5.El Microcomputador Básico 178 Fig.

39. FFFFH SRWM F000H EFFFH SRWM B000H AFFFH SRWM 3000H 2FFFH EEPROM 1000H 0FFFH EPROM 0000H Fig. el decodificador de direcciones puede realizarse usando algún tipo de dispositivo lógico programable (PLD). se observa que el circuito de memoria conectado al sistema y que tiene menor capacidad es el módulo de 4K (212). Esto significa que se usan los bits de dirección A12-A15 para seleccionar el circuito integrado al cual corresponde la dirección a la cual se desea acceso. Estos componentes ahorran espacio en la tarjeta del circuito impreso. El espacio de memoria de la aplicación es distribuido como indica el mapa de la figura 5. La tabla 5. 1 x 16K y 1x 4K). de modo que para el diseño del decodificador se divide el espació de 64Kbytes de memoria en bloques de 4Kbytes. En principio.7 Bebe diseñarse un decodificador de direcciones para un subsistema de memoria compuesto por 4 Kbytes de EPROM (1 x 4K).El Microcomputador Básico 179 5.39 Mapa de memoria para el sistema ejemplo de decodificador con PLD .5 DECODIFICADOR CON DISPOSITIVOS PROGRAMABLES Además de usando puertas discretas y circuitos integrados MSI. 5. Ejemplo 5. 8 Kbytes de EEPROM (1 x 8K) y 52 Kbytes de RWM (1 x 32K. considere el siguiente ejemplo.20 muestra el rango de direcciones en el cual se habilita cada salida del decodificador. su estructura es apropiada para el uso como decodificador y mantienen la confidencialidad de la lógica programada. Para ilustrar las ventajas del uso de PLD.

41.El Microcomputador Básico 180 Tabla. 5. Como alternativa para el diseño del decodificador especificado.20 Tabla de estados del decodificador de direcciones con PLD. las ecuaciones del decodificador pueden programarse en un dispositivo PAL. 5.40 muestra el diagrama de distribución de terminales y en la figura 5. se muestra en la figura 5. A15 0 0 0 0 0 0 0 0 1 1 1 A14 0 0 0 0 1 1 1 1 0 0 0 A13 0 0 1 1 0 0 1 1 0 0 1 A12 0 1 0 1 0 1 0 1 0 1 0 CS0 0 1 1 1 1 1 1 1 1 1 1 CS1 1 0 0 1 1 1 1 1 1 1 1 CS2 1 1 1 0 0 0 0 0 0 0 0 CS3 1 1 1 1 1 1 1 1 1 1 1 CS4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 Las ecuaciones lógicas de las señales de selección de chip obtenidas a partir de la información suministrada por la tabla de estados. Fig. son: CS 0 = A15 + A14 + A13 + A12 CS1 = A15 + A14 + A13 ⋅ A12 + A13 ⋅ A12 CS 2 = A15 ⋅ A14 + A15 ⋅ A13 ⋅ A12 + A15 ⋅ A14 ⋅ A12 + A15 ⋅ A14 ⋅ A13 CS 3 = A15 + A14 ⋅ A12 + A14 ⋅ A13 + A14 ⋅ A13 ⋅ A12 CS 4 = A15 + A14 + A13 + A12 El decodificador de direcciones realizado con circuitos 74LS138.40 Distribución de terminales para el circuito PAL16L8. . Un circuito programable comercial de amplio uso en aplicaciones combinatorias es el de código PAL16L8. La figura 5.42 se presenta la estructura interna del chip.

.El Microcomputador Básico 181 Fig. 5.41 Decodificador de direcciones usando decodificadores convencionales.

5.El Microcomputador Básico 182 I1 0 1 2 3 0 1 2 3 4 5 6 7 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 O1 I2 8 9 10 11 12 13 14 15 IO2 I3 16 17 18 19 20 21 22 23 IO3 I4 24 25 26 27 28 29 30 31 IO4 I5 32 33 34 35 36 37 38 39 IO5 I6 40 41 42 43 44 45 46 47 IO6 I7 48 49 50 51 52 53 54 55 IO7 I8 56 57 58 59 60 61 62 63 O8 I9 I10 Fig.42 Diagrama lógico de la PAL16L8 La estructura interna de la PAL16L8 determina que el circuito integrado solo puede ejecutar funciones lógicas cuyas ecuaciones tengan siete o menos términos de .

CS1 <= A15 or A14 or(A13 and A12)or((not A13)and(not A12)). end rtl. => => => => => => => => => CS CS CS CS CS CS CS CS CS <= <= <= <= <= <= <= <= <= "11110". "10111". CS2<= (A15 and A14)or (A15 and A13 and A12)or((not A15)and (not A14) and(not A13))or ((not A15)and (not A14) and (not A12)). ONCUPL. use ieee. "11101".CS) begin case A is when "0000" when "0001" when "0010" when "1011" when "1100" when "1101" when "1110" when "1111" when others end case. . CS1. end process. "10111". end BEHAVIOR. VERILOG. la estructura lógica del decodificador y el otro programa define el comportamiento funcional del circuito. library ieee..STD_LOGIC_1164. "11101".A14. "11011". CS4: end decdir. debido a que no se requiere especificar las ecuaciones. El primer código describe.all. y otros. A13. STD_LOGIC_VECTOR (4 downto 0) ). A continuación se presentan dos versiones de un programa escrito en lenguaje VHDL y que permiten generar el archivo de mapa de fusibles necesario para programar el decodificador de direcciones en una PAL16L8.all. Si se usa la segunda opción no es necesario usar las técnicas convencionales de diseño digital. tales como: ABEL. begin : in : out STD_LOGIC_VECTOR (15 downto 12). in std_logic. "10111". VHDL. "10111". library IEEE. architecture BEHAVIOR of DECODIR is process (A. usando ecuaciones. out std_logic ). Seis de los terminales de salida son bidireccionales de modo que pueden ser usados como entradas. use IEEE. CS2.A15: CS0. CS4 <= not(A15)or(not A14)or(not A13)or not(A12)..std_logic_1164. entity decdir is port ( A12. CS3. ORCAD/PLD.El Microcomputador Básico 183 productos. CS3 <=(not A15)or((not A14)and(not A12))or((not A14)and(not A13))or(A14 and A13 and A12). entity DECODIR is port ( A CS end DECODIR. "01111". architecture rtl of decdir is begin CS0 <= A15 or A14 or A13 or A12. Para propósitos de desarrollo del programa a grabar en la PAL puede usarse cualquiera de los lenguajes compiladores existentes para descripción de hardware.

7. 6. 13. RESOLVED EXPRESSIONS (Reduction 2) Signal name CS0' CS1' Row 9 17 18 25 26 27 28 33 34 35 41 Terms A12' A13' A14' A15' A12' A13 A14' A15' A12 A13' A14' A15' A12' A14' A15 A12 A13 A15' A13' A14' A15 A14 A15' A12 A13 A14' A15 A12' A14 A15 A13' A14 A15 A12 A13 A14 A15 CS2' CS3' CS4' SIGNAL ASSIGNMENT Pin Signal name Column Rows -------------Beg Avail Used 56 48 40 32 24 16 8 0 8 0 8 0 8 1 8 3 8 4 8 2 8 1 8 0 ---. 8. 19. 18. 5. 3. 4. 11. La información siguiente es generada por el software ************************************************************************ OrCAD Simple PLD Fitter tools ************************************************************************ OrCAD PLD FITTER x1. .1. 17. 2.jed) Copyright (C) 1988-1998 OrCAD All Rights Reserved. NOTE (PLD0201) No warnings. 12.---64 11 (17%) Activity 1. 15. 14. A12 A13 A14 A15 CS4 CS3 CS2 CS1 CS0 - 2 0 4 8 12 16 20 24 28 30 26 22 18 14 10 6 - High High High High (Three-state) (Three-state) High (Three-state) High (Three-state) High (Three-state) High (Three-state) High (Three-state) (Three-state) 7.El Microcomputador Básico 184 La herramienta usada para generar el archivo de programación de la PAL es ORCAD EXPRESS 9.11 11/5/98 (Source file C:\Program Files\OrCAD\CAPTURE\EJEMPLOS\DECODER\Timed \DECODER. 9. 16. Checking for error conditions NOTE (PLD0200) No fatal errors found in input file.

El Microcomputador Básico 185 FUSE MAP FOR PAL16L8 0 0 32 64 96 128 160 192 224 256 288 320 352 384 416 448 480 512 544 576 608 640 672 704 736 768 800 832 864 896 928 960 992 1024 1056 1088 1120 1152 1184 1216 1248 1280 1312 1344 1376 1408 1440 1472 1504 1536 1568 1600 1632 1664 1696 1728 1760 1792 1824 1856 1888 1920 1952 1984 2016 xx xx xx xx xx xx xx xx --x xx xx xx xx xx xx --x xxx xx xx xx xx -x-x --xx xx xx -x-x -xx xx xx xx -xxx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 2 xx xx xx xx xx xx xx xx --x xx xx xx xx xx xx -x-x xx xx xx xx xx -x--x -xx xx xx -x--x xx xx xx xx -xxx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 4 xx xx xx xx xx xx xx xx --x xx xx xx xx xx xx --x -x xx xx xx xx xx ---x -x xxx xx xx --x xxxx xx xx xx -xxx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 6 xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 8 xx xx xx xx xx xx xx xx --x xx xx xx xx xx xx --x -x xx xx xx xx xx --x xx-x xx xx xx -xxxxx xx xx xx -xxx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 10 12 14 16 18 20 22 24 26 28 30 xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx Legend: x fuse intact .

5.43 Decodificador de direcciones con PAL. .fuse open 475 fuses open of 2048 total. por lo cual deben usarse las señales MRD y MWR para leer o escribir en el dispositivo de memoria seleccionado. Fig. OrCAD PLD EXPRESS Type: PAL16L8 * QP20* QF2048* QV1024* F0* L0256 11 11 11 11 11 11 L0288 10 10 10 11 10 11 L0512 11 11 11 11 11 11 L0544 10 01 10 11 10 11 L0576 01 10 10 11 10 11 L0768 11 11 11 11 11 11 L0800 01 01 11 11 10 11 L0832 10 11 10 11 01 11 L0864 11 10 10 11 01 11 L0896 11 11 01 11 10 11 L1024 11 11 11 11 11 11 L1056 01 01 10 11 01 11 L1088 10 11 01 11 01 11 L1120 11 10 01 11 01 11 L1280 11 11 11 11 11 11 L1312 01 01 01 11 01 11 C3E74* 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 * * * * * * * * * * * * * * * * NOTE (PLD0202) 1/23/4 10:46 am (Friday) NOTE (PLD0204) Elapsed time 4 seconds En la figura 5.44 se muestra el arreglo interno de fusibles para la salida CS0 del decodificador de direcciones.El Microcomputador Básico 186 .43 se muestra el circuito decodificador usando la PAL16L8 y en la figura 5.43 no discrimina entre accesos a memoria o a puertos de E/S. El decodificador de direcciones cuyo diagrama eléctrico se muestra en la figura 5.

.5. Patrón de fusibles para la salida CS0 del decodificador de direcciones.44.El Microcomputador Básico 187 I1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 I2 8 9 10 11 12 13 14 15 X X X X IO2 I3 Fig.

Si estos valores máximos son respetados. Como ejemplo de algunas posibilidades. el terminal mantendrá su nivel lógico. En segundo lugar. El 74LS245 es capaz de suministrar una corriente de 15 mA (IOH) mientras que la corriente IOL es de 24 mA. puede usarse un circuito 74LS245. WR e IO / M . sin deterioro del nivel lógico de la línea. Como ilustra la figura 5. En esta sección se discuten brevemente ambos aspectos. . Una línea de salida del 8085A.45. cuando está en nivel alto. la carga total conectada a un pin de salida puede sobrecargar al terminal con consecuencias severas para el nivel lógico presente en la línea. Para reforzar la capacidad de corriente del bus de direcciones/datos AD0-AD7. debe dedicarse especial atención a la capacidad de corriente de los terminales del µP. Si en una aplicación determinada se exceden estos límites. los cuales deben ser tomados en cuenta para el cálculo del tiempo de acceso de los chips de memoria a conectar al sistema. el circuito es habilitado conectando la entrada G a cero. a la cual se conecta la señal RD . las siguientes cargas pueden conectarse directamente a un pin de salida del 8085: • 1 TTL + 1 LSTTL • 5 LSTTL • 10 ALSTTL.El Microcomputador Básico 188 5.1 Carga máxima del bus del 8085A Si el sistema está acoplado a muchos circuitos de memoria o si el µC va a ser interconectado con distintos tipos de interfaces. aunque en ciertos casos puede ser necesario para alguna líneas de control. será necesario el uso de circuitos buffers para realizar la conexión de la señal sobrecargada. En primer término. es capaz de entregar una corriente máxima IOH de 400 µA.6. Estas características eléctricas DC fijan cuantas entradas puede guiar cada terminal de salida del µP.6 CONSIDERACIONES ADICIONALES SOBRE INTERCONEXIÓN A LOS BUSES DEL 8085A Todo circuito conectado a un terminal de salida del 8085A produce efectos que pueden afectar eventualmente el funcionamiento normal del sistema microcomputador. tales como RD . 5. el cual está especialmente diseñado para acoplamiento a buses bidireccionales de 8 bits. la lógica usada para decodificación introduce retardos en la propagación de las señales. mientras que un terminal de salida en cero puede admitir una corriente máxima IOL de 2 mA. Lo usual es conectar amplificadores de corriente a las líneas de direcciones y de datos. La dirección del flujo de datos es fijada por la entrada de control de dirección DIR.

La capacidad de corriente en nivel bajo de las salidas del chip. al aplicarse un nivel bajo a las entradas de selección 1G y 2G . .45 Conexión de guiadores de bus al 8085A Para incrementar la carga permisible por las líneas de la parte más significativa del bus de direcciones (A8-A15) se recurre a un 74LS244. 5.El Microcomputador Básico 189 Fig. son idénticas a las del 74LS245. el cual permanece permanentemente habilitado.

6. Para la selección de la memoria los tiempos tACC.2 Selección de la memoria del sistema Es importante escoger el dispositivo de memoria que.El Microcomputador Básico 190 El 74LS373. Estos lapsos se definieron para la EPROM 2716. CLK A8-A15 tAD AD0-AD7 ALE Dato RD tRD Fig. considere un ciclo de lectura típico para una memoria ROM o WRM. Esto hace innecesario el uso de buffers adicionales para las líneas de direcciones A0-A7. cumpla con las restricciones de tiempo impuestas por el 8085A sin que sea necesaria la introducción de estados de espera. 5. usado para separar el byte bajo de direcciones del bus multiplexado AD0-AD7. tCE retardo entre la selección del chip y la salida del datos. ilustrado en la figura 5.47.46 DIRECCIONES CS tCE OE tAC tOE D0-D7 C DATO Fig. tOE retardo entre la habilitación de lectura y la salida del dato. puede entregar una corriente de 400 µA y drenar 8 ma. En principio.46 Ciclo de lectura característico de una memoria ROM o RWM.47 Ciclo de lectura del 8085A. 5. 5. como: tACC retardo entre aplicación de una dirección estable y la salida del dato. Estos tiempos se muestran en la figura 5. tCE y tOE deben comparase con los lapsos permitidos por el µP para que el dispositivo externo coloque el dato en el bus. teniendo costo de adquisición menor. Los tiempos indicados son máximos y pueden considerarse como medidas de la velocidad de la memoria. .

48 Sistema µC con acopladores de bus. 5. Se considera que las señales de control están acopladas por medio de buffers. tRD: lapso permitido desde la activación de la señal RD . Para establecer la correspondencia entre los tiempos disponibles por la memoria para la transferencia del dato y los retardos debidos a los componentes internos de la memoria. hasta la colocación de un dato válido en el bus. medido a partir de la presentación de una dirección válida en las líneas de direcciones.El Microcomputador Básico 191 Los tiempos a considerar son: tAD: tiempo del cual dispone un dispone un dispositivo externo para cargar un dato válido en el bus de datos. deben tomarse en consideración los tiempos de propagación de la lógica de decodificación y de los acopladores de bus.48 se muestra un diagrama de conexión entre un 8085A y un dispositivo de memoria. DAD 8085A SRWM D0-D7 A0-A7 AD0-AD7 373 ALE A8-A15 DB DCS CS OE WR A8-A15 IO / M DB WR RD DL Fig. En la figura 5. Los tiempos de propagación a considerar son los siguientes: .

o se sustituyen las memorias por otras de mayor velocidad.125 Mhz tAD memoria = 590 – [DB + DCS + DAD] tRD memoria = 315 – [DB + DL + DAD] ns ns Los retardos no especificados se obtienen de la hoja de especificaciones de los circuitos. “ del decodificador de direcciones. es un factor de corrección para los datos y se denomina ganancia de transición por acoplamiento. reduce notablemente esta carga capacitiva y mejora los tiempos de transición de las señales. con un valor típico de 15 ns. consideran una capacidad de carga CL máxima. El termino tCAPB. El uso de buffers para acoplamiento al bus. se comparan con los correspondientes al µP para establecer que existe compatibilidad. En caso contrario existen dos opciones: si la diferencia es pequeña. los tiempos de interés son tAD y tRD. se usa la expresión: t disponible por la memoria = t 8085 − ∑ D i Como la señal de selección de circuito CS es generada directamente por lógica combinatoria cuyas entradas son las líneas de direcciones. de los acopladores del bus de datos. Calculados los tiempos de acceso de la memoria. . Para calcular el tiempo de acceso disponible por la memoria. tAD memoria = [tAD 8085 + tCAPB] – [DB + DCS + DAD] tRD memoria = [tRD 8085 + tCAPB] – [DB + DL + DAD] Los valores especificados para tAD y tRD en la hoja de datos del fabricante del 8085. se puede rediseñar la lógica para evitar que se superen los retardos máximos. “ “ de la lógica de generación de OE y WR . tAD memoria = [ ⎜ ⎛5 ⎞ + N ⎟ T − 225 +15] – [DB + DCS + DAD] ⎝2 ⎠ ns tRD memoria = [ ⎜ ⎛3 ⎞ + N ⎟ T − 180 + 15] – [DB + DL + DAD] 2 ⎝ ⎠ ns Sin estados de espera y fclk = 3.El Microcomputador Básico 192 DB: DAD DCS DL retardo de los buffers de las líneas direcciones y control.

se debía retirar el circuito de memoria del circuito impreso. Un nuevo tipo de memoria conocida como flash. En una EPROM estos lapsos son de 30 minutos y de 50 ms respectivamente. utilizar un quemador de EPROMs para regrabarla y finalmente reinsertarla en la tarjeta de la aplicación. estos dispositivos pueden considerarse como una mejora del diseño de las PROM eléctricamente borrables o EEPROM (Electical Eraseable Programmable Read Only Memory) inventadas al inicio de década de los ochenta.El Microcomputador Básico 193 5. Durante tal evento el procesador mueve el código y/o datos contenidos en una memoria volátil a la flash. es el circuito integrado de código X28C64 con capacidad de 8 K x 8 e introducida por la empresa Xicor en el año 1991. control de motores de automóviles. Estos patrones de voz pueden ordenar el encendido o apagado de equipos o el marcado de un número telefónico. exponerla a la luz ultravioleta para borrarla por completo. En estas dos últimas categorías. Otra ventaja resaltante es que es posible rescribir el contenido de una o algunas posiciones. El tiempo de acceso del dispositivo esta comprendido entre 150 ns y 250 ns dependiendo de la versión y es tan sencilla de utilizar como una memoria RWM. Aunque las memoria tipo flash son de relativamente reciente aparición. Aunque en las primeras EEPROM solo se podía . Una memoria EEPROM con características muy mejoradas con respecto a las primeras. mantiene su contenido en ausencia de energía y además permite actualizar el código y los datos con el dispositivo conectado al sistema (ISP:In System Programming). Las flash también se usan en sistemas que requieren preservar información en caso de interrupción del suministro de potencia de la red. unidades de reconocimiento de voz independiente del hablante y funciones activadas por voz. Existe un amplio rango de aplicaciones de sistemas empotrados donde las memorias flash son usadas para almacenamiento información. La desventaja principal de estas memorias es que cuando era necesario actualizar el programa o los datos.7 MEMORIAS EEPROM Y FLASH Hasta hace pocos años. al contrario de las EPROMs que debe ser regrabadas totalmente aunque sólo deba modificarse un byte. En sistemas que requerían la actualización periódica de datos se usaba un dispositivo SRAM con una pila auxiliar para retener la información en ausencia de la alimentación principal. el dispositivo de memoria más usado para contener el código de una aplicación de sistemas empotrados fue la EPROM. existe un modo de programación del equipo en el cual el usuario programa comandos de voz que deben ser almacenados en una memoria no volátil para ser recuperados posteriormente y comparados con la entrada de voz en cualquier momento. Una vez reintegrada la energía el sistema continúa en el estado presente antes de la interrupción. Un dispositivo EEPROM típico puede borrarse en 10 ms y el ciclo de escritura tiene una duración de 10 ms. Estas aplicaciones incluyen teléfonos celulares.

las EEPROM son adecuadas para aquellas aplicaciones que requieren la retención de información. la X28C64 acepta la escritura de páginas de 64 bytes. lo cual significa que si el diseño se hizo para 20 años pueden hacerse 13.49 se muestra el diagrama funcional de la memoria. En la figura 5. Observe la similitud con una RWM.El Microcomputador Básico 194 escribir un byte a la vez. 5. La memoria tiene una entrada de reloj que permite sincronizar el envío de comandos y . Por años han sido utilizadas como memoria de canales en sintonizadores de televisión. las memorias EEPROM han tenido un espectro limitado de aplicaciones. Por ejemplo el circuito ST93C56 puede usarse en un registrador de llamas telefónicas para almacenar y retener el número y el tiempo de duración de las llamadas realizadas en un periodo determinado. Debido a que en los sistemas empotrados no existen medios de almacenamiento masivo como discos.49 Diagrama funcional de la X28C64 Una EEPROM tiene garantizado un número limitado de ciclos de escritura y un tiempo máximo de retención de los datos almacenados.7 reescrituras por día. como sustituto de arreglos de interruptores de configuración y para almacenamiento de constantes de calibración Existen EEPROMs de acceso serie como el chip ST93C56 con capacidad de 256 x 8 bits y un millón de ciclos de escritura la cual se presenta en un encapsulado de 8 terminales la cual puede usarse para almacenar por largo tiempo pequeñas cantidades de datos. Una X28C64 retiene los datos por 100 años y soporta 100 mil ciclos de grabado. Fig. Para acceso a este tipo de memoria se establece un lazo serie de comunicación con el dispositivo simulando un UART. Por el límite de ciclos de escritura y por su lento tiempo de acceso.

de modo que se puede incrementar la frecuencia del reloj del sistema sobre el valor requerido para ejecutar el código desde la memoria no volátil. El problema es si existe la posibilidad de borrar o escribir sobre el mismo circuito integrado que contiene el código que se está ejecutando. Normalmente. El tiempo de acceso de una SRAM esta entre 15 ns-25 ns mientras que el acceso a una EEPROM puede durar entre 100 ns a 250 ns. o cualquier otro que soporte el sistema. soportan pocos ciclos de escrituras debido a que fueron diseñadas para ser actualizadas ocasionalmente en lugar de estar sometidas a continuas actualizaciones. El chip se conecta como una memoria RWM convencional. están disponibles EEPROMs para conexión I2C con mayores capacidades. si es necesario. La sustitución de la memoria volátil SRAM de datos del sistema por una EEPROM no es una buena idea. Como resultado. Si las rutinas de arranque del CPU y los algoritmos de programación (código cargador de ISP) comparten la misma memoria EEPROM/Flash. se obtienen chips con características semejantes a las EEPROM. En un sistema basado en este procesador el código reside en una EEPROM/Flash y durante el arranque es cargado en una memoria SRAM.El Microcomputador Básico 195 datos al chip. atenuando de esta . De modo que son diseñadas para capacidad máxima. En un sistema empotrado capaz de realizar ISP se entiende que un computador anfitrión puede descargar código en la memoria no volátil usando un canal de comunicación. En la actualidad. En la práctica es virtualmente imposible realizar ISP de una memoria bajo el control del procesador en un sistema empotrado que contenga sólo una memoria EEPROM/Flash. esta no estará disponible durante ISP. Por ejemplo la 24LC512 almacena hasta 64Kbytes. consumo de potencia mínimo y un gran número de ciclos de escritura. cada una de estas es diseñada con propósito diferente. usualmente un UART. Generalmente tienen capacidades de kilobits en contraposición a los megabits de las memorias flash y son escritas byte por byte o por páginas pequeñas. Una EEPROM/Flash puede sustituir a una EPROM para el almacenamiento del código de la aplicación. La información cargada en una flash se escribe usualmente por bloques en lugar de por bytes. pero si se usa ISP deben tomarse algunas previsiones y el procedimiento de sustitución no es tan directo. El código ISP debe ejecutarse desde una memoria independiente. Las memorias flash fueron creadas originalmente como reemplazo de medios de almacenamiento masivo como discos flexibles y duros. Las EEPROM se inventaron para mantener información de configuración o para permitir reprogramar dispositivos integrados programables. Algunos diseños de memorias no volátiles modernas utilizan la más nueva tecnología de fabricación de flashs para proporcionar a una vida más larga y mayores capacidades y densidad. aplicándole el pulso de escritura WR o MWR . Aunque las tecnologías de fabricación de memorias EEPROM y flash son convergentes. Al contrario es una excelente idea lo que hicieron los diseñadores del microprocesador PopCorn. Para interconectar una EEPROM a un sistema no se requieren técnicas distintas a las explicadas antes.

Por ejemplo las flash serie son desde el punto de vista del sistema leídas y programadas byte por byte como una EEPROM convencional. el procesador debe usar el algoritmo de programación proporcionado por el fabricante para el dispositivo.El Microcomputador Básico 196 forma las distinciones entre las dos categorías. Tales sistemas no pueden ser realizados con microcontroladores con memoria flash interna debiendo usarse dispositivos de memoria externos para satisfacer las especificaciones.50 se muestran dos modelos de programación de una memoria flash. Un problema intrínseco es que el tiempo de acceso de la flash puede afectar la velocidad del sistema integral. No obstante. Fig. las cámaras digitales requieren muchos megabytes para almacenar las imágenes y un sistema de reconocimiento de voz puede necesitar ½ megabyte para retener los patrones de reconocimiento de voz. En la figura 5.. Si la empresa produce versiones del controlador con flash y con ROM. Bajo el control de este algoritmo pueden enviarse comandos a la memoria para indicarle que debe permitir la entrada de datos y toda tarea asociada con la programación. la capacidad de la flash integrada con el CPU es usualmente de hasta 32 Kbytes. existen proyectos donde: o se usa compiladores C para desarrollo del programa o por su naturaleza deban acceder a cantidades de memoria muy superiores a la señalada. 5. el diseñador puede usar la versión con flash para el prototipo y la que contiene ROM para la producción final de la aplicación. Por otra parte. . Aunque la lectura de una memoria eléctricamente borrable se realiza como si se tratase de una EPROM o SRWM convencional. escritura de datos o protección de segmentos de memoria contra reescrituras no autorizadas. tamaño que puede considerarse adecuado para la mayoría de las aplicaciones. Por ejemplo.50 Algoritmos de programación Es usual que versiones de microcontroladores de los principales fabricantes se presenten con alguna cantidad de memoria flash interna para permitir el desarrollo de prototipos. cuando deben realizarse operaciones como borrado.

en el mundo real.51 Memoria flash Am0F040 de 4 Mbits. Por ejemplo pueden usarse 32 Kbytes conectando sólo las líneas de direcciones A0-A14 y dejando las restantes desconectadas. Sin embargo. En la actualidad. Por muchos años las aplicaciones de sistemas empotrados de media y baja complejidad exigieron capacidades de memoria que estaban muy por debajo de este tope. no siempre la solución ante esta disyuntiva es tan sencilla. 5. La figura 5. De hecho.51 muestra el símbolo lógico del chip. en los microprocesadores típicos de 8 bits el ancho de 16 bits del bus de direcciones impone un límite de 64K bytes al número de posiciones que el procesador puede usar para almacenar código y datos. Considere por ejemplo que se debe actualizar un sistema basado en un µP antiguo de 8 bits. herramienta básica de trabajo para los programadores de sistemas empotrados hasta hace pocos años.El Microcomputador Básico 197 Una memoria flash de 512 K x 8 bits es la Am29F040 el cual es un dispositivo con acceso por sectores de 64 Kbytes y con tiempo de acceso máximo de 55 ns. la existencia de compiladores C para la mayoría de los µPs y µCtrls en el mercado. con accesos a memoria de hasta 1 Mbyte.8 BANCOS DE MEMORIA Aunque algunos microcontroladores modernos pueden tener acceso a un espacio de memoria externo de por ejemplo 2 Mbytes (PIC18C252). los diseños modernos con µPs de complejidad media pueden requerir desde 64 K hasta 256 Kbytes de espacio de memoria. En ese tiempo. Si se elige la opción señalada posiblemente el programador se en- . la frontera de los 64Kbytes parecía demasiado lejana para ser rebasada por las aplicaciones con µPs. Observe que la interconexión a un sistema 8085A es directa. Fig. 5. ha hecho posible el desarrollo de aplicaciones de tal complejidad que hubiese sido una fantasía pensarlas en programarla en lenguaje ensamblador. Pareciera que la solución ante esta situación es apelar a los modernos µCtrls o a un µP de 16 bits como el 8088 o el 80188.

Ante este modo de operación. motores y un espectrómetro de rayos X. específicamente durante el diseño del sistema de control del vehículo autónomo explorador Sojouner Los diseñadores del JPL seleccionaron el µP de 8 bits 80C85 (versión moderna del 8085) como CPU del sistema microcomputador de control del Sojouner. Acepto que este es un ejemplo extremo. El costo del desarrollo del nuevo software puede ser tan alto que una decisión sabia puede ser mantener el mismo CPU. Este µP aparece frecuentemente en diseños de instrumentos y controles en el área de navegación espacial. a menos que éste se configure para operar como microprocesador con memoria externa y circuitos programables para interconexión de E/S. En todo caso tenemos dos situaciones. además el sistema debe ejecutar 12 experimentos cuyos resultados será vitales para el avance de una determinada tecnología de punta. pero este problema tuvo que resolverlo en Laboratorio de Propulsión de Jets (JPL) de la NASA durante la preparación de parte de la misión a Marte lanzada el 4 de julio de 1997 y conocida como Pathfinder. Por ejemplo. El programa se organizó como un lazo único de control con soporte de interrupciones para eventos ante los cuales el explorador debía reaccionar rápidamente. en las cuales el tamaño del programa de una aplicación basada en un µP de 8 bits. El párrafo anterior describe a un sistema empotrado de gran complejidad con tales especificaciones que no pueden ser satisfechas por ningún microcontrolador estándar. Por ejemplo no podía moverse activando los motores de las ruedas y a la vez comunicarse usando el modem de radiofrecuencia. Estos usualmente tienen 6 puertos de E/S (48 líneas si no se usan algunos recursos como el CAD y el UART) y si se usa memoria externa hay que sacrificar algunos de estos para convertir al chip en un microprocesador. considere el desarrollo de un sistema que ejecuta operaciones de E/S sobre 80 dispositivos tales como sensores. aunque puede ocurrir que la actualización del código produzca un programa de un tamaño tal que rebase la capacidad de direccionamiento del µP. la NASA no vislumbro ventaja alguna en el uso de un sistema de control multitarea de tiempo real que más bien podría deteriorar el funcionamiento del sistema. lasers. Por otro lado. Suponga además que el código de la aplicación para el control de E/S y los experimentos ocupa 16 Kbytes de PROM. 160 Kbytes de EEPROM y 576 Kbytes de RWM. El 80C85 fue programado usando un compilador C de un paquete de desarrollo adquirido por la NASA y algunas herramientas de software descargadas de Internet.El Microcomputador Básico 198 frentara al hecho de rescribir decenas de miles de líneas de código. excede la . modem. existen aplicaciones cuyos requerimientos de diseño pueden ser de tal magnitud que rebasen las capacidades de los microcontroladores disponible. cámaras de TV. Especificaciones adicionales indican que el µP debe ser de bajo consumo e inmune a la radiación cósmica. Muchas opiniones señalan que esto se debe a la inmunidad del 80C85 ante los rayos cósmicos y a su bajo consumo de potencia. la segunda quizás algo extrema. Esta arquitectura del sistema de control responde al hecho que el vehículo no tenía suficiente energía para hacer dos cosas a la vez.

Una dirección de 17 bits de la memoria sistema. Cuando el programa hace referencia a una posición de la memoria. si se suman bits extras de direcciones es posible aumentar la capacidad de acceso a memoria. Al aumentar en dos las líneas de direcciones se tiene 256 Kbytes de memoria física (real) y sólo 64 Kbytes de memoria lógica cuyas direcciones son generadas por el procesador. usando lógica externa para generar los bits A16 y A17. 5.21. el estado de los bits A17 y A16 establecerá a cual banco corresponde la dirección. puede especificarse como B00:7FFFH o B10:7FFFH.52 Direcciones físicas y lógicas y mapa de memoria para un sistema con 250 Kbytes de memoria de programa. Donde Bxx indica el banco al cual pertenece la posición seleccionada y 7FFFH será la dirección de desplazamiento en el banco. Estas nuevas líneas se conectan a los bits de direcciones de orden alto de los circuitos de memoria del sistema. Direcciones físicas y lógicas y mapa de memoria para un sistema con 256 Kbytes de EPROM. En otras palabras. se incrementa el espacio de memoria a 256 Kbytes (218). el espacio de memoria puede verse como 4 bancos de 64Kbytes cada uno con iguales direcciones lógicas pero direcciones reales distintas. el hardware externo de mapeo debe redirigir la llamada o salto una dirección física específica. Una dirección física viene dada por la expresión: 0 Dir Física = (N banco × Tamaño del banco) + Desplazame int o Para B10 : 7FFFH Dir Física = (2 × 10000H) + 7FFFH Dir Física = (2 × 10000H) + 7FFFH Dir Física = 27FFFH .21. cuando se haga referencia a una dirección de memoria lógica. 5. Debido a que el límite de 64 Kbytes lo impone el hecho que el µP sólo tiene 16 líneas de direcciones.El Microcomputador Básico 199 capacidad del espacio de memoria accesible por el procesador. Por ejemplo. DIRECCIÓN Banco A17 A16 FÍSICA LÓGICA 0 0 0 00000-0FFFFH 0000-FFFFH 1 0 1 10000-1FFFFH 0000-FFFFH 2 1 0 20000-2FFFFH 0000-FFFFH 3 1 1 30000-3FFFFH 0000-FFFFH Fig. Tabla. Como indica la tabla 5.

No obstante. Considere ahora el mapa de memoria de la figura 5. observe que del mapa de memoria de la figura 5.53 Mapa de memorias con cuatro bancos de EPROM. Para tener acceso a 128 Kbytes desde el espacio lógico de 32 Kbytes asignado a código. Es posible entonces. también debemos . La memoria de datos. En principio el sistema con el mapa de la figura 5. la cual además soporta la pila del sistema permitiendo la codificación de subrutinas y la gestión de interrupciones. y una memoria volátil de 32 Kbytes tipo MBM6256AFP. el cual debe ser accedido como cuatro bancos de 32 Kbytes cada uno. en este caso. De modo que para diseñar un sistema con bancos de memoria conmutados debe realizarse un análisis detenido de las necesidades de memoria de código y de datos y decidir o cuál de estás es la que requiere el uso de bancos. Los bits A0-A14 del µP se conectan las entradas de direcciones de la EPROM y de la SRWM. Pero como usamos la línea A15 del microprocesador para seleccionar los circuitos de memoria.53 se deduce que la línea de dirección A15 estará en nivel alto para cualquier posición dentro del rango de la SRWM y en estado cero para cualquier dirección lógica de la EPROM. para habilitar la memoria la SRWM. el cual pertenece a un sistema con una memoria SRWM de 32 Kbytes y un área de código de 32Kbytes que será mapeada a 4 páginas en un dispositivo de 128 Kbytes. usar esta línea de dirección (A15) para seleccionar la EPROM y su complemento A 15 . Para el diseño del subsistema de bancos de memoria. es un área común (sin bancos) que es visible desde cualquiera de los bancos.El Microcomputador Básico 200 No existe limitación alguna para diseñar un subsistema de memoria como el descrito.53. Puede usarse dos bits de un puerto de salida para las líneas extras de direcciones y código adicional para conmutar los bancos. La memoria de código consiste de un dispositivo EPROM MBM27C1000 de 128 Kbytes. 5. existen algunas consideraciones de orden práctico que deben hacerse al momento de definir el mapa de memoria de una aplicación real. Fig.52 no tiene memoria de lectura/escritura y los programas típicos adquieren variables externas o generan valores locales que deben almacenarse en una memoria de datos. se debe generar un bit de dirección adicional A’16 (217=128K) el cual debe conectarse al terminal A16 de la EPROM.

Por ejemplo. habilita el circuito mapeador externo y selecciona una posición de memoria en una de las páginas de 32Kbytes. dependiendo del valor de XA15-16.22 Tabla de estados de la memoria EPROM. .54.El Microcomputador Básico 201 generar una nueva línea A’15 para la EPROM. La tabla siguiente muestra el estado de los bits de selección de banco XA16 . durante el arranque del sistema. Estas zonas se denominan áreas comunes de código o de datos. Algunos prefieren llamarlas área de código del sistema o área de datos del sistema. Es necesario. de modo que si la conectamos directamente al la memoria de código sólo se tendrá acceso al banco 0. El puerto de salida se realiza con un latch 74LS175. para cualquier posición de la memoria de programa. los vectores de reset y de interrupciones deben residir en el área común. que se aplica a la entrada A15 de la MBM27C1000. Esto significa que el diseño debe hacerse para que exista una región de memoria de programa y otra de memoria de datos que sean visibles desde cualquier banco. A15 estará en cero. Las secciones de código mencionadas a continuación deben siempre residir en el área común: • Vectores de reset y de interrupción: debido a que el reset e interrupción del µP son eventos asincrónicos y pueden ocurrir cuando esté seleccionado cualquiera de los bancos de código. Cualquier dirección por debajo de este rango. la sección de memoria asignada al área de la pila debe estar disponible para acceso desde cualquier banco para las llamadas y retornos a y desde subrutinas. 5. deben realizarse previsiones para que ciertas áreas de memoria de código y de datos no desaparezcan cuando se selecciona un banco. cuyas salidas son puestas a cero por la señal RESET-OUT. además. Cuando se diseña un subsistema de memoria usando la técnica de conmutación de bancos. que exista alguna cantidad de memoria de programa común donde debe cargarse por ejemplo las rutinas que controlan la conmutación de los bancos. de las líneas de dirección de la EPROM A’16 . La razón de esto es que cada vez que se tiene acceso a la EPROM. La memoria RAM es seleccionada con direcciones lógicas entre 8000H y FFFFH.A’15 y del terminal A15 del µP. Tabla. Banco 0 1 2 3 XA16 0 0 1 1 XA15 0 1 0 1 A’16 0 0 1 1 A’15 0 1 0 1 A15 0 0 0 0 DIRECCIÓN FÍSICA LÓGICA 00000-7FFFFH 0000-7FFFH 08000-0FFFFH 0000-7FFFH 10000-17FFFH 0000-7FFFH 18000-1FFFFH 0000-7FFFH Para generar los nuevos bits de direcciones se usa un puerto de salida y algunas puertas como se observa en el diagrama eléctrico de la figura 5.XA15.

54 Subsistema de memoria con bancos conmutados .El Microcomputador Básico 202 Fig. 5.

debe garantizares que esa página sea seleccionada en el momento que esta información sea invocada por el programa. cuales módulos del programa deben residir en el área del sistema.54. • Rutinas de conmutación de bancos: esta sección del programa así como la tabla de saltos debe localizarse en el área común por ser necesarias para todos los bancos. de modo que el contenido de todos los bancos de EPROM es el mismo en el rango de direcciones del área común. Para esto considere que el tamaño de esta zona es 16 Kbytes (0000H-03FFFH) como ilustra el mapa de memoria de la figura 5. debe rediseñarse el manejador de memoria para asignar por hardware el área común. Por ejemplo debe especificarse el número del puerto de la lógica de conmutación y el estado de los bits de selección para cada banco. es que no proporciona una sección para el área común de código en el espacio de la EPROM. Algunos ensambladores y compiladores C incorporan soporte para conmutación de bancos. Los programas enlazadores asociados generan automáticamente el código y la información de mapeo necesaria para ejecutar programas con bancos. El programa enlazador entonces copia el código y los datos almacenados en esta zona en cada banco. La solución es que debe indicarse en tiempo de compilación. especificando el número de bancos y como son seleccionados. JMP. Una omisión en el modo de operación del circuito de manejo de memoria de la figura 5. • Funciones de bibliotecas: las rutinas de bibliotecas usadas por el compilador en tiempo de ejecución deben cargarse en el área común. Este archivo debe ser configurado para que se corresponda con la técnica de conmutación usada por el hardware. Para evitar la duplicación del código común. por lo cual éstos deben ser manejados por el programa. El espacio de EPROM en el rango 40000H-7FFFH será redirigido a uno .55. En caso contrario estas constantes y tablas deben almacenarse en el área común. El enlazador crea una tabla de saltos para todas las funciones almacenadas en el área de bancos y que son llamadas desde el área común o de otros bancos. RET y sus formas condicionales están sujetas a remapeo cuando se ejecutan. La aplicación que usa la técnica de conmutación de bancos debe incluir el módulo fuente que contiene el código que es invocado para la conmutación de los bancos. Algunos paquetes de desarrollo no incluyen acceso a bancos de datos. El enlazador además tiene directivas de control para especificar la localización y tamaño de los bancos y para asignar determinados módulos del programa al área de un banco o al área común. Normalmente las instrucciones CALL.El Microcomputador Básico 203 • Constantes y tablas: si un banco contiene valores constantes y tablas definidas por el código. Normalmente el vendedor del software entrega un pequeño módulo de código el cual realiza la conmutación a y desde bancos.

56 Las líneas de direcciones A0-A13 se conectan a las entradas correspondientes de la EPROM.55 Mapa de memorias con área común de código y siete bancos de EPROM. Aunque algunos compiladores no soportan bancos para el área de datos no existe razón alguna para que la técnica de conmutación de bancos sea aplicada a la memoria SRWM del microcomputador. 5.El Microcomputador Básico 204 de ocho bancos de 16 Kbytes. Como muestra la figura 5. A15’ y A16’ que se conectan a las tres líneas orden alto de las entradas de direcciones del dispositivo. dependiendo del estado de los bits A14’. . El proceso de diseño de un mapeador para la RAM se realiza exactamente igual a como se hizo para la memoria de código. usando para seleccionarlos tres bits XA14-16 de un puerto de salida. Fig. Cuando A15 es igual a cero se selecciona la EPROM y se puede tener acceso a uno de ocho bancos de 16 Kbytes.

. 5.56 Subsistema de memoria con área común de código.El Microcomputador Básico 205 Fig.

el uso de lenguajes de alto nivel para la escritura de los programas de aplicación. Mover datos desde una posición de memoria a otra. y en ocasiones conveniente. • El repertorio de instrucciones del µP y • Los modos de direccionamiento. 3. Tomar decisiones. Basándose en las instrucciones. . se presenta el conjunto de instrucciones del microprocesador 8085A. el µP puede realizar tres tareas básicas: 1.Introducción a la Programación del 8085A 206 Programación del 8085 En el capítulo anterior se establecieron las bases mínimas para el diseño de un sistema microcomputador mínimo. y se describe como usarlo para realizar procesamiento de información. Aunque es posible. 2. Para escribir programas eficientes en ensamblador. En este capítulo. el usuario debe conocer a la perfección: • Las funciones de los registros y la forma en que están organizados en el interior del µP. Usar la ALU para ejecutar operaciones matemáticas y lógicas. El µP ejecuta una secuencia de instrucciones de máquina que define las operaciones a realizar. para introducir al lector en la programación del 8085A se usará el lenguaje ensamblador. y basarse en los resultados para transferir el control del programa hacia un nuevo conjunto de instrucciones.

8085A D0-D7 A0-A15 Fig.1 EL MODELO PARA PROGRAMACIÓN Aunque un microcomputador construido alrededor del μP8085. Los registros internos a los cuales se permite acceso al usuario constituyen el modelo básico de programación del microprocesador. y el banco de re- .1 Modelo del microcomputador para programación. para programar el sistema. comprende un número de unidades funcionales distintas y de complejidad variable. En la figura 6. Los registros buffers de datos y de direcciones no forman parte del modelo. es suficiente considerar inicialmente un modelo que represente los recursos a la disposición del programador. el registro de banderas o de estado. o de cualquier otro μP.Introducción a la Programación del 8085A 207 6.1 se presenta un diagrama de la estructura interna del µP y de los componentes externos asociados que integran al µC. 6. las cuales están interconectadas a los buses del microprocesador. El modelo para programación está constituido por varios registros de 8 bits. tales como el acumulador (A). Los elementos del modelo se presentan tal como se perciben desde la óptica de un programador.

Para efectos de programación.H.D. Las instrucciones y los datos del programa son obtenidos desde la memoria del sistema. cargando el resultado de la operación en el mismo registro acumulador. y el otro para representar el dato a ser almacenado en el registro. el microprocesador debe obtener el código ejecutable y trasladarlo en secuencia al registro de instrucciones del microprocesador. Por ejemplo.L). 6. y dos registros de 16 bits: el contador de programa y el apuntador de pila.E. y los puertos de E/S del sistema pueden considerarse transparentes para el programador. necesitándose dos bytes para especificar la instrucción. 6. Una instrucción JMP dirección produce un salto incondicional a la dirección especificada.C. mueve el valor especificado por el operando dato al registro r. para especificar la dirección del salto. y es una instrucción de tres bytes porque requiere dos palabras adicionales al código de operación. Se requiere un byte para definir completamente la instrucción. Instrucción de un byte Instrucción de tres bytes Código de operación Dato o byte de una dirección de memoria Byte de una dirección de memoria Instrucción de dos bytes Fig.2 FORMATO DE LAS INSTRUCCIONES Para ejecutar un programa. Esta almacena la información en palabras con formato de ocho bits. El microcomputador tiene una memoria para instrucciones y datos con una capacidad de 64Kbytes y 512 puertos de E/S. cada instrucción puede ocupar uno. dato. dos o tres posiciones en el interior del dispositivo de memoria. La instrucción MVI r. El primero para el código de operación. . la conexión real entre el μP. realiza la suma del contenido del registro r y el dato depositado en el acumulador. En la figura 6. la instrucción aritmética ADD r.2 Formato de instrucciones del μP 8085.Introducción a la Programación del 8085A 208 gistros de propósito general (B.2 se muestra el formato general para las instrucciones del 8085. De acuerdo con su tipo. la memoria.

la simbología usada por la empresa INTEL para las instrucciones. D-E. (vea tabla 4) NNN Número binario entre 000 y 111. mientras que H representa al registro par H-L. Nomenclatura de las instrucciones del 8085. Tabla. Consiste del contenido del acumulador más las banderas de condición. C.1.r2 Uno de los registros: A. SÍMBOLO SIGNIFICADO dirección Expresión binaria de 16 bits. en la tabla 6.Introducción a la Programación del 8085A 209 NOMENCLATURA PARA EL CONJUNTO DE INSTRUCCIONES: Para facilitar la comprensión de las instrucciones del 8085 se presenta. D. El registro B representa el par B-C. E. (a) Registro DDD o SSS 111 000 001 010 011 100 101 Registro par BC DE HL SP rp Condición (XX) NZ no cero Z cero NC sin acarreo C con acarreo PO Paridad impar PE paridad par P positivo M negativo (Z=0) (Z=1) (CY=0) (Z=1) (P=0) (P=1) (S=0) (S=1) (d) CCC A B C D E H L 00 01 10 11 (c) 000 001 010 011 100 101 110 111 (b) . D al par D-E. H. (Vea tabla 2) Rp Cada pareja de registros B-C. N Número decimal entre 0 y 7. B. Dato Expresión binaria de 8 bits. H. C. Rl El byte menos significativo de un registro par. L es destino (D) o fuente (S) de información.1. M Referencia a memoria PSW Palabra de estado del programa. dato 16 Expresión binaria de 16 bits. PCH y PCL Bytes de mayor y menor peso del contador de programa.r1. H-L. 6. SSS Representación de 3 bits del código de operación donde algunos de los registros: A. Puerto Dirección de 8 bits de un dispositivo de E/S r. D. Rh El byte alto de mayor peso de un registro par. L DDD. B. E. (Vea tabla 3) XX Código de las banderas en instrucciones de salto condicional.

• Direccionamiento inmediato. En general.Introducción a la Programación del 8085A 210 6. la potencia de cómputo de un determinado µP está determinada por el número de modos de direccionamientos disponibles.3. esto es [(byte 3) (byte2)].3 MODOS DE DIRECCIONAMIENTO Especifican la manera en que las instrucciones del microprocesador 8085A obtienen los datos a los cuales hacen referencia. . con uno de los operandos almacenado en el acumulador. Este modo corresponde a instrucciones de tres bytes. y la figura 6.3b presenta el contenido del dispositivo de memoria después de ejecutarse la instrucción. donde el segundo indica los 8 bits de menor peso de la dirección. En un caso. 6.3a muestra como se almacena la instrucción en memoria. ADD r y ADD M son ambas instrucciones que ejecutan una suma. en un registro o puede ser especificado por un operando de la propia instrucción. Suponga que una instrucción STA 2045H está almacenada en la dirección 2000H de la memoria del sistema. mientras que el tercer byte corresponde a los 8 bits de mayor peso de la dirección donde está el dato. • Direccionamiento indirecto por registro. El modo en el cual la instrucción obtiene el segundo elemento de la operación. La figura 6. Esta instrucción realiza la operación de mover el contenido del acumulador a la dirección de memoria especificada por los bytes 2 y 3 de la instrucción. Este valor puede estar en la memoria del sistema. ← (A). mientras que en el segundo caso se encuentra en la posición de memoria especificada por el contenido del registro par HL. Para la escritura de programas eficientes es necesario entender con claridad los distintos modos de direccionamiento que puede utilizarse con cada instrucción del µP. el valor es obtenido desde un registro r.1 Direccionamiento directo La instrucción indica en forma explicita la dirección de la posición de memoria donde está el dato. Las instrucciones del 8085A tienen cuatro modos de obtener los datos: • Direccionamiento directo. establece una diferencia entre estas dos instrucciones. Por ejemplo. • Direccionamiento por registro. Un modo de direccionamiento particular establece el procedimiento utilizado por el microprocesador para obtener un dato necesario para la ejecución de la instrucción.

la instrucción ANI dato. Por ejemplo. Este tipo de referencia a datos corresponde a instrucciones de dos y tres bytes. las otras son afectadas según el resultado.Introducción a la Programación del 8085A 211 A F3 PC 20 00 2000H 2000H 2001H 2001H 2002H 2002H 2003H 2003H MEMORIA 32 32 45 45 20 20 STA STA 45 45 20 20 2045H 2045H 2046H xx F3 (a) MEMORIA 2000H 2001H 03 2002H 2003H 32 45 20 STA 45 20 A F3 PC 20 2045H 2046H F3 (b) Fig. . (b) Después de la ejecución 6. (a) antes de la ejecución.3.6.2 Direccionamiento Inmediato La instrucción contiene en forma explícita el dato a utilizarse en la ejecución de la instrucción.3 Direccionamiento directo de una posición de memoria. La bandera de acarreo y la de acarreo auxiliar son puestas a cero. ejecuta una operación AND entre el contenido del byte dos de la instrucción y el dato en el acumulador. El resultado de la operación lógica se deposita en el acumulador.

(P) = 1. (AC) = 0. el contador de programa. y el registro de condiciones.6. Contenido del acumulador.6. luego de ejecutar la instrucción. El resultado de ejecutar ANI 011010112. A CF PC 20 0 0 0 F 1 0 2000H 2001H 2001H 02 F3 2002H 2002H 2003H MEMORIA E6 32 6B 45 x 20 ANI STA 6B 45 F3 2046H Fig.4 Direccionamiento inmediato de un dato. (Z) = 0. . Contenido del acumulador. la memoria. antes de ejecutar la instrucción.Introducción a la Programación del 8085A 212 Suponga que el acumulador contiene el dato binario 110111112.5 Direccionamiento inmediato de un dato. es: 1101 1111 0110 1011 0100 1011 (A) (byte 2) (A) (S) = 0 . la memoria y el registro de condiciones. el contador de programa. (CY) = 0 A DF X X PC 20 X F X X 2000H 2000H 2001H 2001H 00 F3 2002H 2002H 2003H MEMORIA E6 32 6B 45 x 20 ANI STA 6B 45 F3 2046H Fig.

6 Direccionamiento por registro.3 Direccionamiento por registro La instrucción especifica el registro r de 8 bits. La instrucción ADC M suma el contenido de la posición de memoria indiada por el registro par H-L más el bit de acarreo contenido del acumulador. Si el registro B contiene el dato 12H y el registro (C ) = 4FH. donde se halla el dato.9 se presentan los contenidos de los registros y memoria. Esto es: (A) ← (A) + [(H)(L)] + (CY). 6.3. 6. . es un ejemplo de este tipo de referencia a dato.3. o rp de 16 bits. cuya ejecución incrementa en 1 el contenido del registro par rp.8 y 6. La instrucción INX rp. esto significa (rh) (rl) ← ((rh) (rl) +1). Se trata de una instrucción de un byte.Introducción a la Programación del 8085A 213 6. al ejecutarse la instrucción INX B. B (B-C) 12 C FF (B-C) + 1 13 00 Fig.4 Direccionamiento indirecto por registro La dirección de memoria donde está el dato es especificada por el contenido de un registro par.7. el contenido de BC cambiará como muestra la figura 6. antes y después de ejecutar la instrucción. Si antes de ejecutar la instrucción: (A) = 1F (CY) = 1 (H) = 20 (L) = 50 [2050] = 23 Después de ejecutar la instrucción: (A) = 43 (H) = 20 (L) = 50 [2050] = 23 y el estado de las banderas será: (S) = 0 (Z) = 0 (AC) = 1 (P) = 0 (CY) = 0 En las figuras 6. el cual contendrá el resultado de la operación.

estás pueden distinguirse en los siguientes grupos: • • • • • Transferencia de datos. MEMORIA A 1F H 20 F3 PC 0 0 1 L 50 F3 2002H F 0 0 2000H 2000H 2001H 8E 32 x 45 ADC 20 23 F3 F3 20 F3 01 2050H 2046H 2045H Fig. Bifurcaciones. la memoria y el registro de condiciones. el contador de programa. Contenido del acumulador. el contador de programa.9 Direccionamiento indirecto por registro de un dato. . Operaciones lógicas. Instrucciones de manejo de pila (stack). luego de ejecutar la instrucción.6.6. Contenido del acumulador. y control de la máquina. E/S. la memoria y el registro de condiciones.4 EL CONJUNTO DE INSTRUCCIONES DEL 8085 El μp8085A puede ejecutar 246 operaciones distintas agrupadas en 74 instrucciones generales.7 Direccionamiento indirecto por registro de un dato.Introducción a la Programación del 8085A 214 MEMORIA A 1F H 20 F3 PC 20 F3 X X X L F X 1 2000H 2000H 2001H 8E 32 ADC x 45 F3 50 F3 00 2002H 20 23 F3 2050H 2046H 2045H Fig. antes de ejecutar la instrucción. Operaciones Aritméticas. 6. el registro par H-L. el registro par H-L.

desde un registro hacia la memoria del sistema. hacia un registro.r2 (r1)←(r2) Transfiere el contenido del un registro fuente r2 a al registro destino r1 . 6. Estas instrucciones deben especificar la fuente donde se localizan los datos. En la tabla 6. El registro HL debe cargarse con la dirección de memoria cuyo contenido se quiere transferir.1 Grupo de instrucciones para transferencia de datos Permiten el movimiento de datos entre los distintos componentes del sistema μcomputador. Tabla.dato 16 LDA dirección (r1) ← (r2) (r) ←[(H)(L)] [(H)(L)] ← (r) (r) ← (dato) [(H)(L)] ← (dato) (BC) ←dato 16 (A) ←[(dirección)] STA dirección LHLD dirección SHLD dirección LDAX rp STAX rp XCHG IN puerto OUT puerto [(dirección)]←(A) (L) ←[(dirección)] (H) ←[(dirección+1)] [(dirección)] ← (L) [(dirección+1)] ← (H) (A) ← [(rp)] [(rp)] ← (A) (H) ↔ (D) (L) ↔ (E) (A) ← (puerto) (puerto) ← (A) Los datos son transferidos entre registros o entre un registro y la memoria por la instrucción MOV. o hacia los puertos de entrada y salida. Instrucciones para transferencia de datos MOV r1.M (r)←[(H) (L)] Mueve el contenido de la posición de memoria apuntada por el registro par HL al registro r. Las instrucciones de este grupo no afectan las banderas. puede especificarse cualquier registro interno de 8 bits. Existen varios métodos para cargar la dirección. Transfieren información entre los registros internos del microprocesador.dato MVI M. esta se especifica de la siguiente forma. el contenido del registro fuente permanece inalterable.M MOV M.4. y el destino donde debe copiarse la información.r MVI r.r2 MOV r.dato LXI rp.Introducción a la Programación del 8085A 215 6. o bien desde la RWM o dispositivos de E/S. dependiendo del origen y destino de los datos: MOV r1. Cuando se ejecuta una transferencia (mover).2 Instrucciones para carga y movimiento de datos. MOV r.2 se presentan las instrucciones del 8085A destinadas a transferir datos. pero una forma común es usar la instrucción: .

LHLD dirección (L) ←[(byte 3) (byte 2)]. Las instrucciones LXI y MVI pueden usarse para cargar cualquier registro o posición de memoria cambiando el operando destino.dato (r)←(byte 2) Carga el registro r de 8 bits con el dato especificado por el byte 2 de la instrucción MVI M. dirección (rl)←(byte 2).dato [(H)(L)]←(byte 2) Permite copiar el dato especificado por el byte 2 de la instrucción en la posición de memoria con dirección indicada por el contenido del registro HL.Introducción a la Programación del 8085A 216 LXI rp. carga el registro H con el byte 10H y L con FFH. y el contenido de la próxima posición de memoria es transferido al registro H. o el modo de direccionamiento. Por ejemplo LXI B. Otra forma de cargar un registro o una posición de memoria es con la instrucción MVI. mover inmediatamente. La instrucción LXI SP. LDAX rp (A) ←[(rp)] La información en la posición de memoria especificada por el contenido del registro par rp es transferida al acumulador. dirección carga el apuntador de stack con la dirección del tope de la pila. carga el registro par rp con los bytes 2 y 3 de la instrucción. MVI r . dirección deposita en el registro par BC los bytes 2 y 3 de la instrucción. Algunas instrucciones para transferencia de datos con memoria no hacen referencia al registro par HL. (rh)←(byte 3) Esta instrucción de 3 bytes. por ejemplo: LXI H. (H) ←[(byte 3) (byte 2) +1] El contenido de la dirección de memoria especificada por el byte 2 y 3 de la instrucción es cargado en el registro L. . LDA dirección (A) ←[(byte 3) (byte 2)] El dato en la posición de memoria especificado por el byte 2 y 3 de la instrucción es movido al acumulador. 10FFH.

El contenido del registro H es transferido a la siguiente posición de memoria. Usando estas instrucciones.m 4 bytes XCHG (H) ↔ (D). [(byte 3) (byte 2) +1]←(H) Mueve el contenido del registro L a la posición de memoria señalada por los bytes 2 y 3 de la instrucción. (L) ↔ (E) Intercambia los datos contenidos en los registros pares HL y DE: La elección de las instrucciones que permiten la transferencia de información entre el microprocesador y los dispositivos de entrada y salida.1 El código siguiente mueve el contenido de la dirección de memoria 451FH al registro acumulador. Ejemplo 6. esto puede realizarse con tres bytes en lugar de los cuatro bytes necesarios para cargar el registro par HL con una dirección y mover datos desde o hacia la memoria. SHLD dirección [(byte 3) (byte 2)]←(L). lda 1F 45 3 bytes lxi h 1F 45 mov a. (Mapeo de memoria) . Las instrucciones LDA y STA proveen un medio para transferir inmediatamente datos entre el acumulador y la memoria.Introducción a la Programación del 8085A 217 STAX rp [(rp)]←(A) El byte almacenado en el registro acumulador es transferido a la posición de memoria cuya dirección está especificada por el contenido del registro par rp. (E/S aislada) • E/S direccionada como memoria. depende del tipo de estructura que utilice el sistema para la decodificación de los puertos de E/S. Son posibles dos esquemas: • E/S estándar. STA dirección [(byte 3) (byte 2)] ←(A) El contenido del acumulador es almacenado en la dirección de memoria especificada por los bytes 2 y 3 de la instrucción.

OUT puerto (dato)←(A) El contenido del registro A es colocado en el bus de datos para ser transmitido al puerto especificado por el segundo byte de la instrucción Es obvio que como la dirección del puerto se especifica con un byte. duplicando esta información en las ocho líneas de mayor peso del bus de direcciones A8-A15. Además. En lo que se refiere al programador.2 Grupo de instrucciones que ejecutan operaciones lógicas El microprocesador 8085A posee un grupo de instrucciones que usan la unidad lógica y aritmética para hacer posible la realización de operaciones lógicas. La línea IO / M es puesta en alto para indicar que la transferencia es a un registro de E/S. RD . Un puerto de entrada puede tener la misma dirección que uno de salida.Introducción a la Programación del 8085A 218 Posteriormente se analizaran en detalle los modos de selección más comunes para dispositivos de E/S. y 256 de salida. Cuando se ejecuta una instrucción IN la señal de control de lectura. basta con distinguir las instrucciones que se pueden utilizar en cada caso. el 8085A coloca la dirección del puerto sobre las ocho líneas de dirección de menor peso A0-A7. Para el esquema E/S estándar se usan las instrucciones de dos bytes IN puerto y OUT puerto. de forma equivalente a como las puertas básicas digitales las ejecutan por hardware. es depositado en el acumulador. El primer byte de la instrucción contiene el código de operación y el segundo la dirección del puerto que se desea seleccionar: IN puerto (A)←(dato) El byte colocado en el bus de datos por el puerto especificado por el segundo byte de la instrucción. Cuando los puertos de entrada y salida son seleccionados como si se tratara de posiciones de memoria.4. 256 de entrada. se activa para permitir la lectura del puerto. solo es posible el acceso a 512 puertos. en el caso de la ejecución de una instrucción OUT se activará la señal WR . 6. Las instruccio- . La única diferencia es que el microprocesador opera con datos de 8 bits. se pueden usar las instrucciones que hacen referencia a memoria para transferir datos a. de escritura en memoria o puerto de E/S. o desde dispositivos de E/S. las señales de control de lectura y escritura en puerto realizarán la distinción. el procesador no puede distinguir entre un puerto tratado como memoria y una dirección de la memoria del sistema. En este caso.

(CY)←(A0) (A7) ← (CY) (An+1)←(An). (CY)←(A7) (A0) ← (CY) Cuando en una instrucción de este grupo intervienen dos operandos. Las instrucciones de este grupo afectan todas las banderazas operaciones lógicas posibles son: AND. y Desplazamientos. la operación de complementar se efectúa sobre los ocho bits del acumulador. uno de los operandos está en el acumulador. En todas las instrucciones lógicas. Complemento. Afectan todas las banderas de condiciones: CY es puesta a cero y AC a 1. la operación se realiza simultáneamente entre los bits correspondientes de cada byte. Los valores de P. que ejecuta una operación AND entre un registro y el acumulador. ANA M y ANI dato realizan la función AND entre el acumulador y el operando de referencia. Instrucciones lógicas ANA r ANA M ANI dato ORA r ORA M ORI dato XRA r XRA M XRI dato CMA (A)←(A) ∧ ( r) (A) ←(A) ∧ [(H)(L)] (A) ← (A) ∧ (dato) (A) ← (A) ∨ ( r) (A) ←( A) ∨ [(H)(L)] (A) ← (A) ∨ (dato) (A)←(A) ∀ (r) (A)←(A) ∀ [(H)(L)] (A)←(A) ∀(dato) (A)←(A) CMC STC CMP CMP M CPI dato RRC RLC RAR RAL r (CY )← (CY) (CY) ← 1 (A) . Cuando intervienen dos operandos. (A7)←(A0) (CY) ← (A0) (An+1)←(An).( r) (A) . Tabla.[(H)(L)] (A) .3 Instrucciones del grupo lógico. S y Z son asignados de acuerdo con el resultado de la operación. OR Exclusivo. en otro registro del microprocesador o en la memoria. En el caso de la instrucción CMA de complemento.(dato) (An)←(An+1). como en ANA r. Comparación.Introducción a la Programación del 8085A 219 nes de este grupo facilitan la manipulación y control de bits individuales de un registro o posición de memoria. (A0)←(A7) (CY) ← (A7) (An)←(An+1). ANA r (A)←(A) ∧ ( r) . OR. exceptuando aquellas que se refieren a la bandera de acarreo (CY). 6. el otro puede estar: implícito en la instrucción. Instrucciones que ejecutan la función AND ANA r.

ORA r (A)←(A) ∨ ( r) Realiza la función OR bit a bit entre el acumulador y el registro especificado. Al igual que en el caso anterior el segundo operando puede ser un registro de 8 bits. disponibles en el grupo de instrucciones lógicas del microprocesador 8085A. el resultado se carga en el acumulador. El resultado se almacena en el acumulador. Ejemplo: ORA B. la función AND permite poner en cero algunos bits específicos de una palabra. Ejemplo: ANA C. Estas instrucciones afectan todas las banderas: CY y AC son puestas a cero. con (A) = B6H y (B)=63H . Si es necesario borrar los bit 7 y 0 del A. La utilidad de las instrucciones que ejecutan operaciones lógicas puede no ser obvia. ANI dato (A) ←(A) ∧ (dato) Realiza una función AND entre el segundo byte de la instrucción y el contenido del acumulador. 10101001 (A) A9H ∧ 01111110 (C) 7EH ← máscara 00101000 (A) 28H xxxxxxxx (A) xxH ∧ 01111110 (C) 7EH ← máscara 0xxxxxx0 Instrucciones que ejecutan la función OR Las instrucciones ORA r. o un dato contenido en el segundo byte de la instrucción OR inmediato (ORI). Por ejemplo. ORA M y ORI dato. con (A) = B6H y (C)=63H 10110110 (A) B6H ∧ 01100011 (C) 63H 00100010 (A) 22H ANA M (A) ←(A) ∧ [(H)(L)] Ejecuta la operación AND entre el acumulador y el contenido de la posición de memoria apuntada por el registro par HL. ejecutan la función OR entre el acumulador y el operando especificado. la memoria del sistema. mientras que los restantes permanecen inalterables. el resultado se deposita en el acumulador.Introducción a la Programación del 8085A 220 Realiza la función AND bit a bit entre el acumulador y el registro especificado. el resultado se deposita en el acumulador. basta con usar un byte de máscara (7EH) y ejecutar la instrucción ANI 7EH.

Escribir a puerto En aplicaciones de control es a menudo necesario probar el estado lógico de uno o más bits de un registro o de una posición de memoria determinada. Obtener carácter ASCII . se retornan a uno el mismo grupo de bits. Una aplicación inmediata de la función OR es poner a uno un bit de una palabra de control. Ejemplo 6. el resultado se carga en el acumulador. El programa que se ofrece a continuación muestra el uso de las instrucciones lógicas AND y OR para la conversión de números codificados en ASCII al sistema BCD y viceversa. Para convertir un carácter ASCII (37H) a su equivalente decimal (07H). ejecutando ORI 30H. Convertir en ascii . el resultado se almacena en el acumulador. 10100001 (A) A9H ∧ 00001000 (C) 08H ← máscara 10101001 (A) A9H ∧ 00001000 (C) 08H ← máscara . Para revertir el proceso. basta con poner a cero los bits A4-6 del valor ASCII. in ani sta mov ori out hlt 80h 0fh 0200h a. Cargar en a el número decimal . manteniendo el estado lógico de los demás bits.Introducción a la Programación del 8085A 221 10110110 (A) B6H ∨ 01100011 (B) 63H 11110111 (A) F7H ORA M (A) ←(A) ∨ [(H)(L)] Ejecuta la operación OR entre el registro A y el contenido de la posición de memoria apuntada por el registro par HL. debe ser convertido a ASCII y escrito en el puerto de salida 90H.2 El puerto de entrada 80H contiene el código ASCII de un digito decimal y en el registro D está almacenado el equivalente binario de un número decimal. Convertir a BCD . Considere que el contenido del registro acumulador es A9H y se requiere detectar el estado del bit A3. Almacenar en memoria . Como ejemplo. El programa debe leer el puerto de entrada.d 30h 90h . la ejecución de la instrucción ORI 70H fuerza a uno el bit A6 del registro acumulador. El dígito decimal en D. ORI dato (A) ←(A) ∨ (dato) Produce la ejecución de una función OR entre el segundo byte de la instrucción y el contenido del acumulador. Esto se logra con la instrucción AND 0FH. convertir el carácter ASCII a BCD y almacenarlo en la posición de memoria 0200H.

La ejecución de cualquiera de estas instrucciones ponen a cero las banderas de acarreo y de acarreo auxiliar.0300h a.3 El programa detecta el estado del bit 4 de la posición de memoria con dirección 300H. XRA M y XRI dato. todos a cero uno: mem: .Actualiza indicador Instrucciones que ejecutan la función OR EXCLUSIVO El μP 8085A permite realizar las funciones: XRA r. se pondrán a uno todos los bits de la misma celda de la memoria.3 ilustra un método para realizar prueba de bits. se coloca la máscara. Ejecutando la instrucción ANI 08H. Si uno. para ocultar todos los bits del A excepto el correspondiente a la prueba. mientras que entre bits distintos se produce uno. Si por el contrario el bit 4 es cero. Ejemplo: XRA B. El resultado de la prueba se indica mediante la bandera de cero (Z). XRA r (A)←(A) ∀ (r) La función OR exclusivo se ejecuta entre el acumulador y el registro r. Apunta la dirección del bit a probar . Esto indica que si el dato en el acumulador coincide con el operando de la instrucción OR exclusivo. Ejemplo 6. el resultado se deposita en el acumulador. 08H en este caso. se obtiene como resultado un cero. Si está en uno. Palabra de prueba al a . lxi mov ani jz ani jmp ori sta hlt h. se cargarán ceros en todos los bits de la posición 0500H. la cual se activará sólo en el caso que A3 sea igual a cero.m 10h uno 00h mem ffh 0500h .Introducción a la Programación del 8085A 222 00000000 (A) 00H (Z) = 1 00001000 (A) 08H (Z) = 0 La forma más directa y sencilla de realizar esta tarea es usar un byte de mascara específico. el resto de los bits de condiciones son afectados según el resultado de la operación lógica. Al ejecutar la instrucción OR exclusivo entre bits de igual valor lógico. el registro acumulador es cargado con cero y la bandera de cero (Z) es activada a uno. con (A) = B6H y (B)=63H . El ejemplo 6. Prueba de a4 . Si cero. todos a uno .

Comparar con copia . se actualiza la copia de la palabra de control. Para el programador. el resultado se carga en el A. Copia de palabra de control en c . Si son iguales. la operación OR exclusivo puede usarse para complementar bits.4 muestra el uso de la función OR exclusivo para prueba de byte. Ejemplo 6. lda mov in mov xra jnz 3000h c. 1011 1110 (A) BEH ∀ 1111 0000 (B) F0H 0100 1110 (A) 4EH El ejemplo 6. Por ejemplo XRI F0H produce la inversión lógica de los cuatro bits de mayor orden del registro acumulador.Introducción a la Programación del 8085A 223 10110110 (A) B6H ∀ 01100011 (B) 63H 11010101 (A) D5H XRI M (A)←(A) ∀ [(H)(L)] Realiza la operación OR exclusivo entre el contenido de A y el byte en la posición de memoria apuntada por el registro par HL. se hace uno el bit 5 de la posición de memoria 3200H.. Una forma más eficiente para iniciar en cero el A es utilizar la instrucción de un bytes XRA A.4 El programa lee una palabra de control del puerto 0BH y lo compara con una copia del dato almacenada en la dirección 3000H de la memoria. Leer palabra de control .a c difer . En forma similar a como se usó la función AND para poner bits a cero y la OR para hacerlos uno. es una práctica habitual tener que cargar el registro acumulador con cero. (A)←(A) ∀ (dato) XRI dato Ejecuta una función OR exclusivo entre el segundo byte de la instrucción y el contenido del acumulador. la cual además torna a cero las banderas de acarreo (CY) y acarreo auxiliar (AC).a 0ah b. Esta operación puede ser realizada por la instrucción de dos bytes MVI A.Son diferentes .0. Si los bytes comparados difieren. el resultado se almacena en el acumulador.

CMP M y CPI dato. Actualizar copia en memoria Observe que la actualización de la palabra de control ocurre únicamente si hubo cambios en ésta. puede ser realizada usando las instrucciones de comparación. o con un dato inmediato. descritas a continuación. CMC.Introducción a la Programación del 8085A 224 lda ori sta jmp difer: mov sta fin: hlt 3200h 20h 3200h fin a. comparan el contenido del acumulador con: el de cualquier registro interno del μP (incluyendo al propio A). Son iguales . no puede usarse XRA. Bit 5 a uno . Si se requiere comparar bytes e indicar si uno es mayor o menor que el otro. CMP r.4 para comprobar si dos datos son iguales. y complementar la bandera de acarreo. La comparación consiste en substraer el byte . (CY)←( CY ) Instrucciones de comparación La instrucción OR exclusivo (XRA) se usó en el ejemplo 6. El registro de banderas no es modificado. CMA. con el de una posición de memoria. CMC Solo afecta la bandera de acarreo.b 3000h . CMA (A)←( A ) El contenido de acumulador es complementado. Instrucciones que realizan complemento Son dos instrucciones de un byte: complementar el acumulador. La comparación de dos valores binarios en términos de sus magnitudes relativas. las otras permanecen mantienen su valor. Existe otra instrucción que actúa directamente sobre el bit de acarreo: STC (CY)←1 La bandera de acarreo es puesta a uno.

(dato) (A) . lda mov in mov cmp jnz lda ori sta jmp mov sta hlt 3000h c. CMP r Si (A) = (r). Los bits Z y CY son afectadas de acuerdo con el resultado de la comparación.[(H)(L)] (A) . la bandera de cero Z es puesta a 1 Si (A) < (r) el bit de acarreo CY se hace 1. el dato en el acumulador antes de la ejecución de la instrucción. (A) .4.b 3000h difer: fin: . Z=1 Si (A) < (r). Los valores de las banderas de estado son asignados de acuerdo con el resultado de la comparación realizada.a 0ah b.a c difer 3200h 20h 3200h fin a. CY es 1. CPI dato Si (A) = (dato). CMP M Si (A) = [(H)(L)] . Es suficiente con sustituir la línea de código XRA C del ejemplo 6. En todas las instrucciones de comparación.Introducción a la Programación del 8085A 225 operando del contenido del acumulador. Todas las banderas son afectadas. CY= 1. por la instrucción CMP C. Z = 1 Si (A) < (r) . permanece invariable.5 La instrucción de comparación CMP r es utilizada para resolver el problema planteado en el ejemplo anterior.( r) Ejemplo 6.

Si es < . . éste debe almacenarse en la posición de memoria 2000H. El programa del ejemplo 6. . . .7. Las instrucciones de comparación pueden usarse para determinar si un número está dentro de un intervalo determinado. cpi 50h jz no50 . el digito esta entre ‘0’ y ’9’. Saltar si menor de 50h .Introducción a la Programación del 8085A 226 Ejemplo 6.a 30h inval 40h vali e. no es un digito decimal. . Es igual a 50h . Comparar con ascii ‘0’. . . . Número decimal a memoria inval: vali : salir: Para concluir la exposición sobre las instrucciones de comparación. . . .a salir m. . . . . se presenta un ejemplo del uso del microprocesador 8085A en la solución de un problema simple de control industrial. men50: . En caso contrario. lxi in mov cpi jm cpi jm mov jmp mov hlt h. .a .2000h 00h c. verifica si un dato obtenido desde un puerto de entrada. no50: jc men50 . Saltar si distinto a 50h . Ejemplo 6.6 Para la comparación de la magnitud de dos números se puede usar el siguiente código. Es menor a 50h .7 Si el dato captado por el microprocesador desde el puerto de entrada con dirección 00H. corresponde al carácter ASCII de un dígito decimal. Mayor que 50h . el valor obtenido desde el puerto debe copiarse en el registro E. Si es <. es un dígito decimal. Carácter no decimal al registro e. Almacenar dígito en registro c. Comparar con ascii ‘9’+1. Leer dígito de puerto de entrada.

VI- Función Salidas digitales Entradas analógicas CS RD WR INTR AGND VREF CLK Selección De circuito Habilitación de salida Iniciar conversión Fin de conversión Tierra analógica Tensión de referencia Entrada de reloj externo Fig.6 mV. Si la magnitud de la variable supera un valor de referencia. En la figura 6.permiten la conversión de entradas diferenciales. Con entrada . debe generarse una alarma visual.12 se ofrece un diagrama de bloques del proceso.10 Supervisión de un proceso industrial. El conversor de datos usado es el ADCC0804. el cual se presenta en un encapsulado de veinte terminales con todas las funciones necesarias para facilitar la conexión al bus de un microprocesador. La resolución del CAD es de 19.Introducción a la Programación del 8085A 227 Ejemplo 6.estados.11 El convertidor A/D de 8 bits ADC0804. 6. El ADC0804 convierte el voltaje de entrada a un valor digital de 8 bits.8 Un 8085A debe supervisar en forma continua el valor de una variable analógica de un proceso industrial. Las salidas DB0-DB7 son tri. En la figura 6. Fin de conversión A Sensor Amplificador CAD µC 8085 Selección Inicio de conversión Lectura del dato Fig.11 se observa el símbolo del circuito y las funciones de los terminales. Las entradas analógicas VI+ y VI. Señal DB0-DB7 VI+. 6.

Introducción a la Programación del 8085A

228

no diferencial, el voltaje a convertir se aplica a VI+ y VI- se conecta a la tierra analógica AGND. Con el terminal VREF a circuito abierto, el rango de la señal de entrada es 0-5V. Posee un generador de reloj interno de frecuencia 1/(1.1RC), donde RC son componentes externos conectados a los terminales CLKR y CLK. Con alimentación de +5 V, la frecuencia de trabajo permitida está entre 100 KHz y 800 KHz. Puede usarse un reloj externo conectado a la entrada CLK. En la figura 6.12 se muestran las señales que intervienen en el proceso de adquisición de datos.
Inicio de conversión Fin de conversión Lectura de datos

CS
WR
INTR RD DB0-7

tc
Fig. 6.12 Diagrama de tiempos del ADC0804.

Dato

Para habilitar al ADC0804, la entrada CS debe estar en cero. Con el dispositivo seleccionado, la aplicación de un pulso de nivel bajo en la entrada WR pone al CAD en operación y la señal INTR cambia a nivel alto. El proceso de conversión propiamente dicho se inicia una vez que las señales CS y WR han regresado al nivel alto. Al finalizar el proceso, INTR vuelve a cero, señalando que puede proceder a leerse el dato habilitando las líneas de salida DB0-DB7 con la aplicación de un comando de lectura en la línea RD . La sección de adquisición de datos y generación de alarma del sistema supervisor se muestra en la figura 6.13. Las salidas de datos del circuito convertidor ADC0804 se conectan al bus AD0-AD7 del 8085 y las líneas de inicio de conversión y de habilitación de salidas se aplican, respectivamente, a los terminales de control WR y RD . Los valores de los componentes externos, resistencia y capacitor fijan una frecuencia de trabajo de 606KHz la cual está dentro de las especificaciones de funcionamiento del circuito. El decodificador de direcciones realiza una decodificación parcial situando al ADC0804 en el puerto 04H, y a la señal de fin de conversión ( INTR ) en 00H. El indicador luminoso se conecta a la salida Q de un circuito 74LS74 y se

Introducción a la Programación del 8085A

229

controla aplicando las entradas de selección de puerto ( CS2 y CS3 ) a las líneas asincrónicas de puesta a uno ( PR ) y puesta a cero ( CL ). Una operación de escritura al puerto con dirección 08H apagará al diodo indicador durante la operación normal, mientras que la selección del puerto 0CH, lo iluminará cuando el sistema funcione bajo falla. El contenido del bus de datos durante el acceso a estos dos puertos es irrelevante.

Fig. 6.13 Sección de adquisición de datos e indicación de alarma.

El programa de control se muestra a continuación.
ctrl.: lda mov out out in ani jnz in cmp jc out out in ani jnz in e200h b,a 8 4 0 80h esp 4 b adc 0ch 4 0 80h esp1 4 ; Obtener valor de referencia ; almacenarlo en B. ; Se asegura que el LED esté apagado ; Inicio de la conversión ; Se lee la línea INTR. ; Prueba de INTR ; Esperar hasta cuando sea cero. ; Leer resultado de la conversión. ; Comparar con la referencia. ; Si es menor, adquirir nuevo valor ; Es mayor, activar led ; Adquirir variable y esperar ; que disminuya por debajo del ; valor de referencia.

adc: esp:

adc1 esp1:

Introducción a la Programación del 8085A

230

cmp jnc jmp

b adc1 ctrl

; Reiniciar proceso.

Al inicio de la ejecución, se desactiva el diodo luminoso. A continuación una operación de escritura en el puerto 4 da inicio al proceso de conversión. Para verificar el fin de la conversión, se examina continuamente el contenido del puerto 0 hasta cuando el bit D7 sea cero. En este momento se lee el dato de salida del CAD. Este valor se compara con la referencia. Si es menor, se continúa adquiriendo valores de la variable. Cuando la magnitud de la señal de entrada supera el valor de referencia se activa la alarma. Con el diodo iluminado, se adquieren nuevos valores hasta cuando la magnitud de la tensión de entrada cae bajo el nivel de referencia. Se apaga el diodo y de inicia de nuevo el proceso de supervisión. El programa del ejemplo 6.8 se mantiene en un lazo sin fin supervisando continuamente la variable del proceso. La redundancia de código mostrada por el programa se corregirá cuando se trate el tópico de subrutinas. También puede ordenarse el apagado del diodo, aun cuando esté desactivado, al inicio del lazo de adquisición y de este modo no será necesario lazos separados de adquisición para condiciones normal y bajo falla. Observe que las puertas OR en la figura 6.13 pueden suprimirse si en el sistema no existe un puerto 0 de salida ni puertos 8 y 0CH de entrada. Esto debido a que el 74LS139 selecciona el puerto sin discriminar si es de entrada o salida.

Fig. 6.14 Decodificador de puertos con PLD para la sección de adquisición de datos e indicación de alarma.

Introducción a la Programación del 8085A

231

Como alternativa, en figura 6.14 se muestra el circuito de la figura 6.13 con un decodificador de puertos que realiza una decodificación completa de las direcciones de los puertos y además usa un solo chip. El código a programar en el circuito PAL es el siguiente:
library IEEE; use IEEE.STD_LOGIC_1164.all; entity DECDIR is port ( IOM,RD,A7,A6,A5,A4,A3,A2,A1,A0: CS0, CS1, CS2, CS3: ); end DECDIR;

in STD_LOGIC; out STD_LOGIC

architecture RTL of DECDIR is begin CS0 <= NOT(IOM)OR RD OR A0 OR A1 OR A2 OR A3 OR A4 OR A5 OR A6 OR A7; CS1 <= NOT(IOM) OR A0 OR A1 OR NOT (A2) OR A3 OR A4 OR A5 OR A6 OR A7; CS2<= NOT(IOM)OR NOT(RD) OR A0 OR A1 OR A2 OR NOT(A3) OR A4 OR A5 OR A6 OR A7; CS3<= NOT(IOM)OR NOT(RD) OR A0 OR A1 OR NOT(A2) OR NOT(A3) OR A4 OR A5 OR A6 OR A7; end RTL;

Instrucciones de rotación Las instrucciones de este grupo desplazan el contenido del acumulador un bit a la derecha, o a la izquierda. Son instrucciones de un byte, y su ejecución solo afecta la bandera de acarreo. (An)←(An+1); (A7)←(A0); (CY) ← (A0)

RRC

La instrucción RRC, desplaza el contenido del A un bit hacia la derecha. El bit menos significativo del A (A0) se transfiere al de mayor peso (A7) y al bit de acarreo, como ilustra la figura 6.15.

CY

A7

A6

A5

A4

A3

A2

A1

A0

Fig 6.15 Rotación del acumulador un bit hacia la derecha

Introducción a la Programación del 8085A

232

RLC

(An+1)←(An); (A0)←(A7); (CY) ← (A7)

Realiza una rotación hacia la izquierda del contenido del acumulador. A7 se transfiere hacia A0 y hacia la bandera de acarreo.

CY

A7

A6

A5

A4

A3

A2

A1

A0

Fig. 6.16 Rotación del acumulador un bit hacia la izquierda

RAR

(An)←(An+1); (CY)←(A0); (A7) ← (CY)

El contenido del acumulador se desplaza un bit hacia la derecha a través del bit de acarreo. El bit A0 pasa a CY, y el bit de acarreo a A7.

CY

A7

A6

A5

A4

A3

A2

A1

A0

Fig. 6.17 Rotación de un bit hacia la derecha a través de la bandera de acarreo.

RAL

(An+1)←(An); (CY)←(A7); (A0) ← (CY)

El byte en el acumulador es desplazado un lugar hacia la izquierda a través del bit de acarreo. El bit A7 ocupa el lugar del CY, y el contenido de la bandera de acarreo se transfiere al bit A0.
A2

CY

A7

A6

A5

A4

A3

A1

A0

Fig. 6.18 Rotación del acumulador un bit hacia la izquierda a través de CY.

Introducción a la Programación del 8085A

233

Ejemplo 6.9 Se requiere empaquetar los nibbles menos significativos de las posiciones de memoria E400H y E4001H en la dirección E500H, como indica la figura 6.19.

Fig. 6.19 Después de ejecutar el programa, el dato en la posición E500H es 92H

lhld mov rlc rlc rlc rlc ani mov mov ani ora sta hlt

e400h a,l

; Se cargan en h y l los datos en memoria ; Se mueve al acumulador el valor en e400h. ; Intercambio de nibbles del acumulador.

f0h b,a a,h 0fh b e500h

; Se pone a cero el nibble de orden menor y ; Se mueve al registro b ; Cargar el a con el dato en e401h ; Se hace cero el nibble de mayor orden. ; Se empaquetan valores ; Resultado a posición e500h.

En este capítulo se ha intentado presentar programas útiles para el desarrollo de aplicaciones prácticas de sistemas empotrados. Sin embargo, esta tarea es obstaculizada por el hecho que aún no se ha presentado el repertorio completo de instrucciones del 8085A. La potencialidad real de algunas instrucciones se revelará a medida que se avance en la exposición. Por ejemplo, las instrucciones de rotación combinadas en un programa con instrucciones aritméticas, permiten realizar operaciones matemáticas diversas, algunas de éstas son: multiplicación, división, cálculo de logaritmos y de funciones trigonométricas. En el siguiente ejercicio se muestra otra aplicación sencilla de las instrucciones de rotación.

Introducción a la Programación del 8085A

234

Ejemplo 6.10 A los terminales del puerto de salida 20H están conectados 8 indicadores luminosos (LED0-7), los cuales deben iluminarse de acuerdo con las siguientes condiciones:
a. Los LEDs deben estar inicialmente apagados. b. Si la línea 7 del puerto 40H está en: 0, active 1, active
LED0, LED2, LED4 y LED6 LED1, LED3, LED5 y LED7

c. Si el bit 0 del puerto de entrada 40H esta en cero no debe haber cambios en el estado de los LEDs.

orden:

l1357:

ori out in rrc jnc in rlc jc mvi out jmp mvi out jmp hlt

0ffh 20h 40h orden 40h l1357 a,0aah 20h orden a,55h 20h orden

; Apagar los ocho LEDS ; Obtener permiso para cambios ; Permiso negado ; Obtener patrón de encendido

; P40.7 = 0 >>

LED0, LED2, LED4 y LED6

; P40.7 = 1 >>

LED1, LED3, LED5 y LED7

6.4.3 Instrucciones para manejo de la pila La pila o stack es una zona de almacenamiento cuya presencia es imprescindible en todo computador debido a que es utilizada para asignar niveles de subrutinas y de interrupciones. En algunos microprocesadores, la pila se encuentra en el interior del CPU y en otros, forma parte de la memoria del sistema. Esta área de memoria es una estructura LIFO (Last Input First Output), la cual acumula eventos en forma cronológica. Esto significa que la primera información en entrar al stack ocupara la base, mientras que la más reciente estará en la cima de la pila. En la figura 6.20 se observa un grupo de cilindros apilados. A cada pieza se le asigna un número, según el orden de entrada a la pila. La operación de retirar un elemento del snack, se denomina POP, mientras que la tarea de añadir un cilindro se identifica como PUSH. En el caso de una memoria, un comando POP leerá la pila y un comando PUSH escribirá a la pila.

Introducción a la Programación del 8085A

235

Como indica la figura 6.20, el primer elemento en dejar la pila es el número 6, el cual fue el último cilindro colocado. La zona del stack puede corresponder a un área de memoria física o puede ser establecida por programa. Una pila de hardware ocupa un número determinado de registros de la CPU, lo cual garantiza una velocidad alta de operación pero una capacidad de almacenamiento limitada.
6 5
POP 6 PUSH

6 5 4 3 2 1 4 3 2 1

5 4 3 2 1

Fig. 6.20 Representación conceptual de una memoria con estructura LIFO

La pila programada usa la memoria RWM del µC y está limitada sólo por la capacidad de memoria del sistema. El contenido del registro apuntador de pila indica siempre la dirección ocupada por el último dato en entrar a la pila El programador selecciona la base de la pila en cualquier parte de la memoria RWM y el control de la información almacenada es realizada en forma automática por el SP. En términos de direcciones de memoria, la pila progresa hacia abajo y el tope de la pila corresponde a la dirección del último elemento en entrar, señalada por el SP. El 8085A usa una pila por programa y la manipulación de la pila se realiza por medio de dos instrucciones especiales. La instrucción PUSH deposita el contenido de un registro par en la parte superior de la pila, mientras que POP lee los dos últimos bytes almacenados en el stack y los transfiere a un registro par. La tabla 6.4 detalla las instrucciones de este grupo. PUSH rp [(SP) - 1] ← (rh); [(SP) - 2] ← (rl); (SP)← (SP) -2

Los datos en el registro par rp son transferidos a la pila, como se indica. El SP es disminuido en dos. PUSH PSW [(SP) - 1] ← (A); [(SP) - 2] ← (PSW); (SP)← (SP) - 2

El contenido del A es movido a la posición de memoria inmediatamente inferior a la apuntada por el SP. Las banderas de estados son empaquetadas como una

Introducción a la Programación del 8085A

236

palabra de estados denominada PSW (Program Status Word), la cual es copiada a la posición cuya dirección es menor en dos unidades que el contenido del SP.
Tabla. 6.4 Instrucciones de salto y de manejo de subrutinas

Instrucciones para manejo de la pila
(CY) ← [(SP)]0 (P) ← [(SP)]2 (AC) ← [(SP)]4 (Z) ← [(SP)]6 (S) ← [(SP)]7 (A) ← [(SP+1)] (SP) ← (SP) + 2

PUSH rp

[(SP) - 1] ← (rh) [(SP) - 2] ← (rl) (SP)← (SP) -2

POP PSW

PUSH PSW

[(SP) - 1] ← (A) [(SP) - 2]0 ← (CY) [(SP) - 2]2 ← (P) [(SP) - 2]4 ← (AC) [(SP) - 2]6 ← (Z) [(SP) - 2]7 ← (S) [(SP) - 2]1,3,5 ← X (SP)← (SP) - 2 (rh) ← [(SP)] (rh) ← [(SP+1)] (SP)← (SP) +2

XTHL

(L) ← [(SP)] (H) ← [(SP)+1]

POP rp

SPHL

(SP) ← (H) (L)

POP rp

(rh) ← [(SP)]; (rh) ← [(SP+1)]; (SP)← (SP) +2 Los datos en el registro par se transfieren a la pila, como indica la secuencia.

POP PSW

(banderas) ← [(SP)]; (A) ← [(SP+1)]; (SP) ← (SP) + 2

Se restituyen las banderas desde la dirección de memoria apuntada por el SP. El registro A es cargado con el dato en la posición de memoria con dirección mayor en uno a la indicada por el SP. El SP es incrementado en dos. XTHL (L) ↔ [(SP)]; (H) ↔ [(SP)+1]

El byte depositado en el registro L es intercambiado con el contenido de la posición cuya dirección señala el SP. El dato en el registro H se intercambia con el byte almacenado en la posición de memoria con dirección es mayor en uno que la indicada por el SP. SPHL (SP) ← (H) (L) El contenido del registro par HL es copiado en el apuntador de pila.

Introducción a la Programación del 8085A

237

El manejo de la pila es sencillo. El programador solo debe asegurarse que extrae la información desde el STACK en el orden correcto. También es recomendable asignar el tope de la pila en las últimas direcciones de la memoria del sistema. Usualmente se requieren pocas posiciones de memoria para la zona del stack, pero conviene asegurarse que está área no sea sobrescrita por alguna instrucción del programa. En el ejemplo 6.11 se muestra lo que no debe hacerse al extraer datos desde la pila. Ejemplo 6.11

lxi push push pop pop hlt

sp,3000h b d b d

; Asignar el tope de la pila ; Cargar bc en el stack ; Transferir de a la pila ; Recuperar bc del stack. ; Restaurar de desde la pila

En el programa del ejemplo 6.1 no se consideró que el contenido del registro par BC se trasladó a la pila antes que el del registro DE. El intento de recuperar primero a BC y luego a DE producirá un error de lógica durante la ejecución del programa. A continuación se describe la situación. • LXI SP,3000H
PILA
X X

B

C

63
D

85
E

X X X X X
X

2FFCH 2FFDH 2FFEH 2FFFH 3000H

41
SP

24 3000

Fig. 6.21 Se carga el apuntador de pila con la dirección 3000H

Introducción a la Programación del 8085A

238

• PUSH B
PILA
X X

B

C

63
D

85
E

X X 85 63 X
X

2FFDH 2FFEH 2FFFH 3000H

41
SP

24 2FFE

Fig. 6.22 El contenido del registro par BC se almacena en la pila

• PUSH D
PILA
X X

B

C

24 41 85 63 X
X

2FFCH 2FFDH 2FFEH 2FFFH 3000H

63
D

85
E

41
SP

24 2FFC

Fig. 6.23 El dato de 16 bits en DE se mueve al stack

Introducción a la Programación del 8085A

239

• POP B
PILA
X X

B

C

41
D

24
E

24 41 85 63 X
X

2FFCH 2FFDH 2FFEH 2FFFH 3000H

41
SP

24 2FFE

Fig. 6.24El contenido de la pila se transfiere al registro par BC

• POP B
PILA
X X

B

C

41
D

24
E

24 41 85 63 X
X

2FFCH 2FFDH 2FFEH 2FFFH 3000H

63
SP

85 3000

Fig. 6.25 El contenido de la pila se mueve al registro DE

Observe que como resultado de la ejecución del programa, se intercambiaron los contenidos de los registros pares. Para mantener intacta la información en los registros BC y DE, primero se debió rescatar DE, el último que se almacenó. Si se hubiese deseado intercambiar el contenido de los registros pares, el procedimiento empleado en el ejemplo 6.9 puede ser utilizado.

Introducción a la Programación del 8085A

240

La pilas un área ideal para almacenamiento temporal y fácil recuperación de variables de un programa. En el siguiente ejemplo se usa el stack para intercambiar datos de dos posiciones de la memoria RWM. Ejemplo 6.12 Utilizando la pila como medio de almacenamiento temporal, intercambie los contenidos de las direcciones de memoria 2020H y 2021H
lxi lda push lda sta pop sta hlt sp,3000h 2020h psw 2021h 2020h psw 2021h ; Cargar en el a el dato en 2000h ; Mover el byte en a hacia la pila ; Cargar en a el dato en 3000h ; Mover el a a la posición 2000h ; Recuperar dato de la pila ; Copiarlo en 3000h

6.4.4 Grupo de instrucciones para bifurcaciones A menos que una instrucción de este grupo sea ejecutada, el flujo normal de un programa consistirá en la ejecución de las instrucciones almacenadas en secuencia en la memoria. La tabla 6.5 presenta las instrucciones de este tipo. El 8085A tiene instrucciones que permiten cambiar el contenido del contador de programa, de modo que la próxima instrucción sea buscada en una dirección de memoria especificada, en lugar de en la posición siguiente. La bifurcación del programa puede ser originada por un salto (JUMP) o una llamada a subrutina (CALL). La alteración de la secuencia de ejecución puede ser incondicional, cuando al ejecutarse la instrucción se modifica inmediatamente el contenido del contador de programa; o condicional, la cual requiere la satisfacción de una condición de bandera antes de producirse la ruptura de la secuencia.

Instrucciones que producen salto Las instrucciones de este grupo son bien conocidas por lector, debido a que fueron introducidas el capitulo 3 como soporte lógico del µP hipotético. Por tal razón, han sido usadas en los programas de ejemplos anteriores. Para mantener la secuencia de presentación del repertorio de instrucciones del 8085A, se trataran en forma breve en esta sección. Las instrucciones de salto ocupan tres bytes de la memoria del sistema. El primero corresponde al código de operación y los dos siguientes especifican la dirección de memoria hacia la cual se ejecutará el salto.

Hay varios tipos de saltos condicionales. Jx dirección IF x (PC) ←(byte3) (byte2) Se produce un salto a la dirección especificada por los bytes 3 y 3 de la instrucción. los cuales prueban el estado de una bandera y el salto se produce únicamente si la bandera es uno o si es cero.2 (PC)←(byte3) (byte2) Rx CALL dirección RST n Cx dirección PCHL JMP dirección (PC)←(byte3) (byte2) Realiza un salto incondicional a la dirección especificada por los bytes 2 y 3 de la instrucción.5 Instrucciones de salto y de manejo de subrutinas Instrucciones para bifurcaciones (PCL) ← [(SP)] (PCH) ← [(SP) + 1] (SP)←(SP) + 2 Si x es verdad (PCL) ← [(SP)] (PCH) ← [(SP) + 1] (SP)←(SP) + 2 [(SP)-1]← (PCH) [(SP)-2]← (PCL) (SP) ← (SP) -2 (PC) ← 8*n (PCL)← (L) (PCH)← (H) JMP dirección (PC)←(byte3) (byte2) RET Jx dirección Si x es verdad (PC)←(byte3) (byte2) [(SP)-1]← (PCH) [(SP)-2]← (PCL) (SP)←(SP) -2 (PC)←(byte3) (byte2) Si x es verdad [(SP)-1]← (PCH) [(SP)-2]← (PCL) (SP)←(SP) . 6.6 Instrucciones de salto condicionales Instrucción Salto si la bandera de: JZ JNZ JC JNC JPE JPO JM JP Condición cero es 1 cero es 0 acarreo es 1 acarreo es 0 paridad es 1 paridad es 0 signo es 1 signo es 0 . si se satisface la condición especificada.Introducción a la Programación del 8085A 241 Tabla. Los saltos condicionales son: Tabla. 6.

conlleva un desperdicio de la memoria del sistema. En una aplicación donde se realice control de tiempo es usual tener que generar retardos de diferente duración en varios puntos de un programa y es posible que un programa deba ejecutar en forma repetida operaciones de división. se ejecuta un salto hacia la posición de memoria cuya dirección es indicada por el operando de la instrucción. debido a que existe redundancia en el código objeto resultante. La llamada a la subrutina es realizada usando una instrucción CALL dirección o Cx dirección. Una forma de cumplir con estas tareas consiste repetir las líneas de código tantas veces como sea necesario. y que no sea modifica por instrucciones subsecuentes. La repetición de líneas de código. no es posible programar las líneas: TIME n DIV B . Retardo de n milisegundos . En caso contrario se ejecuta la siguiente instrucción. [(SP)-2]← (PCL). (SP)←(SP) -2 (PC)←(byte3) (byte2) Si se satisface la condición. [(SP)-1]← (PCH). Cx dirección IF x (pila)← (PC). o una operación de división. el programador debe especificar una secuencia de instrucciones que realice la tarea. (A) ← (B) ÷ (A) Cuando se requiere realizar un retardo por programa. . El programador debe asegurarse que la instrucción de la cual depende el salto afecte la bandera. Instrucciones para manejo de subrutinas El microprocesador 8085A no tiene instrucciones directas para realizar algunas operaciones de uso común en ciertas aplicaciones. es codificar la rutina de retardo o de división como una subrutina. Este término identifica a una secuencia de instrucciones que realiza una tarea específica. se realiza la llamada a subrutina. (SP)←(SP) -2 (PC)←(byte3) (byte2) CALL dirección La dirección de la instrucción siguiente a CALL es transferida a la pila y el SP es disminuido en dos. Por ejemplo. A continuación. Una solución más eficiente y que permite un ahorro de memoria.Introducción a la Programación del 8085A 242 El estado de las banderas se modifica por la ejecución de una instrucción aritmética o lógica. Una subrutina es identificada por la dirección (etiqueta) de memoria donde se encuentra la primera instrucción.

26 Secuencia de llamada a subrutina y retorno al programa principal .26 se muestra como se altera el flujo de un programa durante la ejecución de una subrutina. De otra manera se ejecuta la instrucción siguiente.Introducción a la Programación del 8085A 243 RET (PCL) ← [(SP)]. La instrucción CALL introduce la dirección de retorno en el stack. como indica la secuencia. después que se produce una llamada a subrutina. y en la figura 6. (SP)←(SP) + 2 Si la condición x es cierta.27 se observa el estado cronológico de la pila durante el proceso. Este procedimiento es automático. SP)←(SP) + 2 Los contenidos de las direcciones de memoria apuntada por el SP y la inmediatamente superior son cargadas en el contador de programa. o una de sus variantes. En la figura 6. Rx IF x (PC) ← (pila) ← [(SP) + 1]. (PCH) ← [(SP) + 1]. de modo que la última línea de código de toda subrutina debe ser una instrucción de retorno RET. 6. mientras que RET la extrae de la pila. El apuntador de pila es incrementado en dos. Programa principal 1001H 1002H 1003H 1004H 1007H ---- ------CALL 2000H Subrutina 1ra instrucción 2000H --------RET ------- Fig. También se indica el contenido del contador de programa y del apuntador de stack. Una de las funciones de la pila de memoria es almacenar la dirección de la próxima instrucción a ejecutarse. se realiza el retorno.

27 Contenido de la pila durante el llamado a subrutina .Introducción a la Programación del 8085A 244 • Antes de ejecutar CALL 2000H X PC 1004H SP 3000H X X X 3000H Pila • Después de ejecutar CALL 2000H PC 2000H SP 2FFEH 07 10 X X 3000H Pila • Después de ejecutar RET PC 1007H SP 3000H 07 10 X X 3000H Pila Fig. 6.

ésta de una tercera. La dirección de retorno de cada subprograma se almacena ordenadamente en la pila. En ese momento. requiera el servicio de una segunda subrutina.28 Desde el programa principal se llama a la subrutina 1.28 ilustra el proceso usando dos subrutinas. Programa principal ---- Subrutina 1 1ra instrucción 1200H ------1000H 1003H CALL 1200H ----CALL 1300H --RET 1210H 1213H Subrutina 2 1ra instrucción 1300H ------- --------RET Fig. Cuado se ejecuta un programa. Esta situación conoce como anidamiento de subrutinas. una instrucción RET produce el retorno del control a la instrucción siguiente a la llamada CALL en el programa principal.Introducción a la Programación del 8085A 245 El programa principal se ejecuta en secuencia hasta cuando ocurre la llamada a subrutina CALL 2000H. previamente llamada desde el programa principal. y así sucesivamente. puede presentarse el caso donde una subrutina. 6.29 Estado de la pila antes de la llamada a la subrutina 1 . 6. el control del programa pasa a la dirección 2000H donde se encuentra la primera instrucción del subprograma. • Antes de ejecutar CALL 1200H X PC 1000H SP 3000H X X X 3000H Pila Fig. ésta llama a la subrutina 2. Al finalizar éste. La figura 6.

Pila . 6.Introducción a la Programación del 8085A 246 • Después de ejecutar CALL 1200H PC 1200H 03 2FFEH 2FFFH 3000H SP 2FFEH 10 X X • Inmediatamente antes de ejecutar CALL 1300H PC 2010H Pila 03 2FFEH 2FFFH 3000H SP 2FFEH 10 X X • Inmediatamente después de ejecutar CALL 1300H Pila 13 2FFCH 2FFDH 2FFEH 2FFFH 3000H 12 03 PC 1300H SP 2FFCH 10 X X • Inmediatamente después del primer RET Pila 13 2FFCH 2FFDH 2FFEH 2FFFH 3000H 12 03 PC 1213H SP 2FFEH 10 X X Pila • Inmediatamente después del segundo RET 07 2FFCH 2FFDH 2FFEH 2FFFH 3000H 10 X PC 1007H SP 3000H X X X Fig.30 Estado de la pila durante un anidamiento de subrutinas.

Ejemplo 6. este método no es apropiado. Posiciones reservadas de memoria. estos pueden residir en la memoria en forma de tabla de datos. El hecho que el stack contenga la dirección de retorno al programa principal. no representa problema alguno. Cuando es necesario suministrar a una subrutina una gran cantidad de parámetros. y una vez ejecutada la subrutina entregará resultados hacia el programa principal. La pila. .Introducción a la Programación del 8085A 247 Para que una subrutina realice la tarea para la cual fue escrita. y luego se realiza la llamada a subrutina. para la lectura de las salidas del convertidor analógico-digital y para la comparación del dato obtenido con la referencia. Generalmente estos datos se transfieren desde el programa principal. Las instrucciones de carga de datos PUSH y recuperación de información POP. Desde el programa principal se transferirá únicamente la dirección de inicio de la tabla de datos desde la memoria La pila de memoria puede utilizarse como medio para trasladar datos y resultados entre el programa principal y la subrutina. Los datos también pueden obtenerse desde posiciones de memoria previamente reservadas por el programa.8. por ejemplo dos operandos para una rutina de multiplicación. Tabla de datos.13 El programa que se presenta a continuación realiza la misma función que el mostrado en el ejemplo 6. han sido codificadas como una subrutina denominada ADC. en forma similar a cuando se usan los registros internos del µP. se requiere que el programador le suministre los datos o parámetros necesarios. El producto puede volver al programa principal usando uno de los mismos registros. las instrucciones para la conversión de datos. el uso de la pila tiene la ventaja que la subrutina es independiente de posiciones específicas de memoria. Si los operandos superan el número de registros disponibles. En este caso. Estos se cargan con el multiplicando y el multiplicador. Si el número de parámetros que deben ser transferidos es pequeño. una en operación normal y la otra cuando ocurre una falla. El programa principal realiza dos llamadas a esta subrutina. Más bien. se usan con este propósito. pueden utilizarse los registros internos. La transferencia puede realizarse por medio de: • • • • Registros del microprocesador. Los resultados de la ejecución de la subrutina son depositados también en celdas de memoria previamente definidas.

---------------------------------------------------------------------------------adc: out 04h . (SP)← (SP) –2. Leer resultado de la conversión. Al superarse el umbral. Al regresar la variable a un valor permitido. El registro SP es decrementado en dos. Subrutina de adquisición de datos . Prueba de INTR jnz esp . . Se lee la línea intr. el procesador detiene la ejecución del programa y espera que el periférico co- . (pila) ← (PC). Reiniciar proceso.-----------------------------------------------------------------------------------lxi sp. Cuando un dispositivo externo interrumpe al procesador activando la línea INTR. pero solo ocupa un byte de memoria. ani 80h .7 El contenido del contador de programa es cargado en la pila. Comparar con la referencia. Adquirir hasta que cese la situación jnc may .tope . se inicia el proceso con la salida de alarma desactivada. Apagar LED men: call adc . Programa principal .b out 08h . La próxima instrucción del programa es buscada en la posición de memoria cuya dirección es el resultado de multiplicar por ocho el operando de la instrucción. Esperar hasta cuando sea cero. en condiciones normales de operación. in 04h . Se inicia el apuntador de pila ctrl: lda e200h . La siguiente instrucción de este grupo es RST n. (PC) ← 8*n RST n n: 0. Obtener valor de referencia mov a. ésta es en realidad una instrucción de interrupción.---------------------------------------------------------------------------------. cmp b . El valor de referencia out och .2…. Esta instrucción está destinada a ser usada durante el proceso de interrupción del µP. Generar condición de alarma may: call adc . se lee la variable supervisada hasta que aumente sobre el punto de equilibrio.1. Adquirir hasta que la variable supere jc men . Inicio de la conversión esp: in 00h . En el capítulo 8 se describirá como usar esta instrucción durante una operación de interrupción. hasta cuando finalice la situación de alarma. Es equivalente a una llamada CALL dirección.----------------------------------------------------------------------------------. se activa el indicador luminoso y se inicia un nuevo proceso de adquisición y comparación de datos. de falla jmp ctrl .Introducción a la Programación del 8085A 248 . en lugar de tres bytes. ret Al inicio de la ejecución del programa.

5 Grupo de instrucciones aritméticas La mayoría de las tareas de cómputo realizadas por el 8085A exigen la ejecución de operaciones aritméticas como suma.(1) [(H)(L)] ← [(H)(L)] . y las de suma y resta están disponibles en el repertorio de instrucciones del µP.(CY) (A)←(A). Estas últimas instrucciones. PCHL (PCL)← (L). Para realizar cualquier otra operación matemática.(dato) (A) ← (A) .(CY) (A) ← (A) . 6.[(H)(L)] .( r) (A) ←(A) .4. multiplicación y división. Tabla.(r) . Las instrucciones de este grupo ejecutan operaciones con registros.7 Grupo de instrucciones aritméticas Instrucciones aritméticas INR r INR M DCR r DCR M INX rP DCX rP ADD r ADD M ADI dato ADC r (r) ← (r) + (1) [(H)(L)] ← [(H)(L)] + (1) (r) ← (r) .(1) (rP) ← (rh) (rl) + (1) (rP) ← (rh) (rl) . sustracción.Introducción a la Programación del 8085A 249 loque en el bus una instrucción RST n con la dirección de la rutina de servicio de interrupción. debe escribirse una rutina usando las instrucciones de suma y resta y la capacidad de rotación del registro acumulador. Además para la realización de lazos de programación son necesarias instrucciones de incremento y decremento del contenido de un registro usado como contador.(CY) (H) (L) ← (H) (L)+ (rh) (rl) . y posiciones de memoria y datos inmediatos de ocho bits. estando siempre uno de los operandos en el acumulador. donde también se deposita el resultado. La mayoría de las instrucciones aritméticas afectan las banderas.(1) (A)←(A) + ( r) (A) ←(A) + [(H)(L)] (A) ← (A) + (dato) (A)←(A)+ (r) + (CY) ADC M ACI dato DAA SUB r SUB M SUI dato SBB r SBB M SBI dato DAD rP (A)←(A)+ [(H)(L)]+(CY) (A) ← (A) + (dato) +(CY) Ajuste Decimal del A (A)←(A) .(dato) .[(H)(L)] (A) ← (A) . (PCH)← (H) Produce un salto a la posición de memoria cuya dirección es especificada por el contenido del registro par HL 6.

la secuencia de código se ejecuta y luego se examina la condición. (a) (b) Fig. En cada paso se disminuye o incrementa el contador hasta cuando llegue a cero o a un valor determinado.31 Modos de establecer lazos de programación. un lazo repite una serie de instrucciones. la realización de una nueva iteración o la salida del bucle. En su forma básica. Esta última denominación es debida a que. La estructura lógica de la izquierda se conoce como REPEAT-UNTIL o iteración al menos un paso. El modo de conteo puede ser . 6.Introducción a la Programación del 8085A 250 Instrucciones de incremento y decremento Las instrucciones que producen el incremento y el decremento en la unidad de un registro o posición de memoria son de uso obligado para el establecimiento de lazos de programación. Como contador puede usarse cualquiera de los registros internos o una posición de memoria. de acuerdo con el estado del contador.31 muestra los diagramas de flujo de dos formas de realizar un bucle. hasta cuando una condición terminal es alcanzada. tantas veces como indique un contador cargado antes de iniciar la iteración. Éstos permiten ejecutar N veces una secuencia de código especifica. a) REPEAT-UNTIL b) DO-WHILE La figura 6. Una instrucción de salto condicional se encarga de decidir.

momento cuando finaliza el lazo. en el bloque A. Dato del bloque b al a . hasta cuando el registro contador llega a cero.35. . usa el modo de conteo hacia abajo.14 es una muestra de un lazo de programación realizado con estructura lógica al menos un paso.dira b. INR r INR M (r)←(r) + (1) [(H)(L)] ← [(H)(L)] + (1) El dato especificado por el operando.14 La tarea consiste en sumar el contenido de los valores almacenados en dos bloques A y B de la memoria del sistema. es incrementado en uno. lxi lxi mvi ldax add mov inr inr dcr jnz hlt h. Al conservar el estado de CY. El lazo SMEM. Una instrucción condicional JNZ garantiza la realización de un nuevo pasa hasta cuando el registro llegue a cero. Decremento del contador . Resultado al bloque A .(1) [(H)(L)] ← [(H)(L)] . Número de valores a sumar . El programa retorna la suma.(1) Ejemplo 6. bloques . se utilizan las instrucciones DCR e INR. y el número de elementos de cada bloque. Repetir hasta contador igual 0 smem: Al inicio del programa se introducen las direcciones de inicio de ambos bloques de memoria. Para disminuir e incrementar un registro de 8 bits o un dato en memoria. se inicia sumando las posiciones correspondientes de ambas áreas.dirb e. Sumar con dato del bloque a . pueden se utilizadas en rutinas aritméticas de precisión múltiple. (r)←(r) .Introducción a la Programación del 8085A 251 ascendente o descendente. El diagrama de la estructura REPEAT-UNTIL de la figura 6.a l c e smem . Dirección siguiente de ambos . DCR r DCR M Resta uno del contenido del byte especificado Las instrucciones INR y DCR afectan todas las banderas excepto el bit de acarreo. Dirección inicial bloque a . El ejemplo 6.num b m m. El usuario suministra la dirección inicial de cada bloque y el número de valores a sumar. “ “ “ b .

(1) (rp)←(rp) + (1) .15 Ejemplo 6. por ejemplo 512. debe cargarse el contador con el valor N+1. Dato del bloque b al A .16. observe que si carga el valor 1 en el contador.15 Use una estructura DO-WHILE para resolver el problema planteado en el ejemplo anterior. lxi lxi mvi dcr jz ldax add mov inr inr jmp hlt h. Si se usa DO-WHILE para realizar N iteraciones. Estas son: INX y DCX. Sumar con dato del bloque a . (rp)←(rp) . El primer decremento del contador. “ “ “ b .Número de valores a sumar .a l c smem . En casos que sea necesario un número mayor de pasos en un bucle. pueden usarse registros pares para el control de los pasos. Dirección inicial bloque a . Dirección siguiente de ambos . En la figura 6. Decremento del contador .Introducción a la Programación del 8085A 252 El modo alterno para control de iteración es DO-WHILE o estructura quizás ningún paso. debe usarse otro método. Estas instrucciones. Bloques . INX rp Suma uno al registro par especificado DCX r Substrae la unidad del registro par especificado. por lo cual existe la posibilidad que nunca se ejecute la secuencia de código. Si contador cero.dirb e. Considere ahora que el programa anterior deba sumar el contenido de un número de posiciones de memoria superior a 256. El 8085A tiene instrucciones para el incremento y decremento de registros pares.dira b. no afectan las banderas de µP. salir . Resultado al bloque a . El uso de registros de 8 bits como contadores. La solución se muestra en el ejemplo 6. Repetir smem: salir: En este caso la consulta se realiza al inicio del lazo. por desgracia. no se ejecutará paso alguno.31 se observa que la decisión de control del lazo es realizada al inicio del lazo. limita el número posible de iteraciones a 256.num+1 e salir b m m. De modo que para probar cuando el registro contador llega a cero. como indica el ejemplo 6. lo hace cero y la instrucción de salto condicional forzará la salida de la rutina.

Introducción a la Programación del 8085A 253 Ejemplo 6. debe escribirse el número 20H en la posición de memoria bajo prueba. La subrutina SMEM realiza la suma y en cada paso comprueba si el contador llegó a cero. Se realiza un OR con el byte bajo jnz smem .---------------------------------------------------------------------------------.a inx h inx b dcx d . El proceso debe culminar cuando el dato leído sea igual a 41H.tope .----------------------------------------------------------------------------------. La dirección inicial de cada área de la memoria es: E200H y E800H .17 Dada la dirección de inicio de una zona de la memoria. Se sumarán 512 valores call smem hlt . Programa principal .---------------------------------------------------------------------------------smem: ldax b add m mov m. debe sustituirse con FFH.e . La salida o mantenimiento del lazo puede depender de la ocurrencia de un evento y no del estado de un contador. Si z=1.e200h lxi b. Subrutina SMEM . El registro par DE se usa como contador de las 512 posiciones a sumar. Decremento del contador mov a. el programa debe leer cada posición. En caso que el dato sea menor que 16.e800h lxi d. Si el valor en una celda es mayor o igual a 16. Se inicia el apuntador de pila lxi h. . Byte bajo del contador al a ora d . Ejemplo 6.-----------------------------------------------------------------------------------Lxi sp. No es imprescindible conocer con anterioridad el número de pasos que debe transitar un bucle de programación. el contador llegó a cero ret El programa principal carga las direcciones de inicio de cada zona de la memoria donde se encuentran los sumandos.200h . El resultado será cero sólo cuando el contenido de los registros D y E sean ambos cero. Para esto se ejecuta una función OR entre ambos bytes del contador.16 Use una estructura REPEAT-UNTIL para sumar los contenidos de las posiciones correspondientes de dos bloques de memoria de 512 bytes.

Dirección de inicio en hl . escribir ffh . con el valor DATO.---------------------------------------------------------------------------------. se leerán 2048 celdas y se realizarán las sustituciones correspondientes. Si mayor o igual.dinicio lxi d.b inx h mov a.e200 a. Programa principal .18 Se requiere llenar un área de memoria con un valor determinado. salir .dato call llenar hlt . Se inicia el apuntador de pila lxi h. . Ejemplo 6. Si 41H está almacenado en la posición con dirección E9FFH. el programa finalizará sin recorrer algún paso. Si es hallado en la primera celda examinada: E200H.Introducción a la Programación del 8085A 254 prox: menor: seguir: salir: lxi mov cpi jz cpi jc mvi jmp mvi inx jmp hlt h. Apuntar posición siguiente . y el de posiciones consecutivas. Comparar con 41h .-----------------------------------------------------------------------------------lxi sp.20h h prox . . Subrutina LLENAR . Si menor. y sustituye su contenido. Comparar con 16 .---------------------------------------------------------------------------------llenar: mov m.ffh seguir m.----------------------------------------------------------------------------------. Mover valor al a . escribir 20h .dfinal inx d mvi b.h cmp d jnz llenar ret El programa lee la posición de inicio: DINICIO.m 41h salir 10h menor m. Leer valor siguiente El número de pasos que cumple el lazo depende de en cual posición se encuentre el patrón 41H.l cmp e jnz llenar mov a.tope . El proceso culmina cuando se ha escrito la posición de memoria con dirección DFINAL. Si igual. Los datos de entrada son la dirección inicial y final de la zona de memoria y el dato a escribir.

(A) ←(A) + [(H)(L)] + (CY) ADC M Suma el dato en la posición de memoria. el resultado se deposita en el acumulador. El resultado se deposita en el acumulador. el resultado se carga en el acumulador. Afectan todas las banderas. Ejemplo: ADD C. (A) ←(A) + (dato) + (CY) ACI dato El bit de acarreo y el dato se suman al acumulador. (A) ←(A) + (dato) ADI dato Realiza la suma entre el segundo byte de la instrucción y el dato en el A. Las otras tres instrucciones de suma: ADC r. el contenido del registro especificado y la bandera de acarreo. (A) ← (A) + ( r) + (CY) ADC r Suma el dato en el acumulador. y ACI dato suman el operando y el bit de acarreo al byte en el acumulador. ADD r (A)←(A) + ( r) Suma el acumulador y el registro especificado. . el acumulador y el bit de acarreo. ADC M. con (A) = 34H y (C)=76H 00110100 (A) 34H + 01110110 (C) 76H 10101010 (A) AAH ADD M (A) ←(A) + [(H)(L)] Ejecuta la suma entre el acumulador y el contenido de la posición de memoria apuntada por el registro par HL.Introducción a la Programación del 8085A 255 Instrucciones de suma ADD r. ADD M y ADI dato suman el contenido del A y el operando de referencia.

Resultado a memoria ret Observe que los sumandos son pasados a la subrutina desde la memoria y el resultado también es devuelto en la memoria. Sumar con el otro dato en l sta mem+2 . El programa debe sumar los números y depositar el resultado en la dirección de memoria RESULT. El programa principal llama a una subrutina SUMA. Para sumar ahora los contenidos de dos posiciones de memoria no consecutivas. Cargar en hl los datos de la suma mov a.20. Programa principal . a partir de la dirección MEM. ejecuta la suma de dos números almacenados en posiciones consecutivas de memoria Ejemplo 6.20 Dos valores están almacenados en las posiciones de memoria no consecutivas MEM1 y MEM2. Las reglas para la suma binaria son como se indica a continuación. . la cual realiza la suma de los valores en memoria y devuelve el resultado en la posición con dirección MEM+2. Se inicia el apuntador de pila in 00h sta mem in 04h sta mem+1 call suma hlt . Subrutina SUMA . pero activa a CY si ocurre desborde desde el bit 7 del acumulador.19.19 Dos valores obtenidos desde los puertos de entrada 00H y 04H.---------------------------------------------------------------------------------.-----------------------------------------------------------------------------------lxi sp.h . 0+0=0 0+1=1 1+0=1 1 + 1 = 0. Mover dato en h al acumulador add l . son almacenados en posiciones consecutivas de memoria.---------------------------------------------------------------------------------suma: lhld mem .----------------------------------------------------------------------------------. analice el ejemplo 6. .Introducción a la Programación del 8085A 256 Suma de números binarios La instrucción de suma ADD realiza la operación de adición de dos números de 8 bits.tope . con acarreo igual a 1 El programa mostrado en el ejemplo 6. Ejemplo 6. sin considerar el estado del bit de acarreo.

En HL dirección del sumando 1 lxi b. mem2 . BA 0200H 0201H 4E 0200H 0201H 76 A8 00 02 1FFCH 1FFDH 1FFEH 1FFFH 2000H 00 02 1FFCH 1FFDH 1FFEH 1FFFH 2000H pila 94 31 X Antes pila 94 31 X Después Fig.21 Escribir un programa que sume la penúltima entrada al stack con la palabra en memoria cuya dirección está en el tope de la pila. son pasadas a la subrutina en los registros pares del microprocesador. resul . Considere que el contenido de la memoria antes de ejecutar el programa es el mostrado en la figura 6.21 ilustra el uso de esta zona de la memoria para el paso de los operandos de una subrutina de suma.32. Resultado a memoria ret En este caso las direcciones donde se encuentran los sumandos y donde debe depositarse el resultado. Programa principal . .Introducción a la Programación del 8085A 257 .---------------------------------------------------------------------------------. call suma hlt . En BC dirección del sumando 2 lxi d.tope . Subrutina SUMA .mem1 .---------------------------------------------------------------------------------suma: ldax b .----------------------------------------------------------------------------------. La pila de memoria también puede ser utilizada para transferir datos a una subrutina. Sumar con el otro operando stax d . En DE dirección del resultado. Cargar en a sumando 1 add m . Se inicia el apuntador de pila lxi h. El ejemplo 6. Esta dirección debe contener el resultado de la operación con el byte menos significativo del resultado en la dirección más baja. Ejemplo 6.32 Contenido de la memoria y de la zona de pila antes y después de ejecutar el programa.-----------------------------------------------------------------------------------lxi sp. 6.

Dirección de Byte alto de sumando 2 . Para realizar este tipo de operación pueden sumarse los valores BCD usando . Sumando 1 a registro BC . Aunque el 8085A no tiene instrucciones para ejecutar suma de números decimales.M C M. El procedimiento usual es convertir los datos de entrada a binario natural. La lectura del puerto transferirá al acumulador el número BCD. es tomado en cuenta y agregado a la suma de los bytes altos. Si el procesamiento numérico de los datos consiste en operaciones aritméticas simples. por ejemplo.M B M. Un interruptor rotativo (Thumbwheel switch) de 1 polo y 10 posiciones. los valores pueden ser almacenados en posiciones consecutivas de memoria para estar disponibles para procesamiento posterior. Byte bajo de sumando 2 al A . produce una salida de 4 bits con la información codificada en decimal. Byte alto de sumando 2 al A . los resultados del tratamiento de los datos de entrada deben ser escritos al puerto codificados en BCD. No se considera el acarreo desde el bit 7 del byte de orden alto. Se suma a byte bajo de sumando 1 . Si se usa un puerto para cada dígito. Se suma al byte alto de sumando 1 y al CY Observe que el uso del la instrucción ADC.A H A. garantiza que el valor del acarreo desde el bit 7 del acumulador después de la suma de los bytes menos significativos de los sumandos de 16 bits. procesarlos y volverlos a convertir a BCD antes de transferir los resultados. sin necesidad de utilizar las rutinas de conversión de datos de BCD a binario y de binario a BCD. puede ser conveniente realizarlas directamente como operaciones en BCD. Resultado parcial a memoria .Introducción a la Programación del 8085A 258 La operación a realizar es: 00110001 + 01110110 10101000 1 CY 10010100 (3194H) Segunda entrada de la pila 10111010 (76BAH) Contenido de la dirección 201H-200H 01001110 (A84EH) POP POP MOV ADD MOV INX MOV ADC MOV HLT H B A. En el caso de sistemas que presenten información de salida en indicadores de siete segmentos. Se obtiene dirección de sumando 2 .A . Suma de números decimales Los periféricos de entrada al microcomputador no siempre entregan los datos numéricos al computador en código binario o ASCII.

Afecta todas las banderas y requiere el uso del bit de acarreo auxiliar. con (A) = 3410 y (C)=7610 0011 0100 (A) 34H + 0111 0110 (C) 76H 1010 1010 (A) AAH El resultado de la operación es incorrecto. La suma en decimal de 3410 y 7610 debe ser 11010. Debido a que B es mayor que 9. DAA.Introducción a la Programación del 8085A 259 la instrucción para suma binaria ADD. de modo que el resultado es 11010. DAA Ensambla el byte en el acumulador como dos dígitos de cuatro bits codificados en decimal. si se considera el estado del bit CY. se suma 6 al acumulador. AC. . 1010 + 0000 1011 1 AC PASO 1010 AAH 0110 06H 0000 B0H 2 Si el nibble de orden alto del acumulador es mayor que 9 o la bandera de acarreo es uno. Para esta última operación. 1011 0000 B0H 0110 0000 60H 0001 0000 1010 + 1 CY La bandera de acarreo está activada a 1 y el dato en el acumulador es 1010. y realizar a continuación un ajuste decimal del resultado en el acumulador. porque ADD considera los valores de entrada y la salida como binarios. se usa la instrucción DAA. Como A es mayor que 9. se suma 6 al nibble más significativo del acumulador. Si ahora se ejecuta la instrucción de ajuste decimal. Para entender como funciona la instrucción considere la siguiente operación de dos números BCD: ADD C. con (A) = AAH PASO 1 Si el nibble de orden bajo del acumulador es mayor que 9 o la bandera AC es uno.

+ . 0000 0110 06H 0110 0000 60H 0110 0110 6610 La bandera de acarreo CY se mantiene en uno. y el resultado en decimal corresponde al contenido del A. Sí ahora se realiza el ajuste decimal del A. DAA. con (A) = 00H (CY) = 1 (AC)=1 PASO 1 Como bandera AC es uno. es innecesario el paso 2. como resultado de la suma binaria 87H+79H=100H. con (A) = 0810 y (C)=0710 0000 1000 + 0000 0111 0000 1111 (A) 0FH El resultado de sumar 810 y 710 es 1510.Introducción a la Programación del 8085A 260 Considere ahora la suma de los dígitos 710 y 810. se suma 6 al acumulador. PASO 2 La bandera de acarreo es uno. Para esto suponga que se tiene el valor 00H en el acumulador y uno en el bit de acarreo. ADD C. En realidad conviene realizar un par de observaciones sobre el modo en que el µP realiza las operaciones internas durante la ejecución de DAA. DAA. con (A) PASO = 0FH 1 1111 AAH 0110 06H 0101 1510 1 AC 0000 + 0000 0001 Como el nibble de orden alto del acumulador es menor que 9 y AC es cero. 0000 0000 00H 0000 0110 06H 0000 0110 06H + La bandera de acarreo CY permanece activada. por lo cual se suma 6 al nibble más significativo del registro acumulador.

los registros A y B contienen los valores decimales: A=1710 y B=0910. resultado de la suma de dos números decimales. se obtiene como resultado A=20H y la bandera AC se pone a uno. Si a continuación se ejecuta DAA. Si ahora se realiza un ajuste decimal del A.Introducción a la Programación del 8085A 261 La bandera de acarreo está en 1 y el dato en el acumulador es 6610. suponga que se carga en el registro acumulador el valor 20H usando la instrucción MVI A. Solo ensambla como dos dígitos BCD el byte almacenado en el A. Se probaron al menos una decena de simuladores.33 Contenido de la memoria antes y después de ejecutar el la suma 3748+9567. la adición interna no la pondrá en cero. Pero si está en uno como resultado de la suma binaria. permite realizar operaciones de suma decimal mayores de dos dígitos. ninguno de los simuladores del 8085A utilizados por el autor para probar los ejemplos. Tenga en cuenta en cuenta que 1710 + 0910 = 2610. Si por el contrario. el dato en el A después de ejecutar DAA será 2610. Como dato curioso. efectivamente la bandera CY se activará. 6. Los 3 bytes del resultado. Los operandos están almacenados en la memoria como indica la figura 6. DAA debe ser usada sólo con instrucciones que afecten este bit de estado. pueden afectar la bandera de acarreo. .20H. ejecutaron la instrucción DAA en forma correcta. puede llevar a uno a CY. Por ejemplo. E040H E041H 48 15 E040H E041H E042H 37 33 01 67 95 Antes E050H E051H 67 Después E050H Fig. de modo que el resultado es 16610. y este se propaga hasta salir del bit A7. Si durante el paso 1. ocurre un desborde desde el bit A3. Esta es la única instrucción que requiere examinar la bandera de acarreo auxiliar para realizar su función. La preservación de la bandera CY de la suma binaria.22 Deben sumarse dos números decimales de 4 dígitos. pero no la inicia en cero después de una suma sin acarreo. La suma de 06H a los cuatro bits de orden alto del A. y se suman usando ADD B. se cargarán en las 2 posiciones de memoria ocupada por el operando 1.33. Ejemplo 6. y en la siguiente. Durante el paso 2 ocurre algo similar. Es necesario que el lector entienda que la instrucción DAA no convierte el dato en el registro acumulador a números decimales. Las sumas internas del paso 1 y 2 de DAA. si se considera el estado del bit CY. el contenido del acumulador se mantiene en 20H.

6.2 . Siguientes dígitos de sum. inx h . Se inicia el apuntador de pila mvi b.tope . Si CY=1. Cargar contador de dígitos lxi h. Mover los dos dígitos del resultado a la memoria. Realizar la suma hlt .e040h . Siguientes dígitos de sum. Continuar operación acarr: rnc . HL apunta a sumando 1 lxi d. Sumar a dos dígitos del sum2 daa . Ajuste decimal mov m. Subrutina SUMDEC .01 . Bit de acarreo a cero sum: ldax d . Resultado parcial a memoria dcr b . Si existe acarreo desde el bit 2*N. Contador menos 1 jz acarr .Introducción a la Programación del 8085A 262 El procedimiento para realizar la operación y el programa de suma decimal. Sumar los dígitos restantes y la bandera de acarreo. Sumar los dos dígitos menos significativos de los operandos: Realizar el ajuste decimal del resultado.1 jmp sum .----------------------------------------------------------------------------------. DE apunta a sumando 2 call sumdec .2 inx d .---------------------------------------------------------------------------------sumdec: ana a . Al terminar. se presentan a continuación: Cargar cero en el bit de acarreo. cargar la siguiente mvi m. Posición de la memoria ret Fig.1 al a adc m . Retornar si cy es cero. Programa principal .34 Resultado de la suma de dos números de 6 dígitos .-----------------------------------------------------------------------------------lxi sp.e050h .---------------------------------------------------------------------------------. probar CY inx h .a . . mover 1 a la memoria. Dos dígitos de sum.

34 muestra el contenido de la memoria después de la ejecución de la suma 954. Registro par HL . Cargar dirección final en HL . Una divergencia en los valores comparados. La operación de suma no debe considerar el acarreo. indica con certeza que la memoria está dañada. Si no esa sí. Una aplicación de las instrucciones aritméticas en la comprobación del funcionamiento del sistema microcomputador. Suma se inicia en cero .23 Escriba un programa de que permita probar el estado de una memoria ROM. Dirección de la . usando el método de verificación por suma total. la suma total calculada . Guardar resultado . debe cargarse 03H en el registro B. En algunos casos se usa como se usa el complemento a dos de la suma total. Agregar a suma acumulada . La figura 6. Ejemplo 6.567. Por ejemplo para 6 cifras. leer posición siguiente . excepto la que contiene la suma total. La rutina obtiene la suma total y la compara con el byte almacenado en la posición final de la memoria. Apuntar dirección siguiente .b m . Mover al a. con N igual al valor inicial del contador.e l cont a. . La prueba requiere que en el momento de la programación del chip. es muy probable que el dispositivo esté en buen estado. a pesar que existe una pequeña probabilidad que una combinación de errores en los datos programados hagan que el resultado coincida con la suma total. Corresponde a la .dini b. se grabe en la posición final un valor correspondiente al resultado de sumar los datos de todas las posiciones de la memoria. ejecute unas rutinas de diagnóstico que incluye la prueba de la EPROM. El resultado de la operación se presenta como un valor de 2N+1 dígitos. Comprobar si el contenido del .dfin h.0 a. Útima posición de la memoria . Si los datos coinciden. El código del programa a partir de E000H y el resultado de la operación en E040H-E043H. Es usual que al arrancar un sistema.567 + 954. consiste en la prueba de la memoria EPROM o ROM usando el método de verificación por suma total (checksum). Poner Z=1 si la ROM está buena cont: El programa coloca en uno la bandera de cero cuando la ROM esté en buen estado.d h cont a.Introducción a la Programación del 8085A 263 La subrutina SUMDEC puede sumar valores decimales de 2N dígitos.a h a. La confiabilidad de la prueba es alta. Dato en memoria al acumulador . Obtener dirección final de la ROM . lxi lxi mvi mov add mov inx mov cmp jnz mov cmp jnz mov xra hlt d.m b b.

y SBI dato sustraen el operando y la bandera de acarreo del byte en el A. La operación se realiza sumando al A el complemento a dos del sustraendo. puede ser usado para sustracciones multibyte. La instrucción complementa a CY para usarse como bandera de préstamo. del contenido del acumulador. en el cual se deposita el resultado. Ejemplo: SBB C. del dato en el acumulador.Introducción a la Programación del 8085A 264 Instrucciones de sustracción El 8085A tiene seis instrucciones dedicadas a realizar la operación de resta de números binarios. como se muestra a continuación. pero activa el bit de acarreo. SUB r. SUB M y SUI dato sustraen el contenido del acumulador y el operando especificado.(CY) Sustrae el byte almacenado en el registro especificado y el bit de acarreo. Afectan todas las banderas. SBB opera como se indica a continuación: . con (A) = B4H y (C)=76H 10001001 -76H complemento a 1 del sustraendo + 00000001 10001010 8AH complemento a 2 del sustraendo 10110100 (A) B4H + 10001010 (C) 8AH 00111110 (A) 3EH 1 CY La suma con complemento a dos no afecta el contenido del registro. SBB r (A) ←(A) -(r) . (A) ←(A) .[(H)(L)] SUB M Ejecuta la sustracción del contenido de la posición de memoria apuntada por el registro par HL. SBB M. Al incorporar a la operación el bit CY. SUB r (A)←(A) . (A) ←(A) . Las otras dos instrucciones de resta son: SBB r.(dato) SUI dato Resta inmediata del dato especificado del byte en el acumulador.(r) Resta el dato en el registro especificado del contenido del acumulador.

6.(CY) Resta el byte en la posición de memoria indicada por el registro par HL y el bit de acarreo. se realiza en forma similar a como se procede para la suma.(dato) . (CY)=1 00001000 (C) 08H + 00000001 (CY)01H 00001001 (C) 09H 00010000 (A) 10H + 11110111 (CY)F7H complemento a 2 (C+CY) 00000111 (C) 07H SBB agrega la bandera CY al sustraendo. con (A) = 10H. 0–0=0 0 – 1 = 1.35 Ubicación en la memoria del minuendo y el sustraendo.(CY) El dato especificado y la bandera de acarreo. son sustraídos del contenido del acumulador. (C)=08H. Para operandos de 8 bits se usa la instrucción SUB o SUI.35. 2B 4A sustraendo 23 23 1000H 1001H 1002H 1003H 2000H 2001H 2002H 2003H C7 FC 22 23 1000H 1001H 1002H 1003H F2 46 minuendo 46 46 F2 46 46 46 2000H 2001H 2002H 2003H Fig. mientras que para restas de números de varios bytes se recurre a SBB o SBI. Resta de números binarios La programación de operaciones de sustracción de números binarios. del valor en el acumulador. obtiene el complemento a 2 del resultado y lo suma al valor en el acumulador. con préstamo igual a 1 1–0 =1 1–1 =0 Ejemplo 6.(r) . Las reglas de la operación aritmética de substracción son. El minuendo y el sustraendo están almacenados en memoria como indica la figura 6.Introducción a la Programación del 8085A 265 SSB C. SBI dato (A) ←(A) . . SBB M (A) ←(A) .24 Escribir una subrutina que realice la resta de dos valores de 32 bits.

Byte siguiente del sustraendo inx d .04 . DE apunta a minuendo call resta .2000h . Byte siguiente del minuendo jmp resta . Contador menos 1 rz . Minuendo al A sbb m . Bit de acarreo a cero mvi b. Continuar operación Un contador cargado por el programa principal. HL apunta a sustraendo lxi d.a .1000h . 7810 .Introducción a la Programación del 8085A 266 . Si el bit de aca- . Resultado parcial a memoria dcr b . Resta de números decimales La instrucción de ajuste decimal DAA no funciona sobre el resultado de la resta de dos números decimales. 99 .tope .----------------------------------------------------------------------------------. de modo que para realizar operaciones de sustracción decimal debe representarse el minuendo como un valor decimal negativo y sumarse al minuendo. Realizar operación hlt . Subrutina RESTA .-----------------------------------------------------------------------------------lxi sp. Para obtener este complemento debe formarse el complemento nuevo restando cada dígito del número nueve y sumársele al resultado la unidad.1710 61 7810 + 8310 16110 El resultado de la operación a la derecha es 6110 si se descarta el desborde ocurrido en el dígito de las decenas. Considere la operación simple de restar el número 1710 de 7810.---------------------------------------------------------------------------------resta: ldax d . Programa principal . Restar sustraendo mov m.17 82 + 1 83 sustraendo complemento nueve complemento diez En operaciones con varios dígitos debe considerarse la bandera de préstamo. En este caso el bit de acarreo en uno indica la ausencia de préstamo desde el sustraendo. Cargar contador de bytes lxi h. Esto se debe a que el valor 8310 es el complemento a diez del sustraendo 1710. permite variar el número de bytes de los operandos de la sustracción. debiéndose sumar el complemento a diez al próximo dígito.---------------------------------------------------------------------------------. Retornar si z=1 inx h . Se inicia el apuntador de pila ora a .

Introducción a la Programación del 8085A 267 rreo tiene un valor cero. debe usarse el complemento a nueve en la siguiente operación. Ejemplo: 982510 .345210 637310 PASO 1 Obtener el complemento a diez del número 5210 y sumárselo a 2510 01001000 (48H) Complemento diez de 52 + 00100101 (25H) 0←01101101 (6DH) El bit de préstamo es cero PASO 2 Realizar el ajuste decimal del resultado parcial 0110 + 0000 0111 1 AC PASO 3 1101 6DH 0110 06H 0011 7310 Obtener el complemento a nueve del número 3410 y sumárselo a 9810 01100101 (34H) + 10011000 (98H) 0←11111101 (FDH) PASO 4 Realizar el ajuste decimal del resultado 1111 + 0000 0000 1 AC 1101 FDH 0110 06H 0011 1310 0000 + 0110 0110 1 AC 0011 FDH 0000 60H 0011 6310 . indicando la ocurrencia de préstamo.

9910 al acumulador aci 0 .minu . El operando multiplicador se carga en el registro C y el multiplicando en el registro E. En está última posición se carga el resultado de la operación. Disminuir B rz . Acarreo en uno.sustr .n . Retornar si B es cero inx h .99h . rep: mvi a. Se suma el acarreo al a sub m . Ajuste decimal del resultado xchg . HL apunta al sustraendo mov m. HL apunta al minuendo add m . pero si la velocidad de cómputo no es un factor crítico puede ser utilizado. Subrutina RDEC .---------------------------------------------------------------------------------. Programa principal .26 Debe usarse el método de suma repetidas para multiplicar dos números binarios enteros de 8 bits.dpila . Dirección del minuendo a de mvi b. El minuendo está almacenado el la dirección de memoria MINU y el sustraendo en SUBST. Suma del complemento al minuendo daa .. Próximo byte (2 díg. Dirección del sustraendo a hl lxi d. .---------------------------------------------------------------------------------rdec: stc .Introducción a la Programación del 8085A 268 Ejemplo 6. Se inicia el apuntador de pila lxi sp. Tal procedimiento tiene la desventaja de ser muy lento. Contador de par de dígitos decimales call rdec hlt .a .----------------------------------------------------------------------------------.. Se fija la base de la pila lxi h. no prestamo. Complemento 10 del sustraendo xchg . Resultado a memoria dcr b . El primer método consiste en sumar el multiplicando tantas veces como indique el multiplicador.tope .-----------------------------------------------------------------------------------lxi sp. Ejemplo 6. Próximo byte (2 díg.) del sustraendo inx d .25 El programa siguiente usa la subrutina RDEC para restar dos valores decimales de 2*N bits. .) del minuendo jmp rep Multiplicación de números binarios El producto de dos números binario sin signo puede obtenerse por medio de dos técnicas: sumas repetidas y sumas y desplazamientos.

De modo que al multiplicar un valor de 8 bits por uno de 16 bits se obtendrá un producto de 24 bits. Si un dígito del multiplicador es igual a uno. en vez de totalizarlos todos al final como se realiza en forma manual.7 mS. el número de bits del resultado es igual a la suma del número de bits de los operandos. Cuando se programa el algoritmo de multiplicación es más conveniente sumar cada producto parcial al ser formado. Resultado bajo a cero . En general. La rutina de multiplicación por sumas repetidas fue utilizada para computar el producto 45H*64H = 1AF4H.h d c mult . Decremento del multiplicador . esto representa un tiempo de 0.0 h. requiriéndose 2417 estados para completar la operación. Existe un resultado parcial por cada bit del multiplicador. Las reglas de la multiplicación binaria son como se indica a continuación. Cada producto intermedio estará desplazado un lugar a la derecha con respecto al inmediatamente inferior. Multiplicando alto en cero . el producto parcial será cero. Si cero salir.Introducción a la Programación del 8085A 269 mult: mvi mov mov dad dcr jnz hlt l. Resultado alto a cero . Ejemplo: 11001101 (CDH) Multiplicando 11000111 (C7H) Multiplicador 11001101 11001101 11001101 00000000 00000000 00000000 11001101 11001101 1001111101011011 (9F5BH) Resultado de 16 bits La multiplicación de números de 1 byte produce un resultado de 2 bytes. La técnica de sumas y desplazamiento para multiplicar es mucho más rápida y se realiza en forma similar a como se obtiene un producto usando lápiz y papel. el producto correspondiente es igual al multiplicando. .l d. El tiempo de cómputo del programa varía con el valor del multiplicador. A una frecuencia de 3. En caso que el bit sea cero.125 MHz. 0*0=0 0*1=0 1*0 =0 1*1 =1 El producto final de la operación es la suma de una serie de productos parciales. Suma multiplicando a resultado .

Cada ejecución de esta instrucción tiene doble efecto. mov mvi mov mvi dad jnc dad dcr jnz hlt h. Contador de bits . Byte alto del multiplicando a cero . . a medida que los bits del operando multiplicador (en H) van siendo procesados. Multiplicador. Disminuir contador de bits. Se supone que el registro C contiene el operando multiplicador y el E el multiplicando. lo cual es equivalente a procesar los bits del multiplicador de izquierda a derecha. Si b es no cero. Si el bit 7 de H es uno. detectándose un bit uno del multiplicador. El producto resultante se carga en el registro par HL. éste se carga en el registro H y se utiliza la instrucción DAD H para rotar el registro HL. tal dependencia no es significativa. Antes de sumar un producto parcial. Aunque el tiempo necesario para completar una operación de multiplicación varía con el valor del multiplicador. . en contraposición a como se realiza con lápiz y papel.0 d. El segundo efecto de la instrucción es que produce el desplazamiento hacia la izquierda del producto parcial. evitando la suma de los productos intermedios en cero. sumar multiplicando a resultado . se desplaza un lugar a la izquierda produciendo el mismo efecto que si cada producto intermedio hubiese sido desplazado un lugar a la derecha con respecto al de abajo. si b cero. debido a que solo se requiere realizar una suma (7 estados) por cada bit del multiplicador en uno. . Si es 0. . lo cual equivale a 0.c l.Introducción a la Programación del 8085A 270 Para simplificar el programa se forman los productos parciales desde abajo hacia arriba.1 mS. El µP 8085A invirtió 317 estados en calcular el producto 45H*64H = 1AF4H. Bit msb del multiplicador al carry. Se carga cero en byte bajo del resultado. La prueba posterior del bit de acarreo indica si debe sumarse el producto parcial. procesar próximo bit del . Multiplicador al registro h . el cual progresivamente ocupa los 16 bits de HL.28 presenta la lista de instrucciones de un programa que ejecuta una multiplicación binaria con resultado de 24 bits. el ejemplo 6. Ejemplo 6. Para culminar el tema de multiplicación binaria de enteros sin signo.27 Escribir un programa para multiplicar dos valores binarios enteros de 8 bits.no sumar multiplicando a resultado .8 h nsu d b mul . originalmente en L. Si es 1. salir mul: nsu: Para probar cada bit del multiplicador.l b. ocurrirá un desborde y la bandera de acarreo se pone en uno.

la cual suma el bit de acarreo al contenido del acumulador. Ejemplo: 1001 Cociente Divisor 10010 10100101 Dividendo 10010 000101 00000 001010 00000 010101 10010 00011 Residuo El resultado de la operación es 1001B (09H) y el residuo 11B (03H). Desplazar resultado a la izquierda . Contador de bits del multiplicador . salir. Rotando el A hacia la bandera de acarreo se prueban los bits del multiplicador. Si bandera de acarreo es 0.28 En el siguiente programa realiza el producto de un multiplicando de 16 bits (en el registro par DE) por un multiplicador de 8 bits (almacenado en el registro C). Se supone que los operandos se cargan en los registros correspondientes antes de ejecutar el programa. Disminuir b . considere la división A5H ÷ 12H. sumar CY al a . Si B es no cero. . Por ejemplo. para formar el resultado de 24 bits. El byte más significativo del producto se carga en C y los otros dos bytes en HL. el producto parcial se desplaza desde el registro HL hacia el acumulador a través del bit de acarreo. En este caso. Cargar bit del multiplicador en CY . Si cy es 1.Introducción a la Programación del 8085A 271 Ejemplo 6. mul: nsu: El algoritmo de la multiplicación de 16 x 8 bits es similar al utilizado para programar el producto de dos números de 8 bits. Bytes 2 y 3 del resultado a cero . no sumar . tal como se realiza en aritmética convencional. Multiplicador al registro a . División de números binarios La operación de división se ejecuta usando las reglas de multiplicación y sustracción. Para considerar el desborde del bit más significativo del registro par HL se usa la instrucción ACI 0. próximo bit .8 h. mul168: mov mvi lxi dad ral jnc dad aci dcr jnz mov ret a.0 h nsu d 0 b mul c. sumar multiplicando .a . Si B es 0. Si hay desborde.c b.

El registro BC almacena el divisor y el residuo se carga en el registro HL. 3. CY msb del dividendo cy0: cont: div2: . El registro par DE contiene el dividendo y el cociente. Del divisor . hacia la izquierda . El resultado . En cada paso del proceso se toman bits adicionales del dividendo y se colocan en el residuo parcial. se sustrae del residuo parcial y uno es colocado en el cociente. El resultado constituye el primer residuo parcial.h b h. En caso contrario. Recuperar contador . HL en cero al inicio . se pone cero en el cociente permaneciendo invariable el residuo parcial. Uno al cociente .a div2 e b psw a div1 . El proceso finaliza cuando se halla seleccionado el bits menos significativo del dividendo Ejemplo 6. Si resultado es positivo. Contador de bits a 16 .29 Escribir una rutina para dividir dos valores binarios de 16 bits y producir un cociente y un residuo de 16 bits.0 h cy0 h l cont h e psw a. Cuando los dígitos extraídos del dividendo forman un número que supera al divisor. El divisor es comparado con nuevo residuo parcial. Queda . Después de cada paso el residuo parcial es desplazado un bit hacia la izquierda. Si el divisor es menor o igual. continuar . HL desde CY y HL se . 1. se coloca uno en el cociente y el divisor es restado del dividendo parcial. desplaza .Introducción a la Programación del 8085A 272 La división es un poco más compleja de realizar que la multiplicación. Si es negativo cero al cociente . Dividendo parcial .10h h. .a a. div1616: div1: mvi lxi xchg dad xchg jnc dad inr jmp dad inr push mov sbb mov mov sbb mov jnc dcr dad pop dcr jnz ret a. Bit del dividendo se carga en . un bit . Se seleccionan los bits del dividendo. Se resta el . El procedimiento para realizar la operación de división binaria. Mientras el grupo de bits elegidos representen un valor menor que el divisor se colocan ceros en el cociente. 4. 2. iniciando por el más significativo. pero se basa en los mismos principios usados en la aritmética clásica. Se salva el contador de bits . Restaurar residuo parcial . Siguiente bit del dividendo. se expone a continuación. En HL .l c l.

Multiplicador al registro c . Si se desea incrementar el contador BCD. contador . Si el resultado es negativo. A partir de ésta última posición se obtiene el producto de 6 cifras BCD. lxi lxi mov mvi mvi lxi lxi call mov adi daa mov jnz hlt sp. Al obtenerse el primer uno válido en el cociente. mientras que para la división. Suponga que el A contiene 15H. sumándole el dividendo al divisor.m m.mpdor c. del .0 b.a rep . Al inicio del proceso. al sumarle 99H se obtiene AEH. Se inicia el apuntador de pila . La multiplicación decimal puede hacerse por el método de sumas repetidas. el proceso continúa como se indicó. y después del ajuste decimal el A tendrá 14H y la bandera de acarreo se activará a 1. Dirección del multiplicador . salir rep: La rutina SUMDEC es llamada tantas veces como indique el multiplicador. Decremento . Dirección del multiplicador . . ejecutar la operación en este al sistema de representación numérica y convertir el resultado a BCD. Este. se coloca uno en el registro cociente y el divisor se substrae del dividendo parcial cada vez que un nuevo bit del dividendo es seleccionado. Se inicia a suma en cero . debe sumarse 01H al A antes de realizar el ajuste decimal. Si cero. se remueve el uno del cociente (se cambia por cero) y se restaura el dividendo parcial. se suma 99H al valor del registro y se ajusta el resultado a decimal con DAA.mpdor d.tope h.Introducción a la Programación del 8085A 273 La programación del código de división se realizo en forma algo diferente al algoritmo descrito. Producto de 6 dígitos bcd . BCD .3 h. puede acudirse al procedimiento de restas repetidas. Se realiza la suma . puede consistir en convertir los operandos decimales a binario. Ejemplo 6.mpndo sumdec a. Multiplicación y división de números decimales Los algoritmos para multiplicar y dividir valores decimales son lentos y ocupan mucha espacio de memoria. En muchos casos puede ser más conveniente utilizar un método alternativo. Dirección del multiplicando .c 99h c. Tal valor viene expresado en BCD.30 Este ejemplo ilustra el método de sumas para realizar el producto de un valor BDC de 4 dígitos almacenado a partir de la posición de memoria MPNDO por un número de dos dígitos decimales en la dirección MPDOR. Para utilizar una variable BCD como contador.

nrot .---------------------------------------------------------------------------------rotar: mov a. En la figura 6. Rotar a la izquierda mov h. Esta es DAD rp. El procedimiento consiste en usar la bandera de acarreo como paso intermedio para desplazar el bit 7 del registro L al bit 0 del registro H.----------------------------------------------------------------------------------.31 Escribir un programa para rotar a la izquierda números de 16 bits. resultado parcial mov a. El resultado de la operación aritmética se carga en HL. aun no comentada.tope . Las instrucciones de rotación del 8085A sólo actúan sobre valores de 8 bits almacenados en el acumulador. resultado parcial dcr b jnz lazo . . . DAD rP (H) (L) ← (H) (L)+ (rh) (rl) Suma el dato de 16 bits almacenado en el registro par especificado. Subrutina ROTAR . próximo desplazamiento ret La subrutina ROTAR desplaza el dato en el registro par HL.a . debe escribirse una rutina con tal propósito.36 se muestra el contenido del registro HL.dato16 . al contenido del registro par HL. Se inicia el apuntador de pila lxi h.---------------------------------------------------------------------------------.Introducción a la Programación del 8085A 274 La última instrucción aritmética del 8085A.-----------------------------------------------------------------------------------lxi sp. después de cumplirse cada rotación. Programa principal .h . Esta instrucción solo afecta la bandera de acarreo. Considere que el dato de dos bytes es 34A7H y que debe desplazarse dos bits hacia la izquierda. HL y el SP. NROT posiciones hacia la izquierda. Rotar a la izquierda mov l. Valor a desplazar mvi b. Byte bajo al acumulador ral . DE. Ejemplo 6. Bandera de acarreo acero call rotar . Número de desplazamientos ora a . puede ser usada para el desplazamiento hacia la izquierda de datos de 16 bits.Rotar hlt . Byte alto al acumulador ral . realiza la suma de números de 16 bits.a .l . Los registros operandos permitidos son: BC. Cuando se requiere desplazar datos de 2 bytes. además de permitir la suma de números de doble precisión. La instrucción DAD.

Introducción a la Programación del 8085A 275 H 0 0 1 1 0 1 0 0 CY 0 1 0 1 0 L 0 1 1 1 Estado inicial 0 0 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 Después de la primera rotación de L 0 1 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 Después de la primera rotación de H 0 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 Después de la segunda rotación de L 1 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0 Después de la segunda rotación de H Fig. El resultado de rotar el número 34A7H (1347910) es D29CH (5391610). La instrucción DAD H efectivamente desplaza el contenido del registro par a HL. Esto previene que un 1 se introduzca en el bit 0 de L cuando el registro se rota hacia la izquierda. dos lugares hacia la izquierda. 6. lo divide por 2. una secuencia de cuatro instrucciones DAD H. antes de rotar el contenido del registro H debe cargarse cero en la bandera de acarreo. con NROT = 4. De modo que. si se considera que la operación 2*X es equivalente a X+X.36 Desplazamiento de un número de 16 bits dos lugares hacia la izquierda. el desplazamiento de un valor entero hacia la izquierda multiplica el número por 2. en cuyo caso el resultado de la multiplicación no puede representarse con un byte. son factibles de realizarse con desplazamientos hacia la derecha o hacia la izquierda. El lector puede verificar con facilidad que el desplazamiento de 34A7H. realizan la misma tarea que la subrutina rotar. Aunque en este caso no es necesario. En general. debe considerarse si la operación desplaza un uno desde el bit 7 del dato. Las operaciones de multiplicación y división por números potencias de dos. . mientras hacia la derecha. un bit hacia la izquierda. Por supuesto. ha multiplicado el número por cuatro. El uso de la instrucción DAD simplifica de modo considerable la tarea de rotar hacia la izquierda valores de 16 bits.

Cada modo de representación tiene alguna ventaja que en general depende del tipo de aplicación. exponenciales y logarítmicas. cálculos con funciones trigonométricas. los procesadores modernos incorporan en su interior un coprocesador matemático que funciona en paralelo con el µP y puede realizar además de las operaciones fundamentales. son las siguientes: Punto fijo • Los números son representados y manipulados como valores enteros. La representación en punto flotante puede usarse si los requisitos de memoria y velocidad de la aplicación no se ve comprometida por el código adicional necesario.5 ARITMÉTICA DE PUNTO FIJO O DE PUNTO FLOTANTE Los números binarios pueden ser representados en el computador como un valor entero o de punto flotante. En sistemas basados en microprocesadores lo usual es utilizar aritmética entera para realizar las operaciones matemáticas y usar formatos especiales para representar fracciones. En estos casos. • Requiere un código más complejo. Las características básicas de los sistemas de representación numérica de punto fijo y de punto flotante. También puede ser necesario que el µP realice alguna tarea que involucre la represen- . todas las operaciones matemáticas realizadas con el lenguaje de máquina del 8085. Punto flotante • Los números son representados por la combinación de una parte fraccional o mantisa y una parte exponencial. si el programa que se ejecuta usa el coprocesador. El uso de hardware de punto flotante aumenta la velocidad pero incrementa los costos. En algunas aplicaciones es común que el µP deba trabajar con números muy grandes que no pueden ser representados con un byte. el desempeño del sistema aumenta sustancialmente. • Tiene mayor costo y es más lento. • Hardware adicional puede procesar estas partes. • El rango de valores posibles de representar es menor. Como debe haber observado el lector. debe recurrirse a la aritmética de precisión múltiple donde son necesarios 2 o más bytes para almacenar los operandos y resultados. Para proveer representación en punto flotante en sistemas empotrados lo usual es usar una librería matemática que se incorpora al código del proyecto. En este caso. produce como resultado un número entero. En cambio. Los µPs y Ctrls usan por defecto aritmética entera para procesar los operandos.Introducción a la Programación del 8085A 276 6. En la sección anterior se mostraron diversos ejemplos de operaciones matemáticas con entradas y salidas de números con varios dígitos.

El valor decimal original. En este trabajo.866025403. N= (ADH ⋅ 5EH) 3F86H = = A2H = 16210 64H 64H Observe que el valor DATO (9410) es multiplicado efectivamente por el número 1.73. que la representación binaria de los números enteros y fraccionales como valores multibytes. para que los coeficientes del polinomio puedan representarse con números enteros.43 × w − 62 La ecuación es escalada multiplicándola por 100.73 el valor DATO (9410) usando números de punto fijo. exija una cantidad de memoria apreciable. la cual depende de un parámetro w. conocido. Para esto se debe resolver la ecuación: z = 0. En ocasiones. Por el contrario. almacenado en memoria. No siempre la precisión requerida del procesamiento. el sen(30°) = ½ . pudiendo el lector consultar la literatura recomendada. no se discute este tópico. se multiplica por 100 y se ejecuta la operación entera: N= (173 ⋅ DATO) (173 ⋅ 94) 16262 = = = 162 100 100 100 Expresado en números hexadecimales como. La exactitud de la representación es variable. la fracción puede ser representada en forma exacta en el sistema binario. Considere ahora que el µP debe medir y presentar el valor de una variable z. el número decimal sen(60°) = 0.Introducción a la Programación del 8085A 277 tación de valores fraccionales. Como el número 1. teniéndose en cuenta que para obtener el resultado correcto debe dividirse este valor por 10000. En estos casos. La precisión puede ser mejorada si se redondea el resultado. El equivalente binario de la fracción puede ser representado por un número entero que ocupe uno o más bytes. puede almacenarse como sen(30°) = 5000. separando las partes enteras y decimal por un punto decimal imaginario.73 no puede ser representado. Suponga ahora que debe multiplicarse por 1. . si se desea un ahorro de la memoria del sistema puede apelarse a la representación de punto flotante.62) aún cuando solo se usaron números enteros. (el resultado real es 162. Por ejemplo. no tendría un equivalente binario exacto con este método. debe ser truncado o redondeado para ser cargado en dos bytes: sen(60°) = 8660 También es posible que el rango de las variables procesadas durante una tarea sea tan grande. justifica el uso de números de precisión múltiple.

En aplicaciones de procesamiento digital de señales es usual el uso de hardware de punto fijo. por lo limitado de la memoria disponible y las restricciones de velocidad. los números deben ser escalados para evitar condiciones de desborde errores altos de cuantización. Se trata de un instrumento que adquiere desde un conversor A/D el valor de la muestra w. Los números en punto fijo pueden ser escalados por tipos de datos cuyo escalamiento es definido por la posición por defecto del punto decimal o se puede usar un tipo de datos en punto fijo con un escalamiento lineal arbitrario. El resultado z obtenido es entonces convertido a BCD.95 y -0. Un tratamiento con detalle del tópico de representación de datos en punto fijo y de las técnicas de escalamiento escapa al alcance de este trabajo. Aunque este valor esta centuplicado no es necesario usar una rutina de división para dividirlo por 100. lo multiplica por 43 y luego le suma el complemento a dos de 6200. cuando se usa aritmética de punto fijo. el punto binario por defecto está ubicado a la izquierda del bit más significativo mientras para números con signo está a la derecha del bit más significativo. El punto binario es el medio por el cual los números de punto fijo son escados. Las operaciones de punto fijo con o sin signo son ejecutadas como si el punto binario estuviese a la derecha del bit menos significativo.Introducción a la Programación del 8085A 278 z = 43 × w − 6200 Se usó el valor de 100 para escalar la ecuación porque conviene por la naturaleza de la aplicación. basta con activar el punto decimal en el tercer dígito BCD. considere que se debe representar el número fraccional 0. El lector interesado debe consultar literatura relacionada. Es el programa quien determina la posición del punto binario. En general. Como los coeficientes de los filtros digitales son pequeños. Como ejemplo. Fracciones Para fracciones sin signo. La ALU ejecuta operaciones como suma y resta sin detectar el factor de escala.75 usando una palabra de 16 bits. contado a partir del dígito del extremo derecho. los valores de punto fijo deben ser escalados. Una notación . Los tipos de datos de punto fijo son: Enteros Para enteros con o sin signo el punto binario por defecto está colocado a la derecha del bit menos significativo. Números de punto fijo generalizados No existe un punto binario por defecto.

37 Notación en formato Q.15 es en un filtro digital. El formato Q. el valor resultante del procesamiento de la muestra de entrada aplicado a las entradas de un conversor D/A.7510 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 Fig.99 con la ventaja que al ser todos los números ≤.n. donde: • Q indica que el número está en formato Q. Este adquiere una muestra de una señal bipolar de entrada y la usa para resolver una ecuación diferencia que describe el algoritmo de filtrado.15. • n indica número de bits usado ara representar la porción fraccional en complemento dos del número o el número de bits a la derecha del punto binario.9510 bn-1 bn-2 b0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 -0.15 Para encontrar la representación se multiplica el coeficiente por 215. Por ejemplo un número de 16 bits con signo y con 15 bits a la derecha del punto binario se expresa como Q0. Esto puede hacerse en forma sencilla si el circuito de entrada es diseñado para leer los valores en formato binario desplazado. Observe que el valor del número puede ser encontrado con: N = − b n −1 × 20 + b n − 2 × 2 −1 + b1 × 2 − (n − 2) b 0 × 2− (n −1) Una aplicación típica donde puede usarse el formato Q. . Los valores indicados se representan como: 0.15 se usa para representarse los coeficientes de la ecuación del filtro.15 permite representar valores entre -1 y 0. 6.15 o simplemente Q. los valores entregados por el conversor A/D deben ser trasladados a este formato. cero voltios lo representa el número 128 y 255 es asignado al voltaje más positivo. A continuación.1 no puede ocurrir desborde durante las operaciones de multiplicación. En esta representación al voltaje de entrada más negativo se le asigna el número 0. Debido a que los cálculos se realizan usando aritmética de complemento dos.Introducción a la Programación del 8085A 279 utilizada en sistemas empotrados y apropiadas para este caso es el conocido formato Qm. La notación Q. • m es el número de bits usado ara representar la porción entera en complemento dos del número.

Truncando este valor a una longitud de 8 bits se tiene 5FH el cual es retornado a binario desplazado como DFH. Para efectos de los cálculos. En la práctica. Los resultados parciales son sumados y el resultado final es truncado o redondeado a un valor de 8 bits que va al conversor D/A y al circuito de acondicionamiento de salida. El byte de entrada es multiplicado por 256 para obtener un número de 16 bits el cual es multiplicado por el coeficiente que corresponda obteniéndose un número de 32 bits. se adquiere desde el convertidor A/D una muestra de valor FFH.5 V de amplitud.75 (6000H). el número resultante es convertido a binario desplazado complementando el bit de mayor peso y es enviado al conversor D/A. Al restituir el nivel DC de la señal se obtiene una tensión de + 1. debe prestarse especial atención a los efectos de usar palabras de longitud limitada para representar los números.855 V. requiere arduos esfuerzos.75 es una salida de + 1. programar este procedimiento para microcontroladores o microprocesadores. Ahora se realiza la multiplicación con signo la cual da como resultado el número de 32 bits 6000H ∗ 7F00H = 2FA00000H. . Eliminando el bit de signo adicional se obtiene 5F400000H. Observe que el resultado de multiplicar la entrada por 0. Además. Por ejemplo.Introducción a la Programación del 8085A 280 Debido a que los microcontroladores tienen un convertidor A/D de entrada unipolar. Suponga que para simplificar el ejemplo. suponga que la entrada del filtro es una forma de onda seno de 2.5 V. los coeficientes en formato Q. errores por redondeo-truncado y cuantización de los coeficientes del filtro. la onda de entrada debe ser multiplicada por el coeficiente +0. Una vez completados los cálculos de procesamiento de la señal.875 V por lo tanto se ejecutó con éxito la operación deseada. la cual se pasa a complemento dos como 7FH y a un valor de 16 bits como 7F00H. en las frecuencias de corte del filtro o en la estabilidad del sistema. La ecuación del filtro puede resolverse mediante sumas y productos. se obtiene la onda deseada con variación entre 0 y + 5 V. Si se le inserta a la señal un nivel DC de +2. Estos efectos se relacionan con: cuantización de la señal en la conversión A/D. la señal de entrada al filtro debe ser ajustada usando amplificadores operacionales con la onda centrada en + 2. Esto puede resultar en desplazamiento de los polos y ceros de la función de transferencia del filtro. esto es los coeficientes se multiplican con signo por valores de entrada y los productos parciales son sumados con signo. Considere que en un instante determinado. lo cual implica un bit extra de signo que debe ser suprimido. lo cual puede causar variaciones en la ganancia.15 se almacenan en la memoria del sistema y las muestras de la señal de entrada se leen del CAD de 8 bits.5 voltios con variación entre 0 y +5 voltios. El valor de la muestra de entrada en binario desplazado es convertido a complemento dos simplemente mediante la inversión lógica del bit más significativo de la palabra.355 V. Este valor es aplicado al convertidor digital analógico produciendo un voltaje de + 4.

x=N . Considere ahora que debe calcularse la raíz cuadrada de un número entero N usando aritmética de punto fijo. El número cuya raíz se pretende calcular es de 16 bits y se obtiene a desde la posición de memoria DMEM y DMEM+1.. El paquete MATLAB y su herramienta para aritmética de punto fijo. . . algoritmos de aproximación o tablas de consulta. raiz: lhld inx mov rrc mov mov rar mov lhld xchg call mov dmem h a. si xn es una aproximación a la raíz de N. resta.l c. Usando lenguaje de máquina puede calcularse el logaritmo. cualquier función matemática por compleja que sea. Ejemplo 6. x(n)=x/2. Esta última técnica disminuye en forma notable el tiempo de CPU necesario para el cálculo de la función. x =N+1 . multiplicación y división. es una buena elección para el propósito señalado. El resultado se carga en el registro DE. x(n) BC . puede ser programada si se dispone del algoritmo adecuado. x n +1 = ⎞ 1⎛ N ⎜ ⎜ x + xn ⎟ ⎟ 2⎝ n ⎠ El diagrama de flujo del algoritmo se presenta en la figura 6. .Introducción a la Programación del 8085A 281 Lo recomendado es simular el algoritmo usando un programa de simulación adecuado. . En realidad. n HL . Las limitaciones para el cómputo de cualquiera de estas funciones las impone el tiempo de CPU exigido por la aplicación.37 y el programa en el ejemplo 6.h b. viene dada por.a dmem div1616 h..32 El siguiente programa realiza el cálculo de la raíz de un valor entero. el seno o cualquier otra función de una variable. para verificar el modelo del filtro con aritmética de punto fijo y palabras de la longitud seleccionada.. la expresión para obtener la aproximación siguiente xn+1. Dado el valor entero y positivo N. . HL↔DE . x(n+1)=n/x(n) DE=DE/BC . Según el caso..b . x(n+1)=x(n+1)+ x(n) rep: . la raíz cuadrada. Cálculo de la raíz entera de un número binario Las operaciones matemáticas posibles de ejecutarse usando aritmética de punto fijo no se limitan a suma.. pueden utilizarse formulas especificas. Una forma realizar esta operación es usando el método de aproximaciones sucesivas de Newton-Raphson.a a.32.

. . Redondear ..a a.37 Algoritmo para extracción de la raíz cuadrada de un número entero.Introducción a la Programación del 8085A 282 mov dad inx mov rar mov mov rar mov mov cmp jnz mov cmp rz cont: mov mov jmp l. Diferentes. .. x(n)=x(n+1) ....c d h a. .. 6. . Siguiente aproximación b. . raíz en DE y . . BC DE .d c.. x(n)=x(n+1) . Comparar x(n) con x(n+1) . d. .l e.h :. retornar .. . .b d cont a. x(n+1)=x(n+1)/2 . Iguales.e rep Fig..c e .a a.

4968 885099 128.15 4.07 El tiempo de CPU invertido en calcular la raíz es variable. En la tabla se observa que la precisión del resultado aumenta para los valores: x = 300 y x =30000. entrando en un lazo sin fin para aproximaciones sucesivas que difieren por uno.1803 17.8 Resultados de rutina RAIZ. Tabla.79 5.47 9. La precisión del cálculo depende del valor del número N. La instrucción INX H al inicio del programa. selecciona N+1 como aproximación inicial a la raíz y corrige el problema. Si debe calcularse el valor de y. mientras que para N=30000. N Raíz Raíz tcpu programa calculador (ms) 3 125 300 670 1560 7834 16384 30000 64637 2 11 17 26 40 89 128 173 254 1.57 6. gracias a la burda aproximación de 2. En el caso de N=300 se requieren 13 aproximaciones para alcanzar el resultado. La tabla 6. pudiendo observarse que para valores grandes de N. debido a que se obtiene cero como resultado. el algoritmo de aproximación no funciona en forma apropiada.8 presenta algunos resultados de la ejecución del programa. Esto puede corregirse detectando cuando xn-xn+ 1=1. lo cual redondea el cociente evitando la oscilación.2381 1. 6. en lugar del valor real: y = 159 ⋅ x = 159 ⋅1. solo se realizan 11 estimaciones antes obtenerse la raíz cuadrada.04 7. xn y xn+1 alternaran continuamente entre 1 y 2.37 3. y usando xn+1 como el valor final de la raíz. y = 159 ⋅ x = 159 ⋅ 2 = 318 .2051 254. al valor de la raíz cuadrada de 3.8844 39. Si se suprime la instrucción INX H en el lazo de aproximación y se ejecuta el programa con N=3. Una forma más conveniente consiste en sumar 1 al valor que se divide por 2 en la formula de aproximación.66 4. se ejecuta el producto y el resultado se divide por 100.73 = 275. Note que el error en el cálculo de la raíz de 3 es significativo.4 El error en el resultado es inaceptable. se obtendría. se tiene: y= 159 ⋅ 3 ⋅10 4 10 2 = 275 . Si antes de extraer la raíz se multiplica el valor de x por 10000.0000 173.3205 25. Observe que el tCPU es mayor para N=300 que para N=30000. Aunque la tabla sugiere que se incrementa con el valor de N. Otro falla ocurre cuando N=1.Introducción a la Programación del 8085A 283 Para algunos valores. Este tiempo depende en realidad del comportamiento de la formula de aproximación.64 7. para x =3. la aproximación a la raíz cuadrada es mejor.7320 11.

De las instrucciones restantes.64h div1616 .3 al registro C .1000010 a DE . Por ejemplo.9 Instrucciones no comentadas Instrucciones adicionales HLT SIM RIM Parada Poner máscara de interrupción Leer máscara de interrupción EI DI NOP Habilitar interrupción Inhibir interrupción Ninguna operación Durante la ejecución de la instrucción NOP no se realizan operaciones externas o internas.33 realiza esta operación. la supresión del rebote por contacto de un interruptor en un puerto de entrada puede ser lograda con un lazo de retardo.9fh mul24 c.6 INSTRUCCIONES ADICIONALES Se han presentado 68 del conjunto general de 74 instrucciones del 8085A.DE=159*raiz(3000)/100 6. 6. RIM. Usualmente se utiliza para consumir tiempo en lazos de retardo 6.15910 c .HL=3*10000 . no afecta las banderas y requiere 4 estados. Las instrucciones SIM.7 RUTINAS DE RETARDO La realización de retardos por programa es una tarea obligada en muchas aplicaciones con microprocesador.10010 c .30000 a memoria . habiéndose utilizado la mayoría de estas en los ejemplos de programación. Tabla.2710h c. También.HL=159*raiz(3000) .Introducción a la Programación del 8085A 284 El programa del ejemplo 6.DE=raiz(30000) .DE hl . Ejemplo 6. puede ser necesaria la generación de un pulso de ancho determinado o de una forma de onda periódica para un dispositivo de externo conectado a un puerto de salida.33 lxi mvi call shld call mvi call mvi xchg call hlt d. la función HLT es conocida por el lector. . EI y DI se discutirán cuando se trate el tópico de interrupciones.3 mul168 dmem raiz c.

El lazo será ejecutado N veces.48 µs + 3.44 µS Esta cantidad es el valor máximo del retardo que puede generarse con la rutina. TD = [( N − 1) ⋅14 + 11]⋅ Treloj (7.1 también indica que el tiempo de espera mínimo obtenible es de 3. en caso contrario.1 se tiene. cuando N = 1.1 El lazo de retardo básico Considere que se usa el registro B como contador y se ejecuta un lazo N veces.52 µs = 1141.N B LAZO 4 7/10 La instrucción DCR requiere 4 estados y JNZ 10 estados cuando se produce el salto y 7.52 µs. Esta información es suministrada en el manual del usuario por el fabricante del dispositivo procesador.Introducción a la Programación del 8085A 285 Además. los primeros N-1 pasos tendrán una duración de 4 +10 = 14 estados cada uno y el lazo final. 6.7. La ecuación 7. Si se requiere establecer un retardo de una duración determinada.1) Para una frecuencia de operación interna de 3.125 MHz TD = ( N − 1) ⋅ 4. estas rutinas son apropiadas para establecer tiempos de espera para la entrada o salida de información durante la ejecución de un programa. TD = [( N − 1) ⋅14 + 11]⋅ 1 3.125 MHz. Sustituyendo este valor en la ecuación 7. un estado tiene una duración igual a Treloj = 0.48 µs + 3. El hecho que el tiempo de ejecución de cada instrucción sea conocido deja abierta la posibilidad de utilizar el μP para realizar funciones de control de tiempo o temporización. con la siguiente secuencia de instrucciones . sólo 7 + 4 = 11 estados.32 µs. basta calcular el tiempo empleado por el procesador para ejecutar un paso por el lazo y cargar el registro con el valor que permitirá obtener el tiempo de espera deseado. Observe además que el retardo máximo puede ser incrementa- . De modo que el retardo total es. ESTADOS LAZO: MVI DCR JNZ B. Los lazos que usan un registro contador para control de la repetición. son adecuados para esta tarea. De modo que el tiempo necesario para ejecutar el lazo y salir puede calcularse conociendo el número de estados que emplea el ciclo de instrucción de DCR y JNZ.52 µs El mayor número que puede representarse con un byte es 25510. TD max = ( 255 − 1) ⋅ 4.

El bit 4 del puerto 01 se usará como salida del pulso. N= TD − 11 ⋅ Treloj 14 ⋅ Treloj +1 (7. conviene formular el proceso inverso. la ecuación de retardo varía al incluirse los 38 estados consumidos por las instrucciones CALL (18) y RET (10). N= TD − Tpaso Tfinal +1 En la práctica el programa de retardo se realiza como una subrutina. . Establecido como calcular el tiempo de retardo de un lazo de programación conociendo el valor del módulo del contador. TD = [( N − 1) ⋅ 14 + 39 ] ⋅ Treloj Ejemplo 6.n call retad .1. .2) La formula 7. . debido a que el primer decremento lo llevará hasta 255. si se toma en cuenta que el término 14⋅Treloj es la duración de un paso a través del lazo y 14⋅Treloj corresponde a la duración del paso final. basta despejar N de la ecuación 7. La nueva formula de retardo es.34 Considere que se desea generar por programa un pulso de nivel alto con una duración de tp = 70 μS. . para obtenerlo? Por supuesto la respuesta es directa.2 puede ser generalizada.Introducción a la Programación del 8085A 286 do si se carga el registro B con cero. cargando el registro contador desde el programa principal. ¿Cuál valor debe asignarse a la variable N. mvi b. hlt retad: dcr b jnz retad ret En tal caso. Para un tiempo de retardo especificado. como se indica a continuación. resultando.

Bit 4 del puerto p01 a cero.10h 01 b lazo a 01 .n a. seleccionando N = 14 se obtiene un tiempo de retardo igual a 66. El ajuste del tiempo puede hacerse usando instrucciones NOP fuera del lazo. El ancho de pulso será: t P = [(14 − 1) ⋅14 + 37]⋅ 0. Debido a que N debe ser un número entero. . Pulso a nivel alto. Esto implica una duración del paso final hasta que se escribe en el puerto. para obtener el ancho de pulso deseado. Decremente contador .1 a nivel alto.24 μS y de 70. Seleccionando N =14.72 µs con N= 15. . estados xra out mvi mvi out dcr jnz nop nop nop xra out a 01 b.08 μs . Las siguientes dos instrucciones conmutan el bit 4 de P0. Se sabe que cada paso por el lazo dura 14 estados. Si (b) ≠ 0.84. esto significa que debe obtenerse un ancho de pulso lo más cercano posible a los 70 μS. Cuando el registro B llega a cero. Pulso cae a cero.0eh a. JNZ no produce salto y dura solo 7 estados. Para esto se selecciona para el entero inmediatamente inferior y se alarga la duración del retardo usando instrucciones que no realicen función. Bit a4= 1 . de: 4 + 7 + 4XRA + 10OUT = 25 estados. Usando la ecuación se calcula el valor a cargar en el registro B. antes de entrar al lazo. Existen situaciones donde la duración del pulso a generar es un parámetro crítico. El acumulador a cero .10h 01 b lazo lazo: a 01 4 7/10 4 4 4 4 10 La duración del paso final es 4 + 7 + 3⋅4NOP + 4XRA + 10OUT = 37 estados.Introducción a la Programación del 8085A 287 Estados lazo: xra out mvi mvi out dcr jnz xra out a 01 b. pero que consuman tiempo.32 μs = 70. . 4 7/10 4 10 Al inicio del programa se carga cero en el acumulador y se asegura que la línea 4 del puerto 1 esté en nivel bajo. Se mantiene el pulso en alto por tp y las dos últimas instrucciones proveen el flanco de bajada de la onda. Cargar contador de lazo . se obtiene la rutina. y agregando tres NOP al programa del ejemplo. Si (b) = 0 haga (a) = 0 . como resultado se obtiene N = 14. repita el lazo.

Introducción a la Programación del 8085A 288 Dependerá de la habilidad y paciencia del programador lograr el ajuste necesario. Epere . Epere . el programa del ejemplo 6.0 tpul . Si (b) ≠ 0.0 e. Estados lazo: xra out mvi mvi out dcr jnz dad dad lda xra out a 01 b. tpul: out cma mvi dcr jnz lxi lxi mvi nop jmp 20h b. Epere . repita el lazo . Ejemplo 6.32 µs = 1000 µs 2 f = 500 Hz .35 Escribir un programa para generar un tren de pulsos de ciclo de trabajo 50 % y frecuencia 500 Hz. Es obvio que podría usarse cualquier instrucción distinta a NOP para alargar el retardo. Epere .0 d. Cargando N = 8 en el registro B y usando dos instrucciones DAD H y una LDA DMEM para el ajuste del tiempo. T = [10 + 4 + 7 + ( 219 − 1) ⋅14 + 4 + 7 + 10 + 10 + 7 + 4 + 10]⋅ 0. Decremente contador . argar contador de lazo . Cambiar nivel del pulso estados 10 4 7 4 7/10 10 10 7 4 10 lazo: Un semiciclo de la señal cuadrada tiene una duración de. Por ejemplo.dbh b lazo d. Un circuito de interconexión externo fijará la magnitud y polaridad de los niveles de tensión de la forma de onda. Complementar el (a) .10h 01 b lazo h h dmem a 01 4 7/10 10 10 13 4 10 La generación por programa de una señal cuadrada a una frecuencia especificada requiere alternar de alto a bajo por tiempos iguales. en todas las líneas de salida del puerto 20H. el estado de una línea de un puerto de salida.8 a.32 puede ser modificado para generar un pulso de 50 µs. (a) (puerto 20h) .

El lazo de espera usando un contador de 16 bits se muestra a continuación. para una frecuencia de reloj interna de 3. . debe generarse un pulso de ancho 500 ms en la línea 7 del puerto de salida B0H.b c retad estados 6 4 4 7/10 10 Antes de ejecutar la subrutina de retardo. Una solución para determinar cuando el contador alcanza cero. retad: dcx mov ora jnz ret b a. El lapso de retardo máximo posible con un registro de ocho bits.32 µs El cual tendrá un valor máximo a la frecuencia especificada. La instrucción DCX B decrementa en 1 el registro de 16 bits BC. por lo cual debe usarse un método diferente al usual. es cargar el acumulador con el contenido de B. La bandera de cero será activada. DCX rp.2 Retardos de mayor duración Si el ancho tp del pulso generado en el ejemplo 6. Desafortunadamente.36 Usando una rutina de retardo. Debe considerarse que la instrucción DCX rp no afecta las banderas.31 representa un lazo sin fin durante el cual se genera continuamente la onda cuadrada. La ecuación de retardo con el contador de 16 bits está expresada por.32 µs = 503. TD = [ (N − 1) ⋅ 24 + 49] ⋅ 0. lo cual corresponde al byte de orden alto del registro contador. y la instrucción de decremento de registro par DCX rp será posible repetir el bucle 65536 veces. la rutina del ejemplo 6. para detectar cuando el registro par llegue a cero. Si se utiliza una pareja de registros de ocho bits como un registro único de 16 bits.Introducción a la Programación del 8085A 289 La frecuencia de la onda es igual a 500 Hz como especifica el problema.125 MHz.7.33 debe extenderse hasta 500 ms. Por supuesto.dato16. si se asigna el valor cero a N. e indicarlo con Z=1. de TDmax = [ (65536 − 1) ⋅ 24 + 49] ⋅ 0.32 ms Ejemplo 6. el registro par BC debe cargarse con el valor de N usando la instrucción LXI rp. solo cuando se cumpla que (B) = (C) = 00H. ejecutar una función OR exclusivo con el registro C como operando. 6. es de aproximadamente 1. es imposible lograrlo con el uso del registro B como contador de lazo. no afecta la bandera de cero Z.14 ms.

un controlador de tráfico urbano basado en µP. Para lograr tiempos de espera largos puede usarse un bucle externo para repetir n veces el retraso logrado con la pareja de registros.5 s pudiese ser demasiado corto para las necesidades de algunas aplicaciones. decremento registro par bc .2 µs El valor correspondiente de N es igual a.2 µs + 41 ⋅ 0.20h b. N= TD − 11.32 µs = 500 ms El pulso permanece en nivel alto por 1562500 estados.n mvi a. esperar .10h out b0h dcx b mov a. Contador externo en 32 .0 mvi d. bit a7 = 1 .7 7. .68 Seleccionando N = 6510210 (FE4EH) y ajustando el tiempo con instrucciones no funcionales. estados ext: int: mvi lxi dcx mov d. esperar . TD = ( N − 1) ⋅ 7.0 nop xra a out 01 .32 µs TD = ( N − 1) ⋅ 7. . como.0 lxi d. cargar contador de lazo . 7 6 4 . pulso a nivel bajo. byte alto del contador al a. La única diferencia entre este programa y el usado par generar el pulso de ancho 70 ms es el procedimiento usado para registrar el final de la cuenta.0 lxi d. se obtiene un ancho de pulso de.b . De modo que se escribe la expresión del retardo. . lo cual corresponde en forma exacta a 500 ms. pulso a nivel alto. requiere retardos mayores para establecer los lapsos de encendido de la luces del semáforo.5 s .2 = 65102.b ora c jnz lazo lxi d.68 µs + 11. salto si contador es cero .Introducción a la Programación del 8085A 290 estados lxi b. lazo: 6 4 4 7/10 10 10 10 7 4 4 10 Como es usual debe calcularse el valor de N a cargar en el contador para obtener la duración deseada para la señal. or entre b y c. (a) = 0 . TD = [( N − 1) ⋅ 24 + 35]⋅ 0. esperar : esperar . Por ejemplo. esperar . Un tiempo de 0.fe50h b a.68 µs + 11. . Contador interno para 0.

puede usarse además para generar formas de ondas más complejas..Introducción a la Programación del 8085A 291 ora jnz dcr jnz c int d ext . Durante 50000541 estados. La técnica de control de tiempo por programa. En este caso se prefiere usar un procedimiento algo diferente. Si se usa una versión del 8085 de 5 MHz. lxi lxi dcx mov ora jnz dcx mov ora jnz d. audio e incluso música. Al usar un contador de 8 bits para control de la repetición del lazo interno.2 µs.37 permite retardos mayores. Esto puede ser realizado como ejercicio.5 segundos del programa anterior. pero que igual utiliza dos contadores de 16 bits. Fin de lazo interno .n1 b. seguidos por 12 tonos de 480 Hz y al final 2 segundos de silencio.b c cont d a.38 Se desea generar una señal que simule el tono de timbre telefónico. . La rutina del ejemplo 6. El retardo interno es 0.5 segundos y se repite 32 veces. Ejemplo 6. se usa DE. Todos los ejemplos de código de retardos han supuesto esta frecuencia de operación. Para lo cual es necesario sustituir el contador que controla el lazo externo por un contador con registro par. .125 MHz. Esta forma de onda se obtiene liberando durante 1 segundo 8 tonos de 320 Hz. Examine el ejemplo siguiente donde se usa un programa para generar el sonido del timbre de un teléfono. . con este programa pueden obtenerse tiempos de hasta aproximadamente 2 minutos. Fin de lazo externo 4 7/10 6 7/10 La rutina provee un retardo de 16 segundos. Ejemplo 6. basta con repetir 65535 veces el lazo interno de 0.n2 b a.37 Escribir una rutina de retardo para alcanzar tiempos de espera del orden de horas. En lugar de usar el registro D. Para un lapso de 9 horas.d e conT cont: El retardo máximo obtenible con este programa es de 9 horas a la frecuencia de 3. los tiempos de espera se reducen al disminuir la duración de un estado a 0.

-----------------------------------------------------tono: mov h. Subrutina RET2S . A a cero out 0 . con la frecuencia especificada por el registro D. Lazo interno se repite 5 veces ret2_1: lxi b.8 . Mover a H el número de ciclos tt: mvi c. D = 92h para 480Hz call tono .-----------------------------------------------------lazo: mvi e. D = 0DCH para 320 Hz call tono . Observe que 8 ciclos de 320 Hz corresponden a un tiempo de 25 ms y 12 tonos de 480 Hz transcurren en este mismo lapso.------------------------------------------------------------------. Para lograr el lapso de segundo se repiten 20 veces la combinación de 50 ms. Lista las 20 veces. Son 8 tonos de 320 Hz mvi d. No cero.d . Complementar acumulador mov b.0cb72h ret2_2: dcx b mov a.-------------------------------------------------------------------------------------------------------------------------. Al final se pone la salida del puerto a cero y se esperan 2 segundos antes de reiniciar la transmisión de una nueva combinación de tonos. Retornar .------------------------------------------------------------------. Generar hasta contador de ciclos=0 nop nop jnz t2 dcr c jnz t1 dcr h jnz tt nop ret . Generar 12 tonos de 480Hz dcr e . Esperar 2 segundos de silencio jmp lazo . de 320 Hz y de 480 Hz seguir: mvi l. Son dos semiciclos por tono t1: out 0 .5 .-------------------------------------------------------------------------------------------------------------------------.c ora b jnz ret2_2 .20 .12 . Programa principal . Contador=Contador-1 jnz seguir . seguir generando xra a . Mover B frecuencia deseada t2: dcr b .0dcH .2 . Subrutina TONO . Repetir por siempre . .92h .-------------------------------------------------------------------------------------------------------------------------. Puerto de salida a cero call ret2s . Contenido del acumulador a puerto 0 cma . Generar 8 tonos de 320 Hz mvi l.l .-----------------------------------------------------ret2s: mvi d. Se repiten veinte veces los tonos .Introducción a la Programación del 8085A 292 Para resolver el problema se escribe una rutina denominada tono que genera el número de tonos indicado por el registro L. de modo que se requieren 50 ms para una combinación (8 tonos320Hz+12 tonos480Hz) de los ciclos de distinta frecuencia.------------------------------------------------------------------. Son 12 tonos de 480Hz mvi d.

38 El transistor 2N2905 provee la corriente necesaria para activar la corneta de 8 Ω/0.98 Hz B = 146 = 92H →= f = 480. 6.32 µs × 18 + 7 + 10 + (D − 1) × (B − 1) × 24 + 21 + 4 + 10 + 1 + (B − 1) × 24 + 21 + 11 + 10 { [ ] } Re tardo ret _ 2s = 0. Fig.125W. El retardo de la rutina ret_2s viene dado por Re tardo ret _ 2s = 0.32 µs × 6249977 = 1.03 Hz Semciclo 2 = ((B − 1) × 22 + 69) * 0.99999264 seg .Introducción a la Programación del 8085A 293 dcr d jnz ret2_1 ret Los semiciclos del tono generado tienen una duración ligeramente distinta: Semciclo1 = ((B − 1) × 22 + 61) * 0.38 muestra la conexión del parlante a la línea 0 del puerto de salida 0.32µs B = 220 = 0DCH →= f = 319.32µs La figura 6.

Desarrollo y Simulación de Programas 294 Desarrollo y Simulación de Programas La habilidad para escribir programas para microprocesadores proviene de la comprensión que se tenga del conjunto de instrucciones del μP. A diferencia de la elaboración de programas en lenguajes de alto nivel. el costo del desarrollo del soporte lógico de la aplicación y la eficiencia del funcionamiento del producto final están determinados por el lenguaje utilizado para programar el microprocesador. como C. El reto principal a enfrentar por el programador es la selección del lenguaje de programación del microprocesador. . 7. C o Pascal deben ser traducidos a código de máquina antes de ser ejecutados. debiendo entender como las instrucciones afectan al hardware. el programador de microprocesadores debe conocer la arquitectura de la máquina en la cual se ejecutará la rutina. En este tipo de sistemas es usual que el desarrollo del código ejecutable represente una inversión de tiempo y dinero superior al costo del diseño del soporte físico del sistema. usar: lenguaje de máquina o lenguaje de alto nivel. De hecho. de lo que cada una de éstas hace. ADA o Pascal. y fundamentalmente de la experiencia de quien programa. los escritos en ensamblador. Para desarrollar una aplicación basada en µP se requiere que el equipo de diseño incluya personal con conocimientos de electrónica digital y de programación.1 EL LENGUAJE DE PROGRAMACIÓN Para desarrollar un programa ejecutable por un microprocesador existen dos opciones. Los códigos en lenguaje de máquina son los que puede ejecutar directamente el microprocesador.

Tabla. Programar en código ejecutable exige un conocimiento completo del conjunto de instrucciones del μP y de la arquitectura de la máquina. De hecho. la cual ha sido cargada en memoria a partir de la dirección 200H. Programar en código de máquina conduce a un control total sobre los recursos que ofrece el sistema μC. a un manejo óptimo la memoria del sistema.1 Código para generación de pulsos Dirección Binario Hex 0200H 0201H 0202H 0203H 0204H 0205H 0206H 0207H 0208H 0209H 020AH 020BH 020CH 020DH 020EH 020FH 0210H 0211H 0212H 0213H 0214H 11010011 00100000 00101111 00000110 01000100 00000101 11000010 00000101 00000010 00010001 00000000 00000000 00010001 00000000 00000000 00011110 00000000 00000000 11000011 00000000 00000010 D3H 01H 2FH 06H DBH 05H C2H 05H 02H 11H 00H 00H 11H 00H 00H 1EH 00H 00H C3H 00H 02H Ensamblador OUT 20 CMA MVI B DB DCR B JNZ 05 02 LXI D 00 00 LXI D 00 00 MVI E 00 NOP JMP 00 02 La segunda columna de la lista de la tabla 7.34 del capítulo 6. y es el código que la máquina entiende y ejecuta. mientras que lenguaje ensamblador identifica a la representación simbólica del código binario de las instrucciones del procesador. Un programa en lenguaje de máquina es una secuencia de instrucciones y datos en binario. . 7. dirección o dato usando el sistema binario.Desarrollo y Simulación de Programas 295 El término lenguaje de máquina usualmente se asigna a la secuencia binaria de instrucciones que ejecuta la CPU. la naturaleza binaria de los programas escritos en código de máquina implica gran dificultad para escribirlos. debido a que cada instrucción en este lenguaje es una indicación directa al hardware para que ejecute una operación. La forma más primitiva de programación en lenguaje de máquina implica la escritura de cada código de operación. Inspeccionando esta secuencia de bytes es difícil determinar que genera un tren de pulsos en las líneas del puerto de salida 20H. entenderlos y modificarlos. además de producir programas con alta velocidad de ejecución.1 es una representación en binario de la rutina del ejemplo 6.

En realidad el código de máquina permite expresar algoritmos de forma que puedan ser decodificados o interpretados por la unidad de control del µP. y esto no es una falla del diseñador del μP. Observe que con cierta destreza. Son programas fáciles de escribir pero son de lenta ejecución debido a . Los interpretadores ejecutan directamente la operación resultante del proceso de análisis del programa fuente.1.Desarrollo y Simulación de Programas 296 Una forma simple de facilitar el arduo camino que significa desarrollar programas en lenguaje de máquina. 7. Aunque esto resulta en una versión simplificada del programa en binario.1. encargándose el programa monitor de realizar la conversión a binario de las instrucciones. Los traductores pueden distinguirse en dos grupos principales de acuerdo a la operación que ejecutan al analizar el programa fuente. El lenguaje de máquina no fue diseñado pensando en la comunicación con humanos. Para aprovechar las ventajas de programar el µP usando su conjunto de instrucciones. Algunos μC de uso didáctico aceptan la entrada de instrucciones directamente en hexadecimal. es posible usar el lenguaje simbólico o lenguaje ensamblador. consiste en usar el sistema de numeración hexadecimal para la codificación de las instrucciones.1. debido a las considerables dificultades que supone escribir los códigos de operación y los datos usando los sistemas de representación binario o hexadecimal. existen programas traductores que permiten realizar la conversión desde un archivo fuente en lenguaje simbólico o de alto nivel. la complejidad para entenderlo persiste. constituido por los nemónicos de los códigos de operación de cada instrucción. es posible deducir la función del programa con la información que se obtiene de la inspección de la columna cuatro de la tabla 7. Los traductores abarcan interpretadores. al código objeto ejecutable por la CPU. por teclado o terminal. almacenarlas en memoria y ejecutarlas. • Generadores. Para cada posible operación existirá una subrutina para realizarla. Un traductor es un programa que convierte secuencias de instrucciones de una forma a otra. La programación directa en código de máquina no debiera considerarse como opción para el desarrollo del programa de aplicaciones basadas en µP. tal como ilustra la columna tres de la tabla 7. ensambladores y compiladores y permiten al programador expresar un algoritmo (instrucciones y datos) en un lenguaje adecuado para la comprensión por parte de seres humanos.1 Traducción de programas Como recursos útiles para la escritura del software del sistema. estos son: • Interpretadores.

Como puede observarse en la figura 7. BASIC y algún interpretador C.1 Métodos de traducción de programas en un computador Aunque los interpretadores no se recomiendan como una opción viable para el desarrollo de programas para µPs. el término generador se aplica a programas orientados a la máquina. El código resultado de la interpretación del programa fuente es de gran tamaño. lo cual significa que la traducción es simultánea a la ejecución. Esta opción puede ser útil para propósitos didácticos o puede ser usada durante el desarrollo del programa. En contraposición. Pascal. Para µPs de 8 bits existen interpretadores como el FORTH. En realidad ambos métodos de traducción son ampliamente usados. los generadores crean un código objeto posible de ejecutarse en un tiempo posterior a al conversión del programa fuente.1. como los ensambladores. un interpretador por hardware se encarga de . Este tipo de traductor no se considera en este trabajo. En general.Desarrollo y Simulación de Programas 297 que toda instrucción del archivo fuente es analizada cada vez que ejecuta el programa. esto no significa que la técnica de interpretación no sea utilizada. 7. mientras que los orientados al usuario (C. debido a que debe mantenerse en memoria no sólo la rutina a procesar sino también el programa kernel encargado de interpretar y ejecutar el programa de usuario. Fig. ADA) se les denomina compiladores.

2 Lenguaje ensamblador o de alto nivel Descartada la opción de programar el µP usando directamente el código numérico de máquina. La compilación de un programa fuente escrito en un lenguaje de alto nivel. Un interpretador microprogramado se encarga de realizar la traducción desde el lenguaje de la máquina a las operaciones internas que conducen a la ejecución de cada instrucción. Esta disyuntiva es un tema tradicional de discusión entre los programadores de computadores. no se pretende intervenir en tal controversia. la elección del lenguaje de soporte se reduce a dos posibilidades: lenguaje ensamblador o de alto nivel. El grupo restante. El interés es establecer. Este escenario se basa en que todo µP tiene al menos una versión de ensamblador. los ensambladores . El objetivo de la traducción es entregar como salida un programa en el lenguaje de la máquina Los programas escritos en lenguaje ensamblador son traducidos por el programa ensamblador a código de máquina. En el primer. produce como salida otro programa en lenguaje ensamblador. y se supone la existencia de algún compilador para el microprocesador usado en la aplicación. En esta sección.8052. automatiza la programación en código de máquina. es el C.1 muestra el uso de los métodos de compilación e interpretación en un computador. 7. usa otros compiladores. ¿Cuál lenguaje debe usarse en un curso de introducción a la programación de µPs? El lenguaje de alto nivel más utilizado en la actualidad para programar µCtrls. La figura 7. Existen compiladores C para todos los microcontroladores existentes en el mercado y para microprocesadores de 8 bits como el Z80 y el 8085. más bien consiste en elegir el lenguaje más apropiado para escribir los programas incluidos en una guía introductoria de sistemas microprocesadores. Los programas del sistema operativo son traducidos a lenguaje de máquina por un interpretador. y es más polémico aun entre los diseñadores de sistemas empotrados. es de suponer que esta proporción se mantiene para otros dispositivos usados en sistemas empotrados. Nuestro objetivo no es seleccionar el mejor lenguaje para desarrollar soluciones basadas en µP. caso debe usarse un ensamblador para la traducción final. El traductor denominado ensamblador se encarga de la conversión a lenguaje de máquina del programa fuente escrito con los nemónicos que identifican a cada instrucción de la máquina.Desarrollo y Simulación de Programas 298 trasladar las instrucciones en lenguaje de máquina a las acciones internas que resultan en la ejecución del programa. entre otros. reveló que el 52 % de los programadores de la familia de µCtrls 8051 utilizan el lenguaje ensamblador. o directamente en código de máquina.com.1. También un interpretador traslada las instrucciones del sistema de operativo a código de máquina. Constituye un recurso que en la práctica. Una encuesta realizada el año pasado entre los usuarios del sitio WEB http://www. Dada el extenso uso de la familia MCS-51 en aplicaciones industriales. En su forma más simple. mientras que un 35 % programa en C.

Ensambladores más elaborados. pueden realizarse programas de miles de líneas de código con un eficiente uso de la memoria y un aprovechamiento máximo de la potencia del microprocesador.Desarrollo y Simulación de Programas 299 traducen cada instrucción del archivo fuente en una instrucción en código objeto. Además de admitir la utilización de nemónicos para identificar las instrucciones. COBOL o ALGOL. se pueden usar etiquetas para las direcciones. con una correspondencia 1:1. como FORTRAN. El uso de compiladores ofrece cierto grado de portabilidad. Las compañías fabricantes de dispositivos y otras empresas de diseño de software ofrecen compiladores destinados a ser usados como recurso de primera línea en la fase de diseño de aplicaciones. mientras preserva las ventajas inherentes al uso de código de máquina. ejecutables en sistemas basados en los µPs más populares. esto se debe a que las instrucciones hacen referencia explícita a la arquitectura de computador. No obstante. operandos y direcciones pueden representarse simbólicamente. En general. es usual calificar el ensamblador como un lenguaje de bajo nivel. y los datos pueden ser expresados en formatos diferentes al sistema binario. siendo inapropiados para desarrollar programas para proyectos de control. de mantener y es no portátil por naturaleza. la única diferencia con el lenguaje de máquina es que los códigos de operación. Las primeras empresas en introducir lenguajes de alto nivel dedicados al desarrollo del software de aplicaciones específicas. No obstante. La escritura de un software extenso y complejo puede representar una tarea de larga duración y alto costo. produce un código de menor tamaño y de más rápida ejecución que su equivalente realizado con un interpretador o con lenguaje de alto nivel. el propósito de tales compiladores era permitir el uso del µP como CPU de un microcomputador de propósito general destinado al procesamiento de datos. El programador mantiene un control total sobre la máquina. Con ensamblador. La separación entre el ensamblador y el lenguaje nativo del µP es sutil. Un programa escrito un µP en . La programación en lenguaje de alto nivel reduce significativamente el tiempo de desarrollo y produce programas más fáciles de entender y de mantener que sus equivalentes en ensamblador. Desde los inicios del desarrollo de los µPs han existidos compiladores de lenguajes de alto nivel. en modo alguno el ensamblador constituye la panacea para el desarrollo del soporte lógico del sistema. Es una tradición suponer que un programa escrito en ensamblador por un programador experimentado. realizan la traslación del programa fuente de forma que éste puede ser enlazado con otros programas. mientras que el código resultante es difícil de entender. Estas posibilidades simplifican mucho el desarrollo de un programa. antes de la ejecución. Esta tendencia ha proseguido hasta la fecha. el código resultante de la compilación es de mayor tamaño y de ejecución más lenta que el generado por el ensamblador. fueron INTEL y MOTOROLA con los compiladores PLM80 para la familia 8080 y MPL para el µP 6800. Por tal razón.

Está demostrado que un programador produce un determinado número de líneas de código en el tiempo. usando lenguajes de alto nivel.. a expensas de la simplicidad del traductor y de la velocidad de compilación. el cual debe ser traducido a código de máquina. Los diseñadores de los nuevos lenguajes de alto nivel para sistemas empotrados. el panorama se ha visto modificado con la aparición de compiladores más sofisticados. incluso por personal distintos a los autores del programa. puede ser usado para otro dispositivo si se compila con el traductor correspondiente. independientemente del lenguaje de programación utilizado. han introducido técnicas de optimización en la compilación.Desarrollo y Simulación de Programas 300 lenguaje C. En nuestros días. que lo afirmado en el párrafo anterior sobre el rendimiento del ensamblador relativo a los compiladores. En esta breve discusión se han establecido de modo muy general que las ventajas del ensamblador sobre los compiladores son dos: produce un código que requiere menos memoria para almacenarse y el programa es de ejecución rápida. la eficiencia de un programador en un lenguaje compilado supera en n veces la de aquel que usa ensamblador. Además. no existiría ninguna duda sobre cual lenguaje emplear para el desarrollo de sistemas empotrados. permiten que el usuario seleccione si debe intentarse que el código a generar sea optimizado para reducir el tamaño o para aumentar la velocidad de ejecución. ha sido devastadoramente cierto hasta hace algunos años. o una sección de éste. los programas en alto nivel son sencillos de comprender y simples de mantener. Lo cierto es. sin duda alguna. o puede entregar en forma directa el código ejecutable. las cuales toman en consideración la limitación de recursos inherentes a tales aplicaciones. Estos traductores novedosos. La nueva generación de compiladores ha reducido en forma notoria la distancia existente entre el código producto del ensamblaje y el obtenido por compilación. principalmente memoria y es usual que el sistema este sometido a restricciones de tiempo críticas. Esto significa que actualmente es posible obtener. Esto debido a que en este tipo de aplicaciones se dispone de recursos limitados. programas de tamaño relativamente pequeños. Entonces. Una consideración de interés en esta discusión es la productividad del programador. En los compiladores actuales se incorpora a la estructura del traductor una sección que optimiza el código intermedio reorganizando las estructuras de lazo y optimizando la evaluación de expresiones. de forma tal que se obtenga el código más rápido . Si estas dos cualidades del ensamblador fuesen irrefutables. La salida de un compilador puede ser un archivo en lenguaje ensamblador. La respuesta es: si. Antes de alegar alguna razón. Debido a que una línea de un archivo fuente de alto nivel corresponde a n (3 a 10) instrucciones en ensamblador. la pregunta es: se justifica programar en ensamblador. La etapa final de la compilación es el generador de código que produce el programa objeto en lenguaje de máquina.. es preciso destacar como un hecho que un buen programador en ensamblador es capaz de afinar un programa.

Si el 90% del tCPU se invierte en ejecutar el 10% del programa. A pesar de la habilidad del compilador para optimizar el código para tamaño y velocidad. se escribe en lenguaje de alto nivel. principalmente durante el desarrollo de sistemas empotrados. La programación en lenguaje de alto nivel hace difícil el seguimiento de la duración de la ejecución de procedimientos e instrucciones. el µP invertirá la mayor parte del tiempo de ejecución en procesar una pequeña sección del código. . En otros proyectos. en lapsos largos puede cambiar la secuencia de código que se repite. existe la posibilidad que la velocidad de ejecución del código de la aplicación constituya un factor crítico para el desempeño del sistema. a diferencia del compilador. siendo más sencillo la realización de retardos precisos o la generación de eventos de duración específica. En algunos casos. Esta consiste. Con este método. en tal forma que es capaz de lograr que secciones de código sean más eficientes. responsable del 10% del tCPU. Algunas acciones de control en tiempo real sean realizadas por el programa. el tiempo de ejecución de las tareas no sea un factor determinante y en caso contrario. Esto es cierto para espacios cortos de tiempo. casi todo el programa se escribe en lenguaje de alto nivel y las rutinas de tiempo crítico se programan en ensamblador. En realidad existe una tercera posibilidad que representa una solución más conveniente para programar el sistema. Si este recurso está muy limitado. Este establece que durante la ejecución de un programa el procesador hace referencias frecuentes a un conjunto de instrucciones almacenadas en un área pequeña de la memoria. Es obvio. Otro factor que justifica programar en ensamblador se relaciona con el aprovechamiento de la capacidad de la memoria EPROM (EEPROM) de la aplicación. Esto introduce cierta vaguedad en la posible respuesta del programa a eventos externos en tiempos especificados como críticos. esta parte del código se programa en ensamblador. como recompensa a una buena dosis de coraje y a un gran esfuerzo. El 90% restante del programa. entiende el algoritmo en desarrollo y conoce la estructura y la más recóndita instrucción del programa. utilizar lenguaje ensamblador. para una aplicación específica. puede que esto implique un trabajo excesivo y que no se justifique el esfuerzo y tiempo dedicado en perfeccionar el código. Un programador en código de máquina.Desarrollo y Simulación de Programas 301 posible. que programando en ensamblador tiene un absoluto conocimiento y control sobre el tiempo de ejecución de las instrucciones y lazos. Pareciera que la opción apropiada es recurrir a la programación en lenguaje de alto nivel cuando. pero la validez del principio se mantiene. La eficiencia de la utilización de la técnica mixta está basada en el principio de localidad de las referencias. estos traductores no siempre son capaces de determinar cuando una sección del código puede ser sustituida por una simple instrucción. en utilizar una técnica mixta que explote la potencia de ambos lenguajes. Es común que en estas aplicaciones. En síntesis. un buen programa en ensamblador puede reducir la capacidad necesaria para almacenar los programas y los datos.

la salida del compilador puede ser un programa en ensamblador.Desarrollo y Simulación de Programas 302 Lo usual es que durante el desarrollo del software.33. Al ser el material que se presenta. es necesario que el estudiante conozca el lenguaje. Este ejercicio presenta un código escrito en ensamblador para calcular el valor de y. Las razones son varias y algunas han sido mencionadas. El programa se ejecuta y se detectan las secciones de código a las cuales se dedica el mayor tCPU. la memoria del sistema y los dispositivos de E/S permitirán al estudiante adquirir una base sólida en programación de µPs. una guía para el aprendizaje de los fundamentos de sistemas de microprocesadores. Usando el ensamblador. por medio de la expresión: y = 159 ⋅ x = y = 159 ⋅ 3 = 159 ⋅ 30000 100 El algoritmo usado para hallar la raíz cuadrada de N es: ⎞ 1⎛ N + xn ⎟ ⎜ 2 ⎝ xn ⎠ x n +1 = . lo cual significa que para que comprender el funcionamiento de los compiladores debe estudiarse el ensamblador. Para finalizar la discusión sobre el nivel del lenguaje a utilizar para programar el µP. Para cerrar esta discusión se mencionan tres: • Una mejora en la velocidad de ejecución en el código crítico de una aplicación puede ser la única opción para la viabilidad del proyecto. El tipo de problemas a resolver usando el µP. considere el ejemplo 6. el uso del lenguaje ensamblador es una necesidad ineludible. el programa integro se escribe en lenguaje de alto nivel. • La segunda razón se apoya en que las rutinas de librería de los lenguajes de alto nivel deben escribirse en ensamblador. el estudiante se mantendrá en contacto continuo con la arquitectura de la CPU y se enfrentará a la programación directa de circuitos programables de interconexión de E/S. y se reprograma en ensamblador. usualmente tienen restricciones de tiempo y el código a desarrollar no es necesariamente muy extenso. De modo que el programador debe estar en capacidad de escribir esta sección del programa en ensamblador. La forma en que el programador en ensamblador debe manipular los registros del µP. • Finalmente. Parece evidente que pese a las desventajas inherentes a la programación en lenguaje ensamblador. además de hacer más fácil la tarea de programar en lenguajes de mayor nivel y de capacitarlo para la escritura de rutinas para la librería del compilador. Como resultado se obtiene un programa con velocidad de ejecución comparable al escrito en ensamblador y con costo de desarrollo mucho menor.

Un programa en formato HEX. Uno de los más usados es el formato HEX INTEL.1. permite que el proceso de programación se realice en un PC y que el código sea cargado en la tarjeta prototipo y ejecutado desde la memoria RAM.xn. } y=(159*x)/100. permiten seleccionar el formato del archivo que contiene el código que va a ser grabado en EPROM. También el archivo en formato HEX INTEL puede ser convertido a binario y cargado en un simulador del µP o en un grabador de EPROM. Un ejemplo se muestra a continuación.Desarrollo y Simulación de Programas 303 El programa principal MAIN y las subrutinas MUL168.x. } Como se observa se requieren sólo diez líneas de código. xn=(N/x+x+1)>>1. El archivo ejecutable ocupa 118 bytes de memoria. 7. ensamblaje y enlazado de las herramientas para desarrollo de programas para microprocesadores. Esto significa que el uso de MICRO-C genera un código objeto con cuatro veces el tamaño que el resultante de usar el ensamblador. xn=(x+1)>>1. while (x != xn) { x=xn. DIV1616 y RAÍZ escritas en ensamblador comprenden aproximadamente 79 líneas de código. :10000000213F00460548237E23BEDA120056772B97 :10001000722305C207000D41C21C0076214000C3B7 :020020000700D7 :0A003F0009082345677D889099F5B4 :00000001FF Fig. es un archivo ASCII el cual contiene un registro por línea. Ejemplo 6.y. pero el archivo generado por el compilador C ocupa 471 posiciones de memoria.33 escrito en lenguaje C int N. main () { x=3*10000.3 El formato HEX-INTEL Las opciones de compilación. N=x. Una versión de este programa fue realizada usando el compilador MICRO-C para el 8085 y se muestra a continuación.2 Archivo HEX INTEL . 7. Este estándar.

Se obtiene calculando el complemento dos de la suma sin acarreo de todos los bytes anteriores de la línea exceptuando el marcador de registro (:) Dos últimos . El próximo par de caracteres: 00H. Para calcular el byte de verificación se realiza la suma hexadecimal: 02 + 00 + 20 + 00 + 07 + 00 = 29H El complemento dos de 29H es D7H 29H + D7H = 0 Tabla. Los siguientes dos caracteres (02H) indican que la línea contiene 2 bytes de datos. Se expresa con cuatro dígitos hex (0000H-FFFFH) Tipo de registro: Estos dos caracteres identifican el tipo de registro para la línea.2.Desarrollo y Simulación de Programas 304 Cada uno de los registros del archivo de la figura 7. El primer byte de dato es 07H y el último es 00H. 0700 Datos. Esta es la información a cargar en la EPROM o en la memoria del simulador o emulador. 00 Tipo de registro: datos. Se representa como dos dígitos hex. Dos bytes de datos. 0020 Dirección de carga 0020H. los cuales deben ser cargados a partir de la dirección 0020H.2 tiene el formato indicado en la tabla 7. 7. señalando que corresponde a un registro en el formato HEX INTEL. CARÁCTER DESCRIPCIÓN 1 Marcador de registro: El primer carácter de una línea siempre es ‘:’ para identificar el inicio de un registro. La línea se inicia con el carácter dos puntos. Dirección: Este campo indica la dirección de memoria donde se cargaran los datos. informa que la línea es un registro de datos. Longitud de registro: El número de bytes de datos expresado con dos dígitos hexadecimales.2 Formato HEX INTEL. D7 Byte para verificación por suma total. Los últimos dos caracteres D7H son el checksum de la línea. Aislando los campos de la línea tres del archivo ejemplo. Checksum: Este campo es la verificación por suma total para la línea. No incluye los nueve primeros ni los dos últimos caracteres de la línea. Los más comunes son: 00 01 02 Registro de datos Registro de fin de archivo Registro de direcciones de segmento extendido 2-3 4-7 8-9 10 Datos: A partir del décimo carácter se encuentran los bytes de datos útiles. se obtiene: :020020000700D7 : Marcador de registro. 02 Longitud del registro. 0021H.

El autor comparó.33. A pesar que el traductor C se ofrece como un compilador moderno.3 Salida del ensamblador para el programa del ejemplo 6. usando una rutina de prueba.3 se muestra el archivo HEX generado por el ensamblador para el programa del ejemplo 6.Desarrollo y Simulación de Programas 305 En la figura 7. con costo elevado. En realidad el compilador MICRO-C tiene algunas deficiencias. el código generado por el ensamblador y el compilador C de un microcontrolador MCS-51. :0E0000001110270E03CD1700CD4F000E9FCD1F :09000E0017000E64EBCD2B007607 :0E0017007906080E00616C298FD22500198928 :0600250005C21E004FC9D8 :0E002B003E10210000EB29EBD23B00292CC334 :0E0039003C00291CF57D996F7C9867D2490028 :080047001D09F13DC23000C9A2 :0E004F002230087C0F477D1F4F2A3008EBCD72 :0E005D002B00606919237C1F577D1F5F78BA46 :0B006B00C2710079BBC8424BC35800B3 :00000001FF Fig. se mantuvo la diferencia de tamaño entre los archivos generados por ambas herramientas. utilizan técnicas de optimización que disminuyen el tamaño del código de salida.4 presenta la salida de compilador C para el mismo programa.32 y la figura 7. y además se ejecute a mayor velocidad.4 Salida del compilador MICRO-C 8085 para la versión en C del ejemplo 6. Aunque los compiladores modernos y las nuevas arquitecturas de los microcontroladores intentan día a día que el archivo de salida ocupe menos espacio en memoria. Es notable que el tamaño del código generado por el compilador C sea mucho mayor que el correspondiente en ensamblador.33. Compiladores C para el 8085. 7. 7. :20400000310060AF32E341CD6A41CF396EC9E56069C139716069C9397E23666FC9E5606982 :20402000C1397123706069C9EB5E23562BEBC9EB7323722BEBC97E23666FC97D02037C023E :20404000C97D079F67C9EB4E23462378B1CA5E407E23BBC258407EBA23C24740C5C97E2365 :20406000666FE92B7C2F677D2F6FC97CB5210000C023C979956F789C67C9D5EB2100007B46 :204080000FD2854009A77A1F577B1F5FB2CA9A4079174F781747B1C27F40D1C9CDA24060FB :2040A00069C9D5EB2100003E1132D741A779174F7817473AD7413DCAD84032D7417D176F3A :2040C0007C1767BADAAC407DC2CF40BBDAAC40936F7C9A6737C3AD40D1C979A56F78A46787 :2040E000C979B56F78B467C979AD6F78AC67C97CB5CAFF40A7781F47791F4F2DC2F44060EC :2041000069C97CB5CA1241A779174F7817472DC207416069C9CD5F41C82BC9CD5F41C02B79 :20412000C9E56069C1CD4F41D82BC9CD4F41D8C82BC9CD4F41D02BC9E56069C1CD5F41D858 :204140002BC9CD5F41D8C82BC9CD5F41D02BC978ACF25F41210100A0FA5D41B5C937C97833 :20416000BCC2664179BD210100C921307522DD412ADD4122DB412ADD41444D210100094425 :204180004D210100CDEF4022DF412ADF4122DD417CB5CAC0412ADF4122DD412ADB41444D8B :2041A0002ADD41CD9C40444D2ADD4109444D21010009444D210100CDEF4022DF41C38A41F1 :1741C0002ADD41444D219F00CD7A40444D216400CD9C4022E141C9FC :00000001FF Fig. . puede considerarse que los ensambladores se mantienen como líderes en la competencia de generar código pequeño y de velocidad alta.

Este debe. Sólo deben cumplirse con tres reglas básicas al escribir cada módulo. Cada módulo puede ser escrito. Para escribir el programa se usan sólo ciertas estructuras lógicas de programación. Tales formas lógicas pueden constituir lazos de código o estructuras condicionales 7. Dependiendo de la complejidad de la tarea que realice un módulo específico.Desarrollo y Simulación de Programas 306 7. éste puede contener más de un procedimiento. Programación modular. 1. la cual debe ser independiente de las que realizan los otros bloques del programa. Esta técnica simplifica en forma notable el proceso de diseño y el mantenimiento ulterior de los programas. 1. codificado y probado en forma independiente. Al inicio se define la función global del programa (módulo principal) como un conjunto de subfunciones generales (módulos específicos). Tener una entrada y una salida . A continuación el diseño continúa en descenso hasta cuando cada subfunción es definida y los módulos son programados. Código estructurado. El programa está compuesto por procedimientos o módulos cada uno de los cuales realiza una función específica.2 ESTRUCTURA DEL PROGRAMA Para realizar el proceso de representar un algoritmo como un programa capaz de realizarlo. las cuales pueden ser escritas y probadas por separado para posteriormente ser integradas en un programa capaz de resolver el problema propuesto originalmente. Entre estas técnicas se consideran. Diseño hacia abajo. Los módulos se programan usando procedimientos. y debe realizar una función única. 3. El desarrollo de un programa extenso y complejo se facilita si el código es separado en bloques funcionales que contengan un número relativamente pequeño de instrucciones. el programador debe prestar especial atención al uso de técnicas que faciliten el desarrollo de diagramas de flujo y de programas. 2. La comunicación entre módulos debe ser mínima. 2. Contener todas las instrucciones necesarias para llevarla a cabo. Cada uno de los módulos en los cuales se divide el programa debe tener una entrada y una salida.2. 3. Realizar una función única. No existen reglas totales para la programación modular con relación al número de líneas que debe tener un módulo para formar parte de un programa eficiente.1 Programación modular Consiste en seccionar el programa en rutinas.

En el nivel superior se encuentra el programa principal. 7. No obstante. Debido a que las fallas de posible aparición durante el proceso de depuración de un programa son especificas de cada módulo. 20 y 30. la programación de rutinas funcionales permite establecer una biblioteca de procedimientos factibles de ser usados en programas futuros. En la práctica cualquiera sección de código que realice una función específica. éstas son fáciles de encontrar y corregir.2 Diseño hacia abajo Este método de diseño descendente permite organizar el programa como un conjunto de bloques de código relacionados en forma jerárquica.5 corresponde a un módulo del programa. Los beneficios obtenibles por el diseñador con la utilización de la técnica de programación modular son de tal proporción. Una vez verificados los módulos en forma independiente. el cual para realizar la tarea llama a 10. al separar la función global del código en tareas pequeñas realizadas por subprogramas cortos. La subtarea ejecutada . Esto puede responder a que un procedimiento particular debe ser reformado o que nuevos módulos deben ser incluidos. que ésta técnica ha sido adoptada como un recurso de presencia obligada durante el proceso de diseño y escritura del software de soporte de aplicaciones basadas en microcontroladores y microprocesadores. el cual puede ser cargado en memoria y ejecutado. Otra ventaja de la programación modular es patente cuando un programa desarrollado y en operación debe ser modificado. Los procedimientos individuales deben ser relocalizables y debe disponerse de un programa enlazador (linker). los cambios necesarios pueden realizarse sin afectar al resto de los archivos del programa. es necesario escribir rutinas para depuración de los módulos. los cuales son verificados antes de la prueba del programa final. éstos son enlazados y relocalizados para formar un bloque único de código.Desarrollo y Simulación de Programas 307 La técnica de programación modular disminuye el tiempo de desarrollo de un programa. Finalmente. pero que en modo alguno pueden considerarse desventajas significativas. Un módulo particular está constituido usualmente por un procedimiento.2. En ambos casos. Las unidades de código pueden ser escritas por más de un programador y en forma independiente. pueden señalarse algunos puntos débiles del uso de módulos. mas simples de escribir y de depurar que un programa extenso. La cesión del control del programa a los módulos consume tiempo de CPU y memoria. Además. pero no siempre es de este modo. Cada rectángulo del diagrama de tres niveles de la figura 7. La programación modular requiere de sostén extra de programas para desarrollo. puede ser un módulo. ubicados en el nivel 1.

La primera fase del diseño consiste en escribir y depurar el módulo principal. Codificados todos los módulos. Una vez verificado un módulo. Fig. 12 y 13. Cualquier error en el diseño o escritura de esta sección causará resultados fatales en la eficiencia u operatividad del programa desarrollado. 7. imposible de realizar. se prueba el programa final. Es obvio que la escritura de los programas auxiliares puede ser una labor compleja y en casos extremos. Durante la segunda fase. Existen algunos defectos que pueden afectar negativamente los resultados obtenibles al aplicar esta técnica.Desarrollo y Simulación de Programas 308 por el módulo 10 requiere que éste llame a 11. 2. La ventaja más resaltante del método de diseño en descenso es que no requiere codificar y probar todos los módulos y posteriormente realizar la prueba del programa.3 Código estructurado El uso de programación estructurada como método de desarrollo de programas es una vía para eludir el uso indiscriminado de instrucciones tipo GO TO.2. 1. escrito y depurado. cada rutina puede substituirse por un código auxiliar que entregue la misma respuesta que debería entregar el subprograma codificado y verificado. el cual incluirá las llamadas necesarias a los módulos restantes del programa. 7.5 Organización jerárquica de los módulos Una vez establecida la tarea que debe realizar el programa. 3. cada módulo es codificado y depurado. Para la prueba. el proceso continúa con la progresiva sustitución de cada proposición con secuencias específicas de código. como resultado de la suma de pequeñas subtareas propuestas en forma general. Esta técnica convierte el proceso de desarrollo de un programa en una serie de etapas donde se mezclan la escritura y depuración de secciones de código. el código auxiliar correspondiente es sustituido por el código operativo. El módulo principal debe se cuidadosamente definido. mientras que 20 usa a 21 y 22. debido . El módulo 30 no llama a ningún procedimiento.

También representa un proceso: un programa completo o una sección de este que resuelva un problema matemático o ejecute algún tipo de procesamiento de datos. En cualquier caso. Para escribir un programa eficiente no se requieren estructuras complejas de control. . SECUENCIAL 2. debido a que la construcción de lazos y proposiciones CASE en este lenguaje. 3. se tienen cinco tipos comunes de formas lógicas simples. Toda sección de código que realice una tarea representada por la realización de una acción especifica y distinguible. Estas son: 1. A pesar que es imposible alcanzar el nivel de estructuración posible en lenguajes de alto nivel. 5. Estructura secuencial Las instrucciones del programa son ejecutadas en el orden que aparecen en el listado o lo que es igual se procesan instrucciones almacenadas en posiciones sucesivas de memoria. En la figura 7. tendrá una entrada y una salida y las instrucciones se ejecutarán tal como están almacenadas consecutivamente en memoria. La aplicación práctica de teoremas de estructura ha verificado que un programa con cualquier grado de complejidad puede ser desarrollado sin el uso de instrucciones GO TO concibiéndolo en términos de tres estructuras lógicas de control básicas: secuencial. La programación estructurada requiere un lenguaje en el cual las estructuras de control puedan ser codificadas. el procesamiento se inicia en la entrada de la rutina. IF-THEN/ELSE. ampliamente usadas en lenguajes de programación de alto nivel. Una tarea o proceso puede consistir de: una operación de lectura de un puerto de entrada para adquirir datos provenientes de un convertidor análogo digital. REPEAT-UNTIL. Considerando las variantes de las estructuras condicionales y lazo.Desarrollo y Simulación de Programas 309 a que este comando de bifurcación resulta en el desarrollo de programas confusos y difíciles de analizar. En la práctica. es factible el uso de código estructurado en programas en ensamblador. existe cierta dificultad para programar en forma estructurada usando lenguaje ensamblador. WHILE-DO. CASE. implica el uso de instrucciones de salto.6 se muestra la secuencia de ejecución de tres procesos. 4. ejecutándose cada instrucción hasta la finalización del programa. condicional y lazos. la carga inmediata de un valor en el acumulador o de una secuencia de código que programe convenientemente los dispositivos de E/S conectados al sistema.

o la salida del módulo. la transferencia puede producir dos acciones: en un caso. al sentar las base de la técnica de programación estructurada. Cuando se ejecuta la proposición. el resultado de la prueba conduce a la ejecución de un proceso determinado. La utilización de éstas estructuras lógicas simplifica el desarrollo de programas. Los procesos individuales pueden tener un nivel de complejidad interna variable. se prueba una condición y se transfiere el control hacia una de dos vías.5. los cuales también disponen de solo una entrada y una salida. constará de tres instrucciones. en el otro. fáciles de entender y de modificar. una proposición fija las condiciones que se requieren para el control de la dirección de ejecución del programa. Si cada proceso corresponde a una instrucción.6 Estructura secuencial. se selecciona uno de dos más procesos posibles. 7. el programa completo descrito por la figura 7. . El resultado es el desarrollo de programas más eficientes. en la cual un conjunto de módulos. Dependiendo de la estructura básica. se combinan para formar algoritmos lógicos más complejos. En ambos modos la culminación de la ejecución del código implica la salida de la rutina. de acuerdo con el resultado de la prueba.Desarrollo y Simulación de Programas 310 Fig. con una entrada y una salida. Una tarea particular puede ser realizada por una instrucción simple o puede ser necesaria una secuencia larga o compleja de instrucciones para programarse la tarea. En las otras estructuras de programación.

b) IF-THEN/ELSE (b) Ejemplo 7. (a) Fig.7 se muestra el algoritmo de esta estructura de código y en el ejemplo 7. 7. . si el dato en el puerto de entrada 20H corresponde al caracter ASCII ‘R’. IF condición 1 THEN proceso 1 ELSE proceso 2 En la figura 7.1 Usando la estructura lógica IF-THEN/ELSE.Desarrollo y Simulación de Programas 311 Estructura IF-THEN/ELSE Un elemento de decisión es usado para aprobar la ejecución de un proceso o para seleccionar entre la ejecución de uno de dos procesos.1 se presenta el listado de n programa que usa la estructura lógica IFTHEN/ELSE. La forma general de la proposición es. escriba un programa para activar la bandera de acarreo e iluminar un LED conectado al bit 7 del puerto de salida 20H. En el primer caso la estructura se reduce a IF-THEN. En caso contrario el indicador de acarreo debe ser 0 y se activará un LED conectado al bit 3 del mismo puerto de salida.7 Estructuras de control: a) IF THEN.

. . Salto a escribir en puerto 20h. .8 Diagrama de flujo del programa del ejemplo 7. .Compara el contenido de a con ‘r’. . in 20h cpi 52h jnz noesr stc mvi a. .1 Una vez realizada la lectura del puerto 20H se compara el valor en el registro acumulador con el código 52H. El elemento de decisión es el estado del bit de cero Z. 08 out 20h hlt . para determinar la secuencia de instrucciones a ejecutarse. .Desarrollo y Simulación de Programas 312 En la figura 7. . Salto si el caracter no es ‘r’. el cual es probado con una instrucción JZ de salto condicional. Cy=1. 7.8 se muestra el diagrama de flujo del código y a continuación el listado del programa. Bit 3 del a a 1. Se complementa cy . Se escribe en puerto de salida 20h. . Bit 7 del a a 1. Lee el puerto 20h. noesr: led: Fig. entre dos posibilidades. 80h jmp led stc cmc mvi a. Observe que al realizarse la tarea correspondiente se produce la salida del programa. Cy=1.

Si ninguna condición es verdadera se ejecuta el último proceso. ELSE proceso n Fig. Para codificar una estructura de selección múltiple existen dos caminos: el primero es utilizar varias proposiciones IF-THEN y una IFTHEN/ELSE. Una vez realizada la tarea seleccionada se sale del programa.Desarrollo y Simulación de Programas 313 Estructura CASE Es usual que un programa deba seleccionar la realización de una tarea dentro de un grupo de opciones. . El valor índice puede ser . 7. determine cual de varios procesos debe ser ejecutado.9 Selección múltiple Se ejecutará el proceso correspondiente a la condición que sea verdadera. Este tipo de selección puede complicar innecesariamente un programa. de la forma. IF condición 1 THEN proceso 1 IF condición 2 THEN proceso 2 IF condición 1 THEN proceso 3 . . La proposición CASE permite que el valor de una variable entera entre 0 y n. La estructura CASE es la segunda vía disponible para selección múltiple.

1. Los dos primeros bytes de la lista contienen la dirección de inicio de la rutina correspondiente al proceso 0. 2.Desarrollo y Simulación de Programas 314 resultado de la evaluación de una expresión o puede ser suministrado por un periférico. 7. este dígito puede ser: 0. la cual contiene las direcciones de inicio de los cuatro procesos. y así sucesivamente. auque puede programarse algún código de protección contra tal eventualidad. . Para codificar la proposición CASE se usará una tabla de saltos almacenada en memoria. el control abandona la rutina. al culminar la ejecución de la tarea seleccionada. el comportamiento de la proposición CASE es impredecible. Si el valor índice es mayor que n. ó 3. . Los . La forma de la proposición CASE es. según indique un número binario almacenado en el registro E.10 Estructura CASE Para el caso igual a i se ejecuta el proceso i. Suponga ahora que desee escribir una rutina con estructura CASE para ejecutar uno de cuatro procesos diferentes. proceso n Fig. CASE variable proceso 0 proceso 1 .

Esto significa que si el número es 3. . basta con ir a la dirección base+6 para encontrar el byte de orden bajo de la dirección de salto. Con este registro apuntando la posición deseada se transfiere desde la memoria hasta el registro DE la dirección de la posición de que contiene la rutina. Si llamamos i el número del proceso a ejecutar. Tabla 7. Sumar de nuevo . La posición del elemento seleccionado en la tabla está almacenada en el registro par HL. bastará desplazarse dos veces el valor del número binario de entrada. Para el acceso a la tabla se programa un modo de direccionamiento conocido como base más desplazamiento. Byte alto del desplazamiento de la tabla a cero.Desarrollo y Simulación de Programas 315 elementos de la tabla ocupan 8 bytes de memoria.2 Escribir un programa con estructura CASE utilizando una tabla de saltos. Saltar al proceso. como indica la tabla 7. h. . El byte alto de la dirección de salto en d. para apuntar la dirección de inicio del proceso. Esta información se transfiere a HL y finalmente al contador de programa. . Cargar hl con la base de la tabla. El byte bajo de la dirección de salto en e. . Intercambiar los contenidos de hl y de. Conocido el proceso a ejecutar se debe encontrar la dirección del proceso en la tabla.3.3 Ubicación de las direcciones de salto Dirección en la tabla Byte alto Byte bajo Proceso 0 base+1 base 1 base +3 base+2 2 base +5 base+4 3 base +7 base+6 Observe que si nos ubicamos en el inicio de la tabla.m h d.0. haciéndose efectiva la ejecución del proceso. donde la base representa la dirección de inicio del arreglo de datos. mvi lxi dad dad mov inx mov xchg pchl d. tabla d d e. Ejemplo 7. HL apunta a dirección siguiente.m . . mientras que el desplazamiento señala la ubicación relativa en el arreglo de un elemento de 16 bits. . Sumar el desplazamiento a la base de la tabla. Para crear la dirección se carga la base del arreglo en HL y se le suma dos veces el valor del número del proceso. obteniéndose la dirección en HL. El número de la tarea a ejecutar se encuentra el registro E de 8 bits. . . Conviene utilizar direccionamiento indirecto por registro para acceder a la tabla. su dirección en la tabla estará a partir de la posición de memoria base + 2*i.

en los cuales un grupo de instrucciones se ejecutan repetidamente mientras una instrucción de salto condicional se encarga de controlar la repetición y salida del lazo. para mantener la continuidad. 7. . Cuando se utiliza un contador podría concebirse como ejecute el proceso mientras el contador sea distinto de cero. Pero. Cuando el contador llegue a cero. el contador debe cargarse con un valor N.Desarrollo y Simulación de Programas 316 Para garantizar que la estructura CASE tenga una entrada y una salida. cada rutina de proceso debe asegurar que una vez ejecutado. En tanto esta condición sea cierta. la condición será falsa y se saldrá del programa. el control de programa vaya a la misma dirección de la memoria. Aunque las dos últimas estructuras de control se discuten en el capitulo 6. En esta estructura la condición al inicio del lazo es repetidamente evaluada. debido a que el contador se decrementa antes de la ejecución del primer lazo. Ejemplo 7. siendo (N-1) el número de veces que debe repetirse el lazo.3 Este programa transfiere un bloque de 16 datos desde una zona de memoria con dirección de inicio en DORG. hasta otra área con dirección de inicio DDES. la tarea se realizará repetidamente. En este caso el lazo debe repetirse 16 veces para lograr la transferencia del bloque de datos de 16 bytes. se repiten aquí. Fig. Estructura DO-WHILE Las instrucciones de salto permiten el establecimiento de lazos de programación.11 Estructura DO-WHILE. y el resultado de la prueba indicará si se debe ejecutar el lazo o salir de este.

. . . . Leer un dato desde el bloque origen.17 b salir a. Cargar en hl la dirección de inicio del bloque origen. Si el último dato fue transferido. . Fig. Mientras la condición sea falsa. . salir de la rutina.Desarrollo y Simulación de Programas 317 lazo: lxi lxi mvi dcr jz mov stax inr inr jmp h. se ejecuta la tarea. Disminuir contador. Cuando sea verdadera . Inicializar el contador de número de datos a mover. Incrementar apuntador de bloque origen. .m d l e lazo . en REPEAT-UNTIL se ejecuta por lo menos una vez.dorg d.12 Estructura REPEAT-UNTIL En el caso que se use un registro como contador para el control del lazo. Transferir el dato al bloque destino. Incrementar apuntador de bloque destino salir: Estructura REPEAT-UNTIL En este tipo de proposición.ddes b. posteriormente se prueba la condición y dependiendo del resultado se repite el lazo o se abandona este. el control entra al lazo y el proceso es ejecutado incondicionalmente. la proposición puede concebirse como: repita el proceso hasta cuando el contador alcance cero. 7. Cargar en de la dirección de inicio del bloque desti no . A diferencia de la estructura DO-WHILE en la cual es posible que el lazo nunca se ejecute.

. Si no es ‘p’.3 EL LENGUAJE ENSAMBLADOR El ensamblador permite representar en forma simbólica el lenguaje de máquina del procesador. Cada µP viene con su propio ensamblador.3 usando la estructura REPEAT-UNTIL. Si el último dato fue transferido. salir: Es obvio que el número de veces que el lazo se repite es desconocido. Incrementar apuntador de bloque origen . Una rutina que realiza esta tarea se escribe a continuación. El final del arreglo de datos es indicado con el código del caracter ASCII ‘P’ (parar). Si es ‘p’.m 80h salir 01 h lazo .4 lazo: lxi h. .tabla a. . Cargar en hl dirección de inicio de la tabla. escribir en puerto de salida.ddes mvi b. . . Incrementar apuntador de bloque destino . . lazo: lxi mov cpi jz out inx jmp h.dorg lxi d.Desarrollo y Simulación de Programas 318 se sale del programa. El ejemplo 7. No siempre estas dos últimas estructuras de programación requieren un contador para el control de repetición del lazo. . Ejemplo 7. Cargar en hl la dirección de inicio del bloque origen. . Ejemplo 7. Leer un dato desde el bloque origen . Comparar el dato en a con el caracter ‘p’. facilitando la escritura o lectura de un programa. Aunque la sintaxis y potencia del traductor .4 muestra el código del ejemplo 7. Inicializar el contador de número de datos a mover. . aunque es usual que segundas fuentes provean otras versiones del lenguaje para un mismo µP. es posible mantener activo el lazo hasta la ocurrencia de un evento externo. Decrementar contador.Cargar en de la dirección de inicio del bloque desti no . como la introducción de un caracter por un puerto.5 Considere que un grupo de datos numéricos almacenados en una tabla en memoria deben ser transferidos al puerto de salida 1.16 mov a. Mover al acumulador el contenido de m. Incremente hl. o la lectura de un dato de control almacenado en memoria. . salir de la rutina. Transferir el dato al bloque destino.m stax d inx h inx d dcr b jnz lazo . dado que es fijado por la localización del caracter ‘P’ en memoria. Repetir lazo. salir. 7.

cada microprocesador deberá disponer de su propio ensamblador. • Usar una secuencia de caracteres alfanuméricos (TPULSO.a85 y nombre. Cuando el ensamblador traduce el programa fuente también incorpora en el archivo binario generado información adicional además de la versión en lenguaje de máquina del código. Como muestra la figura 7. representan el mismo número en decimal. • El uso de seudo-instrucciones o directivas para controlar el proceso de ensamblaje. 377Q. • Definir constantes en bases distintas: 255. el traductor procesa el programa fuente y lo traduce a código objeto. LAZO1) para el manejo simbólico de direcciones.Desarrollo y Simulación de Programas 319 puede variar de una versión a otra. nombre. • Reservar áreas de la memoria para el almacenamiento del programa y los resultados. Lo usual es que el archivo objeto tenga un formato adecuado para ser cargado en un grabador de EPROM o EEPROM. Esta información permite control de la carga en memoria del código ejecutable. El archivo objeto contiene el código ejecutable con todos las referencias simbólicas de códigos de operación.3. • La asignación de direcciones de memoria usando expresiones aritméticas. y mensajes de posibles errores cometidos en la escritura del texto fuente. Por ejemplo: nombre. indicando las direcciones de memoria utilizadas para almacenamiento del programa. algunos . El ensamblador genera además un archivo texto o programa lista que contiene una combinación del programa fuente y el código de máquina generado. son archivos típicos de entrada para ensambladores del µP 8085A. LAZO. Por ejemplo todo buen ensamblador permite.13. existen ciertas características comunes. En cualquier de estos casos el código objeto generado por el ensamblador puede ser probado y depurado. Una de las desventajas del lenguaje ensamblador es que al estar íntimamente relacionado con la estructura de la máquina. 7. octal y binario respectivamente.1 El proceso de ensamblaje En su forma más simple un ensamblador lee un archivo fuente escrito siguiendo la sintaxis del traductor. y simplifica el proceso de modificación y documentación de los programas. direcciones y datos en binario. Tales características resultan en el incremento de la productividad del programador al evitarse los errores inherentes a la representación de instrucciones. hexadecimal. Opcionalmente.scr. en la memoria de un equipo emulador del µP o para ser entrada de un programa simulador del µP. datos y direcciones convenientemente convertidas a binario. 11111111B. FFH.asm. El nombre del archivo es elegido por el usuario y su extensión es fijada por el diseñador del traductor.

prn. el cual se inicia por defecto en la dirección 0000H. 7. El proceso descrito supone la existencia de un solo archivo fuente. su clase. el cual ofrece una herramienta de diagnóstico para el desarrollo de programas. Fig. o con una etiqueta como DIRM. el programa ensamblador activa un contador de localizaciones (LC). el archivo objeto contiene todas las direcciones de carga del código especificadas pudiendo ser cargado directamente en memoria. El archivo lista se identifica como nombre. Este contador se incrementa a medida que se procesa cada instrucción del programa fuente para indicar al ensamblador la posición de memoria donde se ensamblará la siguiente instrucción. manteniendo un registro en una tabla de símbolos. La función del ensamblador que permite superar estas limitaciones se denomina relocalización y capacita al programador par codificar un programa o partes de éste sin desvelarse por la . al contener información sobre los símbolos usados. y la referencia cruzada como nombre.2 Proceso de ensamblaje de un programa modular El ensamblador genera un código objeto absoluto cuando en el programa fuente todas las direcciones se declaran en forma absoluta.13 Salidas del proceso de ensamblaje Al inicio del ensamblaje. El contenido del LC puede ser modificado por el comando ORG dirección. El ensamblador se encarga de determinar el valor absoluto de la dirección y lo asigna a la etiqueta.Desarrollo y Simulación de Programas 320 ensambladores entregan otro archivo texto denominado referencia cruzada. Este tipo de archivo se conoce como archivo objeto absoluto.lst o nombre. Esto requiere que el programador conozca y defina las direcciones de carga en memoria de las instrucciones de datos del programa.crf. Una dirección puede expresarse como un número: 0100H.3. Al final del proceso de traducción.7. dirección y líneas del programa donde aparecen. En el momento de la traducción el ensamblador conoce las direcciones de memoria donde se cargarán todas las etiquetas del programa. Este modo de programación es ineficiente porque especificar la dirección de carga del código en memoria impide la ejecución del programa en otra área de memoria y el desarrollo de programas en forma modular.

Además. Los segmentos absolutos normalmente se usan (aún en módulos que contengan segmentos relocalizables) para puertos mapeados en memoria o para cargar código en direcciones fijas usadas por el procesador. con direcciones lógicas determinadas. pudiendo el programador estar en capacidad de diseñar. y en 2000H en otro. La relocalización permite la prueba del programa en cualquier dirección y posteriormente la reubicación del código a las direcciones correspondientes al hardware desarrollado. Los ensambladores son diseñados para permitir el uso de programación modular. y puede ser absoluto o relocalizable. el cual es un software cuya dirección de carga puede cambiar. Un módulo de entrada tiene un nombre asignado por el usuario y puede contener uno o más segmentos o segmentos parciales. Un programa relocalizable puede ejecutarse en la dirección cero en un caso.Desarrollo y Simulación de Programas 321 ubicación en memoria del código objeto final. las tareas a realizar son definidas y divididas en rutinas. El programa constará de varios archivos o módulos. . El uso de la relocalización genera un código reubicable. Para ilustrar una de las ventajas de la relocalización de código considere que subsistema de memoria de una aplicación con µP está compuesto por una combinación de memoria EPROM y RWM. los cuales serán posteriormente enlazados para formar un programa único ejecutable. estos se usan para definir código cuya dirección nunca cambiará. Un segmento es una sección de código o de datos en memoria generada a partir de código o datos del archivo fuente. el programa puede requerir el uso de algún código contenido en una biblioteca de programas. y probar en paralelo módulos distintos del programa y limitar las modificaciones necesarias a un modulo especifico en lugar de hacerlo al programa completo. No obstante. la aplicación de la técnica de programación modular en el desarrollo de programas con ensamblador es posible gracias a la relocalización de código. En la etapa inicial de desarrollo del programa. Un segmento absoluto identifica una sección de código con su dirección de carga completamente especificada. por ejemplo rutinas de inicio o vectores de interrupción. Esta función hace posible el ensamblaje y depuración de los módulos independientes. Es claro que el programa final a ejecutar en el hardware debe hacer referencia a estas direcciones. el cual debe ser incorporado durante el proceso de traducción al archivo binario ejecutable final. los cuales son escritos y ensamblados independientemente. es común que en la fase de desarrollo y depuración del software se usen recursos como equipos emuladores o simuladores con un espacio de direcciones de memoria distinto al de la tarjeta de la aplicación. codificar. Además. El código puede ser movido en el espacio de direcciones del µP y ejecutado en más de una dirección. Un programa ejecutable consistirá de un módulo único que es una combinación de los segmentos absolutos y relocalizables de los módulos de entrada.

2. . Cuando los segmentos relativos son vinculados por el enlazador se le asigna su dirección real de carga y todas las etiquetas relativas son resueltas. Los segmentos se definen al inicio del programa.Desarrollo y Simulación de Programas 322 Los segmentos relativos contienen código cuya dirección de carga en memoria aun no está definida. La activación de un nuevo segmento inicia un nuevo LC y desactiva el segmento en curso. al cual llamaremos código objeto. El proceso de traducción de los archivos de entrada que componen cada programa fuente se describe a continuación: 1. Un segmento relocalizable tiene nombre. Los segmentos que tengan el mismo nombre pero procedan de diferentes módulos son considerados parte del mismo segmento y son denominados segmentos parciales. El LC apunta al espacio de direcciones dentro del segmento y su contenido representa una dirección lógica para segmentos absolutos o un desplazamiento para segmentos relocalizables. Para segmentos relocalizables la dirección inicial de carga puesta por el ensamblador siempre es cero y el LC se incrementa a medida que se agregan líneas de código. el ensamblador genera un código el cual no está totalmente en código de máquina. Una etiqueta en la primer byte de la sección de código relocalizable se le asigna la dirección cero. Cuando un segmento definido es activado. Más bien es un código muy cercano al lenguaje de máquina. denominado código relocalizable. Los segmentos absolutos no tienen atributos y no pueden combinarse con otros segmentos. De modo que cualquier línea dentro del segmento estará en una dirección que representa un desplazamiento con relación a la localización final de carga del segmento. En el segundo paso. Estos son combinados por el por el programa enlazador. Un programa denominado enlazador/relocalizador se encargará de procesar los distintos módulos objetos para formar un programa único ejecutable. 3. ORG dirección puede modificar el LC) y toda instrucción o dato subsiguiente es asignado a este bloque de memoria.14 un diagrama de bloques ilustra el proceso de generación de un programa objeto absoluto a partir de varios módulos de entrada. El símbolo ($) hace referencia al valor del LC en el segmento activo. En la figura 7. tipo y otros atributos. El ensamblador AVMAC85 asigna un contador de posiciones para cada segmento. Las direcciones lógicas identifican posiciones reales de memoria usadas por el microprocesador cuando requiere acceso a instrucciones o datos del programa en el espacio de memoria del microcomputador. Durante el primer paso el ensamblador examina cada programa fuente y agrupa las referencias simbólicas en una tabla. su LC es puesto a cero (en segmentos absolutos.

Para un módulo particular.7. La función del enlazador/relocalizador es asignar direcciones de memoria absolutas a todos los segmentos relocalizables. el archivo objeto producto del ensamblaje será código absoluto. Este genera un archivo objeto de tipo relocalizable.14 Secuencia de traducción de un programa modular Después que el diseño del programa es completado. Por ejemplo se indican los segmentos del programa especificando el tipo las direcciones de inicio y final. el ensamblador puede producir un programa objeto en código relocalizable. Al final del ensamblaje de todos los módulos del programa. El archivo mapa es un fichero ASCII donde se registra información sobre el proceso de enlace de los archivos objeto con códigos relocalizables y absolutos. se escriben los distintos módulos fuente y se traducen uno a uno a código objeto usando el ensamblador. además incorpora comandos de control adicionales que dirigen el proceso de carga.Desarrollo y Simulación de Programas 323 Fig. Además el enlazador resuelve todas las referencias entre módulos. Opcionalmente. combinando segmentos del mismo nombre y tipo. en caso contrario el código objeto resultante para ese módulo particular será absoluto. . el traductor entregará los resultados del ensamblaje en un archivo texto o listado del programa por cada módulo de entrada. Este puede ser cargado en memoria sin pasar por el programa enlazador/relocalizador. pero si el módulo contiene solo segmentos absolutos. si al menos uno de los segmentos del respectivo módulo fuente es de este tipo. El programa objeto contiene las instrucciones del código en lenguaje de máquina y los datos a ser cargados en memoria y ejecutados. Las salidas del linker son: Un programa objeto en código absoluto listo para ejecutar y un programa lista que muestra los resultados del proceso de enlazado y reubicación. el programa enlazador procesa el archivo en módulo objeto. además de las direcciones de carga en memoria de cada módulo del programa.

15 Proceso de desarrollo de un programa . 7.Desarrollo y Simulación de Programas 324 Fig.

desde el diseño. Lo común y deseable es que el desarrollo del programa. En esta sección se presenta el ensamblador original (ASM80) diseñado por la empresa INTEL para el 8085A. No obstante existen algunas características comunes a todos los ensambladores que permiten la descripción de los aspectos resaltantes del lenguaje usando una versión específica. prueba y depuración. Por ejemplo en un grupo de ROMs programadas por máscara en la fábrica. 7. propias de cada ensamblador.Desarrollo y Simulación de Programas 325 La figura 7. Por ejemplo. hasta la grabación en memoria sean realizado usando equipos microcomputadores de propósito específico. Algunos μC de bajo costo como el MPR-85 requieren que el código objeto absoluto esté en formato hexadecimal para proceder a su ejecución.15 es una herramienta especializada para la depuración de programas para sistemas basados en microprocesadores. los cuales incluyen todas las herramientas necesaria para el diseño y desarrollo de programas . denominados Sistemas de Desarrollo (SD). ensamblaje. • Directivas de control de ensamblador para fijar el modo de ensamblaje. o en una PROM.. señalan el final del programa.3 Lenguaje ensamblador para el 8085 Para un proceso de ensamblaje exitoso es necesario que el archivo texto que contiene el código fuente cumpla estrictamente con ciertas reglas de codificación. los cuales pueden presentar diferencias en la sintaxis del lenguaje. especifican el valor de inicio del contador de localizaciones. permiten reservar direcciones o cargar datos en memoria. Un programa fuente escrito en lenguaje ensamblador consiste de una secuencia de líneas que suministran al ensamblador la información necesaria para ejecutar el proceso de traducción. El emulador en la figura 7. algunos enlazadores entregan directamente un archivo ejecutable en formato hex. • Directivas generales de ensamblador para especificar la estructura del programa y definir los tipos y alcance de los símbolos usados. se requiere el uso de un programa para convertir desde código objeto a formato hexadecimal.. El uso de otra versión del lenguaje usualmente implica modificaciones menores en el programa fuente. En este caso. El ensamblador reconoce tres tipos de líneas fuentes: • Instrucciones en nemónicos que serán traducidas a código de máquina. Este tipo de línea genera código ejecutable. Existen muchos ensambladores para el µP 8085A.15 muestra. usando una de estas directivas puede especificarse el nombre de un archivo en ensambla- . Es común que cada fabricante de µPs ofrezca un SD adecuado para el diseño de aplicaciones generales que usen el dispositivo que producen. También se usan para definir y activar segmentos o para definir si un símbolo tiene un alcance local o global. En realidad. EPROM o EEPROM programada por el usuario. que el código absoluto de salida puede ser programado en una memoria no volátil y ejecutado por el μP. el cual es descrito con detalle en el 8080/8085 Assembly Language Programming Manual. Por ejemplo.3.

B. También puede establecerse los archivos de salida a generarse. Es opcional. OR entre B y C. pero el primer caracter debe ser alfabético o uno de los caracteres especiales ‘?’ o ‘@’.32********************* LAZO: DCX MOV ORA B A. • El campo de operando especifica explícitamente o identificando el lugar de origen de los datos o dato que usará la instrucción definida en el campo de código de operación. como en MOV A. el ancho o longitud de la página y el título del programa. Fig. • El campo de código de operación Puede contener el nemónico de una instrucción del μP que debe ser ensamblada o una directiva de ensamblador para ser ejecutada. Comentarios . o puede contener dos operandos cuando deba especificarse el destino de los datos.17 Ejemplos de líneas fuente válidas. . CAMPO 1 CAMPO 2 CAMPO 3 CAMPO 4 Etiqueta Código de operación Operando(s) .16 Formato de línea del ensamblador • El campo de etiqueta identifica en forma simbólica la posición de memoria donde se localiza la instrucción que es ensamblada y debe finalizar con dos puntos (:). ********************Esto es una sección del ejemplo 6. STC por ejemplo.Desarrollo y Simulación de Programas 326 dor que debe ser incluido como parte del programa que está siendo traducido. Comentarios Fig. Un caracter (. El ensamblador indicará error si una etiqueta es definida más de una vez en el programa. Este campo estará vacío para instrucciones que no requieran operandos. o una dirección. separados al menos por un espacio en blanco.Decremento registro par BC .) marca el inicio del comentario. . • El campo de comentarios expone la función la operación que ejecuta la instrucción. Es opcional y en una línea fuente puede existir solo este campo.B C . un dato.7. y puede consistir de uno a seis caracteres alfanuméricos. El operando puede ser un registro. una referencia a memoria. Etiqueta Código de operación Operando(s) . 7. La primera línea solo tiene campo de comentario.Byte alto del contador al A. Formato de línea El formato de una línea del programa fuente consta de cuatro campos.

y que finalice con la letra H.Desarrollo y Simulación de Programas 327 Conjunto de caracteres Los siguientes caracteres son reconocidos por el ensamblador: a) Las letras del alfabeto Inglés. Dato inmediato. b) Los dígitos del 0 al 9 c) Los caracteres especiales + . EJEMPLO 00H 23C5H 0DFH 0FFFCH . Registro par. . d) Cualquier caracter del código ASCII que forma parte de una constante encerrada entre apóstrofes (‘R’ . Especificación de operandos Cuando existen dos operandos.* / . Los tipos de operandos posibles son: • • • • Registro. el primero identifica el destino del resultado. mientras que el segundo señala el origen del dato. . Desde la A hasta la Z. Dirección de 16 bits..7. Tabla. ( ) ‘ & .4 Delimitadores legales en el asm80/85 CARACTER USO b Uno o más espacios en blanco Separador de campo. Coma Separador de operandos. Los operandos pueden especificarse de distintas formas: Hexadecimal Una cantidad hexadecimal iniciada con un dígito del 0 al 9. o que forme parte de un comentario. Delimitadores Son caracteres especiales usados para indicar la finalización de una línea o para separación entre campos. () Dos paréntesis Delimita una expresión. ‘abef’).. Punto y coma Inicio de comentario : Dos puntos Último caracter de la etiqueta ‘’ Dos apóstrofes Delimita cadena de caracteres.

de modo que las siguientes instrucciones son equivalentes: EJEMPLO SUI SUI 0DH DATO Etiquetas de instrucciones o datos El ensamblador asigna a las etiquetas usadas para identificar líneas de programa. .B C LAZO2 . Carga el A con el valor 47H. EJEMPLO 11010100B Constante ASCII Un caracter encerrado entre apóstrofes define una constante ASCII. puede ser usada como operando. Valores asignados a etiquetas Las directivas SET y EQU permiten asignar valores a etiquetas. cualquier instrucción del código fuente puede utilizar esta etiqueta como operando. EJEMPLO MVI A. EJEMPLO LAZO2: DCX MOV ORA JNZ B A.correspondiente al código en . Si DATO tiene asignado el valor 0DH. Salto a instrucción en lazo2 si Z=0. A partir de la declaración de la etiqueta. el valor de la dirección del primer byte de la instrucción. EJEMPLO 45Q 1234Q 230Q 7600Q Binario Cualquier cantidad en binaria seguida por la letra B.‘G’ .ASCII del caracter G. .Desarrollo y Simulación de Programas 328 Octal Un número octal seguido por la letra Q u O.

Existe una directiva de ensamblador. el LC es incrementado en un valor igual al número de bytes de cada instrucción. y puede formar parte de un operando. Antes del ensamblaje el LC es puesto a cero.5 tampoco pueden usarse como símbolos de usuario. atrás del primer byte de esta . instrucción. Salto a la dirección 5 bytes . Definición de símbolos Un símbolo global es aquel que mantiene su significado a lo largo del programa. Por ejemplo. El caracter especial $ hace referencia al contenido actual del contador de posiciones. se puede hacer referencia a este símbolo desde cualquier parte del programa. la cual permite inicializar el LC en una dirección diferente a cero. Símbolos reservados Los símbolos utilizables en el lenguaje ensamblador tienen el formato especificado para las etiquetas. para formar expresiones utilizables como operandos en una instrucción. los nemónicos de las instrucciones y las directivas son símbolos reservados por el ensamblador. EJEMPLO SALTO: JMP $-5 . el contador es denominado contador de posiciones (Location counter (LC)).Desarrollo y Simulación de Programas 329 Expresiones Cualquier de los operandos anteriores pueden se usados conjuntamente con operadores. Los operandos de la tabla 7. ORG.DATO + 5 Referencia al contador de posiciones El ensamblador usa un contador para mantener un seguimiento de las direcciones de las instrucciones en lenguaje de máquina. Debido a que estas direcciones en última instancia especifican posiciones de la memoria principal. Si una dirección especifica de una instrucción se le asigna el símbolo SALTO1. Un sím- . Luego que cada línea fuente ha sido examinada en el primer paso. Existen ciertos símbolos que no pueden ser definidos como símbolos de usuario debido a que tienen un significado específico para el ensamblador. EJEMPLO SUI MVI 2*DATO A.

5 Símbolos de operandos reservados por el ensamblador. Un símbolo relocalizable externo es usado en un módulo. mientras que un símbolo relocalizable la cambia. Un símbolo absoluto mantiene constante su dirección durante el proceso de reubicación. SÍMBOLO SIGNIFICADO Referencia al contador de posiciones $ Acumulador A Registro B o registro par BC B Registro C C Registro D o registro par DE D Registro D E Registro H o registro par HL H Registro L L Registro apuntador de pila SP Palabra de estado del programa. 7. en caso contrario se habla de símbolo redefinible. El ensamblador tiene directivas que permiten definir el tipo de símbolo. es común que exista una secuencia de instrucciones que es ejecutada a menudo cambiando únicamente ciertos parámetros. al realizar la segunda llamada al macro se recibirá un mensaje de error indicando la duplicación de un símbolo global. Un símbolo relocalizable público es definido en un módulo pero puede se usado por otro módulo. Estos dos últimos tipos de símbolos son de utilidad cuando se usa un enlazador/relocalizador para enlazar módulos de programas relocalizables y producir un sólo programa. PSW Corresponde al contenido del acumulador y del registro banderas. siendo posteriormente relocalizados a otra área de memoria. Cada vez que el macro sea llamado desde el programa principal pueden ser reemplazados un grupo de parámetros por otros. Para estos casos el ensamblador ofrece la posibilidad de definir una rutina denominada MACRO que puede ser tratada como una entidad. su nombre deriva del hecho que son locales al macro. Si el valor de un símbolo es constante durante el proceso de ensamblaje se dice que es un símbolo permanente. Si un nombre dentro de un macro es definido como global. La posibilidad de usar macros evita la codificación repetida un grupo de instrucciones (con parámetros distintos) a lo largo del programa. Tabla. pero definido en otro. . Un símbolo local tiene significado solamente dentro de un macro o en una llamada a macro. Los programas relocalizables son ensamblados con referencia a la posición de memoria 0.Desarrollo y Simulación de Programas 330 bolo global solo puede definirse una vez en el programa. de lo contrario habrá una indicación de error. Referencia a memoria usando la dirección almacenada en HL M Cuando se desarrolla un programa.

Operadores lógicos: Los operadores lógicos reconocidos por el ensamblador son: NOT (complemento). Resta. x posiciones de bit. El ensamblador trata a las expresiones como valores de 16 bits. se representa internamente como 0010H. Aritméticas De desplazamiento Lógicas De comparación De aislamiento de byte. (13/2 = 6). EJEMPLO Si (VALOR) = 10010110 = (150)10 La ejecución de la instrucción afectará al operador VALOR: VALOR SHR 2 (VALOR) = 00100101 = (37)10. números y operadores. por ejemplo. OR y XOR.Desarrollo y Simulación de Programas 331 Evaluación de expresiones Una expresión puede ser absoluta o relocalizable. x posiciones de bit. Si el desplazamiento ocurre hacia la izquierda el efecto será la multiplicación del número por 2. 4. Operadores aritméticos: Los operadores aritméticos son los siguientes: + * / MOD Suma. 2. El resultado es el residuo de una división (13 MOD 2=1). Los operadores válidos en el ensamblador permiten la ejecución de operaciones: 1. El número 10H. Multiplicación. y contiene símbolos. Operadores de desplazamiento : Los operadores de desplazamiento son dos: y SHR x Desplace operando y a la derecha. División sin residuo. AND. 5. y SHL x Desplace operando y a la izquierda. Estos operadores se usan extensamente en conjunto con la . Observe que al desplazar un número binario a al derecha. Módulo. éste queda dividido por 2. 3.

el valor del resultado es todos los bits en 1.Desarrollo y Simulación de Programas 332 directiva de ensamblaje condicional IF. cuando es falso será todos bits en cero. o si se desea obtener un byte de una dirección. Traducción de un archivo fuente Antes de presentar las directivas de ensamblador más usadas conviene realizar la traducción de un programa ejemplo para mostrar como el programa traductor reali- . Obtiene el byte menos significativo de un valor de16 bits Aquí finaliza una breve introducción a la sintaxis del lenguaje ensamblador. Los operandos para comparación son: EQ EN LT LE GT GE NUL Igual Desigual Menor que Menor o igual Mayor que Menor o igual Usado para pruebas de omisión de parámetros en macros. Operadores de aislamiento de byte: Cuando se requiere obtener un número de 8 bits desde una expresión.NOT DIR +1 producirá (H)(L) = (11111000) (00101011) Operadores de comparación: La operación de comparación produce un resultado booleano Si la evaluación de la expresión es cierta. la instrucción: LXI H. El lector habrá notado que todos los programas fuente que se han presentado en este trabajo están escritos en ensamblador. EJEMPLO Si el símbolo DIR está definido como 07D3. los de comparación se usan en directivas IF. Actúan solamente sobre el bit 0 del resultado de la operación. Al igual que los operadores lógicos. se usan los operadores: HIGH LOW Obtiene el byte más significativo de un valor de 16 bits.

Si se cumple que: 30H ≤ (A) ≤ 39H ó 41H ≤ (A) ≤ 46H. 7. La tabla 7.2.7.Desarrollo y Simulación de Programas 333 za el procesamiento del archivo fuente. .C. se muestra a continuación.6 en el cual se aplican algunos de los conceptos expuestos en esta sección. el cual está almacenado en el acumulador.9. El caracter es un dígito hexadecimal.6 Código ASCII de dígitos hex.A.D. Basta con examinar el valor del caracter obtenido del puerto de entrada. el valor debe escribirse en el puerto de salida 01H.B.3. el bit 0 del puerto 02 se pone en nivel alto. CARACTER 0 1 2 3 4 5 6 7 8 9 A B C D E F ASCII (hex) 30 31 32 33 34 35 36 37 38 39 41 42 43 44 45 46 El algoritmo para identificar un número hexadecimal es simple.1. Cada vez que un dato se presente en el puerto 0. Con este objetivo inspeccione el programa del ejemplo 7. Si la prueba falla. El listado del programa que resuelve el problema planteado.5.6 muestra los códigos ASCII para los números hexadecimales.8.E. Tabla. Si el digito en el puerto pertenece al conjunto: {0.4.F’} debe almacenarse en un bloque de memoria con inicio en 1000H.6. Ejemplo 7.6 El objetivo del programa es leer 16 caracteres ASCII del puerto de entrada 0 y determinar si corresponden a dígitos válidos del sistema de numeración hexadecimal.

Probar si el bit 0 está en nivel bajo. . . Leer la palabra de control en el puerto 02. Para esto se asigna una dirección de memoria al código de operación de la primera instrucción. . Salir si se evaluó último digito. Apuntar a próxima dirección de memoria. . saltar a esperar que pase a 1. . . Comparar con ASCII ‘0’. Decrementar contador de digitos. . Si es cero. . . . Cada etiqueta que se encuentre debe registrarse en una tabla de símbolos. Leer digiro de puerto de entrada. Cargar contador de digitos . Si es uno. . . TABLA DE SÍMBOLOS LAZO SALIR 0005 ???? Fig. comparar con ASCII ‘F’+1. . Se elije la dirección 0000H como dirección de inicio del programa anterior.1000H B. . . Dirección 0000H 0003H 0005H 0006H 0009H . . es realizándolo manualmente. . Leer la palabra de control en el puerto 02. y se incrementa de acuerdo al número de bytes que tenga cada instrucción. (C).17 B SALIR 02H 01H BIT01 00H '0' INVAL '9'+1 VALI 'A' INVAL 'F '+1 INVAL M. Si es mayor. .6 usando un solo paso. Si es menor no es un digito hexadecimal. . el digito esta entre ‘0’-’9’. . Línea 1 2 3 4 5 . inválido. Longitud Bytes 3 2 1 3 2 . . . Mnemónico LXI H. Escribir en puerto de salida valor no hex.18 Ensamblaje parcial del programa del ejemplo 7. .17 LAZO: DCR B JZ SALIR IN 02H . la cual es el origen del programa. . . Si es menor . . . Dirección de almacenamiento de digitos hex. El camino más adecuado para comprender como se lleva a cabo un proceso de ensamble de un programa. saltar a esperar que pase a 0. Comparar con ASCII ‘9’+1. Código Objeto 210010 0611 05 CA???? DB02 . Probar si el bit 0 está en nivel alto. asignándole el valor del primer byte de la instrucción que esté en la línea donde se halla la etiqueta. no es un digito hexadecimal. .1000H MVI B. .Desarrollo y Simulación de Programas 334 Etiqueta LAZO: BIT01: VALI: INVAL: BIT10: SALIR: Código de operación LXI MVI DCR JZ IN ANI JZ IN CPI JM CPI JM CPI JM CPI JP MOV INX JMP OUT IN ANI JNZ JMP HLT Operando(s) H.Debe estar entre ‘A’-’F’. .A H BIT10 01H 02H 01H BIT10 LAZO Comentarios . Mover a memoria el digito hex en el reg. Si es menor. Saltar a leer nuevo valor. . . . . El procedimiento lógico pareciera ser realizar un barrido del programa en un paso y traducirlo de acuerdo con la sintaxis del lenguaje ensamblador. Comparar con ASCII ‘A’.7. Salir al leer los 16 valores del puerto.

y 14. El código objeto generado corresponde al código de operación de la instrucción (21H) y a la dirección a almacenarse en el registro par HL (1000).18. Al final de este segundo paso el programa quedará completamente ensamblado. no es posible ensamblar la línea 4 por completo. Línea 1: LXI H. quedaran algunas líneas ensambladas en forma incompleta por lo cual se requerirá realizar un segundo paso por el programa para completar el proceso. Una situación similar ocurrirá cuando se pretendan ensamblar las líneas 8. Este valor queda registrado en la tabla de símbolos. El código de operación de la instrucción (06H) se almacena en la posición 0003H y el dato a mover al registro B (11H=1710) ocupará la posición siguiente. no existe problema alguno para ensamblar las primeras 3 líneas del programa. Al tratar de ensamblar la línea 4. Las direcciones siempre se almacenan ubicando el byte de menor orden en una posición de memoria y el byte de mayor orden en la siguiente. corresponde a la dirección de memoria 0005H. al llegar al final del programa. el camino que se usa para . En consecuencia. cualquier referencia a SALTO. Línea 4: JZ SALIR Código de operación = CA???? 3 bytes (LC) = 0006H En esta línea existe una instrucción de salto condicional (Salto si Z=1) a una referencia denominada SALIR. 10. La instrucción en la línea 1 ocupará 3 bytes de la memoria a partir de la posición 1000H.17H El contador de posiciones se ha incrementado en 3 bytes. Línea 3: LAZO: DCR B ((LC)+2) Código de operación = 05 1 byte (LC) = 0005H En esta línea se encuentra una etiqueta. Las etiquetas INVAL y VALI son indefinidas. La instrucción requiere 2 bytes para su almacenamiento. Esto es: LAZO = 0005H Cuando se avance en el análisis de las líneas del programa. 12. dirección 0000H. La mayoría de los ensambladores son de dos pasos pero no es el descrito.1000H Inicio del programa. al no estar incluido en la tabla de símbolos debido a que aparece posteriormente al final del programa. nos encontramos que no conocemos el valor del símbolo SALIR. y debe asignársele un valor igual a la dirección del primer byte de la instrucción.Desarrollo y Simulación de Programas 335 Como se observa en la figura 7. Es obvio que con este procedimiento. Línea 2: MVI B.

.19 y 7.A INX H JMP BIT10 OUT 01H IN 02 ANI 01 JNZ BIT10 JMP LAZO HLT 0026 0037 Código Objeto Longitud (Bytes) 3 2 1 3 2 2 3 2 2 3 2 3 2 3 2 3 1 1 3 2 2 2 3 3 1 TABLA DE SIMBOLOS: INVAL 002B Fig. esta vez se traduce cada código de operación al valor hexadecimal que representa la operación en lenguaje de máquina. creándose una tabla que contiene todas las etiquetas que denoten posiciones de memoria. Línea 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 29 20 21 22 23 24 25 LAZO 0005 Dirección 0000 0003 0005 LAZO: 0006 0009 BIT01: 000B 000D 0010 0012 0014 0017 0019 001C 001E 0021 0023 0026 VALI: 0027 0028 002B INVAL: 002D BIT10: 002F 0031 0034 0037 SALIR: BIT01 BIT10 0009 002D VALI SALIR Nemónico LXI H.7.20 se muestran los resultados de realizar cada paso con el programa ejemplo. se examina la tabla de símbolos creada en el primer paso para asignar el código hexadecimal correspondiente al operando simbólico. En las figuras 7. y el mnemónico se sustituye por el código de máquina equivalente.17 DCR B JZ SALIR IN 02H ANI 01 JZ BIT01 IN 00H CPI ‘0’ JM INVAL CPI ‘9’+1 JM VALI CPI ‘A’ JM INVAL CPI ‘F’+1 JP INV MOV M. Esta información se coloca en la columna de código objeto.19 Resultado del proceso de ensamblaje a mano.Desarrollo y Simulación de Programas 336 realizar el análisis de las líneas del programa.1000H MVI B. Paso I. y el operando está definido en forma simbólica. • Paso II: En el segundo paso se examina cada instrucción nuevamente. Si una instrucción es de dos bytes o más. Un procedimiento más eficiente es el siguiente: • Paso I: Se localizan las direcciones de memoria que corresponden al código de operación de cada instrucción y se ubican en la columna de direcciones.

Desarrollo y Simulación de Programas 337 Línea 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 29 20 21 22 23 24 25 Dirección 0000 0003 0005 LAZO: 0006 0009 BIT01: 000B 000D 0010 0012 0014 0017 0019 001C 001E 0021 0023 0026 VALI: 0027 0028 002B INVAL: 002D BIT10: 002F 0031 0034 0037 SALIR: Nemónico LXI H.20 Resultado del proceso de ensamblaje a mano.7.1000H MVI B. .A INX H JMP BIT10 OUT 01H IN 02 ANI 01 JNZ BIT10 JMP LAZO HLT Código Objeto 210010 0611 05 CA3700 DB02 E601 CA0900 DB00 FE30 FA2B00 FE3A FA2600 FE41 FA2B00 FE47 F22B00 77 23 C32D00 D301 DB02 E601 C22D00 C30500 76 Longitud (Bytes) 3 2 1 3 2 2 3 2 2 3 2 3 2 3 2 3 1 1 3 2 2 2 3 3 1 TABLA DE SIMBOLOS: LAZO 0005 BIT01 BIT10 0009 002D VALI SALIR 0026 0037 INVAL 002B Fig. Paso II.17 DCR B JZ SALIR IN 02H ANI 01 JZ BIT01 IN 00H CPI ‘0’ JM INVAL CPI ‘9’+1 JM VALI CPI ‘A’ JM INVAL CPI ‘F’+1 JP INV MOV M.

21.Desarrollo y Simulación de Programas 338 La figura 7.1 LOC 0000 0003 0005 0006 0009 000B 000D 0010 0012 0014 0017 0019 001C 001E 0021 0023 0026 0027 0028 002B 002D 002F 0031 0034 0037 OBJ 210010 0611 05 CA3700 DB02 E601 CA0900 DB00 FE30 FA2B00 FE3A FA2600 FE41 FA2B00 FE47 F22B00 77 23 C32D00 D301 DB02 E601 C22D00 C30500 76 MODULE PAGE 1 LINE SOURCE STATEMENT 1 LXI H. ejecutable en ambiente MSDOS.1000H 2 MVI B. 7.17 3 LAZO: DCR B 4 JZ SALIR 5 BIT01: IN 02H 6 ANI 01H 7 JZ BIT01 8 IN 00H 9 CPI '0' 10 JM INVAL 11 CPI '9'+1 12 JM VALI 13 CPI 'A' 14 JM INVAL 15 CPI 'F'+1 16 JP INVAL 17 VALI: MOV M.SRC ISIS-II 8080/8085 MACRO ASSEMBLER.6. usando el programa ensamblador ASM80 de INTEL.21 muestra el resultado de ensamblar el programa del ejemplo 7. V4. ASM80 EJEM76. NO ERRORS Fig.A 18 INX H 19 JMP BIT10 20 INVAL: OUT 01H 21 BIT10: IN 02H 22 ANI 01H 23 JNZ BIT10 24 JMP LAZO 25 SALIR: HLT END PUBLIC SYMBOLS EXTERNAL SYMBOLS USER SYMBOLS BIT01 A 0009 BIT10 A 002D INVAL A 002B LAZO A 0005 SALIR A 0037 VALI A 0026 ASSEMBLY COMPLETE. Salida del macro ensamblador ASM80/85 .

7. Todos los programas simuladores suministrados a los estudiantes tienen un ensamblador el cual compila y carga en memoria el archivo binario. Para el desarrollo de los programas asignados en el curso se debe usar un programa ensamblador comercial. El procedimiento de ensamblaje manual realizado. Estos .Desarrollo y Simulación de Programas 339 En la figura 7.1000H B. incorporado en el programa SID85.22 se presenta la salida del ensamblador ASM85. Este ofrece la mayoría de las funciones realizadas por ensambladores comerciales. Observe la generación automática de una lista de referencia cruzada. 1 0000 21 00 10 2 0003 06 11 3 0005 05 4 0006 CA 39 00 5 0009 DB 02 6 000B E6 01 7 000D CA 09 00 8 0010 DB 00 9 0012 FE 30 10 0014 FA 2C 00 11 0017 FE 40 12 0019 FA 27 00 13 001C FE 41 14 001E FA 2C 00 15 0021 FE 47 16 0023 F2 2C 00 17 0026 77 18 0027 23 19 0028 C3 2F 00 20 002B D3 01 21 002D DB 02 22 002F E6 01 23 0031 C2 2F 00 24 0034C3 05 00 25 0037 76 LXI MVI DCR JZ IN ANI JZ IN CPI JM CPI JM CPI JM CPI JP MOV INX JMP OUT IN ANI JNZ JMP HLT H. no es más que un ejercicio didáctico.17 B SALIR 02H 01H BIT01 00H 30H INVAL 3AH VALI 41H INVAL 47H INVAL M.22. Salida del ensamblador cruzado del programa SID85. También la herramienta MICROIDE tiene un ensamblador (ASM85).A H BIT10 01H 02H 01H BIT10 LAZO LAZO: BIT01: VALI: INVAL: BIT10: SALIR: Etiquetas Definidas =================== LAZO 0005 SALIR INVAL 002B VALI Referencia Cruzada ================== LAZO #3 24 SALIR 4 #25 BIT01 #5 7 INVAL 10 14 16 #20 VALI 12 #17 0037 0026 BIT01 BIT10 0009 002D Fig.

Las directivas reconocidas por el ensamblador son: Tabla.Desarrollo y Simulación de Programas 340 ensambladores en general son de desempeño limitado y no permiten el uso de macros ni generan código relocalizable.7 Directivas de control de ensamblaje. ENDIF Fin de ensamblaje condicional. Este conjunto de programas incluye un ensamblador (AVMAC85) con capacidad para procesar macros. Un programa puede tener varias declaraciones ORG si se requiere ensamblar secciones del programa en direcciones diferentes. Estas se denominan pseudos-instrucciones y pueden usarse para controlar el proceso de ensamblaje. Entre los programas de trabajo del curso se encuentra el paquete ISISII de INTEL. reservar áreas de memoria. DW Define palabra de datos. Expresión es un valor de 16 bits. EQU Define constantes numéricas. Las directivas se ubican en el campo de operación. un enlazador/relocalizador (AVLINK) y otros programas asociados. el cual incluye el ensamblador ASM80 y el enlazador LINK80. Si se usa una expresión en lu- . SET Asigna un valor numérico a un símbolo. pudiendo ser precedidas por una etiqueta y/o seguidas por un comentario. 7.comentario Los campos de etiqueta y comentario son opcionales. Tiene la forma: etiqueta: ORG expresión . DB Define bytes de datos. DS Reserva áreas de memoria para almacenamiento de datos. o una expresión que al ser evaluada produce un valor de 16 bits (una dirección). Todas las pseudos-operaciones requieren un argumento. IF Inicio de ensamblaje condicional. END Señala el final de un programa en lenguaje ensamblador. ORG Fija el inicio de las direcciones absolutas del programa o área de datos. Directivas generales del ensamblador El ensamblador reconoce un grupo de órdenes de ensamblaje que no pertenecen al conjunto de instrucciones del procesador y que no generan código de máquina. definir variables de trabajo y fijar las direcciones de inicio y final del código generado por el ensamblador. al poner el contador de posiciones LC al valor especificado por el operando expresión. Otro recurso al alcance del estudiante de sistemas de microprocesadores es el software distribuido por la empresa AVOCET y dirigido al desarrollo de programas para el 8085A. ORG Define la dirección de inicio del programa o de un área de datos. ignorar o ensamblar líneas de código. exceptuando a END y ENDIF. almacenar datos y resultados.

La asignación: DIRDAT EQU 2000H permite a cualquier instrucción hacer referencia al comienzo del bloque de datos. . en el campo de expresión. En consecuencia las instrucciones siguientes. El formato de esta directiva es: etiqueta: END Un ejemplo del uso conjunto de las instrucciones ORG y END es el siguiente: ORG . DIRDAT . END 0500H . Sólo debe existir una directiva END y debe estar al final del texto del programa. . éste se ensamblará con inicio en la dirección 0000H. . Por ejemplo. Si no existe una directiva ORG antes de la primera instrucción del programa. inicio del programa 1000H .Desarrollo y Simulación de Programas 341 gar de un valor absoluto. 2000H LXI H. la etiqueta usada debe ser definida en líneas anteriores. usando el nombre DIRDAT. . ORG . Tiene la forma: nombre: EQU expresión El valor de expresión es asignado al nombre especificado en el campo de etiqueta. Esta directiva asigna un valor numérico a un nombre. son equivalentes: LXI H. área de datos EQU Sirve para facilitar la lectura del programa. . si el valor de inicio de un área de datos es 2000H. END Señala el punto de culminación del programa y que el proceso de ensamblaje debe detenerse.

Los bloques de código acotados por directivas IF-ENDIF se usan con frecuencia en la fase de prueba y depuración de programas. y si el bit 0 del resultado es un valor lógico uno (evaluado como 0FFFFH). si el bit 0 es uno lógico. La directiva ELSE es opcional y solo una puede aparecer en un bloque IF-ENDIF. Si existe ELSE. El formato de esta directiva es: etiqueta: expresión instrucción 1 instrucción 2 . Se desea saber . mientras que el definido por un comando SET es válido hasta la próxima directiva SET que contenga el nombre. Toda declaración IF debe estar asociada a un ENDIF. las instrucciones entre la directiva IF y el próximo ELSE o ENDIF son ensambladas. exceptuando el hecho que una asignación SET posterior puede cambiar el valor de nombre. . IF y ENDIF Permiten incluir o excluir partes de un programa durante el proceso de ensamblaje. cuando la prueba de IF resulte cero las declaraciones entre ELSE y ENDIF se ensamblaran. . Suponga que se tiene un programa que contiene un lazo cuya ejecución es controlada por un valor desconocido cargado desde un puerto de entrada en la posición de memoria MEM. serán ignoradas. . . De modo que el valor de un identificador fijado por una asignación EQU es válido para todo el programa. SET Es idéntica a la directiva EQU. Algunos ensambladores no requieren los dos puntos al final de la etiqueta. en este caso las instrucciones de la 1 a la n. ENDIF IF El programa ensamblador evalúa la expresión que acompaña a la declaración IF. Si el resultado es cero (0H) las n instrucciones son ignoradas. instrucción n ELSE .Desarrollo y Simulación de Programas 342 El valor asignado a un símbolo por una directiva EQU no puede ser cambiado por otra declaración EQU.

ASM80 IF. La rutina mostrada a continuación puede usarse con ese propósito. SI NO PRUEBA MEM EQU EQU EQU EQU -1 0 SI 2000H LAZO: LHLD MEM LXI B. Una vez que el programa ha sido depurado simplemente se le fija el valor NO al identificador . El código objeto resultado de ensamblar la rutina es el siguiente. ensamblándose la instrucción INX B.0 DCX H IF PRUEBA INX B ENDIF JNZ LAZO END Al final de la ejecución del programa el registro par BC contendrá el número de veces que el lazo se repite.Desarrollo y Simulación de Programas 343 cuantas veces se repite en lazo en algún momento.0 8 LAZO: DCX H 9 IF PRUEBA 10 INX B 11 ENDIF 12 JNZ LAZO 13 END MODULE PAGE 1 PUBLIC SYMBOLS EXTERNAL SYMBOLS USER SYMBOLS LAZO A 0006 MEM A 2000 NO A 0000 PRUEBA A FFFF SI A FFFF ASSEMBLY COMPLETE. V4. dentro del bloque IF-ENDIF. La evaluación del bit 0 de prueba produce uno lógico. NO ERRORS Observe que la directiva EQU ubicada en la línea 3 se usa para asignar al símbolo PRUEBA el valor 0FFFFH.SRC ISIS-II 8080/8085 MACRO ASSEMBLER.1 LOC OBJ FFFF 0000 FFFF 2000 0000 2A0020 0003 010000 0006 2B 0007 03 0008 C20600 LINE SOURCE STATEMENT 1 SI EQU -1 2 NO EQU 0 3 PRUEBA EQU SI 4 MEM EQU 2000H 5 6 LHLD MEM 7 LXI B.

Esto. El uso bloques IF-ENDIF permite la escritura de un solo programa.Desarrollo y Simulación de Programas 344 PRUEBA. entre varias opciones. los sensores de entrada y los actuadores de salida.0 8 LAZO: DCX H 9 IF PRUEBA 10 INX B 11 ENDIF 12 JNZ LAZO 13 END MODULE PAGE 1 0007 C20600 PUBLIC SYMBOL EXTERNAL SYMBOLS USER SYMBOLS LAZO A 0006 MEM A FFFF A 2000 NO A 0000 PRUEBA A 0000 SI ASSEMBLY COMPLETE. no se ensambla el código responsable de registrar el número de veces que se ejecuta el lazo.SRC ISIS-II 8080/8085 MACRO ASSEMBLER.1 LOC OBJ FFFF 0000 0000 2000 0000 2A0020 0003 010000 0006 2B LINE SOURCE STATEMENT 1 SI EQU -1 2 NO EQU 0 3 PRUEBA EQU NO 4 MEM EQU 2000H 5 6 LHLD MEM 7 LXI B. V4. incluyendo el bloque de código del programa que realiza el algoritmo de control. con todas las rutinas de entrada y salida sujetas a ensamblaje condicional. NO ERRORS La utilidad del uso del ensamblaje condicional en la fase de desarrollo del software de una aplicación se hace patente cuando se diseña una tarjeta de control con la opción de seleccionar. Cuando se ensambla de nuevo la rutina. Se escribe como: etiqueta DB lista de expresiones o cadenas de caracteres . ASM80 IF. Cuando deba programarse una tarjeta particular se selecciona las rutinas correspondientes al sensor y al actuador elegido por el usuario. debido a que el valor de PRUEBA es 0 (NO). será necesario escribir 12 programas para cubrir todas las opciones. En este caso el programa de aplicación. La diferencia estará en el código de los sensores y actuadores. es el mismo para cualquiera de las posibilidades. DB La directiva DB (Definición de byte) carga una serie de posiciones consecutivas de memoria con valores de ocho bits. Si existen 3 tipos de sensores y 4 de actuadores.

con la única diferencia que almacena valores de 16 bits de la lista de expresiones como direcciones de memoria.A.A. 0C5H. Para facilitar la lectura de la lista pueden usarse varias declaraciones DB. si existe se le asigna el valor del contador de posiciones. este resultado corresponde al byte de bajo del resultado.Desarrollo y Simulación de Programas 345 El campo etiqueta es opcional. 7. Algunos ejemplos del uso correcto de la directiva de definición de palabra. se muestran a continuación. MEM+2 01000001 41 A MEM+3 00101110 2E . MEM+4 01001101 4D M Fig. etiqueta DW lista de expresiónes o cadenas de caracteres Si la evaluación de una expresión resulta en un número de ocho bits.M’ 2*8. DW La directiva definición de palabra es similar a DB. 1000B 1 0C5H 1000B ‘R. La lista puede incluir hasta 8 elementos separados por comas.M ocupa 5 bytes consecutivos de la memoria a partir de la dirección MEM. Algunos ejemplos se muestran a continuación.23 La cadena R.23 la forma en la cual se almacena la cadena ‘R. mientras que el byte alto será 00H. LISTA: LISTA: DB DB DB DB DB DB 1. y en esa dirección se almacena el primer byte especificado por la directiva DB.4*8 Código objeto 01C508 01C508 MEM: MULT: 522E412E4D 1020 Observe en la figura 7.A.M’ en memoria: Dirección MEM Contenido 01010010 52 R MEM+1 00101110 2E . El símbolo POS1 es definido en un programa como 2064H: . Los símbolos en expresión deben definirse previamente.

RESULT: DS 20 . Forma de almacenamiento de los datos y direcciones de las etiquetas. los datos se almacenarán en la unidad de memoria del sistema en la forma que se muestra en la figura 7.7. DS reserva la memoria incrementado el LC al valor definido por expresión.24. La directiva DS no genera datos.24. el contenido de las posiciones de memoria reservadas es impredecible al inicio de la ejecución del programa. . La sintaxis de DS es: etiqueta DS expresión El ensamblador evalúa la expresión y reserva el número de bytes de memoria especificado por el resultado. DS Es una directiva usada para reservar posiciones de memoria para almacenamiento de datos generados por el programa.Reserva 20 bytes a partir de RESULT. Los símbolos en expresión deben definirse con antelación a la declaración DS. Dirección DIR: 0300H Contenido 01100100 64H 301H 00100000 20H TEMP: 0302H 00001101 0DH 0303H 00101110 00H ABC: 0304H 01000010 42H 0305H 01000001 41H 0306H 01000011 43H 0307H 00000000 00H Fig.’C’ Código objeto 6420 0D00 42414300 Si el contador de posiciones es igual a 0300H cuando se alcanza el símbolo DIR.Desarrollo y Simulación de Programas 346 DIR: TEMP: ABCD: DW DW DW POS1 0DH ‘AB’.

.Decrementar contador.Si (B)=0. .7. Cargar en A.siguiente.3H.Decrementar contador de elementos de la lista. comparar con el . Las usadas en relocalización de código se explican más adelante y las directivas de control no se discuten en este trabajo.Si elemento es mayor. comparar con el .Si es mayor. .90H.50H. .Si (B)=0. el mínimo está en el acumulador. sustituir el anterior . .Comparar elemento de la tabla con el potencial .NUM H B MAYOR M LAZO2 A. DB 64H. . .80H.M H B MENOR M LAZO1 A.Mover al acumulador el primer número.máximo depositado en el acumulador. .M LAZO1 MIN H. El programa debe cargarse en la dirección 0200H. almacenar máximo en memoria y salir.7 Escribir una rutina con el propósito de encontrar los valores máximo y mínimo de una tabla de 16 números almacenada en la memoria a partir de la dirección 0300H.Inicializar contador de elementos. Inicio del programa.23Q.Almacenarlo en memoria y buscar el mayor.Comparar un valor con el posible mínimo .45. . . NUM MENOR: LAZO1: ORG EQU LXI MVI MOV INX DCR JZ CMP JC MOV JMP STA LXI MOV MVI INX DCR JZ CMP JNC MOV JMP STA HLT 0200H 010H H.próximo. DS 1 .Almacenar en memoria el máximo.Almacenar el valor mínimo de la tabla. Posición para almacenar el máximo. .30 END . . . .101011B. Posición para almacenar el mínimo.2H.TABLA B.Desarrollo y Simulación de Programas 347 Los comandos anteriores son algunas directivas generales del ensamblador. .Si valor en la tabla es menor. . . . .15H DB 20H.NUM A.Comparar nuevo máximo con próximo en la tabla. . Número de elementos de la tabla.Primer valor al acumulador.Al inicio de la tabla en búsqueda del mayor.Inicio del área de datos MENOR: LAZO2: MAYOR: ORG 0300H MIN: MAX: TABLA: DS 1 .M LAZO2 MAX .Si es menor. .15. considere el ejemplo 7. es el nuevo mínimo.Apuntar al próximo elemento en la tabla.34H.Comparar el nuevo mínimo con el siguiente valor.cargado en el acumulador.M B.Cargar contador de números.Cargar dirección de inicio de la tabla HL. . .24H. .Parar. Para demostrar el uso de algunas de las directivas cuya unción se describió.TABLA A. .60H. Ejemplo 7.Apuntar a próximo valor.

La tabla de valores se introduce usando directivas DB. La salida del ensamblador para el archivo del ejemplo se muestra a continuación. Observe que los datos de la tabla se representan en los sistemas numéricos: hexadecimal.NUM 6 MOV A. éste último pasa a ser el nuevo mínimo y se procede a compararlo con el que sigue. binario y decimal. Primero se halla el valor mínimo y luego el máximo. el mínimo estará en el acumulador. Las direcciones para depositar los valores máximo y mínimo se reservan usando la directiva DS.M 7 LAZO1: INX H 8 DCR B 9 JZ MENOR 10 CMP M 11 JC LAZO1 12 MOV A. El procedimiento para encontrar el mayor es similar como se deduce del listado del programa.SRC ISIS-II 8080/8085A MACRO ASSEMBLER. ASM80 EJEM2. octal.M 24 JMP LAZO2 25 MAYOR: STA MAX 26 HLT 27 28 ORG 0300H 29 30 MIN: DS 1 .TABLA 16 MOV A.1 LOC 0200 0010 0200 0203 0205 0206 0207 0208 020B 020C 020F 0210 0213 0216 0219 021A 021C 021D 021E 0221 0222 0225 0226 0229 022C 0300 0300 OBJ MODULE PAGE 1 210203 0610 7E 23 05 CA1302 BE DA0602 7E C30602 320003 210203 7E 0610 23 05 CA2902 BE D21C02 7E C31C02 320103 76 LINE SOURCE STATEMENT 1 ORG 0200H 2 NUM EQU 010H 3 4 LXI H. Este se compara con los datos siguientes y mientras sea menor permanecerá como mínimo. Cuando el registro B contador de elementos llegue a cero. Cuando un elemento sea mayor que el próximo.M 17 MVI B. El proceso se inicia asumiendo que el primer elemento es el mínimo. V4.TABLA 5 MVI B.M 13 JMP LAZO1 14 MENOR: STA MIN 15 LXI H.Desarrollo y Simulación de Programas 348 Dos declaraciones ORG fijan los inicios de las áreas de programas y datos.NUM 18 LAZO2: INX H 19 DCR B 20 JZ MAYOR 21 CMP M 22 JNC LAZO2 23 MOV A.

Observe que el ensamblador carga los datos a partir de la dirección 0300H seleccionada por la segunda directiva ORG en la línea 28.30 END PUBLIC SYMBOLS EXTERNAL SYMBOLS ISIS-II 8080/8085A MACRO ASSEMBLER.23Q.2H.Desarrollo y Simulación de Programas 349 0301 0302 0303 0304 0305 0306 0307 0308 0309 030A 030B 030C 030D 030E 030F 0310 0311 64 2D 13 60 90 03 24 15 20 0F 34 80 50 02 2B 1E 35 36 31 MAX: 32 TABLA: DS 1 DB 64H.101011B.15H 33 34 DB 20H.80H.90H.50H.34H. Directivas generales para relocalización de código Todo lo expuesto en páginas anteriores sobre la sintaxis del lenguaje ensamblador para el 8085A es válido para un gran número de las versiones disponibles del traductor y ofrecidas por segundas fuentes. V4.45. Esto significa que un programa escrito para ser traducido por el ASM80 de INTEL puede ser usado como entrada de otro en- .24H.15.1 USER SYMBOLS LAZO1 A 0206 LAZO2 A 021C MAX A 0301 MENOR A 0213 MIN A 0300 NUM A 0010 MAYOR A 0229 TABLA A 0302 ASSEMBLY COMPLETE.60H. NO ERRORS MODULE PAGE 2 Para cargar los elementos de la tabla se usan dos directivas DB.3H.

obj prueba. o simplemente 02B.hex. a partir de los segmentos de cada archivo fuente. H02B. considere que prueba. puede procesar varios módulos con segmentos reubicables y crear un archivo único ejecutable. el número y tipo de directivas generales usadas para controlar la generación de código relocalizable y el posterior enlazado de los módulos objetos. Aunque parece engorroso especificar por línea de comando. si presenta diferencias representativas de una versión de ensamblador a otra.prn.Desarrollo y Simulación de Programas 350 samblador realizando pequeñas modificaciones al código fuente. Por ejemplo. el archivo objeto puede ser procesado por AVLINK por medio del comando: C:\avlink nombre=prueba. más adelante se explicará como es posible automatizar el proceso de ensamblar y enlazar los archivos de un programa fuente. utilizan: 0x02B. En esta sección se discuten las directivas para relocalización del Macroensamblador AVMAC85. El programa enlazador/relocalizador denominado AVLINK. los símbolos %IF y %ENDIF sustituyen a las directivas IF y ENDIF. . Para ilustrar el uso de este traductor. A diferencia de lo establecido en el párrafo anterior para la sintaxis del traductor. En la tabla 7. algunos programas ensambladores en lugar de usar la nomenclatura: 02BH para representar el número 4310 en hexadecimal.obj Como salida se obtiene un archivo en formato HEX INTEL llamado: nombre. es la siguiente: C:\avmac85 prueba Como resultado se obtienen dos archivos: prueba.8 se especifican las directivas de ensamblador usadas para relocalización del código. Como otro ejemplo. La sintaxis del comando necesario para ensamblar el programa fuente. las órdenes necesarias para configurar y ejecutar el enlazador. resaltando que todo lo expuesto en páginas anteriores sobre el lenguaje ensamblador es válido para el AVMAC85. El AVMAC85 puede distinguir dos tipos de directivas para relocalización de código: aquellas usadas para definir y seleccionar los segmentos del programa (DEFSEG y SEG) y las usadas para dirigir el enlazado del código objeto relocalizable (PUBLIC y EXTERN). archivo objeto archivo de listado Aunque el programa fuente conste de un módulo de entrada único y sólo contenga segmentos absolutos.asm es el nombre de un archivo fuente. La sintaxis del enlazador se detalla en la figura 7.25.

Pantalla de ayuda del programa AVLINK. A continuación se presentan las directivas usadas para la definición y activación de segmentos. DEFSEG La sintaxis de esta directiva es. datos constantes y datos que pueden ser modificados.Desarrollo y Simulación de Programas 351 Fig. Tabla. SEG Activa el segmento.25. El punto de carga del nuevo . PUBLIC Define un símbolo público. Directivas para relocalización de código. el segmento es relocalizable y de clase CODE. atributos Define un segmento de usuario denominado nombre. 7. Los segmentos se usan para definir la posición en memoria del código. La selección de un segmento previamente definido causa que toda instrucción o dato subsiguiente sea ensamblado en esa área de memoria. Los distintos segmentos usados por el programador en una aplicación determinada deben definirse al inicio del programa.7.8. EXTERN Define un símbolo externo. DEFSEG Asigna el nombre de un segmento. El código es ensamblado y enlazado para ejecutarse en direcciones lógicas. DEFSEG nombre . Si no se especifican atributos. El hecho que las direcciones del µP sean cantidades de 16 bits limita el tamaño de los segmentos a un valor menor o igual 64K.

ALIGN= valor Fija el alineamiento del segmento.28. en el sentido que no agrupa segmentos de la misma clase.Desarrollo y Simulación de Programas 352 segmento es puesto a cero. actúa como una directiva ORG. CLASS= clase Es opcional y asigna el nombre de la clase del segmento. la clase CODE se fija por defecto. Asignar este atributo hace posible el uso de ORG dirección en el cuerpo del segmento. recuerde que si no declara atributos al definir un segmento. En realidad la definición de los atributos de un segmento es prorrogada hasta el momento del enlazado. Este es un segmento relocalizable de memoria Pone al segmento en la clase IOSPACE. En el caso del AVMAC85. Los segmentos son por defecto relocalizables y concatenables. Esto significa que tal sección de código o datos se concatena (uno se inicia donde termina el otro) con otros segmentos del mismo nombre. El ensamblador si diferencia los segmentos de memoria 'M' (CODE y DATA) de aquellos de entrada/salida 'I' (IOSPACE). Si el atributo CLASS es omitido. Aunque en la figura 7. éste será relocalizable por defecto y el uso de la directiva ORG causará la emisión de un . Debido a que los chips microcontroladores tienen una arquitectura con área determinadas de memoria interna. Puede ser usado para indicar que el código debe cargarse en EPROM o EEPROM y que los resultados deben almacenarse en la zona de RWM. como se observa en las opciones del AVLINK en la figura 7. incluso si residen en módulos distintos. Coloca al segmento en la clase DATA. Si valor no es potencia de dos.28 se indica que existen opciones de AVLINK para fijar la dirección de inicio y final de los segmentos pertenecientes a una clase. START= expresión Asigna la dirección lógica de inicio del segmento. Si éste es absoluto. donde éste debe ser una potencia de dos. Este es un segmento relocalizable del espacio de entrada/salida del procesador. START indica al enlazador la dirección de origen del segmento relocalizable. Aunque los atributos son declarados en el archivo fuente esta información no es usada por el ensamblador. éste no parece distinguir entre las clases CODE y DATA. Este atributo se usa para aquellos segmentos reubicables que solo pueden ser cargados en direcciones determinadas. Las clases válidas son: CODE DATA IOSPACE Ubica al segmento en la clase CODE. DEFSEG define el segmento pero no lo activa. las clases son vitales para especificar la clase de espacio de memoria donde residirá el segmento. ABSOLUTE Establece que el segmento es absoluto. La información de START es usada por el enlazador/relocalizador y puede ser modificada en el momento del enlace. el atributo START= es ajustado para que se inicie en valor. Esta discriminación hace posible definir segmentos M e I en el mismo rango de direcciones. Este es un segmento relocalizable de memoria. Cuando el segmento es enlazado por AVLINK. debido a que corresponden a posiciones lógicas pertenecientes a espacios distintos. En caso contrario. Los atributos permitidos son los siguientes y deberán estar separados por comas. el alineamiento ocurre en la dirección representada por la potencia de dos inmediatamente inferior a valor. las pruebas realizadas no tuvieron éxito.

stack xra a . OVERLAID DEFSEG DATO. Ejemplos: DEFSEG PROG. hasta que el bloque sea desactivado por otra directiva SEG que seleccione un nuevo segmento. Si esta restricción es violada. START=0 DEFSEG LAB. El comando ORG dirección puede utilizarse en un segmento relocalizable pero únicamente si éste tiene el atributo START= y pertenece por entero a un módulo. ALIGN=80H SEG Activa el segmento llamado nombre definido previamente con la directiva DEFSEG. . Además el atributo indica que secciones del programa con el mismo nombre pueden ocupar direcciones que se solapan en el espacio de direcciones lógicas aunque permanecen en direcciones físicas diferentes. aunque el segmento resida en varios módulos. DATA e IOSPACE sin requerir el uso de DEFSEG para estos segmentos. . CLASS=CODE DEFSEG ABS. Si el segmento tiene START=. ABSOLUTE. Ejemplos: DEFSEG PROG. La directiva SEG puede activar a los bloques predefinidos con nombres: CODE. Esto permite el uso de bancos de memoria conmutados durante la ejecución. . Cada clase tiene un segmento predefinido por el ensamblador.Desarrollo y Simulación de Programas 353 mensaje de error. BLOCK=8000h. CLASS=CODE. SEG nombre Toda instrucción o dato declarado a continuación se ensamblará en este segmento. AVLINK genera un mensaje de error. la condición OVERLAID permite el uso de la directiva general ORG dirección. los cuales son de uso opcional por el programador. START=0 SEG PROG lxi sp. Su sintaxis tiene la forma. START=40H DEFSEG SOLP. BLOCK= expresión Fija el valor máximo permitido para el segmento. CLASS=CODE. OVERLAID Este atributo sólo puede ser usado para segmentos del mismo nombre en más de un módulo.

7.5. PUBLIC Declara que el operando etiqueta tiene un alcance publico.2. START=2000H SEG DATOS DB 1. Un símbolo externo no puede definirse como público.stack xra a .7.5. Puede especificarse más de una etiqueta. ABSOLUTE SEG ABS ORG 300H DB 'UDO 2003' ORG 500H DB 'Prueba final' Observe que los segmentos CODE y DATA no fueron definidos antes de su selección. Las directivas restantes: PUBLIC y EXTERN. en cuyo caso deben separarse por comas. EXTERN etiqueta .4. usadas en relocalización de código.6.4.2.3. PUBLIC etiqueta El símbolo etiqueta deberá estar definido en el módulo donde se declara como público y estará disponible para uso de los otros módulos del programa. hacen posible la comunicación entre los diferentes módulos que componen un programa. Una rutina contenida en un módulo determinado puede ser llamada desde otro módulo y una etiqueta de direcciones o datos puede ser usada por el código localizado en un archivo fuente. DEFSEG DATOS. dir).8 DEFSEG ABS. Puede especificarse varias etiquetas separadas por comas. EXTERN Especifica que el operando etiqueta tiene un alcance externo.Desarrollo y Simulación de Programas 354 SEG CODE lxi sp. Sólo puede existir una directiva PUBLIC para una etiqueta. aunque ésta sea definida en otro. En el momento del enlace puede definirse la dirección de carga de un segmento usando la opción AVLINK: -PS (nombre_seg. .8 SEG DATA DB 1. El segmente CODE es ensamblado a partir de la dirección cero y una vez terminado se ensambla el bloque DATA.6. CLASS=DATA. .3.

inicio procedimiento nombre Considere que los siguientes procedimientos pertenecen a un mismo programa.. Las siguientes directivas definen un procedimiento. Esto significa que una etiqueta local puede ser usada en otra sección del programa sin causar error. los cuales permite el uso de símbolos locales conocidos sólo dentro del procedimiento. Segunda definición del identificador: data El ejemplo siguiente muestra el uso de procedimientos y símbolos locales. Si en un mismo archivo fuente o en módulos diferentes se define una etiqueta más de una vez. El símbolo data tiene alcance local al ser precedido por dos puntos contiguos.data PROC ds 10H ENDPROC PROC ds 10H ENDPROC . El uso de la etiqueta data dos veces no causa mensaje de error debido a que toda identificador cuyo nombre va precedido por (. Un procedimiento es una forma de escribir una subrutina.) sólo es conocido entre la directiva PROC anterior y la directiva ENDPROC posterior. Una solución a este obstáculo es el uso de procedimientos. Primera definición del identificador: data . El símbolo etiqueta deberá ser declarado como público en el módulo donde es definido o en caso contrario AVLINK emitirá un mensaje de error.8 Debe escribirse un programa que examine el contenido del acumulador y si: (A) = 'M' (A) ≠ 'M' (HL) (H) (C) • (E) (C) ÷ (E) (L) residuo . se produce una indicación de error por definiciones múltiples de un mismo identificador. PROC y ENDPROC El inicio de un procedimiento denominado nombre. Ejemplo 7. ylog .data yln .Desarrollo y Simulación de Programas 355 Hace posible el uso en un módulo de una etiqueta aunque esté definida en otro módulo.. nombre PROC . lo marca la directiva PROC..

Compare A con ASCII M . El cociente de 8 bits se deposita en L y el residuo en E.0 mov a. stack: equ 07ffh lxi sp.Operando de 8 bits.salto: sub e cmp e inr h jnc . Si no igual.salto mov l.stack cpi 'M' jnz salto call mul hlt call div hlt .Repetir las veces que indique el multiplicador (H) (C)/(E) (L) residuo El programa supone que los operandos son cargados en los registros B (multiplicando o dividendo) y en C (multiplicador o divisor). Multiplicación por sumas sucesivas mul PROC lxi h.HL = HL + BC .Desarrollo y Simulación de Programas 356 Las operaciones aritméticas se realizan con operandos de 8 bits y deben usarse procedimientos para cada una. pero al ser un símbolo local no hay indicación de error. B a cero . divida salto: . multiplique .. Si igual. La multiplicación se hará por sumas sucesivas y la división por restas sucesivas...salto ret mul ENDPROC . enlazado y relocalización de distintos segmentos contenidos en módulos diferentes. A continuación se presenta un ejemplo que muestra los pasos a seguir para programar una tarea en forma modular e ilustra el proceso de ensamblaje.h . .salto: dad b dcr e jnz . Observe que la etiqueta salto se define dos veces. División por restas sucesivas div PROC mvi h..c . El resultado de 16 bits del producto se almacena en el registro par HL.0 mov b.a ret div ENDPROC END (HL) (C)*(E) .Resultado cero al inicio .

ASM: ADAT. la indicación de dato listo el dato está activa y la información ha sido cargada por el periférico en el interior del registro.28 muestra los resultados de la simulación del circuito de puertos usando la herramienta ORCAD/PSPICE. En t =0.45 uS y el puerto 8 en t =15.26.9 La tarea a programar consiste en adquirir dieciséis valores hexadecimales del puerto de entrada con dirección 8 y almacenarlos en posiciones consecutivas de la memoria RWM del sistema. El diagrama eléctrico de los puertos del sistema se muestra en la figura 7.ASM: Programa principal.ASM: ENTSAL. Las tareas a realizar por el programa se distribuirán en cinco módulos en archivos particulares.ASM: RAIZ. El puerto 8 consiste de un registro latch del tipo 74LS373 y el puerto de entrada 9 se realiza con un buffer de tres estados 74LS125.Desarrollo y Simulación de Programas 357 Ejemplo 7. Observe que cada vez que se carga un dato en el µP desde el registro latch. Código usado por RAIZ. Suponga que el sistema tiene de 2Kbytes de EPROM con inicio en cero y ¼ de Kbytes de RWM a partir de 0800H. Estos datos representan ocho números de 16 bits. En este momento el pulso CLK ha desaparecido.43 uS. Estas salidas siguen el valor de las entradas hasta que el flanco negativo de CLK retiene el último dato. El programa se mantiene leyendo continuamente el puerto 9 hasta detectar que esté en nivel alto. El puerto 0 se lee en t =10. Las líneas triples indican estado de alta impedancia. en cuyo caso leerá el valor en el puerto de entrada 8. Cada vez que un nuevo dato esté disponible para lectura el bit 7 del puerto de entrada 9 se pone a nivel alto . Los resultados de cada operación deben cargarse en la memoria RWM. Este mantiene sus salidas en tercer estado porque la entrada OC de habilitación de salida está en nivel alto. La figura 7. el flanco positivo de la señal CLK lo transfiere a la salida de los flip-flops internos del latch. Esta última transición también carga un estado lógico alto en la salida Q del biestable 74LS74 anunciando la presencia de un nuevo valor de entrada. a cada uno de los cuales debe extraérsele la raíz cuadrada. Estos son: PRPAL.ASM: DIV1616. Extrae la raíz cuadrada entera de un número de dos bytes. la salida Q del flip-flop D se pone a cero y se mantiene en este estado hasta cuando el periférico coloque un nuevo dato. . Rutina de manejo de datos y resultados Rutina de adquisición de datos. el periférico coloca el dato 10101010 a la entrada del 74LS373 y activa el pulso CLK en t =5 uS. Cuando el dispositivo externo coloca un dato en las entradas D0-D7 del puerto 8.

27. Fig.Desarrollo y Simulación de Programas 358 Fig. Puertos de entrada para el ejemplo 7. Diagrama estructurado del programa del ejemplo 7.7.9.26.8 .7.

28 Salidas de la simulación con ORCAD/PSPICE para el circuito de la figura 7. 7. .Desarrollo y Simulación de Programas 359 Fig.26.

--------------------------------------------------------------------------------------------------------------------------------i_stack equ 08F0H .tabl.sqrt.Contador de valores de entrada lxi h. 256 bytes de RWM a partir de 0800H defseg progr.Se inicia proceso hlt .--------------------------------------------------------------------------------------------------------------------------------t_stack:equ $-1 . A continuación ENTSAL extrae un número de 16 bits desde la memoria y llama al módulo RAIZ. Segmento de datos en RWM seg datos tabl ds 10H sqrt ds 10H temp1 ds 2 . class=code.Desarrollo y Simulación de Programas 360 Los módulos se organizan en forma jerárquica como se ilustra la figura 7. Base de la pila . Los 16 bytes últimos de RWM soportan el stack. número de datos de entrada .Se carga el apuntador de pila mvi b.27.--------------------------------------------------------------------------------------------------------------------------------- . seg stack ds 10H .ndatos . El código fuente de cada módulo del programa se presenta a continuación: $title(Procesamiento de tabla de valores) $subtitle(Cálculo de raiz cuadrada) . Puertos de entrada del sistema seg puertos p8 ds 1 p9 ds 1 .--------------------------------------------------------------------------------------------------------------------------------. start=0 . el cual a su vez usa la rutina DIV1616 para extraer la raíz cuadrada del valor.--------------------------------------------------------------------------------------------------------------------------------. Finalmente la rutina ENTSAL carga el resultado en la memoria del sistema.pb9. start=i_rwm .--------------------------------------------------------------------------------------------------------------------------------. Dirección de inicio de RWM ndatos equ 10H . Segmento de código en EPROM seg progr lxi sp. En el programa principal se define la pila y todas las constantes.Modulo de programa principal public p8. 2k de EPROM desde 0000H . Dirección de puertos de entrada defseg stack. Inicio de la pila i_rwm equ 0800H .Fin de programa end .t_stack . class=iospace . Definición de segmentos defseg puertos.--------------------------------------------------------------------------------------------------------------------------------.Dirección del elemento 1 de la tabla de valores call entsal . La pila reside en la RWM defseg datos.temp1 extern entsal . start=i_stack . class=data.tabl . El programa PPRAL llama a la rutina ENTSAL la cual almacena en memoria los datos de entradas adquiridos por el subprograma ADAT.start=8.

Bit de control: Línea 7 del puerto 09 .m push h push d xchg push b call raiz mov a.Desarrollo y Simulación de Programas 361 $title(Entrada de datos y salida de resultados) .Son 8 números de 2 bytes prox: .Obtiene los 16 valores desde el puerto 8 . .d stax b inr c pop d pop h pop psw dcr a inx h jnz prox ret end .Contador de números de 16 bits .tabl push psw mov e.--------------------------------------------------------------------------.Modulo ADAT public adat extern p8.Apunta a próximo dato .m inx h mov d. .e pop b stax b inr c mov a.Se almacena byte alto del resultado .--------------------------------------------------------------------------$title(adquisición de datos) . Los datos desde el puerto se cargan en memoria en posiciones .p9 defseg adatos seg adatos in p9 ani 80H jz adat in p8 mov m.BC apunta al número siguiente .bits.a inx h dcr b jnz adat ret end adat: .noper lxi b. Datos de entrada: Puerto 08 . .Modulo ENTSAL public entsal.sqrt noper equ 8 defseg progr seg progr entsal: call adat mvi a.Dirección de los datos en HL . consecutivas y representan 8 valores de 16 .Dirección de los resultados en BC .Terminar si se procesaron todos los valores.Se extrae la raíz del contenido de HL .noper extern adat.resultado en DE .Se almacena byte bajo del resultado.sqrt lxi h.raiz.tabl.

El segmento datos reserva 32 posiciones de RWM para los datos adquiridos y los resultados y 2 localidades para variables temporales.d mov c.l sbb c mov l.asm avmac85 raiz.a jnc div162 dcr e dad b div162: pop psw dcr a jnz div161 ret end raiz: rep: cont: Para generar el archivo ejecutable denominado ejem78.a lhld temp1 xchg call div1616 mov h. puertos define las direcciones de los puertos de entrada.l rar mov e.Desarrollo y Simulación de Programas 362 $title(Cálculo de raìz cuadrada) .obj raiz.a mov a. El bloque stack corresponde al apila del sistema y se ubica en las posiciones finales de la memoria RWM.hex.asm avlink ejem78=prpal. Finalmente. stack y datos) y el restante (puertos) es de espacio de E/S. Segmentos parciales del mismo nombre se activan en cada módulo y son tratados por el enlazador como un segmento único de código.obj adat. se ejecuta la siguiente secuencia de comandos: avmac85 prpal.obj div1616 El programa ejemplo consta de cuatro segmentos definidos en el programa principal. .l rar mov c.e jmp rep end $title(División entera 16x16) .b cmp d jnz cont mov a.0 div161: xchg dad h xchg jnc yyy dad h inr l jmp www yyy: dad h www: inr e push psw mov a.h rar mov d.a mov a.c dad d inx h mov a.b mov l. tres de los cuales son de memoria (progr.asm avmac85 calc.a mov a.10H lxi h. El segmento progr contiene el código del programa y se origina en la dirección de inicio de la EPROM.h sbb b mov h.Modulo DIV1616 public div1616 defseg progr seg progr div1616: mvi a.asm avmac85 adat.Modulo RAIZ public raiz extern div1616.obj calc.temp1 defseg progr seg progr shld temp1 mov a.h rrc mov a.c cmp e rz mov b.asm avmac85 div1616.

DATA e IOSPACE) no se usan. Cuando el enlazador avlink.Dirección de los resultados en BC .Desarrollo y Simulación de Programas 363 Cada archivo fuente se ensambla en forma independiente. El listado siguiente.noper extern adat. . Observe que los módulos predefinidos por el ensamblador (CODE. El programa enlazador/relocalizador usa la información suministrada por las directivas de relocalización declaradas en el cuerpo del programa para generar un módulo ejecutable con direcciones completamente definidas.tabl.sqrt equ 8 defseg progr seg progr call adat mvi a. Además.Dirección de los datos en HL .tabl push psw mov e.BC apunta al nzmero siguiente . es la salida con extensión prn (lista) producto del ensamblaje del módulo entsal.exe se ejecuta activando la opción –sm. .noper lxi b.Obtiene los 16 valores desde el puerto 8 .asm. Observe que por ser relocalizable el código dentro del módulo. si en lugar de extraer la raíz cuadrada se requiere realizar alguna otra operación sobre los datos.Se almacena byte alto del resultado .Contador de números de 16 bits .m inx h mov d. 1 2 3 4 noper 5 6 7 8 9 entsal: 10 11 12 13 prox: 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 public entsal.Se extrae la ramz del contenido de HL . generándose un módulo objeto. Modificando el programa principal se puede variar el número de valores a procesar y el área de almacenamiento de datos y resultados.Son 8 números de 2 bytes =0008 0000& CD 0000* 0003& 3E 08 0005& 01 0000* 0008& 21 0000* 000B& F5 000C& 5E 000D& 23 000E& 56 000F& E5 0010& D5 0011& EB 0012& C5 0013& CD 0000* 0016& 7B 0017& C1 0018& 02 0019& 0C 001A& 7A 001B& 02 001C& 0C 001D& D1 001E& E1 001F& F1 0020& 3D 0021& 23 0022& C2 000B& 0025& C9 .resultado en DE .Terminar si se procesaron todos los valores.raiz. se deben sustituir los módulos correspondientes y las nuevas rutinas deben ser llamadas desde ENTSAL. las direcciones aún no están definidas. se genera en forma adicional un archivo ASCII con extensión map que contiene información detallada sobre el proceso de enlazado. el archivo objeto no contiene direcciones absolutas.d stax b inr c pop d pop h pop psw dcr a inx h jnz prox ret end . Debido a que las direcciones reales no se conocen en el momento del ensamblaje.m push h push d xchg push b call raiz mov a.Se almacena byte bajo del resultado.Apunta a prsximo dato .sqrt lxi h.e pop b stax b inr c mov a. En la página que sigue se muestra el contenido de este archivo.

CLASS 'I' START 0008 CLASS 'M' START 0000 007c 0800 08f0 STOP 007b 008b 0821 08ff LENGTH ovl/cat def/undef 007c Concat Defined 0010 Concat Defined 0022 Concat Defined 0010 Concat Defined STOP 0009 LENGTH ovl/cat def/undef 0002 Concat Defined START 0000 0000 0000 START 0008 0009 SYMBOL'S SEGMENT def/undef PUERTOS Defined PUERTOS Defined START 000c 0032 0058 007c 0800 0810 0820 SYMBOL'S SEGMENT def/undef PROGR Defined PROGR Defined PROGR Defined ADATOS Defined DATOS Defined DATOS Defined DATOS Defined START 0008 SYMBOL'S SEGMENT def/undef ABSOLUTE Defined MODULE DATA -------MODULE: SEGMENT NAME CODE DATA IOSPACE PUERTOS STACK DATOS PROGR MODULE: SEGMENT NAME CODE DATA IOSPACE PROGR prpal OFFSET 0000 0000 0000 0000 0000 0000 0000 entsal OFFSET 0000 0000 0000 000c NUMBER OF SEGMENTS: 7 STOP 0000 0000 0000 0001 000f 0021 000b LENGTH 0000 0000 0000 0002 0010 0022 000c NUMBER OF SEGMENTS: 4 STOP 0000 0000 0000 0031 LENGTH 0000 0000 0000 0026 .LOAD MAP For: Avocet 8085/Z80 Assembler v2. #01235 RELOCATED SEGMENTS SEGMENT NAME PUERTOS RELOCATED SEGMENTS SEGMENT NAME PROGR ADATOS DATOS STACK ZERO LENGTH SEGMENTS SEGMENT CODE DATA IOSPACE SYMBOLS -.CLASS 'M' SYMBOL NAME ENTSAL RAIZ DIV1616 ADAT TABL SQRT TEMP1 SYMBOLS -.CLASS 'N' SYMBOL NAME NOPER No Transfer Address.Desarrollo y Simulación de Programas 364 AVLINK ---.02.CLASS 'I' SYMBOL NAME P8 P9 SYMBOLS -.

dotado con las herramientas de programación mínimas necesarias. egresado de nuestra Universidad. aunque es posible adquirir sistemas de bajo costo con menos prestaciones por menos de una décima parte del precio señalado. la situación hace diez años era bien diferente ya que el estudiante de Sistemas de Microprocesadores no disponía de simulador alguno. César García. En la figura 7. estas son: editor de textos. El SID85 ofrece en un ambiente orientado a ventanas los siguientes recursos: . Para solventar este problema se desarrolló en el año 1995.Desarrollo y Simulación de Programas 365 MODULE: SEGMENT NAME CODE DATA IOSPACE ADATOS MODULE: SEGMENT NAME CODE DATA IOSPACE PROGR MODULE: SEGMENT NAME CODE DATA IOSPACE PROGR adat OFFSET 0000 0000 0000 0000 raiz OFFSET 0000 0000 0000 0032 div1616 OFFSET 0000 0000 0000 0058 NUMBER OF SEGMENTS: 4 STOP 0000 0000 0000 000f LENGTH 0000 0000 0000 0010 NUMBER OF SEGMENTS: 4 STOP 0000 0000 0000 0057 LENGTH 0000 0000 0000 0026 NUMBER OF SEGMENTS: 4 STOP 0000 0000 0000 007b LENGTH 0000 0000 0000 0024 7.4 HERRAMIENTAS PARA DESARROLLO DE PROGRAMAS La realización de un proyecto de una aplicación basada en μPs transciende el simple uso de un ensamblador.29 se muestra un diagrama de flujo de los pasos a seguir para el diseño de programas usando estos recursos. realizado como tesis de grado por el Ing. Un sistema de desarrollo y emulador profesional para el 8085A puede costar la astronómica cifra de $6000. En el diseño de sistemas de cierta envergadura es casi obligatoria la presencia de un sistema de desarrollo. Una solución común para superar este obstáculo es desarrollar el programa usando un µC de propósito general. el Sistema Integral de Desarrollo para el Microprocesador 8085 (SID85). un PC por ejemplo. el cual por su costo elevado rara vez está a la disposición de quienes asisten a un curso básico de sistemas de μP. con ejecución en plataformas Linux y Windows. ensamblador cruzado. enlazador/relocalizador y un simulador del µP. Aunque en la actualidad pueden obtenerse en INTERNET más de veinte simuladores para el 8085A.

7.Desarrollo y Simulación de Programas 366 Fig.29 Fases del desarrollo del programa .

Es obvio que la utilización del SID85 garantiza que la grabación de la memoria EPROM solo se realiza una vez. Para ilustrar el uso de nuestro primer simulador.Desarrollo y Simulación de Programas 367 • Editor de texto. • Simulador del μP8085A (SIM85). • Ensamblador cruzado (ASM85). memoria y puertos de E/S. habilita la prueba en tiempo real del programa bajo desarrollo. Si se toma en cuenta que un programa objeto creado y depurado con el SID85 está listo para ser grabado en EPROM. Una tarjeta para desarrollo MPR85 conectada al puerto paralelo del PC. simulado en modo de corrida libre o paso a paso. El SID85 representó. El SID85 permite la simulación de interrupciones de hardware y de las líneas de comunicación serie. ofreciendo capacidad de edición de registros. • Conexión con el microcomputador MPR85. El la figura 7. cuando el programa pasa la prueba de la simulación y de la ejecución en tiempo real. se usa el SID85 con el programa del ejemplo 7.30 Presentación del SID85 .30 se muestra la pantalla de inicio del programa. Un programa puede ser creado y modificado. un recurso de gran valor para la enseñanza de μPs y para el desarrollo de aplicaciones. Información adicional sobre el SID85 puede obtenerse en el informe del trabajo de grado. sin duda alguna. Fig.6.7. es justo decir que se dispone de un sistema de desarrollo de bajo costo.

31 Editor del SID85 Al ensamblar el archivo ejem7_6. con posibilidad de extenderse a 64 K .32. Se carga el archivo ejem7_6.32 Editor de memoria del SID85 mostrando como se almacena en la RAM el código objeto del ejemplo 7. se generan: ejem7_6.6. es el siguiente: 1.lst y ejem7_6.7.Desarrollo y Simulación de Programas 368 Fig. como muestra la figura 7.obj. El procedimiento para realizar la simulación.obj en la dirección de memoria 0000H.asm. El código objeto ocupa 55 bytes consecutivos de la RAM 1 del sistema. 1 Hasta 4 K en el SIM85. Fig7.

33 (a) Registros internos del µP b) Ventana de selección modo de ejecución. debido a que apunta a la dirección 0000H.Desarrollo y Simulación de Programas 369 2. Se activa el editor de registros de la figura 7. .7.33a para almacenar en el contador de programa la dirección de inicio del programa a ejecutar. (a) (b) Fig. En este caso no existe necesidad de cambiar el contenido del PC.

se activan los editores de memoria y puertos en las direcciones señaladas. Fig. El periférico conectado al puerto de entrada señala al μP. 7. la rutina del ejemplo 7.35.35 Editor de puertos del SID85 La simulación debe ejecutarse paso a paso. El pulso de habilitación se simula escribiendo la palabra de control 01H (subida del pulso) en el puerto 02H. se activa el paso a paso hasta que el caracter sea .6 se hace referencia a la memoria (dirección 1000H) y a los puertos de E/S (00. Para probar el programa se edita el puerto de entrada 00H y se escribe el primer caracter.34. mostrando los resultados de la simulación. 01 y 02). Fig 7. Debido a que para lograr su propósito. como ilustran las figuras 7.Desarrollo y Simulación de Programas 370 3. Bloque de memoria 1000H-1077H. con un pulso de control en el bit 0 del puerto 02H.34 y 7. que en el puerto 00H existe un caracter válido para lectura.

Tales errores han sido participados a los autores de los simuladores y en ciertos casos éstos han realizados las correcciones correspondientes. de ambientes integrados para desarrollo de código. Este programa fue escrito por un estudiante del curso de Sistemas de Microprocesadores dado la necesidad de disponer de un sistema de desarrollo de bajo costo para realizar las asignaciones de la asignatura. 7.1 Programas para simulación del microprocesador 8085 El sistema integrado para desarrollo SID85 no es la única ni la mejor herramienta disponible para desarrollar programas para el microprocesador 8085. que transfiera los 16 caracteres en forma automática hacia el puerto. Estos permiten el desarrollo de los programas de la aplicación en un entorno muy similar al real. antes de que se registre el nuevo caracter. si es un dígito válido.4. Versiones de evaluación. el pulso de control debe ir primero a cero (bajada del pulso). . Es posible escribir una rutina. Si la ejecución se hace en modo de corrida libre (RUN). el sistema entrará en un lazo. El proceso continúa hasta que sean escritos los 16 dígitos. La mayoría operan en forma correcta aunque algunos fallas en la ejecución de instrucciones específicas. y el control sea transferido al sistema. teclado y pantalla de visualización. todos contenidos en el disco compacto entregado al inicio del curso. Cada vez que un caracter se presente al puerto. o escrito al puerto 01H.Desarrollo y Simulación de Programas 371 almacenado en memoria. El autor ha evaluado dos decenas de estos programas y se ha verificado su funcionamiento. Para la lectura de un nuevo caracter. Esta forma requiere la realización de algunas modificaciones en el programa del ejemplo 7. En la figura 7. escribiendo 00H en el puerto 02H. En su momento y aun ahora el SID85 puede cumplir tal función. se llamaría a una subrutina que se encargaría de distinguir los dígitos y escribirlos a memoria o puerto. en caso de no ser un caracter hexadecimal.36 se muestran los iconos de 16 simuladores. y programas de uso público para simulación del 8085 pueden ser descargados de Internet. en forma de programa principal. más o menos funcionales. y a la vez emule el pulso de control. Debido a que en modo RUN no es posible editar los puertos no es posible simular activar/desactivar el bit de control. esperando que el pulso de control suba a nivel alto. usando periféricos comerciales. Algunos de estos programas trascienden a la simple simulación de la ejecución de las instrucciones del CPU y se presentan como simuladores de un microcomputador basado en el 8085. Recuerde que en el mundo real la entrada del dato es controlada por el dispositivo de entrada.6. no por el procesador. y solo sería un recurso para la depuración del programa.

36. teclado para entrada de datos. Puede editarse la memoria y los registros incluyendo el de máscara de interrupción y el de banderas.Desarrollo y Simulación de Programas 372 8085 Instruction Set Simulator 8085 Simulator Ide 8085 Virtual Kit 8085-Simulator [SW] Micro 3 AVSIM85 (DOS) Micro85 8085 Simulator Microprocessor 8085 Simulator MPS85-KIT SID85 (DOS) Sim8085 Simulator Vsim Win85 WSIM85 Fig. Si se desea simular la operación de periféricos comerciales como el PPI 8255. memoria y puertos de E/S. La única excepción son: el 8085 Simulator y el MPS85KIT.36 Algunos de los simuladores en el CD de trabajo. será necesario escoger el WSIM85 como herramienta de simulación Este trabajo no dispone de espacio para presentar en forma detallada el funcionamiento de los programas. en busca de nuevas herramientas y de las actualizaciones de las versiones disponibles. Ofrece soporte para interrupciones. Si el usuario desea verificar la ejecución de un programa y examinar el contenido de los registros. un controlador de teclado/display 8279. El ambiente gráfico es muy amigable y los programas una vez ensamblados se cargan automáticamente en memoria. transmisor/receptor universal UART 8251. La selección del simulador a usar depende estrechamente de las necesidades de la aplicación. pero no emula las líneas SID y SOD para comunicación serie. módulo LCD. Se recomienda al estudiante visitar la WEB periódicamente. Permite la ejecución del código en modo de . 7. Todos disponen de algún tipo de ayuda y de ejemplos para orientar a quien se inicia A continuación se presentan las características dignas de resaltar de aquellos simuladores que se consideran de mayor utilidad para el curso. MICRO 85 Es una aplicación de ambiente WINDOWS que simula la operación de una tarjeta de evaluación comercial denominada MICRO 85. los cuales sólo soportan puertos mapeados como memoria (no reconocen las instrucciones IN/OUT). puede usar cualquiera de los programas de la figura 7.

5 0024H FFB0H 003CH FFB3H 0034H FFB6H PPI8255 . Fig.37 Editor de textos y contenido de la memoria 6264. Las siguientes funciones de la tarjeta MICRO85. • Un PPI 8255. son simuladas por el programa. • Memoria RAM 6264 de 8K. El ensamblador es limitado y el programa no corre en ambientes Windows 2000.5 RST6. 7. • CPU 8085. Millenium o XP.Desarrollo y Simulación de Programas 373 corrida libre y paso a paso. Mapa de memoria E000H-FFFFH RAM Mapa de E/S 08H – 0BH Interrupciones Los vectores de interrupción han sido cambiados según se indica: TRAP RST7.

Fig. mostrada en la figura 7.38. Fig. 7. El contenido de los registros puede ser modificado en la ventana del CPU. .Desarrollo y Simulación de Programas 374 RST5.38 Registros internos del 8085 y sistema de interrupciones.5 INTR RST 0 RST 1 RST 2 RST 3 RST 4 RST 5 RST 6 RST 7 002CH FFB9H Ejecuta una de las RST n 0000H 0000H 0008H FFCBH 0010H FFC8H 0018H FFC5H 0020H FFC2H 0028H FFBFH 0030H FFCBH 0038H FFCEH En la figura 7.39 Puertos de Entrada y salida. 7. El contenido de los puertos de entradas también puede ser modificado. El circuito para interconexión de E/S 8255 puede ser programado en la ventana del PPI de la figura 7.39 o directamente por programa.37 se observa el editor de textos y la ventana de memoria RAM. Una vez escrito el programa fuente se pulsa el botón ensamblar y el programa es traducido y cargado en RAM.

el simulador puede ser de alguna utilidad. la memoria y de los módulos de E/S conectados en la aplicación.Desarrollo y Simulación de Programas 375 El ensamblador no contiene todas las funciones de un programa comercial pero en general. pueden definirse hasta 4 bancos de RAM/EPROM definiendo las direcciones de inicio y fin de cada banco.40 Se observa la ventana de código. Se recomienda al estudiante el uso de esta herramienta por ser de suma utilidad. 8155 RAM + E/S + Temporizador. Los módulos posibles de interconectar al 8085 son: 8279 Controlador programable de teclado/display. LCD Módulo de cristal líquido Las ventanas principales del WSIM85 se muestran en la figura 7. El programa en memoria puede ejecutarse en corrida libre o en modo paso a paso. 8255 Interconexión programable de E/S 8251 Transmisor receptor universal. . • Pueden definirse las direcciones de los puertos de los controladores de periféricos a conectarse al µP. 8253 Temporizador programable. WSIM85 Es quizás el más útil de todos los simuladores del 8085. Desafortunadamente el archivo fuente debe ser ensamblado por un programa externo. Acepta archivos en formatos HEX y binario. También es posible definir los códigos de siete segmentos para los caracteres de acuerdo con el tipo de indicador utilizado. Las opciones de este simulador son diversas y no pueden exponerse con detalle en este trabajo. Los recursos disponibles son: • Para especificar el tipo y capacidad de la memoria disponible. Cada controlador tiene su ventana de dialogo para definir su modo de operación. Ofrece soporte para el sistema de interrupciones del microprocesador pero no simula los terminales SID y SOD para comunicación serie. los registros internos. Es capaz de simular el CPU y diversos dispositivos periféricos y el ensamblador es aceptable. La ayuda es aceptable y ofrece programas ejemplos. Acepta la inserción de puntos de ruptura durante la corrida lo cual hace más fácil la depuración del código. Excepto el código todos estos elementos pueden ser modificados con un click del ratón. Por ejemplo la figura 7.41 corresponde al 8279 pudiéndose especificar la dirección del puerto y la entrada de interrupción del 8085 a la cual se conecta la salida de interrupción del 8279. La aplicación WSIM85 tiene una opción de configuración que permite definir el mapa de la memoria EPROM/RAM del sistema y los periféricos conectados al 8085. La versión de evaluación acepta programas hasta 256 bytes de tamaño.

41 Ventana de configuración del controlador de teclado/display 8279 . 7.Desarrollo y Simulación de Programas 376 Fig. 7.40 Entorno gráfico de WSIM85 Fig.

la representa el hecho que al aceptar la carga de archivos de entrada desde la línea de comando. ensamblaje y enlazado se realiza con los recursos del IDE y al final se invoca el WSIM85 para simular el archivo ejecutable.asm para el control de un microcomputador (µPro 85) con teclado y pantalla de 6 dígitos. el teclado de instrucciones y la ventana del simulador. Como todos los simuladores el programa pude ser ejecutado por pasos o en corrida libre. El código fue simulado en el WSIM85. El µC puede usar el teclado para examinar y modificar la memoria RWM y los registros del 8085 y además se puede ejecutar programas previamente cargados en la tarjeta. Por ejemplo el controlador de teclado/display opera en forma similar al 8279. mostrando para cada una el contenido de los registros internos. La figura 7. No soporta interrupciones ni los terminales para comunicación serie. Este software intenta simular un sistema microprocesador con hardware real. Otra ventaja de esta herramienta que supera el obstáculo del uso obligado de un ensamblador externo. 8085 Virtual Kit Este recurso es un verdadero modelo de programación de una tarjeta real de evaluación y entrenamiento para el microprocesador 8085A. puede incorporase a un Entorno Integrado para Desarrollo o IDE (Integrated Development Environment). El resultado fue realmente un éxito que permitió desarrollar el software para una aplicación real sin tener que construir el prototipo. Para controlar la ejecución del programa se pueden insertar puntos de ruptura accionando el ratón sobre la instrucción correspondiente. El editor de instrucciones no es muy amigable pero tiene un teclado de código que facilita la escritura del programa. de las banderas y de los puertos de E/S. No tiene editor de memoria pero se pueden definir y modificar hasta cuatro puertos de E/S. Posee un teclado totalmente funcional y 6 indicadores de siete segmentos para presentar información como ilustra la figura 7. El proceso de edición.43. MICRO3 Aunque este programa no simula controladores de periféricos comerciales su modo de operación es de gran ayuda desde el punto de vista del seguimiento de la ejecución del programa.Desarrollo y Simulación de Programas 377 El autor escribió un programa mon85. Cuando el programa es ejecutado se presenta una ventana denominada simulador con la historia de las últimas 25 instrucciones ejecutadas. Una vez introducido el programa se pulsa el botón RUN y el archivo fuente es ensamblado y el código objeto es cargado en memoria.42 muestra la ventana de código. .

42 Ventanas del simulador MICRO3.Desarrollo y Simulación de Programas 378 Fig. . 7.

Desarrollo y Simulación de Programas

379

Fig. 7.43 Ventana principal del 8085 Virtual Kit.

El SDA 85 tiene las siguientes características:
• • • • • • • Editor de textos excelente. Modela hardware similar al real. Programa monitor incorporado con posibilidad de modificación. Simulación de teclado e indicadores visuales. Soporte para interrupciones y comunicación serie. Ejecución de programas paso a paso. En el modo trace se visualiza la ejecución de instrucciones en el programa fuente.

Al no tener editor de memoria, sólo puede examinarse/modificarse la memoria de datos desde el teclado pero los programas a ejecutar se cargan automáticamente en RAM. Posee un editor de puertos pero los registros sólo pueden modificarse por programa, lo cual es una desventaja severa. El programa monitor mon85.asm fue modificado y usado como monitor del 8085 Virtual Kit, funcionando en forma correcta. El archivo no solo incorpora el examen/modificación de memoria y la ejecución de programas, sino que se incluye la opción de examen/modificación de registros, función no realizada por la versión original del 8085 Virtual Kit.

Desarrollo y Simulación de Programas

380

8085 Simulador IDE Este programa constituye una herramienta de gran valor para el desarrollo de software de aplicaciones basadas en el microprocesador 8085. En un ambiente gráfico integra un compilador BASIC, ensamblador, simulador del µP, depurador y desensamblador. Las características del programa son:
• • • • • • • • • • Editor de texto y ensamblador integrado. Acepta la entrada de archivos con extensiones .obj y .hex. Editor de memoria. Módulo de dispositivos periféricos. Módulos externos. Editor de puertos. Administrador de puntos de ruptura. Compilador BASIC. Desensamblador. Registrador visual de la simulación.

La figura 7.44 muestra la ventana principal del programa donde se observan los registros internos incluyendo el registro de banderas (todos editables), la última y la siguiente instrucción a ejecutar, el número de estados del programa, el contador de instrucciones, las líneas de comunicación serie y las interrupciones del microprocesador.

Fig. 7.44 Ambiente de trabajo del 8085 Simulator IDE.

Desarrollo y Simulación de Programas

381

Fig. 7.45 Editores de memoria y puertos.

Este programa se recomienda porque es muy completo y facilita la simulación de código. El contenido de cualquier posición de memoria o de un puerto puede ser modificado en el curso de la simulación. La figura 7.45 muestra los editores correspondientes. Además el usuario dispone de un módulo de dispositivos periféricos, mostrado en la figura 7.46, con indicadores luminosos conectados a las líneas de cua-

Desarrollo y Simulación de Programas

382

tro puertos de E/S y una ventana de un terminal ASCII de salida de información. La herramienta módulos externos permite establecer una interconexión entre el modelo de simulación y hasta 5 módulos externos diseñados como aplicaciones cliente/servidor. El controlador LCD de la figura 7.47 es un ejemplo de este tipo de recurso. La figura 7.48 presenta la ventana del administrador de puntos de rupturas, mediante el cual se pueden fijar puntos de parada durante la ejecución del programa en modo de corrida libre. Aunque se puede fijar la velocidad de ejecución del código de entre cinco opciones, puede ser preferible usar este administrador debido a que permite realizar la simulación por pasos, con un tamaño de paso variable y elegido por el usuario.

Fig. 7.46 Módulo de dispositivos periféricos

Fig. 7.47 Módulo de pantalla de cristal líquido

Desarrollo y Simulación de Programas

383

Fig. 7.48 Administrador de puntos de parada

Otras herramientas como el compilador BASIC y el desensamblador son comentadas en la ayuda del 8085 Simulator IDE.

VSim Simulador Este es un programa limitado y sin mayores pretensiones. La ventana de trabajo se muestra en la figura 7.49 donde se observa los registros de internos y las banderas, los controles para la simulación y el editor de memoria. También se dispone de un editor de puertos. No se modela el sistema de interrupciones del µP ni los terminales SID y SOD para entrada y salida serie. Pese a sus carencias, para aplicaciones que requieran simular entradas usando interruptores lógicos y salidas a indicadores luminosos conectados a puertos del sistema, puede simplificar el trabajo usar el panel de LED & Switch del VSim, mostrado en la figura 7.50.

Desarrollo y Simulación de Programas

384

Fig. 7.49 Ventana principal del VSim.

Fig. 7.50 Módulo de interruptores y LEDs del VSim.

Desarrollo y Simulación de Programas

385

8085 Emulator (Win85) El programa Win85 no tiene editor de textos ni ensamblador incorporado. La memoria y los registros internos sólo pueden ser modificados por programa y únicamente se dispone de un puerto de entrada y uno de salida. Soporta interrupciones y no modela las el canal de comunicación serie. A pesar de estas carencias, los periféricos conectados al sistema y los ejemplos que vienen con el software son de tal calidad que hacen que Win85 sea de uso obligado para quienes siguen un curso introductorio de µPs con el 8085A. La figura 7.51 muestra los recursos que acompañan al emulador.

Fig. 7.51 Herramientas del Win85.

En la parte superior izquierda de la figura se observa la ventana principal del simulador donde se despliega el contenido de los registros internos y de banderas del µP. Además se muestra el estado de las interrupciones, el registro de máscara de interrupciones, la frecuencia del reloj y el número de estados. Para ver el contenido de la memoria existen dos ventanas de memoria y otra para la pila del sistema.

Desarrollo y Simulación de Programas

386

El parte superior derecha de la figura 7.51 se muestra la ventana de dispositivos periféricos con los puertos e interrupciones asociadas. Se distinguen:
• • • • Puertos básicos de E/S Teclado Monitor de puertos Módulo LCD con capacidad gráfica tipo Seiko G1216B1N000

Tanto el teclado como el módulo LCD pueden usarse en los programas de usuario. La lectura del puerto de teclado carga el valor de la tecla pulsada en el acumulador. Ejemplos del manejo conjunto del teclado/LCD son suministrados por el autor como algunos buenos esfuerzos de programación en ensamblador del 8085A como los juegos PacMan y Tetris, y otras animaciones sencillas.

Fig. 7.52 Salidas de las simulaciones de PacMan.bin y Runner.bin en Win85

8085 Simulador y Sim8085 Estos dos programas son útiles para ejecutar las funciones básicas de simulación de las instrucciones del microprocesador. El Sim8085 posee editor de memoria y puertos y el 8085 Simulator carece de esta última herramienta, además no reconoce las instrucciones IN y OUT de modo que sólo permite puertos mapeados como memoria. El Sim8085 incorpora un asistente en forma de teclado para escritura de código y un diseñador de rutinas de retardo. Ninguno de estos programas simula el sistema de interrupciones ni los terminales SID y SOD para interconexión con periféricos serie. Las ventanas principales de ambos programas se muestran a continuación en la figura 7.53. Todos los programas en este trabajo han sido probados usando algunos de los simuladores de la figura 7.36 y ejecutados en el Sistema de Evaluación MPR85 PLUS. Es necesario que el estudiante seleccione la herramienta de su preferencia y

Desarrollo y Simulación de Programas

387

Fig. 7.53 Ventanas principales del 8085 Simulator y del Sim8085

la use para simular el mayor número de programas posibles hasta obtener un completo conocimiento de los recursos que ofrece el simulador. La mayoría de las asignacio-

Desarrollo y Simulación de Programas

388

nes del curso deben desarrollarse en un ambiente de simulación y posteriormente deben ser probadas con hardware real. De modo que el cursante debe explorar exhaustivamente su simulador hasta lograr una confianza total en los resultados que éste entrega. Es conveniente destacar que la naturaleza interactiva de muchas simulaciones hace que la presentación de ejemplos de éstas no sea muy ilustrativa. Cuando se considere necesario se realizaran observaciones sobre simulaciones realizadas por el autor. A continuación se presentan resultados obtenidos de la simulación de algunos ejemplos seleccionados. Así, la figura 7.54 muestra los resultados de simular la ejecución del programa del ejemplo 7.7 usando el SID85. Debido a que este simulador le asigna a la directiva DS una función distinta a la descrita en este trabajo, el código debe ser modificado sustituyendo las directivas DS por:
MIN: MAX: DB 0 DB 0

Esto asigna a MIN la dirección 0300H y a MAX 0301H. Cada posición es cargada al inicio con cero. El resultado es el mismo que usar DS.

Fig. 7.54 Resultados de simular el programa del ejemplo 7.7.

Observe la lista de valores a partir de la posición de memoria 0302H, el valor mínimo en 0300H, y el máximo en 0301H. El acumulador contiene el máximo, el cual fue el último número escrito en memoria, mientras que el registro par HL apunta al final de la tabla. El contador de programa contiene la dirección de la próxima instrucción.

Desarrollo y Simulación de Programas

389

El programa también fue simulado usando WSIM85. Como la versión de evaluación acepta archivos menores de 256 bytes detectando cuando el código se carga sobre la dirección 0100H, se fijó el área de código a partir de 0020H y la de datos se inicia en 0080H. El ensamblador de WSIM85 tampoco reconoce la directiva DS.

Fig. 7.55 Al inicio las posiciones 0080H y 0081H están en cero.

Fig. 7.56 Después de simular en programa contienen el mínimo y el máximo de la tabla de valores que se inicia en 0082H.

Desarrollo y Simulación de Programas

390

Este simulador presenta un problema adicional para ejecutar el programa del ejemplo 7.7. Los datos a cargar en memoria por medio de DB deben estar expresados en hexadecimal o decimal. El ensamblador de WSIM85 no acepta los bytes de DB en octal o binario, por lo cual debe hacerse la modificación correspondiente en el programa fuente. Otra posibilidad es usar otro ensamblador y convertirlo a hex intel antes de cargarlo en WSIM85. Las figuras 7.55 y 7.56 muestran la ventana gráfica de WSIM85 antes y después de ejecutar el programa. A continuación, el programa del ejemplo 7.9 se simula a usando el 8085 Simulator Ide. Previamente se generó el archivo ejecutable Ejem_78.hex, el cual se carga en la memoria del simulador como muestra la figura 7.57

Fig. 7.57 El archivo Ejem_78.hex se carga en la memoria del simulador.

Fig. 7.58 Cuadro de dialogo para entrada de dato a puerto.

Con el programa en ejecución, cada ver que ocurra una lectura a puerto se despliega la ventana de la figura 7.58 (si esta opción está habilitada) de modo que pueda cargarse el valor adecuado en el puerto. Esto hace muy sencilla la simulación

Desarrollo y Simulación de Programas

391

del código al facilitar la entrada de los 8 valores de 16 bits en el puerto P8 y el estado de la señal de control en la línea P9.7. El resultado de la simulación se almacena en memoria a partir de la dirección 0810H, como ilustra la figura 7.59.

Fig. 7.59 Editor de memoria con las entradas y salidas del ejemplo 7.8

Ejemplo 7.10 Escribir un programa que calcule el periodo de la señal aplicada a la línea 0 del puerto 10H. La frecuencia de la onda está comprendida entre 0.1 Hz y 1 KHz. El código debe escribirse para ser simulado en el 8085 Virtual Kit, en cuya pantalla deberá presentarse la medida con el formato de la figura 7.60.

Fig. 7.60 Medida del periodo de una onda.

El periodo de la señal de entrada está en el rango 1 ms ≤ Ti ≤ 10000 ms, de modo que bastará determinar cuantos milisegundos transcurren entre una transición positiva de la onda y el siguiente flanco de subida.

'H' 10h db 0111000b .' ' -blank 15h db 0111110b .--------------------.'m' 24 .Desarrollo y Simulación de Programas 392 El único problema es que el simulador no presenta el carácter ‘m’.----------------------.END CharMap ----------------------- El uso de un contador hexadecimal para registrar el número de milisegundos del periodo de la señal bajo medida.'U' 16h db 1000000b . . Este valor debe ser convertido a BCD antes de presentar.'R' 14h db 0000000b .'I' 13h db 1010000b .por lo cual debe hacerse una pequeña modificación al monitor del programa para desplegar las unidades de medida. map for '0' db 06h db 5bh db 4fh db 66h db 6dh db 7dh db 07h db 7fh db 67h db 77h db 7ch db 39h db 5eh db 79h db 71h . . como se hace con lápiz y papel.----------------------------------------------------------. Usando la primera opción. .'P' 12h db 0110000b . En este caso se usa el siguiente: bin_bcd: acum_bcd = 0 contador = precisión repetir bin = 2 x bin bcd = 2 x bcd + acarreo contador = contador -1 hasta contador = 0 fin bin_bcd Este algoritmo calcula el valor BCD de un número.Character Map ----------------------org 0700h CharMap: db 3fh . se requiere seleccionar un algoritmo para la conversión de binario a BCD. Otra posibilidad es usar un contador con incremento en decimal.'-' 17h db 37h .'L' 11h db 1110011b . implica que el registro contador contendrá un valor hex para indicar el periodo.'F' 0fh db 1110110b . Existen muchos de éstos. Basta con agregar al mapa de caracteres del monitor del SDA 85 la línea db 37h como se indica en el siguiente listado.

Dirección presentada por UPDAD dir_bin equ addr 0f000h tope_pila equ addr 8700h puerto equ byte 10h .----------------------------------------.------------------------------------------------------------------------------.----------------------------------------medir: inx d .------------------------------------------------------------------------------. Presenta medida en campo de direcciones hlt . Convierte medida a BCD call updad .----------------------------------------. Se ppresenta 'Ms' en pantalla sin pd bit10: in puerto ani 1 . Señal en P10. Contador de milisegundos a cero de10: call medir .------------------------------------------------------------------------------.0 nbytes_dec equ byte 2 nbytes_bin equ byte 2 org 8000h .----------------------------------------unid: db 5 db 24 .----------------------------------------dir_dec equ addr 0fff7h .unid mvi a. Ejemplo 7.----------------------------------------org 8100h lxi sp.Subrutinas de monitor output equ ADDR 05fcH . Retardo de 1ms in puerto . Presenta contenido de memoria en pantalla .00h call output . Incrementa en 1 el registro BC entre transiciones positivas .Desarrollo y Simulación de Programas 393 El listado de programa para medida y presentación del período de la onda se muestra a continuación: . Detectar flanco positivo de la onda ani 1 jz bit01 lxi d. Unidades de medida (ms) .------------------------------------------------------------------------------. Mide hasta transición positiva jz de01 xchg shld dir_bin . Programa principal .------------------------------------------------------------------------------. Esperar que señal pase a nivel bajo jnz bit10 bit01: in puerto .------------------------------------------------------------------------------.----------------------------------------.------------------------------------------------------------------------------. Incrementa medida en 1 ms call retard . Presenta cadena alfanumérica en pantalla updad equ ADDR 06bcH .------------------------------------------------------------------------------.----------------------------------------.10 .tope_pila lxi h.----------------------------------------.01h mvi b. Detecta fin de semiperiodo y continúa medida jnz de10 de01: call medir . En DE periodo de la señal call bin_bcd .0 .------------------------------------------------------------------------------.

dir_dec mov b. . hasta que contador = 0 jnz cont ret .------------------------------------------------------------------------------.dir_dec xra a mov b.------------------------------------------------------------------------------.----------------------------------------- .bcd = 2 * bcd + acarreo lxi h.------------------------------------------------------------------------------.c llenar: mov m.d dsplzm: mov a.----------------------------------------.c decadj: mov a.m adc a daa mov m.m ral mov m.bin = 2 * bin cont: lxi h.nbytes_bin .----------------------------------------bin_bcd: mvi c.nbytes_dec . bcd_acum = 0 lxi h.a inx h dcr b jnz dsplzm . .0cbh retad1: dcr b jnz retad1 ret . repetir .a .dir_bin mov b. contador = 8*nbytes_dec .a inx h dcr b jnz llenar .Desarrollo y Simulación de Programas 394 ani 1 ret .----------------------------------------.------------------------------------------------------------------------------.----------------------------------------retard: mvi b.d ral ral ral mov e. 4 dígitos BCD mvi d.85 Mhz . contador = 16 en este caso mov a. Conversión multidígito de binario a BCD. 16 bits binarios. Retardo de 1 ms a f = 2.a inx h dcr b jnz decadj dcr e .------------------------------------------------------------------------------.

Consulte la ayuda del programa para más detalles. Fig. ensamblador. por lo cual el usuario debe adaptar cada programa a la sintaxis del ensamblador usado. aunque el programa del ejemplo anterior consta de varias subrutinas. Los resultados de la simulación se presentan en la figura 7. Una solución al problema planteado es utilizar un verdadero sistema de desarrollo de programas. Como puede observar el lector. Para presentar las unidades de medida y valor del período en la pantalla del SDA 85 se usaron las rutinas de usuario OUTPUT y UPDAD.Desarrollo y Simulación de Programas 395 El código fue simulado y funcionó en forma correcta. . éste fue escrito como un solo módulo despreciando el disfrute de los beneficios de la programación modular. Esto se debe a que el ensamblador del simulador no procesa código relocalizable y no se puede usar un ensamblador externo por que no carga un archivo binario o hex desde la línea de comando. 7. Para simular se usó la herramienta trace del 8085 Virtual Kit. Los recursos modernos para el desarrollo de programas para sistemas empotrados usando microprocesadores microcontroladores se presentan incorporados a una aplicación WINDOWS o LINUX identificada como Entorno Integrado para Desarrollo o IDE (Integrated Development Environment). compilador C y muchos otros recursos que simplifican la escritura de programas usando técnica modular .61. respectivamente. Los dos obstáculos son indeseables: es necesario programar en forma modular y usar un programa ensamblador de potencia tal que simplifique en forma resaltante la escritura del programa. Esta situación se repite en otros simuladores. la cual incluye editor.61 Medida del periodo de una señal.

Activando la función: construir proyecto. usando el editor de texto.62 Funciones típicas de un entorno integrado para desarrollo de programas El proceso de desarrollo del programa se inicia cuando se escribe en C o en ensamblador. Estos módulos aparecen como archivos independientes y son organizados como un proyecto que contiene todos los módulos fuente y de biblioteca necesarios para construir el programa de la aplicación. se muestra en la figura 7. Macroensamblador. se compilan los archivos en C o se ensambla los programas en ensamblador. TIEMPO REAL CPU ENLAZADOR/RELOCALIZADOR DEPURADOR GRABADOR DE EPROM SIMULADOR EMULADOR Fig.62. Enlazador/Relocalizador.2 Sistema integrado para desarrollo de programas Una aplicación IDE estándar contiene al menos: • • • • • • Editor de texto.Desarrollo y Simulación de Programas 396 7. Simulador Un diagrama que ilustra los recursos de una aplicación IDE estándar. Compilador ANSI C. EDITOR DE TEXTO COMPILADOR ANSI C MACRO ENSAMBLADOR BIBLIOTECA ESTANDAR BIBLIOTECA S. El enlazador relocalizador a continuación resuelve todas las .O. Biblioteca de programas.4. 7. los archivos fuente del programa principal y de las subrutinas de la aplicación.

Limita el tamaño del código a 500 líneas. En el Laboratorio de Microprocesadores existen 5 microcomputadores de bajo costo para desarrollo aplicaciones con el 8085. descargar el programa en la memoria del MPR85PLUS. Para programación en ensamblador utiliza el ASM85. 6. 5. verificar su operación y finalmente grabar la memoria EPROM.Desarrollo y Simulación de Programas 397 direcciones relativas de memoria generando un código objeto absoluto. el usuario puede usar un ensamblador/relocalizador profesional para escribir los módulos de su programa. Con el IDE en marcha. el paquete de programación MicroIde. pero es posible incorpóraselo. Esta herramienta dispone de todos los recursos necesarios para la prueba del hardware de prototipos y la verificación del programa. pero desafortunadamente la versión de evaluación para el 8085 no contiene simulador. Para construir. Dispone de un terminal por medio del cual se puede conectar al MPR-85. es una versión de evaluación con las siguientes características: 1. 2. 3. Se puede incorporar nuevas herramientas de desarrollo de programa como macroensambladores y enlazadores. Las salidas del enlazador es son: un archivo binario que contiene el código ejecutable o una versión en formato HEX INTEL y un archivo ASCII que contiene información relativa al proceso de traducción. 4. el macroensamblador AVMAC85. denominados MPR-85 PLUS. un sistema de desarrollo básico pero funcional. Para que el estudiante utilice un entorno para desarrollo de programa que sea más profesional y eficiente que el ofrecido por el software MICROIDE. en el CD de trabajo. El lector dispone de una IDE denominada MICROIDE dirigida a diversos microprocesadores y microcontroladores. Con esta herramienta se puede programar en forma modular y el código final puede ser ejecutado en un simulador asociado o cargado en un emulador o grabador de EPROM. Algunas IDE ofrecen recursos adicionales como un sistema operativo de tiempo real apropiado para aplicaciones que involucran tareas de tiempo crítico. haciendo imposible la programación modular. La aplicación Micro-IDE de Bipom. cargado en un equipo emulador de microprocesadores o en una memoria EPROM. Permite el desarrollo de programas en forma modular con el compilador C: MICROC-85. se hace uso de las opciones de configuración de la misma aplicación IDE para: . El programa ejecutable puede ser simulado en el microcomputador. simular el código en un simulador. Esta tiene todas las funciones descritas. con los pocos recursos disponibles. y algunos simuladores seleccionados. el cual no procesa macros ni código relocalizable. No incorpora un simulador para la versión correspondiente al 8085. se usa un computador personal.

Desarrollo y Simulación de Programas

398

a) Sustituir el ensamblador original por un Macroensamblador AVMAC85 con capacidad para procesar código relocalizable; e incorporar el enlazador/relocalizador correspondiente (AVLINK). b) Añadir al menú de herramientas dos programas simuladores/depuradores: WSIM85 y WIN85. Esto permite cargar en el simulador el archivo generado por el proceso de ensamblaje.

El proceso para configurar el entorno de desarrollo usa una herramienta incluida en el paquete de software MICROIDE denominada Toolkit configurator. Con este recurso es posible:
• Incorporar el ensamblador AVMAC85 como opción para el desarrollo de proyectos. • Especificar la forma en que el programa enlazador AVLINK debe procesar los archivos objetos generados por el ensamblador. • Convertir el archivo con extensión .hex generado por AVLINK a un archivo binario que pueda ser cargado en el simulador WIN85. El programa WSIM85 acepta como entradas archivos en formato HEX-INTEL o en binario.

Configurando MICROIDE
1. Ejecute el programa Toolkit Configurator de MICRO-IDE.

Fig.7.63. Ventana principal del Toolkit Configurator de MICRO-IDE

Desarrollo y Simulación de Programas

399

2. Seleccione la opción: Add New Toolkit

Fig.7.64. Se agrega un nuevo ensamblador 3.

En la ventana de dialogo de la figura 7.64 escriba el nombre de la nueva herramienta. Escriba los comandos necesarios para el ensamblaje de los módulos del programa, el enlace y la conversión a binario del archivo .HEX resultado de la compilación.

4.

Fig.7.65. Configuración de la nueva herramienta

Desarrollo y Simulación de Programas

400

El comando {TOOLKITDIR}\avmac85 {SOURCEFILES} procesa uno o más archivos fuente (con extensión ASM) y los ensambla a uno o más archivos con extensión OBJ. El enlazador AVLINK procesa el (los) archivos .OBJ y genera un archivo único (SIMUL.HEX) con el código ejecutable. Este archivo está en formato HEXINTEL. Una vez obtenido el módulo ejecutable (SIMUL.HEX), se convierte a binario (SIMUL.BIN) usando la herramienta HEX2BIN. El simulador WSIM85 acepta como entrada ambos tipos de archivos, pero WIN85 solo simula archivos binarios.
NOTA Cuando cree en Micro-IDE un nuevo proyecto (con cualquier nombre) puede seleccionar como lenguaje ensamblador el AVMAC85. Al construir el proyecto obtendrá siempre un archivo SIMUL.HEX. Este nombre común no es problema, si cada proyecto reside en su carpeta particular.

Creando un nuevo proyecto:
1. Del menú Projects seleccione New project

Fig.7.66. Creación del proyecto Ejemplo1

2.

Indique la carpeta (el programa la creará) donde residirá el proyecto dentro del directorio de trabajo …\EXAMPLES. La carpeta puede tener el mismo nombre del proyecto. Seleccione la herramienta (Toolkit).

3.

Desarrollo y Simulación de Programas

401

Fig.7.67. El proyecto Ejemplo1 está vacío.

4.

Usando el menú Projects\Add files to project adjunte los archivos al proyecto. Estos deben residir en la carpeta Ejemplo1.

Fig. 7.68. Se suman los archivos.asm a Ejemplo1.

Completado el procedimiento, el proyecto está listo para compilación y enlazado como ilustra la figura 7.69.

Desarrollo y Simulación de Programas

402

Fig.7.69. El proyecto está listo para procesarse.

Es de suponer que con la configuración del AVMAC85 y del AVLINK realizada con el Toolkit Configurator, no es necesario realizar ajustes adicionales. No obstante examinemos Project\Settings:

Fig.7.70. Seleccione Generic Serial Loader.

Al seleccionar un cargador es posible transferir al MPR85 (Por un puerto serie del PC) el archivo SIMUL.HEX.

Desarrollo y Simulación de Programas

403

Fig.7.71. El directorio de trabajo puede ser también {ROOTDIR}\microc.

Fig.7.72. La extensión del archivo objeto debe marcarse como obj.

El comando {TOOLKITDIR}\avmac85 {SOURCEFILES} procesa uno o más archivos fuente (.ASM) y los ensambla a uno o más archivos con extensión OBJ.

Desarrollo y Simulación de Programas

404

Fig.7.73. Ventana del enlazador

El enlazador AVLINK procesa el (los) archivos .OBJ, salidas del AVMAC85 y genera un archivo único (SIMUL.HEX) con el código ejecutable. Este archivo está en formato HEX-INTEL. Las opciones son:
–sy –sp Activa la generación de un archivo de símbolos y Incluye información de símbolos en el archivo .map generado por AVLINK.

Fig.7.74. Marque simul.hex como archivo de salida. Se pone por defecto nombre_proyecto.hex

Una vez obtenido el módulo ejecutable SIMUL.HEX se convierte a binario (SIMUL.BIN) usando la herramienta HEX2BIN. Finalmente use Build\Build Simul.hex para generar el archivo ejecutable.

Desarrollo y Simulación de Programas

405

Fig.7.75. Proceso de generación del archivo ejecutable

Incorporando los simuladores
1. Seleccione Tool\Add Tool .

Fig.7.76. Configure el simulador Wsim85 como herramienta de usuario.

Desarrollo y Simulación de Programas

406

2. . Seleccione Tool\Add Tool y agregue los programas de simulación. El simulador

WSIM85 acepta como entrada archivos .hex o .bin

Fig.7.77. El simulador Win85 requirió el auxilio de un archivo .bat para ejecutarse

El contenido del archivo win85.bat consiste de la línea: c:\avocet\win85\win85 simul.bin Los programas avmac85.exe, avlink.exe, hex2bin.exe y win85.bat deben residir en el directorio: C:\bipom\devtools\microc.

Comunicación entre el µC MPR85 y MICRO-IDE Micro-IDE tiene una herramienta Terminal que permite la comunicación entre el PC y el microcomputador MPR85. Para la descarga de archivos se usa la herramienta Loader esta permite, una vez puesto el MPR85 en el modo de recepción de archivo, descargar el programa SIMUL.HEX en un área de memoria del MPR-85 PLUS para su posterior ejecución. También es posible que el microcomputador MPR85 PLUS transfiera un archivo HEX hacia el PC.

Desarrollo y Simulación de Programas

407

Fig.7.78. Ahora se tiene acceso a dos simuladores

1.

Para configurar Terminal use Tools\Options\Terminal

Fig.7.79. El puerto serie del MPR85 se conecta al COM1 del PC.

Desarrollo y Simulación de Programas

408

En este caso la velocidad de transmisión del canal serie del MPR85 debe ajustarse a 9600 baudios.
2.

Para configurar Loader use Tools\Options\Loader. La configuración del cargador es similar a la de Terminal.

Fig.7.80. Seleccione dos bits de parada.

Los cargadores disponibles en Micro-IDE no están destinados para la transferencia de archivos en el MPR85. Se usó El Generic Serial Loader. Aunque este indica un error al tratar de poner al MPR85 en modo RUN, realiza la transferencia del archivo en forma correcta.

Fig.7.81. Cargadores para download.

Desarrollo y Simulación de Programas

409

7.5 MACROS
Cuando se escribe un programa es común encontrar que un conjunto de instrucciones se repiten con frecuencia variando únicamente algunos de los parámetros. En estos casos puede ser conveniente usar una instrucción macro para simplificar el desarrollo del programa. Un macro es una instrucción que puede ser llamada dentro de un código, obteniéndose como resultado la sustitución de cada llamada por una expansión de código equivalente a una secuencia de instrucciones. El uso de macros reduce las líneas de código del programa y permite la creación de librerías de que pueden ser usadas en cualquier programa. Suponga que necesita generar un retardo por software con una duración de cinco segundos y posteriormente en otro punto del programa se requiere un tiempo de espera de veinte segundos. Las rutinas capaces de generar el lapso de retardo tienen el mismo código excepto por el parámetro tiempo retardo. En lugar de escribir dos rutinas, el diseñador puede utilizar un macro definiendo en cada llamada el tiempo deseado. Las aplicaciones de macro son diversas, recomendándose su uso cuando el número de instrucciones que componen el macro son pocas. Los programas ensambladores con capacidad para procesar macros se denominan Macroensambladores. Usted dispone de copias de dos traductores de este tipo: el isis-ii 8080/8085 macroassembler y el avmac85. Los macros deben definirse en el programa antes de ser invocados. Con este propósito el ensamblador acepta las siguientes directivas relacionadas con tal definición:
Tabla. 7.9. Directivas para control de macros. MACRO Definición de macro. ENDM Fin de cuerpo del macro. LOCAL Asigna a símbolo alcance local. REPT Repetir bloque. IRP Repetir indefinidamente. IRPC Repetir caracter indefinidamente. EXITM Salida del macro antes de ENDM.

Las pseudo instrucciones anteriores corresponden al isis-ii 8080/8085 macroassembler. Si usa el avmac85, a éstas las precedes el carácter % (%MACRO, por ejemplo). La definición del cuerpo de un macro se inicia con la directiva de ensamblador MACRO a la cual se le asigna: el nombre para llamar el macro y una lista de parámetros a ser reemplazados durante la expansión del macro. El formato es el siguiente:
nombre MACRO { cuerpo del macro } ENDM lista de parámetros falsos

Desarrollo y Simulación de Programas

410

Si los símbolos que aparecen dentro del cuerpo del macro tienen alcance global, toda llamada al macro, excepto la primera, causará error por duplicación de definiciones de símbolos. A un identificador o etiqueta puede asignársele un alcance limitado (dentro del cuerpo del macro) usando la directiva LOCAL, la cual asigna un valor único para el símbolo cada vez que el macro es llamado y expandido. Si se desea copiar un grupo de líneas de código dentro de un macro, pueden usarse las directivas: REPT: repeat block, IRP: Indefinite repeat e IRPC: Indefinite repeat caracter 1 . Una vez que el macro es definido puede ser llamad cualquier número de veces en un programa. La llamada consiste del nombre del macro y la lista de parámetros reales que reemplazaron a los falsos durante la expansión del macro. Durante el proceso de ensamblaje cada llamada a un macro es sustituida por el código en el cuerpo del macro y los parámetros falsos son reemplazados por los verdaderos. El ensamblador deberá encontrar la definición del macro antes de la primera llamada o generará un mensaje de error. Como ejemplo, suponga que en un programa se leen repetidamente datos en puertos de entrada y se cargan en los registros internos del microprocesador. Sabemos que los valores en puertos son cargados en el registro acumulador y después debe usarse otra instrucción para copiarlos en otro registro interno. El macro PUERTOreg carga directamente en cualquier registro distinto al acumulador, la información presente en un puerto de entrada.

Pdato EQU 80H ;----------------------------------------------------------------------Definición de macro PUERTOreg ;----------------------------------------------------------------------PUERTOreg %MACRO r,PUERTO IN PUERTO MOV r,A %ENDM ;-----------------------------------------------------------------------

Las siguientes instrucciones de llamadas al macro cargarán en el registro B el contenido del puerto 80H, en C el de 81H, en D el de 82H y en E el de 83H.
;-----------------------------------------------------------------------PUERTOreg B,Pdato PUERTOreg C,Pdato+1 PUERTOreg D,Pdato+2 PUERTOreg E,Pdato+3 ;-----------------------------------------------------------------------

1

Estas directivas no se discuten. El interesado puede recurrir al manual del isis-ii 8080/8085

----------------------------------------------------------.SRC ISIS-II 8080/8085 MACRO ASSEMBLER.PUERTO 5 IN PUERTO 6 MOV r.src y obtendrá el archivo ejem_710.lst.Pdato+3 END Ejecute la secuencia de comandos: C:\ISIS_II\isim85.----------------------------------------------------------PUERTOreg MACRO r.A ENDM PUERTOreg B. la expansión del macro. este último programa muestra claramente en el archivo de salida . ejem_711. cuyo contenido se muestra a continuación: ASM80 Ejem_7110.Pdato+2 PUERTOreg E.Pdato+1 PUERTOreg D. $MACROFILE . Ejemplo 7.lst.PUERTO IN PUERTO MOV r. Definición de macro .lst para el macro PUERTOreg.----------------------------------------------------------.A 7 ENDM 8 .Pdato PUERTOreg C.----------------------------------------------------------Pdato EQU 80H . El siguiente ejemplo ilustra el uso del isis-ii 8080/8085.11 Usando el programa isis-ii 8080/8085 obtenga el archivo .src . V4.1 LOC OBJ 0080 MODULE PAGE 1 LINE SOURCE STATEMENT 1 $MACROFILE 2 Pdato EQU 80H 3 4 PUERTOreg MACRO r.attach :f0:=c: -asm80 ejem_711.Desarrollo y Simulación de Programas 411 La sintaxis del código corresponde al avmac85. Observe el cambio en la sintaxis.exe . Puerto de entrada .

A PUERTOreg E. El nibble de orden alto controla las luces en dirección NS.0 Norte-Sur 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 Apagadas Rojo Ámbar Verde 0 0 0 0 Este-Oeste 0 0 0 0 0 1 0 1 0 1 0 1 .A PUERTOreg C. Tabla.3 P10.84. Es apreciable además que la definición de macro no genera código objeto. Como otro ejemplo de aplicaciones de macros.Pdato+3 IN Pdato+3 MOV E. considere el problema de control de tráfico urbano suministrado como asignación y cuya intersección se repite en la figura 7.7 P10.A END PUBLIC SYMBOLS EXTERNAL SYMBOLS USER SYMBOLS PDATO A 0080 PUERTO + 0000 ASSEMBLY COMPLETE. 7. El hecho que el macro PUERTOreg sea llamado cuatro veces implica que este será expandido.Pdato IN Pdato MOV B.Desarrollo y Simulación de Programas 412 0000 DB80 0002 47 0003 DB81 0005 4F 0006 DB82 0008 57 0009 DB83 000B 5F 9 10+ 11+ 12 13+ 14+ 15 16+ 17+ 18 19+ 20+ 21 PUERTOreg B.Pdato+2 IN Pdato+2 MOV D. mientras que el de orden bajo se usa para las luces en dirección EO. NO ERRORS Observe la declaración inicial $MACROFILE.1 P10. igual número de veces. Esta es un control de ensamblaje del sistema operativo ISIS-II y señala que el archivo fuente contiene macros.2 P10. Esto no es necesario si usa el avmac85.A PUERTOreg D. Las instrucciones que resultan de la expansión se muestran con el caracter (+) al final del número de línea. con parámetros distintos.10. El sistema de control se diseña de modo que las luces se controlen por medio del byte escrito en el puerto de salida 10H.7 P106 P10.Pdato+1 IN Pdato+1 MOV C. Estados de las luces. de acuerdo a la siguiente secuencia.4 Estado de las luces P10. P10.

Intersección vial simple En la figura 7.82. . 7.83 Secuencia para el cambio de luces con circulación continua de en ambas direcciones.83 se muestra un flujo grama para el ciclo principal de cambio de luces. INICIO A ns en verde eo en rojo ns en rojo eo en verde esperar 20 segundos esperar 15 segundos ns en amarillo eo en amarillo esperar 5 segundos esperar 5 segundos A Fig.7. considerando la presencia de vehículos en ambas avenidas.Desarrollo y Simulación de Programas 413 Fig.

verde ESPERAR 15 .------------------------------------------------------------------------------------------------------------. Prohibir circulación en dirección este-oeste ESPERAR 20 . Macro PONluz dir. Cambio para repetir ciclo luces .ambar ESPERAR 5 REPETIR ciclo Como ilustración se programa el macro PONluz dir.color mvi a.------------------------------------------------------------------------------------------------------------. Macro ESPERAR segundos .verde .roja PONluz eo.------------------------------------------------------------------------------------------------------------.------------------------------------------------------------------------------------------------------------PONluz MACRO dir. .Desarrollo y Simulación de Programas 414 El código presentado a continuación usa macros para resolver el problema de control de una intersección básica.------------------------------------------------------------------------------------------------------------ciclo: PONluz ns. El macro ESPERAR se omite por tratarse de una asignación.ambar ESPERAR 5 PONluz ns. Cambiar luces .color.--------------------------------------------------------------------------------------------------------------ESPERAR MACRO segundos { Cuerpo del macro } ENDM .------------------------------------------------------------------------------------------------------------.color .color shl dir&bits out luz ENDM . Iniciar secuencia . .------------------------------------------------------------------------------------------------------------.Control de trafico .------------------------------------------------------------------------------------------------------------.------------------------------------------------------------------------------------------------------------PONluz eo. Esperar 20 segundos . Permitir paso en dirección norte-sur PONluz eo.------------------------------------------------------------------------------------------------------------luz equ 10h nsbits equ 4 eobits equ 0 noluz equ 0 rojo equ 1 ambar equ 2 verde equ 3 .roja .------------------------------------------------------------------------------------------------------------PONluz ns.

7. Para convertir de grados Centígrados a Fahrenheit. En un dominio todas las unidades son iguales.11. basta con que el procesador realice una multiplicación y una suma: °F = 9/5 x °C + 32 °C = 5/9 x (°F – 32) En estos casos el proceso de conversión entre dominios se reduce a aplicar una función matemática conocida. En otros. Fig. el procedimiento no es directo.------------------------------------------------------------------------------------------------------------. donde se muestra la relación existente entre un dígito hexadecimal y el código usado con un indicador de 7 segmentos de cátodo común. Note la complejidad de la relación. el µP solo debe realizar una operación de enmascaramiento.6 TABLAS DE CONSULTA (LOOKUP TABLES) Es usual que el microprocesador sea usado para convertir datos desde un dominio a otro. 7.Desarrollo y Simulación de Programas 415 .color shl dir&bitss la cadena dir es sustituida por ns (nsbitss) o eo (eobitss) según la dirección sea norte-sur o este-oeste.------------------------------------------------------------------------------------------------------------REPETIR MACRO destino jmp destino ENDM En la declaración mvi a. Si se requiere convertir una cadena de caracteres ASCII a binario. Macro REPETIR destino . Observe la tabla 7. por ejemplo todas las velocidades en Km/h o todas las temperaturas en °C. seguida de una rotación y una suma.11 Código de 7 segmentos Dígito binario Código 7-Segmentos Binario hex gfedcba 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0111111 0000110 1011011 1001111 1100110 1101101 1111101 0000111 1111111 1100111 1110111 1111100 0111001 1011110 1111001 1110001 3FH 06H 5BH 4FH 66H 6DH 7DH 07H 7FH 67H 77H 7CH 39H 5EH 79H 71H .

Una rutina capaz de realizar la conversión desde binario a siete segmentos es la siguiente. ----------------------------------------------------------------------------------.tabla add l mov l.67h. Un nivel uno activará el segmento y un cero lo apagará.07h db 7fh. En lugar de intentar encontrar una expresión de la relación entre el número binario y el patrón de siete segmentos. Tabla de conversión .06h. ----------------------------------------------------------------------------------.84 Código de 7 segmentos para un indicador con cátodo común El bits D6 corresponde al segmento g y D0 al segmento a.b cpi 16 jz salir call bin7seg mov m.5bh. 7.255 inr b mov a. El bits más significativo D7 se asume cero.39h.Desarrollo y Simulación de Programas 416 Fig.5eh.66h.7ch.71h end .79h.77h. B contiene el dígito a convertir . La tabla contendrá el arreglo de unos y ceros que se requieren para presentar todos los números. Convertir digito a 7 segmentos . la tabla se inicia en la dirección 200h org 200H db 3fh.a inr l jmp dig hlt . se recurre a una tabla de consulta para realizar la conversión. Si dígito ‘F’ parar .300h lxi h.a mov a.6dh. org 100h lxi sp.7dh.m pop h ret . Guardar código en memoria dig: salir: bin7seg: push h lxi h.4fh.150h mvi b.

En la figura 7. puede ajustarse al velocidad del µP para hacer visible la presentación de los dígitos. pero es una herramienta útil para la simulación de programa. guía para el ensamblador y algunos ejemplos. El sistema emulado tiene puertos de entrada con interruptores y teclado y puertos de salida con LEDs e indicadores de siete y de quince segmentos. Los dígitos desde 0 hasta F se presentan en el display y al final el programa se detiene. asociadas con áreas específicas de memoria. El programa de conversión usa el indicador más la derecha de la figura 7. Fig.85. Esta herramienta es fácil de usar y es acompañada con manual de usuario.4. el cual está conectado al puerto de salida 9.85 se muestra el hardware para presentación. iniciando en cero. encuentra el código siete segmentos correspondientes y lo almacena en memoria a partir de la dirección 150H. 7. Un simulador llamado Simulador de 8085 y creado en el Departamento de Arquitectura y tecnología de Computadores de la Universidad de Granada en España permite simular el programa de conversión. en el registro B los dígitos hexadecimales. además ofrece pantallas de texto y gráficas monocromáticas y a colores. La figura 7. . La simulación del código fue realizada en forma correcta. En la práctica se requiere un lapso de al menos un segundo entre presentaciones. En la práctica esta conversión se realiza para presentar información BCD en pantallas con dispositivos de 7 segmentos conectados a puertos del sistema. Esto no es necesario para la simulación porque usando el menú Opciones\De ejecución de la barra de herramientas del programa de emulación.85 Visualizadores del simulador conectados a los puertos 00H-07H.Desarrollo y Simulación de Programas 417 El programa carga en forma secuencial. El Simulador de 8085 no fue presentado en la sección 7.86 muestra la ventana principal del programa durante la simulación.

7.86 Ventana del simulador.Desarrollo y Simulación de Programas 418 Fig. .

Si una tabla de consulta se utiliza para determinar el seno y coseno de un ángulo. Ejemplo 7. Esto implica llevar todos los ángulos a sus correspondientes en el primer cuadrante y asignar el signo del seno y coseno. Se usa una tabla de 101 entradas. de la velocidad a la cual debe ejecutarse la conversión. Con una tabla de búsqueda de 90 entradas que representen el seno de ángulos entre 0 y 90 grados. Si la tabla de datos tiene 90 entradas. 180 ó 360 entradas. o para realizar conversiones cuando no exista una relación analítica conocida entre los datos a convertir.---------------------------------------------------------------------------------------------------------------tempf equ 150h org 100h lxi sp. esto depende de la complejidad de la subrutina que realice el acceso a la tabla. coseno o tangente de un ángulo. el tiempo para que el µP convierta de una temperatura a otra usando rutinas que ejecuten cálculos matemáticos. está puede tener 90. puede determinarse el seno y coseno de cualquier ángulo. cada elemento representará el seno de un ángulo entre 0 y 90 grados o entre 0 y 360 grados con una diferencia de 4 grados entre entradas. El rango es entre 0 °C y 100 °C y debe evaluarse la temperatura con un grado de diferencia. Por ejemplo es usual el uso de tablas en lugar de series para el cálculo de funciones como seno. Aunque la relación entre grados centígrados y grados Fahrenheit es bien conocida. el logaritmo natural de un número o conversión entre códigos.a mov a.12 Se requieren dos rutinas que usen tablas de consulta para realizar la conversión desde grados Centígrados a Fahrenheit y viceversa. . La siguiente rutina realiza la conversión del valor en °C cargado en el acumulador a °F y lo almacena en la dirección 150h. puede ser demasiado largo en algunas aplicaciones. En estos casos el uso de tablas puede imprimir velocidad al proceso de conversión.Desarrollo y Simulación de Programas 419 La técnica de tablas de búsqueda puede usarse en aplicaciones donde una conversión deba realizarse en el menor tiempo posible.tabla add l mov l.m ret . Conversión de Centigrados a Fahrenheit .200h call gcaf sta temp hlt .---------------------------------------------------------------------------------------------------------------gcaf: lxi h. de la cantidad de memoria disponible para almacenar los datos de la tabla y de la precisión deseada para el resultado.

24.82.51.77.26.78.94.115.48.76.14.---------------------------------------------------------------------------------------------------------------- Para convertir desde °F a °C.108.207.79.144.89.77.31.63.39.78.66.59.38.83.43.66.99 db 100 end .61.54.51.94.4.199.87.55.88.5.6.46. es necesario restar al contenido del acumulador el valor 32.29.127.7.73 db 75.9.75.90.167.99.71.6 db 7.52. .48.198.11.190.70.18.15.59.46 db 47.17.156.189.135.65.12.187.42.136.2.81.113.64.41. Conversión de Fahrenheit a Centigrados .44.104.72.196.181 db 183.77.26 db 27.79.34.126.23.61.212 end .138 db 140.25.27.142.89.88.9.3.50.57.149.300h call gfac sta tempc hlt gfac: lxi h.86.31.91.29.---------------------------------------------------------------------------------------------------------------tempc equ 150h org 100h lxi sp.1.122.64.174.86 db 87.49.43.81.97.93.44.66 db 67.147.72.43.111.172.178.23.63.30.97.m ret org 200h tabla: db 0.69.158.68.96.83.45.39 db 40.33 db 33.38.81.36.176. se usa una tabla de 181entradas (212-32+1) la temperatura de entrada en Fahrenheit no se suma simplemente a la dirección base como en el caso anterior.102.32.55.153.54.---------------------------------------------------------------------------------------------------------------- .117 db 118.82.22.4.53 db 53.3.84.52 db 54.a mov a.11.71.Desarrollo y Simulación de Programas 420 tabla: org 200h db 32.58.70.16.22.39.82.194.19 db 20.86.99.92.91.154.131.151.163.41.76.28.59 db 60.10.28.52.56.37.169.68.37.47.68.61.133.12.62.100.50.2.92.58.36.34.210.85.8.21.120.42.96.1.14.49.36. Observe el código a continuación.192.8.165.64.13 db 13.74.32.129.98.35.203 db 205.201.73 db 73.63.79 db 80.37.185.34.90.41.171.145.57.124.74.46.95.45.95 db 97.109.56.84.24.tabla sui 32 add l mov l.69.21.91.84.57.17.48.16.67.88.93 db 93.18.160 db 162.62.180.72.106.19.208.98.

ángulo es mayor de 255 grados . ángulo en grados en registro BC sencos: lxi sp. Cuadrante Relación sen(θ) I II III IV θ θ =180 . byte de orden alto del ángulo a B cpi 1 . los valores del seno o coseno del ángulo para θ en el cuadrante I. 7.180 θ =360 . Para encontrar el coseno de θ se usa la relación trigonométrica de ángulos complementarios: cos(θ) = sen (90 − θ) Además es necesario trasladar los ángulos en el rango 90° < θ ≤ 360° hacia el primer cuadrante.--------------------------------------------------------------------------------------------------------------------------defseg prog seg prog . la cual contiene el seno de los ángulos entre 0° y 90° multiplicados por 10000. Programa principal . . realiza la traslación si es necesario y llama una rutina calc la cual encuentra el seno y el coseno deθ.θ + + cos(θ) + + El código consta de un programa principal el cual determina el cuadrante en el cual se ubica el ángulo.Desarrollo y Simulación de Programas 421 Ejemplo 7.--------------------------------------------------------------------------------------------------------------------------. Por ejemplo: 5000 → sen (30°) 8660 → sen (60°) Para determinar el valor del seno y el coseno se usará una tabla de búsqueda con 91 entradas.13 Un programa debe calcular el seno y el coseno de un ángulo θ en el rango de 0 a 360°. El signo del sen/cos lo indicará el bit más significativo del registro par B/D. También se llama a dos subrutinas senneg y cosneg que colocan el signo negativo a las funciones cuando corresponda. La tabla siguiente muestra las relaciones necesarias y el signo de las funciones para cada cuadrante.12.b . Signos de sen y cos por cuadrantes.θ θ = θ . Tabla. Use una tabla de consulta que registre. con incrementos de un grado. El valor de θ se carga en el registro BC y el sen(θ) y el cos(θ) deben salvarse en los registros de 16 bits BC y DE.tbsenx mov a.0200h lxi h. respectivamente.

104 sub c call calc call senneg hlt . seno negativo . probar entre cuadrantes 3 ó 4 . pasar de cuadrante 4 al 1 . teta en el 3. de cuadrante 3 al 1 . si. pasar a cuadrante 1 . . extraer seno/cos de la tabla add l mov l. si.c cpi 14 jnc IV adi 76 call calc call senneg call cosneg jmp salir mvi a. no. seno negativo .. extraer seno de la tabla . pasar al cuadrante 1 . coseno negativo .a ccos: add a . está en cuadrante 3. Subrutina CALC de búsqueda en la tabla .2 mov c.c cpi 90 jnc cuad23 call calc jmp salir cpi 180 jnc III mvi a. probar si está en cuadrante 2 ó 3 . coseno negativo . en el cuadrante 3 o 4 . pasar a cuadrante 1 . no.tbsenx jmp ccos retor: pop b . teta está en el cuadrante 4 . BC contiene el senx y DE el cosx ret .180 sub c call calc call cosneg jmp salir sui 180 call calc call senneg call cosneg jmp salir mov a.. está en el cuadrante 2. ubicar el cuadrante entre el 3 ó 4 . extraer seno de la tabla .90 sub c lxi h. seno negativo .m dcr b jz retor push d mvi a. extraer seno/cos de la tabla . si. coseno negativo . si.---------------------------------------------------------------------------------------------------------------calc: mvi b.Desarrollo y Simulación de Programas 422 cuad23: III: III_IV: IV: salir: jz III_IV mov a.a mov e.m inx h mov d. extraer seno de la tabla . ¿teta está en cuadrante 1? .---------------------------------------------------------------------------------------------------------------. ángulo no mayor de 255 grados .

9903.4067.8746.9744.start=100H seg datos . . Subrutina SENNEG para colocar el signo negativo al seno .a okc: ret defseg datos.1219.6157.3746.8988.8910.3584.4540.4384.--------------------------------------------------------------------------------------------------------------------------senneg: mov a.Desarrollo y Simulación de Programas 423 .2079. el valor de la función puede ser encontrado por interpolación lineal sobre el segmento correspondiente.6561.3256 dw 3420. Conocido entonces un valor para la variable independiente.9272.5299. Subrutina COSNEG para colocar el signo negativo al coseno .4695.9998 dw 10000 end Interpolación En algún caso puede ser necesario usar tablas de consulta reducidas y recurrir a la técnica de interpolación para determinar la función para valores que no son entradas de la tabla.--------------------------------------------------------------------------------------------------------------------------cosneg: mov a.4848 dw 5000.5878.9659. Tabla de senos.0175.9455.1908.7880.2419.9994.0349.1392.9336 dw 9397.7986. En aquellas regiones de curvatura moderada los segmentos de líneas pueden ser más largos.7193. coseno negativo cpi 0 jz okc ori 80h mov d.0523.9511.8192.5592. Cuando la relación entre dos variables es marcadamente no lineal.6293 dw 6428.8829. la curva puede ser aproximada por una secuencia de segmentos de líneas rectas.8480.2924.7071.7431.7547 dw 7660.2588.--------------------------------------------------------------------------------------------------------------------------tbsenx: dw 0000.6018.9816 dw 9848.9703.--------------------------------------------------------------------------------------------------------------------------.1045.7771. En general el uso de interpolación mejora la precisión de la determinación de la función.0698.5150.6947.9781.9986.9976.9135.9063.7314.8290.a oks: ret .9945.8090.--------------------------------------------------------------------------------------------------------------------------.8572 dw 8660.2756.d .b .9563.5736.6691. seno negativo cpi 0 jz oks ori 80h mov b.2250.3907.--------------------------------------------------------------------------------------------------------------------------. .5446.6820.9962.3090.1564 dw 1736.9925.8387.0872.9205.4226.9613.9877.

25 − 60 ) + sen (60 ) y = 0.25 grados.4834 × 10 −5 [ ] Al contrastar el valor dado por la interpolación y el obtenido de una calculadora. se obtiene un error despreciable.1°.Desarrollo y Simulación de Programas 424 Fig. y= y i − y i −1 × ( x − x i −1 ) + y i −1 x i − x i −1 Usando interpolación en la tabla del ejemplo anterior mejora la precisión a 0. Suponga que un intervalo de un grado es suficientemente cercano para considerar un comportamiento lineal y desea determinar el seno de 60. 7.87 El valor de y para la entrada x puede calcularse por interpolación Para un valor x cualquiera de la variable independiente. El proceso implica una multiplicación y una divi- . entonces: sen (61 ) − sen (60 ) 61 − 60 y= ( x − 60 ) + sen (60 ) y = sen (61 ) − sen (60 ) × (60.8681989814 Error = 2. suficiente para la mayoría de los problemas de triangulación en navegación. la salida correspondiente puede calcularse de. Como el valor de la función para 60 y 61 grados.8681739796 y calc = 0.

Si el bit menos significativo del cociente es uno. El código para interpolación no conlleva complicación alguna y su escritura se deja al estudiante como ejercicio. se divide el resultado por dos y se incrementa en uno. . El uso de una tabla de búsqueda con interpolación es el procedimiento a usar para convertir a °C la tensión a la salida del sensor. Para hacer visible la parte fraccionaria se multiplica el numerador por dos y se ejecuta la división.Desarrollo y Simulación de Programas 425 sión y conviene redondear el cociente después de la división. En aplicaciones de instrumentación que usan transductores con relación no lineal entre la entrada y el voltaje equivalente. El redondeo en el sistema binario se realiza de igual forma que en el decimal. Se examina el bit más significativo de la parte fraccionaria y si es igual a uno se lleva el valor al inmediato superior. Si este bit es cero sólo se realiza la división por dos. la variable x corresponde a la salida de un convertidor analógico digital mientras que la variable dependiente y puede ser temperatura o cualquier otra magnitud física.

Debido a que es común que el μP debe intercambiar grandes cantidades de información con varios periféricos que operan a distintas velocidades velocidad. múltiples consideraciones debe realizar el técnico. esto debido a que en algunas aplicaciones no solo es necesario seleccionar el puerto y ordenar . Se precisa garantizar que una operación de lectura o escritura de E/S resulte en la recepción o en la transmisión a través del bus de datos de la información correcta en el instante justo. Adaptador para Interconexión Periférica (PIA). que incluye desde la posibilidad de programación de los registros de entrada y salida o de bits específicos de cada puerto hasta la capacidad de establecer diálogos bajo control de interrupciones generadas por el periférico. Las características operacionales del periférico conectado al sistema. El desarrollo del programa que controla el acceso al periférico es una fase del diseño que requiere tanta atención como la selección del circuito de puerto. pudiendo requerirse desde simples registros y/o buffers de tres estados hasta circuitos LSI programables de propósito general.Técnicas de gestión de Entrada y Salida 426 Técnicas de Gestión de E/S Té Un funcionamiento adecuado de un sistema basado en μP está íntimamente relacionado con el diseño del soporte físico y lógico que controla la comunicación entre la CPU y los dispositivos de E/S conectados al sistema. identifican algunos de los componentes integrados programables de E/S ofrecidos por empresas fabricantes de circuitos digitales. se le exige a la estructura de E/S cierta versatilidad. o de la técnica usada en la rutina de transferencia. Adaptador para Interconexión Versátil (VIA). determina cuan complejo es el circuito de interconexión. puede degradar significativamente el comportamiento del sistema durante el proceso de comunicación. Los términos dispositivos para Interconexión Periférica Programable (PPI). Una selección inadecuada del circuito de interconexión que permite que el procesador pueda comunicarse con el mundo exterior. y Unidad de E/S programable (PIO). En este último caso. para el diseño de la sección de E/S de una aplicación específica.

En el caso del puerto de salida. los periféricos de salida generalmente exigen que la información sea retenida por el circuito de interconexión después que culmina la operación de escritura en puerto. La ausencia en el ejemplo de condiciones para la transferencia se refiere a que no es necesario el establecimiento de algún tipo de conversación o dialogo entre el μP y el puerto antes. Suponga que por medio de un arreglo de 8 interruptores lógicos se introduce información al μC. puede ayudar a entender lo establecido en el párrafo anterior. El uso de dispositivos programables para interconexión periférica simplifica en forma significativa la complejidad del programa debido a que muchas de las funciones de control son realizadas por el circuito integrado. sino que se requiere algún tipo de control del propio periférico conectado al puerto. En el caso que se discute. y el estado de los interruptores se transferirá al acumulador a través del bus de datos. el cual es capaz de admitir y procesar señales de interrupción generadas por el periférico cuando necesita servicio de parte del CPU. son también factores que pueden hacer inapropiada la selección de una solución por programa para el control de la comunicación. Para el puerto de salida. La selección de los circuitos de interconexión en este caso es directa: para el puerto de entrada es suficiente con conectar los interruptores al bus de datos del μP por medio de un CI de tres estados del tipo 74LS244. para presentar y mantener el resultado numérico en los diodos luminosos el puerto de salida puede consistir en un registro de almacenamiento paralelo como el 74LS373. considerando que no es necesario que el circuito de puerto tenga capacidad de almacenamiento.Técnicas de gestión de Entrada y Salida 427 la transferencia. La línea de habilitación . La cantidad de tiempo que el CPU destina a procesar la información proveniente del exterior y la velocidad con la cual el periférico requiere la entrega de los resultados. Una aplicación de simple en extremo donde el proceso de comunicación se reduce a la transmisión/recepción incondicional de un byte portador de algún tipo de información significativa. Cuando ésta se ejecute el decodificador de direcciones del sistema activará la señal de selección del puerto conectada a las entradas de control del 74LS244. pero es necesaria una gran cantidad de líneas de código para escribir las rutinas de control. cuando se ejecuta una instrucción OUT puerto el contenido del acumulador pasa bus de datos y a la entrada del 74LS373. Si se adopta la estrategia de realizar la mayor parte de las funciones de control de la comunicación por programa. con los datos se realiza algún tipo de cálculo y se entrega el resultado a un puerto de salida donde se conectan 8 indicadores luminosos. En este caso. durante o después de la transferencia. debido a que los datos enviados por el μP a un puerto determinado permanecen en el bus de datos un espacio muy corto de tiempo. El código necesario para el manejo del puerto de entrada se reduce al uso de la instrucción IN puerto. es vital verificar que el μP es capaz de manejar esta carga computacional. se reduce el número de circuitos necesarios para construir el puerto.

el dialogo adapta la velocidad del μP a la de la impresora. Es posible también que la información acceda a un puerto a una velocidad y lo abandone a otra. es fundamental establecer un protocolo de comunicación para sincronizar la transferencia de datos entre el μP y los dispositivos. Por ejemplo. Algunos periféricos requieren establecer un dialogo con el sistema. Puede ser necesario también el uso de convertidores analógico digital y digital analógico para modificar la naturaleza de la señal de entrada o salida. Una memoria RWM. por medio de un protocolo de enlace. disminuir o cambiar la polaridad de la tensión de entrada o salida de acuerdo con las características eléctricas del sistema o del periférico. que los que ésta puede imprimir. Pero las unidades controladoras de discos flexibles son. manteniéndose el estado de los diodos hasta que sean cambiados por una nueva operación de escritura. se requiere establecer la estrategia a usar para la gestión de la información que el μP envía a o recibe desde los puertos de E/S. por su naturaleza electromecánica. en el caso de periféricos cuyo modo de funcionamiento es relativamente complejo. Una vez seleccionado el hardware que conforma el puerto y realizada la conexión a los buses del sistema. el μP cargará el puerto con el próximo dato y el proceso se repite. Tales elementos pueden consistir de circuitos desplazadores de nivel para aumentar. por ejemplo. En estos casos la estructura de E/S debe proveer algún tipo de almacenamiento intermedio para el intercambio correcto de información entre el puerto y el sistema.Técnicas de gestión de Entrada y Salida 428 del chip proveniente del circuito de decodificación del sistema y conectada al reloj del CI se encarga de transferir la información a la salida del registro. puede operar en forma rápida y soportar una velocidad alta. el μP y el dispositivo externo deberán indicarse uno a otro. y cuando el receptor está listo para recibir datos. y además debe sincronizar la transferencia correcta de la información. que no son capaces de mantener el intercambio de datos a la alta velocidad impuesta por la frecuencia de operación del µP. lentas e incapaces de entregar o aceptar datos a frecuencias elevadas como a la que funciona el μP. En este tipo de comunicación asincrónica. El intercambio de datos entre el μP y un puerto no siempre es tan sencillo como ilustra el ejemplo anterior. En tales casos. inicialmente carga el puerto y avisa al dispositivo de salida que los datos están listos. puedes ser necesario que el μP detecte si un dispositivo determinado está en disposición de transmitir o recibir datos. e incluso entre periféricos y otras unidades del sistema. En estos casos el puerto debe proveer elementos que permitan la adaptación. es cuando la comunicación se realiza con periféricos lentos. Es obvio que si la impresora . La impresora lee el puerto de control. Un caso típico en donde la transferencia de datos está sujeta a condiciones impuestas por el periférico. si el sistema está enviando 8 bits de datos en paralelo a una impresora. No siempre la información que entra o sale del sistema es compatible con el tipo de señal comprensible por el microprocesador o por el dispositivo de E/S. e indica al procesador que está disponible para recibir más datos. cuando la información está lista para ser transferida. El μP puede entregar a la impresora más caracteres por segundo.

éstas son: 1. habrá pérdida de información. o a electricidad estática. debido a la carga acumulativa que implica esta situación. • Existen tres técnicas principales de gestión para establecer comunicación entre un periférico y el µP. Esto es particularmente importante cuando varios puertos de salida son conectados al bus de datos.1 ENTRADA Y SALIDA POR PROGRAMA La entrada y salida de datos de los dispositivos de E/S están sincronizadas por el programa en ejecución. puede ser necesario un circuito de interconexión para acondicionar las señales que entran o salen del CPU. Toda transferencia de información entre el µP y un puerto es consecuencia de la ejecución de una instrucción de E/S. un problema serio durante la transmisión de señales es la interferencia por ruido. Es importante que el puerto este en capacidad de limpiar la señales que entran al sistema. Como dos puertos de entrada no pueden manejar simultáneamente el bus. el µP lee o escribe en el puerto sin consultar la disponibilidad del periférico para aceptar o recibir los datos. 2. y de los periféricos remotos.Técnicas de gestión de Entrada y Salida 429 no imprime la palabra recibida desde el sistema antes que arribe el próximo dato. Acceso directo a memoria (DMA) 8. la activación de un indicador luminoso o la generación de una palabra de configuración para un circuito de E/S pro- . Un puerto de E/S deberá estar en capacidad de recibir señales relativamente deterioradas y de enviar señales de suficiente amplitud para que lleguen al periférico destino sin degeneración apreciable. Finalmente. y dependiendo de la naturaleza de las señales aceptadas o entregadas por el dispositivo externo. En conclusión. 3. a líneas de potencia situadas en la proximidad del sistema. Existen dos modos de realizar la E/S por programa: en la primera. E/S usando interrupciones. la conexión de un periférico al µC requiere: • El uso de un puerto de E/S. el cual puede ser debido a fuentes externas. los buffers de entrada ser tri-estados. E/S por programa. De modo que el puerto de E/S debe ser capaz de cambiar la amplitud de las señales de control e información para cumplir con los requisitos del μP. Ejemplos de esta modalidad es la lectura de un arreglo de interruptores. el uso de amplificadores con histéresis. permiten ejecutar esta función. El uso de buffers garantiza que los dispositivos conectados a los buses del sistema no signifiquen una carga excesiva cuando el dispositivo está activo. Una técnica de gestión apropiada.

un contacto se ubique sobre el otro. En interruptores que usen resortes. (a) Interruptor deslizante. el impacto mecánico de la tensión de esta parte puede producir rebotes antes que el contacto real ocurra. Se deben escribir dos programas que: 1.1. 2. será responsabilidad del código transmitir los datos a la velocidad adecuada para que éstos sean visibles. Tome en consideración el efecto de rebote de los pulsadores. Por ejemplo. se sabe el momento exacto en el cual la. son interruptores mecánicos como los mostrados en la figura 8. Los interruptores usualmente son diseñados para que al ser activados.1. Cuando un interruptor sea presionado y liberado. Un dispositivo de entrada de uso común en aplicaciones de control. si se presenta información numérica en una pantalla multiplexada de indicadores de 7 segmentos. Cuando éstos se incluyen en un diseño debe prestarse especial cuidado al efecto de rebote de contactos (a) Fig. se presente en el indicador el número del pulsador. CPU atiende al periférico y el tiempo usado en ejecutar la rutina de servicio.Técnicas de gestión de Entrada y Salida 430 gramable.1 En la figura 8. El programa debe parar la décima vez. Esta acción libera partículas microscópicas de oxido y corrosión de modo que ocurren muchos cierres y aperturas de contactos antes que el interruptor se establezca en la condición de cerrado. .2 se muestra un arreglo de ocho interruptores lógicos conectado al puerto de entrada 16 y un indicador de siete segmentos en el puerto de salida 17. En estos casos es responsabilidad del programa realizar todas las operaciones necesarias para una correcta entrada o salida de datos. 8. El siguiente ejemplo usa E/S por programa en el primer modo para comunicar al µprocesador con dispositivos externos Ejemplo 8. la superficie de los contactos no es lisa sino que está formada por elevaciones y depresiones y minúsculos promontorios originados por las chispas de las continuas conmutaciones. La puesta en práctica del modo de gestión requiere circuitos de poca complejidad y al ser una técnica sincrónica. (b) Considerando una escala microscópica. Muestre el número de veces que S5 es activado. (b) Pulsador.

.8.2 Puertos de E/S para el ejemplo 8.1.Técnicas de gestión de Entrada y Salida 431 Fig.

El uso de pulsadores o teclas de bajo costo en aplicaciones de microprocesadores es factible siempre y cuando se tomen medidas para suprimir el efecto de rebote. se presenta en la figura 8. La duración indicada para el rebote es un estimado y depende fuertemente de la calidad y tiempo de uso del dispositivo.8. La forma de onda generada durante el accionamiento de un interruptor convencional.3.4. Efecto del rebote de contactos en un interruptor mecánico.Técnicas de gestión de Entrada y Salida 432 Es claro que si los interruptores son usados como entradas en circuitos digitales se requiere un contacto limpio sin los indeseables rebotes que sugieren que el dispositivo ha sido accionado varias veces en lugar de una vez. Fig. Durante el cierre del pulsador ocurren rebotes intermitentes durante 5-25 ms y en la apertura este tiempo se reduce a 2-8 ms. Un biestable con puertas NAND suprime el efecto de rebote en un interruptor SPDT. . En la práctica la intermitencia de contactos pude ser eliminada con circuitos o por programa. Fig.3.4 es ideal para esta función. Si se tiene un interruptor SPDT. En pulsadores de costo elevado se usan contactos con un baño de oro para disminuir el oxido y la corrosión. 8. el circuito de la figura 8.

el capacitor es conectado a tierra a través del resistor de 390Ω. La figura 8.7. En pulsadores e interruptores del tipo SPST. de modo que D0 cae a estado bajo.7.7 superpone la señal de rebote. En este caso la salida es el complemento lógico de la entrada: cuando el interruptor está liberado. Fig. Observe que el cierre y apertura del interruptor sólo ocurre una vez. el primero de los cuales se muestra en la figura 8.5. Supresión del rebote de un pulsador. la salida D0 es llevada a uno o cero dependiendo de la posición del interruptor.5. Cuando el pulsador es activado. Cualquier rebote posterior no tiene efecto sobre la salida.5 está normalmente cargado a 5 V produciendo un nivel lógico alto en D0.8. Un chip circuito integrado del tipo 74LS121 puede usarse con tal propósito. la salida es . Otro método de eliminación de la intermitencia en los contactos es usar un multivibrador monoestable que produzca un pulso con una duración mayor al tiempo de rebote. La constante de tiempo del circuito RC se elige de tal manera que los pulsos de rebote no afecten significativamente el proceso de descarga como ilustra la parte izquierda de la figura 8. un circuito antirebote práctico puede construirse combinando una red RC y un disparador de Schmitt.6. a la onda real en el terminal D0. el circuito de la figura 8. con duración de 5 ms. Para eliminar la acción de rebote en estos dispositivos pueden usarse varios métodos.4 no puede ser utilizado. Finalmente.Técnicas de gestión de Entrada y Salida 433 En el flanco de caída del primer rebote. La apertura del pulsador inicia de nuevo la carga del capacitor como muestra la figura 8. como ilustra la figura 8. El capacitor en la figura 8. La duración y la separación de los pulsos de rebote corresponden a un interruptor real.

Solución parte 1: Esta parte del ejemplo 7. Cuando el pulsador es activado el voltaje del capacitor se descarga rápidamente. como se aprecia en la figura 8. El código necesario es una rutina que retardo que espere hasta cuando los contactos del interruptor han dejado de rebotar.9. Cuando esta tensión cae por debajo del umbral inferior de histéresis VT-. Para muchos pulsadores o un teclado es preferible usar el programa para suprimir el rebote de contactos. En este momento el capacitor vuelve a cargarse y cuando el voltaje sube por encima de VT+.Técnicas de gestión de Entrada y Salida 434 cero lógico y al ser presionado sube a estado uno. éste debe convertirse al código adecuado para presentarse en el indicador de siete segmentos antes de ser escrito en el puerto de salida 17. Fig.1 se usará esta técnica. La eliminación de la acción de rebote por hardware se recomienda cuando existen pocos interruptores en la aplicación. El código consta del programa principal y dos subrutinas: una para el retardo de 10 ms y la otra para la conversión. . El programa se realizó suponiendo que no ocurren cierres simultáneos de dos o más de los ocho interruptores.8.6. totalmente limpio.8. A continuación se presenta la solución al primer apartado del ejemplo 8. la salida del 74LS14 cae a cero lógico. La salida es un pulso en nivel alto. Circuito antirebote con disparador de Schmitt. Se supone una duración de 10 ms para el transitorio del rebote de contactos.8 pide que luego de activado un interruptor se espere su liberación para presentar el número del pulsador en el indicador. Si el rebote al cierre no es suprimido. El diagrama de flujo para el código del ejemplo puede verse en la figura 8. el µP tomará el rebote como la desactivación del dispositivo y lo identificará sin esperar la apertura real.1. Debido a que el número con el cual se identifica el interruptor es un valor binario. la salida conmuta a nivel alto hasta cuando el interruptor es desactivado. Para resolver el ejemplo 8.

Formas de ondas resultado de la simulación del circuito antirebote de la figura 8.5. En t=0 se cierra/abre el interruptor el cual estaba abierto/cerrado en t=0-.Técnicas de gestión de Entrada y Salida 435 Fig. .7.8.

una vez liberado.Técnicas de gestión de Entrada y Salida 436 Fig.8.8. . Flujograma para identificar el interruptor activado y presentar su número.

------------------------------------------------------------------------------------------------------defseg progr.------------------------------------------------------------------------------------------------------. Ventana principal de Microide con el proyecto del ejemplo 8. class=iospace .255 out pb .start=16. esperar cierre de un interruptor cpi 0ffh . programar 8255 mvi a.------------------------------------------------------------------------------------------------------.Técnicas de gestión de Entrada y Salida 437 Fig. apagar indicador esper_cierre: in pa . Programa principal .1 .tope_pila mvi a. Ejemplo 8.-----------------------------------------------------------------------------------------------------seg progr lxi sp.9.bin_7seg tope_pila equ 0300h .8.1 .----------------------------------------------------------------------------------------------------seg p8255 pa: ds 1 pb: ds 2 pctrl: ds 1 .95h out pctrl . start=0 defseg p8255.-----------------------------------------------------------------------------------------------------extern ret_10ms.

-----------------------------------------------------------------------------------------------------. presentar número hlt . jnz esper_apert .m ret .-----------------------------------------------------------------------------------------------------tabla: db 3fh.-----------------------------------------------------------------------------------------------------public bin_7seg defseg convers seg convers bin_7seg: lxi h.-----------------------------------------------------------------------------------------------------.71h end .79h. mov a. Rutina de conversión de binario a siete segmentos .502h dcx d mov a. Rutina de retardo .7ch.b . convertir a 7 segmentos cma .06h. alguno cerrado. retardar 10 ms mvi b. salir end . esperar apertura para presentar número cpi 0ffh .tabla add l mov l.5bh.-----------------------------------------------------------------------------------------------------public ret_10ms defseg retardo seg retardo push psw lxi d.------------------------------------------------------------------------------------------------------ . tabla de conversión . número al acumulador call bin_7seg .-----------------------------------------------------------------------------------------------------.39h.Técnicas de gestión de Entrada y Salida 438 jz esper_cierre .0ffh .07h db 7fh.4fh. esperar call ret_10ms .7dh.a mov a.e ora d jnz ret1 pop psw ret end ret_10ms: ret1: .5eh. identificar interruptor otro: inr b rar jc otro .66h.67h.77h. ninguno cerrado. probar otro pulsador esper_apert: in 10h . el indicador es ánodo común out pb .6dh.

esto significa que es necesario también eliminar los rebotes durante la desactivación.10. estos serían contabilizados como cierres/aperturas. El diagrama de flujo para el programa se presenta en la figura 8. De otro modo. lo cual sucedía con el primer rebote de apertura. La programación de la subrutina de retardo y la de conversión de binario a siete segmentos fue realizada en la parte anterior del ejemplo. Solución parte 2: En la parte anterior se debía esperar la liberación del interruptor para proceder a parar al programa.Técnicas de gestión de Entrada y Salida 439 El código programa un PPI8255 en la dirección 10H con el puerto A como entrada y el puerto B como salida. .1 parte 1 con el interruptor S4 activado. El ejemplo se simuló con WSIM85 y funcionó bien.11 y a continuación se muestra el código para el programa principal. Simulación del ejemplo 8.8. Fig. En este caso se desea registrar el número de veces que el interruptor 5 es presionado.

bin_7seg equ 0300h seg p8255 ds 1 ds 2 ds 1 tope_pila pa: pb: pctrl: . defseg progr. start=0 defseg p8255. class=iospace extern ret_10ms.start=16. Flujograma para presentar el número de veces que el interruptor S5 es activado.Técnicas de gestión de Entrada y Salida 440 Fig.8.11.

95h out pctrl mvi a. permaneciendo en el lazo hasta cuando se le solicite servicio. el cual constituye un ejemplo de E/S programada con consulta. indicador a cero .b cpi 10 jz salir mov a. el µP consultará al siguiente dispositivo de E/S. Si la respuesta es negativa.tope_pila mvi a. se gasta tiempo de CPU en forma innecesaria debido a que para garantizar el funcionamiento del sistema. . contador inicia en cero .7 para anunciar la presencia de un nuevo dato en la entrada del puerto 8. esperar siguiente cierre Retomando lo dicho sobre la existencia de dos modos de realizar E/S por programa. cada uno deberá generar su propio bit de estado. indicador es ánodo común . Una vez que el µP lee el puerto. lee el contenido del puerto P7. Si existen varios dispositivos de E/S. presentar número . alguno cerrado.7 y si está en nivel alto. En este caso el µP examina la línea P8. retardar 10 ms . En la figura 8. esperar cierre de un interruptor . desactiva el bit de condición. .b call bin_7seg cma out pb in 10h cpi 0ffh jnz esper_apert call ret_10ms jmp esper_cierre hlt end .5 corresponde al . número al acumulador . se debe examinar un bit de estado activado por el periférico cuando necesita atención.8.not(3fh) out pb mvi b. se tiene que la segunda modalidad es la de consultas sucesivas o polling cuando el µP pregunta periódicamente a cada periférico si requiere atención. Por ejemplo el terminal P8.30. esperar apertura para presentar número . pero al ser una comunicación asincrónica.12 se repite el circuito de la figura 7. En otras palabras el periférico sube a uno el terminal P8.0 in pa cpi 0ffh jz esper_cierre call ret_10ms inr b mov a. el lazo de consulta debe ejecutarse en intervalos regulares aunque los periféricos no requieran servicio. El código para la transferencia se presentó en el ejemplo 7. La lógica necesaria para poner en práctica esta modalidad es sencilla. Considere ahora que se tienen ocho puertos de entrada P0-P7. cada uno con su bit de estados particular en la línea correspondiente del puerto P8.Técnicas de gestión de Entrada y Salida 441 esper_cierre: esper_apert: salir: seg progr lxi sp. esperar . convertir a 7 segmentos . ninguno cerrado. Para preguntar al puerto.

leer bits de estados .Técnicas de gestión de Entrada y Salida 442 puerto de entrada P5.8. conslt_suc: in 8 rar cc rut_0 rar cc rut_1 rar cc rut_2 rar cc rut_3 rar cc rut_4 rar cc rut_5 rar cc rut_6 rar cc rut_7 ret . bit 7 a la bandera de acarreo . . bit 0 a la bandera de acarreo .12. Entrada de datos usando un bit de condición. leer nuevo dato en puerto 0 si bit 0 es uno . leer nuevo dato en puerto 7 si bit 7 es uno Fig. El siguiente código permite ejecutar la rutina de servicio correspondiente a los puertos que requieran atención. El µP debe leer el puerto P8 y examinar los bits individuales para determinar en cual puerto se ha cargado un nuevo dato.

La pérdida de tiempo es del 99.8. el programa estará a la expectativa por la activación de una bandera de condición que notifique que el periférico está libre. Otros dispositivos de E/S con mayor velocidad como: teclados.2 ENTRADA Y SALIDA USANDO INTERRUPCIONES El método de E/S por programa es adecuado para atender periféricos muy lentos como interruptores e indicadores visuales.99 %. La figura 8. impresoras y sistemas de adquisición de datos.5 ms.8 que examina la bandera de estado tiene una duración de 8. debido a que el tiempo útil es de 138.30 tarda un segundo en transmitir los 16 valores.13. deben ser atendidos cuando estén disponibles para transmitir o recibir información. adat: in p9 ani 80H jz adat El ancho de banda del periférico nos sugiere que el examen de la bandera tendrá éxito cada 62. Suponga que el periférico de la figura 7. lo cual equivale a 7234 veces antes de la transmisión de cada carácter. . El tiempo de espera desperdicia tiempo de CPU y requiere más líneas de código para su realización.12 puede ser eliminado para que en respuesta a una interrupción el µP lea el dato cargado en el puerto de entrada por el dispositivo externo. En estos casos. Entrada de datos usando una interrupción. Una interrupción es una solicitud realizada al microprocesador por parte de un periférico para solicitar servicio. No obstante la verificación ocurrirá 115741 veces cada segundo.Técnicas de gestión de Entrada y Salida 443 8. Fig. Todo µP tiene al menos una entrada INTR para este propósito y una salida INTA de reconocimiento de interrupción. los cuales pueden ser registrados o actualizados en cualquier momento. La solución a este problema es el uso de la técnica de interrupciones.13 muestra como el puerto de bit de estado de la figura 8.24 µs por cada segundo.64 µs/paso. El lazo en la rutina ADAT del ejemplo 7.

De modo que la señal de solicitud no tiene porque permanecer en uno lógico.8. debe usarse un latch para memorizar la petición de interrupción como ilustra la figura 8.Técnicas de gestión de Entrada y Salida 444 Cuando el µP recibe una interrupción puede tomar dos acciones: parar la ejecución del programa en progreso y ejecutar una rutina de servicio a la interrupción para luego regresar al programa principal. Fig.8. En el otro caso. La entrada INTR puede ser sensible a flanco o a nivel. la señal debe permanecer aplicada con un nivel estable hasta cuando la interrupción sea aceptada.14.15. en el primer caso cuando se presenta el flanco correspondiente en la entrada INTR se registra el evento activando un bit interno del procesador hasta cuando el CPU reconozca la interrupción. .14. Fig. Entrada de datos usando una entrada INTR sensible a nivel. Proceso de atención a una interrupción. o ignorar la petición si la interrupción está deshabilitada. Si INTR es sensible a nivel.

RST 5. el µP espera que en respuesta a la conmutación de la salida INTA . la cual no puede ser deshabilitada por el sistema.x interna que suministra la dirección de salto. RST 6. como todo evento asincrónico. se genera una instrucción RST n.5. el control se transfiere de nuevo al programa principal.2. Si la duración del código en la RSI es digamos 15 µs. 8. . el µP acepta la petición y transfiere el control a una rutina de servicio de interrupción (RSI) la cual salva las variables para preservar las operaciones a reanudarse y atiende al periférico que originó la llamada. Existen instrucciones específicas del microprocesador para la habilitación o no de una interrupción particular o de todo el sistema de interrupciones. de modo que cuando son activadas y están habilitadas. puede producirse en cualquier momento durante la ejecución de un programa. En el caso de activación de la línea INTR. para poder transmitir y almacenar en memoria los 16 valores se invierte un tiempo de CPU de aproximadamente 240µs.5 y RST 5. Las tareas que siguen a una interrupción son las siguientes: • Culmina la ejecución de la instrucción en curso. leer el puerto y almacenar los valores cuando se usa el método de polling.Técnicas de gestión de Entrada y Salida 445 Una interrupción. • Se recupera el contenido del PC guardado en la pila. en contraste con el tiempo de más de un segundo que requiere el µP para examinar la bandera de estado. Cuando una señal es aplicada a una entrada de interrupción vectorizada. • El contenido del contador de programa se almacena en la pila. el µP espera que una lógica externa provea tal dirección. • Se ejecuta la rutina de servicio.5 e INTR. RST 7. Las interrupciones TRAP. se le suministra internamente al procesador la dirección a la cual se debe transferir el control del programa. se dice que son enmascarables. RST 6. mientras que aquellas que el sistema no puede suspender son no enmascarables.5. Una vez completada la RSI.1 El sistema de interrupciones del 8085A El µP 8085A tiene cinco de entradas de interrupción: TRAP. • El PC se carga con la dirección de la primera instrucción de la RSI. Si la transferencia se ejecuta por medio de una interrupción. se completa la instrucción que está en ejecución. Todas son enmascarables excepto TRAP. el procesador será interrumpido 16 veces cada segundo y ejecutará la rutina de servicio para leer y cargar en memoria el valor.5. En el caso de interrupciones no vectorizadas.15 muestra como se interrumpe el procesamiento normal de un programa y se reanuda una vez ejecutada la RSI.5 son vectorizadas. alguna lógica externa coloque en el bus de datos una instrucción CALL dirección o preferiblemente una RST n. Las interrupciones que pueden ser inhabilitadas por el programa. Cuando ocurre. La figura 8. Considere de nuevo el caso del periférico que transmite 16 bytes por segundo. • Se activa la señal de reconocimiento de interrupción. RST 7.

Debido a que el µP registra la ocurrencia del flanco cargando uno en un bit interno.1 Instrucciones asociadas al sistema de interrupciones. Entradas de interrupción y salida de reconocimiento de interrupción La entrada TRAP tiene prioridad máxima y es sensible a flanco y a nivel.Técnicas de gestión de Entrada y Salida 446 El terminal INTR es sensible a nivel. Tabla. pero la entrada deberá ser mantenida en uno hasta cuando la solicitud sea reconocida. Estas son: EI. Instrucciones asociadas con interrupciones EI DI Habilitar interrupción Inhibir interrupción Poner máscara de interrupción Leer máscara de interrupción SIM RIM .5 y RST 5.5 son sensibles a nivel alto. El 8085 tiene varias instrucciones destinadas a ser usadas con las interrupciones. DI. Cuando la interrupción es atendida la bandera vuelve a cero. 8. SIM. lo cual significa que el flanco de subida de la señal aplicada dispara el proceso de interrupción. no es necesario mantener a RST 7.8. como INTR. de modo para activar esta interrupción debe aplicarse un 1 lógico a la entrada y mantenerse hasta cuando la interrupción sea reconocida. El vector de interrupción de la entrada INTR debe suministrarse externamente. Fig. RIM y la conocida RST n.16.5 en alto.5 es disparada por el flanco anterior de la señal presentada a esta entrada. Las restantes entradas: RST 6. La línea RST 7.

5. Entrada Prioridad Habilitación Disparo TRAP RST5. Por ejemplo RST 6 tiene como vector 0030H (8 x 6) y 38H (7 x 8) es el de RST 7.5 INTR 1 2 3 4 5 Ninguna SIM EI SIM EI SIM EI EI Flanco y nivel Nivel Nivel Flanco anterior Nivel Vector de interrupción 0024H 002CH 0034H 003CH Externo (CALL dir o RST n) El espacio de direcciones entre 0000H y 0040H debe preservarse para el manejo de interrupciones.5 RST6. Como se expuso en el capítulo 4. Por el contrario.5 le corresponde 34H (6.5 disponen de un mecanismo de enmascaramiento que permite la autorización o no de cada entrada en forma independiente. RST 6. Cuando una señal es aplicada a la entrada TRAP. la presencia de una interrupción es detectada por el µP durante el flanco negativo del pulso de reloj anterior al fin de la instrucción durante la cual la interrupción es activada.x se debe a que su vector se encuentra en el punto medio entre la RST n anterior y la subsiguiente. DI Pone en 0 la bandera de habilitación de interrupción o BITINTE. Tabla.Técnicas de gestión de Entrada y Salida 447 EI Habilita las interrupciones del microprocesador después de la ejecución de la siguiente instrucción. Para que una solicitud de interrupción realizada en la línea INTR sea atendida basta con que la entrada esté habilitada por medio de la instrucción EI. inmediatamente después la ejecución de DI. autorizando todas las interrupciones enmascarables. EI pone en uno la bandera de habilitación de interrupción o BITINTE. Esto permite la culminación de la . Para que una de estas entradas sea habilitada se debe desenmascarar la interrupción correspondiente usando la instrucción SIM y posteriormente se debe ejecutar la instrucción EI.5 y RST 5. deshabilitando todas las interrupciones enmascarables. Observe que entre los vectores de las interrupciones existe un espacio de ocho posiciones de memoria. la interrupción es atendida de inmediato independientemente que el sistema de interrupciones esté deshabilitado con DI.5 x 8). lo cual es suficiente para contener una instrucción de salto a la RSI.2 Características de las interrupciones del 8085A. 8. de modo que a RST6. las entradas RST 7. Las rara nomenclatura de las interrupciones RST n.5 RST7.

Diagrama de transición de estados simplificado del 8085A. se inicia un ciclo de máquina de reconocimiento de interrupción o INA.17 se muestra un diagrama de transición simplificado de la operación del 8085. Si el µP está en el estado HALT el muestreo se realiza en cada ciclo de reloj. El ciclo de máquina INA es similar al ciclo de búsqueda excepto que IO / M va a nivel alto y se activa INTA en lugar de RD . En el siguiente pulso de reloj.17. Observe que al final del último ciclo de máquina de la instrucción en ejecución se pregunta si hay alguna interrupción pendiente que esté habilitada y/o desenmascarada. Si la respuesta es negativa el µP buscará la siguiente instrucción. si e trata de INTR o un ciclo de máquina del tipo de bus inactivo o BI. en el caso de TRAP y RST. Durante el ciclo de máquina BI se . y.Técnicas de gestión de Entrada y Salida 448 ejecución de la instrucción en curso antes de atender la interrupción. se desactivan las interrupciones poniendo a cero el BITINTE de habilitación y se reconoce la petición cargando uno en el bit de reconocimiento de interrupción BITINTA. En la figura 8. Fig. Si existen solicitudes diferidas.8.

5 y TRAP y se colocan (ponen a 1) las máscaras de interrupción a RST 7. La instrucción RST n requiere menos lógica externa para esta tarea que la CALL. se deshabilita el sistema de interrupciones al ponerse a cero el BITINTE. Vectores de interrupción para las instrucciones RST n. Mientras INTA esté en nivel bajo. Durante el ciclo INA no se incrementa el contador de programa. una vez finalizada la RSI. Tabla. S 2 = 1 . el cual contiene la dirección de la instrucción que sigue a la que estaba en ejecución en el momento de producirse la interrupción. Para esta función. Tal instrucción debe suministrar a la CPU la dirección de inicio de la rutina de servicio de interrupción. RST 6. las operaciones que estaba realizando antes de producirse la interrupción.3. A continuación se deshabilitan las interrupciones poniendo a cero el BITINTE y el µP inicia un ciclo de máquina tipo de reconocimiento de interrupción con S1 = 1 .5. IO / M = 1 y la línea INTA activada a nivel bajo. Interrupciones disparadas por la entrada INTR Estando habilitada INTR por medio de la instrucción EI. El código de instrucción de RST n es: D7 1 D6 1 D5 N D4 N D3 N D2 1 D1 1 D0 1 Donde NNN es el valor de n en binario. sólo dos instrucciones son factibles de usar: CALL dirección y RST n. Usualmente un flip flop de habilitación se pone a uno para permitir la interrupción mientras que un flip flop de máscara se pone a cero para desenmascarar la interrupción.5.5 y RST 5. el µP esperará que el dispositivo que interrumpe coloque en el bus de datos el código de operación de la próxima instrucción a ejecutar. La ejecución de RST n carga en la pila el contenido del PC y carga en el PC el valor 0000000000NNN000 ó 8 x n. Cuando una interrupción es reconocida. También en un evento de RESET son puestos a cero el BITINTE. el proceso de interrupción se inicia cuando el periférico pone en alto la entrada. el bit interno de reconocimiento de flanco del RST 7. el cual es la dirección de la primera instrucción de la RSI o de una instrucción de salto a ésta. También debe almacenar en la pila el contenido del contador de programa para que el programa pueda reasumir.Técnicas de gestión de Entrada y Salida 449 genera la instrucción RST interna que suministra el vector de interrupción para las entradas TRAP y RST. Instrucción Vector de interrupción Instrucción Vector de interrupción RST0 RST1 RST2 RST3 0000H 0008H 0010H 0018H RST4 RST5 RST6 RST7 0020H 0028H 0030H 0038H .8.

La lógica consiste de ocho buffers de tres estados del tipo 74LS244 y tres interruptores lógicos.18. Fig. es responsabilidad del programador incluir al inicio de la RSI las instrucciones PUSH necesarias para preservar el contenido de los registros que van a ser modificados. Interconexión de una RST n al 8085. El interruptor S permite seleccionar la instrucción RST n (n: 0-7) y la señal INTA habilita los buffers de modo que la instrucción RST n programada pase al bus de datos del µP. La rutina de servicio de interrupción debe terminar con una instrucción RET para .18. los cuales deben ser recuperadas con POP al culminar la RSI.Técnicas de gestión de Entrada y Salida 450 Un circuito que permite cargar en el bus de datos cualquiera de las instrucciones RST n cuando la línea INTA esté en nivel cero se muestra en la figura 8. Debido a que la instrucción RESTART sólo salva en la pila el contenido del contador de programa.8.

----------------------------------------------------------------------------------------------------------.19 muestra el diagrama eléctrico de un circuito de conversión analógico digital ADC0804 conectado al microprocesador 8085. . Luego de atender al dispositivo externo. esperar interrupción proceso: . Ejemplo 8. inicio de zona de almacenamiento de datos mvi b. . e interrumpe al procesador al aplicar un nivel alto a la entrada de interrupción INTR. datos adquiridos . in puerto_adc mov m.Técnicas de gestión de Entrada y Salida 451 reasumir el programa principal y ésta debe estar precedida por una EI para habilitar de nuevo las interrupciones enmascarables. las cuales fueron inhibidas por el proceso de interrupción previo.. . el µP está ejecutando una sección de código y en cualquier momento es interrumpido por un periférico. Se debe escribir un programa que maneje el puerto del ADC y cargue 16 datos partir de la dirección de memoria 2000H.b_stack dcr b jz proceso out puerto_adc . Ejemplo 8. leer valor desde ADC .a inx h jmp ret_int end leer_dato: . el procesador retorna a ejecutar el programa que proce- . iniciar conversión ei .17 . contador de datos ret_int: lxi sp.----------------------------------------------------------------------------------------------------------jmp inicio org 28H . procesamiento de los . habilitar interrupciones hlt . próxima posición .2 . Cuando el dispositivo finaliza el proceso de conversión de una muestra de la entrada analógica Ve. A continuación se expone un ejemplo del modo de operación de un puerto de entrada con interrupción. vector de interrupción de RST 5 rst5: jmp leer_dato .2 La figura 8.dat . muestra siguiente En las aplicaciones usuales de interrupciones. activa a nivel bajo la salida de fin de conversión del conversor A/D INTR ... cargar dato en memoria . salto a rutina de servicio de interrupción org 100h inicio: lxi h. El latch mantiene a INTR en uno hasta cuando el CPU reconoce la interrupción. instante cuando la salida INTA inicia a cero el biestable.

El ADC0804 interrumpe al µP al final de cada conversión. . Fig. Al inicio. la dirección de carga del primer dato e inicia en 17 el contador de datos adquiridos. habilitando las interrupciones con EI y se lleva al µP a un estado de parada. se ejecuta una instrucción RST 5 y el control salta a la rutina de lectura del CAD. En caso contrario. la CPU inicia el proceso de conversión y a continuación espera. ejecutará un código no mostrado para procesar la información obtenida. Si lo es. La RSI no finaliza con un RET porque el µP retornaría a la siguiente instrucción después de HLT y lo que se requiere es adquirir la siguiente muestra o procesar los datos adquiridos. El retorno se realiza a restaurar el valor del apuntador de pila y probar el contador de datos. En este ejemplo.Técnicas de gestión de Entrada y Salida 452 saba antes de ser interrumpido. se inicia el proceso de conversión de una muestra. sin realizar ninguna acción. en espera de la interrupción de fin de conversión.19.8. A continuación. por una interrupción. El µP sólo espera por la interrupción y no se requiere código de consulta de una bandera de estado ni una línea de puerto adicional para el bit de estado. el programa coloca en el registro par HL. Cuando la línea INTR del conversor cae a cero. carga el apuntador de pila y prueba si el dato anterior fue el último.

transita a un ciclo de máquina de bus inactivo durante el cual se genera una instrucción RST n.5 D0 M5.20 para programar el registro interno de máscara de interrupciones. La mayoría de los simuladores detienen la ejecución del programa al ejecutar HLT y no simulan el modo de parada. RST 7.5 D1 M6. permaneciendo en estado HALT del cual puede ser sacado con una interrupción o con un pulso de RESET. SIM Esta instrucción permite que el contenido del acumulador sea usado como indica la figura 8. usando la instrucción SIM (Set Interrupt Mask). si lo emula. Interrupciones disparadas por las entradas RST Cuando el µP reconoce una interrupción provocada por la aplicación de una señal en las entradas TRAP.5 D3 MSE D2 M7.21. .5.x interna. Es necesario que previamente se desenmascare la interrupción. RST 6. D7 SOD D6 SOE D5 X D4 R7. Durante el ciclo BI no se incrementa el contador de programa.8.20.Técnicas de gestión de Entrada y Salida 453 El programa fue simulado con WIN85. WIN85. por el contrario.5 Sin uso Habilitación de salida serie Salida serie de datos Fig. La sólo ejecución de la instrucción EI. como ilustra la figura 8.5 Máscaras de interrupción Habilitación de puesta de máscaras. no habilita las entradas de interrupción RST. Reset RST7. la cual provee el vector de interrupción.5 o RST 5.5.El registro de máscaras de interrupción como es puesto por la instrucción SIM.

21.8.Técnicas de gestión de Entrada y Salida 454 Fig. .Ventana principal de WIN85 mostrando los resultados de la simulación.

5 D3 IE D2 M7. La última instrucción asociada al sistema de interrupciones es RIM (Read Interrupt Mask).22.5 D1 M6. D7 SID D6 I7. la bandera de habilitación de interrupciones y el estado de la línea SID de entrada serie como indica la figura 8. Quitando la máscara se habilita la interrupción correspondiente.5 D5 I6. La instrucción SIM también carga el bit 7 del acumulador en la salida SOD si el bit 6 está en 1. se pone en cero el flip flop interno de RST7.El registro de máscaras de interrupción como es leído por la instrucción RIM. RIM Carga en el acumulador con las máscaras de las entradas RST. Este biestable también es puesto en cero cuando se reconoce la interrupción o después de un RESET. la cual carga en el acumulador el estado del bit de validación de interrupciones.5 D4 I5.5 D0 M5.5 independientemente de que la entrada está enmascarada. La salida de este biestable es puesta a 1 cuando se presenta un flaco positivo a la entrada RST7.8.5.Técnicas de gestión de Entrada y Salida 455 Un 1 debe ser cargado en el bit 3 del acumulador para poder poner/quitar la máscara de cualquiera de las entradas de interrupciones RST.5 Máscaras de interrupción Bandera de habilitación de interrupciones Interrupciones pendientes Entrada serie de datos Fig. Si el bit 4 del acumulador es puesto a 1 antes de ejecutar SIM. las interrupciones solicitadas y aún no atendidas. el estado de las máscaras RST y las interrupciones pendientes. Un 1/0 en los bits D0-2 deberá poner/quitar la máscara de la entrada correspondiente.22. .

2k S1 220 RST7. pero enmascaradas. desenmascara RST7.5. salida al puerto 20H ei . vector de RST7.3 La figura 8.--------------------------------------------------------------------------------------------org 0100h inicio: lxi sp. start=0 seg prog jmp inicio .0bh .5 debe ponerse a 1 el bit 4 del acumulador por medio de SIM.El pulsador S1 dispara la interrupción RST7. retorno desde interrupción . espera por interrupción end . habilita sistema de interrupciones xra a .---------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------org 3ch . Se incrementa contador de pulsaciones out 20h . absolute. Ejemplo 8. el contador se inicia en cero out 20h esper: jmp esper . .---------------------------------------------------------------------------------------------. Se vuelven a habilitar las interrupciones ret . antes que sea detectada una nueva solicitud.23 muestra un pulsador conectado a la entrada de interrupción RST 7.8.b_stack mvi a.---------------------------------------------------------------------------------------------defseg prog.5 sim ei .5 74LS14 10µF Fig. Escriba un programa que cargue el puerto de salida 20H el número de veces que el pulsador S1 es presionado.3 .5 inr a .--------------------------------------------------------------------------------------------.5. Ejemplo 8.a inicio del programa . +5V 2. Rutina de servicio de interrupción .Técnicas de gestión de Entrada y Salida 456 Cuando las interrupciones están pendientes. puede usarse la instrucción RIM para dar servicio a o a los periféricos que solicitan atención. Si la entrada es RST 7. Programa principal .23.

al ser reconocida la interrupción. se inicia flip flop que indica flanco detectado en entrada sim . Observe en la figura 8.4 Debe repetirse el ejemplo anterior. Ejemplo 8.5 pendiente jz contar .0 contar: rim . . esperar inr b . 00001011b sim ei El bit 3 en uno permite manipular los bits de máscara.5 enmascarada. Debido a que el flip flop interno de RST 7.5. out 20h . usando RIM puede detectarse si se ha realizado una petición en cualquiera de las entradas RST.5 y RST 5. mov a. Antes del retorno de la RSI se rehabilita el sistema de interrupciones con EI. Sin embargo.Técnicas de gestión de Entrada y Salida 457 Para habilitar la entrada de interrupción es necesario quitar la máscara de interrupción con la secuencia. El bit 2 en cero quita la máscara a RST 7. a esperar por interrupción end .4 . el programador debe llevar a cero este bit usando SIM para que una nueva solicitud pueda ser detectada. ocultar todos los bits excepto el de RST7. Use la instrucción RIM para detectar una solicitud e interrupción. Si las interrupciones hubiesen estado habilitadas la salida de este biestable volvería a cero. start=0 seg prog org 0100h mvi b. absolute.10h .--------------------------------------------------------------------------------------------------------------- En este caso las interrupciones no se habilitan. RST7.--------------------------------------------------------------------------------------------------------------defseg prog. Para completar la habilitación de las interrupciones se ejecuta EI. leer registro de máscaras de interrupciones ani 40h .--------------------------------------------------------------------------------------------------------------.5 jmp contar . pero con la entrada RST 7.b .5 es puesto a 1 cuando se aplica un flanco positivo a esta entrada.24 que el simulador muestra el contenido del puerto directamente en decimal. En la práctica debe usarse una instrucción DAA después del incremento del acumulador para que la cuenta sea en BCD. .5 enmascaradas. se activo el pulsador y se incrementa contador. no hay interrupción pendiente. Ejemplo 8. Cuando esto ocurre puede brindarse atención al dispositivo en una forma similar a la técnica de consultas. mientras que los bits 1 y 0 en uno mantienen RST 6. El programa fue simulado con WIN85. mvi a. salida al puerto 20H mvi a. de modo que las solicitudes al µP son ignoradas.

.24.Técnicas de gestión de Entrada y Salida 458 Fig.La instrucción RIM permite atender a periféricos cuando el sistema de interrupciones está deshabilitado.8.

.25. En este caso.--------------------------------------------------------------------------------------------------------------. Fig. de modo que se produce efecto de rebote.5 sim ei .5 Escribir un código que permita ver en la pantalla del SDA 85.5 está conectado directamente a la entrada de interrupción RST 7.5 . Ejemplo 8. quitar mascara a RST7.8. el número de veces que la tecla Rst 7.5 es presionada. Programa principal .4800h mvi a. En esta última dirección debe estar la primera instrucción de la RSI. si se presiona está tecla una sola vez se generarán múltiples peticiones de interrupción.Teclado y pantalla del SDA 85. dirección cuyo contenido muestra UPDDT . al ser pulsado. El programa de este ejemplo debe garantizar que se produce una solicitud de interrupción por cada activación de la tecla Rst7. La solución es que la rutina de servicio de interrupción espere 30 ms (duración del rebote). En un µC como el SDA 85 lo usual es que el controlador de teclado suprima en forma automática el rebote de contactos de cada una de las teclas.--------------------------------------------------------------------------------------------------------------org 4000h lxi sp.--------------------------------------------------------------------------------------------------------------. dirección de rutina UPDDT cont equ addr 0fff9h .Técnicas de gestión de Entrada y Salida 459 Ejemplo 8. • El monitor del SDA 85 tiene en la dirección ROM:003CH un salto a la posición de memoria RAM:0FFB1H. • La subrutina UPDDT (06D3H) presenta en el campo de datos de la pantalla el byte almacenado en la dirección 0FFF9H.0bh . el pulsador Rst 7. Como consecuencia.5. a continuación suprima toda interrupción pendiente y finalmente proceda a incrementar el contador.5.--------------------------------------------------------------------------------------------------------------upddt equ addr 06d3h . habilitar interrupciones .

sin punto decimal lda cont . dos de los cuales son controlados por interrupción.--------------------------------------------------------------------------------------------------------------.5 .--------------------------------------------------------------------------------------------------------------.e ora d jnz ret30 ret .00h call upddt jmp ocup . Retardo de 30 ms . sin punto decimal .Esperar 30 ms mvi a.--------------------------------------------------------------------------------------------------------------org 0ffb1h jmp rst7.--------------------------------------------------------------------------------------------------------------.Suprimir interrupciones no deseadas sim . el contador se incrementará por cuatro cada vez que se pulse la tecla Rst7. Estos tópicos se tratan más adelante.0 sta cont mvi b. Eliminar rebote de tecla Rst7.5 ret . presentar contador call upddt rim ei .--------------------------------------------------------------------------------------------------------------rst7.5 .Desenmascarar RST7. contador se inicia en vero . Las interrupciones normalmente están asociadas al funcionamiento de circuitos de control de tiempo o temporizadores y en casos donde el µP intercambia datos con un periférico o con otro procesador.0bh sim . cuenta en decimal sta cont . contador al acumulador inr a .--------------------------------------------------------------------------------------------------------------.Limpiando el FF RST 7.--------------------------------------------------------------------------------------------------------------ret30ms: lxi d. esperar por interrupción .Técnicas de gestión de Entrada y Salida 460 ocup: mvi a.5 . Vector de interrupción RST 7.--------------------------------------------------------------------------------------------------------------- Si el efecto de contactos no es eliminado. rehabilitar interrupciones ret .00h .10h . .0deah ret30: dcx d mov a. Suprimir rebote mvi b.--------------------------------------------------------------------------------------------------------------rebot: call ret30ms . Subrutina de servicio de interrupción. .5: call rebot . Para finalizar el capítulo se presenta un ejemplo que involucra tres eventos. presentar contador en campo de datos .5 mvi a. incrementar contador daa .5.

.26 La tecla Rst 7.8.Técnicas de gestión de Entrada y Salida 461 Fig.5 se presionó treinta y seis veces.

3.Formato del reloj de 24 horas.5. Tecleando de nuevo <END> se presenta la nueva hora. 2. .27. El funcionamiento del programa debe ser como se indica a continuación: 1.Técnicas de gestión de Entrada y Salida 462 Ejemplo 8. Pero el simulador no permite aplicar tal señal a la entrada RST 6. Pulsando la tecla <RST7. El reloj presentará continuamente la hora del día en un formato de 24 horas. Pulsando la tecla <END> se modifican los minutos. Esto es que debe presentar la hora del día en su pantalla de acuerdo con el formato de la figura 8. Fig.5> del teclado del microcomputador se genera una interrupción que permite ajustar la hora como se indica.8. al estar conectada a una tecla con efecto de rebote. Como base de tiempo se usará una rutina de retardo de 1 segundo.6 El microcomputador SDA 85 del simulador 8085 Virtual Kit debe ser convertido en un reloj de tiempo real. para generar el retardo base de 1 segundo. 4. En la práctica se prefiere aplicar la señal de un oscilador externo de frecuencia estable a una de las entradas de interrupción.27.

4. Si (A)=0 se usa el campo de direcciones. Cada vez que transcurre un segundo. Espera la pulsación de una tecla y retorna en el A el código de la tecla. .Rutinas de monitor del SDA 85.5 se muestran en las figuras 8. El programa usa tres contadores en memoria para presentar la hora.28 y 8. Cuando SEG alcance 60. se pone en cero y se reinicia la cuenta. Una interrupción RST 7. Si (B)=1 sin punto decimal.5 ejecutará una rutina de servicio que permite modificar las horas y los minutos.5. Esta rutina debe desenmascarar la entrada RST 5.29 y el listado del código a continuación. Si (B)=0 se muestra el punto decimal. El vector de RST7. El registro B controla el punto decimal. minutos y segundos. se pone a cero y se suma uno al contador de minutos (MIN) y cuando MIN llegue a 60. Tabla.Técnicas de gestión de Entrada y Salida 463 Para escribir el programa de reloj digital se usan las rutinas de usuario mostradas en la tabla 8.5 debe ser desenmascarada. se incrementa el primer contador (SEG).4. Para simplificar el programa las posiciones de memoria que se usan como contadores son: MIN HOR SEG 0FFF7H 0FFF8H 0FFF9H Observe que SEG corresponde a la posición cuyo contenido UPDDT presenta en el campo de datos y MIN y HOR son las direcciones cuyos bytes UPDAD muestra en el campo de direcciones.5 (003CH) contiene un salto a la posición de memoria RAM: FFB1H. El byte en la posición FFF9H se presenta en el campo de datos de la pantalla.8. La interrupción RST5. Los diagramas de flujo del programa principal y de la rutina de servicio de interrupción RST 7. El contenido de las direcciones de memoria FFF7H y FFF8H se presenta en el campo de direcciones de la pantalla. Si (A)=1 se usa el campo de datos. El registro B controla el punto decimal. Rutina Dirección OUTPUT 05FCH Descripción Presenta en pantalla la cadena de caracteres apuntada por HL. para poder leer el teclado. Cuando HOR indique 24. Aquí se inserta un salto a la rutina de servicio pon_hm. RDKBD 0634H 06BCH UPDAD UPDDT 06D3H El programa ejecutará un programa principal el cual mide y presenta horas. se lleva a cero y se incrementa en uno el contador de horas (HOR).

8.28.Técnicas de gestión de Entrada y Salida 464 Fig. Diagrama de flujo del programa principal .

Técnicas de gestión de Entrada y Salida 465 Fig. .8.5. Rutina de servicio RST 7.29.

apuntar min dcr b jnz inc_min .m . presesentar horas-minutos call ret1s . si menor presentar hh:min:seg mvi m.*************************************************************************** . esperar un segundo mvi b.0 . contador decimal mov m. desenmascarar interrupción RST7. apuntar hora inx h inx h mov a.Técnicas de gestión de Entrada y Salida 466 . actualizar hora cpi 24h .code org 4000h xra a sta seg . cuenta en decimal mov m. habilitar interrupciones call upddt . incrementar minutos inx h . contador para control de seg-min lxi h.*************************************************************************** . si menor presentar hh:min:seg mvi m. inicio en 00:00:00 sta min sta hor inicio: lxi sp.2 . presentar hh:min:seg . 5000h mvi a.0bh .*************************************************************************** .0 .a . actualizar seg/min cpi 60h .m . incrementar hora daa . si mayor hor a cero jmp inicio . comparar con 60 jc inicio .seg . si mayor seg/min a cero dcx h dcx h .a .*************************************************************************** .5 sim ei . cargar en acumulador seg/min anterior inr a . Programa reloj digital . cargar hora anterior en el acumulador inr a . apuntar segundos inc_min: mov a. presentar segundos call updad .*************************************************************************** output rdkbd updad upddt seg: hor: min: equ equ equ equ equ equ equ addr addr addr addr addr addr addr 5fch 634h 6bch 6d3h 0fff9h 0fff8h 0fff7h . Programa principal . comparar con 24 jc inicio . incrementar seg/min daa .

Rutina de servicio RST7.a . salvar registros push b push d push h mvi a. si mayor o igual modificar hora sta hor . presentar mensaje Minu xra a . si mayor o igual modificar minutos sta min . en registro B última entrada desde teclado lda seg .0eh . retornar con nuevo valor de Hora/Minuto en A . desplazar 4 bits a la izquierda add a add a add a ora b . Eliminando interrupciones pendientes pop h . en campo call output .*************************************************************************** . presentar Hora/Minuto en campo de datos noend: call rdkbd . comparar con tecla <END> jz listo .Técnicas de gestión de Entrada y Salida 467 . cargar hora anterior en acumulador may24: call hm . si menor actualizar hora lxi h.5. de direcciones lda hor . si es decimal: dar formato de dos dígitos cpi 10h .*************************************************************************** hm: sta seg call upddt .desenmascarar RST5. leer teclado form_2d: mov b. combinar con última entrada desde teclado jmp hm . comparar con 60 jnc may60 .*************************************************************************** . . determinar si valor es decimal jc form_2d . modificar hora cpi 24h . se suprime efecto del rebote sim . no es <END>. presentar mensaje HorA xra a . al acumulador valor anterior de hor/min add a . leer teclado cpi 0ah .*************************************************************************** pon_hm: push psw . si menor actualizar minutos xra a .msj_h . cargar minuto anterior en acumulador may60: call hm . de direcciones lda min . no es decimal. empezar en cero segundos sta seg mvi a.10h . próximo dígito listo: lda seg . Modifica horas/minutos .msj_m . modificar minuto cpi 60h . es <END>. cargar valor en campo de datos en A jmp noend . en campo call output .5 (RDKBD) sim lxi h. comparar con 24 jnc may24 . recuperar registros pop d pop b pop psw ei ret .

A db 25 . Rutina de retardo de 1 segundo .*************************************************************************** ret1s: push b push d push psw mvi b.Técnicas de gestión de Entrada y Salida 468 ret . n es el número de la rutina de monitor .09aeah ret1: dcx d mov a.u db 26 .i db 24 .*************************************************************************** . Mensajes . salto a rutina de servicio El programa anterior fue simulado usando el 8085 Virtual Kit y funcionó como se esperaba.M .31 y se aplica a la entrada de interrupción RST6. Las rutinas de usuario se ejecutan usando la secuencia de código: mvi a.5 . Otra solución para el ejemplo del reloj es usar una base de tiempo externa.o db 16 .e ora d jnz ret1 dcr b jnz ret2 pop psw pop d pop b ret .*************************************************************************** msj_h: db 10 . El código para ésta versión del reloj fue escrito para el microcomputador real MPR-85 PLUS.n rst 7 .*************************************************************************** . Vector de interrupción RST7.r db 27 . La onda seno es rectificada y aplicada a un disparador de Schmitt obteniéndose una señal de variación rápida. Este µC es una tarjeta de desarrollo de bajo costo pero de gran utilidad.3 ret2: lxi d. frecuencia 60 Hz y nivel TTL. debido a las dificultades presentes para la simulación.*************************************************************************** org 0ffb1h jmp pon_hm . La señal maestra puede también derivarse de la red de 60 Hz como ilustra el circuito de la figura 8.n db 29 .*************************************************************************** .H msj_m: db 28 . El circuito no está aislado de la línea de potencia.5.

El SDA 85 ejecutando el programa de reloj digital.30.8.Técnicas de gestión de Entrada y Salida 469 Fig. .

Esto se logra examinando la entrada SID por medio de la instrucción RIM.Técnicas de gestión de Entrada y Salida 470 Fig. Se usan 4 posiciones consecutivas de memoria como contadores: RED SEG MIN HOR 1/60 segundos minutos horas .5 y SID del 8085A.5.5 es sensible a nivel. L0 L1 L2 L3 L4 L5 9 El contenido del registro par HL o L se presenta en pantalla.8. La salida del circuito se aplica a las entradas RST 6. El número del indicador donde se presentará el carácter lo indica el valor en el registro B. C=(11) HL en campo de direcciones con punto decimal Espera la pulsación de una tecla y retorna en el A la posición de la tecla. C=(10) L en campo de datos con punto decimal C=(01) HL en campo de direcciones. Para escribir el programa de reloj para el MPR-85 PLUS se usan las rutinas de usuario mostradas en la tabla 8.5. Tabla. la subrutina de servicio espera que el pulso de solicitud conmute a nivel bajo antes de habilitar las interrupciones y retornar desde la rutina de servicio a esta entrada. Rutina Descripción Presenta en pantalla el caracter cuyo código de 7segmentos esté cargado en el registro C. C=(00) L en campo de datos. 10 12 Debido a que la entrada RST 6.8.31.Rutinas de monitor del MPR-85 PLUS.

5 se incrementa el primer contador (RED) y este se usa para dividir la frecuencia de la red por 60. La interrupciones generan un salto al área de memoria 4000H-40FFH. de modo que cuando RED llegue 60 se incremente en 1 el contador de segundos (SEG).b ani 1 jnz camp_dat mvi b.0 mvi d. El vector de RST7.-------------------------------------------.-------------------------------------------escrb_cad: push b push d push psw mov a.b cmp d jnz escr pop psw pop d pop b ret camp_dat: escr: Del manual de usuario del MPR-85 se extrajeron los códigos de los caracteres a presentar.5 (003CH) provee un salto a la dirección de memoria RAM: 4006H. desde donde se transfiere el control del programa a salto a la rutina de servicio pon_hm..5 (0034H) contiene un salto a la RAM: 4004H. en el campo de direcciones y si B = (01).6 mov c. aquí se inserta un salto a la rutina de servicio medir.m mvi a. Para simplificar el código se escribe una rutina escrb_cad. estos son: A 77H n 54H H 76H O 3FH I 13H r 50H M 37H U 3EH . la cual presenta en pantalla la cadena de caracteres apuntada por el registro par HL: si B = (00). El programa se carga en la RAM de usuario a partir de la dirección 6002H. la cual está reservada por el programa monitor El vector de RST6. El listado de la rutina se muestra a continuación: .4 mvi d.Técnicas de gestión de Entrada y Salida 471 Cada vez que se ejecuta la subrutina de la interrupción RST6.9 rst 7 inx h inr b mov a. iniciándose la cuenta.4 jmp escr mvi b. en el campo de datos. Rutina ESCRB_CAD .

1 . seg y min lxi h.Técnicas de gestión de Entrada y Salida 472 El programa del reloj digital es el siguiente: . Apuntar a contador red seguir: mov a. Letra M n equ 54h .0ah rst 7 lhld min .************************************************************************* .************************************************************************* .************************************************************************* . Tecla (↓) ¿A equ 77h . Cargar en A: red/seg/min inr a . Incrementar contador daa .************************************************************************* . Letra O (cero) r equ 50h . Salvar registros push d push b push psw mvi b.5 para ajustar hor/min . Vectores de interrupción .************************************************************************* medir: push h . Actualizar: red. Presentar en campo de direcciones mvi a. min cpi 60h . Rutina de servicio RST6.0ah rst 7 jmp inicio .red . Se presentan segundos en campo de datos mvi a. Letra I M equ 37h . Programa principal . A rutina de servicio RST7. seg. Letra n 0 equ 3fH . Letra A H equ 76h .************************************************************************* . Se desenmascaran las interrupciones sim ei . Se repite el mismo lazo para red.************************************************************************* org 6002h inicio: lxi sp.************************************************************************* org 4004 h jmp medir .a .6500h mvi a. Programa reloj digital para MPR-85 PLUS . Letra H I equ 13h . salto a rutina de servicio para medir tiempo org 4006 h jmp pon_hm . Letra U . cargar en minutos en L y horas en H mvi c.m . Cuenta en decimal mov m. Se habilitan las interrupciones phm: lhld seg .************************************************************************* flecha equ . Presentar hh:mm:ss .5 . Comparar con 60 .0 . Letra r U equ 3eh . A registro L contador de segundos mvi c.************************************************************************* .3 .8 .

Si llego a 60. Recuperar registros pop b pop d pop h ei . Almacén temporal .0 .5 sea cero ana a . Comparar con 24 jc sal . Comparar hora con 24 jnc may24 .************************************************************************* . Contador hor al acumulador may24: call hm .0 . Esperar que RST6.msj_h . Apuntar contador siguiente dcr b . Si es 60. Rutina de servicio RST7.m . actualizar hora lxi h. comparar con 60 jnc may60 . Habilitar interrupciones ret .a . Salvar registros push b push d push h mvi a. Acumulador a cero . Se usará campo de direcciones call escrb_cad . incrementar hora daa . Se enmascaran las interrupciones sim lxi h. Contador de segundos min: db 0 . Los contadores se inician en cero red: db 0 . Es cero. Decrementar contador de lazo jnz seguir . cargar cero en hora sal: rim . modificar minutos sta min . Es menor. Es mayor. Contador min al acumulador may60: call hm . Apuntar a mensaje MinU mvi b.5 . cargar 0 en: red/seg/min inx h . Contador de horas temp: ds 1 . al A contador de horas inr a . Se usará campo de direcciones call escrb_cad . Si menor presentar hh:mm:ss mvi m. Si menor presentar hh:mm:ss mvi m. Contador 1/60 seg: db 0 . modificar hora sta hor . Modificar hora cpi 24h . Imprimir mensaje HorA lda hor . Es mayor.Técnicas de gestión de Entrada y Salida 473 jc sal . Cuenta en decimal mov m.msj_m .0 . seguir con:seg/min mov a. Imprimir mensaje MinU lda min . Contador de minutos hor: db 0 .0eh . Modificar minutos cpi 60h .0 . actualizar minutos xra a . habilitar interrupciones jm sal pop psw . Actualizar hora cpi 24h . No es cero. Es menor.************************************************************************* pon_hm: push psw .*************************************************************************** . Apuntar a mensaje HorA mvi b. Retornar .

el uso . Siguiente valor es_flecha: lda temp .i. Habilitar interrupciones ret hm: push h . Recuperar registros pop d pop b pop psw ei . Esperar tecla rst 7 cpi 0ah .r.?A msj_m: db ?M.************************************************************************** msj_h: db ?H. comparar con flecha jz es_flecha .12 . en campo de rst 7 . Es flecha. ni dígito decimal. Es un dígito decimal cpi flecha . Cargar en A hor/min anterior add a . Si la velocidad de transferencia es muy alta.n. Es mayor que 9. Recuperar registros pop b pop h ret . Se gasta menos tiempo en examinar bits de estados y puede eliminar la necesidad de rutinas de retardo. datos esper: mvi a. Insertar nuevo dígito decimal jmp otro . leer teclado men_diez: mov b.0ah .u . Se presentar hor/min mvi a. Contadores red y seg a cero sta seg pop h . Retornar con nueva hor/min en el A . Comparar con diez jc men_diez .Técnicas de gestión de Entrada y Salida 474 sta red . No es flecha. Las rutinas de servicio de interrupción deben tener código extra para asegurar la preservación de los registros y banderas de estado con independencia del momento que ocurra la interrupción. Puede ser complicado establecer cuando una determinada interrupción debe estar habilitada.************************************************************************** . Mensajes .a . listo jmp esper .o.0 . La desventaja principal de las interrupciones es que al ser un evento de naturaleza asincrónica no se puede precisar el momento cuando ocurren. Salvar registros push b push d otro: sta temp . Nueva hor/min al acumulador pop d . lo cual hace que los programas de las aplicaciones sean difíciles de depurar. Salvar hor/min mvi c. El procesador responde en forma rápida a las solicitudes. Preservar ultimo dígito decimal lda temp .************************************************************************* En esta sección se han mostrados las ventajas de la técnica de interrupciones para gestión de entrada y salida. Suprimir dígito de más peso add a add a add a ora b .

aplicando su salida INT a la entrada INTR del µP. La figura 8.2. . El controlador de interrupciones 8259A.32 muestra el diagrama funcional y la distribución de terminales del 8259A. el sistema incluía al menos dos 8259A en cascada para controlar la única entrada de interrupción INTR del procesador. Es posible conectar varios 8259A en cascada para aumentar el número de fuentes de interrupción hasta 64. Hasta los PC diseñados con microprocesadores 80486.2 El controlador de interrupciones 8259A En aplicaciones complejas que requieran el uso de un número de entradas de interrupciones superior a las del procesador. Finalmente. coloca sobre el bus de datos una instrucción CALL dirección. • Genera una señal de interrupción aplicada a la entrada INTR y cuando la salida INTA del µP se activa. Las cuatro funciones más relevantes del controlador son: • Recibe solicitudes de interrupción de 8 fuentes.Técnicas de gestión de Entrada y Salida 475 de interrupciones puede ser ineficiente o imposible de realizar. puede usarse un circuito LSI controlador de interrupciones 8259A. 8. • Pone la máscara a interrupciones por solicitud del programa. en algunos casos puede requerirse circuitos adicionales para el control de las interrupciones.8. cuando un periférico necesita servicio. La otra entrada de interrupción NMI es similar a TRAP. Fig. con la dirección programada por el usuario. A partir del Pentium se incorporó dentro del chip un controlador local de interrupciones APIC (Advanced Programmable Interrupt Controller) compatible con el 8259A.32. el cual se encarga de administrar hasta ocho líneas de solicitudes de interrupción e informar al procesador. • Asigna las prioridades y controla la cola de solicitudes simultáneas.

El controlador se conecta al puerto 40H y la entrada SP/ EN se lleva a nivel alto para indicar que el dispositivo es un maestro. Se activa a nivel alto cuando se realiza una solicitud válida de interrupción. El ISR almacena todos los niveles de interrupción que están siendo atendidos. Simultáneamente el bit correspondiente del IRR es llevado a cero. • Si es procedente el 8259A genera una señal activa en alto en la salida INT para interrumpir al µP. se conmuta la entrada de cero a uno y se mantiene en uno hasta cuando se reconozca la solicitud. activando el bit correspondiente en el registro de solicitud de interrupción IRR (Interrupt Request Register). un cero en esta entrada autoriza al 8259A para aceptar comandos desde el RD D0-D7 CAS0-CAS2 Cuando CS está activo. puede ser usado como salida buffers es una entrada SP/ EN EN para habilitar los buffers. Cuando se usa el modo sin SP de identificación de maestro ( SP =1) o de esclavo ( SP =0). información de estados y los vectores de interrupción.Técnicas de gestión de Entrada y Salida 476 DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8259A VCC GND +5V Tierra Un nivel bajo en este terminal permite la comunicación entre el µP y el 8259A. También. Los pasos de la secuencia de interrupción son los siguientes: • Uno o varias de las líneas IR0-7 conmutan a nivel alto. Líneas de cascada que permiten controlar una estructura multinivel de 8259s. CS . Es el bus de datos bidireccional por medio del cual se transfieren comandos. Este registro almacena todos los niveles de interrupción que han solicitado servicio. El 8259A se conecta fácilmente a un sistema 8085A como ilustra la figura 8. En el modo de disparo por nivel sólo se requiere mantener un nivel alto en la línea IR. Usualmente se conecta a la salida A0 del 8085A. Cuando µP. • Al recibir el pulso INTA . Son salidas para el dispositivo maestro y entradas para los esclavos. INT IR0-IR7 INTA A0 Salida usada para interrumpir al µP. En el modo de disparo por flanco. Interconexión con el sistema 8085A. Habilita al 8259ª para cargar en el bus de datos el vector de interrupción por medio de una secuencia de pulsos En conjunto con las entradas INTA suministrados por el µP. Entrada de reconocimiento de interrupción. Son líneas de solicitudes de interrupción. el bit de más alta prioridad del registro ISR (In Service Register) es puesto. Terminal con doble función. un cero en esta entrada habilita al 8259A para colocar información de estado en el bus de datos del sistema. • El CPU reconoce la solicitud y activa la salida INTA . CS WR CS está activo. • La instrucción CALL libera dos pulsos INTA adicionales. WR y RD conforman un código que permite al µP escribir comandos y leer información de estado de los registros del controlador. Debe conectarse a la entrada de interrupción del CPU. el primero de los cuales causa que el controlador coloque en el bus de datos el byte menos significativo de la .33. Cuando se usa en sistemas grandes que requieren el uso de buffers en el bus de datos. el 8259A carga en el bus de datos el código de una instrucción CALL dirección.

8. Interconexión de un controlador de interrupciones 8259A con el µP 8085A. Fig.33. Direcciones de las rutinas de servicio El 8259A suministra la dirección de la rutina de servicio sincronizados por los pulsos INTA generados por el µP. como se expone a continuación: • Primer pulso INTA : El código de operación CDH de la instrucción CALL dirección es cargado sobre el bus de datos.34. .Técnicas de gestión de Entrada y Salida 477 dirección preprogramada de la rutina de servicio de interrupción. El segundo INTA permite la carga de los ocho bits de orden alto de la dirección de la RSI.8. El contenido de AD0-7 será el siguiente. En caso contrario. AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 1 1 0 0 1 1 0 1 Fig. el bit del ISR permanecerá en uno hasta cuando un comando EOI sea ejecutado al final de la secuencia de interrupción. • Con esto se completa la carga de los tres bytes de la instrucción CALL dirección. el bit ISR es cargado con cero al final del tercer pulso INTA . Si el controlador funciona en el modo de fin automático de interrupción (AEOI). Primer byte del vector de interrupción.

Con nueve chips se arma una estructura de 64 . A6-A7 son programados por el usuario mientras que A0-A5 son implantados por el 8259A. AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 A15 A14 A13 A12 A11 A10 A9 A8 Fig. Cuando el intervalo es 8. Segundo byte del vector de interrupción El número de bytes de espaciamiento entre los vectores de interrupción puede ser seleccionado por programa entre 4 u 8.Técnicas de gestión de Entrada y Salida 478 • Segundo pulso INTA : Durante este evento se coloca en el bus de datos los ocho bits de menos peso de la rutina de servicio.40 muestra los bits a programar del byte bajo de la dirección de la RSI. Si el intervalo seleccionado es de 4.8.35. • Tercer pulso INTA : El byte de orden alto de la dirección de la RSI se carga en el bus de datos. Este byte es programado previamente por el usuario en la secuencia de inicio. Los ocho niveles de interrupción generarán CALLs a 8 posiciones de memoria igualmente espaciadas. los bits de dirección A5-A7 son programados por el usuario mientras que A0-A4 son insertados por el controlador.36 Tercer byte del vector de interrupción. Fig.8. Varios controladores 8259A pueden conectarse en cascada para aumentar el número de fuentes de interrupción.37. De acuerdo con el intervalo seleccionado. El diagrama de tiempos de la secuencia de INTA se muestra en la figura 8. La figura 8.

Si los 8259s están correctamente programados.Técnicas de gestión de Entrada y Salida 479 fuentes de interrupción. De este modo cualquier petición de interrupción proveniente desde un esclavo es primero notificada al maestro. el cual se encarga de iniciar la secuencia de interrupción. por defecto. . el 8259A entra. las cuales consisten de una secuencia de 2 a 4 bytes que se cargan en el dispositivo bajo la sincronización de WR . el 8259A debe ser programado antes de ser utilizado. durante el primer pulso el maestro debe colocar el código de operación la instrucción CALL en el bus de datos y depositar en las líneas C0-C2 la identificación del esclavo que realizó la solicitud de interrupción. En este caso la salida INT del maestro se conecta a la entrada INTR del µP y las salidas INT de cada esclavo se aplican a entradas IR específicas del maestro. Fig. Un nuevo modo de operación puede asignarse al controlador en funcionamiento por medio de las palabras de órdenes de operación OCWs (Operacional Command Words).37 La señal INTA sincroniza la carga sobre el bus de datos de la instrucción CALL dir Programación del 8259A Al contrario de otros dispositivos LSI de E/S. Estos modos son: 1.8. Esto se logra usando las palabras de órdenes de inicio ICWs (Initialization Command Words). Una vez inicializado por las ICWS. Modo completamente jerarquizado: A IR0 se la asigna la mayor prioridad y a IR7. la menor. El control es tomado entonces por el esclavo. en operación en un modo denominado completamente jerarquizado en el cual se asigna la mayor prioridad a la entrada IR0 y menor prioridad a IR7. el cual se encarga de cargar en el bus de datos el vector de interrupción correspondiente. Este esquema de prioridades alcanza a los chips conectados en cascada.

En lugar un puerto de estado que puede ser consultado proporciona a una indicación de cual interrupción ha ocurrido.8. 4. Modo con prioridad igual rotante: Todos los dispositivos tienen la misma prioridad.Técnicas de gestión de Entrada y Salida 480 2. 5. Palabras ICW1 e ICW2 Cuando una orden es dada al controlador con A0 igual cero y D4 en uno.38 Formato de ICW1 e ICW2. a la interrupción en ejecución se le asigna la menor prioridad una vez culminada la ejecución de su RSI. Modo con prioridad especificada rotante: La prioridad puede ser asignada una vez ejecutada la RSI. .38. 3. Las dos primeras ICW1 – ICW2 son obligatorias mientras que las otras son opcionales. Palabras de órdenes de inicio En la figura 8.39 se presentan los formatos de las cuatro palabras de órdenes de inicio. se interpreta como ICW1. Modo de consulta: En este modo la línea de salida INT no se utiliza. como ilustra la figura 8. Fig. Modo especial de máscara: Permite que una interrupción de prioridad más baja interrumpa una interrupción de una prioridad más alta 6. la cual arranca la secuencia de inicio. Modo básico de máscara: Cualquiera de las ocho entradas IR pueden ser enmascaradas.

39 Formatos de palabra de los comandos de inicialización.8. .Técnicas de gestión de Entrada y Salida 481 Fig.

ID0 = 1 para establecer que este esclavo está conectado a la entrada IR5 del maestro. Esta palabra permite seleccionar varios modos de operación. ID2 = 1. existe un solo 8259A y no será necesario programar la palabra de inicio ICW3. en caso contrario debe ir a 1. La función de los bits de ICW3 varía si el controlador a programar es el maestro o un esclavo. los bits ID0-2 identifican al esclavo. Si un esclavo se conecta a la entrada IR5. entonces el bit S5 debe ser puesto a 1. porque el terminal SP / EN es llevado a uno o en el modo con acoplador cuando M/S = 1 en ICW4. Para el ejemplo anterior. Palabra ICW3 Es aceptada cuando existe más de un controlador en la estructura de interrupción.Técnicas de gestión de Entrada y Salida 482 El bit ADI selecciona el espaciamiento entre las instrucciones CALL generadas por cada solicitud de interrupción. Si el dispositivo es un maestro. la cual define el modo de cascada cuando SNLG es 0. La función de los bits son las siguientes: . porque el terminal SP / EN es llevado a 0 en el modo con acoplador cuando M/S = 0 en ICW4. Si el dispositivo es un esclavo. LTIM en 1 deshabilita la lógica de detección de flanco y las entradas IR serán disparadas por nivel. lo cual significa que fue programado en el modo cascada (ICW1. Un valor de 1 selecciona un intervalo de cuatro posiciones de memoria y un valor 0 de ocho localizaciones. el 8259A puede ser usado en una estructura de un controlador operando en el modo completamente jerarquizado. Los bits A5-7 fijan el valor del byte bajo del vector de interrupción según indica la tabla de la figura 8. Palabra ICW4 Procede si el bit IC4 de ICW1 fue programado como 1. Ejemplo: ICW1 = 16H = ICW2 = 10H = 00010110 00010000 Vectores de interrupción a partir de 1000H (IR0). Si SNGL está en 1. ID1 = 0. Un solo chip Sin ICW4. Después de programar esta secuencia. El byte alto de la dirección de salto A8-15 es programado por el usuario por medio de ICW2. SNGL es 0). Disparo por flanco. los bits S0-7 permiten indicar cuales entradas IR del maestro tiene salidas INT de esclavos conectadas a éstas. El bit IC4 de ICW1 se pone a 0 cuando no es necesario usar ICW4.35. Intervalo de 4. la cual se aplica con A0 igual a 1.

En ese caso el terminal SP / EN se usa para habilitar los acopladores y M/S se usa para establecer cuando el controlador es un maestro o un esclavo. esta será procesada. M/S: BUF: Si este bit es puesto a 1 se programa el modo con acoplador y el terminal SP / EN se usa para habilitar los acopladores bidireccionales. Cuando es puesto a 0. Si Mi es cero el canal IRi es habilitada. el estado de este bit no es considerado. Si no se programa el modo con acoplador. De modo que la petición de mayor prioridad no será atendida hasta que el bit ISR respectivo sea puesto a cero por un comando EOI ejecutado al final de la RSI de menor prioridad. La figura 8. En 1 selecciona el modo MCS-86-88. En cualquier momento este modo puede ser cambiado por medio de tres OCWs. Palabra OCW1 Se usa para activar/desactivar los bits de máscaras del registro de máscara de interrupción IMR. si un esclavo recibe una solicitud de mayor prioridad que la atendida. Cuando está en 1 selecciona el modo de fin automático de interrupción. un comando EOI (End Of Interrupt) debe ejecutarse al final de la RSI. Esto se debe a que el bit ISR de la interrupción servida está en 1. Si por el contrario. Se usa en conjunto con el modo con acoplador. Estos son comandos aplicados con palabras OWCs para notificar al 8259A la culminación de la rutina de servicio de interrupción. estará listo para operación en el modo completamente jerarquizado. el 8259A opera como maestro y como esclavo cuando M/S es 0. Cuando M/S es 1. . si es 0 este modo no es seleccionado. En el caso que no se use ICW4 también SP / EN define operación como maestro o esclavo.Técnicas de gestión de Entrada y Salida 483 µPM: AEOI: Es puesto a 0 para uso en sistemas 80/85. Si Mi es 1. Así. BUF es puesto a 0 no se selecciona el modo con acoplador y SP / EN establece si el dispositivo opera como maestro o esclavo. SFNM: Permite tener una verdadera estructura completamente jerarquizada entre las entradas IR de los esclavos cuando se opera en cascada. Este modo se utiliza en sistemas grandes donde se requiere acopladores bidireccionales para el bus de datos. ignorándose toda solicitud de igual o mayor prioridad. Usando el modo especial completamente jerarquizado el maestro solo ignorará solicitudes de menor prioridad que la que esté en servicio y responderá a solicitudes de igual o mayor prioridad.40 muestra los formatos de las palabras OCWs disponibles. Si este bit es 1 se selecciona un modo especial completamente jerarquizado. Palabras de órdenes de operación Luego que el 8259A es iniciado por la secuencia de ICWs. Sólo el maestro deberá ser programado en este modo. la entrada IR correspondiente es deshabilitada. está no será reconocida por el maestro. Los bits Mi de OCW1 se usan para controlar la máscara de las entradas IR. La necesidad de este modo especial se debe a que si un esclavo recibe una interrupción de mayor prioridad que aquella que está siendo atendida (generada a través del mismo esclavo).

Técnicas de gestión de Entrada y Salida 484 Fig. .8.40 Formatos de palabra de los comandos de operación.

. Si R está en 1.8. Se usa para toda orden de final de interrupción (excepto el modo AEOI). el nivel de interrupción (0-7) para la operación seleccionada por R. AEOI) se seleccionan usando una combinación de los bits de OCW2. SL y EOI las operaciones de fin e interrupción.Técnicas de gestión de Entrada y Salida 485 Fig.8. Fig. Cuando es 1. Comandos asociados y las modalidades de estas operaciones (exceptuando ICW4. Especifica un nivel de interrupción para una operación determinada. no se ejecutará una orden de fin de interrupción. rotación automática y rotación específica.8. los bits L0-2 son deshabilitados.. SL y EOI. cuando el bit SL está en 1.41 Formato de OCW1. Cuando está en 1.42 Formato de OCW2. Controla las operaciones de rotación del 8259A.43 Formato de OCW3. una forma del comando de fin de interrupción será ejecutado dependiendo del estado de R y SL. una forma de rotación de prioridad será ejecutada dependiendo del estado de los bits SL y EOI. Palabra OCW2 Permitir definir por medio de los bits R. La definición de los bits de OCW2 son las siguientes: L0-L2: EOI: Especifican. SL: R: Palabra OCW3 Es usada para determinar el estado del proceso de interrupción y para seleccionar el modo especial de enmascaramiento. los bits L0-2 son habilitados y la operación seleccionada por los bits EOI y R será ejecutada sobre el nivel de interrupción indicado. Si R es cero no se ejecuta la rotación. La función de cada bit de OWC3 se indica a continuación: Fig. Si EOI es 0. Cuando SL es 0.

Una petición de mayor prioridad generará una interrupción y la ejecución de la rutina de servicio asociada si se ha ejecutado una instrucción EI en la RSI que estaba siendo procesada antes de ocurrir la interrupción de mayor prioridad. Cuando la solicitud en IR5 es reconocida. selecciona el modo especial de máscara. La ins- . Si es 0. el bit correspondiente del registro ISR es activado para señalar la rutina en servicio. Este bit permanecerá activado hasta cuando un comando EOI de fin de interrupción sea ejecutado. El servicio al dispositivo es realizado por programa por medio de un comando de consulta. si está en 0 no lo selecciona. Mientras el bit del ISR esté habilitado. RR: P: SMM: ESMM: Habilita (cuando está en 1) o deshabilita (cuando es 0) al bit EMM. solicitudes de servicio de igual o menor prioridad no serán atendidas. Cuando es puesto a 1 indica que el registro comando indicado por el bit RIS se va a leer. Si SMM está en 1. El estado de SMM sólo se considera si el bit ESMM está en 1. Si las interrupciones están habilitadas se ejecutará la rutina de servicio RSI5.Técnicas de gestión de Entrada y Salida 486 RIS: Se usa para especificar el registro comando a leer entre el ISR (cuando RIS está en 1) y el IRR (cuando RIS es 0). El estado del bit RIS se considera si el bit RR es 1. la cual será reconocida después de la ejecución de EI en la rutina RSI5. Al reconocerse la petición en IR4 se activara además ISR4. Las prioridades de las ocho entradas IR son asignadas desde la más alta a IR0 hasta la más baja a IR7. Modo completamente jerarquizado Este es el modo de operación en el cual entra por defecto el 8259A después de la secuencia de inicio programada usando las ICWs. Además. no se leerá el registro comando. generará una interrupción en la línea INTR. Un comando EOI al final de RSI4 deberá desactivar el bit ISR4 para notificar al controlador que la rutina servida ha culminado. Cuando una interrupción es reconocida. debido a que ninguna de las dos rutinas de servicio se ha completado. Para operar en el modo de consulta una palabra OCW3 deberá ser escrita previo a cada lectura Se usa para habilitar el modo especial de máscara. Durante la ejecución de RSI5 se produce una solicitud en la entrada IR4 y se mantiene hasta ser reconocida. Para completar la presentación del modo de programación se describen algunos modos asociados con las OWCs. Como IR4 tiene mayor prioridad que IR5. Considere que en el modo totalmente jerarquizado ocurre una interrupción en la entrada IR5 durante la ejecución del programa principal. En el modo de consulta el CPU deshabilita su entrada de interrupción. el bit ISR5 es activado. en el cual se habilita al siguiente pulso de RD (por medio de una instrucción IN puerto) para leer el valor BCD de la solicitud de mayor prioridad y poner a 1 el bit ISR correspondiente. Un nivel 1 en este bit ejecuta un comando de consulta. la solicitud de mayor prioridad es determinada desde el IRR y su rutina de servicio es ejecutada.

Esta forma de operación indica que en el modo totalmente jerárquico. El comando EOI no específico sólo debe ser usado cuando el último nivel reconocido y servido sea el de mayor prioridad. Fin de interrupción Al completarse una RSI. un EOI no específico puede desactivar el bit ISR incorrecto. Esto se realiza con un seguimiento de cuales niveles de interrupción están en proceso y su prioridad relativa. Comando EOI no especifico: Con este comando el programa indica al 8259A cuando la rutina de servicio ha culminado sin especificar el nivel de de la interrupción. Por ejemplo. 2. Ejemplo: OCW2 = 3xH = 0 0 1 1 0 L2 L1 L0 . este comando notifica cuando la RSI de un nivel determinado ha culminado. Comando EOI especifico. Es decir. Existen tres tipos de comandos EOI: 1. Modo EOI automático.Técnicas de gestión de Entrada y Salida 487 trucción final RET en RSI4 transfiere el control del programa a la rutina RSI5. De modo que si se opera en el modo totalmente jerárquico el comando EOI no específico puede ser utilizado. el cual será desactivado por el comando EOI al final de RSI5. si la rutina RSI en ejecución cambia las prioridades de los niveles de interrupción y existen otras RSI atendidas. En este momento el único bit del registro ISR que permanece activado es el ISR4. cuya instrucción RET retornará el programa al programa principal. Esta orden se usa en situaciones cuando el controlador no puede determinar el bit ISR que debe ser borrado. el 8259A debe ser notificado para que actualice el registro ISR. Ejemplo: OCW2 = 20H = 0 0 1 0 0 0 0 0 Comando EOI especifico: Contrario al anterior. Cuando el 8259A recibe este comando desactiva el bit ISR de mayor prioridad para indicar la finalización de la rutina de mayor prioridad entre las que están siendo atendidas. el más reciente nivel reconocido y atendido siempre es el de mayor prioridad. Comando EOI no especifico. El controlador deberá determinar el nivel de la interrupción y desactivará el bit ISR correspondiente. este comando indica el bit del registro ISR que debe ser desactivado. 3.

no se le dará servicio de nuevo hasta cuando. Después que un dispositivo es atendido. Considere que el bit ISR de la rutina en servicio es desactivado inmediatamente después de su reconocimiento de modo que no que da indicación en el ISR de cual RSI está en ejecución. entonces IRi+1 será la de mayor prioridad. Las prioridades de los otros IR son rotadas para ajustarse al modo completamente jerarquizado con base en la prioridad más baja que fue asignada. Si en este momento ocurre una interrupción. La programación de este modo elimina la necesidad de que el programa notifique la culminación de la rutina servida. Rotar en comando EOI no específico: Cuando este modo es programado el bit ISR de más prioridad es desactivado. al resto de igual prioridad. hayan sido asistidos. se operará en el modo AEOI. Se puede entrar en este modo fijando en la palabra OCW2 los bits R SL EOI = 1 0 0 y salir del modo con R SL EOI = 01 0 0. Esto se logra asignándole la menor prioridad al último periférico atendido. Existen dos formas de rotación automático de acuerdo con su combinación con el comando EOI. El comando poner prioridad se programa usando OCW2 por medio de los bits R SL EOI sobre el nivel indicado por L2 L1 L0. está será atendida independientemente de su prioridad.Técnicas de gestión de Entrada y Salida 488 Modo EOI automático: Cuando AEOI e 1 en ICW4. Si están en servicio las rutinas RSI5 (prioridad 5) y RS3 (prioridad 3) y en RS3 se ejecuta un comando rotar en EOI no especifico entonces el bit ISR3 es desactivado y a IR3 se le asigna la prioridad más baja quedando ISR4 como el nivel de mayor prioridad. como lo hace un comando EOI no especifico. Rotar en modo EOI automático: Es similar al anterior. Rotación específica (Prioridad específica) El programa puede modificar las prioridades asignando la más baja. En su lugar el controlador ejecuta un comando EOI no específico en el flanco de subida del tercer pulso de la señal INTA (modo 80/85). en el peor caso. Rotación automática-Prioridad igual: Este modo es útil en aplicaciones donde los periféricos atendidos tienen la igual prioridad. con la diferencia que la rotación de prioridad se realiza de manera automática pasado el tercer pulso de INTA (modo 80/85) de una secuencia de interrupción. estas son: Rotar en comando EOI no específico y Rotar en modo EOI automático. . y al nivel IR se le asigna la menor prioridad. Este comando sólo debe usarse cuando no se requiere una estructura multinivel jerarquizada. Las restantes se asignarán automáticamente: si IRi es la de menor prioridad.

palabra de orden de inicio . . modo totalmente jerarquizado ei . Escribir ICW1 mvi a.---------------------------------------------------------------------------------------------------------------lxi sp. continúa programa principal . Escribir ICW2 ret .---------------------------------------------------------------------------------------------------------------. . programar secuencia de inicio del 8259. ICW2 y OCW2. . . . . puerto del 8259A con A0=0 p8259_A0_1 equ 41H .tope_pila . .7 . ICW1: A7. icw2 out p8259_A0_1 . Comando EOI no especifico . .---------------------------------------------------------------------------------------------------------------inic_8259: mvi a.---------------------------------------------------------------------------------------------------------------- .33. Programa principal . pila en RWM call inic_8259 . icw1 out p8259_A0_0 .A5=0. ICW2: A15-A8=10H. Deben usarse las palabras ICW1. disparo por flanco. . Rutina de inicialización del 8259A . Si se desea modificar loa prioridad durante un comando EOI se puede usar el comando rotar en comando EOI específico: Ejemplo: OCW2 = 7xH = 0 1 1 1 0 L2 L1 L0 Ejemplo 8.---------------------------------------------------------------------------------------------------------------. puerto del 8259A con A0=1 icw1 equ 16h .Técnicas de gestión de Entrada y Salida 489 Ejemplo: OCW2 = 6xH = 0 1 1 0 0 L2 L1 L0 Esta horma es independiente del comando EOI también seleccionado por OCW2. Dirección IR0=1000H ocw2 equ 20h .---------------------------------------------------------------------------------------------------------------p8259_A0_0 equ 40H .A6. El sistema se interconecta como muestra la figura 8.7 Escribir el código de inicio y la tabla de saltos (inicio en 1000H) de una estructura con un controlador 8259A para ocho niveles de interrupción.---------------------------------------------------------------------------------------------------------------. Ejemplo 8. un solo chip y sin ICW4 icw2 equ 10h . intervalo de 4.

.Técnicas de gestión de Entrada y Salida 490 Fig.8.44 Cascada de 8259As.

Retornar desde interrupción .. La estructura funciona por defecto en el modo completamente jerarquizado de modo que se utiliza un EOI no específico para indicar el fin de la . Rutina RSI0 .---------------------------------------------------------------------------------------------------------------RSI0: push . Programar EOI no específico pop . Restaurar registros pop .Tabla de vectores de interrupción . . Se escribe una rutina para cada RSI . ret . .---------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------.. . ocupando 32 bytes de memoria. ei .Técnicas de gestión de Entrada y Salida 491 . . Preservar registros push ..---------------------------------------------------------------------------------------------------------------. . rehabilitar interrupciones mvi a. --------------------------------------------------------------------------------------------------------------org 1000h jmp RSI0 nop jmp RSI1 nop jmp RSI2 nop jmp RSI3 nop jmp RSI4 nop jmp RSI5 nop jmp RSI6 nop jmp RSI7 nop . salto a RSI de IR0 El 8259A se programa para que el vector de interrupción de IR0 esté en la dirección 1000h y los vectores de interrupción estén espaciados 4 posiciones de memoria.---------------------------------------------------------------------------------------------------------------. La tabla de saltos se inicia en 1000H y contiene un salto para cada RSI.ocw2 out p8259_A0_0 ..

el microprocesador cede el control de los buses al controlador. denominado controlador de DMA.3 ACCESO DIRECTO A MEMORIA El DMA es una técnica de entrada y salida en la cual un dispositivo LSI de propósito específico. El hecho que el controlador de DMA ejecuta todas las tareas de la transferencia de datos sin intervención del procesador (el hardware sustituye al programa). la dirección de memoria inicial y el número de palabras ha enviar. La salida INT del maestro va a la entrada de interrupción INTR del µP y cada 8259A recibe la señal INTA . más bien el controlador sustrae ciclos de reloj al CPU hasta completar la . El terminal SP / EN del maestro se conecta a 5 voltios y los pines SP / EN de loa esclavos se llevan a tierra. siendo el tiempo de acceso del circuito de memoria la única restricción para la velocidad a la cual se ejecuta la operación. Para la programación del modo en cascada se usa la palabra ICW3 en el maestro para indicar cuales de las líneas IR del maestro reciben solicitudes desde la salida INT de los esclavos. pueden presentarse fallas.44 se presenta una estructura de interrupciones con 22 niveles. Por ejemplo. Al inicio se habilita el sistema de interrupciones y cada RSI debe habilitarlo de nuevo. así como el inicio y final de la operación. ejecuta toda la operación. Las líneas de control de cascada CAS0-2 del maestro actúan como salidas y se conectan a los terminales correspondientes en los esclavos. Esto debido a que cuando una entrada IR sin esclavo recibe una solicitud. La salida INT de cada esclavo se aplica a una entrada IR del maestro. Durante una operación de acceso directo a memoria. Para que el controlador transmita bloques de datos deberá suministrar direcciones y señales de control.Técnicas de gestión de Entrada y Salida 492 RSI. En la figura 8. el cual transfiere los datos directamente entre el periférico y el subsistema de memoria.48 se deja al lector como ejercicio. Las operaciones de DMA no se realizan de una sola vez. La única consideración que se debe tener en estructura donde las IR del maestro no sólo reciben solicitudes de interrupción desde los esclavos sino que algunas IR aceptan peticiones directamente desde periféricos es que la entrada IR0 desde el maestro no debe usarse para solicitudes desde esclavos. cuando se genere una interrupción sobre una línea sin esclavo. La programación de la rutina de inicio y la tabla de saltos para el arreglo de la figura 8. donde son entradas. convierten a esta técnica en el modo más rápido de ejecutar operaciones de E/S. las líneas CAS0-2 no se activarán permaneciendo el direccionamiento por defecto para IR0 (esclavo IR0). A los esclavos se les debe ser identificado con el código de la entrada IR del maestro al cual está conectada su salida INT. Si un esclavo es conectado a IR0. Un maestro U1 y dos esclavos U2-3 están conectados en cascada. Cada controlador debe recibir su propia secuencia de inicio. 8.

El terminal HLDA se mantiene en alto durante toda la operación. AD0-AD7. Fig. • Indicar la ubicación y tamaño de los datos a transferir. . Esta técnica se conoce como robo de ciclos (Cycle stealing) y la CPU puede usar los buses del sistema sin notificar al µP. esto se logra aplicando un nivel alto en la entrada HOLD. e IO / M y sube a nivel alto la salida HLDA para indicar al controlador de DMA que reconoce la petición de DMA. la CPU atenderá la solicitud poniendo en estado de alta impedancia las líneas A8-A15. En un sistema 8085. • Señalar el final de la operación El método DMA más sencillo consiste en usar los ciclos de reloj cuando el µP no realiza accesos a la memoria. Después de finalizar el ciclo de máquina en progreso. Usualmente el controlador dispone de varios canales para atender más de un periférico.8. Pero esta modalidad puede requerir circuitos adicionales para detectar los estados internos durante los cuales la CPU no accede a la memoria. • Realizar el control de los buses del sistema de modo que no obstaculicen el funcionamiento del µP. Además este tipo de operaciones de DMA son ocasionales y el tamaño de la transferencia es variable.Técnicas de gestión de Entrada y Salida 493 transmisión. Un modo más eficiente de realizar DMA es solicitar al µP que ceda al controlador el control de los buses. WR . RD . Las tareas del controlador durante una operación de DMA son: • Solicitar al procesador el inicio del DMA.45 Controlador de DMA 8237 de INTEL.

durante una operación DMA. la señal se produce al alcanzarse el TC del canal 1). salvo en el modo memoria-memoria del canal 0 (en ese caso. estado. programables en tres modos. Cuando llega una señal -EOP. Habilita el latch de 8 bits que guarda la parte alta de la dirección. el bus de datos recibe y envía los bytes a transferir. RESET las baja. Notifica a los dispositivos de E/S que ha sido atendida su solicitud. El propio 8237 genera un pulso en ella cuando se alcanza un TC (Terminal Count. el control de los buses al µP. La polaridad de DREQ es programable. En el ciclo inactivo es una entrada empleada por la CPU para escribir los registros del 8237. el 8237 finaliza el servicio aunque en el modo de autoinicialización los registros base volverán a ser escritos en los registros en curso del canal implicado. Durante los ciclos de DMA. Sirve también para inhibir el acceso al bus por parte de otras fuentes. Esta patilla está conectada en el interior del chip a un transistor en colector abierto. por lo que requiere una resistencia externa. Entrada de solicitud de estados de espera Reconocimiento de solicitud de DMA. Inicia los registros de comando. el cual es un controlador de 4 canales.Técnicas de gestión de Entrada y Salida 494 DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8237 CLK CS RESET Reloj. en el ciclo activo actúa como línea de salida para que el 8237 controle la lectura de datos de los periféricos. Los periféricos solicitan el servicio de DMA en estas líneas y esperan a bajarlas hasta el correspondiente DACK. El nivel de operación de esta línea es programable. Líneas asincrónicas para solicitud de DMA. Línea de salida para solicitar. I En el ciclo inactivo es una entrada empleada por la CPU para leer los registros de control. En el ciclo activo. DREQ0 tiene la mayor y DREQ3 la menor. los 8 bits más significativos de la dirección son cargados en el bus de datos con objeto de ser almacenados en un latch externo controlado por ADSTB. en el ciclo activo actúa como línea de salida para que el 8237 controle la escritura de datos en los periféricos. Salida USADA para acceder a la memoria durante la lectura o las transferencias memoria-memoria. el registro de máscara se asigna para ignorar las solicitudes. READY HLDA DREQ0-3: DB0-7 IOR IOW EOP A0-. Entrada de selección de chip.A3 A4-A7 HRQ DACK0-3 AEN ADSTB MEMR MEMW Un dispositivo DMA compatible con sistemas basados en el 8085A es el 8237. Las líneas no usadas deben ser enmascaradas. son salidas y proveen los 4 bits menos significativos de la dirección. Línea bidireccional que informa de la finalización del servicio DMA. Líneas bidireccionales triestado de direcciones. Salidas de los 4 bits de mayor peso de la dirección durante el ciclo activo. En el modo de prioridad fija. En las operaciones memoria-memoria. con posibilidad . fin de cuenta) en algún canal. solicitud y los temporales. Línea que controla la carga de la parte alta de la dirección en el latch externo. En el ciclo inactivo son entradas empleadas para direccionar los registros internos a leer o escribir. pone a cero la bandera last/first y el contador de registro de modo. El canal resulta enmascarado salvo en el caso del modo de autoinicialización. Salida parra acceder a la memoria durante la escritura o las transferencias memoriamemoria. El 8237 permite que un ente exterior fuerce el final de un servicio bajando esta línea. End Of Process. Bus de datos. El 8237 queda en Ciclo Inactivo.

Para mayor información usar la hoja técnica del fabricante. los modos de funcionamiento y la programación del controlador DMA 8237 no se tratarán en este trabajo. . La interconexión con el µP.Técnicas de gestión de Entrada y Salida 495 de conexión de varios chips en cascada. incluyendo llenar un bloque de la memoria con un dato. El 8237 realiza también transferencias memoria-memoria.

En este capítulo se prestará atención a los circuitos programables diseñados originalmente por INTEL para la serie MCS-80/85. Motorola y Zilog entre otros) introdujo su propio grupo de chips programables durante la década de los setenta.Dispositivos de E/S Programables 496 Dispositivos de E/S Programables En este capítulo se presentarán aplicaciones prácticas que usan dispositivos programables para interconexión de E/S. También en caso que los recursos de un microcontrolador no sean suficientes para una aplicación determinada. adoptados luego por los sistemas MCS-86/88 y que han sido incorporados. el desarrollo de la tecnología del µP introdujo desde hace 30 años un grupo de dispositivos programables para interconexión de E/S. control de tiempo. En el interior del encapsulado de los dispositivos microcontroladores modernos se integra un grupo de circuitos programables los cuales realizan las funciones mínimas necesarias para resolver una tarea típica de control de complejidad baja. El uso de estos chips simplifica el circuito de interconexión y reduce el número de líneas del programa de control. Aunque estos dispositivos externos pueden ser simples acopladores de tres estados o registros paralelos. Aunque cada fabricante de semiconductores (Intel. conversión D/A y modulación por ancho de pulso. El modo de operación de tales circuitos es programado al inicio del código y puede ser modificado en cualquier momento. los cuales pueden realizar en forma eficiente cualquier tarea que involucre gestión de E/S. para que un microprocesador pueda ser usado en aplicaciones de control es necesario interconectar a la CPU circuitos LSI externos para que realicen las distintas tareas bajo la dirección del µP. a los modernos sistemas Pentium. es necesario convertir el µctrl en un microprocesador y conectarle hardware externo. En contraposición. Estas funciones son: E/S digital. . bien sea dentro del µP o en el conjunto de chips.

El dispositivo puede operar en tres modos diferentes (0.Dispositivos de E/S Programables 497 El circuito de interconexión de E/S paralela PPI 8255A. La figura 9.1 muestra el diagrama de bloques y la distribución de terminales del 8255A.1 CIRCUITO PARA INTERCONEXIÓN DE PERIFÉRICOS 8255 EL PPI 8255A (Peripheral Interface Programmable) fue diseñado originalmente para µPs INTEL. el USART 8251. El PPI 8255A. 8255 Fig. En este capítulo se discutirá el uso de estos chips en ejemplos del mundo real. el temporizador programable 8253/54 o versiones avanzadas de estos componentes son ejemplos de dispositivos que cumplen funciones en sistemas PCs modernos y que son compatibles con sistemas basados en el 8085A.9. las funciones del PIC8259A se incorporaron al µP Pentium como una unidad funcional interna. el controlador de interrupciones PIC 8259A. El 8255A ofrece 24 terminales de E/S las cuales pueden programarse en dos grupos (A y B) de 12 líneas. En el caso del controlador de interrupciones. 9. El avance en la tecnología de fabricación de circuitos integrados ha hecho obsoletos a muchos de estos chips (controladores de CRT y de discos). pero ha siso usado en aplicaciones realizadas con la mayoría de los microprocesadores existentes.1. 1 y 2). No obstante algunos componentes como el USART 8251A y el PPI 8255A mantienen hoy en día toda su funcionalidad y son usados en aplicaciones con µPs como controladores de periféricos. .

se realiza por medio de las entradas de dirección A0 y A1. Las ocho líneas de datos D0-D7 van al bus de direcciones/datos AD0-AD7 y permanecerán en estado de alta impedancia cuando CS no esté activa. Usualmente se conectan a las salidas A0-1 del 8085A. En conjunto con las entradas CS WR RD D0-D7 RESET A0 –A1 CS . buffer y un latch de entrada. Entrada activa en cero durante una operación de lectura del µP. donde se usa selección lineal para habilitar el 8255A. o usar uno de los puertos. Puerto C: Ocho bits.Dispositivos de E/S Programables 498 DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8255A VCC GND +5V Tierra Un nivel bajo en este terminal permite la comunicación entre el µP y el 8255A. Puerto C : Ocho bits de un latch de salida . Un nivel alto en esta entrada inicia el registro de control con todos los puertos en el modo de entrada. buffer y un latch de entrada. Puerto A: Ocho bits de un latch de salida. WR y RD controlan el acceso a uno de los tres puertos de E/S o al registro de control. independientemente del estado de CS . Cuando al sistema se le . o en caso que RD y WR estén ambas en uno. PA0-PA7 PB0-PB7 PC0-PC7 bits de un latch de salida. Es el bus de datos bidireccional y tres estados por medio del cual se transfieren comandos y/o datos entre el PPI y el µP. El modo en el cual el PPI se interconecta con la CPU se muestra en la figura 5. según lo indicado por la tabla 9. 9. de acuerdo con el modo que se decodifica la dirección del dispositivo. La tabla de estados del funcionamiento básico del 8255. La selección del registro de comando o de un puerto de E/S particular. se ofrece en la tabla 9.1. Tabla. Estas líneas de entrada puede conectarse a los terminales de igual nombre del µP o a las salidas de control de lectura y escritura en puerto de E/S: IORD e IOWR . Esta entrada se activa a cero durante una operación de escritura del µP.2. Puede usarse como dos puertos de 4 Al grupo A pertenecen el puerto A: PA0-PA7 y los cuatro bits más significativos del puerto C (PC4-PC7). el grupo B agrupa las ocho líneas del puerto B: PB0-PB7 y los cuatro bits de orden bajo del puerto C (PC0-PC3). Además de los puertos. la entrada de habilitación CS debe ponerse a nivel bajo.1 Direcciones de los registros internos del PPI 82550 A7 x x x x A6 x x x x Dirección del puerto de E/S A5 A4 A3 A2 A1 x x x x 0 x x x x 0 x x x x 1 x x x x 1 A0 0 1 0 1 Registro seleccionado Puerto A de E/S Puerto B de E/S Puerto C de E/S Registro de comando El tipo de operación a realizar es determinado por la activación de una de las entradas de control: RD o WR .21. Para que el 8085A pueda tener acceso a uno de los registros para programar el dispositivo. el 8255A contiene un registro de comandos para la programación del dispositivo. y buffer de entrada.

1. Grupo A: PA0-7 + PC4-7 Grupo B: PB0-7 + PC0-3 La función de las líneas de cada grupo la fija una palabra de control que se carga en el registro de comando (A0-1=112). Si tal configuración no es la deseada para la aplicación. la línea RESET OUT del µP sube a nivel alto y obliga al 8255A a iniciarse con todos los puertos programados como entrada. Al grupo B lo forma el puerto B y los cuatro bits de orden bajo del puerto C. Estos son: 1.1 Puertos de entrada y salida El 8255A tiene tres puertos A. Tabla. 9. para operación en tres modos diferentes.2 Operación del PPI 8255A. Como ilustra la figura 9. Transferencia bidireccional. el grupo A está compuesto por el puerto A y el nibble más alto del puerto C. Modo 2 E/S normal.1. C de ocho bits. 9. donde cada grupo es formado por un puerto de ocho bits y otro de cuatro líneas.2 Modos de operación del 8255A El código de la aplicación puede programar los grupos A y B del 8255A para que funcione en uno de tres modos de operación. Los cuatro puertos se organizan como dos grupos A y B. B. el PPI debe ser reprogramado escribiendo un cierto patrón de bits en el registro de comando. . E/S con protocolo de enlace.Dispositivos de E/S Programables 499 aplica energía. Modo 1 3. pudiendo dividirse el puerto C en dos registros de E/S de cuatro bits cada uno.1. Modo 0 2. 9.

1. Si la dirección del puerto de control es 0BH y la palabra de control es 91H.2 Se puede configurar al componente para operación en un modo o en una combinación de estos.10010001b out pctrl_8255 . 9.3 muestra un ejemplo de selección de modo. El formato de esta palabra se muestra en la figura 9. ambas con retención de datos. 2. Los grupos A y B pueden ser programados en forma independiente para usar el puerto de ocho bits para transferencias controladas por las cuatros líneas del puerto C del grupo correspondiente. el siguiente código realizará la programación de chip. El puerto A y B puede ser entrada o salida. Modo 1 La transferencia desde/hacia los puertos A y B es controlada por un protocolo de enlace usando las líneas del puerto C.3 Programación del 8255A La palabra escrita en el registro de control es decodificada por la lógica interna del dispositivo para establecer cual de dos funciones posibles será realizada. Se programa el dispositivo mvi a. En este caso los grupos A y B se configuran como entradas/salidas en el modo 0. Los terminales del puerto C respectivo se usan como señales de control o de estado del puerto de ocho bits. Tanto las entradas como las salidas son retenidas y se usan cinco líneas del puerto para controlar y examinar el estado de la transferencia a través del puerto A. La figura 9. pctrl_8255 equ 0bh . Definición de modo de operación.Dispositivos de E/S Programables 500 Modo 0 Los terminales de los puertos A. Activación/desactivación de bits del puerto C. El puerto C puede usarse como dos puertos de 4 bits. Modo 2 El puerto A puede programarse para transmisión o recepción de datos sobre las mismas líneas. Cuando el bit más significativo (D7) de la palabra de control es uno. Dirección del registro de control . Dalabra de control al acumulador . esta se interpreta como un byte de definición de modo de operación. con posibilidad de activar/desactivar cualquiera de las líneas individualmente. B y C pueden programarse como entradas o salidas con retención (sólo las salidas) de los datos. Son posibles 16 configuraciones diferentes de E/S en este modo. Estas son: 1.

9. .Dispositivos de E/S Programables 501 Fig. 9.3 Ejemplo de configuración en modo 0.2 Palabra de definición del modo de operación. Fig.

Poner bit a nivel alto mvi a.4. 9. Bit 2 a cero al final del pulso.---------------------------------------------------------------------------------------------pctrl_8255 equ 0bh . Palabra de control al acumulador . Dirección del registro de control.00000100b . .00000101b out pctrl_8255 . Palabra de control al acumulador . Pulso se inicia en cero mvi a. al inicio. . Esta función se denomina bit set/reset. los circuitos internos del PPI la entienden como una orden de activación/desactivación de uno de los bits del puerto C. .---------------------------------------------------------------------------------------------.Dispositivos de E/S Programables 502 Cuando el bit D7 de la palabra de control es cero lógico. El siguiente programa realizará la tarea. Suponga que se desea generar un pulso de nivel alto en el terminal 2 del puerto C. El formato de este comando se muestra en la figura 9. Bit 2 a cero.00000100b out pctrl_8255 . Bit 2 a uno. Palabra de control al acumulador out pctrl_8255 . . .4 Formato de la palabra de control para activar/desactivar un bit del puerto C. Poner bit a nivel bajo mvi a. Fig. y permite poner a uno o a cero cualquiera de las líneas del puerto C.

b) Símbolo eléctrico. Operación en el modo 0 La primera aplicación del modo 0 consiste en la interconexión de un teclado al sistema usando un 8255A y la rutina de lectura del teclado. Las funciones que debe realizar el programa de control de teclado son: • • • • • Detectar la pulsación de una tecla.5. Suprimir los rebotes de contactos. Para conectar el teclado.4 Aplicaciones del 8255 A continuación se presentan un grupo de ejemplos prácticos que ilustran el uso del PPI 8255A en sus diferentes modos de operación. El teclado de la figura 9. con la columna correspondiente. debe retornarse su valor en el registro acumulador.1. El periférico de entrada está formado por 16 pulsadores conectados en una matriz 4 x 4.Dispositivos de E/S Programables 503 9. . como indica la figura 9.5 se usa para introducir al µC información numérica en representación hexadecimal. En forma opcional: proteger al sistema contra pulsaciones simultáneas de teclas distintas. La presión de un pulsador conectará la fila donde se encuentra la tecla. Ejemplo 9. Generar el código correspondiente. (a) (b) Fig. 9.6. se usa el puerto C del 8255 funcionando en modo 0. a) Aspecto mecánico. Las filas del se conectan a los terminales PC0-3 y las columnas a las líneas PC4-7.1 Se debe escribir un programa para la lectura del teclado numérico de la figura 9. Identificar la tecla. Tanto las filas como las columnas se fuerzan a +5 V por medio de resistores. Cuando se pulse una tecla.5 Teclado numérico.

.Dispositivos de E/S Programables 504 Fig. 9.6 Un PPI 8255 funciona como puerto para el teclado.

Si el teclado tiene teclas de función será necesario el uso de una tabla.7 Identificación de la fila. 9. El algoritmo para determinar el valor de una tecla consiste en identificar la fila y la columna de la tecla presionada. 1 1. a la cual se entra con el número de la tecla para encontrar el valor correspondiente.…F F. Las teclas se numeran: 0 0. Por ejemplo la tecla 6 (número 6) estará en la fila 1 columna 2. La activación de un pulsador conectará la fila donde éste se ubica con la columna correspondiente. el código de la tecla se corresponde con su número. En este caso el número corresponde con el valor. Identificación de la fila: • PCbajo: Entrada • PCalto: Salida Fig. De modo que para este caso. A cada elemento de la matriz le corresponde un número para indicar su ubicación y un código que representa el valor de la tecla. Se escribe el patrón de bits 0000 en el puerto PCalto y se procede a leer en el puerto PCbajo: 1101. . El número (posición en la matriz) del pulsador viene dado por: N = N de la Fila × Número de Columnas + N de la Columna La tecla de valor 6 tendrá como número 1 x 4 + 2 = 6.Dispositivos de E/S Programables 505 El programa esperará en un lazo hasta que ocurra la pulsación de una tecla. El bit 1 estará en nivel bajo debido a que la tecla 6 fue pulsada.

6 se decodifica en la dirección 0. especificar la dirección de giro de un motor o calcular la raíz cuadrada del valor cargado previamente.9 se muestra el diagrama de flujo del programa tecla. . el cual espera por la presión de una tecla y suprime el efecto del rebote del interruptor o una activación falsa por ruido. se procede a determinar el número del pulsador como se indicó. Se escribe el patrón 0000 en el puerto PCbajo y se lee en el puerto PCalto: 1011. Por ejemplo una tecla puede validar un número previamente introducido. Si ocurre una pulsación válida. Otras pueden permitir: el borrado de la pantalla. El código de la rutina Tecla se presenta a continuación y considera que el 8255 de la figura 9. el desplazamiento en un menú de opciones. En la figura 9. Identificación de la columna: • PCbajo: Salida • PCalto: Entrada Fig. es usual que las aplicaciones requieran teclados con pulsadores de función. El bit 2 estará en cero debido a que la tecla 6 fue pulsada. 9.8 Identificación de la columna. La posición de la tecla pulsada es cargada en el registro acumulador. En la práctica. Una vez identificadas la fila y la columna puede calcularse el número del pulsador como se describe en la página previa.Dispositivos de E/S Programables 506 El valor en el acumulador permite identificar la fila a la cual pertenece el pulsador activado. la ejecución de un programa.1 solo permite introducir al sistema números del código hexadecimal. El teclado del ejemplo 9.

9 Rutina tecla para detectar activación. eliminar rebote e identificar pulsador. 9. .Dispositivos de E/S Programables 507 Fig.

0f0h out pc_8255 in pc_8255 . Desplazar a la izquierda . Teclas liberadas.0 rar jnc listo inr c jmp iden_f mov a.palb_ctrl2 out pctrl_8255 mvi a. Si CY=1. leer . Contador de filas a cero . en B numero de columna . Identificar fila fila: iden_f: mov a. Cargar patrón de filas en C . restar 1 a contador de colum. Todas las columnas a cero . Leer filas . Todas las filas en cero . Leer filas . . Si tecla pulsada.3 ral jnc fila dcr b jmp iden_c . Poner mascara . Desplazar .0fh out pc_8255 in pc_8255 ani 0fh cpi 0fh jnz leer call r20ms in pc_8255 ani 0fh cpi 0fh jz releer call r20ms in pc_8255 ani 0fh cpi 0fh jz releer mov c. Identificar columna iden_c: mvi b. Si CY=0.--------------------------------------------------------------------------------------------------------------------------. Poner mascara .Dispositivos de E/S Programables 508 .PCL:entrada. PCH:entrada . Contador de columnas a 3 . incrementar contador de filas . Numero de la fila x 4 . Patrón de columnas en A leer: releer: listo: . Volver a desplazar . Nibble alto del acumulador a cero . esperar 20 ms . Detectar error por ruido . PCL:salida. Si CY=1.a mvi a. Si ruido. Tecla pulsada. esperar 20 ms . Número de tecla en registro A .--------------------------------------------------------------------------------------------------------------------------palb_ctrl1 equ 91h palb_ctrl2 equ 8ah pc_8255 equ 2 pctrl_8255 equ 3 . Sumar número de columna . leer puerto . Rutina de lectura de teclado 4x4 .c mvi c. Detectar pulsación falsa .palb_ctrl1 out pctrl_8255 mvi a. Tecla no pulsada. Numero de fila al acumulador . leer puerto .--------------------------------------------------------------------------------------------------------------------------tecla: mvi a. en C numero de fila .c ral ral ora b ret . Desplazar a la derecha . Si CY=0. PCH:salida . Patrón de filas en acumulador . Detectar tecla pulsada .

--------------------------------------------------------------------------------------------------------------------------.--------------------------------------------------------------------------------------------------------------------------tope_pila equ 300h .cod_tecla add l mov l. 9. También deben usarse cuatro líneas del puerto A para las filas y cinco del puerto B para las columnas. . . Fig. el número que indica la posición no corresponde con el valor que debe retornar la tecla.10 presenta un teclado de 20 teclas arregladas en una matriz de 4x5 con cuatro pulsadores de función. Esto determina que una vez determinada la posición del elemento en la matriz. Debido a la distribución de los pulsadores en la matriz.10 Matriz de 20 teclas con cuatro funciones. . Con el número del pulsador entra en una tabla de consulta y encuentra el código de la tecla activada y . El siguiente código realiza la tarea solicitada en el ejemplo. . Escriba una rutina que lea el teclado y cargue el código de la tecla en el registro acumulador. Sección de programa principal que llama a rutina tecla. debe usarse una tabla de búsqueda para encontrar el código correspondiente. lo retorna en el registro acumulador.tope_pila call tecla lxi h. Por ejemplo la tecla número 4 es F4 y la número 5 tiene el valor 4.--------------------------------------------------------------------------------------------------------------------------lxi sp.a mov a.2 La figura 9.m . . .Dispositivos de E/S Programables 509 El ejemplo que sigue describe el modo de interconexión al sistema y el programa de control de un teclado con teclas cuyas funciones son especificadas por el diseñador. Ejemplo 9.

tecla 7 db 11h . tecla f2 db 08h . Tabla de código de tecla . tecla 9 db 0ah .a mvi a. tecla 8 db 09h .--------------------------------------------------------------------------------------------------------------------------. tecla b db 12h . tecla a db 0bh . tecla 4 db 05h . palb_ctrl1 out pctrl_8255 xra a out pb_8255 leer: in pa_8255 ani 1fh cpi 1fh jnz leer call r20ms releer: in in pa_8255 ani 1fh cpi 1fh jz releer call r20ms in pa_8255 ani 1fh cpi 1fh jz releer mov c. tecla f1 db 04h . Retorna número de tecla en el acumulador .--------------------------------------------------------------------------------------------------------------------------cod_tecla: db 00h .--------------------------------------------------------------------------------------------------------------------------palb_ctrl1 equ 91h palb_ctrl2 equ 8ah pa_8255 equ 0 pb_8255 equ 1 pctrl_8255 equ 3 . tecla 0 db 01h .--------------------------------------------------------------------------------------------------------------------------tecla: mvi a. Rutina de lectura de teclado 4x5.--------------------------------------------------------------------------------------------------------------------------. tecla e db 0fh .Dispositivos de E/S Programables 510 . tecla c db 0dh . tecla 3 db 10h . tecla 1 db 02h . tecla f4 . palb_ctrl2 out pctrl_8255 xra a . tecla 2 db 03h . tecla d db 0eh . tecla f db 13h . tecla 5 db 06h . tecla 6 db 07h . tecla f3 db 0ch .

0 rar jnc fila inr b jmp iden_c mov a. .c mvi c. 11H para F2. Los sistemas de bajo costo usan módulos LCD o indicadores de siete segmentos. 12H para F3 y 13H para F4. conectados a un PPI 82C55. Por ejemplo 10H para F1.0 rar jnc listo inr c jmp iden_f mov a.3 La figura 9. Se debe escribir una rutina para el control de exhibidor.Numero de la fila x 5 . Estos valores permiten al programador conocer cual función fue seleccionada en cualquier momento. Aún cuando las pantallas LCD de 2 a 4 íneas han disminuido en costo y no requieren refrescar continuamente los datos presentados. Es usual que una aplicación basada en µPs requiera además de periféricos de entrada algún tipo de dispositivo para exhibición de información. Para minimizar el número de líneas de interconexión se usa la técnica de multiplexado de los datos a presentar. El ejemplo siguiente ilustra el uso de tales indicadores para exposición de información alfanumérica. Los segmentos de todos los LEDs se conectan en ocho líneas comunes y cada dígito se activa a una frecuencia fmux.c ral ral add c add b ret . los visualizadores con diodos 7-segmentos son de uso difundido en el medio industrial sobre todo cuando la luz ambiental es deficiente.Sumar número de columna Observe que a las cuatro teclas de función se les asigna códigos arbitrarios y diferentes a los dígitos del sistema hexadecimal. pero debido a la persistencia de la imagen en la retina humana. cada indicador es seleccionado durante un lapso determinado. éste aparenta estar continuamente activado. Al multiplexar en el tiempo. mostrando en la pantalla el mensaje: Udo 2005.Dispositivos de E/S Programables 511 iden_c: fila: iden_f: listo: out pa_8255 in pb_8255 mvi b.11 muestra un circuito visualizador de ocho dígitos con indicadores de siete segmentos tipo ánodo común. Ejemplo 9. Puede considerarse que la presentación con dispositivos tipo LEDs permanecerá durante muchos años como una opción válida para el despliegue de información en sistemas e instrumentos electrónicos de bajo costo.

. Circuito de presentación con ocho caracteres alfanuméricos.11. 9.Dispositivos de E/S Programables 512 Fig.

la altura del carácter. se calcula la resistencia Rp de modo el pico de corriente en el segmento produzca una intensidad promedio de 10 mA. la iluminación ambiental y la razón de contraste entre el indicador y el color del fondo ambiental son algunos de los parámetros a considerar para fijar el valor adecuado de la corriente por segmento. La selección de dígitos se logra activando con un nivel bajo en el terminal correspondiente del puerto B. el ángulo de visión. la frecuencia de multiplexado debe estar comprendida entre 100 Hz y 1. una intensidad de If =10 mA por segmento garantizará un brillo aceptable. En nuestro caso se considera que. La corriente If es provista por los amplificadores del ULN2003 y por el transistor Q2N222A. Para proveer la corriente necesaria para los segmentos se usa un circuito amplificador ULN2003 el cual puede manejar con comodidad corrientes de salida de hasta 500 mA.Dispositivos de E/S Programables 513 Para una presentación con parpadeo mínimo. Esto significa que si los N indicadores se activan en intervalos Tx de 500 µs. La corriente que circula por el circuito de colector de los transistores Q2N4405 de manejo de dígito será igual a kIf con k igual al número de segmentos iluminados en el indicador correspondiente.5 KHz. uno de los transistores PNP Q2N4405.5 × 8 El circuito debe estar sincronizado. Este proceso se repite para cada dígito. La corriente que circula en promedio durante un periodo de multiplexado es: If = T I pico N ×I pico = T N . a una frecuencia Nfmux. Como se observa en la figura 9. se usa un transistor discreto Q2N222A para el punto decimal. Esto significa que debe cargarse en el puerto A del 82C55 (funcionando en modo 0) el complemento del código de 7 segmentos del caracter a presentar en un LED y simultáneamente debe aplicarse un nivel bajo. La distancia de observación. la frecuencia fmux será igual: f mux = f mux = 1 Tx × N 1000 = 250 Hz 0. Debido a que cada LED permanece apagado la mayor parte del tiempo. La selección de la corriente que debe circular por cada segmento para garantizar una brillantez adecuada ante el observador. Debido a que el chip solo tiene siete pares darlington. por medio de una línea del puerto B. el puerto A del 82C55 se usa para activar los segmentos. de acuerdo con las especificaciones del fabricante del indicador. en la base del transistor que aplica energía al indicador correspondiente.11. Para compensar el efecto del multiplexado sobre el nivel de corriente directa. la corriente promedio que circula por un segmento será mucho menor que 10 mA y en consecuencia la iluminación percibida por el observador será deficiente. depende de distintos factores físicos y humanos.

mientras que la tensión de saturación de Q2 a una corriente de 80 mA.12 Circuito equivalente para el cálculo de Rp. es de 0. el pico de corriente debe ser igual a 80 mA.Dispositivos de E/S Programables 514 Esto indica que para obtener un nivel de iluminación equivalente a la que produciría una corriente de 10 mA en condiciones de corriente continua. Esto es: I pico = N × I f Para calcular el valor del resistor limitador de corriente Rp se usa el circuito de la figura 9.12 que muestra la trayectoria de la corriente por un segmento de un indicador.6 − 2.8)V = 15 Ω 80 mA RP = = . es de aproximadamente 600 mV. El transistor Q2 del par darlington del ULN2003 está activado cerrando el camino de la corriente a través del segmento a. Para iluminar un segmento. El transistor Q1 de la figura 9. Con estos valores se calcula Rp: 5V − VCEsatQ1 − VF − VCEsatQ 2 I pico (5 − 0. bajo estas condiciones. 9. para una pantalla de ocho dígitos. El VCESATQ1. se aplica un nivel alto a la entrada del ULN2003. Fig.12 conduce por la aplicación de un nivel bajo en su base.4 − 0.8 V. El valor del resistor de 510 Ω en la base de Q1 se calcula para que cuando todos los segmentos del indicador estén activados. Esta tensión proviene de una línea del puerto B. circule una ICQ1 = 8x80 mA= 640 mA.

---------------------------------------------------------------------------------------------------------------i_stack equ 8fbh . Rutina visual . Palabra de control del 8255 out pctrl_8255 .6 V en la línea PA7 produzca una intensidad de 80 mA en el circuito de colector del Q2N2222 con una tensión colector-emisor de 0.---------------------------------------------------------------------------------------------------------------visual: mvi b.a . Los 8 bytes últimos de RWM soportan el stack. 8255 en dirección 0 defseg stack.---------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------. Se inicia el apuntador de pila mvi a. Salvar dirección del mensaje en registro par DE . La presentación se inicia por el indicador del extremo derecho.num_dig .11 se muestra a continuación. seg stack ds 8 t_stack:equ $-1 . Puerto de control .---------------------------------------------------------------------------------------------------------------. start=0 .---------------------------------------------------------------------------------------------------------------. Se programan puertos A y B como salidas rep: lxi h. La pila reside en la RWM defseg progr.msj . . Activar dígito n mov a. Inicio de la pila num_dig equ 8 plbr_ctrl equ 80h . class=code. una pantalla de indicadores de 7-segmentos. Registro par H apunta a primer caracter del mensaje call visual .8 V. Primero se activa el dígito 0 mov c.Dispositivos de E/S Programables 515 La resistencia en la base del transistor que maneja el punto decimal se calcula de modo que una tensión de 4. Repetir por siempre .---------------------------------------------------------------------------------------------------------------. Segmento de código en EPROM seg progr lxi sp. Selección de dígitos pctrl_8255 ds 1 . class=iospace . start=i_stack .m . Este programa presenta el mensaje Udo 2005 en . Presentar mensaje jmp rep .plbr_ctrl . Base de la pila .t_stack . Puertos del 8255 seg puertos pa_8255 ds 1 . Este presenta el mensaje especificado con una frecuencia de multiplexado de 250 Hz. El programa de control para el circuito de la figura 9.0feh .---------------------------------------------------------------------------------------------------------------. Registro B es el contador de dígitos mvi a. Salvar patrón de selección de indicador pres: out pb_8255 .---------------------------------------------------------------------------------------------------------------. Al registro acumulador primer caracter del mensaje xchg . Definición de segmentos defseg puertos.start=0. . Salidas a segmentos pb_8255 ds 2 .

---------------------------------------------------------------------------------------------------------------. Sacar por puerto A xchg . Sumar desplazamiento mov l.---------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------cod_7Seg: cero equ $-cod_7Seg db 0f3h db 60h dos equ $-cod_7Seg db 0b5h db 0f4h cuatro equ $-cod_7Seg db 66h cinco equ $-cod_7Seg S equ $-cod_7Seg db 0d6h db 0d7h db 70h ocho equ $-cod_7Seg db 0f7h db 7eh ?A equ $-cod_7Seg db 77h ?B equ $-cod_7Seg db 0c7h ?C equ $-cod_7Seg db 93h ?d equ $-cod_7Seg db 0e5h ?E equ $-cod_7Seg db 97h F equ $-cod_7Seg db 17h g equ $-cod_7Seg db 0f6h ?H equ $-cod_7Seg db 67h ?L equ $-cod_7Seg . Guardar patrón inr l .espac.cod_7seg .?d.cero. Apuntar siguiente caracter del mensaje dcr b .---------------------------------------------------------------------------------------------------------------msj: db u. Recuperar patrón de selección de dígito rlc . .Dispositivos de E/S Programables 516 lxi h. Código de 7-seg al registro acumulador out pa_8255 . Si no cero.c . Contador de caracteres menos 1 jnz pres .dos.a mov a.o.cero. Tabla de códigos de siete segmentos . Mensaje . Se activará el dígito siguiente mov c.a . Recuperar dirección de caracter del mensaje call r500us .cinco .m . HL apunta al inicio de la tabla de códigos 7-segmentos add l . Retornar si caracter final. Esperar 500 µs mov a. siguiente caracter ret .

. Fig. 9. El método de AS usa un conversor digital analógico y un comparador como ilustra la figura 9.13. Se construirá y programará un convertidor análogo digital por aproximaciones sucesivas (AS).4 En este ejemplo se mide y presenta el valor de una tensión continua positiva en el rango de 0 a +5 V. El proceso de conversión se realiza en un número de pasos igual al de bits (en este caso ocho) que tenga el CDA.---------------------------------------------------------------------------------------------------------------?M Ejemplo 9.13.Dispositivos de E/S Programables 517 db 85h equ $-cod_7Seg db 0e6h n equ $-cod_7Seg db 45h i equ $-cod_7Seg db 20h J equ $-cod_7Seg db 0e1h o equ $-cod_7Seg db 0e4h P equ $-cod_7Seg db 37h q equ $-cod_7Seg db 76h r equ $-cod_7Seg db 05h t equ $-cod_7Seg db 44h u equ $-cod_7Seg db 0Eh ¿ equ $-cod_7Seg db 0a3h _ equ $-cod_7Seg db 80H espac equ $-cod_7Seg db 00h end . Convertidor A/D por aproximaciones sucesivas.

En la figura 9. La primera sólo puede tomar valores 1 ó 0. Un nivel lógico 1/0 indica que la señal de entrada es mayor/menor que la generada por el CDA.6K VS = VREF 2 n × A base10 = 5 × A base10 256 . como ilustra la figura 9. según la tensión de entrada sea mayor o menor que la generada por el CDA y la segunda es la tensión generada por este conversor.15 se presenta el diagrama de transiciones para un convertidor análogo digital por aproximaciones sucesivas de cuatro bits. A continuación se repite el proceso con el siguiente bit y así sucesivamente hasta el menos significativo. EL convertidor D/A tiene una resolución de 8 bits y se configura para entregar una corriente de salida IOUT desde 0 hasta IFS cuando las entradas A8-1 van desde 00 hasta FFH. En este caso se usa el µP como controlador. Las señales Vo y Vr representan las salidas del circuito comparador y del conversor digital análogo respectivamente.9.14. El principio de AS está basado en un método de ensayo y error que aproxima el valor de la señal de entrada a la mitad superior e inferior del rango de representación de cada etapa. Fig. El valor lógico de la salida del comparador se asigna en la siguiente etapa al bit que se procesa. El PPI 8255A funcionará en modo 0 y no se muestra en el diagrama. conectando un DAC0808 al puerto de salida B (01H) de un 8255A y examinando la salida del comparador LM311 por el bit 7 del puerto de entrada C (02H). Existen convertidores analógico digital del tipo descrito presentados como un chip en el cual el controlador se realiza por hardware y se integra al encapsulado.14. Circuito del convertidor A/D por aproximaciones sucesivas.Dispositivos de E/S Programables 518 Algoritmo: Al inicio del proceso de conversión se aplica a las entradas del CDA un valor digital con el bit más significativo puesto a nivel alto y los bits restantes a cero y se lee la salida del comparador. El amplificador operacional LM741 a la salida del CDA es un conversor de corriente a voltaje y provee una tensión de salida igual a: VS = I OUT × 5.

9.16.15. Diagrama de transiciones para un CAD por aproximaciones sucesivas.Dispositivos de E/S Programables 519 Fig. . 2 Desarrollar una rutina que convierta el valor binario de Vi en tres dígitos BCD y los almacene en memoria. Los objetivos de este ejemplo son: 1 Escribir un programa en ensamblador para obtener el valor binario de la tensión analógica de entrada Vi usando el µP para resolver el algoritmo de aproximaciones sucesivas. 3 Realizar un programa que permita presentar el valor BCD de tres dígitos en el circuito de exposición visual de la figura 9.

Pantalla de tres dígitos con indicadores tipo cátodo común.33 Hz (1000/3). La frecuencia de multiplexado debe ser 333. Para la conversión a decimal se usa el hecho que dada la salida A del convertidor A/D. Convierte el valor del voltaje de entrada desde binario a BCD y lo almacena en memoria. estos son: • Programa principal Configura el 8255A para operar en el modo 0 con los puertos A y B como salidas y el puerto C como entrada. 9. la cual realiza el algoritmo de consultas sucesivas y retorna el valor digital de la muestra. el valor del voltaje de entrada es: 5 Vi = × A base10 256 En representación hexadecimal se tiene: 5 Vi = × A base16 100H . El módulo de presentación está formado por un display que contiene tres indicadores de 7 segmentos cátodo común y es especialmente fabricado para uso con la técnica de multiplexado. El circuito usa un decodificador CMOS 4511 para generar el código de 7 segmentos. Llama a la rutina ADC.16.Dispositivos de E/S Programables 520 Fig. Solución: El programa de control para el voltímetro de corriente continua del ejemplo consta de 4 módulos.

Dirección de inicio de RWM para datos num_dig equ 3 . La división entera de este valor por 256 entrega el dígito BCD (9) de las décimas de voltios y un residuo de C0H. el bit es puesto a 1 permanentemente y se prueba el bit menos significativo siguiente. De modo que bastará ejecutar el producto 5 x FFH = 4FBH para obtener el primer dígito BCD (4) del resultado. Repitiendo el proceso con el nuevo residuo resulta el valor 80CH y se obtienen las centesimas (8) de voltios. Una subrutina RET1MS genera el retardo de 1ms para fijar la frecuencia de multiplexado deseada.-------------------------------------------------------------------------------------------------------------$title(Voltímetro DC) . Modulo de programa principal . Este nivel es comparado con el valor del voltaje desconocido de entrada.visual .por5. entonces el valor del voltaje es: Vi = 5 × 255 = 4. A continuación se presentan el contenido de cada módulo.temp. Número de indicadores LEDs plbr_ctrl equ 89H . También es llamada para ejecutar el producto por 10. La rutina de retardo forma parte del mismo módulo que VISUAL. En caso contrario. en el mismo orden como se describieron: . Para disminuir el parpadeo del dígito menos significativo.pb_8255. el periodo de muestreo del voltaje de entrada se ajusta aproximadamente a 1 segundo. Con este algoritmo sencillo puede convertirse el dato entregado por el ADC a un voltaje en BCD. Si el voltaje de prueba a la salida del CDA es demasiado bajo. • Rutina VISUAL Es llamada por el programa principal para presentar el valor de la tensión almacenado en BCD en la memoria del sistema.-------------------------------------------------------------------------------------------------------------i_stack equ 8500H .pc_8255. PA y PB: Salidas PC: Entradas . Este proceso continúa tratándose todos los bits de izquierda a derecha. de modo que la salida del DAC tendrá la tensión de media escala. resultando 9CEH. En este caso el valor de 16 bits retornado por el programa POR5. Esta técnica pone a 1 el bit más significativo del puerto conectado al convertidor D/A.-------------------------------------------------------------------------------------------------------------- . Inicio de la pila i_rwm equ 8000H . al ser multiplicado por 5 ó por 10 siempre producirá un resultado (supuesto de 12 bits) cuyo dígito más significativo es un número BCD.98 Volt 256 Un número de 8 bits.Dispositivos de E/S Programables 521 Si el resultado de la conversión es 25510 = FFH. En realidad esta última operación no se realiza sino que el remanente FBH se multiplica por diez.num_dig extern adc.-------------------------------------------------------------------------------------------------------------public pa_8255. se desplaza un bit hacia la izquierda. el bit más significativo es puesto a cero y se procede con el próximo. hasta el último. • Rutina ADC Realiza el algoritmo de aproximaciones sucesivas y retorna en el registro acumulador la representación digital del voltaje Vi de entrada. • Rutina POR5 Multiplica por 5 el contenido del registro L y retorna el resultado en el registro par HL. El valor FBH es el residuo después de la división por 256.

start=6002H . Datos a partir de 8000H .pc_8255 defseg progr seg progr adc: lxi b. start=i_stack defseg datos. Dígito siguiente al A sta temp+1 . Segmento de código cargado en RWM de usuario del MPR-85 PLUS seg progr lxi sp. Dígito más significativo al A sta temp . Remanente se multiplica por 10 (x5) dad h . Adquirir muestra de la entrada mov l.-------------------------------------------------------------------------------------------------------------public adc extern pb_8255. Primera posición de RWM de . Se carga el apuntador de pila mvi a. Los 16 bytes últimos de RWM soportan el stack. usuario en el MPR-85 PLUS . Se inicia conversión de binario a BCD mov a. Salida a convertidor D/A pc_8255 ds 1 . Puerto de control del 8255 . Dígito menos significativo al A sta temp+2 . Presentar resultado de la medida jmp prpal .a .t_stack . Dígito más significativo a memoria call por5 . 8255 en dirección 0 . Resultado x2 mov a. Salvar patrón de media escala. class=iospace defseg stack. Nuevo residuo x10 (x5) dad h . salida del comparador p_ctrl ds 1 .0. .start=0.-------------------------------------------------------------------------------------------------------------. class=code. Valor digital de muestra al registro L call por5 . Palabra de control al A out p_ctrl .-------------------------------------------------------------------------------------------------------------. Salida de datos BCD y selección de indicadores pb_8255 ds 1 .h . registro C a cero mov a. class=data. La pila reside en la RWM . seg stack ds 10H t_stack:equ $-1 .-------------------------------------------------------------------------------------------------------------. Segmento de datos en RWM seg datos temp ds 3 . Se programa el 8255 prpal: call adc .h .-------------------------------------------------------------------------------------------------------------. Resultado se multiplica x2 mov a.b .Dispositivos de E/S Programables 522 .8000h . Patrón de media escala en B. Dígito siguiente a memoria call por5 .h . Buscar muestra siguiente end . start=i_rwm defseg progr. Definición de segmentos defseg puertos.plbr_ctrl . Dígito menos significativo a memoria call visual . Puertos del 8255 seg puertos pa_8255 ds 1 . Dirección de almacenamiento de valor medido .-------------------------------------------------------------------------------------------------------------. Base de la pila .-------------------------------------------------------------------------------------------------------------.Rutina ADC . Línea PC0 = P2.

Tp-->0 .c rar . Recuperar último valor de prueba .0 . Guardar nuevo patrón . de selección de indicador . Byte alto de nultiplicando a cero mov d.m ora c out pa_8255 call f_mux mov a. mulx2 + mul x2 + mul = mulx5 ret end . Valor de tensión al registro A precib: . .-------------------------------------------------------------------------------------------------------------. Valor de prueba al convertidor D/A . Si acarreo es 1. Patrón de selección actual al A . Multiplicando a registro par DE mov e. Salvar contador de 16 bits . Dígito n en BCD (D0-D3) al acumulador . Multiplicando x2 dad d .40h mov a.-------------------------------------------------------------------------------------------------------------public por5 defseg progr seg progr por5: mvi h. Apuntar digito 1 en memoria .b ora c mov c.-------------------------------------------------------------------------------------------------------------. Formar el total hasta ahora . Rotar hacia la derecha . Saltar si valor de prueba es mayor que el .-------------------------------------------------------------------------------------------------------------public visual extern temp. Salida de código BCD y selección de display . Recuperar valor de prueba actual .num_dig lxi h.c ret end . Rutina VISUAL . Salvar total . Patrón de selección de LED 1 .b rar mov b. Presentar durante 1/(3 x fmux) .l dad h . Sumar valor anterior de prueba .h .Dispositivos de E/S Programables 523 prob: ora c out pb_8255 in pc_8255 ani 1 jz alto mov a.a jnc prob mov a. Número de dígitos al registro B . Se pone máscara .a alto: mov a.-------------------------------------------------------------------------------------------------------------.pa_8255.num_dig defseg progr seg progr visual: rep: lxi d.temp mvi c. es el último bit . Desplazar hacia próximo bit menos significativo .327 push d mvi b. desconocido .-------------------------------------------------------------------------------------------------------------. Agregar al acumulador (D4-D6) patrón . Sumar multiplicando. Rutina POR5 . Multiplicando x2 dad h . Se lee salida del comparador.

Es 0.d . Último dígito. El programa ejecutable resultante fue descargado por el . seguir presentando muestra ret .-------------------------------------------------------------------------------------------------------------- Fig. No es el último dígito.14 y 916 fueron construidos e interconectados al µC MPR85-PLUS. retornar en búsqueda de muestra siguiente . Rutina de retardo . Contador menos uno mov a.-------------------------------------------------------------------------------------------------------------f_mux: lxi d.d ora e jnz fmux ret end . Ventana principal de MICRO-IDE con el proyecto del ejemplo 9. 9. recuperar contador dcx d .Dispositivos de E/S Programables 524 mov c. Los módulos del proyecto fueron compilados y enlazados usando la herramienta Micro-IDE. No es cero.80H fmux: dcx d mov a. Apuntar dirección del caracter siguiente dcr b .4. continuar pop d . Probar si alcanzó cero ora e jnz rep .a .17. Contador de dígitos -1 jnz precib .-------------------------------------------------------------------------------------------------------------. Patrón de selección de dígito siguiente a C inx h . Los circuitos de la figuras 9.

además de la conversión proveen salidas en BCD e incluso señales y temporización para la pantalla multiplexada.19 se indican las funciones de las líneas del bus y su ubicación en el conector CANON DB-25. los cuales vienen integrados en chips multifunción. con apoyo de código. Por ejemplo.Dispositivos de E/S Programables 525 puerto serie del PC en la memoria del MPR-85 PLUS. Fig. Este ejemplo fue un ejercicio didáctico donde se mostró como pueden usarse circuitos integrados CDA de bajo costo para que. CENTRONICS es un estándar usado por muchos años para enviar datos desde un µC hacia una impresora paralela. Transferencia de un carácter a una impresora usando el protocolo de enlace CENTRONICS. Contrastando la lectura con la de un voltímetro comercial. El modo 0 del PPI 8255A también puede usarse para el control de periféricos que requieran un protocolo de enlace sin uso de interrupciones.5 Realizar la interconexión de una impresora CENTRONICS a un µP8085A usando un 8255A funcionando en el modo cero. Su uso es tan extendido que la mayoría de las impresoras hasta hace dos años usaban este protocolo. . Ejemplo 9. Las impresoras modernas ofrecen además un puerto USB. EL puerto paralelo puede realizarse con un 8255A bajo el control del programa de transferencia. El diseño fue probado y funcionó en forma correcta. La figura 9. no se aprecia error alguno.18. presentado en pantalla el valor del voltaje fijado en el potenciómetro. El ejemplo siguiente ilustra el uso del PPI para la interconexión de un sistema 8085A a una impresora paralela.18 muestra un diagrama de tiempos de una transferencia CENTRONICS y en la figura 9. 9. En la práctica los voltímetros se construyen con CAD de doble pendiente. Escribir una rutina para enviar al periférico el carácter cuyo código ASCII se encuentra en el registro B. puedan realizarse funciones más complejas como la conversión analógica digital.

10 ACK : ACKNOWLEDGE BUSY PO: SLCT: PAPER OUT SELECT E 11 12 13 E E E • • Cuando se aplica un RESET . Salida que indica con un nivel bajo si a cada comando de retorno de carro (CR) le seguirá uno de alimentación de línea (LF).Dispositivos de E/S Programables 526 Terminal 1 2-9 Señal E/S 1 S S STB : DATASTROBE DATA 0 – DATA 7 Función Salida normalmente en nivel alto.5 µs antes y después del pulso STB . Señal activa en bajo generada por la impresora cuando está lista para recibir un nuevo carácter. Es generada cuando la línea BUSY va a nivel bajo. Activa en bajo por la ocurrencia de un error. Fig. Entrada que cuando está en nivel alto notifica que no hay papel en la bandeja de la impresora. Condiciones de error son: • Ausencia de papel en la bandeja. Si está en nivel alto la transferencia de datos no es aceptada. • Cubierta exterior abierta En cero inicializa la impresora. Está en nivel alto cuando ésta no puede recibir datos. Entrada OCUPADA que indica la disponibilidad de la impresora. Detiene el equipo y borra el buffer de datos. Salidas de los ocho bits de datos. 1 Entrada/Salida con respecto al microcomputador . 14 15 AFD : AUTOFEED XT S E ERROR 16 17 18-25 RESET SL TIERRA S S – OFF LINE: • Impresora sin papel. Conector CANON DB25 hembra y descripción de las señales del estándar CENTRONICS. la señal conmuta a uno lógico. Deben ser estables al menos 0. Al presionar el interruptor ON LINE. • Cubierta exterior abierta • La impresora es colocada en OFF LINE. Indica el estado de la impresora. ON LINE: • Al energizar la impresora. Es puesta a cero por el µC durante 1 µs para notificar que se envió un dato. 9.19. • Estado de sobrecarga. • Impresora en OFF LINE. Cuando está en línea. Cuando es cero se selecciona la impresora.

Dispositivos de E/S Programables 527 Nota: La tarjeta de impresora debe tener resistores conectados a +5V en todas las entradas. 9.20 Puerto de impresora . Fig.

NULL 0 .20 Los bits del carácter a imprimir se entregan por el PA del 8255A. PCL:entrada. Caracter de escape.---------------------------------------------------------------------------------------------------------------. el µP permanecerá en espera hasta cuando BUSY retorne a cero.18. . . al igual que BUSY. puede ser tratada como una notificación de lista para recibir un nuevo dato. si está en cero lógico. Rutina SAL_IMPR de salida a impresora .---------------------------------------------------------------------------------------------------------------- . Puerto C pctrl_8255 equ 83h . Esto significa que durante la transferencia de datos a la impresora. colocar el dato y generar la señal STB . Si la línea BUSY está en alto. Como ilustra el diagrama de tiempos de la figura 9. En este caso. el código ASCII del carácter a imprimir es presentado por el µP en las líneas de datos DATA0-7 y entonces se examina la entrada BUSY para verificar. para sincronizar la transferencia del dato. Imprime bloque a partir de dirección 2000h . Cuando la impresora ha aceptado un carácter. Registro de control plbr_ctrl equ 83h .Dispositivos de E/S Programables 528 El protocolo CENTRONICS trasmite en paralelo los datos a imprimir y además presenta varias señales para que el µP controle la transferencia. PA:salida . Puerto A pc_8255 equ 82h .---------------------------------------------------------------------------------------------------------------inic_blq equ 2000h . Carácter de escape . La impresora lee el dato durante el flanco positivo de STB . Activar STB stb_uno equ 9 . y un grupo de líneas de salida desde la impresora indican en cualquier momento el estado del periférico. que la impresora esté disponible. Palabra de control. porque la impresora está ocupada. Dirección de primer caracter a imprimir pa_8255 equ 80h . el procesador coloca en nivel bajo la salida STB durante al menos 1 µs. el cual debe ser configurado para operación en el modo 0. El puerto de conexión a la impresora se muestra en la figura 9. Se utilizan buffers de colector abierto en todas las salidas del 8255A. y por el terminal PC4 se genera la señal de sincronización STB . activa a cero durante 5 µs la señal de reconocimiento ACK . La salida BUSY de la impresora se aplica a la línea PC0 del puerto de entrada C. Debido a que ACK es disparada en el flanco posterior de BUSY. modo 0. ACK puede ser ignorada y el programa sólo tiene que examinar si la impresora está libre. Desactivar STB escap equ 0 . PCH:salida stb_cero equ 8 . Los resistores de colector se encuentran en el circuito de entrada a la impresora.

sal_impr: in pc_8255 .plbr_ctrl out pctrl_8255 . BUSY es cero out pa_8255 . Enviar caracter a impresora mvi a. Imprimir byte en registro B inr l . se mantiene la prueba hasta cuando BUSY retorne a cero. ¿Es el byte de escape? jz cont . No. la transferencia desde/hacia . Si está en nivel alto.. esperar mov a. Poner señal STB en cero mvi a. La rutina de salida a impresora examina el estado de la línea BUSY. En este momento. En este caso.b . El modo 1 de operación está especialmente diseñado para la realización de transmisiones y recepciones de información. Si BUSY es alto.stb_uno out pctrl_8255 . El carácter NULL señala el final del bloque a imprimir. Poner máscara jnz sal_impr .. Apuntar primer caracter a imprimir prox: mov b. Este modo puede usarse para el control de motores por paso o servomotores o para el control de de la potencia suministrada a cargas de corriente alterna. Apuntar siguiente caracter jmp prox . Desactivar línea STB ret . usando señales de dialogo generadas por el microprocesador y por el equipo de E/S. . conmuta a cero lógico la línea STB .b . continuar programa principal call sal_impr . Examinar caracter cpi escap . la cual se mantiene en bajo por un tiempo superior a 1 µs. Operación en el modo 1 El último ejemplo del modo 0. Leer estado de BUSY ani 1 . Se programa 8255A mvi a.Dispositivos de E/S Programables 529 mvi a. Lo presentado es una muestra pequeña que en modo alguno agota las posibilidades del uso práctico del modo cero en combinación con el programa para control de periféricos.---------------------------------------------------------------------------------------------------------------- El código anterior imprime un bloque de memoria de una página máximo y continúa ejecutando el código de usuario.5 finalizan los ejemplos de operación del 8255A en modo cero. Con el ejercicio 9.m . instante cuando se retorna al programa principal. Continuar impresión cont: .. fue una muestra de una operación de entrada y salida con un periférico que requiere un protocolo de enlace para realizar las transferencias.stb_uno out pctrl_8255 . STB se pone a uno lxi h.stb_cero out pctrl_8255 . inic_blq . . Si. Caracter de memoria a registro B mov a.

Como se expuso en páginas anteriores ambos grupos A y B pueden programarse para funcionamiento en este modo. realizado usando los terminales del puerto C.21 Formatos de palabra de control para operación en el modo 1 de entrada. respectivamente. Fig. 9. • Cada grupo con un puerto de 8 bits de datos y puerto de 4 bits de control/datos. Las dos líneas restantes.Dispositivos de E/S Programables 530 los puertos A y B es controlado por un protocolo de enlace. como se indica a continuación: • Grupos A y B.21muestra los formatos de la palabra de entrada para la configuración de los grupos A y B para operación en el modo 1. PC6-7. • El puerto de 4 bits (PCH y PCL) se usa para control/estado del puerto de datos de 8 bits. . ambas con retención. si ambos grupos operan en modo 1. • Los puertos de 8 bits (PA y PB) pueden ser entradas o salidas. Tres bits de PCH o de PCL se usan para controlar la transferencia de datos desde el periférico hacia el sistema a través de los puertos PA y PB. Observe que tanto el puerto A como el B se programan como entradas. Modo 1: Entrada La figura 9. del puerto C quedan disponibles para ser usadas como líneas de E/S.

una señal de reconocimiento IBF se pone en alto para indicar la presencia de un dato en el latch de entrada. A continuación.Dispositivos de E/S Programables 531 Aunque en este caso se considera que ambos grupos se configuran en el modo 1 de entrada. Este modo de operación permite que con solo cargar un dato en el puerto. Fig. Al inicio de la transferencia. IBF es uno y el bit INTE está en 1. se dispara la señal INTR de solicitud de interrupción. Entrada en modo 1. El flanco de . si las interrupciones están habilitadas. el periférico coloca el dato en los terminales del puerto de entrada y pone en nivel bajo al línea STB para cargar el byte en el registro de entrada. STB Strobe Input Cuando se activa esta entrada el dato entregado por el periférico es cargado en el registro latch del puerto de entrada. Regresa a 0 cuando el puerto es leído por el µP. 9. en cuyo caso uno de los grupos se programa como entrada y el otro como salida. El modo 1 de operación permite que el dato desde el periférico se almacene en el puerto A o en el puerto B hasta cuando el µP pueda leerlo. STB y es llevada a cero INTR Interrupt Request Salida puesta a 1 cuando STB retorna a nivel alto. mediante un programa que examine el estado de IBF o al ser interrumpido por INTR. Es una señal IBF Input Buffer Full de reconocimiento activada como respuesta a la entrada cuando el µP lee el puerto.22. La función de las señales de control y el diagrama de tiempo de una transferencia de entrada en el modo 1 se muestra en la figura 9. Al retornar STB a uno lógico. en la práctica pueden programarse una combinación de modo 1. El µP puede detectar cuando el periférico transmite un dato.22. Salida que notifica la presencia de un dato en el registro de entrada. un periférico interrumpa al CPU. Las interrupciones deben estar habilitadas por: INTE A: bit set/reset de PC4 INTE B: bit set/reset de PC2 PC7 y PC6 Líneas disponibles para E/S.

Ejemplo 9. Fig. Registro de control plbr_ctrl equ 10000110b . Observe que en el modo de interrupción.-----------------------------------------------------------------teclado: mvi a. las salidas de datos se aplican al PB configurado como entrada y la señal de sincronización DATO LISTO se conecta al terminal PC2 o STB B . Palabra de control.86H . Puerto B pc_8255 equ 82h .Puerto B.--------------------------------------------.23 Entrada en modo 1. la identifican.------------------------------------------------------------------ .Si IBF=1.Si IBF=0. registro vacío in pb_8255 .6 Escriba una rutina para leer un dato desde un dispositivo de entrada. Modo 1.--------------------------------------------. detectan la prsión de la tecla. este entregará al puerto B el código ASCII y una señal de habilitación a PC2 cada vez que una tecla es presionada.--------------------------------------------. le asignan el código correspondiente. Los circuitos electrónicos asociados al teclado. Cada vez que el periférico coloca un byte en las líneas del puerto de entrada.-----------------------------------------------------------------pb_8255 equ 81h .Leer puerto C ani 2 . leer el latch de PB ret . mientras que el flanco de caída de RD remueve la solicitud de interrupción. El siguiente programa carga el dato D0-D7 en el registro acumulador.Dispositivos de E/S Programables 532 subida de RD desactiva la señal IBF. genera un pulso negativo. . 9. suprimen el efecto de los rebotes de contactos y protegen contra la pulsación simultánea de varios pulsadores. Esta situación es apropiada para el uso del modo 1.-----------------------------------------------------------------.--------------------------------------------. Si el periférico es un teclado. la solicitud es realizada con sólo cargar el dato en el registro de entrada. Puerto C pctrl_8255 equ 83h . Modo 1:Entrada out pctrl_8255 exam_IBF: in pc_8255 . Rutina de lectura de teclado . Como ilustra el diagrama simplificado de la figura 9. cada vez que una tecla es activada.23.Examinar IBF jz exam_IBF . PB:entrada .

Fig. Esto ocurre durante el flanco de subida de WR . pueden usarse interrupciones durante la transferencia. respectivamente. Formatos de palabra de control para operación en el modo 1 de salida. Cuando el periférico acepta el dato. Observe que cada vez que el µProcesador escribe un dato en el puerto A o en el puerto B. se muestran en la figura 9.25. la cual desactiva la línea OBF notificando que el dato fue recibido y que el registro está vacío. la salida OBF respectiva. En la figura 9. La señal INTR puede usarse para interrumpir al µP cuando el periférico ha leído el dato enviado por la CPU. coloca en estado cero la señal de reconocimiento ACK .24 se muestran las señales de control del puerto C para cada grupo y el formato de la palabra de control para los grupos A y B.24. controlan la salida de datos hacia el periférico.Dispositivos de E/S Programables 533 Modo 1: Salida El puerto A o el B se configuran como salidas y tres señales del puerto PCH o PCL. 9. El terminal INTR es puesto a 1 . conmuta a nivel bajo para indicar existe un dato disponible en el registro de salida. Al igual que el el modo 1 de entrada. Las funciones de las señales de control y el diagrama de tiempo de la transferencia de datos en el modo 1 de salida.

Las interrupciones deben estar habilitadas por: INTE A: bit set/reset de PC4 INTE B: bit set/reset de PC2 Líneas disponibles para E/S. programado en el modo 1. Es activada OBF Output Buffer Full por el flanco posterior de WR y desactivada por el flanco de bajada de la señal de reconocimiento ACK generada por el periférico.26. la línea de indicación de latch lleno OBF y el bit INTE. Regresa a 0 cuando el el µP escribe un dato en el puerto. El dispositivo externo pone a nivel bajo está entrada para indicar al µP que el dato en el puerto A o B ha sido recibido.25. son todas uno. para enviar un bloque de datos a una impresora paralela. Como puede verse en la figura 9.7 Usar el modo 1 de salida. Para la línea de sincronización de transmisión de datos STB del puerto CENTRONICS. Escribir la rutina de salida de datos a la impresora. 9. ACK Acknowledge Input INTR Interrupt Request Salida activa cuando ACK conmuta a nivel alto. por el flanco de caída de WR . ésta no puede ser . Es llevada a cero. Este modo de operación permite interrumpir al CPU cuando un periférico acepta un dato transferido por el µP. La impresora recibe el código ASCII del carácter a imprimir por las 8 líneas del puerto A. Aunque la señal OBF indica que existe un dato válido en el registro de salida. Formatos de palabra de control y diagrama de tiempos de salida en modo 1 Ejemplo 9. Salida en nivel bajo cuando el µP escribe un dato en el puerto A o B.Dispositivos de E/S Programables 534 cuando la salida de reconocimiento ACK . para la interconexión a la impresora se usa el grupo A. OBF es uno y el bit INTE está en 1. se usa el bit PC5. PC4 y PC5 Fig.

Con la impresora libre el µP carga el dato en el registro de salida PA y genera por PC5 el comando STB .plbr_ctrl out pctrl_8255 . Carácter de escape . Imprime bloque a partir de dirección 2000h . Desactivar STB escap equ 0 . Palabra de control. Esta salida se conecta a la entrada ACK A o PC6 del 8255A y cuando se activa retorna a nivel alto a OBF . Rutina SAL_IMPR de salida a impresora . El código de la rutina se muestra a continuación. NULL 0 . Esto ocurre cuando la impresora acepta el dato y borra el registro de salida. Una vez que la impresora acepta el dato genera la señal de reconocimiento ACK para indicar que está lista para recibir otro dato. Puerto A pc_8255 equ 82h . inic_blq . Apuntar primer caracter a imprimir . .26. PCH:salida stb_cero equ 10 . Se programa 8255A mvi a. Puerto C pctrl_8255 equ 83h .---------------------------------------------------------------------------------------------------------------mvi a. PA:salida . Por tal razón se usa PC5. Dirección de primer caracter a imprimir pa_8255 equ 80h .---------------------------------------------------------------------------------------------------------------inic_blq equ 2000h . STB se pone a uno lxi h.Dispositivos de E/S Programables 535 usada como STB . Salida a impresora en modo 1 El programa examinará OBF para detectar si la impresora está disponible. Registro de control plbr_ctrl equ 0A0h . Caracter de escape. 9. modo 1. Fig.stb_uno out pctrl_8255 . Activar STB stb_uno equ 11 . porque se requiere un pulso para indicar a la impresora que hay un dato listo.---------------------------------------------------------------------------------------------------------------. .

27. No. . OBF es cero out pa_8255 . Poner señal STB en cero mvi a. . Si.. Apuntar siguiente caracter jmp prox ..27 se muestran las señales asociadas al modo 2 y la palabra de control para operación en ambas direcciones. En la figura 9.. Enviar caracter a impresora mvi a.m . Caracter de memoria a registro B mov a. Continuar impresión cont: . continuar programa principal call sal_impr . Poner máscara jnz sal_impr . sal_impr: in pc_8255 .stb_uno out pctrl_8255 . Leer estado de OBF ani 80h . transferencias paralelas con el estándar para instrumentación de propósito general GPIB (IEEE-448) y para la comunicación entre computadores. Ejemplos del uso de este modo de operación es la interconexión con un controlador de discos flexibles. 9.Dispositivos de E/S Programables 536 prox: mov b. Fig. ¿Es el byte de escape? jz cont .stb_cero out pctrl_8255 . Palabra de control y señales asociadas con el modo 2 de operación. Examinar caracter cpi escap . Desactivar línea STB ret . Si OBF es bajo. . esperar mov a.b .b . Imprimir byte en registro B inr l .---------------------------------------------------------------------------------------------------------------- Operación en el modo 2 Es el modo de transferencia bidireccional sobre los terminales del puerto A.

. Formatos de palabra de control y diagrama de tiempos para el modo 2 Debido a que la conexión de una unida de disquetes al sistema y la comunicación interprocesador son aplicaciones fuera del alcance de este trabajo. IBF Input Buffer Full Salida activa que en nivel alto puede usarse para interrumpir al µP durante transferencias tanto de entrada como de salida. el siguiente ejemplo se limita a la presentación de rutinas de transmisión y recepción en el modo de operación 2. las salidas de PA permanecen en alta impedancia.Dispositivos de E/S Programables 537 OBF Output Buffer Full ACK Acknowledge Input STB Strobe Input Salida en nivel bajo cuando el µP escribe un dato en el puerto A indicando que el latch de salida está lleno. Si ACK está en alto. Fig.28. Cuando se activa esta entrada el dato entregado por el periférico es cargado en el registro latch del puerto AUn alto en esta salida indica que un dato ha sido cargado en el registro de entrada. INTE 1: Bit set/reset PC6 INTR Interrupt Request INTE 2: Bit set/reset PC4 PC2. Entrada que en cero lógico habilita los buffer de tres estados de salida del puerto A. 9. PC1 y PC0 Líneas disponibles para E/S controladas por bit set/reset.

Programa principal mvi a.---------------------------------------------------------------------------------------------------- El lector debe haber notado que para detectar el estado de las señales de control. Registro de control . Rutina TRASM. .29 muestra los formatos de la palabra de estado para los modos 1 y 2.. Ejemplo en modo 2 . Escribir un programa que transmita por las líneas bidireccionales del puerto A el dato cargado en el registro acumulador.----------------------------------------------------------------------------------------------------------. . La figura 9. Transmitir byte ret . Si OBF es 1. Sin mayores comentarios se presenta el código de transferencia en el modo 2 de operación. 2. Recibe el dato por las líneas del puerto A y lo retorna en el acumulador . Rutina RECIB. . Si IBF es 0. .----------------------------------------------------------------------------------------------------------. Se programa 8255A .----------------------------------------------------------------------------------------------------------trasm: in pc_8255 .----------------------------------------------------------------------------------------------------------. Si IBF es 1. Leer puerto C ani 20h . Si OBF es 0. en los modos de operación 1 y 2.plbr_ctrl out pctrl_8255 . Una rutina debe recibir por las líneas bidireccionales del puerto A el dato enviado por un dispositivo externo. . Transmite el dato en el registro B por las líneas del puerto A . leer dato ret . basta con realizar una lectura convencional del puerto C. registro de entrada vacío in pa_8255 .Dispositivos de E/S Programables 538 Ejemplo 9.----------------------------------------------------------------------------------------------------------. Puerto C pctrl_8255 equ 83h .b .. Próximo dato al acumulador out pa_8255 . Puerto A pc_8255 equ 82h . Leer puert C ani 80h . Examinar OBF jz trasm . registro de salida lleno mov a. Examinar IBF jnz recib .8 1.----------------------------------------------------------------------------------------------------------pa_8255 equ 80h ..----------------------------------------------------------------------------------------------------------recib: in pc_8255 .

Formatos de las palabras de estado para los modos 1 y 2.Dispositivos de E/S Programables 539 Fig. en incluso la compañía INTERSIL ofrece una versión (HS-81C55RH) con alta resistente a la radiación cósmica. El dispositivo multifunción 8155.2 DISPOSITIVO 8155: SRAM/PUERTOS DE E/S/TIMER Es conocido por el lector.30. que el circuito integrado 8155/56 es un dispositivo de funciones múltiples. destinada al diseño de instrumentos y controles que viajan al espacio. Fig. Es fabricado por varias empresas. 9. diseñado para compatibilidad pin a pin con el µP 8085A. . 9.9.29.

La dirección es programada escribiendo en el registro de comando.. En caso contrario el contenido de un puerto de E/S o del registro de estado será colocado en el bus multiplexado. DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8155 VCC GND +5V Tierra Un nivel bajo en este terminal permite la comunicación entre el µP y el 8155.Dispositivos de E/S Programables 540 Los recursos ofrecidos por el 8155/56 son: • 2Kbits de memoria RWM estática arregladas como 256x8 bytes. Selecciona la RWM si es cero y los puertos de E/S y el registro comando/estado si está en alto. Esta entrada en cero con CS activado habilita los buffers de salida AD0-AD7. Para el 8156 esta entrada es activa en alto. Usualmente se conecta el reloj del µP aunque puede conectarse cualquier señal digital con frecuencia menor o igual a fclk Salida de onda cuadrada o pulso según el modo seleccionado para el temporizador. • 2 puertos programables de 8 bits para E/S. TIMER IN TIMER OUT Puerto A: Ocho líneas de E/S de propósito general. . Es el bus de datos/direcciones bidireccional y tres estados por medio del cual se transfieren comandos y/o datos entre el 8155 y el µP. dependiendo de la entrada CS WR RD IO / M . Puerto A: seis líneas de E/S de propósito general o pueden usarse como líneas de control para transferencia del pA y B en los modos ALT3 y ALT4. Los modos de operación se programan escribiendo en el registro de comando. La dirección es programada escribiendo en el registro de comando. para E/S. Si el terminal IO/ M AD0-AD7 IO / M está en nivel bajo el contenido de la posición de RWM seleccionada será cargado en el bus de datos/direcciones. Un nivel alto en esta entrada durante al menos dos pulsos de reloj inicia el registro de control con todos los puertos en el modo de entrada. by- • Registro de comando/estado Fig. En el flaco de caída de esta entrada se carga dentro del chip el estado de las líneas de dirección AD0AD/. Esta entrada en cero con CS activado causa que el byte en el bus multiplexado sea escrito en la RAM o en los puertos de E/S y registro comando/estado. Los ocho bits bajos de las direcciones se cargan en el latch interno durante el flanco de bajada de la señal ALE. Secciones del 8155/56 te bajo de direcciones. Puerto B: Ocho líneas de E/S de propósito general.9. RESET ALE PA0-PA7 PB0-PB7 PC0-PC7 CS e IO / M .31. Entrada al temporizador contador. • 1 puerto programable de 6 bits • 1 temporizador/contador binario • Registro latch interno controlado por ALE para decodificar el programable de 14 bits.

El circuito integrado no requiere lógica externa para conectarse al μP 8085. un puerto PC de 6 bits. Tabla. o a los puertos de E/S.3 Direcciones de los registros internos del 8155 Dirección del Puerto de E/S Registro seleccionado AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 x x x x x 0 0 0 Registro de Comando/Estado x x x x x 0 0 1 Puerto A de E/S x x x x x 0 1 0 Puerto B de E/S x x x x x 0 1 1 Puerto C de E/S x x x x x 1 0 0 8 bits de orden bajo del temporizador/contador x x x x x 1 0 1 6 bits de orden alto del temporizdor/contador y 2 bits del modo temporizador. Los 6 bits del puerto C pueden a su vez funcionar como entradas o salidas de propósito general o como líneas de control y estado para transferencias sobre el puerto A y B. Estos son: dos puertos de E/S: PA y PB de 8 bits. La entrada ALE se aplica a un registro latch interno para demultiplexar el byte de orden bajo A0-A7 del bus de direcciones. y un contador/temporizador de 14 bits. 9. la cual indica si el bus contiene datos o direcciones. con IO / M en nivel bajo.3 y en el capítulo 5 se expone todo lo relacionado con el diseño del decodificador de direcciones para el 8155/56. Como ilustra la figura 9.1 Sección de entrada y salida del 8155 Las direcciones asignadas a los registros internos del 8155 se muestran en la tabla 9. de acuerdo con la configuración del 8155. cuando IO / M conmuta a nivel alto. 9. . el estado lógico de la señal IO / M distingue cuando la dirección presente en las líneas AD0-AD7 corresponde una posición de la memoria SRAM o hace referencia a uno de los registros internos del circuito. mientras que esta información. y los estados de IO / M y CS se aplican a la lógica interna del chip durante el flanco posterior de ALE. Los puertos A y B son de 8 bits y pueden ser usados para transferencias de E/S controladas por programa según el modo programado en el circuito. El 8155/56 tiene tres puertos programables de E/S. se realiza a través del bus multiplexado AD0-AD7. y WR y RD que señalan cuando el acceso corresponde a una operación de escritura o de lectura. una dirección válida se presenta en las líneas de direcciones en el flanco anterior de ALE.2. el dispositivo 8155 contiene una memoria RAM estática de 256 bytes y siete registros internos.32.Dispositivos de E/S Programables 541 El acceso a la zona de memoria RWM. los registros de comando/estado (C/S) para la programación y examen del estado del dispositivo. bajo el control de las señales: ALE.

pero son unidades independientes.Dispositivos de E/S Programables 542 Registro de comando Los registros de comando y de estado tienen la misma dirección. Su dirección la esta- . y de acuerdo con las función seleccionada para el puerto C. Fig. La información transferida al registro de comando durante una operación de escritura en puerto. El puerto B tiene las mismas características mencionadas para el puerto A.32 Los bits 0 a 3 definen el modo de los puertos. 9. permite programar las funciones de los puertos de E/S. los bits 4 y 5 habilitan o no las interrupciones desde el puerto C cuando éste es usado como puerto de control y los dos bits más a la derecha son destinados para el control del temporizador.32 Formato de la palabra de control del 8155. puede funcionar en el modo básico de E/S o en el modo con protocolo de enlace. El puerto A puede ser usado como entrada o salida según establezca el bit 0 de registro C/S. de acuerdo con el formato de palabra mostrado en la figura 9.

se nombra STB para el 8155. Un alto en esta línea indica que el periférico ha enviado un dato pero este aún no ha sido leído por el µP o que el dato escrito en el puerto por la CPU ha sido aceptado por el periférico. La única diferencia es en la nomenclatura de las señales.33. Los modos de funcionamiento del puerto C o ALTn (alternatives) se presentan a continuación. Dada la similitud en los modos de operación de ambos dispositivos. Por ejemplo. BF: Salida BUFFER LLENO que en nivel alto notifica que un dato ha sido cargado en por el µP/periférico en el latch del puerto pero aun no ha sido transferido al periférico/µProcesador. la señal de buffer lleno se denomina BF tanto para entrada como para salida (OBF e IBF en el 8255A) y la señal de reconocimiento en modo salida. el funcionamiento en los modos ALT3 y ALT4 es similar al modo 1 del 8255A. STB : Entrada STROBE que se activa en nivel bajo para indicar la disponibilidad de un dato de entrada o la aceptación de un dato de salida. En el modo ALT3 donde solo se controla el puerto A. se considera que los ejemplos presentados para el 8255. Las seis lineas del puerto C pueden configurarse como entradas o salidas convencionales (ALT1 Y ALT2) o como señales de control de los puertos PA y PB (ALT3 y ALT4) de acuerdo con el estado de los bits 2 y 3 del registro de comando.Dispositivos de E/S Programables 543 blece el estado del bit 1 del registro de C/S. En las figuras 9.36 se muestran los diagramas de tiempos para transferencias de E/S bajo control del puerto C. Cuando se usan estos modos tres bits del puerto C se asignan a control del puerto A y los tres restantes al puerto B. Como se observa en los diagramas de tiempos de la figura 9.4 Modos del puerto C TERMINAL ALT1 PC0 ENTRADA PC1 ENTRADA PC2 ENTRADA ALT2 SALIDA SALIDA SALIDA ALT3 INTRA BFA STB A ALT4 INTRA BFA STB A PC3 PC4 PC5 ENTRADA ENTRADA ENTRADA SALIDA SALIDA SALIDA SALIDA SALIDA SALIDA INTRB BFB STB B INTR: Salida de SOLICITUD DE INTERRUPCIÓN del puerto A o B. Tabla. llamada ACK en el 8255. pueden adaptarse con facilidad al 8155. Los modos que usan el puerto C para controlar la transferencia a los puertos A y B son ALT3 (solo puerto A) y ALT4 (puertos A y B). . operando en los modos 0 y 1. 9. los bits PC3-5 funcionan como salidas.

El formato de la palabra de estado se muestra en la figura 9.Dispositivos de E/S Programables 544 Fig. la escritura sería a este último. Una lectura del registro de estado puede indicar si en el latch de entrada o salida existe un dato aun no transferido al receptor. entrega información de estados de los puertos de E/S y el temporizador. Registro de estado Una operación de lectura al registro de estado de siete bits. porque al compartir la misma dirección con el registro comando.34.33 Formas de ondas para transferencias de entrada y salida bajo el control del puerto C. el estado de las líneas de interrupciones y si éstas están habilitadas. El programa puede examinar esta información en cualquier momento. 9. Pudiéndose además detectar cuando el temporiza- . El µP no puede escribirse sobre este registro.

Esto último se logra detectando el estado del bit 6 del registro de estado. 9. Formato de la palabra de estado del 8155. 9.Dispositivos de E/S Programables 545 dor contador llega a la cuenta final después de haber sido iniciado. Pantalla de cristal líquido conectada a un 8155. Fig.9 Se debe controlar la presentación de información alfanumérica en una pantalla de cristal líquido. Fig.35. . Ejemplo 9.34.

El dígito más significativo en la posición más baja. e imprima la temperatura en dos puntos de un proceso. para comunicarse con el módulo LCD se requieren tres líneas de control: E. El carácter se construye en una matriz de 5x7 puntos Existe un gran número de módulos LCD producidos por diferentes fabricantes y existe un estándar que facilita la interconexión entre el dispositivo y un µP o µCtrl. basándose en el diagrama simplificado de la figura 9. R / W y ocho líneas para datos y comandos. 9. generador de caracteres y los manejadores de cristal líquido necesarios para el control de una matriz de puntos. por lo cual se simplifica la interconexión del LCD con el sistema procesador. Realizar la interconexión a un sistema 8085A. El código de la aplicación puede programar al dispositivo para operación con datos de 4 bits. Como ilustra la figura 9. independientemente del modelo. de un módulo de cristal líquido de 16x2 caracteres (controlador HD44780U). El HD44780U tiene dos registros de 8 bits: Registro de Datos (DR) Contiene temporalmente los datos a ser leídos o escritos en la memoria RAM de datos a presentar (DDRAM: Display Data RAM) y en la memoria RAM del .36. Esta unidad provee todas las funciones como memoria de presentación.36 es de 16x2 caracteres. Este es un sistema microcontrolador y manejador de pantallas LCD. 2. Las funciones y distribución de los terminales del dispositivo LM032L se muestran en la figura 9. en cuyo caso sólo serán necesarias siete líneas de interconexión. para presentación de caracteres alfanuméricos y símbolos. Solución: La pantalla LCD de la figura 9.35.37. Fig. Escribir el programa de control de presentación.36. Tal estándar se conoce como HD44780U. Los valores de temperatura son de dos dígitos y está almacenados a partir de la dirección de memoria MEM.Dispositivos de E/S Programables 546 1.35. lo cual significa que puede presentar 2 líneas de 16 caracteres cada una. El formato de presentación es el de la figura 9. Valores de temperatura y estado del proceso. RS.

Cualquier información cargada en el DR por el µP. El dispositivo LM032L usa el estándar HD44780U. Cuando es 1 se escribe o lee desde el registro de datos (DR) Read/Write Selección de operaciones de lectura y escritura. La CGRAM contiene caracteres definidos por el usuario. Cuando una dirección es escrita en el IR. es almacenada automáticamente en la DDRAM o en la CGRAM.37. 0: Escritura. La línea de control RS permite seleccionar uno de los registros como indica la tabla 9. Una vez que el µP lee el dato.Dispositivos de E/S Programables 547 VDD: VSS: VEE: RS: Alimentación de 2. Estas 4 líneas no se usan durante el modo de operación con transferencias de 4 bits. 1: Lectura. Inicia las operaciones de lectura y escritura.5 V. El bit D7 puede usarse como bandera de ocupado. el contenido de la siguiente posición de la memoria se envía al DR para una próxima lectura por el sistema.7 V a 5.5. Comunica el µP con el HD44780U. Tierra. estos son transferidos al DR. como por ejemplo: limpiar pantalla. Regulación de contraste de la pantalla (0-5 V) Selects registers. Cuando el µP lee datos desde la DDRAM o CGRAM. . R/ W : E: D4-D7: D0-D3: Fig. Comunica el µP con el HD44780U. 9. Cuando es 0 se escriben comandos en el registro de instrucción (IR) o se leen desde IR el estado de la bandera de ocupado y del contador de direcciones. generador de caracteres (CGRAM: Character Generador RAM). Enable. un dato es leído desde la DDRAM o CGRAM y cargado en el DR para ser transferido al µP. ocultar cursor o desplazar cursor. y direcciones para la DDRAM o la CGRAM. Nibble mas significativo del bus de datos bidireccional. Registro de Instrucciones (IR) Almacena los códigos de las instrucciones. Nibble bajo del bus de datos bidireccional.

colocar el dato. 9. En la práctica está secuencia no es crítica. Para el dispositivo de 16x2 caracteres.Dispositivos de E/S Programables 548 Tabla. La memoria de datos a presentar o DDRAM contiene los códigos de 8 bits de los caracteres en pantalla. por ejemplo. puede tener dos propósitos: uno. 9.38. Escritura en el DR (Dato desde el DR a la DDRAM o CGRAM) Lectura del DR (Dato desde DDRAM o CGRAM hacia el DR) Cuando el HD44780U está realizando una operación interna. El procedimiento implica: poner RS en el estado correspondiente. la ejecución de una instrucción (Borrar pantalla.5. Su máxima capacidad son 80 caracteres. Es en realidad el flanco de caída de la señal E. cargar el dato en el bus D0-D7 y retornar E a cero lógico. poner la entrada E en alto. el evento que ejecuta las operaciones internas. Selección de registros. El contador de direcciones (AC:Address Counter) es un apuntador de direcciones para la DDRAM y la CGRAM. y al final retornar a cero la línea E.39. Por ejemplo. Operación de escritura en el IR con RS =0). La propia instrucción especifica si el destino es la DDRAM o la CGRAM. se puede activar E. El AC es incrementado/disminuido en 1. la bandera de ocupado estará en alto y el controlador no aceptará transferencia alguna hasta cuando BF retorne a nivel bajo. el estado de BF y del contador de direcciones puede ser examinado por el programa.5. la DDRAM puede representarse con el siguiente mapa de memoria. Todo texto escrito en el HD44780U se almacena en esta memoria y el µCtrl a continuación leerá la DDRAM y presentará el mensaje en el LCD. llevar la línea R / W a cero. la presentación de un caracter ASCII en la pantalla (Operación de escritura al DR con RS =1). Fig. fijar el estado de RS y R / W . Memoria DDRAM . el otro. Cuando el µP escribe la dirección de una instrucción en el IR. RS 0 R/ W 0 OPERACIÓN 0 1 1 1 0 1 Escritura de instrucción o dirección en el IR Lectura de la bandera de ocupado BF (D7) y del contador de direcciones (D0-D6). El diagrama de tiempos de una operación de escritura al módulo LCD se presenta en la figura 9. Como se expone en la tabla 9. por cada operación de escritura/lectura. Una escritura en el módulo. ésta es cargada en el AC.

. Si escribimos un carácter el la dirección 0FH. En este caso antes de enviar el caracter debe ejecutarse un comando que desplace el cursor hacia la primera posición de la línea 2.39. El área más oscura en la figura 9. el segundo a la 1 y así sucesivamente. El primer caracter pertenece a la posición 0. el siguiente carácter enviado no aparecerá al comienzo de la segunda línea (dirección 40H) debido a que fue escrito en la dirección 10H.Dispositivos de E/S Programables 549 Fig.40.38 corresponde a los caracteres visibles o 16x2 caracteres. Las instrucciones disponibles. Los caracteres imprimibles se muestran en la tabla de la figura 9.6. El área que no se usa para presentar caracteres puede usarse como RAM de propósito general. Ciclo de escritura en el HD44780U. sus códigos y el número de ciclos de reloj invertidos en la ejecución de cada una. 9. se muestran en la tabla 9. éste aparecerá en la ultima posición de la línea 1. y el número indica la dirección de la memoria que corresponde a cada posición en la pantalla.

Dispositivos de E/S Programables 550 Fig.40. Patrones en la ROM del generador de caracteres. 9. .

1 = Desplazamiento hacia la derecha. 0 = Cursor normal. 0 = Bus de 4 bits. 1 = Módulo LCD está ocupado. 9. I/D: S: D: C: B: S/C: R/L: BF: DL: N: 1 = Avance del cursor.6. Conjunto de instrucciones del módulo LCD. . 0= “ “ 5 x 7 puntos. 0 = Muestra 1 línea de caracteres. 1 = Presenta 2 líneas de caracteres. 1 = Desplaza el contenido de la pantalla.Dispositivos de E/S Programables 551 Tabla. 0 = Presentación normal. 1 = Cursor parpadea si está activo. 0 = Retroceso del cursor. 1 = Cursor está activo. 0 = Mueve el cursor. 1 = Pantalla activada. 0= “ apagada. 1 = Desplaza el contenido de la pantalla con cada nueva escritura de dato. 0 = Cursor oculto. 0 = Dispositivo libre para aceptar comandos o datos. F: 1 = Caracteres de 5 x 10 puntos. 1 = Bus de 8 bits. 0= “ “ “ izquierda.

Esta orden limpia la pantalla y coloca al cursor en la posición del primer carácter de la primera línea. En principio. un comando 06H=000001102 de la instrucción Entry Mode Set. Si se escribe en la línea 1 y se desea que el carácter que sigue se presente en la posición 5 de la segunda línea se usa la función Set DDRAM Addr o C5H=110001012 (Dirección DDRAM= 45H). Esperar al menos 40 µs. La instrucción siguiente de la secuencia de inicio corresponde al comando 0EH=000011102 de la instrucción Display Control. para el modo de 8 bits. Ejecutar la instrucción Function Set (30H: bus 8 bits). se ejecuta una sucesión de instrucciones que lleva al módulo LCD. Ejecutar la instrucción Entry Mode set (06H:Auto incremento. En este caso. Esperar al menos 100 µs. Los tiempos de espera después de esta instrucción se corresponden con el tiempo de ejecución de la misma. la cual activa la pantalla y muestra el cursor. Ejecutar la instrucción Function Set (38H: bus 8 bits.64 ms. Ejecutar la instrucción Clear Display (01H: borrar pantalla). Finalmente. Esperar al menos 40 µs. establece. No basta con examinar la bandera de ocupado BF para detectar cuando el módulo está disponible. por lo cual es suficiente con verificar a BF. El manual de usuario del HD44780U especifica que un circuito interno de RESET inicia dispositivo. . por defecto. Ejecutar la instrucción Function Set(* ) (30H: bus 8 bits). sugerida por el fabricante. al aplicársele energía.7 V. Esperar al menos 40 µs.Dispositivos de E/S Programables 552 Configurando el módulo LCD Antes de usar la pantalla de cristal líquido. a un estado inicial. Esperar al menos 4. Ejecutar la instrucción Display Control (08H: pantalla y cursor desactivados). Esperar al menos 40 µs. También se indica. es la siguiente: Esperar 15 ms después que VCC alcance 4. Ejecutar la instrucción Display Control (0EH: Activar pantalla y mostrar cursor). que si no se satisfacen las condiciones de la fuente de alimentación para la operación del circuito de RESET interno. cuyo código es 01H=000000012. Avanzar el cursor). como se deduce de la tabla 9. Para borrar la pantalla en cualquier momento. Esto se corresponde con el byte 38H=000011102. 2 líneas matriz 5x7). se usa la instrucción Function Set para especificar que se usa un ancho de 8 bits para el bus de datos. que cada vez que se presente un nuevo carácter. * Antes de esta instrucción los tiempos de espera deben cumplirse. el programa de la aplicación deberá ejecutar las instrucciones de configuración del LCD. Ejecutar la instrucción Function Set (30H: bus 8 bits). Esperar al menos 1. se ejecuta Clear Display.1 ms.6. La secuencia de inicio por instrucciones. el HD44780U debe ser configurado por medio de una secuencia de instrucciones enviada al controlador del módulo. Esperar al menos 40 µs. la posición del cursor se mueva hacia la derecha. 2 líneas de caracteres y una matriz de 5x7 puntos.

• ESP_5MS Retardo de 5 ms (>4. • LCD_OCUP Verifica el estado de la bandera de ocupado. El archivo resultante en de formato hex se cargó en el programa 8085SimulatorIde el cual emula un módulo LCD. Si BF está en uno. la interconexión del LCD con el 8085A en la figura 9. los cuales se describen a continuación: • LCD Programa principal. El carácter de escape es NULL (00H).1ms) para permitir satisfacer los tiempos especificados en la rutina de inicio. • INIC_LCD Rutina de inicio. . Las instrucciones del programa de control del módulo LCD.41. El programa consta de 9 módulos ensamblados con el AVMAC85 y enlazados con el AVLINK. El resultado se presenta en la figura 9.42. • SAL_CMD Escribe en el registro de intrucciones IR. se muestran a continuación. • TEXTO1 Envía al LCD la cadena de caracteres cuyo primer elemento está almacenado en la posición con dirección de memoria apuntada por el registro par HL. • TEXTO2 Envía al LCD la cadena de caracteres BCD de longitud especificada por el contenido del registro C y cuyo primer elemento está almacenado en la dirección de memoria especificada por el registro par HL. • SAL_DATO Escribe en el registro de datos DR el código ASCII del carácter a presentar. el comando cuyo código está cargado en el registro acumulador. • PULSO_E Genera un pulso de nivel alto en la línea de control ENABLE (E).Dispositivos de E/S Programables 553 El programa desarrollado para establecer la comunicación entre el µP y el HD44780U y presentar el texto de la figura 9. Antes de ejecutar una instrucción determinada se detecta si el dispositivo está libre.36 consta nueve módulos. espera hasta cuando retorne a cero para continuar la ejecución del programa. el cual debe cargarse en el acumulador. Antes de ejecutar la transferencia se verifica que el LCD esté disponible. Configura el módulo LCD y lo deja listo para ser usado.

Pantalla on y mostrar cursor clr_dspy equ 1 .--------------------------------------------------------------------------------------------------------------------seg puertos pctrl_8155 ds 1 . class=data. Borrar pantalla cursor a la esquina izquierda ent_mod_set equ 6 . Caracter de escape para texto1 bcd_ascii equ 30h . Pantalla off y cursor oculto dspy_ctrl2 equ 0EH .texto2 .sal_cmd. start=i_stack . start=i_rwm . Puertos del 8155 . Inicio de la pila i_rwm equ 0800H .dspy_ctrl2. Máscara para activar línea enable E_bajo equ 0fbh .--------------------------------------------------------------------------------------------------------------------public pa_8155. Líneas de contro (E=1) para leer LCD leer_dato2 equ 1 . class=code. Interconexión de 8 bits.--------------------------------------------------------------------------------------------------------------------. Líneas de control para escribir dato E_alto equ 4 .leer_dato1 public func_set1. PC2-->EN . Puerto de control del 8155 pa_8155 ds 2 . Líneas de datos del módulo LCD pc_8155 ds 1 . PC0-->RW .clr_dspy. Área de la pila . Base de la pila .bcd_ascii. class=iospace .escrb_dat.dspy_ctrl1. 2 líneas de 5x7 puntos dspy_ctrl1 equ 8 . Líneas de control para escribir comando escrb_dat equ 2 .escap.pc_8155.E_bajo. 8155 en dirección 50h defseg stack.--------------------------------------------------------------------------------------------------------------------.Dispositivos de E/S Programables 554 $title(Manejo LCD) $subtitle(Módulo LCD) .--------------------------------------------------------------------------------------------------------------------. Dirección de inicio de RWM func_set1 equ 30h . start=0 .--------------------------------------------------------------------------------------------------------------------seg stack ds 10H t_stack:equ $-1 . La pila reside en la RWM defseg datos. Interconexión de 8 líneas func_set2 equ 38h .E_alto. Máscara para llevar enable a cero leer_dato1 equ 5 . PC1-->RS .func_set2.leer_dato2 extern inic_lcd.start=50h. Líneas de contro (E=0) para leer LCD escap equ 0 .--------------------------------------------------------------------------------------------------------------------.--------------------------------------------------------------------------------------------------------------------. RWM a partir de 0800H defseg progr. Definición de segmentos . Definición de etiquetas . Modulo de programa principal . Autoincremento y avanzar cursor escrb_cmd equ 0 .texto1.--------------------------------------------------------------------------------------------------------------------defseg puertos.ent_mod_set.--------------------------------------------------------------------------------------------------------------------- .--------------------------------------------------------------------------------------------------------------------i_stack equ 08F0H .escrb_cmd. 2k de EPROM desde 0000H . Conversión BCD a ASCII .

mem .0 db 0dfH. Presentar temperatura 1 lxi h. Son dos dígitos BCD call texto2 . Segmento de código . Apuntar mensaje '(-->)' call texto1 .0dH . Pa:salida Pc:salida out pctrl_8155 . Son dos dígitos BCD call texto2 . Apuntar valor de temperatura 2 mvi c.7eh.cad3 .cad2 .cad1 .cad2 . Apuntar 'grados centigrados' call texto1 . Presentar 'grados centigrados' lxi h.Dispositivos de E/S Programables 555 . Apuntar 'grados centigrados' call texto1 .--------------------------------------------------------------------------------------------------------------------- .--------------------------------------------------------------------------------------------------------------------cad1: cad2: cad3: cad4: db 'T1='. Apuntar mensaje 'T1=' call texto1 . Presentar 'grados centigrados' mvi a.t_stack . Programar 8155 call inic_lcd . Presentar temperatura 2 lxi h. Mover cursor lxi h. Presentar '(-->)' hlt .--------------------------------------------------------------------------------------------------------------------. Apuntar valor de temperatura 1 mvi c.--------------------------------------------------------------------------------------------------------------------seg datos mem ds 4 temp ds 1 .0 db 'T2='.cad4 .0cdh .0 end . Presentar texto 'T1=' lxi h. Configuración de inicio del módulo LCD lxi h.2 . Área de variables . Se carga el apuntador de pila mvi a.--------------------------------------------------------------------------------------------------------------------. Presentar texto 'T2=' lxi h.--------------------------------------------------------------------------------------------------------------------.--------------------------------------------------------------------------------------------------------------------seg progr lxi sp.')'. Dirección de posición 13 de línea 2 call sal_cmd .'C '.mem+2 .0 db '('.2 . Área de mensajes . Apuntar mensaje 'T2=' call texto1 .

Function set call sal_cmd mvi a.lcd_ocup defseg progr seg progr . Salvar estado de RS y RW out pc_8155 . Function set call sal_cmd call lcd_ocup .a . func_set1.escrb_cmd. Espera que el módulo esté libre mvi a. Display Control call sal_cmd mvi a. Function set call sal_cmd call esp_5ms .pa_8155.---------------------------------------------------------------------------------------------------------------------sal_cmd: mov b. Display Control call sal_cmd mvi a.1 ms mvi a.---------------------------------------------------------------------------------------------------------------------.func_set1 . RS=0.ent_mod_set.clr_dspy . E=0.func_set2 .dspy_ctrl1 .---------------------------------------------------------------------------------------------------------------------.dspy_ctrl2 .---------------------------------------------------------------------------------------------------------------------- . Esperar al menos 40 µs mvi a.---------------------------------------------------------------------------------------------------------------------public sal_cmd extern lcd_ocup. Esperar al menos 15 ms call esp_5ms call esp_5ms mvi a.ent_mod_set .func_set1 .pulso_E defseg progr seg progr .----------------------------------------------------------------------------------------------------------------------public inic_lcd extern sal_cmd. Líneas de control para inicio de ejecutar instrucción sta temp .func_set2.Dispositivos de E/S Programables 556 .func_set1 . Clear Display call sal_cmd mvi a. Rutina INIC_LCD . RW=0 mov a.temp.---------------------------------------------------------------------------------------------------------------------inic_lcd: call esp_5ms . Salva código de instrucción call lcd_ocup . Esperar al menos 4. Function set call sal_cmd call esp_5ms . Cargar instrucción en bus de datos call pulso_E .dspy_ctrl2 extern clr_dspy.---------------------------------------------------------------------------------------------------------------------. Esperar al menos 100 µs mvi a.pc_8155.b .esp_5ms. Entry Mode Set call sal_cmd ret end . Generar un pulso en E ret end . Recuperar código de instrucción out pa_8155 .escrb_cmd . Rutina SAL_CMD .dspy_ctrl1.

Rutina LCD_OCUP .---------------------------------------------------------------------------------------------------------------------. E=0. Programar 8155 para escritura ret end .---------------------------------------------------------------------------------------------------------------------- .leer_dato2 . BF a la bandera de acarreo jc lcd_ocup . Programar 8155 para lectura mvi a. Tiempo extra in pa_8155 . esperar mvi a.---------------------------------------------------------------------------------------------------------------------lcd_ocup: mvi a. RW=0 mov a. Leer estado de bandera de ocupado mov e.escrb_dat.---------------------------------------------------------------------------------------------------------------------sal_dato: mov b.pc_8155. Pa:salida Pc:salida out pctrl_8155 . RW=1 out pc_8155 mov a. Si BF es 1. Recuperar dato out pa_8155 . Pa:entrada Pc:salida out pctrl_8155 . E=1.pulso_E defseg progr seg progr .0dH .---------------------------------------------------------------------------------------------------------------------public lcd_ocup extern pa_8155.0cH . Recuperar BF rlc .a . E=0.leer_dato1 .pc_8155.pa_8155.------------------------------------------------------------------------------------------------------- . RS=1. Generar un pulso en E ret end . Espera que el módulo esté libre mvi a. RW=1 out pc_8155 nop .leer_dato1. Salvar estado de RS y RW out pc_8155 .e . RS=0. RS=0.b . Salvar dato call lcd_ocup .escrb_dat .a .---------------------------------------------------------------------------------------------------------------------. Rutina SAL_DATO . Cargar dato en el bus call pulso_E .---------------------------------------------------------------------------------------------------------------------public sal_dato extern lcd_ocup.temp. Estado de líneas de control para inicio de enviar dato sta temp .Dispositivos de E/S Programables 557 . salvar BF en registro E mvi a.leer_dato2 defseg progr seg progr .

---------------------------------------------------------------------------------------------------------------------.bcd_ascii defseg progr seg progr .---------------------------------------------------------------------------------------------------------------------public pulso_E extern temp. Máscara con E = 0 out pc_8155 .E_bajo. Rutina TEXTO2 . Continuar presentando end . Apuntar siguiente elemento de la cadena jmp texto1 . continuar presentando ret . retornar. Dígito BCD desde memoria al acumulador adi bcd_ascii . Retornar si fin de cadena call sal_dato . end . RW nop .---------------------------------------------------------------------------------------------------------------------public texto2 extern escap.---------------------------------------------------------------------------------------------------------------------.m . Presentar caractes inx h . Tiempo adicional ani E_bajo .sal_dato.Dispositivos de E/S Programables 558 . Rutina PULSO_E . E=0. Probar si es el último caracter del mensaje rz .sal_dato defseg progr seg progr . Apuntar dígito siguiente dcr c . Rutina TEXTO1 . RS. Presentar dígito inx h . RW ret end . Cuenta de valores presentados jnz texto2 . E=1. Caracter desde la memoria al acumulador cpi escap .pc_8155 defseg progr seg progr .---------------------------------------------------------------------------------------------------------------------- . Máscara con E = 1 out pc_8155 . Convertir a ASCII call sal_dato . Si no es el último valor.pa_8155.---------------------------------------------------------------------------------------------------------------------pulso_E: lda temp .---------------------------------------------------------------------------------------------------------------------public texto1 extern escap.---------------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------------texto1: mov a.E_alto. Recuperar estado de RS y R/W ori E_alto .m . RS. Es el último.---------------------------------------------------------------------------------------------------------------------texto2: mov a.---------------------------------------------------------------------------------------------------------------------.

281h esp: dcx d mov a.---------------------------------------------------------------------------------------------------------------------esp_5ms: push d lxi d. Puerto de conexión del módulo LCD.---------------------------------------------------------------------------------------------------------------------- Fig.---------------------------------------------------------------------------------------------------------------------public esp_5ms defseg progr seg progr . 9.---------------------------------------------------------------------------------------------------------------------.e ora d jnz esp pop d ret end . Fig. 9. Módulo LCD del programa 8085Simulator Ide. Rutina ESP_5MS .41.Dispositivos de E/S Programables 559 .42. .

2. el 8155 tiene un temporizador contador programable que puede usarse en aplicaciones que requieran control de tiempo. y en general. controlar servomotores. Las aplicaciones de un temporizador son diversas. La sección del timer del 8155 es un temporizador contador binario descendente de 14 bits. La CPU sólo debe programar el modo de operación.43 muestra las líneas de entrada y salida del temporizador. convertir de voltaje a frecuencia. Las entradas AD0-AD7 corresponden a los terminales del 8155 y permiten el acceso a los registros. medir variables físicas como temperatura y humedad.Dispositivos de E/S Programables 560 9. 9.2 Sección del temporizador-contador del 8155 Además de 256 bytes de memoria RWM y de 3 puertos de E/S. El uso de un circuito para generar. Al primero se conectan los pulsos a contar y en el segundo se presenta la señal de salida. Este puede usarse para generar sonido. libera al µP de la tarea de mantenerse en un lazo sin hacer nada por la duración del retardo. arrancar el temporizador y esperar que éste le indique el final del retardo. TH y TL son señales internas al 8155 y se usan para seleccio- . por ejemplo: tiempos de espera. el uso de un temporizador sólo lo limita la imaginación del diseñador. el cual registra los pulsos de entrada y al culminar la cuenta. • Realizar la cuenta de eventos. entrega a su salida una onda cuadrada o un pulso.43. de acuerdo con el modo de operación previamente programado. Entre las funciones básicas del dispositivo se tienen: • Generar retardos y medir el tiempo transcurrido entre dos eventos. La figura 9. • Generar velocidades de baudios para el canal de comunicación serie. Los terminales TIMER IN y TIMER − OUT son externos. está presente en toda aplicación que involucre generación y control de tiempo. AD0-AD7 Registro TH Registro TL TH TL TIMER-IN TIMER − OUT Fig. En la práctica. Entradas y salidas de la sección del timer del 8155.

el dispositivo debe ser programado para indicarle el modo de operación y la longitud de la cuenta. los dos bits de orden alto (TM2-TM1) del registro de comando se usan para funciones del contador.45.45. Fig. basta con escribir la palabra de control adecuada en el registro de comandos. de acuerdo con el formato mostrado en la figura 9. Formato de los registros internos del timer. Esta configuración se realiza cargando palabras de control en los registros internos del contador. como ilustra la figura 9.Dispositivos de E/S Programables 561 nar los registros del contador. Debido a que el programa puede iniciar o parar al timer en cualquier momento. Como se observa en la figura 9. De modo que para arrancar o parar el temporizador. establecen el modo de operación.44. TIMER-IN TEMPORIZADOR TIMER − OUT Fig.32. Programación del temporizador-contador Antes de ser puesto en operación. 9. Los dos bits altos de TH. Entradas y salidas externas de la sección del timer del 8155.44. Debido a que la programación del temporizador se realiza por programa.7 se especifican los cuatro comandos disponibles. debe . 9. este puede verse como un componente con una entrada de reloj y una salida. En la tabla 9. desde el punto de vista del hardware. En el registro TL se cargan primero los ocho bits menos significativos de la cuenta y en TH los seis bits restantes.

La salida TIMER − OUT está normalmente en nivel alto y se puede seleccionar uno entre cuatro modos de operación. se recarga la longitud y se repite el ciclo continuamente hasta cuando se pare el contador. Pone la salida en cero durante la segunda mitad de la cuenta.Dispositivos de E/S Programables 562 cuidarse que tales acciones no modifiquen la configuración de los puertos de E/S realizada al inicio del programa. Por ejemplo. Si el timer está 1 1 corriendo se espera el final de la cuenta antes de cargar el nuevo modo y longitud. 0 1 Onda cuadrada con auto recarga. 9. como se especifica en la tabla 9. Tabla.8. 1 0 Pulso único en nivel bajo cuando se alcanza el final de la cuenta. la salida permanecerá en alto durante 4 . Fig. si la longitud de la cuenta es 4. Comandos del timer. la cual es recargada automáticamente al final del conteo. TM2 TM1 0 0 No afecta al temporizador. con una cuenta de 5. Modos de operación del temporizador.46. Como se observa en la figura 9.. 0 1 Detiene de inmediato la cuenta. 1 0 Para el contador una vez alcanzado el final de la cuenta. Para una longitud de 5.7. 1 1 Pulso en nivel bajo con auto recarga al final de la cuenta. M2 M1 0 0 Onda cuadrada. se produce a la salida un ciclo de onda cuadrada. Para el modo 2. Carga el modo y longitud de la cuenta. Formas de ondas de salida según el modo seleccionado. durante los primeros 2 ciclos de reloj la salida permanecerá en alto y durante los siguientes 2 pulsos se pondrá en bajo.46. cuando el modo 0 es seleccionado. El periodo de la onda cuadrada es igual a la longitud de la cuenta.8. La longitud de la cuenta puede ser un valor entre 2 y 3FFFH. 9. el tiempo en uno lógico será de 3 periodos de reloj y el tiempo en cero de dos ciclos de reloj. Tabla. Para modo 1. 9.

9. Ejemplo 9.144 MHz. En el modo 3 se recarga la longitud generándose un tren de pulsos. La tabla 9. con las características descritas.10 Se tiene un 8155 decodificado en la dirección 40H y se usará el temporizador para generar una señal de reloj de frecuencia seleccionada por la posición de tres interruptores S0-2 conectados a las líneas PA0-2 del puerto A. .Dispositivos de E/S Programables 563 periodos de reloj y en cero durante el quinto ciclo. S2 S1 S0 Frecuencia (Hz) 0 0 0 300 0 0 1 600 0 1 0 1200 0 1 1 2400 1 0 0 4800 1 0 1 9600 1 1 0 9600 1 1 1 9600 Fig. Considere que la frecuencia de oscilación del cristal externo del µP es de 6.9 indica como se selecciona la frecuencia de salida y la figura 9. Selección de la frecuencia de salida.47. 9. Generador de reloj de frecuencia variable. Tabla. 9.47 muestra el circuito de generación de señales.

. A continuación se cargan los registros TL y TH y se arranca el temporizador. Arrancar timer palb_ctrl equ 2 tope_pila equ 200h . Definición de etiquetas .--------------------------------------------------------------------------------------------------------------------------defseg puertos.--------------------------------------------------------------------------------------------------------------------------. 9. en función del estado de cada interruptor. lc = 3. Tabla.9. Frecuencia de salida en función de la longitud de la cuenta. Definición de segmentos .144 Mz se tiene. class=iospace . class=code. Para una frecuencia fx la longitud de la cuenta se calcula con: f lc = clk fx Para una frecuencia de 4800 Hz y un reloj externo de 6.Dispositivos de E/S Programables 564 Solución: El temporizador funciona en el modo de onda cuadrada con auto recarga y debe generarse una tabla de valores para la longitud de la cuenta.start=40h. Onda cuadrada con autorecarga inic_timer equ 0C0h . Generador de reloj . Frecuencia Longitud decimal (Hz) de la cuenta 300 10240 600 5120 1200 2560 2400 1280 4800 640 9600 320 La subrutina CLK lee los interruptores y encuentra en la tabla la longitud correspondiente. Segmento de código .--------------------------------------------------------------------------------------------------------------------------.--------------------------------------------------------------------------------------------------------------------------modo_timer equ 40h .072 × 10 6 = 640 4800 Usando la ecuación se obtiene la siguiente tabla. start=0 . 8155 en dirección 40h defseg progr.

. Byte bajo de longitud al acumulador out timer_bajo .tbl_long .palb_ctrl .--------------------------------------------------------------------------------------------------------------------------. Leer estado de interruptores call ret_20ms . . . .--------------------------------------------------------------------------------------------------------------------------seg progr mvi a. Apuntar byte bajo de la longitud mov e.--------------------------------------------------------------------------------------------------------------------------. Multiplicar por dos add l . Modo y byte alto de longitud a TH mvi a. ret .m .2560.inic_timer or palb_ctrl . Programa principal al inic