P. 1
Microprocesadores-Luis Urdaneta

Microprocesadores-Luis Urdaneta

|Views: 6.635|Likes:
Publicado porLuis D. Urdaneta G.
Análisis, Diseño y Simulación de Aplicaciones Basadas en Microprocesadores
Análisis, Diseño y Simulación de Aplicaciones Basadas en Microprocesadores

More info:

Published by: Luis D. Urdaneta G. on Jan 07, 2011
Copyright:Attribution Non-commercial

Availability:

Read on Scribd mobile: iPhone, iPad and Android.
download as PDF, TXT or read online from Scribd
See more
See less

10/05/2015

pdf

text

original

Sections

  • El conjunto extendido de instrucciones
  • La memoria del sistema
  • El generador de direcciones
  • El microprocesador como máquina de estados
  • La unidad de control
  • Comunicación con periféricos lentos
  • Conjunto extendido de instrucciones
  • Instrucciones no soportadas
  • Diagrama final del microprocesador sintetizado
  • Las señales de entrada y salida al microprocesador
  • 3.2.2 EL SISTEMA MICROCOMPUTADOR
  • Las direcciones de memoria
  • Las direcciones de los puertos
  • 3.3 ARQUITECTURA DE UN μP DE 8 BITS MÁS VERSÁTIL
  • 3.4 ARQUITECTURA DE UN µCOMPUTADOR ESTÁNDAR
  • 4.1 GENERALIDADES
  • 4.2 ESTRUCTURA FUNCIONAL DEL 8085A
  • 4.2.1 La unidad de control
  • 4.2.2 Los registros internos
  • 4.2.3 La unidad aritmética y lógica
  • 4.2.4 El bus interno de datos
  • RD
  • 4.3 CONSIDERACIONES DE TIEMPO PARA EL 8085A
  • 4.3.1 El ciclo de instrucción
  • 4.3.2 Secuencia de transición de estados
  • 4.3.3 El estado de espera
  • 4.3.4 El modo de operación paso a paso
  • 4.3.5 Ciclos de lectura y escritura en memoria y puertos de E/S
  • 4.4 LA SECUENCIA DE INICIO DEL 8085
  • 5.1 SISTEMA MCS-85 MÍNIMO
  • 5.2.1 La memoria de programa
  • 5.2.2 La memoria de datos
  • 5.2.3 Los puertos de entrada y salida
  • 5.3 DECODIFICACIÓN EXHAUSTIVA DE LAS DIRECCIONES
  • 5.4 PUERTOS DE E/S SELECCIONADOS COMO MEMORIA
  • 5.5 DECODIFICADOR CON DISPOSITIVOS PROGRAMABLES
  • 5.6.1 Carga máxima del bus del 8085A
  • 5.6.2 Selección de la memoria del sistema
  • 5.7 MEMORIAS EEPROM Y FLASH
  • 5.8 BANCOS DE MEMORIA
  • 6.1 EL MODELO PARA PROGRAMACIÓN
  • 6.2 FORMATO DE LAS INSTRUCCIONES
  • 6.3 MODOS DE DIRECCIONAMIENTO
  • 6.3.1 Direccionamiento directo
  • 6.3.2 Direccionamiento Inmediato 6.3.2 Direccionamiento Inmediato
  • 6.3.3 Direccionamiento por registro
  • 6.3.4 Direccionamiento indirecto por registro
  • 6.4 EL CONJUNTO DE INSTRUCCIONES DEL 8085
  • 6.4.1 Grupo de instrucciones para transferencia de datos
  • 6.4.2 Grupo de instrucciones que ejecutan operaciones lógicas
  • 6.4.3 Instrucciones para manejo de la pila
  • 6.4.4 Grupo de instrucciones para bifurcaciones
  • 6.4.5 Grupo de instrucciones aritméticas
  • Tabla. 6.7 Grupo de instrucciones aritméticas
  • 6.5 ARITMÉTICA DE PUNTO FIJO O DE PUNTO FLOTANTE
  • 6.6 INSTRUCCIONES ADICIONALES
  • 6.7 RUTINAS DE RETARDO
  • 6.7.1 El lazo de retardo básico
  • 6.7.2 Retardos de mayor duración
  • 7.1 EL LENGUAJE DE PROGRAMACIÓN
  • 7.1.1 Traducción de programas
  • 7.1.2 Lenguaje ensamblador o de alto nivel
  • 7.1.3 El formato HEX-INTEL
  • 7.2 ESTRUCTURA DEL PROGRAMA
  • 7.2.1 Programación modular
  • 7.2.2 Diseño hacia abajo
  • 7.2.3 Código estructurado
  • Estructura secuencial
  • Estructura IF-THEN/ELSE
  • Estructura CASE
  • Estructura DO-WHILE
  • Estructura REPEAT-UNTIL
  • 7.3 EL LENGUAJE ENSAMBLADOR
  • 7.3.1 El proceso de ensamblaje
  • 7.3.2 Proceso de ensamblaje de un programa modular
  • 7.3.3 Lenguaje ensamblador para el 8085
  • Formato de línea
  • Conjunto de caracteres
  • Delimitadores
  • Especificación de operandos
  • Símbolos reservados
  • Definición de símbolos
  • Evaluación de expresiones
  • Traducción de un archivo fuente
  • Directivas generales del ensamblador
  • 7.4 HERRAMIENTAS PARA DESARROLLO DE PROGRAMAS
  • 7.4.1 Programas para simulación del microprocesador 8085
  • 7.4.2 Sistema integrado para desarrollo de programas
  • 7.5 MACROS
  • 7.6 TABLAS DE CONSULTA (LOOKUP TABLES)
  • 8.1 ENTRADA Y SALIDA POR PROGRAMA
  • 8.2 ENTRADA Y SALIDA USANDO INTERRUPCIONES
  • 8.2.1 El sistema de interrupciones del 8085A
  • Interrupciones disparadas por la entrada INTR
  • Interrupciones disparadas por las entradas RST
  • 8.2.2 El controlador de interrupciones 8259A
  • Interconexión con el sistema 8085A
  • Programación del 8259A
  • 8.3 ACCESO DIRECTO A MEMORIA
  • 9.1 CIRCUITO PARA INTERCONEXIÓN DE PERIFÉRICOS 8255
  • 9.1.2 Modos de operación del 8255A
  • Modo 0
  • Modo 1
  • Modo 2
  • 9.1.3 Programación del 8255A
  • 9.1.4 Aplicaciones del 8255
  • Operación en el modo 0
  • Operación en el modo 1
  • Operación en el modo 2
  • 9.2 DISPOSITIVO 8155: SRAM/PUERTOS DE E/S/TIMER
  • 9.2.1 Sección de entrada y salida del 8155
  • Registro de comando
  • Registro de estado
  • 9.2.2 Sección del temporizador-contador del 8155
  • 9.3 CONTROLADOR DE TECLADO Y PANTALLA 8279
  • 9.3.1 Funcionamiento del 8279
  • 9.3.2 Programación del 8279
  • Bibliografía

UNIVERSIDAD DE ORIENTE

NÚCLEO DE ANZOÁTEGUI
ESCUELA DE INGENIERÍA Y CIENCIAS APLICADAS
DEPARTAMENTO DE ELECTRICIDAD

Análisis, Diseño y Simulación de Sistemas Basados en Microprocesador

REALIZADO POR LUIS DANIEL URDANETA GUEVARA

TRABAJO PRESENTADO COMO REQUISITO PARCIAL PARA ASCENDER A LA CATEGORÍA DE PROFESOR AGREGADO Puerto la Cruz, noviembre del 2005

ii

Dedicatoria
A mi esposa: Leyda Thays A mis hijas: Ana Cristina y Luz Cristina

Quienes supieron soportar con paciencia y consideración las numerosas y largas sesiones de trabajo necesarias para la culminación de este proyecto.

iii

Prefacio
El presente trabajo ha sido realizado con un doble fin: el primero es cumplir con lo establecido en el articulo 30 del Reglamento de Personal Docente y de Investigación de la Universidad de Oriente, y el segundo servir como texto guía en la asignatura Sistemas de Microprocesadores I (60-4953), la cual tiene carácter obligatorio para estudiantes cursantes de la carrera de Ingeniería Eléctrica en el Departamento de Electricidad de la Universidad de Oriente. El contenido de las asignaturas Introducción a los Circuitos Digitales y Laboratorio de Circuitos Digitales ponen en contacto al estudiante con circuitos integrados (CI) fabricados utilizando tecnologías de Integración a Escala Pequeña, o SSI (2 hasta 50 transistores en un CI) e Integración a Escala media, o MSI (50 hasta 500 funciones transistorizadas en un CI). Lo cual abarca el uso de puertas básicas y flip flops, así como contadores, comparadores y registros de desplazamiento, entre otras funciones lógicas. En estos cursos se enseñan los principios y técnicas de análisis y diseño de sistemas digitales que capacitan al estudiante para diseñar y construir circuitos electrónicos digitales combinatorios y/o secuenciales que realizan funciones de control e instrumentación en equipos y sistemas industriales, mediante el cableado de componentes electrónicos discretos y CIs de propósito específico fabricados con tecnología TTL y CMOS. A partir de estos módulos fundamentales se organizan sistemas digitales capaces de usar información proveniente del mundo real representada en forma de valores discretos para resolver problemas de ingeniería de mediana complejidad. El diseño de un sistema digital mediante el método de cableado de componentes electrónicos presenta como desventaja fundamental que cualquier variación en las especificaciones originales de diseño que representen una mejora en el funcionamiento del circuito requiere la introducción de nuevos componentes y la realización de nuevas interconexiones. El material vertido en este libro capacita al estudiante para diseñar y construir sistemas digitales más eficientes y versátiles y, en cierto modo, inteligentes, que pueden usarse en aplicaciones distintas sin necesidad de introducir modificaciones en la estructura física del circuito. Tales sistemas aceptan información proveniente de las entradas y la procesan según lo establece una secuencia de instrucciones o programa almacenado en memoria, de modo que una variación del programa determinará la función que realice el sistema digital. Esta evolución en el diseño lógico se debe a los avances en la tecnología de fabricación de CI como: Integración a Escala Grande, LSI (500 hasta 50000 transistores) e Integración a Escala Muy Grande, VLSI (más de 50000 funciones transistorizadas en un CI).

iv

JUSTIFICACIÓN
Aunado al espectacular desarrollo de la tecnología de fabricación de circuitos integrados, se ha establecido un incremento sostenido de las posibilidades de aplicación de los productos de la microelectrónica. Del desarrollo de sistemas dedicados a satisfacer necesidades especificas del sector militar e industrial, la microelectrónica ha emergido como una tecnología de base con presencia universal, significando con esto que sus efectos se han hecho sentir en todos los ámbitos de la vida del ser humano: en la ciencia, economía, industria, política y administración, en el desarrollo del arte y medios de entretenimiento, en las técnicas de asistencia médica, en la enseñanza, y en la educación. La microelectrónica es, en esencia, la tecnología disponible más eficiente para procesar información, permitiendo el desarrollo y la producción de sistemas de tratamiento electrónico de datos que son capaces de: representarlos, procesarlos, almacenarlos y transmitirlos por medio de señales eléctricas. Como técnica de vanguardia para el tratamiento de la información, la microelectrónica abarca los sectores donde es necesario realizar funciones de: adquirir y agrupar datos, procesarlos, almacenarlos y entregar resultados del procesamiento. En la historia del desarrollo de la industria de productos LSI, tiene lugar preponderante un dispositivo de relativo bajo costo, adecuada flexibilidad, y gran potencia de procesamiento: el microprocesador, el cual es el equivalente LSI de la unidad central de un procesador de un computador, y el cual se ha insertado aceleradamente en los sectores productivos a lo ancho y largo del planeta, siendo utilizado con profusión en el tratamiento de datos, procesamiento de señal, supervisión y control de procesos, e instrumentación. La disponibilidad de una CPU integrada y con arquitectura poco compleja hizo posible la producción en serie de un nuevo y versátil sistema de cómputo de bajo costo denominado microcomputador (μC). Además, el µP es un componente de presencia casi obligatoria en el diseño de sistemas empotrados. Un sistema empotrado es una aplicación basada en µP diseñada con un propósito específico y cuyo hardware y programa de control no es modificado por el usuario. Desde hace algunos años, los sistemas empotrados han adquirido cada vez mayor importancia debido a su amplia utilización en el medio industrial y en muchas actividades de nuestra vida diaria, aunque usualmente no los percibimos. Ejemplos de estos sistemas puede ser encontrado en relojes con alarma, sistemas de sonidos, televisores, teléfonos celulares y automóviles, entre muchos otros. Este desarrollo, ha sido sostenido por los continuos avances de la tecnología de semiconductores concretados con la producción de chips cada vez más pequeños y rápidos. El uso extendido del microprocesador en sistemas electrónicos inteligentes ha introducido cambios notables en las técnicas de diseño convencional debido a que es fundamental que el ingeniero en funciones posea los conocimientos que lo habilite para resolver problemas complejos usando esta tecnología. Debe ser capaz de diseñar

v

circuitos en bloques y conectarlos como una unidad funcional o sistema, teniendo la capacidad de establecer la arquitectura del microcomputador, interconectando correctamente la unidad de procesamiento central (CPU) con los dispositivos externos a éste, y generar el programa de aplicación que controla el equipo diseñado. El advenimiento de la era del μP ha forzado además cambios substanciales en el arquetipo educativo de la Ingeniería Eléctrica. La extraordinaria importancia que el μP ha alcanzado en el desarrollo de sistemas y equipos, establece la necesidad que el Ingeniero Electricista adquiera un conocimiento sólido sobre los conceptos teóricos relacionados con la arquitectura y programación de microprocesadores, de modo que lo habilite para poder analizar y desarrollar aplicaciones reales de sistemas electrónicos basados en microprocesadores.

ALCANCE
Como ingenieros, tenemos plena conciencia de las posibilidades universales de aplicación de los μPs. Como docentes, nos preocupa determinar como enseñar en forma clara, comprensible, sencilla y eficiente, la teoría y práctica de los sistemas basados en μPs. En general, las aplicaciones de los microprocesadores pueden agruparse en dos categorías principales: a.- En la primera, el μP se usa como una unidad central de proceso, junto con dispositivos de memoria y de entrada y salida, periféricos tales como teclado, monitor, y otros equipos externos, los cuales en su conjunto integran un microcomputador de propósito general. Estos sistemas son usualmente diseñados y ofrecidos al público por empresas establecidas. El PC compatible IBM y el Macintosh son ejemplos de tales sistemas; éstos son apropiados para el tratamiento de cantidades relativamente grandes de datos usando μPs modernos como el Pentium VI/3.0 GHz y el Power PC. Los usuarios típicos de estos equipos comúnmente se limitan a desarrollar programas de aplicación en lenguajes de alto nivel, y rara vez realizan diseño de hardware. b.- La segunda corresponde a los sistemas empotrados donde uno o más μPs asociados con otros dispositivos LSI o VLSI, son usados para diseñar un sistema dedicado a realizar una tarea especifica, como: adquisición de datos, procesamiento de señal, control e instrumentación. Aunque los sistemas dentro de este grupo presentan todas las características propias de un microcomputador, tienen poca potencia para el procesamiento de datos, estando dirigidos desde el punto de vista de su arquitectura y

vi

de su programación a resolver un problema concreto. En este tipo de equipos, el diseñador debe usar criterios de diseño de hardware y de programación de μPs. Específicamente, debe confrontarse con trasductores de señal, convertidores análogo - digital y digital - análogo, y otros dispositivos y modos de interconexión entre el μP y el mundo real; debiendo tener conocimiento de técnicas típicas para comunicación con periféricos como consultas sucesivas, manejo de interrupciones, y acceso directo a memoria. En esta categoría el uso de dispositivos de E/S programables y el uso del lenguaje ensamblador son algunas de las tareas a las cuales el diseñador debe prestar especial atención. Considerando la primera modalidad, el programa de estudios de la carrera de Ingeniería Eléctrica de la Universidad de Oriente incluye un número suficiente de asignaturas que permiten la formación del estudiante en el área de Programación de Computadores, siendo común el uso de lenguajes de alto nivel como Pascal, C, y ADA. Además, el estudiante de la mención de sistemas digitales es entrenado en el manejo instrumental de programas de aplicaciones específicas, tales como: paquetes de análisis matemático, simuladores de circuitos electrónicos y de sistemas de control, además de aplicaciones de inteligencia artificial, y otros programas relacionados con otras áreas del conocimiento. El material de estudio que se presenta en este trabajo es producto de notas de clase realizadas por el autor durante los últimos 12 años y pretende servir como texto guía de la asignatura Sistema de Microprocesadores, curso que se propone la formación del estudiante para el diseño de sistemas de la segunda categoría, enseñando las técnicas conocidas para el diseño de la arquitectura y la programación de sistemas empotrados. Debe ser obvio que este es un curso introductorio que debe se complementado con la asignatura Sistemas de Microprocesadores II (60-4953) y Laboratorio de Sistemas de Microprocesadores (60-5911), donde se introducen los microcontroladores, se analizan las técnicas de interconexión en sistemas basados en microprocesadores y se verifica experimentalmente los conceptos y técnicas aprendidas en los cursos teóricos. La separación de las aplicaciones generales basadas en microprocesadores en dos modalidades, es en realidad una estrategia instruccional. Al final de su periodo de formación, nuestro egresado estará capacitado para realizar el diseño y construcción de sistemas inteligentes donde generalmente uno o más μPs de bajo nivel realizan control local y utilizan los recursos ofrecidos por microcomputadores comerciales tipo PC. En este caso, el estudiante debe conocer no solo la arquitectura del microprocesador seleccionado para su aplicación, sino que debe comprender la arquitectura del PC, las técnicas de programación y la manera de establecer la comunicación entre los equipos. Como se expuso, este libro se escribe para usarse como guía texto en un curso introductorio de microprocesadores dentro del plan de estudios de la mención de Sis-

vii

temas Digitales de la carrera de Ingeniería Eléctrica. Para la exposición de la teoría general de μPs y sus aplicaciones prácticas se usa el μP de 8 bits INTEL 8085A. La corporación INTEL no es la única casa fabricante de μPs, ni los que produce son necesariamente los mejores. En realidad, no existe un μP mejor que otro, el óptimo es aquel que reúna las características y especificaciones requeridas por un proyecto en particular. El uso de un μP real, en lugar de uno hipotético, permite cierta profundización en las características, ventajas y limitaciones de un dispositivo comercial, así como ilustrar su uso en aplicaciones del mundo real. Además, es seguro que con la comprensión de la teoría básica de funcionamiento de un μP, el modo de operación de cualquier otro µP se entenderá con esfuerzo mínimo.

¿POR QUÉ EL 8085?
Es de vital interés para el autor justificar la selección del μP 8085A como dispositivo comercial a utilizar, para presentar los principios fundamentales de los microprocesadores y la arquitectura y programación de aplicaciones prácticas basadas en μPs. Por qué se selecciona un microprocesador de 8 bits, diseñado treinta años atrás, en lugar de un microcontrolador moderno o un µP de 16 ó 32 bits con mayor potencia de cómputo. En principio, se considera necesario el uso de un µP y no un µCtrl para iniciar al estudiante en el conocimiento de las técnicas básicas de diseño de sistemas empotrados, porque en la práctica, un microcontrolador no es más que una aplicación basada en microprocesador. De modo, que en el fiel cumplimiento del proceso enseñanza aprendizaje, deben conocerse primero los conceptos y técnicas de diseños básicas antes de intentar comprender el modo de funcionamiento de aplicaciones especificas más complejas. En concreto, el proceso de fabricación de un µCtrl se inicia con el diseño de un computador basado en µP el cual posteriormente es integrado en el encapsulado del circuito. El diseñador del µCTRL debe usar las técnicas conocidas para diseñar el subsistema de memoria, la estructura de E/S y la lógica de selección y decodificación de direcciones. Además, debe realizar la interconexión a la CPU de circuitos periféricos como temporizadores y conversores de datos. El uso de un microprocesador en el proceso de enseñanza hace muy fácil para el educando comprender la arquitectura y el modo de funcionamiento, no solo de microcontroladores, sino de microprocesadores modernos de alto desempeño. Además, al final de un curso que use un microprocesador para introducir los conceptos del tópico de sistemas empotrados, el estudiante estará capacidad de desarrollar el código VHDL de una aplicación práctica, un microcontrolador por ejemplo, que después será descargado sobre una FPGA. También es cierto que en el desarrollo de sistemas empotrados dedicados a resolver problemas prácticos de ingeniería típicos del medio industrial, sea usual que la

viii

aplicación diseñada deba usar los recursos de un sistema de propósito general, para lo cual, se requiere interconectar al PC la tarjeta empotrada diseñada y escribir los programas de comunicación en ambos sistemas y cualquier otro código de procesamiento o presentación de información en el PC. En los casos que el prototipo use la capacidad de procesamiento del PC para realizar sus funciones, la aplicación debe ser diseñada como una extensión del sistema microcomputador. Por ejemplo para un sistema programables de adquisición y control de datos analógicos y digitales las entradas/salidas de los circuitos integrados de la aplicación deben ser interconectados por medios de puertos al µP del PC. Hasta los sistemas Pentium II, el usuario tenía acceso directo a los buses de datos, direcciones y control del µP por medio de ranuras ISA. De este modo, podía usar las técnicas convencionales para diseñar la aplicación. A partir de los sistemas basados en Pentium III, el acceso a los buses del µP se realiza a través del bus PCI, pero igual deben usarse la técnicas básicas para el diseño de subsistemas de memoria y estructuras de puertos de E/S. En cualquier caso, un conocimiento de cómo se organiza y diseña un sistema basado en microprocesador simplificará las tareas propias del desarrollo del proyecto Lo expuesto en párrafos anteriores se simplifica diciendo que usar un microprocesador en lugar de un microcontrolador para introducir los conceptos propios del desarrollo de sistemas empotrados representa una ventaja para el estudiante, al permitírsele aprender como se organizan e interconectan las unidades funcionales que integran un sistema microcomputador. De otra forma, sería como iniciar un curso de electrónica de audio a partir de los amplificadores de potencia integrados. en lugar de hacerlo con el funcionamiento del diodo, del transistor bipolar y los amplificadores básicos. Por otra parte, en asignaturas avanzadas como Organización y Programación de Computadores I y II, los estudiantes de la mención de Sistemas Digitales de la carrera de Ingeniería Eléctrica completan su formación con tópicos relacionados con el uso de microprocesadores de 16, 32, y 64 bits. En estos cursos el computador moderno es presentado como un sistema complejo constituido por un conjunto de unidades funcionales o subsistemas organizados en forma jerárquica. De modo que es necesario que el estudiante tenga en su conducta de entrada, conocimientos básicos de sistemas basados en microprocesadores, para un mejor aprovechamiento de los temas tratados. Con lo expuesto en párrafos anterior se considera que se justifica la selección de un µP en lugar de un µCtrl para introducir al cursante de la carrera de Ingeniería Eléctrica en el campo de desarrollo de sistemas empotrados. El uso de un procesador de 8 bits se explica porque las exigencias de cómputo, velocidad y de recursos de memoria de los sistemas empotrados típicos pueden ser satisfechas por µPs de 8 bits. De hecho, la mayoría de las modelos de microcontroladores modernos destinados a aplicaciones industriales son de 8 bits.

ix

En segundo término, se bebe responder a la interrogante sobre la edad del µP seleccionado para impartir el curso. Para esto es útil realizar un recorrido breve sobre la evolución del diseño de µPs. El microprocesador 8085 fue introducido por INTEL en el año 1977 como un μP de 8 bits para propósito general, siendo una versión mejorada de su predecesor el 8080 al incluir en el encapsulado el generador de reloj 8224 y el controlador de sistema 8228, y funcionar con una fuente de poder de tensión única de 5 Voltios. Con solo 2 instrucciones más que las del 8080 y un ciclo de instrucción reducido desde 2 μs en el 8080 hasta 1.3 μs en el 8085A (0.8μs para el 8085A-2) fue considerado como un dispositivo levemente más evolucionado que su antecesor. No obstante, algunas características funcionales novedosas como disponer de cuatro entradas de interrupciones vectorizadas además de la entrada estándar INT del 8080, y puertos de E/S para comunicación en serie, junto con otras funciones de control convirtieron al 8085A en un μP usado ampliamente en la solución de problemas de control en ambiente industrial. Junto con μP INTEL se aparecieron dos circuitos LSI, el 8155 y el 8755A compatibles terminal a terminal con el μP. De modo que con solo 3 circuitos integrados se puede realizar un microcomputador con todas las funciones del CPU, 256 bytes de RWM, 2Kbyte de EPROM, 38 líneas de E/S distribuidas en 4 puertos de 8 bits y uno de 6 bits, todos programables como puertos de E/S, y un temporizador/contador programable de 14 bits. El uso extendido del 8085A implicaba que un número significativo de diseñadores de aplicaciones basadas en μPs lo estaban usando en sus proyectos, lo cual resultó en una gran cantidad de literatura técnica disponible. Se publicaron numerosos artículos en revistas especializadas, libros de texto, y notas de aplicaciones que junto con los sistemas de desarrollo ofrecido por INTEL y otras empresas facilitaban el diseño de aplicaciones académicas e industriales basadas en este μP. Se estima que Intel vendió sobre los 100 millones de este modelo de μP. El 8085A y los miembros de la familia de μPs INTEL de 16, 32 y 64 bits ha sido, cada cual en su época, los μPs de propósito general más utilizados en el planeta. A partir de la introducción de los µPs 8086/8088 y hasta la actualidad, los siguientes microprocesadores diseñados han sido dirigidos al uso en máquinas de propósito general y no se continúo liberando nuevas versiones de µPs dirigidos a control. Este espacio fue ocupado por los microcontroladores, cuyas primeras versiones empezaron a usarse en aplicaciones de control. La familia MCS-51 de INTEL se convirtió en un estándar industrial existiendo el día de hoy más de cuarenta empresas fabricantes de semiconductores en todo el mundo que producen dispositivos pertenecientes a esta familia. De modo, que se usa un microprocesador de vieja data, debido a que la gama de µPs de 8 bits modernos es muy limitada, al ser éstos sustituidos actualmente por microcontroladores. Algunas empresas ofrecen hoy día µPs de 8 bits con arquitectura CISC similares al 8085 y con rendimiento superior. Por ejemplo, el PopCorn viene en

x

forma de un núcleo lógico en código VHDL el cual puede ser sintetizado junto con sus circuitos asociados sobre una FPGA. Además, los microprocesadores de 8 bits como el 8085 no son necesariamente piezas de museo destinados a desaparecer. Actualmente varias empresas de semiconductores producen versiones CMOS del µP 8085. Por ejemplo el MSM80C85AH es el modelo colocado por OKI Semiconductor a un mercado reducido de usuarios. Debido a su alta inmunidad a la radiación cósmica, las versiones actuales del 8085 son usadas en el diseño de instrumentos para la navegación espacial. También fue usado por la NASA como CPU del sistema de control del vehiculo explorador Sojourner que se desplazo por el planeta Marte durante el mes de julio del año 1997 en la misión Pathfinder. El sistema de control del vehículo autónomo Sojourner gobernaba la operación de 80 periféricos tales como sensores de temperatura y velocidad, cámaras de TV, lasers, modem, motores y un espectrómetro de rayos x. Además ejecutó 12 experimentos científicos. El código para el procesamiento, gestión de E/S y los experimentos ocupó 16 Kbytes de PROM, 160 Kbytes de EEPROM y 576 Kbytes de RWM. Esto significa que el 8085 es un dispositivo completamente operativo capaz de realizar las funciones típicas de un µP, como se ha demostrado hace algunos años en la misión a Marte y en otras aplicaciones en el sector espacial.

Para finalizar, conviene resaltar que experiencia de más de 12 años en la enseñanza de sistemas basados en µPs indica que los bachilleres que se han iniciado en este mundo usando el 8085 no han tenido dificultades para realizar proyectos de grado con μPs más avanzado o con μCtrls. De modo que por las razones expuestas, considero que brindar atención a un μP de 8 bits cuando el estado del arte apunta hacia dispositivos de 32 y 64 bits no debe considerarse en modo alguno una desventaja. INTEL es el líder indiscutible en la producción de μPs y sus productos mantienen la nomenclatura y terminología usada originalmente en sus primeros dispositivos, y algunas de las características funcionales han permanecido inalterables. Así, iniciar el estudio de μPs con el 8085 hace sencillo acceder a procesadores modernos de gran potencia del mismo u otro fabricante.

ORGANIZACIÓN DEL CONTENIDO
Sigue una breve descripción de la forma como están organizados los trece capítulos que constituyen este libro:
CAPÍTULO 1

Inicia este trabajo realizando una presentación del computador y mostrando su evolución a través de los años, desde las primeras máquinas del siglo XVII. La historia del computador se divide por generaciones, resaltándose los avances más significativos de cada una.

xi

CAPÍTULO 2

En forma breve se presenta la estructura funcional del computador, describiéndose las unidades funcionales que lo constituyen. También se ofrece una clasificación de los computadores.
CAPÍTULO 3

Introduce los conceptos de arquitectura y organización. Usando un proceso de síntesis, se obtiene la estructura interna de un microprocesador típico y se describe de modo funcional las unidades principales que forman parte de un µP. Se introducen algunos conceptos básicos como estados, ciclo de instrucción y tiempos de espera y se exponen técnicas de diseños básicas de decodificadores de memoria y de puertos presentándose al final un diagrama eléctrico de un microcomputador típico basado en el µP hipotético sintetizado.
CAPÍTULO 4

Presenta la arquitectura y el modo de operación del µP 8085 de INTEL. Se discute la arquitectura interna del procesador y la función de sus terminales. Se expone en forma concisa las consideraciones de temporización y diagramas de tiempo del µP, el ciclo de instrucción y el diagrama completo de transición de estados.
CAPÍTULO 5

Enseña como diseñar un sistema microcomputador 8085 usando tanto circuitos integrados para bus multiplexado como chips de puertos y de memoria convencionales. Presenta las técnicas de diseño de circuitos decodificadores de memorias y puertos usando decodificadores y dispositivos programables. Se describen circuitos de memoria reales y se discute las consideraciones de velocidad de las memorias del sistema y las características eléctricas de los terminales del µP.
CAPÍTULO 6

Expone el modelo de programación del 8085, los formatos de instrucción y los modos de direccionamiento del µP. Se presenta el repertorio de instrucciones del µP y se describe la función de cada instrucción usando ejemplos prácticos cuidadosamente seleccionados. Se explica como programar funciones de control de tiempo para generar tiempos de retardo y formas de onda.

xii

CAPÍTULO 7

Justifica el uso del lenguaje ensamblador para el desarrollo de programas. Se presentan técnicas de programación como diseño hacia abajo, código estructurado y programación modular. Se describen las estructuras lógicas de programación usando programas ejemplos. Se describe el proceso de ensamblaje y la relocalización de código. Específica la sintaxis del lenguaje ensamblador y las directivas de control. Se presentan las herramientas para desarrollo de programas como: entornos integrados para desarrollo y programas simuladores, mostrándose ejemplos ilustrativos. Se explica, usando ejemplos, como escribir código que use MACROS y tablas de consulta
CAPITULO 8

Discute las distintas técnicas de gestión de entrada y salida; entrada por programa, por interrupciones y acceso directo a memoria. Se describe el sistema de interrupciones del 8085. Se presentan los controladores de interrupción 8259 y de acceso directo a memoria 8237.
CAPITULO 9

Se presentan circuitos programables para interconexión de E/S como el 8255, el 8155 y el controlador de teclado/pantalla 8279. Se ofrecen aplicaciones prácticas realizadas con el 8055 mostrando los circuitos y programas. Algunas de éstas son: control de una matriz de teclado, manejo de una pantalla del indicadores multiplexados, voltímetro digital, comunicación con impresora CENTRONICS, control de módulo LCD, generador de baudios, generador de forma de onda, programa monitor para microcomputador, medidor de temperatura y medidor de capacidad. Los tópicos contenidos en este trabajo están estructurados para ser cubiertos en un semestre regular. Al estudiante culminar la lectura y estudio de este material, estará en capacidad de poner en práctica procedimientos de análisis, diseño y puesta en operación de sistemas basados en microprocesadores. Luis Daniel Urdaneta Guevara Puerto la Cruz, septiembre del 2005

xiii

Este libro está destinado
En particular a:
Los cursantes de la asignatura Sistemas de Microprocesadores I, dictada en el pregrado de Ingeniería Eléctrica de la Universidad de Oriente.

En general a:
Quienes teniendo un conocimiento limitado del universo de los microprocesadores, o careciendo totalmente de éste, desean aprender de modo rápido y eficiente los conceptos, técnicas, criterios de diseño y de selección de dispositivos relacionados.

Para la realización de las sesiones de simulación se requiere estar familiarizado con el manejo de un microcomputador en entorno WINDOWS.xiv Conducta de entrada Los que inician el estudio de la arquitectura y programación de microprocesadores y microcomputadores con la lectura de este texto requieren tener un sólido conocimiento de técnicas de análisis y diseño de circuitos digitales combinatorios y secuenciales. . y de los principios que rigen el funcionamiento de los dispositivos semiconductores básicos y de su comportamiento cuando integran circuitos electrónicos excitados por señales digitales y analógicas.

aplicaciones basadas en microprocesadores. y construir.xv Propósito Al culminar el estudio de este texto el estudiante estará capacitado para analizar. ensamblar y depurar el programa del sistema. . diseñar. Pudiendo además escribir. usando circuitos integrados comerciales.

ofrecidas por las aplicaciones CAD. simulación y presentación de resultados. Solo se presentan resultados obtenidos de las pruebas realizadas en el microcomputador para algunos ejemplos seleccionados.xvi Advertencia Este trabajo no pretende actuar como un manual del usuario de los programas CAD usados para la simulación de los ejemplos. . El interesado debe recurrir a los archivos de ayuda para familiarizarse con el manejo de cada programa simulador. En modo alguno debe el lector debe considerar que se han aprovechado al máximo las opciones de análisis.

..........……………………………........ 13 La tercera generación: Los circuitos integrados………………………………....3 La memoria 2...5 El generador de reloj 2.1 GENERALIDADES………………………………………………………………… 41 3....2.1..1.. 45 3...... INTRODUCCIÓN AL MICROPROCESADOR......... 2....xvii Contenido Dedicatoria……………………………………………………………………………….... 4 La segunda generación: Los transistores..1 Los precursores del computador moderno………………………………………....3 CLASIFICACIÓN DE LOS COMPUTADORES 31 33 34 34 35 35 36 39 Capítulo 3.4 La unidad de entrada/salida 2..1 GENERALIDADES…………………………………………………………………..... 65 ............2 La unidad de control 2.1 La unidad central de proceso 2... 46 Periférico de entrada………………………………………………………………. 1 1...ii Prefacio………………………………………………………...…………………………………………………xv Advertencia………………………………………………………………………………xvi Capítulo 1... 2 1...... 4 La primera generación: Las válvulas de vacío………………………………….xiii Conducta de entrada……………………………………….1 Proceso de síntesis de un microprocesador………………………………………… 45 El conjunto de instrucciones del microprocesador…………………………………..2.iii Este libro está destinado…………………………………………………………………... ....2 LAS INSTRUCCIONES DEL COMPUTADOR 2.... 18 La quinta Generación: Tecnología VLSI……………………………………… 24 Capítulo 2. 46 La unidad de cálculo………………………………………………………………..1. ORGANIZACIÓN DEL COMPUTADOR..2 ARQUITECTURA INTERNA DEL MICROPROCESADOR……………………. 47 Periférico de salida…………………………………………………………………........ 54 Formatos para representación de información………………………………………55 La memoria del sistema…………………………………………………………….1.....1.2 EL COMPUTADOR Y SU HISTORIA……………………………………………… 2 1... 51 El conjunto extendido de instrucciones…………………………………………….. INTRODUCCIÓN AL COMPUTADOR..2 El computador digital……………………………………………………………. 58 El generador de direcciones……………………………………………………….xiv Propósito………………………………. 1..... 3......2. 15 La cuarta Generación: El microprocesador……………………………………..1 ESTRUCTURA FUNCIONAL DEL COMPUTADOR 2.

3 La unidad aritmética y lógica………………………………………………… 110 4. 75 Instrucciones no soportadas………………………………………………………...3.2.. 68 La unidad de control………………………………………………………………. 118 4.1 GENERALIDADES……………………………………………………………….2 ESTRUCTURA FUNCIONAL DEL 8085A…………………………………….3. EL MICROCOMPUTADOR BÁSICO..4 El bus interno de datos……………………………………………………….2... 173 5.2 La memoria de datos…………………………………………………………. 154 5. 91 3..2.7 MEMORIAS EEPROM Y FLASH…………………………………………………193 5.2 El sistema microcomputador………………………………………………………. 104 4.6..6 CONSIDERACIONES SOBRE INTERCONEXIÓN A LOS BUSES……………. 73 Conjunto extendido de instrucciones………………………………………………. 80 Diagrama final del microprocesador sintetizado…………………………………… 83 Las señales de entrada y salida al microprocesador………………………………. 84 3.5 Ciclos de lectura y escritura en memoria y puertos de E/S…………………. ARQUITECTURA Y OPERACIÓN DEL µP 8085 4.2..4 El modo de operación paso a paso…………………………………………… 125 4..4 LA SECUENCIA DE INICIO DEL 8085A……………………………………….8 BANCOS DE MEMORIA………………………………………………………….3 ARQUITECTURA DE UN µP DE 8 BITS MÁS VERSÁTIL…………………….1 SISTEMA MCS-85 MÍNIMO……………………………………………………. 5. 147 5. 134 5..2..2 Secuencia de transición de estados………………………………………….3. 114 4.1 Carga máxima del bus del 8085A…………………………………………. 101 4.. 115 4.... 188 5.105 4.4 PUERTOS DE E/S SELECCIONADOS COMO MEMORIA…………………….2 INTERCONEXIÓN CON DISPOSITIVOS CONVENCIONALES……………… 143 5. 87 Las direcciones de los puertos……………………………………………………… 90 3. 129 Capítulo 5.xviii El microprocesador como máquina de estados…………………………………….2 Selección de la memoria del sistema………………………………………… 190 5. 151 5...2.4 ARQUITECTURA DE UN µCOMPUTADOR ESTÁNDAR………………………..3. 86 Las direcciones de memoria……………………………………………………….6.3 El estado de espera…………………………………………………………… 122 4.3.2..3 DECODIFICACIÓN EXHAUSTIVA DE LAS DIRECCIONES………………… 158 5. 111 4.3 Los puertos de entrada y salida………………………………………………. 188 5.3 CONSIDERACIONES DE TIEMPO PARA EL 8085A…………………………..2 Los registros internos………………………………………………………… 108 4.1 La unidad de control………………………………………………………….. 98 Capítulo 4..1 La memoria de programa……………………………………………………... 70 Comunicación con periféricos lentos……………………………………………….1 El ciclo de instrucción……………………………………………………….. 127 4.5 DECODIFICADOR CON DISPOSITIVOS PROGRAMABLES………………… 179 5.2.... 197 ..

1 Grupo de instrucciones para transferencia de datos…………………………. 329 Evaluación de expresiones…………………………………………………… 331 .1 EL MODELO PARA PROGRAMACIÓN……………………………………….. 326 Conjunto de caracteres………………………………………………………. DESARROLLO Y SIMULACIÓN DE PROGRAMAS 7..4. 298 7.5 Grupo de instrucciones aritméticas………………………………………….2 Retardos de mayor duración………………………………………………….3. 285 6.1 Direccionamiento directo…………………………………………………….. 327 Delimitadores………………………………………………………………… 327 Especificación de operandos…………………………………………………... 215 6.3.1 Programación modular……………………………………………………….2 Diseño hacia abajo…………………………………………………………… 307 7.2. 249 6..1..1 El proceso de ensamblaje……………………………………………………. 308 Estructura secuencial………………………………………………………… 309 Estructura IF-THEN/ELSE………………………………………………….3 Direccionamiento por registro……………………………………………….289 Capítulo 7..2 Proceso de ensamblaje de un programa modular……………………………... 207 6.... 319 7.3.3..3 Código estructurado…………………………………………………………. 294 7..4.1 EL LENGUAJE DE PROGRAMACIÓN………………………………………….3 El formato HEX-INTEL……………………………………………………. 317 7. INTRODUCCIÓN A LA PROGRAMACIÓN DEL 8085A 6. 306 7.7 RUTINAS DE RETARDO………………………………………………………… 284 6..2. 234 6.6 INSTRUCCIONES ADICIONALES……………………………………………… 284 6..3 Lenguaje ensamblador para el 8085…………………………………………. 311 Estructura CASE…………………………………………………………….2 Direccionamiento Inmediato…………………………………………………...213 6. 320 7...4.xix Capítulo 6. 276 6.....4 EL CONJUNTO DE INSTRUCCIONES DEL 8085……………………………… 214 6.7...3..1. 210 6...2 ESTRUCTURA DEL PROGRAMA……………………………………………… 306 7.5 ARITMÉTICA DE PUNTO FIJO O DE PUNTO FLOTANTE………………….3.7. 329 Definición de símbolos………………………………………………………. 303 7.3 MODOS DE DIRECCIONAMIENTO……………………………………………. 296 7.4.4 Direccionamiento indirecto por registro…………………………………….2 FORMATO DE LAS INSTRUCCIONES………………………………………… 208 6.4 Grupo de instrucciones para bifurcaciones…………………………………. 240 6.1. 210 6.2 Lenguaje ensamblador o de alto nivel………………………………………..3 EL LENGUAJE ENSAMBLADOR………………………………………………. 313 Estructura DO-WHILE……………………………………………………….1 El lazo de retardo básico…………………………………………………….4.3 Instrucciones para manejo de la pila………………………………………….1 Traducción de programas……………………………………………………. 213 6.2 Grupo de instrucciones que ejecutan operaciones lógicas…………………… 218 6.2.3. 316 Estructura REPEAT-UNTIL………………………………………………. 318 7. 325 Formato de línea……………………………………………………………. 211 6.327 Símbolos reservados………………………………………………………….

.1 ENTRADA Y SALIDA POR PROGRAMA……………………………………… 429 8.4. 500 9.5 MACROS………………………………………………………………………….1 Funcionamiento del 8279……………………………………………………. 644 ..2. 539 9. 503 Operación en el modo 1…………………………………………………. 500 9. DISPOSITIVOS DE E/S PROGRAMABLES 9..xx Traducción de un archivo fuente…………………………………………….1 Programas para simulación del microprocesador 8085……………………… 371 7. 499 Modo 0…………………………………………………………………. 536 9.4 Aplicaciones del 8255Aª………………………………………………… 503 Operación en el modo 0…………………………………………………. 500 Modo 2………………………………………………………………….. 479 8.. 492 Capítulo 9.2 DISPOSITIVO 8155: SRAM/PUERTOS DE E/S/TIMER……………………….3. 500 Modo 1…………………………………………………………………. 544 9. 497 9....2 Programación del 8279………………………………………………………. 332 Directivas generales del ensamblador………………………………………. 542 Registro de estado……………………………………………………………. 585 Bibliografía………………………………………………………………………….1 El sistema de interrupciones del 8085A………………………………………….4 HERRAMIENTAS PARA DESARROLLO DE PROGRAMAS………………….2 Sistema integrado para desarrollo de programas……………………………. 409 7..2. 529 Operación en el modo 2…………………………………………………...1.2.1 CIRCUITO PARA INTERCONEXIÓN DE PERIFÉRICOS 8255………………. 396 7.3. 582 9...3 ACCESO DIRECTO A MEMORIA……………………………………………….. 340 7.3 CONTROLADOR DE TECLADO Y PANTALLA 8279………………………….1.6 TABLAS DE CONSULTA (lookup tables)………………………………… 415 Capítulo 8.4. 580 9. 445 Interrupciones disparadas por la entrada INTR…………………………………. 453 8..2 El controlador de interrupciones 8259A………………………………………… 475 Interconexión con el sistema 8085A……………………………………………… 476 Programación del 8259A……………………………………………………….1. TÉCNICAS DE GESTIÓN DE ENTRADA Y SALIDA 8.2.. 449 Interrupciones disparadas por las entradas RST………………………………….3 Programación del 8255ª…………………………………………………..2 Modos de operación del 8255ª…………………………………………...2 Sección del temporizador-contador del 8155………………………………… 560 9.. 365 7.2 ENTRADA Y SALIDA USANDO INTERRUPCIONES………………………… 443 8..1 Sección de entrada y salida del 8155………………………………………… 541 Registro de comando………………………………………………………….

y la posibilidad de ser programados permiten su inclusión en una gran variedad de aplicaciones. El μP es un circuito integrado LSI con dimensiones reducidas pero de gran complejidad. Es el mayor y más seductor desafío al cual se han enfrentado los diseñadores lógicos en los últimos veinte años. La certeza de esta aseveración descansa en tres factores fundamentales. • Son de bajo costo. Antes la aparición del μP el uso de computadores estaba destinado para aplicaciones muy especializadas. y aplicaciones que han permitido la solución de problemas prácticos de ingeniería de cierta complejidad. técnicas. que posee todas las características de programabilidad presentes en computadores grandes. El μP puede presentarse como un recurso cuya versatilidad y potencia supera la de cualquier dispositivo que la técnica digital haya tenido disponibles hasta su aparición en el mercado de la electrónica. mediante el uso de técnicas de computación. • Su uso en el diseño de sistemas digitales disminuye en forma significativa el número de componentes necesarios.1 GENERALIDADES La presentación del computador en un curso introductorio de sistemas de microprocesadores se justifica plenamente por el hecho que el μP es en realidad la unidad de proceso fundamental de un tipo de computador conocido como microcomputador (μC). .Introducción al Computador 1 Introducción al Computador 1. El desarrollo acelerado de esta tecnología ha resultado en la aparición de nuevos componentes.

2. se diseñan en base a μPs. de hecho en la actualidad todos los sistemas cuya complejidad esté por debajo del nivel de minicomputadores.2 EL COMPUTADOR Y SU HISTORIA Exponer con detalle el origen computador y el nacimiento y desarrollo de la informática implica narrar una larga historia que quizás se inicie hace cuatro mil años con el uso del ábaco por la civilización china y continúe hasta los computadores de nuestros días.1 Los diez dientes de cada rueda de la máquina de Pascal representaban los dígitos del 0 al 9. Las operaciones se realizaban rotando las ruedas el número de dígitos necesarios. 1. La figura 1. para los propósitos de este trabajo interesa más bien destacar ciertos acontecimientos históricos del siglo XX que son fundamentales para proporcionar una visión general de la evolución de la estructura y funcionamiento de los computadores digitales desde su aparición hace más de 50 años. 1. .1 es una ilustración de la contribución del eminente científico francés al progreso del conocimiento.Introducción al Computador 2 • El tiempo de ingeniería empleado en el desarrollo de sistemas se acorta en forma drástica. 1. Para simplificar la reseña de la evolución de las máquinas de computación. Fig. Estas tres cualidades han resultado en un cambio sustancial en las técnicas de diseño lógico.1 Los precursores del computador moderno La idea del autómata inteligente es antigua. es útil considerar dos aspectos técnicos fundamentales: el uso de sistemas mecánicos para realizar cálculos matemáticos y la aplicación de la electrónica para el diseño de computadores. Aunque en esta sección se inicia con la descripción de algunas de las primeras calculadoras mecánicas antecesoras del computador de nuestros días. si se considera que el eminente matemático francés Blaise Pascal (1623-1662) diseño en el siglo XVII (1642) una máquina Calculadora Mecánica basada en rodamientos dentados y engranajes que permitía ejecutar operaciones de suma y resta.

que yo presento a la opinión pública una pequeña máquina.. Aunque puede considerarse a la máquina calculadora de Pascal como el precursor del computador moderno. que te proporciona alivio del trabajo que tantas veces fatigo tu espíritu.. . Fig. Este anuncio pretende poner en tu conocimiento. cuando has hecho cálculos con tu pluma. simplificando la realización de diseños con tramas complejas. Inspirado en el diseño de Pascal. en las postrimerías del siglo XIX fueron de uso común versiones perfeccionadas de éstas máquinas. capaz de realizar las cuatro operaciones aritméticas: suma.2 se muestra una sección de la estructura de ésta calculadora mecánica programable. multiplicación y división.2 Máquina diferencial de Babbage. revelando que además de ser un gran científico tenía alma de visionario. quien introdujo el concepto de programa almacenado para el control del cálculo.Introducción al Computador 3 La reflexión con la cual Pascal acompaño la presentación de su calculadora ha perdurado a través del tiempo. substracción. El telar de Jacguard fue presentado en París en el año 1801 y utilizaba placas delgadas perforadas para seleccionar cada hilo de la tela de acuerdo con el patrón de tejido deseado. En la figura 1. Está máquina tuvo un impacto significativo en la industria textil francesa debido a que miles de fábricas usaron el telar de Jacquard para automatizar el proceso de tejido.. el famoso matemático germano Gottfried Wilhelm Leibniz (1646-1716) desarrolló en 1670 una versión de la calculadora más eficiente y precisa. numerosos registros históricos asignan tal mérito a la máquina diferencial inventada por los matemáticos ingleses Charles Babbage (1792-1871) y Augusta Ada Byron (1815-1852). tanto en el campo científico como financiero. El primer equipo de computación automática fue inventado por el francés Joseph Marie Jacquard (1752-1834). amable lector. A pesar que los diseños de Pascal y Leibniz no tuvieron mayor éxito comercial. al diseñar un telar automático. 1.

donde entrega los resultados de su investigación sobre una teoría de conmutación basada en las proposiciones de Boole. y posteriormente en el diseño de sistemas digitales usando válvulas de vacío como componentes básico. No obstante. 1. En el año 1880. comprobando su funcionamiento al realizar en forma correcta cálculos sencillos con una precisión de 31 dígitos. Hollerith fundó una empresa que treinta años más tarde se convertiría en el famoso consorcio International Business Machines Corporation (IBM). Las primeras aplicaciones prácticas del álgebra de Boole fueron en redes de conmutación telefónicas construidas con relés. una unidad operativa para realizar los cálculos matemáticos y una impresora para la salida de los resultados. proyecto financiado por el gobierno de los . De hecho en 1830 proyectó la máquina analítica. Claude Elwood Shannon. La información almacenada en las tarjetas era interpretada haciéndolas pasar a través de sensores eléctricos. la cual presentaba notables similitudes con la organización de un computador moderno: un grupo de tarjetas perforadas introducían datos al dispositivo.2 El computador digital Los fundamentos de los sistemas digitales modernos y la base de la sintaxis de los programas de computación actuales fueron propuestos por el matemático británico George Boole en El análisis Matemático de la Lógica (1847). en 1938. publicado en el año 1954. publicó su trabajo Un Análisis Simbólico de Relés y Circuitos de Interrupción. jamás construida. en el año 1991 unos científicos británicos ensamblaron la máquina basándose en las especificaciones dejadas Babbage. una unidad de memoria para almacenamiento. y en su tratado clásico Una Investigación de las Leyes del Pensamiento. La Primera Generación: Las Válvulas de Vacío La primera generación de computadores nace en el año de 1946 cuando se puso en operación la famosa computadora gigante norteamericana ENIAC (Electronic Numerical Integrator and Calculator). Pasados ochenta años. En realidad los diseños de Babbage eran demasiado avanzados para el nivel de desarrollo de la tecnología del siglo XIX. dirigida a realizar cálculos complejos. En el año 1896. La teoría de la lógica simbólica o Álgebra de Boole fue el primer intento de fusionar la lógica con la matemática y estaba basado en los conceptos de la lógica de Aristóteles de verdadero (1) y falso (0). el norteamericano Herman Hollerith empleado de la Oficina del Censo de los Estados Unidos diseño un sistema basado en tarjetas perforadas para procesar los datos correspondientes al censo de habitantes del año 1890.2.Introducción al Computador 4 En el año 1820 Babbage inició este proyecto pero no pudo culminar la construcción de su diseño por falta de financiamiento.

3 y 1. Este computador digital de 2 millones de dólares. En la figura 1. Fig.1.5 se presenta un diagrama de la arquitectura del ENIAC donde se observa el uso de buses distintos para la transferencia de datos e instrucciones. El ENIAC se diseño en base a una arquitectura conocida como tipo Harvard. La operación y sincronización global del sistema la realizaba la unidad de control. Esta máquina es aceptada como el primer computador programable. y desarrollada en la Escuela de Ingeniería Moore de la Universidad de Pennsylvania bajo la supervisión de John Presper Eckert y John. además de múltiples controladores de periféricos. Las figuras 1. y se alojaba en un gabinete de 30 metros de longitud. cuya característica fundamental es que usa unidades de memoria separadas para los datos y las instrucciones. Fig. La unidad de almacenamiento estaba constituida por tambores magnéticos pudiendo almacenar 20 números decimales de 10 dígitos. La arquitectura Harvard fue introducida en la década de los 30's por un científico de la Universidad de Harvard llamado Howard Aiken.4 muestran en forma dramática las diferencias existentes entre el ENIAC y un µcomputador monopastilla moderno. un conjunto de veinte acumuladores para almacenar los operandos y dos unidades aritméticas para ejecutar divisiones. estando constituida por 18000 tubos de vacío.1.Mauchly. 3 metros de altura y 1 metro de profundidad.3 La computadora gigante ENIAC ocupaba un área significativa de un edificio. El programa en lenguaje de . requiriendo toneladas de equipos de aire acondicionado para evitar el sobrecalentamiento. productos y extracción de raíces cuadradas.4 El microcontrolador C167R aloja en un área de 100 mm2 todos los elementos de un computador.Introducción al Computador 5 Estados Unidos. pesaba 30000 kilogramos y consumía 150 KW.

5 Estructura del computador ENIAC Como sistema de computo el ENIAC solo es de interés histórico.5. 1.Introducción al Computador 6 máquina era realizado mediante cableado externo y los datos se introducían por medio de tarjetas perforadas como se muestra en la figura 1. su valor se debe al hecho que marcó el inicio del desarrollo de una industria de importancia vital para el progreso del conocimiento científico de este siglo. Lectora de tarjetas Bus de Escritura Bus de Lectura Impresora de tarjetas Unidad de Control Bus de Instrucciones Unidad de Programación Fig. Divisor y 1 2 3 .. 20 Acumulador Multiplicador ..8 ms. El pobre rendimiento de un computador basado en miles de válvulas de vacío y la complejidad para la realización y carga del programa en código de máquina limitaron significativamente el espectro de aplicaciones factibles de resolver con este computador. La primera aplicación para la cual se utilizó el ENIAC fue la construcción de tablas exactas para el cálculo de trayectoria de proyectiles de nuevas armas. Este computador ejecutaba una operación de suma en un tiempo de 200 μs y una multiplicación en la eternidad de 2.

la ENIAC era mil veces más rápida. El Colossus fue usado durante la segunda guerra mundial para descifrar las transmisiones de radio del ejército nazi. y el año siguiente el Harvard Mark I. El Mark I era un computador electromecánico que contenía 200000 componentes y 800 kilómetros de cable. .Introducción al Computador 7 Pese a que en el mes de diciembre de 1943 se puso en marcha el computador Colossus. tales como la memoria.7 El computador MARK I. requiriendo diez segundos para realizar una división entera.6 ElColossus fue la primera computadora totalmente electrónica. Fue construido en la ciudad de Londres por un equipo de científicos británicos dirigido por Alan Mathison Turing (1912-1954). la mayoría de los datos históricos señalan al ENIAC como el primer computador electrónico para aplicaciones de propósito general. 1. y los puertos de entrada y salida. El diseño del Colossus se inició en 1939. Fig. matemático británico conocido por su proposición de la máquina de Turing. 1. la unidad de control. En la arquitectura del Mark I se distinguen las unidades que constituyen los computadores modernos. Fig. la unidad aritmética. estando compuesto por 1500 válvulas de vacío. Pese a su lentitud extrema.

y con base en este argumento. el cual estaba basado en una arquitectura nove- . dependiendo de la aplicación. la empresa propietaria de las especificaciones para la fabricación del ENIAC fue despojada del derecho exclusivo para fabricar o vender el computador.Introducción al Computador 8 El computador ABC (Atanasoff-Berry Computer) fue otra máquina. cuyo procesamiento necesita la ejecución de programas con algoritmos convencionales desarrollados usando un número reducido de instrucciones. las fuerzas armadas eran el único sector de la sociedad norteamericana capaz de financiar los altos costos inherentes a la fabricación de una máquina de gran volumen y que requería una cantidad considerable de energía eléctrica para su funcionamiento. El desarrollo de los computadores sucesores del ENIAC. No obstante. El paso decisivo para el diseño y construcción del primer computador moderno fue dado por uno de los asesores del proyecto ENIAC. Un uso eficiente de la memoria del sistema era deseable dado el alto costo de esta unidad de la máquina. Como un hecho curioso. a mediados de los años 40. fue impulsado fundamentalmente por la necesidad de resolver problemas de ingeniería de la industria de armamentos de los Estados Unidos. anterior al ENIAC. una de las memorias del sistema será subutilizada. Atanasoff alegaba ser el autor de ciertos principios y técnicas que se utilizaron en el desarrollo del ENIAC sin contar con su autorización. La razón para el uso restringido de estos computadores gigantes es obvia. Si se usa arquitectura Harvard. debido a la variedad de tareas que potencialmente debía resolver el computador. La intención de construir un computador de propósito general capaz de realizar tareas tanto en el medio académico e industrial como en el comercial. En el año 1973. es claro que. tales como el diseño de aviones de combate y misiles. presentan el primer computador que funcionaba con el programa almacenado en memoria el EDVAC (Electronic Discrete Variable Computer). En una aplicación de corte administrativo o financiero es seguro que se requiere el almacenamiento de una cantidad considerable de datos. fue obstaculizada en forma severa por problemas de complejidad variable derivados del uso de la arquitectura Harvard. En una artículo científico publicado en el año 1946 Von Neumann junto con Burks y Goldstine. construida en 1939 en la universidad del estado de Iowa por John Atanasoff (1903-1995) y su asistente Clifford Berry. mientras que para realizar cálculos científicos de cierta envergadura usualmente se alimenta al sistema con unos pocos datos iniciales y se ejecutan programas basados en algoritmos complejos que exigen una gran cantidad de código ejecutable. De hecho el ENIAC nace impulsado por las necesidades militares del Laboratorio de Investigación de Balística (BRL) de las fuerzas armadas norteamericanas. en plena postguerra. también basados en válvulas de vacío. establecer en la fase de diseño la capacidad de las memorias separadas era una tarea que se distinguía por su ambigüedad. el científico húngaro John Von Neumann (1903-1957) quien introdujo el concepto de máquina de programa almacenado que sentó las bases del computador. sin variaciones sustanciales en la estructura física del sistema.

La figura 1. los datos. Fig. 1. El programa que debía ejecutarse.9 muestra el formato descrito. Código de Operación Campo de Código de Operación Dirección Operando 1 Dirección Operando 2 Dirección Dirección Resultado Instrucción siguiente Campo de Dirección Fig.9 Formato de la instrucción de cuatro direcciones .Introducción al Computador 9 dosa que usaba una memoria común para el almacenamiento de los datos y las instrucciones. y el campo de dirección para especificar la localización en memoria del operando u operandos a usar por la instrucción. 1. y que permitía cambiar el comportamiento del equipo con la simple modificación del programa en memoria. concepto novedoso que sustituía el cableado de componentes. bastará con espacio común de memoria para almacenar los datos de E/S y las instrucciones del programa. y resultados se almacenan en una memoria. cuya secuencia de operación podía ser programada de acuerdo con las necesidades de una aplicación específica. dividía la instrucción en dos campos: el campo de código de operación para identificar la instrucción a ejecutar. El mérito de Von Neumann estuvo en la idea de la construcción de una máquina de propósito general. El formato de instrucciones propuesto por Von Neumann.8 El computador EDVAC. El razonamiento de Von Neumann fue que si toda información se carga en el sistema como números y en un formato que permita que el procesador sea capaz de distinguir cuando un arreglo determinado de bits corresponde a un dato o a una instrucción.

La dirección de los operandos que participan en el cálculo. con una memoria de 65536 posiciones que necesita 16 bits para especificar cada dirección de memoria. Después de proponer una arquitectura que se convirtió en un estándar para el diseño de los computadores construidos en los siguientes 55 años. Para la reducción de la longitud de la instrucción existen dos opciones: usar cinco posiciones de la memoria para almacenar cada instrucción o eliminar algunos o todos los campos de dirección. producto. En la actualidad estas dificultades han sido superadas. lo que exigiría el uso de memorias con palabras de 72 bits e igual número de líneas para el bus de instrucciones. El código de operación para señalar el tipo de operación: suma. por ejemplo) debía contener la siguiente información: 1. La principal desventaja está relacionada con el número de bits de cada instrucción. A pesar que no existían obstáculos insalvables para la construcción de un computador de este tipo. entrega un resultado. resulta un total de 72 bits por instrucción. En la sección próxima se expone como fue posible construir máquina de una dirección o sin ésta. 2. resta. algunas consideraciones indican que el uso de tal formato resulta en sistemas de estructura compleja y dimensiones exageradas. los computadores actuales no usan instrucciones de 4 direcciones y los microcomputadores utilizan instrucciones de una dirección o sin dirección. La dirección de memoria donde debe almacenarse el resultado. detección de paridad. 4.9 se conoce como computador de 4 direcciones. En un principio se pensó que la instrucción básica (una operación aritmética. John Von Neumann participó a partir de 1946 en el proyecto de desarrollo del computador IAS construido en 1952 en el Instituto para Estudios Avanzados en Princenton.Introducción al Computador 10 Debido a que el computador es una máquina de naturaleza secuencial que acepta información de entrada. Un diagrama funcional del IAS se muestra en la figura 1. complemento etc. 3.10 donde se aprecia el uso de una memoria común para las instrucciones y los datos. si se asignan 8 bits para identificar al código de operación. . La dirección donde está la instrucción próxima. Una máquina de cómputo cuya instrucción tenga el formato de la figura 1. El autor supone que los diseñadores de la época no consideraron la posibilidad de almacenar cada instrucción en una celda de memoria ni transferirlas en paralelo al interior del procesador. En el primer caso es obvio que persiste un problema de práctico debido a que el registro de instrucciones del procesador debía ser capaz de almacenar 72 bits. realiza algún tipo de operación sobre estos datos. pero si suponemos que se hizo de esta manera no debe extraña que como resultado se obtuviesen máquinas de dimensiones colosales y funcionamiento ineficiente. y luego se dirige a ejecutar la próxima instrucción.

El primer modelo de esta serie fue el UNIVAC 1103 destinado para aplicaciones científicas de gran complejidad que involucraban el procesamiento de grandes cantidades de datos a alta velocidad. El IAS fue el modelo a seguir para el diseño se los siguientes computadores de propósito general. . 1. La figura 1. la cual posteriormente se fundió con la Sperry Rand Corporation. A diferencia del ENIAC. mientras que se desarrollaron los primeros lenguajes simbólicos que simplificaron en forma notable el proceso de desarrollos de programas. el cual era una máquina más avanzada que su antecesor La EckertMauchly Computer Corporation.Introducción al Computador 11 Instrucciones y datos Direcciones Fig. Los continuos avances logrados en la arquitectura y el incremento de la capacidad de memoria permitió la construcción de dispositivos cada vez más rápidos y eficientes. En 1950 el computador abandonó los centros académicos y de investigación con la liberación de la primera máquina comercial. A finales del los 50 salió al mercado el modelo UNIVAC II. Excepto algunos casos. el UNIVAC I. (Universal Automatic Computer) fabricada por una empresa fundada en el año 1947 por John Eckert y John.10 Diagrama de bloques del computador IAS. también inició el desarrollo de la serie de computadores con código 1100. el computador IAS era una máquina binaria y no decimal. todos los computadores modernos mantienen la estructura de la máquina de Von Neumann. Esta última empresa compartía con IBM el dominio de la industria de fabricación de computadores. con la unidad de memoria constituida por 1000 posiciones de 40 bits donde se podían almacenar tanto datos como las 21 instrucciones disponibles para la máquina. ahora la división UNIVAC de la Sperry.11 es una fotografía del UNIVAC I en operación.Mauchly: Eckert-Mauchly Computer Corporation.

Introducción al Computador 12 Fig. Los computadores de esta generación se programaban usando lenguaje de máquina. el consorcio IBM puso en venta los modelos 604 y 701. El precio de adquisición del modelo 701 alcanzaba el millón de dólares. Fig. en los años 52 y 53 respectivamente. 1. . lo que requería personal técnico altamente especializado.11 El UNIVAC I. Primer computador capaz de procesar texto además de datos numéricos. el cual tuvo amplia aceptación en los medios científicos y académicos de todo el mundo.12 El UNIVAC II. A mediados de la década del 50. Por su parte. 1. de difícil mantenimiento y con un alto consumo de energía. IBM liberó el modelo 650. poca capacidad de memoria. No existía sistema operativo y la velocidad máxima de procesamiento que alcanzaron estas máquinas fue de 40 mil operaciones por segundo. Eran equipos de grandes dimensiones.

mientras que una máquina de la tercera generación construida con una combinación de la tecnología SSI y MSI. la sustitución de las válvulas de vacío por transistores en la fabricación de sistemas procesadores puso a disposición de los usuarios máquinas de menor precio.1 señala que un computador típico de la segunda generación. en este orden. Tabla 1. GENERACIÓN PERIODO TECNOLOGÍA VELOCIDAD I II III IV V 1946-1955 1956-1964 1965-1970 1971-1977 1978 → Válvulas de vacío Transistores discretos Circuitos integradosTecnologías SSI. permitió diseñar máquinas que superaban en un factor de 250 la velocidad de los computadores de la primera generación y en 50 veces la de sus antecesores inmediatos. funcionaba a una velocidad de 200 mil operaciones por segundo. conmocionó a la industria de la electrónica al ofrecer un dispositivo amplificador y conmutador de estado sólido con menores dimensiones. y más eficiente que los tubos de vacío de uso común. El µprocesador. y Walter Brattain (1902-1987). En 1960 se incorpora al mercado de equipos con semiconductores la empresa Digital Equipment Corporation (DEC) con el modelo PDP-1. A partir del año 1956. no fue la IBM quien introdujo el primer sistema de computación de estado sólido. John Baardeen (1908-1991). las empresas NCR (National Cash Registers) y Radio Corporation of America (RCA). las cuales constituyen lo que se conoce como la segunda generación de computadores. de los laboratorios Bell de los Estados Unidos. realizado por los científicos William Shockley (1910-1989). Los radios portátiles y audífonos están entre los primeros en cuya fabricación se usaron transistores. ofrecieron a partir de 1956 sistemas de computación de capacidad baja construidos con transistores. Tecnología LSI. Diseño VLSI. era 5 veces más rápida. fabricado con tecnología de transistores discretos. MSI. La tabla 1. precio más bajo. operaciones/seg 40000 200000 1000000 10000000 100000000 En la cuarta generación el uso circuitos integrados con integración LSI (Integración a Escala Grande: 50 hasta 50000 funciones transistorizadas en un CI). A pesar de su indiscutible reinado en la industria de computación. el cual se considera .Introducción al Computador 13 La segunda generación: Los Transistores El desarrollo del transistor entre los años 1948 y 1952. mayor confiabilidad y menor consumo de energía.1 Características típicas de los computadores agrupados por generación.

segmentación e interrupciones. mientras que el IBM 7094 II. Las máquinas de esta generación podían ejecutar los programas con mayor eficiencia que sus antecesoras. Considerado el primer supercomputador comercial. el CDC 6600 usaba unidades segmentación y era una máquina de carga/almacenamiento que . mientras trabajaba en Control Data Corporation (CDC) diseño los computadores CDC 6600 y CDC 7600. primer modelo de la famosa serie 7000.18 µs. cuyo último miembro. Por ejemplo. El modelo IBM 7090 tenía 32 Kbytes de memoria y un tiempo de instrucción igual a 2.5 µs en ejecutar una instrucción típica. 1. En el año 1964. introducido en el año 1961. tardaba 1. Está máquina usó el primer terminal de video y tenía capacidad gráfica.13 El IBM 7093 fue el primer computador en usar segmentación. el ingeniero electrónico norteamericano Seymour Cray. La respuesta del consorcio IBM no llegó hasta el año 1959 con el computador IBM 7090.Introducción al Computador 14 como el primer minicomputador en el mercado de máquinas de computación. el computador ATLAS desarrollado en 1962 en la universidad de Manchester usaba memoria virtual. usaba la técnica de segmentación para mejorar su rendimiento Fig. el 7096 II se construyó en 1964. Cada nuevo integrante de la serie 7000 tenía mayor capacidad y menor precio que su antecesor. con un acceso a igual espacio de memoria. El IBM 7093.

que mientras el computador imprimía los resultados de la ejecución de la tarea X. destinado para problemas de ingeniería y desarrollado entre 1954 y 1957. apareciendo los primeros lenguajes de alto nivel para tareas específicas tales como: el FORTRAN (Formula Translator). Con el refinamiento de los sistemas operativos se logró un verdadero aprovechamiento de los recursos ofrecidos por la máquina. para el IBM704. y la ubicación en memoria del programa principal y los subprogramas necesarios.14 Computadores CDC 6700 y CDC 6700. El mayor rendimiento y confiabilidad las máquinas de esta generación determinó una ampliación del espectro de aplicaciones de los computadores. En esta época también se inició el uso de cintas y discos magnéticos La complejidad y diversidad de las tareas a resolver por los computadores. se introdujo el modo de procesamiento por lotes. Este nuevo tipo de ejecución denominado multitarea permitía. controlando la carga del programa fuente y los datos iniciales. por ejemplo. exigió un mejor aprovechamiento y administración del uso de la memoria y de los tiempos de ejecución. y el COBOL ( Common Business-Oriented Language) para procesamiento de datos en el área financiera. la compilación. realizara los cálculos de la tarea Y. . Fig. encargándose el sistema operativo de asignar los recursos a cada tarea. 1. surgiendo los sistemas operativos los cuales añadían cierto grado de automatización al proceso de ejecución de los programas. el uso de la librería de subrutinas. Su desempeño era superior al IBM 7094. por un equipo de programadores dirigidos por John Backus.Introducción al Computador 15 explotó el uso del paralelismo a nivel de unidades funcionales de la CPU. a la vez que almacenaba en la memoria los datos de entrada de la tarea Z.

nace la novedosa tecnología de la microelectrónica.15 El IBM 360. El 360 fue introducido por IBM en 1965 como un modelo que incorporaba la tecnología de circuitos integrados y que ofrecía una arquitectura más avanzada que los integrantes de la serie 7000. Este dispositivo permitió la reducción del costo y de las dimensiones de las grandes maquinas merced a la utilización de componentes semiconductores integrados de más velocidad. 1. y capacitores. Con la fabricación del primer CI en el año 1959. y menor consumo de potencia. al estar las distintas unidades de los computadores compuestas de miles de transistores. era en general una tarea compleja y de costo elevado. mayor fiabilidad. Está máquina puede considerarse como la mayor conquista de IBM al apuntalar a la empresa como líder definitivo de la comercialización de computadores con dominio de más del setenta por ciento del mercado. El mantenimiento del producto final era un proceso tedioso y difícil.Introducción al Computador 16 La tercera generación: Los circuitos integrados El ensamblaje de las tarjetas de circuitos digitales. resistencias. El uso del CI en la industria de computadores a partir de 1965 señala el inicio de la aparición en el mercado de la tercera generación de computadores. Fig. Este computador fue de uso difundido en las principales universidades y centros de investigación durante la década del 60. Primer computador con microprograma. El diseño de esta máquina fue un proceso tan cuidadoso y planificado que la arquitectura del sistema 360 aún la conservan los sistemas de cómputo de gran escala . módulos básicos que formaban las máquinas que usaban lógica de transistores. El sistema 360 de IBM es el exponente más destacado de esta generación.

2.5 1.5 10 4 800 65 512 8. El modesto modelo 30 sólo podía obtener un byte en cada operación de acceso a una posición del espacio máximo de memoria de 64 Kbytes.2 se detallan las características principales de los diferentes modelos de la familia IBM/360. adquirir un modelo más avanzado del sistema. y de fácil mantenimiento. El prototipo de este tipo de computadores fue el PDP-8 fabricado por la empresa DEC y cuyas dimensiones y cantidad de calor generado no exigían su ubicación en grandes locales refrigerados. Características de los modelos del sistema IBM/360.0 1 3 250 40 256 0. Tal estrategia permitió no solo adaptar la máquina a las necesidades del usuario. 50.0 0. En 1965 IBM liberó cinco modelos de la familia del sistema/360. sino que ofreció la posibilidad que al incrementarse los requerimientos de procesamiento del comprador. máx) Además del concepto de microprograma. . Tabla 1. era capaz de transferir ocho bytes en forma simultanea. requerimientos de energía reducido. éste pudiese. En el año 1968 se diseño el primer computador comercial donde se puso en práctica el concepto de memoria cache. Por ejemplo el uso de circuitos controladores de interrupciones y de acceso directo a memoria.Introducción al Computador 17 fabricados actualmente por IBM. A la par de aumentar la velocidad de ejecución y la confiabilidad de los computadores de gran escala de la época. El 360 fue diseñado de modo que un programa determinado pudiese ser ejecutado por cualquiera de los modelos. en virtud de disponer de una arquitectura menos compleja que la de las máquinas grandes pero que ofrecía una gran capacidad de ejecución. 40. tales máquinas se conocen como minicomputadores.8 0. con el IBM 360 surgieron otras innovaciones en el campo de diseño de computadores. 65.2 50 6 1250 Memoria Máxima (Kbytes) Velocidad de acceso a memoria (Mbytes/s. éste fue el modelo 360/85 de IBM.0 0. De hecho el modelo 75 era cincuenta veces más rápido que el 30. (Kbytes/s. básicamente en la capacidad de memoria. En la tabla 1. la incipiente tecnología de la microelectrónica impulsó el diseño de un nuevo tipo de sistema procesador con menor tamaño. máx) Tiempo de ciclo del procesador (µs) Velocidad relativa Número de buses de datos Velocidad del bus de datos. número de buses y de puertos de E/S.0 0.625 3. con una inversión razonable. velocidad de procesamiento. identificados como los modelos: 30. y 75. con un área de memoria de 512 Kbyte.5 3 400 50 256 2.25 21 6 1250 75 512 16. MODELO CARATERÍSTICAS 30 64 0. mientras que el flamante modelo 75. no obstante existían diferencias sustanciales en los recursos que ofrecía cada miembro de la familia.

Con relación a la programación. sino que más bien permitió que estas máquinas se manifestaran como lo que realmente eran: un computador de propósito general a pequeña escala. 1. aplicaciones donde era usual que el potencial de computo y los recursos ofrecidos por los minis superaran las exigencias de velocidad de procesamiento y capacidad de almacenamiento necesarias para la automatización del proceso industrial. era común encontrar minicomputadores fabricados con propósito específico.Introducción al Computador 18 Los primeros minis estuvieron dedicados al cálculo de la acción de control en sistemas de control de procesos y de máquinas en la industria. lo cual representaba en cierta medida un desperdicio de recursos tecnológicos. actuando como el elemento clave en tareas de adquisición de datos. supervisión y control de sistemas industriales complejos. por ejemplo. El PDP-8. como una máquina pequeña dirigida a aplicaciones generales permitió que fuese utilizado por grupos pequeños de investigadores en universidades y centros de investigación para la solución de problemas concretos de ciencia e ingeniería. En segundo término. Fig.16 El PDP-8 podía colocarse sobre un escritorio. En el año 1970. Los computadores de esta generación alcanzaron velocidades de hasta 1 x 106 instrucciones por segundo. Ken Thompson y Dennis Ritchie desarrollaron el sistema operativo UNIX en los laboratorios Bell. con su relativo bajo costo. La patente subutilización de estas máquinas en ciertas tareas de automatización no determinó que dejaran de ser usados como controladores programables en la industria. Para inicios de los años 70 se distinguen dos clases principales de aplicaciones en las cuales se usaron los minicomputadores: en primer lugar la concepción del mini. . IBM introdujo el primer sistema operativo OS/360 con multiprogramación. ocupaba un área reducida y su costo de 16 mil dólares era una fracción del precio de adquisición de los cientos de miles de dólares correspondientes a un modelo del sistema 360.

Introducción al Computador 19 La cuarta Generación: el microprocesador. como resultado del sostenido incremento de la densidad de integración de circuitos digitales. Se observa que es patente la validez del pronóstico de Moore. o el uso de una tecnología novedosa en la fabricación de éstos. al debutar un año antes de lo previsto. A diferencia de las generaciones anteriores. Este vertiginoso compás disminuyó en la siguiente década. considerando que sólo el circuito integrado de 1 Mbits se negó a seguir la conducta de sus antecesores. La figura 1.17 muestra una gráfica del crecimiento de la capacidad en Kbits de los chips de memorias DRAM en función de la fecha de introducción de los dispositivos LSI durante un tiempo de 20 años. A partir de la aparición del primer circuito integrado en 1959. Gordon Moore. Para muchos especialistas la transición hacia la cuarta generación de sistemas de computación ocurre en los inicios de la década de los años 70 cuando aparece la tecnología LSI. a duplicar cada año el número de interruptores contenido en un CI. había predicho este comportamiento para la fabricación de chips de memoria. 1.17 Incremento de la capacidad de dispositivos de memoria dinámica con el tiempo . vaticinio hoy conocido como la famosa Ley de Moore. la fecha de transición hacia la cuarta generación no la distingue la introducción de un nuevo modelo de computador. a la aún significativa cadencia de cuadriplicarlos cada tres años. tradicionalmente usadas en computadores. La aplicación de esta técnica de integración condujo a la fabricación de dispositivos que contenían en un encapsulado desde miles a decenas de miles de interruptores digitales. un impresionante desarrollo en la tecnología de la microelectrónica condujo en la década del 60. 105 16M 4 10 Capacidad en Kbits 4M 1M 256K 103 102 16K 64K Ley de Moore 10 1976 1978 1980 1982 1984 1986 1988 DRAM 1990 1992 Año de inicio de ventas Fig. uno de los fundadores del consorcio INTEL. La primera aplicación de la tecnología LSI fue el desarrollo de chips de memoria para sustituir a las voluminosas y lentas unidades de almacenamiento basadas en núcleos magnéticos.

impulsó a las empresas fabricantes de semiconductores a la mejora de los componentes electrónicos de uso común para la época. dedicada a desarrollos de sistema electrónicos de cálculo. se trata de la invención del microprocesador por ingenieros de una modesta empresa de nombre INTEL. fue el año de 1971 la fecha de ocurrencia de un suceso que no sólo constituyo una revolución en la industria de la computación.. y costo más bajo. aloja cerca de tres millones de transistores en su encapsulado. la llegada del hombre a la luna en 1969 y los resultados poco alentadores en lo que se refiere al aprovechamiento científico y económico de los viajes espaciales. junto con los elevados costos que suponía mantener un programa continuo de envío de astronautas a la exploración del espacio. la carrera a la conquista del espacio produjo un notable desarrollo de la industria de la microelectrónica. derivó en el curso de 1970 en una marcada disminución de los contratos de investigación establecidos entre la NASA y las empresas fabricantes de CIs. como una compensación a la pérdida del reducido. la industria del silicio se ha mantenido a este nivel.Introducción al Computador 20 En el curso de los siguientes veinte años. abriendo de esta manera un mercado potencial que significaba la introducción de cientos de miles de sus productos. El primer microprocesador Pentium. y al penetrar con los minicomputadores en el sector industrial que hasta esa fecha no disfrutaba de las ventajas inherentes al uso de procesadores. El perfeccionamiento en las técnicas de integración permitió la construcción de sistemas procesadores más pequeños. hasta entonces fabricante de dispositivos de memoria. En búsqueda de colocar sus productos en un mercado de más amplio espectro. La carrera espacial exigía dispositivos de menor tamaño. Las investigaciones realizadas resultaron en el nacimiento la tecnología de la microelectrónica y el diseño y producción de circuitos integrados con integración a muy grande escala (VLSI) capaces de contener hoy en día millones de transistores en un área reducida de silicio. por ejemplo. las compañías de componentes electrónicos dirigieron su atención hacía el desarrollo de máquinas de calcular electrónicas de bolsillo. El desarrollo y producción del μP 4004 por la corporación INTEL fue el resultado de contratos establecidos entre la empresa norteamericana con la compañía japonesa Busicom. sino que en pocos años cambió para siempre y en sentido positivo el modo de vida de millones de personas en todo el mundo. cuando la necesidad presente de disponer de equipos e instrumentos sofisticados y de alta precisión para actividades relacionadas con la navegación en el espacio. En al actualidad un procesador Pentium IV o un Power PC tienen cerca de 200 millones de transistores. con menor duración del ciclo de instrucción. mercado de aplicaciones militares y espaciales. pero lucrativo. con bajo consumo de energía y más eficientes. en principio. Aun cuando la introducción del CI marcó el inicio de una era fructífera para la industria de fabricación de sistemas de computación al permitir la disminución de los altos precios de adquisición de las grandes máquinas de computo. en los años 50. Aun cuando. En el . Todo comenzó 20 años antes.

Fig. El dispositivo fue presentado en un encapsulado de 18 terminales en doble línea. más bien debe considerarse que el advenimiento del dispositivo fue un afortunado producto de las circunstancias. al sólo tener un conjunto de 45 instrucciones diferentes y un espacio máximo de memoria de 4 Kbytes. Con acceso hasta 16 Kbytes posiciones de memoria. A finales del año 1971. En lugar de esto. tales como equipos periféricos y terminales de computadores. el cual fue bautizado con el nombre código 8008. INTEL inicia la comercialización del primer µP de 8 bits. La invención de una CPU mono pastilla no fue el resultado de un proceso de investigación planificado y desarrollado por INTEL. 93 instrucciones distintas y un ciclo de instrucción de 20 µs. De hecho el equipo de ingeniería de INTEL no tenía idea del potencial encerrado en el diseño que realizaron. . donde alojaron los 3500 transistores utilizados en el diseño. Fue usado como CPU de sistemas controladores simples y en juegos de video. 1. En realidad el μP 4004 era de potencia limitada e inadecuado para el uso en el tratamiento de grandes cantidades de datos.Introducción al Computador 21 año 1971 no existían los μPs y la empresa INTEL se dedicaba a la producción de circuitos integrados de memoria.19 El microprocesador 8008 de Intel. se realizó el diseño de un circuito programable para satisfacer las necesidades de la empresa Busicom Fig. tarea que representaba para INTEL el desarrollo de doce CIs diferentes de propósitos específicos. 1. disponía de potencia y velocidad suficiente para ser usado en aplicaciones más avanzadas que el 4004.18 El primer microprocesador: El 4004 de Intel. Este cliente japonés solicitó el diseño de dispositivos integrados para cinco nuevos modelos de calculadoras de escritorio.

FABRICANTE CÓDIGO Signetics Motorola Intel MOS technology Rockwell Fairchild National Semiconductor 2650 MC6800 8080 6502 PPS-8 F-8 IMP-8 La mayoría de las compañías importantes que producían CIs se apresuraron en desarrollar e introducir en el mercado un microprocesador propio. fue rechazado por la empresa contratante aduciendo que si bien el CI cumplía con la mayoría de las especificaciones. pero con requisitos técnicos imposibles de satisfacer con el repertorio de instrucciones y la capacidad de memoria disponibles para el µP 8008. . además de requerir cada vez menos componentes para diseñar y construir un sistema µC completo a partir del µP. podía acoplarse directamente con componentes de la familia lógica TTL.Introducción al Computador 22 El 8008 nace como resultado de un convenio con la compañía Display Terminal Corporation para el desarrollo de un CI controlador de tubos de rayos catódicos. Cada nuevo producto presentado por la empresa INTEL exhibía mayor velocidad. INTEL liberó el circuito al mercado. el 8080. posición que mantiene actualmente. Estos atributos aceleraron la expansión del microprocesador y sellaron en forma definitiva el inicio de la supremacía de la empresa como consorcio vanguardia en el desarrollo.3. Fabricado con 6000 transistores y tecnología PMOS. Diseñado el dispositivo. se muestra en la tabla 1. obteniendo sorpresivamente volúmenes de venta del chip. fabricación y comercialización de chips microprocesadores. algunos de los cuales aun hoy se encuentra en venta. Una relación de los primeros µPs modernos de 8 bits. con los nombres códigos y la casa fabricante. un espacio de memoria de 64 Kbytes. el 8080 era compatible por programa con el 8008. El desempeño del nuevo producto superaba con creces el del 8008: además de disponer de un número mayor de instrucciones. Con la propiedad de un dispositivo en vías de convertirse en un estándar industrial. había nacido el microprocesador como un circuito LSI de uso estándar. Microprocesadores de 8 bits. tan grandes como imprevistos. Ante este aparente fracaso. espacio de memoria aumentado y un repertorio de instrucciones más potente y diverso. presentando en el año 1974 el primogénito de la segunda generación de microprocesadores. Tabla 1. y ser 10 veces más rápido que su antecesor. carecía de la velocidad necesaria para realizar eficientemente la tarea de presentación serial de caracteres. A medida que se desarrollaban más y más aplicaciones del µP 8008 surgieron problemas de ingeniería de complejidad creciente susceptibles de ser resueltos con sistemas basados en microprocesador. la atención del equipo de ingeniería de INTEL se enfocó en el perfeccionamiento este producto.3.

el µP MC6802 de Motorola. Esto representó un avance significativo. Los microprocesadores de 8 bits empezaron a usarse en tareas de procesamiento de datos cuando los estudiantes de computación Stephen Wozniak y Steven Jobs recurrieron al microprocesador R6500 para desarrollar. en año 1976.20. y el Z80 de Zilog. incorporándose además un canal de comunicación serie controlado por programa. el primer microcomputador de propósito general. Disminución en el tiempo del número de circuitos integrados necesarios para construir un sistema µC básico. Las características del 8085 y circuitos asociados permitieron la construcción de un microcomputador con sólo tres circuitos integrados. Número de componentes para un sistema mínimo Año del diseño del microcomputador Fig. si se considera que diseñar un sistema mínimo con el µP 8008 requería sesenta componentes. igual capacidad de almacenamiento y una leve disminución de la duración del ciclo de instrucción (de 2 µs a 1. además del 8085. se incluyeron en el encapsulado del 8085. Esta máquina fue el modelo inicial de una fructífera empresa de fabricación de microcomputadores conocida actualmente como Apple Computer Inc. en sistemas basados en el 8080.3 µs). como indica la figura 1. como circuitos integrados externos al microprocesador. tales como el generador de reloj y el controlador de sistema. además de cinco niveles de interrupción por hardware. . introduciendo en año de 1977. al cual llamaron Apple I. A la tercera generación de microprocesadores pertenecen. el microprocesador 8085 como una versión sutilmente mejorada del 8080.Introducción al Computador 23 Para el diseño de su siguiente µP INTEL utiliza 20 mil transistores y tecnología NMOS. todos procesadores de 8 bits. el mayor atractivo del 8085 se corresponde con la simplificación del número de componentes necesarios para el desarrollo de un sistema mínimo. 1. y treinta con el 8080.20. Algunos elementos que aparecían. Con sólo dos nuevas instrucciones.

el software devino en un factor de primera línea para medir el desempeño de un sistema. Inicialmente la pertenencia a una generación la fijaba el tipo de tecnología empleada en el hardware de la máquina. cada vez con mayor frecuencia. o lenguajes posibles de ejecutar por el computador. Las limitaciones naturales de los μPs de 8 bits florecieron con el incremento de la complejidad de los programas de procesamiento de datos.21 El microcomputador APPLE II. haciendo que tal clasificación sea de poca o ninguna utilidad. Tal situación junto con la aparición. 1. . Las velocidades de ejecución de estos μCs no superaba los 3 MHz. cuyas funciones cada vez más sofisticadas exigían una capacidad de memoria superior a 64 Kbytes. La quinta Generación: Tecnología VLSI. En este trabajo se supone que la actual y quinta generación se inicia con el desarrollo de la tecnología VLSI.Introducción al Computador 24 Las ofertas de máquinas domésticas y de oficina se intensificaron con la aparición de μCs de diferentes marcas y modelos tales como. TRS-80 (Z80) y el Apple II (6502). entre otros. estando la capacidad de memoria limitada a 64 Kbytes. ha atenuado las fronteras entre una generación y otra. Fig. con independencia del sistema operativo. La identificación de la generación a la cual pertenece un sistema específico se hizo cada vez más difícil a partir del cuarto escalón de la clasificación. potencia de los programas de aplicación. además del hecho que operaciones aritméticas elementales como la multiplicación y división debían ser realizadas por programas de usuario. PCS–80/30 (8085). el MITS Altair 8800 (8080).Atari 400 (R6502B). Tales razones impulsaron el diseño de . de nuevos modelos provenientes de una gran diversidad de fabricantes. tales como los administradores de base de datos y los procesadores de palabras. A medida que los computadores evolucionaron hacia máquinas de menores dimensiones pero con alta potencia de procesamiento.

el bus de datos es de 8 bits. Conviene resaltar que en los μPs de 8 bits mientras se ejecutaba una instrucción no se realizaban operación de búsqueda en memoria. Este dispositivo es catalogado como un µP de 16 bits pero para reducir los costos de producción. El 8086 y el 8088 pueden considerase los primeros μPs modernos. cada unidad dispone de su banco de registros. y con la posibilidad de manejar hasta 1 Mbyte de memoria. INTEL libera en abril de 1978 el 8086. y Zilog con el Z8000. Puede afirmarse con seguridad que la historia de la computación personal tiene como actor principal a INTEL. Cuando en el año 1980 IBM introdujo el Computador Personal (PC) basado en el procesador 8086 ejecutando a 4. debido a que los dispositivos LSI de memoria y puertos podían aceptar/ofrecer sólo un byte a la vez. compatible con el 8086. En virtud de un conjunto de instrucciones muy completo y versátil. fue lanzado en el año 1979. los cuales fueron evolucionando hasta disponer de numerosos procesadores internos que ejecutan tareas independientes con un comportamiento global que permite la ejecución de instrucciones en forma paralela. no existe en la actualidad desarrollo posible en la arquitectura o programación de PCs que no esté relacionada de . Para esta época el mercado de fabricación de µPs era compartido por INTEL con varias empresas de semiconductores entre las que destacaban Motorola con la serie 68000. El 8088.Introducción al Computador 25 un microprocesador de mayor potencia de computo y capaz de soportar mayor capacidad de memoria. merced a que contiene en su encapsulado dos µPs para fines específicos: la unidad de ejecución (UE) y la unidad de conexión al bus (UCB). ofrecía tanta capacidad de procesamiento como la de un minicomputador de la época. se desató una vertiginosa carrera tecnológica que no solo derrumbó en forma impensable los precios de los µCs. Este modo de funcionamiento mejora en forma notable el proceso de búsqueda en memoria y ejecución de las instrucciones dado que permite que ambas tareas se realicen en forma simultanea.25 veces más rápido que su antecesor el 8085. su unidad aritmética y de control y operan en forma independiente. sino que permitió que en solo 20 años se disponga de maquinas con frecuencias de operación de hasta 640 veces la del primer i86 y capaces de manejar hasta 64 Gbyte de memoria. siendo elegido por IBM como CPU del µC IBM PC original.77 MHz. producto del cual se vendieron un millón de unidades en los dos primeros años. El 8086 ejecuta una suma 3. En realidad esto no era una gran limitación. hasta cuando IBM concedió a INTEL el contrato de desarrollo de la arquitectura del PC. un μP de 16 bits de gran potencia construido con 29000 transistores y tecnología HMOS. La UCB tiene como función buscar la instrucción en memoria realizando un procedimiento de ordenación y tratamiento de colas garantizando que la unidad de ejecución siempre tendrá disponible una instrucción para su ejecución sin necesidad de esperar que ésta se obtenga desde la memoria.

mientras que el 80286.300 3.000 29.000 29. Código 4004 8008 8080 8086 8088 80286 80386 80486 Pentium Pentium Pro Pentium II Pentium III Pentium IV Fecha de Introducción abr/1971 abr/1972 abr/1974 jun/1978 jun/1978 feb/1982 oct/1985 abr/1989 mar/1993 mar/1995 may/1997 feb/1999 nov/2000 Frecuencia MHz Memoria 640 16 K 64 K 1M 1M 16 M 4G 4G 4G 64 G 64 G 64 G Transitores 2.4 Características de los microprocesadores de Intel. Los 134 mil transistores albergados en el interior del encapsulado del 80286 conforman un dispositivo procesador más avanzado que el 8086.000 0. El número de transistores indicado corresponde a la primera versión del modelo de microprocesador.000 9.500.000 275. fue el sucesor del 8086 y puede considerarse el siguiente escalón en el proceso de desarrollo de los µPs de 16 bits para propósito general.4 se presentan las características de los µPs INTEL.108 0.000 42. Durante la década de los 80 el dominio del gigante del silicio en el diseño de μPs era indiscutible.000 5.000 134.100.500 6.Introducción al Computador 26 alguna forma con los diseños de INTEL.500. La frecuencia máxima de operación de la última versión del 80286 fue de 16 MHz. Una unidad interna para administración de memoria lo capacita para gobernar un máximo de 16 Mbytes de memoria física y 1 Gbyte de memoria virtual.000.108 2 5-10 5-8 8-16 16-33 25-100 60-233 150-200 233-400 450-933 1400-x000 64 G La curva de la figura 1. El µP 80186 fue un dispositivo diseñado para aplicaciones de control y no se utilizó como CPU de µCs. empresa que representa un estándar en la industria de la computación.22 muestra el aumento del número de transistores con las etapas de desarrollo de los µPs de INTEL. INTEL Corporation marcó el paso del desarrollo del µP con la introducción de procesadores de 16 bits cada vez más avanzados como el 80186 y el 80286.000 3. destinado a operar en ambientes multitareas y multiusuarios.200. En la tabla 1. apreciándose la validez de la ley de Moore.000 1. Cada producto estrenado revelaba un notable incremento del grado de integración del circuito integrado.500. . introducido en febrero de 1982.000 7. Tabla 1. como lo indica la introducción de nuevos procesadores a ritmo acelerado.

desarrollados en conjunto por las empresas Motorola y Apple Computer. y usados en estaciones de trabajo producidas por Hewllet Packard. En junio de 1989 y durante los siguientes 9 meses. fue la razón por la cual IBM cesó en el año 1995 la fructífera relación comercial mantenida durante 15 años con INTEL.Introducción al Computador 27 La empresa INTEL continuo su línea de diseño con la liberación de nuevos microprocesadores de 32 bits como el 80386 y el 80486 con velocidades máximas de 33 MHz y 120 MHz respectivamente y espacio de memoria de 4 Gbyte. IBM. En el año 1995 existían 1 millón de máquinas fabricadas por Sun Microsystems. y 100 millones de PCs o compatibles. apelando a la nueva generación de procesadores Power PC.5 MIPS. y Sun Microsystems. el Pentium o 80586. El 80486 nació en 1989 e incluía en el mismo encapsulado una CPU de 32 bits más avanzada que un 80386. un coprocesador matemático.22 Comparación entre el aumento del grado de integración de los µPs de INTEL y la Ley de Moore. mejora notable si se considera que el 8086 original solo ejecutaba 2. Pentium Pro Pentium II Transistores 80486 Pentium 80286 80386 8086 8088 8008 8080 8004 Ley de Moore µProcesadores . y una memoria cache de 8 Kbytes. Una falla presentada en la ejecución de una versión del Pentium y difundida ampliamente por todos los medios.1. La fase de desarrollo del Pentium continuó hasta el 22 de marzo de 1993. un equipo de ingenieros de INTEL bajo la coordinación de Vinoh Dham realiza el diseño de un nuevo CPU con nombre código P-5. incluyendo Internet.Año de inicio de ventas Fig. se fecha de entrega a los fabricantes de microcomputadores de una versión de 66 MHz. . recursos que garantizaban la ejecución 54 millones de instrucciones por segundo (MIPS) para el modelo de 66 MHz.

en la actualidad la mayoría de los diseñadores de microcomputadores de escritorio tienen más de un proveedor de chips permitiendo que los usuarios dispongan de inmediato de cualquier adelanto tecnológico producto de la feroz competencia en el mundo del silicio. la cual en general resulta en una reducción de los precios. Este término identifica a las máquinas diseñadas con una arquitectura desarrollada a finales de los 70 por John Cocke. . Hasta 1999 el Pentium III de 550 MHz era el µP más poderoso de Intel. los avances en el Pentium continuaron en forma acelerada con la introducción en marzo y junio de 1995 de las versiones de 120 y 133 MHz. la empresa competidora. A pesar de los esfuerzos de los competidores por desplazar al gigante del silicio. En realidad la falla encontrada en el Pentium solo diversificó la oferta de μPs. cuesta aproximadamente 2 millones de bolívares con impresora incluida. En la actualidad existen diversos fabricantes que ofrecen μPs competitivos con los fabricados por Intel. En los primeros meses del siglo XXI era posible adquirir por la cantidad de medio millón de bolívares un microcomputador con 64 Mbytes de memoria. lanzando posteriormente el AMD-K7 como opción ante el Pentium III. Cyrix Corporation. NexGen y SGS Thompson. En la actualidad. Por su parte AMD. Desde la el indiscutible éxito comercial logrado con las primeras versiones del 8086 y 8088.0 GHz con 512 MBytes de DDR y demás periféricos. destacándose Advance Micro Devices (AMD). el cual es 20 % más rápido que el μP Pentium II/450 MHz fabricado en el año 1998. Texas Instruments. Con la introducción del Power PC la computación de conjunto reducido de instrucciones entra en competencia en un mercado de alto volumen como el de computadores personales dominado por la computación de conjunto complejo de instrucciones (CISC: Complex Instruction Set Computing). Aunque líder. NEC. una máquina Pentium IV /3. otras empresas fabricantes de circuitos integrados se incorporaron al desarrollo y producción de μPs. El consorcio japonés NEC (Nipppon Electric Company) realizó clones de ambos procesadores denominándolos V20 y V30 pero incrementando notablemente el rendimiento. construido alrededor de un procesador Pentium III funcionando a la vertiginosa velocidad de 750 MHz.Introducción al Computador 28 El Power PC es un microprocesador de arquitectura RISC (Reduced Instruction Set Computing). las descripción de la arquitectura RISC y la discusión sobre sus ventajas o limitaciones con respecto a la CISC escapan al alcance de este trabajo. La disolución de la alianza INTEL-IBM no fue suficiente para despojar a INTEL de la supremacía tecnológica que ha mantenido durante 30 años en la industria de fabricación de microprocesadores de escritorio. científico de IBM que laboraba en el Centro de Investigaciones de Georgetown. tenía el AMD-K6 como su producto estrella. INTEL no ha carecido de competidores en el lucrativo mercado de microprocesadores.

Si se considera el tratamiento de una secuencia de imágenes de resolución media (512 pixels x 512 pixels) a una frecuencia de 30 cuadros/seg. en contraste al multiprocesamiento típico de los μPs modernos donde existen unidades que actúan como procesadores independientes que permiten la ejecución de un programa mientras que se realizan operaciones de transferencia de entrada/salida en paralelo con el programa. de acuerdo con la velocidad que son transferidos los datos a procesar. Problemas como procesamiento de imágenes requieren de una intensidad de cómputo considerable. en colores (3 bites por pixel). los avances tecnológicos son de tal magnitud. En al año 1980 la empresa American Microsystems Inc introdujo el primer procesador DSP AMI S2811. las cuales conviene hacer a alta velocidad. El procesamiento de señales en tiempo real exige la realización de cierta cantidad de cálculo en un tiempo determinado. Un algoritmo simple puede requerir miles de operaciones por pixel. Sin embargo entre los especialistas existe una tendencia a usar máquinas secuenciales de alto poder aduciendo que si bien la arquitectura paralela ha logrado avances significativos no ha ocurrido lo mismo con los algoritmos para procesamiento paralelo. Otro punto digno de mencionar se relaciona con el dominio casi absoluto que la arquitectura Von Neumann ha mantenido en el diseño de máquina de cómputo. En la búsqueda de una arquitectura para procesadores DSP los diseñadores recurrieron a la abandonada arquitectura Harvard que permitía la transferencia simultánea de instrucciones y datos al disponer de espacios de memoria separado para datos y programa. Aunque los procesadores CISC tienen una instrucción de multiplicación. En el año 1982 Texas Instruments liberó el TMS 32010. Los microprocesadores Intel ix86 usan tal arquitectura y de alguna manera comparten muchas características de los computadores fabricados en las últimas cuatro décadas. por la lentitud con la cual realizan operaciones de multiplicación. desafortunadamente requiere varios ciclos de reloj para su ejecución. Por ejemplo existen desarrollos importantes en procesamiento paralelo. De modo que los procesadores CISC no son adecuados para este tipo de cálculo. de modo que el uso de computación paralela es inevitable para resolver esta clase de problemas. existe una máquina japonesa constituida . debido a que se realiza a través de microprogramación. se requieren una velocidad de 24 millones de bytes por segundo. Una fuente actualizada sobre procesadores modernos es la WEB. donde se ejecuta más de un programa en forma simultanea usando más de un microprocesador activo. diversidad y velocidad que casi es necesario redefinir el concepto de computador.Introducción al Computador 29 Para finalizar esta historia conviene resaltar que son numerosos los adelantos tecnológicos en materia de computación no mencionados o discutidos en extensión en este texto. Por ejemplo. En aplicaciones de procesamiento digital de señales (DSP) se requiere la realización de cálculos repetidos que incluyen operaciones de suma y multiplicación. todos con arquitectura Harvard. al poco tiempo hicieron su aparición el Intel 2920 y el NEC mPD7720.

. que ejecutan programas con el propósito de simular las condiciones reales del clima del planeta tierra. el computador.Introducción al Computador 30 por 640 computadores interconectados. Los fabricantes de este cíclope se refieren a éste como.

1 Funciones de un sistema de procesamiento de información La información debe ser: adquirida y detectada como datos originados del mundo exterior al sistema en la forma de estados físicos convenientemente modificados. Datos Adquirir Procesar Almacenar Presentar Resultados Fig. evaluada. procesada.Organización del Computador 31 Organización del computador En forma similar a como la aparición en el año 1980 del primer reloj de cuarzo desplazó el mecanismo tradicional de medición de tiempo basado en componentes mecánicos.1. 2. la solución de tales problemas exige la realización de las funciones mostradas en el diagrama de la figura 2. codificada. y presentada. almacenada en un subsistema de memoria donde puede ser recuperada y usada. decodificada. asociada. o combinada para generar nuevas representaciones de información. los resultados del procesamiento de los datos de entradas pueden mostrarse en forma apropia- . el procesamiento de información por medios electrónicos dejó muy atrás las técnicas mecánicas usadas por el hombre para el manejo de información. El computador es usado en todos los campos donde se requiere resolver problemas relacionados con el procesamiento de información. En general. ordenada.

1 ESTRUCTURA FUNCIONAL DEL COMPUTADOR Un sistema capaz de realizar las funciones básicas de procesamiento de datos representadas en la secuencia de bloque de la figura 2.Organización del Computador 32 da para ser entendida por humanos o como comandos que permiten la realización de algún trabajo. CPU CPU UNIDAD LÓGICA Y ARITMÉTICA SALIDAS MEMORIA UNIDAD DE CONTROL ENTRADAS RELOJ Fig.1 es el computador. una unidad para la ejecución de operaciones lógicas y aritméticas y una sección de memoria. La unidad de control es programable y recibe un programa en forma de una sucesión de instrucciones almacenadas con antelación en la memoria del sistema. 2. mientras que los periféricos de salida permiten presentar o transmitir los resultados del procesamiento. el cual de hecho se define como un procesador de datos que ejecuta operaciones aritméticas y/o lógicas sin que requiera comúnmente intervención humana durante la ejecución del programa. El sistema es capaz de realizar una tarea determinada por medio de una secuencia de micro operaciones elementales determinada por la ejecución de un programa de micro instrucciones. Los captadores de entrada o sensores y elementos asociados acondicionan la variable física al lenguaje entendido por el computador. 2. todas estas funciones son controladas por un programa almacenado en memoria. Un computador es en esencia un sistema digital que resulta de la combinación de una unidad secuencial sincrónica de control programable.2 Estructura simplificada de un computador. el cual no hace referencia a la memoria principal. En un sistema de procesamiento de información son vitales los elementos periféricos encargados de vincular al sistema con su entorno. las .

Toda CPU está compuesta de la Unidad Lógica y Aritmética y la Unidad de Control La ALU es la encargada del procesamiento de los datos de origen externo e interno. Las operaciones aritméticas y lógicas requeridas por la instrucción son ejecutadas por la ALU. (ALU) • La Unidad Central de Proceso (CPU) La Unidad de Control. . En la literatura especializada se acostumbra agrupar la sección de cálculo y la unidad de control en un bloque único al cual se denomina unidad central de proceso o en forma simplificada CPU. NOT. XOR y desplazamientos y rotaciones.Organización del Computador 33 cuales indican a la sección de control las micro operaciones que debe realizar para la ejecución de cada instrucción particular. Aunque John Von Newmann propuso este esquema a mediados de siglo ha perdurado.1. y El Generador de Reloj. multiplicación y división. Un computador típico incluye los elementos propuestos en la estructura básica de la máquina de Von Newmann.1 La unidad central de proceso Es la esencia del sistema. sustracción. OR. Como se observa en la figura 2. aunque evolucionando sustancialmente en los últimos 50 años. Es la sección del computador donde se realiza la mayor parte de cómputos con los datos bajo la conducción de la CU. estas operaciones generalmente son realizadas por medio de lógica programada. además. • • • La Memoria La Unidad de Entrada/Salida. cuyo diagrama en bloques se muestra en 2. su función es controlar la interpretación y ejecución de las instrucciones y todas las acciones que realice el computador bajo la dirección del programa almacenado en memoria en forma de una secuencia de instrucciones. Modificar las especificaciones de funcionamiento del computador solo requiere almacenar en la memoria una nueva secuencia de instrucciones. como el modelo a seguir por muchos de las máquinas de cómputo modernas.1. los componentes básicos de un computador son: La Unidad Lógica y Aritmética.2. de las funciones lógicas: AND. e incluyen: suma. (CU) 2. Los operandos necesarios así como el resultado son almacenados temporalmente en registros internos de la CPU capaces de conectarse a las entradas de la .

1.3 Diagrama general de la unidad central de proceso. Es responsabilidad de la CPU sincronizar la transferencia de datos desde y hacia la unidad de memoria del computador. Dentro de la CPU existen también un grupo de registros de propósito específico cuyas funciones se expondrán más adelante. Además. son también responsabilidad de la CU. transferencia a la CPU. y entre éstos y la ALU. El control del flujo de datos por las líneas de interconexión del sistema.3 La memoria Contiene las instrucciones del programa que debe procesar la CPU. decodificación y ejecución de las instrucciones del programa almacenado en la memoria del sistema. genera señales de control externas dirigidas a las restantes unidades del sistema. CPU A10-A0 Memoria D7-D0 R/W (a) (b) Fig. 2. los datos necesarios para la ejecución del programa y los resultados de la ejecución también son almacenados en la memoria.2 La unidad de control Dirige la secuencia de operaciones del sistema. Registros Direcciones ALU Datos Unidad de control Control Fig. y la interpretación de las señales de control que llegan a la CPU.4 a) Conexión del circuito l μP b) Información almacenada . 2.1.Organización del Computador 34 ALU. De acuerdo con los resultados de la interpretación de la instrucción. 2. la CU envía señales de control internas que sincronizan la transferencia de datos entre registros. La CU controla la búsqueda. 2.

los cuales se distinguen por el tipo de información que circula por éstos.Organización del Computador 35 En la figura 2. A través de las unidades de E/S se intercambia información con dispositivos periféricos conectados al computador. La naturaleza de la información es variada.1. Existen tres tipos de buses: direcciones. Por el primero circulan las direcciones de la fuente o destino de la información que se transfiere.5 El generador de reloj Constituye la base de tiempo maestra del sistema. Existen distintos tipos de memoria de acuerdo con el tipo de acceso y la tecnología usada en la fabricación. la cual se transmite por el bus bidireccional de datos.4. 2.4 La unidad de entrada/salida Representan el canal de comunicación del computador con el mundo exterior. Los resultados de la ejecución de un programa pueden ser dirigidos a una impresora por medio de una unidad de salida. y coloca la línea de control R/W en el estado lógico apropiado para leer (alto) o escribir (bajo) el dato en la memoria. La memoria principal en computadores es del tipo de acceso aleatorio (RAM). generando todas las señales necesarias para la transferencia interna y externa de información y para el funcionamiento de la ALU. siendo usado por la CU para sincronizar la secuencia de operaciones del computador. ó 16 bits. cada una de las cuales tiene una dirección específica.4.b es una representación de una memoria de 1024 (0000-1023) posiciones de 8 bits.2. La figura 2. 4. Una memoria puede concebirse como un arreglo de biestables organizados en celdas de 1. El dato es transferido desde o hacia la CPU a través del bus bidireccional de datos. de modo que el tiempo que el procesador debe esperar para obtener información desde la memoria es el mismo para cada una de las 1024 posiciones. término que identifica a dispositivos de almacenamiento en los cuales el tiempo de acceso a una posición determinada es independiente de la localización del dato. 2. la comunicación entre la unidad central de proceso y las restantes unidades del computador se realiza por líneas de interconexión denominadas genéricamente buses. Como se observa en la figura 2. 8. datos. Un bus es una representación de un grupo de líneas independientes que en un diagrama funcional de un computador tienen funciones comunes.a se muestra un esquema simple de conexión de una memoria de 1024 posiciones al CPU. El procesador entrega la dirección (A9-A0) de la celda de memoria fuente o destino de la información a transferir. Los datos y comandos provenientes de un teclado llegan a la CPU desde la unidad de entrada. El bus de control lo forman las señales necesa- . en forma de un código interpretable por la CPU.1. y control.

Esta capacidad. El tiempo que el CPU dedica al procesamiento de una instrucción depende del tipo de instrucción.2 LAS INSTRUCCIONES DEL COMPUTADOR La ejecución de toda instrucción se realiza en dos fases fundamentales: búsqueda y ejecución. La señal de tiempo que sincroniza todo el proceso la suministra el reloj del sistema.Organización del Computador 36 rias para el control de la máquina y del intercambio de información con los periféricos. buscando la siguiente instrucción en una posición de otra área de memoria. La CPU busca las instrucciones en la memoria. Al inicio de la fase de ejecución se procede a la decodificación de la instrucción donde se informa a la unidad de control la secuencia de microinstrucciones que debe realizar para la activación de las señales internas y externas que permiten la ejecución propiamente dicha.5 Fases de ejecución de una instrucción. Durante la fase de búsqueda el computador obtiene la instrucción almacenada en memoria y la traslada a la CPU para su posterior decodificación. La máquina puede alterar la secuencia de la ejecución. si el programa lo requiere. Si bien no existen en la ac- . las decodifica y genera las señales de control del sistema (UC). En un computador de 4 direcciones se requieren 80 bits por instrucción: 16 para el código de operación y 64 para las direcciones. por ejemplo la entrada de reset y las salidas de lectura y escritura. En el capítulo 4 se analizarán detalladamente las fases de ejecución de las instrucciones de un microprocesador.5 durante la fase de ejecución la instrucción va al interior del procesador. y así es ejecutado. Los datos y resultados son transferidos a y desde la CPU por las unidades de E/S. La ejecución de un programa implica la participación de todas las unidades del computador. junto con el concepto de programa almacenado constituyen los fundamentos de las sofisticadas máquinas diseñadas y construidas en la actualidad. operaciones aritméticas y/o lógicas (ALU). Instrucción a la CPU BÚSQUEDA EJECU- Ejecución culminada CIÓN Fig. La cadena de bits que constituye la instrucción porta información vital usada por la unidad de control para realizar con propiedad las tareas fijadas por el programa en ejecución. Como se observa en la figura 2. 2. lo cual significa que el programa está almacenado en forma ordenada en posiciones consecutivas de memoria. culminada la fase de ejecución se inicia la búsqueda de la instrucción siguiente. Aunque el modo de operación de la máquina de Von Newmann es de naturaleza secuencial. ejecuta. forman parte del bus de control. 2.

se considera que el programa a ejecutar el computador se almacena en memoria como una secuencia de instrucciones que ocupan posiciones adyacentes. lo cual exigiría que el bus de datos.b. El efecto de la ejecución de tal instrucción es sustituir el contenido del contador de programa por el campo de dirección. limitaciones de orden técnico para fabricar un computador de 4 direcciones. tal registro se denomina contador de programa.6 Formato de instrucciones del computador. el computador dispone de una instrucción de salto o bifurcación en cuyo campo de dirección se especifica la dirección del salto. Si es necesario romper la secuencia normal del programa para ejecutar una instrucción en otra área de la memoria. No se considera la opción de mantener cada instrucción en una posición de memoria. (a) Cuatro direcciones. y la ALU fuesen de tal longitud.Organización del Computador 37 tualidad. (d) Una dirección. De modo que la única posibilidad es eliminar algunas o todas las zonas del campo de dirección. los registros internos del procesador. (e) Sin dirección Para obtener un computador de tres direcciones con el formato de instrucción de la figura 2. 2. Para simplificar la estructura del procesador conviene disminuir el número de bits por instrucción. el gran número de bits/instrucción es inconveniente debido a que es necesaria una CPU con estructura interna muy compleja para el procesamiento adecuado de la instrucción. (c) Dos direcciones. D79 D0 Código de Operación D63 Dirección Operando 1 Código de Operación Dirección Operando 2 Dirección Operando 1 Código de Operación Dirección Resultado Dirección Operando 2 Dirección Operando 1 Código de Operación Dirección Instrucción Siguiente D0 (a) (b) Dirección Resultado D0 D47 Dirección Operando 2 D0 (c) D31 Dirección Operando D0 (d) D15 Código de Operación (e) Fig. lo cual es equivalente a reducir la cantidad de información que contiene la instrucción de 4 direcciones. Entonces se supone que cada instrucción ocupa 5 posiciones de una memoria de celdas de 16 bits y se asume que la CPU es capaz de distinguir la dirección de inicio de cada instrucción. porque la memoria debería tener celdas de 80 bits. (b) Tres direcciones. .6. ni existieron hace 40 años. es posible entonces suprimir la zona del campo de direcciones que indica la ubicación en la memoria de la próxima instrucción a ejecutar si se dota a la CPU de un registro interno que se incremente en uno cada vez que se ejecute una instrucción o parte de ésta.

Organización del Computador 38 Para suprimir otros campos de la instrucción. Eliminando la zona de dirección del resultado se tiene un computador de dos direcciones como se aprecia en la figura 2.d.6 Reducción del número de bits por instrucción. Esto no significa mayor problema debido a que en memoria existe una copia . un computador es de una dirección si uno de los operandos se transfiere previamente a un registro interno de modo que la instrucción sólo contenga la dirección de memoria donde está el otro operando. el lenguaje de máquina de la CPU debe incluir instrucciones que permitan la transferencia previa de los operandos al interior de la CPU y el resultado a la memoria o a un puerto de entrada/salida. Por supuesto. Queda claro que el computador de dos direcciones debe tener al menos dos registros internos. una operación de lectura en memoria mueve el operando al registro y una subsiguiente escritura en memoria lo transporta a la nueva dirección. 2. Si es imprescindible salvar esta información el procesador debe disponer de algún medio de trasladar el operando a otra localización de memoria. Esto puede lograrse si el resultado se almacena en la dirección que ocupa uno de los operandos. Esta denominación se debe al hecho que el (A) no sólo mantiene inicialmente uno de los operandos sino que además almacena el resultado.5. el contador de programa y un registro para almacenamiento temporal. Fig. Como indica la figura 2.5. Una instrucción de transferencia de datos se encargará de trasladar un operando desde la memoria al registro interno o Acumulador (A). Lo común es que se realice una transferencia indirecta a través de un registro interno de la CPU.c. y el resultado de ésta. destruyendo el contenido original (el operando) de la posición de memoria en cuestión. debe incorporarse al procesador registros internos que contengan el o los operandos que se requieren para ejecutar la instrucción.

como un dispositivo programable cuya estructura interna incorpora todos los elementos de la CPU de un computador en un circuito integrado. 64 ó más. La reducción a una zona del campo de dirección de la instrucción fue uno de los factores determinante para el desarrollo del microprocesador. La imprecisión en los resultados inherente a un sistema analógico. El resultado se deposita en memoria por medio de una instrucción de transferencia de datos desde el A hasta el dispositivo de almacenamiento. Además. Una máquina clasificada . los cuales son capaces de ejecutar un gran número de operaciones matemáticas. La primera corresponde al Computador Analógico. fue utilizado en el pasado en actividades militares relacionadas con afinación de la puntería de cañones y aviones bombarderos.3 CLASIFICACIÓN DE LOS COMPUTADORES Definir grupos que abarquen los distintos computadores es una tarea difícil. llamado computador). corresponde al computador digital (a partir de aquí.Organización del Computador 39 del operando original en A. y en simulación de sistemas de control industrial. 2. y el hecho que estas máquinas eran diseñadas para la ejecución de una tarea y ninguna otra. Esta máquina es construida en base a dispositivos amplificadores operacionales. 32. produjo el rápido decaimiento y obsolescencia de esta tecnología en la producción de computadores. Minicomputadores o Estaciones de Trabajo. El campo de aplicación del computador análogo es reducido. debido a que este formato garantiza el diseño de la CPU más sencilla posible y por ende la de menor costo. y su validez está sujeta al desarrollo altamente dinámico de la industria del computador. en el primer piloto automático para aeronaves. el increíble desarrollo de la tecnología de integración de circuitos digitales. Para culminar esta sección conviene destacar que las instrucciones que no hacen referencia a la memoria del computador se denominan instrucciones sin dirección como se específica en la figura 2. el cual es un sistema electrónico que procesa señales de tensión y corriente que representan variables físicas. Las máquinas de cómputo se fabrican en diferentes tamaños y bajo dos categorías. en función de sus dimensiones y velocidad de operación.5. Tal clasificación es excesivamente amplia. de acuerdo con la naturaleza de la información que procesan. el cual emplea señales constituidas por patrones de unos y ceros para el procesamiento de la información El uso de señales binarias garantiza resultados con alta precisión en sistemas capaces de operar con gran números de bits.e. garantiza la construcción de máquinas con estructura más simple y eficiente que su contraparte analógica. La otra categoría. y Microcomputadores. Los expertos del área acostumbran a clasificar los computadores en tres grupos principales: Computadores grandes o Mainframes.

o por el canal telefónico mediante el uso de modems. Los computadores personales se incluyen en esta categoría. centros importantes de investigación y universidades. es un computador de propósito general con mayor potencia de cómputo que un micro. su organización se ajusta al modelo de la figura 2. . Comparados con los mini tienen poca capacidad de cómputo. Tal comparación no solo se refiere al espacio que ocupa el sistema. ultra alta velocidad de ejecución de las instrucciones garantizada por una CPU formada por un número de procesadores operando en el modo de multiprocesamiento. pudiese ser un juguete comparado con los microcomputadores de la actualidad. impensable capacidad de manejo de memoria. en escala reducida. pero mucho menos que la correspondiente a un supercomputador. Su uso se dirige a la solución de problemas científicos que impliquen gran número de cálculos matemáticos. Para obviar tal obstáculo se acepta que un Mainframe es un gran computador comparado con un mini o un micro. con cientos o miles de usuarios conectados a través de terminales locales. y generalmente son usadas por grandes corporaciones.2.Organización del Computador 40 como minicomputador a principios de la década del 80. Estas máquinas pueden funcionar en tiempo compartido. Un Minicomputador tiene algunas características de los grandes computadores. sino que abarca un alto costo. y son usados ampliamente en control de procesos industriales de cierta complejidad. Un Microcomputador es un computador de una dirección cuya CPU se conoce como Microprocesador. Pueden operar en tiempo compartido con un pequeño número de terminales conectados. y solo pueden conectársele algunos dispositivos periféricos.

La Arquitectura. tales circuitos se conocen como unidades funcionales. El conocimiento de las particularidades arquitectónicas del computador es un recurso esencial para que el programador desarrolle el soporte lógico de las aplicaciones. Atributos típicos de la arquitectura son: • Conjunto de instrucciones. según las especificaciones fijadas por la arquitectura de la máquina. 3. engloba aquellas propiedades del sistema que son determinantes del modo en el cual se ejecutan las instrucciones del programa. Se considera necesario que el estudiante conozca con cierto detalle la estructura interna del dispositivo y se cree suficiente que el alumno pueda distinguir y comprender el modo de funcionamiento de los distintos grupos de circuitos lógicos que conforman al µP y que contribuyen a realizar una tarea específica. la arquitectura interna de un microprocesador genérico justificando la presencia de cada registro o unidad integrados en el dispositivo. En este capítulo. • Longitud de palabra. .1 GENERALIDADES En léxico de computación el término Organización distingue los componentes del computador y el modo en el cual están interconectados con el propósito de ejecutar el código almacenado en memoria. se presenta desde una óptica funcional.Introducción al Microprocesador 41 Introducción al Microprocesador En el capítulo que precede se describe en una forma sencilla la estructura y el principio de funcionamiento del computador. • Modos de direccionamiento y • Técnicas de gestión de entrada y salida. por su parte.

Fig. Este no requiere conocer el tipo de tecnología usada para fabricar la memoria principal o de video.2 Los detalles de la tarjeta de video y el modo de interconexión con el µP son transparentes para el programador. 3. Esto signifi- . Ocurre a menudo que las máquinas ofrecidas por un fabricante determinado tengan la misma arquitectura pero estén organizadas en forma diferente.2 puede observarse el diagrama funcional de una tarjeta de video con información no perceptible por el programador. 3. constituyen la organización. En la figura 3.1 Los atributos de la arquitectura son visibles para el programador. o los pormenores de los circuitos de interconexión entre la CPU y los equipos periféricos.Introducción al Microprocesador 42 • Conjunto de instrucciones • Longitud de palabra • Modos de direccionamiento • Técnicas de gestión de E/S Fig. Aquellos aspectos del sistema ocultos para quien escribe el código. tampoco el tipo de señales involucradas en el control de los distintos componentes del sistema.

un diseñador lógico cumple funciones parecidas a un arquitecto. y lo forman los circuitos integrados. circuitos o bancos de memorias. En este sentido. y la tarjeta de circuito impreso que permite la interconexión eléctrica. Como soporte lógico.Introducción al Microprocesador 43 ca que una serie de computadores ejecutan el mismo repertorio de instrucciones pero difieren en la cantidad y la calidad de los recursos disponibles por el usuario. dispositivos controladores. solo expansiones. Es conocido que la CPU de un microcomputador es un circuito integrado VLSI conocido como microprocesador. REGISTROS ALU UNIDAD DE CONTROL Fig. 3. controlando y ejecutando un conjunto específico de instrucciones almacenadas . Es el soporte físico. y líneas de interconexión los cuales deben organizarse en un sistema capaz de realizar las funciones características de un microcomputador. constituye el hardware del sistema. El μP es diseñado para operar como un procesador secuencial. instrucciones. Para que un chip sea considerado un μP contener al menos las siguientes unidades: Registros internos. el software puede ser modificado de acuerdo con las necesidades de la aplicación. los distintos componentes electrónicos. la memoria y las unidades de E/S. Los elementos que se combinan para constituir un μC pueden agruparse en dos categorías: Hardware y Software. Un diseñador de computadores tiene la responsabilidad de integrar los componentes físicos y lógicos que permiten a la máquina operar adecuadamente. como ilustra el diagrama de la figura 3. Unidad Lógica y Aritmética y Unidad de Control. el cual es equivalente a la unidad central de procesamiento de un computador de una dirección. al disponer de bloques en forma de μPs. El término software se refiere a los algoritmos. y programas que dirigen el funcionamiento de la máquina.3.3 Componentes básicos de un microprocesador Un sistema microcomputador completo está constituido por la CPU. La parte de la máquina que no acepta modificaciones.

receptores de TV y otros electrodomésticos. Un registro denominado contador de programa (PC) es el encargado del barrido del programa. en equipos de audio y procesamiento de imágenes y en el control de manipuladores industriales. en sistemas de robots. en controladores inteligentes de discos. CPU PUERTOS EPROM RWM TIMERS Fig. en surtidores de gasolina. . algún tipo de memoria y unidades de E/S como ilustra la figura 3. Estos dispositivos se diseñan para uso en aplicaciones específicas de control a diferencia del μP. en el control de motores de inyección directa. 3. la unidad lógica y aritmética. hornos de microondas. un μP típico contiene: la unidad de control. Cada vez que el μP busca una instrucción en memoria. Para realizar esta tarea. y un grupo de registros para el almacenamiento temporal de la información.4 Microcomputador en una pastilla. y muchas otras aplicaciones con complejidad media. destinado aplicaciones de propósito general.4. el PC se incrementa en uno para apuntar a la siguiente instrucción.Introducción al Microprocesador 44 en la memoria del μC. Los dispositivos de 16 y 32 bits se encuentran en reguladores de sistemas de frenado antibloqueo de automóviles. Si en el encapsulado del circuito integrado se encuentran además de las unidades que conforman un μP. controladores de tráfico urbano. se trata de un microcomputador monopastilla o simplemente Microcontrolador (μctrl). La evolución de los μCtrls ha sido de tal magnitud y su uso tan extendido que es posible encontrar dispositivos avanzados de 16/32 bits con estructura de multiprocesador resolviendo tareas de control complejas en sistemas distribuidos de control industriales. en control de ascensores. Los μCtrls de 8 bits son a menudo usado como controladores de teclado de microcomputadores (un 8049 controlaba el teclado del PC compatible IBM).

2 ARQUITECTURA INTERNA DEL MICROPROCESADOR El camino habitual para introducir la arquitectura de μC en un curso básico de microprocesadores. Tabla 3. la cual ofrece una gran diversidad de modelos adaptables para aplicaciones de baja. consiste en utilizar un diagrama funcional de la máquina especificando la tarea que desempeña cada elemento.1.Introducción al Microprocesador 45 Es común que toda empresa fabricante de μPs produzca también μCtrls. consiste en especificar una tarea de cálculo simple y desarrollar un diagrama en bloques de una máquina capaz de ejecutarla. Instrucción ADD SUB IN OUT Código de operación 00 01 10 11 Función Suma Substracción Entrada de dato Salida de dato . Por ejemplo. 3. Siemens ofrece los modelos C167 y C167CR. Uno de los fabricantes más populares es la empresa MICROCHIP.1 Proceso de síntesis de un microprocesador Se propone la síntesis de una unidad central de procesamiento de ocho bits.2. más que detenerse en los detalles de diseño de cada circuito. Motorola fabrica las series M680x y M68H11/12. considerando que lo esencial es exponer en forma muy general la función que cumple cada unidad del µP. y National Semiconductor las series COPx00 y NS8050. desarrollado paso a paso. El desarrollo de la máquina teórica propuesta no solo conduce a establecer los elementos internos constituyentes de la CPU. De esta forma es posible establecer las unidades funcionales que se requieren para la ejecución de una instrucción típica. Para iniciar el estudio del µP se usa un proceso de síntesis. de una máquina hipotética que ejecuta un conjunto mínimo de instrucciones. capaz de ejecutar programas usando el grupo de instrucciones que se especifican en la tabla 3. en forma similar a como se presentó en el capítulo 2 la teoría básica del computador. Conjunto de Instrucciones y código de operación asociado.1. Los modelos de la serie PIC18xxx son los de más alto desempeño. 3. Un modo más eficaz y que permite al estudiante comprender en forma rápida como se organizan los componentes de un μC y que además justifica plenamente la presencia de cada unidad funcional en el interior del μP. sino que a su vez permite introducir los diferentes elementos que conforman la arquitectura de un μC básico. media y alta complejidad.

. de modo que pueda ejecutar un programa que lea dos números desde los interruptores. abreviatura o siglas que en lenguaje inglés expresen la función que realiza la instrucción. La unidad de cálculo Para ejecutar las instrucciones ADD y SUB se requiere una Unidad Aritmética Lógica o ALU.1 corresponden a los dos bits de mayor peso del código de instrucción.5. Este arreglo de bits permite a la CPU distinguir la instrucción y realizar la acción ordenada por ésta. El problema consiste en establecer los componentes de la caja negra de la figura 3. ADD ejecuta la operación de adición de dos números binarios. Diagrama general del sistema propuesto. ejecute la operación aritmética y presente el resultado en los indicadores luminosos. VCC R1-R8 5. es usual que cada instrucción se identifique con una palabra. tal como ilustra la figura 3.5. mientras que SUB realiza la substracción. Los sumandos son obtenidos de un arreglo de ocho interruptores lógicos S0S7 conectados a la CPU y el resultado de la suma debe desplegarse usando ocho diodos luminosos D0-D7. En el μP hipotético. la cual como se sabe es la parte de la CPU encargada de realizar operaciones de este tipo. el cual tiene una longitud de 8 bits.1 KΩ R9-R16 270 Ω D0-D7 S0-S7 ? 3.5. Para simplificar la tarea del programador. El conjunto de instrucciones del microprocesador El número binario denominado código de operación (OC) en las instrucciones de la tabla 3. Por ejemplo SBB r (Subtract Register with Borrow) produce que el contenido del registro r y la bandera de acarreo sean restados del contenido del acumulador. respectivamente. El par de instrucciones restantes IN y OUT permiten la comunicación de la CPU con el mundo exterior para adquirir datos y entregar resultados.Introducción al Microprocesador 46 En principio se requiere escribir un programa para sumar dos números enteros N1 y N2.

se requieren dos registros para almacenarlos: el acumulador (A) y un registro de propósito general B. El medio de comunicación entre los registros y la ALU.6. 3. Periférico de entrada Si se escribe un programa para realizar una operación con dos números binarios de ocho bits. El acumulador es un registro esencial que actúa como fuente o destino de la información. los operandos deben ser obtenidos desde el exterior del μP y cargados en los registros de entrada a la ALU.Introducción al Microprocesador 47 Registro A (A) Registro B (B) Unidad Lógica y Aritmética (A+B) Fig. Cada línea de interconexión de la figura 3. el Acumulador y el registro B de propósito general.6 La Unidad Lógica Aritmética. La ejecución de IN resulta en que el byte suministrado por el periférico de entrada es copiado en el registro A. ambos de ocho bits. Ambos registros deben conectarse a las entradas a la ALU.6 representa los 8 bits del bus interno del µP. Muchos μPs presentan una arquitectura donde el resultado de toda operación ejecutada por la ALU se almacene en el acumulador. En la figura 3. Debido a que ambas instrucciones involucran dos números binarios. sino que un . El término entrada/salida (E/S) cubre toda transferencia o intercambio de datos entre el µP y un dispositivo externo. es el camino interno de datos del µP. en la práctica la conexión entre dispositivos externos al sistema y la CPU se realiza mediante un registro externo. Durante una operación de entrada. los datos no son transferidos directamente desde el periférico al acumulador.7 se muestra el periférico1 de entrada conectado directamente al registro acumulador. como puede observarse en la figura 3. o: (A) ← (Periférico) Esta transferencia implica que la CPU debe tener un camino externo de datos o bus de datos externo (D0-D7) para conectar el periférico al µP. La instrucción IN permite transferir datos desde el periférico de entrada hasta el registro A conectado a la entrada izquierda de la ALU.

A un μC se le conectan distintos dispositivos de entradas de acuerdo con la aplicación a la cual está destinado. La realización de una operación de salida la permite un puerto de salida.8 Operaciones de E/S. 3.7 Un periférico de entrada permite introducir datos al μC. De modo que es necesario asignar una dirección a cada periférico para seleccionarlo en el momento apropiado y así dejar abierta la posibilidad de expansión de la máquina. pero sólo uno de éstos puede comunicarse a la vez con el µP. Periférico 1 S0-S7 Registro A (A) Registro B (B) Unidad Lógica y Aritmética (A+B) Fig. denominado en forma genérica puerto de entrada. . En este caso. sirve como medio de interconexión entre el equipo externo y el bus de datos del µP. 3.Introducción al Microprocesador 48 circuito digital. al puerto donde se conectan los interruptores se le asigna la dirección 1. Operación de entrada Operación de salida Fig.

• En principio todo dispositivo de entrada que se conecte al bus de datos debe tener salidas de tres estados para evitar la carga de las líneas de datos por parte de otros periféricos que no estén seleccionados. Dos puertos de entrada no pueden conectarse simultáneamente al bus sin que ocurra un deterioro de la información transferida. A continuación. ocurre cuando se está realizando una operación de lectura en el puerto como respuesta a la ejecución de una instrucción IN. un puerto de entrada puede realizarse usando un buffer tri-estado y si se requiere capacidad de almacenamiento de la información que llega al puerto. BUS DE DATOS D7 DISPOSITIVO DE ENTRADA REGISTRO DE 8 BITS BUFFER DE TRES ESTADOS D6 D0 SEL Fig. . En su forma más sencilla. 3. es responsabilidad del dispositivo de entrada cargar el dato correspondiente en el latch e indicar a la CPU que hay un byte listo para transferencia. debido a que la carga tiene efecto acumulativo.9. se usa un registro latch.Introducción al Microprocesador 49 La estructura de bus único del μP impone ciertas reglas para el acoplamiento de circuitos o equipos periféricos a los terminales de datos del procesador. La estructura de puerto de entrada básico se presenta en la figura 3. Un circuito práctico para introducir los datos a la CPU hipotético se presenta en la figura 3.9 Puerto de entrada para un sistema basado en microprocesador. • Para puertos de salida tal consideración reviste importancia cuando varios equipos externos que funcionan conjuntamente con el μP están conectados al bus. La activación de la línea de selección de puertos. el µP activa el paso de información a través de los buffers aplicando un pulso de habilitación SEL de nivel bajo el cual proviene del decodificador de puertos. Los interruptores se conectan al bus de datos del µP por medio de ocho buffers de tres estados. El puerto de entrada necesario para conectar los interruptores S0-S7 no requiere un registro latch porque el estado lógico de los bits de entrada es retenido por los interruptores y desde luego no es necesario que el circuito de puerto de entrada tenga capacidad de almacenamiento. Cuando se usa un registro de almacenamiento.10. El acoplador tri-estado de salida impide/permite el flujo de información desde el puerto hacia el bus de datos del microprocesador.

.Introducción al Microprocesador 50 VCC R1-R8 Puerto 01 CON1 S0 .10 Puerto de entrada al μP. 3.S7 Fig.

La acción resultado de la ejecución de la instrucción IN 01. (Puerto 2) ← (A) De modo que la instrucción de salida OUT también requiere un operando para especificar la dirección del puerto al cual se conecta el periférico de salida.12 se ilustra la disposición de los LEDs en el conjunto del sistema microcomputador.Introducción al Microprocesador 51 De este modo. habilita la lectura y carga en el acumulador del estado lógico de S7-S0. igual al resultado de la suma. El bus de datos del µP se conecta al conector CON1. la entrada de selección PE01 .11. En la figura 3. corresponden al código de operando. Código de operación Código de operando D5 X D4 X D3 X D2 X D1 D0 Instrucción IN Operando Puerto 1 D7 D6 1 0 0 1 Fig. Como consecuencia. Esto significa que el arreglo de 8 bits que define la instrucción contiene ahora el código de operación y un operando que especifica la dirección del periférico. Para conectar los indicadores luminosos al bus de datos del microprocesador es necesario un puerto de salida.11. como se indica en la figura 3. a un periférico con dirección 2. mientras que D1 y D0. esto es. Al ser el μC de ocho bits (un byte). activa en nivel bajo. 3. la instrucción OUT 02 transferirá el contenido del registro A. Extendiendo el código de instrucción Asignar la dirección 1 al dispositivo de entrada obliga a incorporar un operando a la instrucción IN para especificar el dispositivo origen de los datos. esto es: (A) ← (Puerto 1) Periférico de salida El dispositivo externo de salida lo conforma un arreglo de ocho diodos luminosos que indican en formato binario el resultado de la operación ejecutada por la ALU.13 se usan los dos bits de menor peso del código de la instrucción. Un operando es necesario para la instrucción IN puerto. Los bits D5-D2 se definen posteriormente. En este caso los bits D7 y D6 especifican el OC. el formato binario de la palabra de la instrucción contiene igual número de bits. . al cual se le asigna la dirección 2. Como se observa el la figura 3. es transferir al acumulador la palabra binaria presente en los interruptores del periférico 1 de entrada.

3. durante la operación de escritura a puerto. Un periférico de salida permite visualizar el resultado de la operación.Introducción al Microprocesador 52 Periférico 1 IN OUT Periférico 2 (A) Registro A (A) Registro B (B) Unidad Lógica y Aritmética (A+B) Fig.14.15. 3. la activación de una señal de selección de puerto de salida 2 PS02 permite la carga del . pudiendo requerirse desde simples registros y/o buffers de tres estados hasta circuitos LSI programables de propósito general. Para el puerto de entrada fue suficiente con conectar los interruptores al bus de datos del μP por medio de buffers de tres estados considerando que el estado lógico de los bits de entrada es retenido por los interruptores. un puerto de salida básico consiste de un simple registro de almacenamiento paralelo que realiza la conexión entre el bus de datos del microprocesador y el dispositivo de salida.13 Un operando es necesario para la instrucción OUT puerto. Las características operacionales del periférico conectado al sistema determina cuan complejo es el circuito de interconexión. En la práctica. Código de operación Código de operando D5 X D4 X D3 X D2 X D1 D0 Instrucción OUT Operando Puerto 2 D7 D6 1 1 1 0 Fig. de modo que es necesario que información sea capturada por el circuito de interconexión para que esté disponibles después que culmina la operación de escritura en puerto.12. Para seleccionar la lógica que realiza el puerto de salida es necesario considerar que los datos enviados por el μP a un puerto determinado durante la ejecución de una instrucción OUT puerto permanecen en el bus de datos un espacio muy corto de tiempo. como ilustra la figura 3. donde se observa que. El diagrama eléctrico del puerto de salida para la máquina bajo síntesis es el de la figura 3.

Proveer un mecanismo para mover el contenido de A al registro B.Introducción al Microprocesador 54 contenido del bus de datos en el registro de salida y la presentación del resultado de la suma. se asume que su ejecución implica la transferencia del contenido de A hasta B. El conjunto extendido de instrucciones Establecida la forma en la cual el µP obtiene los operandos desde los interruptores lógicos y como presenta el resultado. Por ejemplo: MOV r copia el contenido del A al registro r.14 Puerto de entrada para un sistema basado en microprocesador. es necesario considerar que la suma que debe realizar la máquina requiere dos números N1 y N2 . para que ésta pueda ejecutar la operación aritmética. En caso de la existencia de más registros.2 presenta el conjunto expandido de instrucciones y los nuevos códigos de operación. Un problema emergente se debe a que la instrucción IN puerto transfiere el contenido del periférico 1 (N1) al registro A y no existe en el lenguaje de la máquina una instrucción que permita trasladar N1 al registro B para proceder a leer el segundo sumando N2. . debe añadirse el operando respectivo al código de la instrucción. se requieren ahora tres bits como mínimo para especificar el código de operación. 3. implica introducir una nueva instrucción: MOV (mover). La tabla 3. se debe a que el único registro interno del µP que puede actuar como destino. esto es. Al incorporarse MOV al conjunto de instrucciones del μP. los cuales deben cargarse en los registros A y B conectados a las entradas de la ALU. Aunque MOV carece de operandos. es el B. (B) ← (A) Es claro que la ausencia de operandos en la nueva instrucción de transferencia denominada MOV. BUS DE DATOS D7 D6 REGISTRO DE 8 BITS DISPOSITIVO DE SALIDA D0 CLK SEL Fig.

3.15 Puerto de salida del μP .Introducción al Microprocesador 55 VCC R9-R16 D7-D0 Puerto 02 CON2 D7 D6 D5 D4 D3 D2 D1 D0 CLK OE Q7 Q6 Q5 Q4 Q3 Q2 Q1 Q0 Fig.

Se presenta el resultado de la suma. (B) ←(A) El dato en B es reemplazado por el de A. El primer operando N1 es obtenido desde los interruptores y transferido al registro B. y dos bytes una palabra. out 2 . caracteres y cualquier otro tipo de información en un arreglo de bits denominado Palabra. . Código de operación Instrucción Operando ADD SUB IN Puerto 1 OUT Puerto 2 MOV D7 D6 D5 D4 X X X X X D3 X X X X X D2 X X X X X D1 X X D0 X X 0 0 1 1 0 0 1 0 1 1 1 1 1 1 0 0 1 X 1 0 X Con el conjunto de instrucciones disponible es posible escribir un programa que realice la suma de dos números. Programa 1 in 1 . Un bit (0 ó 1) se define como la cantidad mínima de información posible de expresar. Formatos para representación de información Antes de continuar con la síntesis de la máquina conviene realizar una pregunta: ¿Cuál formato se usa para almacenar y procesar los datos dentro de un μC? Lo común es agrupar los números. casos donde el ancho del bus de datos es de ocho bits. mientras que N2 se mantiene en el acumulador. (A) ←(A + B) . (A) ←( Estados de S7-S0) add . La instrucción ADD ejecuta la operación (A) (A) + (B) o (N1 + N2 ) (N2 ) + (N1) .(LEDs) ←(A) . (A) ←( Estados de S7-S0). El resultado de la suma se envía al puerto de salida por medio de la instrucción out 2. como se especifica el patrón mostrado en la figura 3. Se ejecuta la suma y el resultado se coloca en A. Un formato de palabra doble (cuatro bytes) lo usan los microprocesadores fabricados por INTEL: 386 y 486.2.16a.16b. La longitud o número de bits que componen una palabra varía de un sistema a otro. mientras que los µPs Pentium usan palabras cuádruples (ocho bytes). En la máquina bajo desarrollo y en el microprocesador INTEL 8085A. . El contenido de A es sustituido por el estado de los interruptores. mientras que una secuencia de 8 bits constituye un byte. se considera una palabra formada por un byte como se observa en la figura 3.Introducción al Microprocesador 56 Tabla 3. Conjunto de instrucciones incluyendo MOV. in 1 . mov . La secuencia de instrucciones siguiente realiza esta tarea.

El alfabeto. los cuales entregan y reciben información alfanumérica. símbolos y algunos comandos forman un conjunto de aproximadamente 130 elementos. D6-D4 000 0 0 1 2 3 4 5 6 7 8 9 A B C D 001 1 010 2 011 3 100 4 101 5 110 6 111 7 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 K ETB D3-D0 E F NUL SOH STX ETX EOT ENQ ACK BEL BS HT LF VT FF CR SO SI DEL DC1 DC2 DC3 DC4 NAK SYN ETB CAN EM SUB ESC FS GS RS US SP ! " # $ % & ' ( ) * + . 3. 80186 y 80286. / (4B16) (1716) 0 1 2 3 4 5 6 7 8 9 : . Que un byte contenga ocho bits no es. . los cuales pueden representarse el código de 7 bits (27=128) ASCII estándar (Standard Code for Information Interchange). Tabla 3. en modo alguno. El código ASCII estándar.Introducción al Microprocesador 57 Fig. El microcomputador debe comunicarse con distintos periféricos como teclados y monitores.16. < = > ? @ A B C D E F G H I J K L M N O P Q R S T U V W X Y Z [ \ ] ∩ ⎯ ` a b c d e f g h i j k l m n o p q r s t u v w x y z { | } ~ DEL → 7510 → 2310 010010112 000101112 (End of Transmission Block) . los números.3. (b) μP de ocho bits 8085A. una elección realizada al azar. Formato de palabra: (a) μPs INTEL: 8086.

lo cual requiere cuatro bits (un nibble). Aun cuando los μPs comerciales típicos contienen un banco de registros internos el 8085A por ejemplo posee los registros de ocho bits: A. por ejemplo. H y L. E. C. El código ASCII ha sido extensamente usado para representar información desde los inicios de la computación. Un esquema de codificación más moderno lo constituye el UNICODE. La memoria del sistema Aunque fue posible escribir un programa para la máquina hipotética. desarrolló su propio estándar de codificación denominado EBCDIC. de donde puedan ser obtenidos en el momento preciso para que el μP realice su función. estos no . El código EBCDIC es utilizado principalmente en los computadores desarrollados por IBM. permitiendo la representación de 65536 símbolos diferentes en diversos idiomas.Introducción al Microprocesador 58 El código estándar americano para intercambio de información es el más usado en μC para representar caracteres alfabéticos y numéricos. signos de puntuación. en la mayoría de los μPs existe una instrucción que realiza el ajuste decimal del acumulador después de la ejecución de una suma. Los valores desde 128 hasta 255 (80H-FFH) constituyen lo que se conoce como código ASCII extendido que incluye signos internacionales. dígitos. Para realizar la suma de los dos números N1 y N2. entonces ¿Desde donde el μP obtiene las instrucciones? Una consideración de vital importancia en sistemas basados en μPs es el subsistema de memoria. la CPU debe ejecutar el programa representado por la secuencia de instrucciones del programa.16b es apreciable que una secuencia de ocho bits o byte está formado por dos nibbles. aun es necesario definir todos los componentes de la CPU y del microcomputador que permitan la ejecución del código. En la figura 3. Para la presentación visual de información resultado de cómputos realizados por el procesador. Tanto las instrucciones del programa como los datos deben estar almacenados en algún tipo de memoria. D. En tareas de impresión en papel. El sistema solo dispone de dos registros internos. el cual utiliza 16 bits por carácter. el estado del bit D7 indica cuando se imprime en modo texto (D7 = 0) o modo gráfico (D7 =1). En la actualidad existen nuevos códigos que superan las deficiencias características del ASCII. A y B. Los 128 símbolos ASCII originales (0 –127) representan letras. y caracteres de control. es común emplear el código BCD (números del 0 al 9). acrónimo de Extended Binary Coded Decimal Interchange Code (Código Ampliado de Caracteres Decimales Codificados en Binario para el Intercambio de la Información). Si se usa el bit D7 restante para la prueba de error de paridad.1. B. caracteres gráficos y símbolos especiales que permiten cierta capacidad gráfica cuando se usa el modo texto. para almacenar datos. Al utilizar 8 bits para la codificación es posible representar 256 caracteres en lugar de los 128 caracteres del ASCII estándar. La empresa IBM. es evidente que el ancho de 8 bits para el byte es una excelente elección.

Por ahora el lector no debe preocuparse del modo en que el programa es cargado en la memoria y de cómo es transferido a la CPU. En un circuito integrado diseñado para almacenar información. se supone que se usa un circuito integrado de memoria que permite el almacenamiento del programa y su posterior recuperación.16.Introducción al Microprocesador 59 pueden usarse para almacenar las instrucciones. son circuitos integrados LSI diseñados para almacenar una gran cantidad de información en un número específico de registros. Por lo tanto es necesario conectar un circuito externo al μP que actúe como la memoria del sistema. Para el sistema en síntesis. más bien están diseñados para el almacenamiento temporal de información. generalmente con entradas y salidas comunes. Este nuevo componente de la máquina puede observarse en el diagrama funcional de la figura 3. cuatro u ocho bits. Cada celda tiene asignada una dirección específica. además el número de registros internos es muy reducido como para contener un programa. Cada registro individual de la memoria se conoce como posición o celda memoria. La memoria contiene el programa. Existen diversos tipos de memorias caracterizadas por: la forma de acceso de los datos. el modo de almacenamiento y la tecnología empleada en su fabricación. es posible cargar las instrucciones del programa o los datos necesarios para la ejecución del programa. Cuando se realiza esta acción. Periférico 1 IN OUT Periférico 2 (A) Registro A (A) Registro B (B) Unidad Lógica y Aritmética Memoria (A+B) Fig. mientras que la obtención de la información contenida en una determinada celda implica una operación de lectura de la memoria. Las memorias que se usan en la actualidad para el propósito especificado. de modo que para lograr acceso a una determinada posición se requiere especificar la dirección correspondiente. se habla de una operación de escritura. siendo cada registro de uno. 3. La .16.

18 Arquitectura interna de una memoria. .Introducción al Microprocesador 60 figura 3. 3.17. 3. Símbolo de un circuito de memoria.18 se observan los componentes internos del circuito integrado. Líneas de Direcciones n Líneas de E/S de Datos m MEMORIA Líneas de Control 2 Fig. Fig.17 muestra el símbolo lógico de un dispositivo de memoria de lectura/escritura y en la figura 3.

18: R/ W (Read/Write). Por ejemplo. El decodificador de direcciones en la figura 3.Introducción al Microprocesador 61 Las líneas de acceso típicas de un circuito de almacenamiento de lectura / escritura. En el caso de la máquina hipotética conviene una memoria con 8 líneas de datos por ser el μP de tal ancho de palabra. y • Algunas líneas de control.18 procesa la información contenida en las líneas de direcciones para conectar la celda seleccionada a las líneas de entrada y salida de datos El módulo de control gobierna los buffers bidireccionales de E/S fijando el sentido del flujo de información durante una operación de acceso a la memoria. son: • n líneas de direcciones. coloca en estado de alta impedancia las líneas de E/S de datos. pudiendo ser. Si se usan chips con 4 líneas de E/S de datos. y CS (Chip Select) que permite la selección del circuito. El valor de m es variable en dispositivos comerciales. como se dijo. se requieren dos chips para el almacenamiento de las instrucciones. El número de posiciones disponibles en el circuito es P = 2n. Para describir el modo de funcionamiento del circuito de almacenamiento. cuyo nivel lógico especifica si se realiza una operación de lectura/escritura (1: Lectura. 4 u 8 bits. Un nivel lógico alto en esta entrada. Los pasos a seguir para esta tarea son: . considere la realización de una operación de lectura. 2⎟ ⎝2 ⎠ ( ) Las líneas de E/S de datos (D0-D7) proveen el medio para la transferencia de información hacia y desde la memoria. 3 y un chip de 256 bytes (¼ Kbytes) requiere: n = log 2 ⎜ ⎛ 1 ⎞ −2 + 10 = log 2 2 + 10 = 8 Líneas de direcciones. 0: Escritura). • m líneas de E/S de datos. de 1. Para tener acceso a P = N x 1 Kbytes posiciones se requieren: n = log 2 (N) + 10 Líneas de direcciones. un circuito de 8 Kbytes debe tener: n = log 2 (2 ) + 10 = 13 Líneas de direcciones. Líneas de direcciones (A0-An-1) especifican la celda de memoria a la cual se desea acceso. la dirección 0 corresponde a la primera posición y la dirección 2n-1 identifica a la posición final. Las líneas de control son dos para la memoria de la figura 3.

3. A0-An-1 Dirección válida CS R/ W D0-D7 Datos válidos Fig. 2n = Número de posiciones. cuyo símbolo se muestra en la figura 3. Transcurrido el tiempo de acceso. Una de las características que distinguen a un circuito de almacenamiento es la capacidad de la memoria: Esta es: N = 2n x m.19. Ciclo de lectura del circuito de memoria. donde: N = Capacidad total en bits. Circuito de memoria de lectura/escritura de la máquina hipotética. 4. Aplicar la dirección a las entradas A0 – An-1 .IO7 CE OE WE MODO Líneas de direcciones E/S de datos Seleccionar Chip Habilitar Salida Habilitar Escritura WE CE VIH VIL VIH VIL VIL OE VIL E/S O7 -O0 I7 -I0 Z Lectura Escritura Inhibir x VIH x Fig. 3. A0 – A7 IO0 . la expresión 256 x 8 = 28 x 8 = 2048 bits. 2.Introducción al Microprocesador 62 1. 3. Seleccionar la memoria colocando un nivel lógico bajo en la entrada CS . m = Ancho de la palabra o números de líneas de datos. Presentar un nivel lógico TTLalto en la línea R / W . Así.20. Para la máquina hipotética se elige un circuito con capacidad de 512 x 8. especifica un chip de 256 posiciones organizadas en palabras de 8 bits. .20. la memoria coloca el byte en las salidas de datos D0 -D7.

sin importar por los momentos como lo hace. es necesario dotar a la CPU de un nuevo registro interno de 8 bits o Registro de Instrucciones (IR) .21. El programa 1 se carga en la memoria de la máquina. la fase de búsqueda del código de operación en memoria y la de ejecución de la instrucción. En la fase de búsqueda. el μP obtiene la instrucción desde la memoria. Ejecución de las instrucciones El procesamiento de cada instrucción se realiza durante un ciclo de instrucción.A0 para proveer acceso a las 512 celdas de almacenamiento.2.20 se presenta información sobre los modos de funcionamiento del circuito de memoria. el cual consta de dos tiempos básicos como se mencionó en la sección 2. mostrándose en la figura 3. A la izquierda de la figura 3. La CPU debe entonces interpretar el código de la instrucción para determinar la función a realizar. El programa de suma del ejemplo 3. ocho líneas de datos y terminales para generación de comandos de control de lectura y escritura. Los bits del código de instrucción aun no definidos se suponen cero lógico. Por ahora se omite el esquema de interconexión entre el µP y la memoria y se continúa con la síntesis del procesador.Introducción al Microprocesador 63 El circuito integrado seleccionado para el sistema bajo síntesis tiene: 9 líneas de direcciones A8 . La conexión del circuito de memoria al µP exige que la unidad de proceso tenga al menos tanta líneas de direcciones como el circuito de memoria. 8 líneas bidireccionales de datos Io7 -Io0 para la lectura y escritura de la información almacenada y 3 líneas de control: CS . 3. mientras que para leer los datos almacenados se pone a cero la señal de habilitación de salidas OE .21 una imagen de la forma en que la secuencia de instrucciones en formato binario ocupa la memoria. Esto implica que para almacenar el código a descifrar. Para una operación de entrada de datos. Dirección 0 1 2 3 4 5 Binario 10100001 01000000 10100001 00100000 11100010 xxxxxxxxx Nemónico in 01 mov in 01 add out 02 511 xxxxxxxxx Fig. En ambos casos la entrada de selección de chip CS debe estar en estado bajo.1 se carga en la memoria del sistema. OE y WE . la señal de habilitación de escritura WE debe ponerse en nivel lógico cero.

La salida del registro de instrucciones es la entrada del decodificador de instrucciones. En caso de ser OUT 02 la instrucción obtenida de la memoria. eficiencia. La función lógica de interpretación o decodificación de la instrucción contenida en el IR la realiza un Decodificador de Instrucciones (ID) conectado a la salida del IR.Introducción al Microprocesador 64 add sub in out mov Decodificador de Instrucción Registro de Instrucción Instrucción Fig. Este circuito usa la información almacenada en el IR y especifica cual microprograma debe ser ejecutado para completar el procesamiento de la instrucción. la salida del decodificador con etiqueta out pasa a nivel lógico alto y los diodos luminosos conectados al periférico 02 indicarán el estado lógico de los bits del registro acumulador. consiste de una secuencia de microperaciones controlados por un Microprograma. la rotación del acumulador. Este es un programa de microinstrucciones que no hacen referencia a la memoria principal. y tiempo de desarrollo de un programa determinado. Aunque existe una estrecha vinculación entre el conocimiento que tenga el programador sobre el modo en que se ejecutan algunas instrucciones y la calidad. aun no mencionadas. Como muestra la figura 3. y la comunicación con la memoria y los dispositivos de E/S. el funcionamiento de la ALU. En general puede decirse que la secuencia búsqueda-decodificación-ejecución. Se observa que si la instrucción depositada en el registro de instrucciones es IN 01. y es diseñado en base a subcomandos los cuales son trasladados a comandos de máquina por hardware. Para ilustrar el modo de operación de la lógica de decodificación durante una transferencia entre registros. de hecho el tratamiento de este tópico lo contemplan programas de estudio de asignaturas que el lector cursará en el futuro.22.23. no se considera imprescindible realizar en este trabajo un análisis detallado del microprograma de control del μC y la forma como las microinstrucciones generan las distintas señales internas y externas que controlan la transferencia entre registros. 3. De mayor provecho en esta sección introductoria es presentar en forma conceptual y muy simple el modo de funcionamiento del decodificador de instrucciones. como se observa en la figura 3. siendo ejecutado por las unidades de temporización y control del μP. El μprograma para cada instrucción reside en la sección de decodificación.22. el ID recibe la información almacenada en el IR y coloca en nivel alto la salida que corresponde a la instrucción obtenida desde la memoria. la salida del decodificador etiquetada in se activa. ocasionando que el estado de los interruptores lógicos en el periférico 01 se transfiera al acumulador. se considera ahora el circuito de la figura 3.22. .

3. puede considerarse que la función básica de transferencia paralela entre registros es ilustrada apropiadamente con el sencillo ejemplo de la figura 3. Esta información debe mantenerse estable en las líneas de direcciones de la memoria hasta que culmine la operación de acceso. se requiere el uso del MAR. En la práctica. el cual es en realidad el origen del bus de direcciones . Como ilustra la figura 3. Para que la CPU pueda obtener. Las salidas del decodificador de instrucciones permiten la ejecución de la instrucción. además de interactuar con la ALU.Introducción al Microprocesador 65 Interruptores Lógicos in Acumulador out Indicadores lógicos Fig. La dirección debe permanecer en el bus de direcciones al menos el tiempo de acceso del CI de memoria. tales como desplazamientos de su contenido hacia la derecha o izquierda.24 se introduce un registro interno de propósito específico denominado Registro de Dirección de Memoria (MAR). es en realidad un registro de desplazamiento con cierta cantidad de lógica asociada y entradas de reloj para permitir la realización varias operaciones. la instrucción almacenada en la memoria debe suministrar al dispositivo de almacenamiento la dirección de la celda que contiene la instrucción.23. por ejemplo. el cual retiene la dirección de la instrucción cuya búsqueda progresa. complemento y otras funciones lógicas. El generador de direcciones La forma en que opera la unidad de memoria de programa de la máquina implica que el μP debe generar direcciones para poder obtener cada una de las instrucciones del programa almacenado. No obstante. En general para que el μP pueda establecer comunicación con cualquier dispositivo externo a la CPU que tenga dirección asignada. El registro acumulador.23. la lógica de control y demás componentes de un μP real es un arreglo intrincado de puertas lógicas y biestables que requiere la intervención de numerosas señales de control para ejecutar las diferentes instrucciones. para permitir que éste coloque en el bus de datos la información que contiene la celda seleccionada. sea memoria o periférico de E/S. durante la fase de búsqueda.

25. Para generar las direcciones consecutivas que permitan la ejecución del programa. sino que debe estar en capacidad de realizar una exploración secuencial de la memoria para poder obtener todo el programa. El contador de programa permite el barrido de las direcciones que ocupa el programa.Introducción al Microprocesador 66 Registro de Dirección de Memoria Líneas de direcciones add sub in out mov Decodificador Registro de de Instrucción Instrucción Instrucción Líneas de datos Memoria Fig. de modo que en todo momento contenga la dirección de la siguiente instrucción a ejecu- . se usa un contador que se incremente en 1 cada vez que se ejecuta una instrucción.24. Pulsos Contador de Programa Reset Registro de Dirección de Memoria Líneas de direcciones add sub in out mov Decodificador de Instrucció Registro de Instrucción Instrucción Líneas de datoss Memoria Fig. 3. Resuelto el problema de generar dirección de la posición de memoria que ocupa cada instrucción. existe otro detalle de interés. Se sabe que la ejecución del programa de suma de dos números binarios requiere que la CPU tenga acceso a un rango de direcciones comprendido entre las posiciones 0 y 4 de la memoria. 3. El registro de direcciones de memoria contiene la dirección de búsqueda de la instrucción. Esto significa que el μP no solo debe generar una dirección.

Para establecer el número de bits del registro de memoria MAR y del contador de programa PC. un circuito de autoreset permite la estabilización del μP hasta . 3. En realidad basta con un bit extra. Al usarse dos bytes para especificar una dirección. sino que dispone de una entrada adicional de inicialización o RESET. Cuando esta señal es activada. el contenido del PC va a cero. considere que para tener acceso a las 512 (29) posiciones de la memoria SRWM seleccionada para el sistema. es patente la necesidad de un byte adicional para especificar todas las direcciones. Al PC no solo se aplican pulsos de reloj. también cuando se aplica potencia a un μC inicialmente desactivado. el µP carga en el MAR el contenido del PC e incrementa a éste para apuntar a la siguiente posición de memoria. Este nuevo componente interno de la CPU es el Contador de Programa (PC). Cuando se inicia la fase de búsqueda de una instrucción. El hecho que el MAR tenga capacidad para almacenar dos bytes le permite al μP tener acceso a 216 = 65536 posiciones de memoria. pero como la máquina opera con formato de 8 bits se usa un múltiplo de un este valor. La lógica de incremento del contador de programa es mostrada en la figura 3. ejecutando el programa desde la dirección de inicio. Dado que con 8 líneas de direcciones solo es posible el acceso a todas las celdas de una memoria con capacidad de 28 = 256 posiciones. lo cual es la capacidad de direccionamientos de los μP de 8 bits. El MAR mantiene la dirección aplicada a la memoria hasta el final de la fase de ejecución. Como se observa en la figura 3. debe aplicarse una dirección de 9 bits a las líneas de entrada de direcciones del dispositivo de almacenamiento. En μC reales la línea de RESET tiene otras funciones.25. incluyendo al 8085A.Introducción al Microprocesador 67 tar. por ejemplo: un programa en progreso que funcione mal puede ser abortado por medio de esta señal. El contador de programa usa secuenciamiento implícito para actualizar su contenido Los registros A y B de nuestra máquina son de 8 bits al igual que el registro de instrucciones. Ahora es necesario establecer la longitud de los nuevos registros internos del µP.26. se deduce que el contador de programa y el registro de direcciones de memoria deben ser ambos de 16 bits. Fig.26. la salida del PC se conecta al registro MAR para enviar a la memoria la secuencia de direcciones de 0 a 4 donde reside el programa.

Por ejemplo.27 Cada ciclo del reloj se denomina estado. porque después de la decodificación es suficiente con realizar una transferencia desde el registro A hasta el B. En general la extensión del ciclo de instrucción varía de una instrucción a otra. la ejecución de ADD exige más ciclos de reloj que los necesarios para MOV. decodificarla. A continuación se describe los eventos que ocurren a partir del estado interno inicial T1 y en la figura 3. usar la ALU.28 se representan como un diagrama de transición de estados. es claro que el tiempo que el CPU emplea en la ejecución de la instrucción ADD es mayor que el que invierte en procesar la instrucción MOV. debido a que ADD requiere un mayor número de operaciones internas para ser completada. y transferir el resultado al registro acumulador. al permitir representar con un diagrama de transición de estados las distintas operaciones que la máquina realiza durante la ejecución de una instrucción. Cada ciclo del reloj del sistema es un estado Ti. Fig.Introducción al Microprocesador 68 tanto la línea de alimentación alcance un valor de tensión adecuado para la correcta operación del sistema. 3. o expresado de otra manera. Toda secuencia de microinstrucciones es sincronizada por el reloj maestro del μP. El ciclo de instrucción se inicia en el instante que la CPU sale del estado TR de RESET. sincronizadas por el reloj del μP. estando la ejecución de cada paso del microcódigo vinculada con un estado interno o ciclo de reloj. cada una de las cuales inician una o más microoperaciones a la vez. mientras que para completar MOV usa tres estados. Para definir el diagrama de estado considere que al μP se le aplica un pulso de reset que pone en cero el contador de programa. y para completar cada ciclo de instrucción se requieren varios estados. Para que el μP realice una suma gasta cuatro estados internos para buscar la instrucción en memoria. Una ventaja de considerar al μP como una máquina secuencial cuyas funciones están asociadas con el paso por cierto número de estados internos es que simplifica notablemente la comprensión del modo de funcionamiento del procesador. . típicamente un 75 % del valor nominal de la fuente de energía del CI. de acuerdo con la cantidad de microinstrucciones necesarias para completar el procesamiento de una instrucción en particular. El microprocesador como máquina de estados El procesamiento de una instrucción implica la ejecución de una secuencia de operaciones.

La fase de búsqueda de la instrucción corresponde a los estados T1 y T2. Para facilitar la comprensión del mecanismo que la CPU utiliza para el procesamiento del conjunto de instrucciones es usual utilizar el término ciclo de máquina como . o entre registros. y se pasa a T3 para transferir el resultado al registro acumulador. OUT o MOV. Dependiendo si la instrucción es de transferencia de datos o aritmética se usan uno ó dos estados adicionales (T3 y T4) para completar la ejecución. reset TR reset T1 T2 instrucción ADD SUB IN OUT MOV T3 T4 Fig. en tanto que la decodificación se realiza al inicio de la fase de ejecución. se ejecuta la transferencia respectiva a. mientras que la decodificación del OC se realiza al final de T2.28 Diagrama de transición de estados del μP. 3. (bus de direcciones) ← (PC) T2: La instrucción en la celda de memoria seleccionada por el MAR se transfiere al registro de instrucciones y se decodifica.Introducción al Microprocesador 69 T1: El contenido del PC que corresponde a la dirección de memoria donde está almacenado el código de operación se presenta en el bus de direcciones y se almacena temporalmente en el MAR. Conviene aclarar que en la mayoría de los μPs la fase de búsqueda finaliza en el instante que el OC es almacenado en el IR. (IR) ← (OC) T3: Si el código de operación de la instrucción corresponde a IN. T4: En el caso de una instrucción aritmética ADD o SUB. durante el estado T4 se ejecuta la operación de la ALU.

. En el caso que nos ocupa. Observe que las señales S0 y S1 están disponibles como terminales de salida del μP. • Un Decodificador de Estados. el ciclo de instrucción de MOV consta de dos ciclos de máquinas M1 y M2 con diferentes duraciones. estas son: • Un Contador de Estados de 2 bits (4 estados). .Introducción al Microprocesador 70 medida de la duración de una determinada secuencia de estados durante los cuales el μP completa una acción determinada. La unidad de control Para el control de una máquina secuencial de estados es imperativa la introducción de dos nuevas redes lógica en el μP. estando M1 formado por dos estados (T1 y T2). búsqueda de OC. lectura a puerto.. Esta unidad de control y temporización acepta: la salida activa del ID. y quedando claro que para toda instrucción M1 corresponde al ciclo de máquina de búsqueda.29 se aprecian los componentes incorporados a la CPU. Fig. y la información proveniente del contador de estados (sincronizado por el reloj del μP) para genera múltiples señales de control aplicadas a todos los componentes internos de la CPU que intervienen en la ejecución de la instrucción. 3. el cual identifica la instrucción cuya ejecución está en proceso..29 Contador de estados y decodificador de estados En el diagrama de la figura 3. pudiendo ser usadas desde el exterior para registrar el progreso de la ejecución de una determinada instrucción. Por ejemplo. pudiendo decirse que el ciclo de una instrucción lo constituyen un número determinado de estos ciclos.

Introducción al Microprocesador 71 Periférico 1 IN OUT Periférico 2 Registro A (A) Registro B (B) Unidad Lógica y Aritmética (A+B) Señales Internas de Control Decodificador de Estados Registro y Decodificador de Instrucción Instrucción Memoria Reloj S1 S0 Contador de Estados Registro de Dirección de Memoria S1 S0 Pulsos Contador de Programa Reset Fig. 3. Una red lógica de decodificación y control de la transición de estados sincronizada por un reloj de frecuencia del orden de MHz garantiza un μP con gran velocidad de operación. Además. El uso de RD y WR para anunciar al sistema la realización de un ciclo de lectura o escritura. ambas activas en nivel bajo. La operación eficiente de un sistema basado en μP depende en forma crítica de la capacidad de la CPU para controlar los circuitos asociados al μC. la unidad de control es la responsable de entregar a dispositivos externos a la CPU las señales de control necesarias para sincronizar la operación de los restantes elementos del sistema.30. Son necesarias dos señales de control RD (lectura) y WR (escritura). determina que el espacio de direcciones disponible es común para la memoria y para los puertos de E/S . para indicar a la memoria o puerto de E/S que el procesador esta en una operación de lectura o escritura de dato.

Introducción al Microprocesador 72 Por ejemplo. puede determinarse el tiempo que utiliza el μP para ejecutar la instrucción. con mayor velocidad se realiza la ejecución debido a que la duración de cada estado será menor. se hace necesario aumentar el número de líneas del bus de control con una señal que separe el área de dirección de memoria del espacio de dirección de E/S. sumar dos números binarios de ocho bits gasta un tiempo de 8 μs. 3. cada ciclo de reloj es de 500 ns. De acuerdo con la tabla 3. De este modo que si en . no es capaz de distinguir si el destino de la información es posición 20H de memoria o el puerto 20H de salida. En consecuencia.4 El programa 1 tiene 16 estados.4. Velocidad de procesamiento La rapidez de procesamiento de las instrucciones esta vinculada con la frecuencia del reloj maestro del μP. Esta situación representa un problema crítico para la operación del sistema debido a dos dispositivos no pueden ser seleccionados para el uso simultaneo del bus de datos. Para calcular el tiempo que el μP consume en la ejecución del programa 1 se repite en la tabla 3. En la figura 3. digamos fclk = 2 Mhz. INSTRUCCIÓN IN 01 MOV IN 01 ADD OUT 02 ESTADOS 3 3 3 4 3 16 N° total de estados Si la frecuencia de reloj de la máquina hipotética es. el programa tardará en ejecutarse un tiempo igual a 16 estados x 0.29 se observa que las tres nuevas salidas del μP se originan en la sección del control. En otras palabras. Las instrucciones aritméticas requieren 2 μs para su ejecución. En la medida que la fclk sea más alta. Si una instrucción especifica requiere 10 ciclos de reloj o estados internos para completar su ejecución y la fclk es conocida.5 μS/estado = 8 μs. en el caso de las instrucciones de transferencia de datos. Esta nueva línea de control se identifica como IO/M y su estado lógico distingue cuando la operación de lectura o escritura es memoria o puerto. coloca la información en el bus de datos y pone la señal WR en estado bajo. Tabla.5 μs. la velocidad máxima con la cual el μP puede ejecutar una instrucción es de 1. digamos 0020H.4 la secuencia del código indicando el número de estados requerido para completar cada instrucción. Debido a que el μP reconoce sólo un área de direcciones. para trasladar un dato hacia un dispositivo externo el μP emite la dirección a la cual desea tener acceso. Como la duración de un estado es 500 nS.

A menos que sea forzado a permanecer en estado de RESET por acción externa. El límite inferior para el ancho de un pulso o el periodo de una señal periódica está limitado por el la fclk. garantizando un reloj maestro con frecuencia exacta y muy estable. que la transición hacia TWAIT depende de la prueba de la condición ready. al permitir al usuario programar lazos de retardo del orden de μs. La rutina de suma requiere recibir desde el exterior los números binarios a sumar. como ilustra la figura 3.Introducción al Microprocesador 73 una aplicación determinada es necesario calcular una suma en un tiempo inferior a 8 μS. el cual no es más que un alargamiento del ciclo del reloj en espera de la respuesta de dispositivos de memoria o periféricos lentos. Esta situación introduce un problema severo de sincronización entre la velocidad de operación del μP y los eventos externos a la CPU. horas o años. . El estado de espera puede trasladarse al diagrama de estados del μP. Disponiendo de la información de la duración de cada ciclo de instrucción es posible usar el μP para realizar control de tiempo. Observe en el nuevo diagrama de transición de estados. La solución se inicia con la introducción del concepto de Estado de Espera o TWAIT.31. el μP inicia la ejecución del programa procesando secuencialmente cada instrucción en memoria a partir de la dirección 0. La solución es dotar al microprocesador de una línea de entrada identificada como READY. En el estado T2. cuyo estado puede ser fijado desde el exterior de la unidad central de proceso. Las rutinas de tiempo permiten. entre otras aplicaciones. Así. la activación externa de READY impide que el μP ejecute la instrucción en ejecución porque el estado TWAIT se introduce al final del ciclo de búsqueda y antes que se inicie la fase de ejecución. si está en nivel lógico uno pasa a T3 y se completa la ejecución de la instrucción en el modo acostumbrado. la generación de pulsos o señales periódicas con alta precisión gracias al hecho que el generador de reloj usa un cristal externo como componente base del oscilador. el μP prueba el estado de esta entrada. Si por el contrario READY está en cero lógico. el μP entrará en un estado de espera TWAIT en el cual permanece hasta que la entrada de control retorne a nivel alto. segundos. debido a que la fclk impone el límite superior de la velocidad de procesamiento. de modo que es necesario establecer algún medio para que el periférico lento pueda controlar el estado de ready. siendo evidente que 8 μs es un tiempo insuficiente en extremo para introducir en forma manual los datos desde los interruptores lógicos. debe recurrirse a una CPU más rápida o bien incrementar la frecuencia del reloj maestro sobre los 2 MHhz. En aplicaciones de tiempo real generalmente se usa para control de tiempo un circuito LSI externo de propósito específico conocido como temporizador de intervalos programable. Comunicación con periféricos lentos.

En aplicaciones del mundo real. el componente ex- . el procesador examinará la entrada READY e introducirá estados de espera parando el proceso de ejecución.3. Para permitir la introducción de los operandos de la suma se controla la entrada READY con un interruptor S8 ubicado en el periférico 1.32. El diagrama de transición incluye un estado T5 = TWAIT para permitir la sincronización del μP con dispositivos de E/S lentos. Suponiendo que S1S0 es ‘01’ cuando el µP esté en el estado T2. Si la instrucción en ejecución es IN u OUT.Introducción al Microprocesador 74 Fig.31. llevado la entrada READY a nivel bajo. El usuario procederá a introducir el operando de la suma y a continuación activará el pulsador S8 para regresar READY a nivel alto y completar la ejecución de la instrucción. en los fabricados por INTEL (8. como muestra el circuito de la figura 3. en otros como el Z80 se denota WAIT. Activando READY. En todo microprocesador existe esta señal de control. la línea READY se usa para permitir la interconexión al µP de memorias o circuitos de E/S con tiempos de acceso de mayor duración que el permitido por el µP para entregar el dato. 16 y 32 bits) se denomina READY o RDY. el flanco posterior del reloj cargará uno en la salida Q del biestable U1.

Circuito para control de la entrada READY. La nueva MOV requiere dos operandos para indicar el sentido de la transferencia. Para superar está situación existen dos posibilidades: una. un número de entero de periodos de reloj hasta cuando el dato esté disponible.Introducción al Microprocesador 75 terno obliga a que la CPU dejar pasar. se modifica la instrucción MOV de modo que además de transferir el contenido del registro A hasta registro B. Los códigos asignados a los registros son: . Si por ejemplo. esto es mover el contenido de A hasta B. sin realizar operación alguna. El hecho que deba hacerse ahora referencia a los registros internos de la CPU. La instrucción MOV original no necesitaba operandos debido a que la acción a ejecutar estaba implícita. la otra. tanto A como B pueden ser origen o destino de los datos. 3. extender el alcance de las existentes.32. Fig. Conjunto extendido de instrucciones La desventaja principal de la máquina propuesta está relacionada con el hecho que ésta posee un número limitado de instrucciones.B MOV B. requiere asignar algún código a los registros para identificarlos. incorporar nuevas instrucciones. se obtiene una instrucción MOV más poderosa. pueda cumplir la acción inversa. tales son el registro fuente (S) y el registro destino (D).A (A) ← (B) (B) ← (A) Ahora. indicando cual entrega y cual recibe datos. Los nemónicos de la nueva MOV son: MOV A.

r2 (B)←(A) 010 ? DD SS 010?010 0 010 01 00 010?0001 010 00 01 (A)←(B) El nuevo grupo de instrucciones con MOV completamente especificada.A Código de operación Operando destino Operando fuente MOV A. Códigos de instrucción para MOV r1.6. Para esto.33 se identifican las zonas del código de instrucción para los nuevos tipos de instrucciones para transferencia de datos entre registros. Código de 2 bits para identificar a los registros. y por supuesto con la diversidad de instrucciones del μP. cuando se requiera realizar esta operación debe escribirse una rutina de producto en base a instrucciones de sumas y desplazamientos.B 0 1 0 0 0 0 0 D0 0 0 1 0 0 1 La escritura de programas eficientes está relacionada con los recursos que ofrece la CPU. Tabla. al ser un recurso didáctico. Si un procesador no dispone de instrucciones de multiplicación. 3. Conjunto de instrucciones con MOV mejorada. La máquina que se sintetiza. por ejemplo la cantidad de registros internos accesibles por el programador. MOV B.r2. se muestra en la tabla 3. Aún cuando el objetivo de esta sección no es obtener un µP real.33.5. suponga que se desea realizar un programa que ejecute la suma de dos números binarios . presenta serias deficiencia en lo relacionado con la cantidad de instrucciones disponibles.Introducción al Microprocesador 76 Tabla. conviene introducir nuevas instrucciones para mostrar ciertos aspectos característicos de sistemas del mundo real.A 0 1 0 0 0 1 0 MOV A. REGISTRO CÓDIGO A 00 B 01 En la figura 3.6. 3.B Código de operación Operando destino Operando fuente Fig. cuyo símbolo genérico es MOV r1. 3. Código de la instrucción Instrucción Operando D7 D 6 D5 D4 D3 D2 D1 ADD 0 0 1 0 0 0 0 SUB 0 1 1 0 0 0 0 IN Puerto 1 1 0 1 0 0 0 0 OUT Puerto 2 1 1 1 0 0 0 1 MOV B.

(B)←(A) . MVI dato Código de operación Operando destino Dato (A)←(dato) 110???00 110 00 PC+1 Fig. De esta forma. no a una instrucción. (A)←(int. El operando dato de MVI dato se carga en la siguiente posición de memoria La nueva instrucción de carga inmediato se usa en el siguiente programa para realizar la suma N1 + N2 + 43. los suma y luego adiciona una constante al resultado. (B)←(A) . (LEDs)←(A) Fig.21. Este programa introduce dos números a la CPU desde los interruptores.a mvi 2BH add out2 . 43 usa las posiciones 5 y 6 de la memoria del sistema. 3. Dirección Contenido de la memoria Binario Nemónico Comentario 0 1 2 3 4 5 6 7 8 9 10100001 01000100 10100001 00100000 01000100 11000000 01001011 00100000 11100010 xxxxxxxx in 01 mov b. por lo cual al decodificar el código de la instrucción MVI entregado por el IR.a in 01 add mov b. Tal instrucción está presente en el conjunto de instrucciones de cualquier procesador y se denomina mover inmediatamente un dato. De modo que es una instrucción de dos bytes.Introducción al Microprocesador 77 obtenidos del teclado primitivo conectado al periférico 1 y luego al resultado obtenido se le debe agregar una constante. digamos 2BH. y que debe ser cargado en . Cada una de las instrucciones del programa 1 ocupa una posición de memoria como ilustra la figura 3. entiende que el contenido de la próxima posición corresponde a un dato. Como este valor constante debe sumarse los datos de entradas. (A)←(int. mientras que en el caso de la rutina anterior se aprecia con claridad que MVI A. o MVI dato. se introduce una nueva instrucción que cargue un dato de 8 bits en el registro acumulador. (A)←(43) . 3. (A)←(A+B) . (A)←(A+B) . el primero contiene el código de la instrucción compuesto del OC (110) y del código del registro destino (00). esta constante puede ser sumada al resultado de la operación precedente N1+N2.) .36. El decodificador de direcciones se diseña para el reconocimiento de instrucciones multibyte.37.) . y el segundo byte corresponde al dato de 8 bits a ser almacenado en el acumulador.

Aun aplicando al μP un pulso de RESET. los dos restantes señalan la dirección. se le desconecte la alimentación.10. Se trata de cambiar el contenido del PC. Desafortunadamente la inteligencia del decodificador de instrucciones. tiene un límite. Este modo de operación es resultado del hecho que la unidad . Una solución parcial a esta dificultad es introducir una instrucción de salto que permita alterar la ejecución secuencial del programa. El problema es que no existe una instrucción que permita señalar cuando finaliza el programa.38. El operando que acompaña a JMP. el cual señala la localidad de memoria que contiene la próxima instrucción que debe ser ejecutada.Introducción al Microprocesador 78 el registro acumulador. la dirección de salto. de modo que cuando sea ejecutada produzca que el control del programa sea bifurcado a otra instrucción. Es pertinente aclarar el panorama oscurecido por la introducción de la instrucción de salto en el programa de la figura 3. lo cual implica que JMP dirección es una instrucción de tres bytes. sumando e indicando el resultado hasta que. esto significa que la máquina ejecuta el programa continuamente esperando por la introducción de operandos desde el teclado. Un lector inquieto habrá entendido que JMP 0000 ha creado un lazo infinito. ¿Qué sucede cuando la CPU obtiene el byte almacenado en la posición 9 de la memoria? Es evidente que no existe forma alguna de distinguir en una memoria si el patrón de unos y ceros es un dato o una instrucción. está formado por dos bytes. en la cual el operando corresponde a una dirección. Cuando el PC se incremente hasta está dirección el μP intentará procesar esta información con resultados imprevisibles.a in 01 add mov b. se introduce la instrucción JMP dirección. inexistente o simplemente basura. como una posibilidad. El resultado de la ejecución es un salto incondicional a la posición de memoria especificada por el operando dirección. el lazo se mantiene. JMP dirección PC ← (dirección) DIRECCIÓN 0 1 2 3 4 5. La instrucción de transferencia JMP permite al programa operar en un lazo.38. En la posición 9 puede existir cualquier cosa. según las necesidades específicas del algoritmo programado. El código de la instrucción lo especifica el primero de ellos. una instrucción no programada.43 add out 02 jmp 0000 Fig. Así. 3. como la de la mayoría de las personas y máquinas.6 7 8 9.11 NEMÓNICO in 01 mov b.a mvi a.

39. (B)←(A) . . (A)←(A+B) . como respuesta a la ejecución de una instrucción nueva con nemónico HLT. Si se permite al μP tener un modo adicional de funcionamiento en el cual se detenga toda operación. (A)←(Int.a in 01 add mov b.40. (A)←(Int. (B)←(A) .) .) . (LEDs)←(A) . la CPU busca y ejecuta la secuencia de instrucciones en memoria. Sustituyendo la instrucción de salto a al dirección cero en el programa de la figura 3.Introducción al Microprocesador 79 de control de la máquina solo dispone de dos modos de operación: búsqueda y ejecución. DIRECCIÓN CONTENIDO DE LA MEMORIA COMENTARIOS 0 1 2 3 4 5 6 7 8 9 A B Binario 10100001 01000100 10100001 00100000 01000100 11000000 00101011 00100000 11100010 10000000 00000000 00000000 Nemónico in 01 mov b. reset HALT reset HLT Búsqueda Ejecución Fig. (PC) ←(0000) Fig.40. el μP entrará es un estado de parada del cual solo saldrá al activarse la línea de RESET. donde se muestren los 3 modos de operación de la sección de control del μP. La CPU entrará en el modo de HALT (parada). 3.a mvi 43 add out 02 jmp 0000 . (A)←(43) . 3. El modo HALT se comprende mejor haciendo referencia al diagrama de transición de la figura 3. se asegura que el μP cesará de funcionar cuando ejecute la instrucción HLT almacenada en la dirección 9. (A)←(A+B) .39. en caso que la instrucción obtenida corresponda a HLT. La instrucción JMP tiene como operando la dirección de la próxima instrucción a ejecutar. Modos de operación del microprocesador Con energía aplicada y liberado del estado de reset. la cual carece de operandos. sería posible para la ejecución de un programa en cualquier punto.

B 41 0 0 1 0 MVI dato C0 0 1 1 0 JMP dirección 80 1 0 0 0 HLT 00 0 0 0 0 D3 D2 D1 D0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 1 0 0 0 Instrucciones no soportadas En este punto ha finalizado la síntesis de la máquina hipotética y se supone que la tabla 3. Conjunto de instrucciones del µP hipotético.a in 1 add mov b. 3.a mvi a. (A)←(Int. En modo alguno estamos en presencia de una CPU completamente funcional. JMP dirección y HLT es el de la tabla 3. (LEDs)←(A) . (B)←(A) . Esto sólo significa que el diagrama de la figura 3.7 presenta las instrucciones que permiten realizar la tarea especificada al inicio de esta sección. 3. (A)←(A+B) . En otras palabras la CPU solo cambia el contenido del PC en función del resultado de una prueba que evalúa el cumplimiento de cierta condición. Los códigos de instrucción son más fácil de manejar si se expresan en hexadecimal.7 muestra el repertorio de instrucciones definitivo del µP. (B)←(A) .7. Si tal condición no es satisfecha el programa ejecuta la próxima instrucción en memoria. (A)←(43) . El conjunto de instrucciones del μP con los nuevos miembros MVI dato. Estas son las instrucciones de salto condicionales en las cuales la ruptura de la secuencia del programa se ejecuta solo si se cumple una determinada condición previa. . Tabla.Introducción al Microprocesador 80 0 1 2 3 4 5 6 7 8 9 A1 44 A1 20 44 B0 2B 20 E2 00 in 1 mov b.A 44 0 0 1 0 MOV A.43 add out 2 hlt . Parar Fig.41. Para completar la síntesis de la máquina de 8 bits se debe realizar la interconexión del µP a la memoria y a los puertos de E/S.7. (A)←(A+B) .) . Antes de proceder a presentar el diagrama final de la máquina se describen un tipo de instrucción que no pertenece al juego de instrucciones del µP sintetizado pero que son de interés práctico. Instrucción Operando hex D7 D 6 D5 D4 ADD 20 0 0 0 1 SUB 60 0 0 1 1 IN Puerto 1 A1 0 1 0 1 OUT Puerto 2 E2 0 1 1 1 MOV B.30 ilustra como se organizan los componentes de un µP típico y que la tabla 3. (A)←(Int.) .

El lector puede verificar que no ocurre desborde del bit 7 del acumulador. siendo la bandera CY =0. Los bits de este registro son activados por la ALU de acuerdo con el resultado producido por una determinada operación lógica o aritmética. el cual forma parte de la arquitectura interna del μP y es accesible por el programador. Los cinco bits definidos para el registro banderas son los mismos que se encuentran en el microprocesador 8085A. Tabla 3. como se dijo. por ahora se limita el análisis a la función de la bandera de acarreo CY. La ejecución de la instrucción de suma ADD produce como resultado (A) = 110000002. . con el resultado de una operación aritmética o lógica. 3.Introducción al Microprocesador 81 Las banderas a probar son bits de un registro especial de la CPU denominado registro de condición de estados o registro de banderas. Se produce si: BANDERA ESTADO Acarreo CY = 1 Hay desborde desde el bit 7 del acumulador Acarreo auxiliar AC = 1 Ocurre desborde desde el bit 3 de A Signo S=1 A7 = 1 S=0 A7 = 0 Cero Z=1 (A) = 00000000 Z=0 (A) ≠ 00000000 Paridad P=1 El número de bits en 1 en A es par. en este caso.8 Condiciones del registro de banderas. Registro A Registro B Unidad Lógica y Aritmética Registro de banderas Fig. Los estados que se asignan a las banderas están relacionados. Debido a que cuando se describa la arquitectura del μP8085A se insistirá sobre este tema. La figura 3.42. Por ejemplo. P=0 La suma de los bits en 1 en A es impar. los valores binarios en los registros conectados a las entradas a la ALU deben ser: (A) = 101111112 y (B) = 000000012. si se desea realizar la operación aritmética 19110 + 110 = 192 10. El registro de estados permite la ejecución de instrucciones condicionales. de modo que dependen del contenido del acumulador después de la ejecución ADD o SUB.42 muestra la conexión del registro de condiciones a la ALU. y los bits de banderas típicos.

bit a bit. JC dirección JNC dirección Salto a dirección si CY =1 Salto a dirección si CY =0 Además de realizar operaciones aritméticas la ALU debe estar en capacidad de ejecutar operaciones lógicas. si cy = 1 se inicia el programa . (a) ← (a) + (b) . la cual realiza la función lógica AND. la ALU lo indica con CY =1. parar Fig. Luego de ejecutar la instrucción ADD. muestra en forma sencilla el uso de JC. si cy = 1 se inicia el programa . a pesar que la solución correcta al problema contiene 9 bits. El problema estriba en que ADD ejecuta la suma de dos números y almacena el resultado en los 8 bits del A. resultado obviamente incorrecto.a in 01 add jc 0000 mov b.43. 1 + 1 0 1 0 1 0 0 1 0 0 1 0 0 1 0 0 1 1 0 1 0 1 A B 0 0 Recuerde que con un patrón de ocho unos y ceros. el contenido del acumulador es (A) = 000000012.43 add jc 0000 out 02 hlt . Programa que usa instrucciones de salto condicional El programa de la figura 3. (a) ← (b) + (43) . (a) ← (43) . DIRECCIÓN (hex) 0000 0002 0003 0004 0005 0008 0009 000B 000C 000F 0010 in 01 mov b. . si cy = 0 se presenta resultado final. Una instrucción lógica típica es ANA. Si CY = 1. al ejecutar ANA. se incluya en la adi- . los registros de operandos a las entradas de la ALU contendrán: (A) = 101111112 y (B) = 010000102. 3.43. si cy =0 . Una suma de números binarios de 16 bits puede realizarse usando a CY para que el acarreo resultante de la suma de dos bytes.a mvi a. mientras que el resultado correcto de la suma es 25710: 1000000012 = 1x28 + 0x27 + 0x26 + 0x25 + 0x24+ 0x23 + 0x22 + 0x21 + 1x20 = 25710. resultado parcial en b . Al ocurrir un desborde del bit 7 del A. Posteriormente se detallan aplicaciones de las instrucciones lógicas. (b) ←(a). operando 1 al acumulador .Introducción al Microprocesador 82 Si la operación a realizar ahora es 19110 + 6610 = 25710. a pedir el operando 1. el mayor número decimal que puede expresarse es (28 . la ALU transfiere al acumulador (A) = 01000010. entre el registro B y el registro A. operando 2 al acumulador . el programa volverá al inicio.1) = 25510. Si (A) = 11010011 y (B) = 01100010. (b) ←(a) . El resultado de la suma solo se presenta si no ocurre acarreo. Las instrucciones típicas de salto condicional y cuya ejecución depende de la bandera de acarreo son.

donde se incluyen los buses de direcciones. de datos y el bus interno de la CPU. Diagrama final del microprocesador sintetizado.Introducción al Microprocesador 83 ción de los dos bytes siguientes. El μP mediante señales de control de lectura y escritura en memoria y puertos determina el destino final de la información. 3. JC y JNC no se asignaron. Los bits del OC deben extenderse a cuatro (D7-4). Las instrucciones y datos provenientes de la memoria y la información que se obtiene o se entrega a los periféricos de E/S. Los códigos de las instrucciones ANA. circulan por un bus de datos externo común. El diagrama funcional terminado de la máquina de 8 bits sintetizada se presenta en la figura 3. de modo que no es posible considerar que los 3 bits más significativos del código de instrucción representan el código de operación. observe que tres instrucciones adicionales incrementa a 11 el numero de instrucciones que puede ejecutar la CPU.44.44. Fig. Diagrama simplificado de un sistema μC = μP + Memoria + E/S .

y se caracterizan por: el ancho del bus o número de líneas que lo forman. Un intento de comunicación simultánea creará conflictos y el inevitable deterioro de la información. de modo que un μC de 8 bits contiene un μP con bus de datos con igual número de bits. Es común distinguir la arquitectura de la máquina señalando el ancho de este bus.45. y desde estos hacia el μP. Símbolos de líneas de interconexión El Bus de Datos (D0-D7) es bidireccional pero no puede transmitir en ambos sentidos simultáneamente. y Control. 3. mientras que la máquina en conjunto constituye un verdadero μC al disponer de CPU. los buses son de tres tipos: Datos. En la figura 3. memoria y puertos de E/S.45 se presentan los símbolos más usados para representar un bus en diagramas eléctricos. De acuerdo con la función que cumplen y con el tipo de información que conducen. el sentido de conducción (unidireccionales o bidireccionales). y el tipo de función que cumplen las señales que portan (datos. Los componentes del microcomputador se comunican por medio de grupos de líneas de interconexión o bus.44 está compuesta por unidades funcionales similares a las de una unidad central de procesamiento típica. . Las señales de entrada y salida al microprocesador. se utilizan canales de comunicación comunes para todas las unidades. En un sistema con estructura de bus único sólo un dispositivo a la vez podrá transferir información hacia o desde el CPU. Conexión explicita Unidireccional Bidireccional Fig. Los μPs no usan el mismo principio de los computadores grandes para la comunicación con el exterior. El ancho del bus de datos lo define generalmente (el 8088 es una excepción) el formato de las instrucciones y datos que usa la máquina. Es el canal que permite el flujo de información desde el μP hacia la memoria y los puertos de E/S. direcciones o control). Direcciones. Para contribuir a la reducción del espacio ocupado por el sistema.Introducción al Microprocesador 84 La arquitectura interna de la CPU de la figura 3.

hacia donde debe transferirse o desde donde se obtienen los datos que circulan por el bus de datos. el procesador esperará un número entero de ciclos de reloj para que READY vaya a nivel alto y completar el ciclo de lectura o escritura de E/S. la cual indica la dirección de memoria o puerto de E/S. y READY) lo conforman líneas de entrada o salida a la CPU y lo constituyen las señales que sincronizan las operaciones del μP. indica que la memoria o dispositivo de E/S está listo para recibir o transferir datos. El bus de Control ( RD . Si tiene nivel lógico alto durante la ejecución de las instrucciones IN puerto y OUT puerto. Controla el sentido de la transferencia por el bus de datos. Generalmente está constituido de 10 ó más líneas. Como se mencionó el ancho del bus de direcciones define la capacidad de memoria de la máquina.Introducción al Microprocesador 85 El Bus de Direcciones (A0-A15) es unidireccional.44. se deja volar la imaginación y se procede a integrar el μP en un encapsulado del tipo DIP 40. WR IO/M Señala una salida válida de datos en el bus de datos. dependiendo del procesador. Si presenta nivel bajo. y 6800) que dominaron el mercado se fabricaban en un encapsulado de 40 terminales en dos líneas de 20 pines cada una.9. Con la intención de realizar comparaciones entre el número y funciones de las líneas de entrada y salida de un μP comercial del tipo de los mencionados. WR . El μP tendrá acceso a un máximo de 216 (65536) posiciones de memoria. indicando si la transmisión es hacia o desde la memoria o puerto de E/S. RESET Bus de direcciones del microprocesador. Indica que la información presente en el bus de datos ha de ser escrita en la posición de memoria o dispositivo de E/S seleccionado. IO/M . y el de la figura 3. +5V VCC Tierra VSS Entrada de reloj al microprocesador CLK Entrada que pone en cero el contador de programa. 3.44. Distingue si la operación de lectura o escritura se realiza sobre la memoria o puerto de E/S. Además avisa que el bus de datos está disponible para realizar la transferencia. Z80. Tabla. READY Los primeros microprocesadores de 8 bits (8080. solo conduce información proveniente del μP. RESET. A0-A15 Bus de datos de la CPU D0-D7 Indica que el μP desea leer la localización de memoria o dispositivo de E/S RD seleccionado.9 Funciones de las señales del μP de la figura 3. debido a que el bus de direcciones es de 16 bits. . La definición de la función que realiza cada uno de los terminales del μP se especifica en la Tabla 3.

Para control de acceso directo a memoria y aceptación de interrupciones un μP típico destina por lo menos 4 entradas. debido a que en beneficio de la sencillez se han omitido ciertas entradas y salidas.2. Las 16 líneas de direcciones. las 8 de datos. El bus de control está constituido por 7 señales. las 2 de alimentación. A la derecha se ofrece un diagrama de la CPU donde se agrupan las líneas en los tres buses típicos de un μP. En general los μPs disponen de señales que cumplen funciones similares en formas diferentes. El Z80 por ejemplo usa 4 señales: RD .Introducción al Microprocesador 86 Las 34 señales del μP se distribuyen en el encapsulado en forma arbitraria como se muestra a la izquierda de la figura 3. IOREQ . tópicos a discutir más adelante. 3. son múltiples las omisiones o simplificaciones que se han realizado a lo largo de esta sección in- . RD . 2 de las cuales (RESET y READY ) se usan para el control de la CPU. y el reloj del sistema están presentes en todos los μPs mencionados y ocupan 27 terminales del encapsulado.2 EL SISTEMA MICROCOMPUTADOR Considerando el modo de operación de un microcomputador práctico. exceptuando el control de interrupciones y DMA.46 realiza con solo 3: IO/ M . 3.46. mientras que las restantes ( IO/M . RD . WR .46 Configuración de terminales y buses del microprocesador. Se puede concluir que el μP desarrollado en forma descriptiva dispone de la mayoría de las entradas y salidas que se encuentran en un μP comercial. Se ha establecido que un μP de uso práctico debe contar con al menos 10 señales de control para cumplir con todas las funciones relacionadas con para la operación de un microcomputador. y WR . los 6 terminales restantes del CI se consideran no conectados. WR .S0 y S1) está destinadas al control del sistema. Esto significa que alguna señales de importancia están ausentes en el μP desarrollado. BUS DE CONTROL BUS DE DIRECCIONES μP BUS DE DATOS μP Fig. y MREQ para las funciones que el μP de la figura 3.

para organizar la zona de memoria de lectura/escritura (RWM) usada para almacenamiento temporal de datos y resultados. puede ser necesario un arreglo de paralelo o serie de dos o más dispositivos. También es común que los puertos de E/S del sistema sean tratados como posiciones de memoria con la finalidad de aprovechar la potencialidad del relativo gran número de instrucciones del μP que hacen referencia ala memoria. conectando las líneas de direcciones de la memoria a los terminales de dirección correspondientes del μP. Las direcciones de memoria Sí el dispositivo de memoria SRWM de ½ Kbytes de la figura 3. Es común que el espacio de ROM se genere usando un solo circuito integrado. Un μP de 8 bits con 16 líneas de direcciones puede tener acceso hasta un máximo de 65536 celdas. no sería posible la expansión futura de la memoria del sistema. Tal circuito digital sec- .20 se acopla directamente al μP. este espacio contiene el programa almacenado y es conocido como la memoria de solo lectura (ROM). Si no se provee al sistema de algún medio para acoplar eléctricamente al bus de datos solo un dispositivo a la vez. En contraposición.Introducción al Microprocesador 87 tentando exponer de modo sencillo el funcionamiento de las unidades internas del μP y los dispositivos asociados. pero antes conviene considerar que a pesar que el procesador ve un espacio único para toda la memoria del sistema. o bien porque la longitud de la palabra del CI es menor a 8 bits. En una aplicación que requiera esta capacidad para la ROM y para la RAM. La solución práctica para que la CPU distinga y tenga acceso a solamente la dirección seleccionada consiste en usar un decodificador de direcciones de memoria. Con relación a la operación conjunta del μP y la memoria del sistema no se presentaron detalles sobre como el procesador selecciona la posición a la cual desea tener acceso. o en cualquier otra. de modo que el uso de una memoria con 9 entradas de direcciones acoplada directamente al sistema representa el desperdicio del 99. debido a que los circuitos disponibles no son de la capacidad que exige las especificaciones del sistema en desarrollo. Un microcomputador requiere un área de memoria capaz de retener los datos aun luego de retirarle la energía. un intento de leer un dato en la localización 01FFH.68 % de la capacidad de memoria del procesador. A primera vista pudiese parecer que la solución estaría en usar circuitos integrados con mayor capacidad de almacenamiento. lo usual es que aun en aplicaciones simples sea necesario el uso de más de un chip para organizar el subsistema de memoria. En μCs reales los procedimientos descritos para el acceso a la memoria y a los puertos del µP no son tan simples como los expuestos. Un CI de memoria de 8 Kbytes tienen 8192 celdas con direcciones físicas comunes desde 0000H hasta 1FFFH. tendrá resultados imprevisibles debido existen dos celdas con la misma dirección. se encuentra que las líneas A0-A12 del bus de direcciones del μP estarán conectadas a las entradas correspondientes de ambos chips. Esto.

. El objetivo es generar una señal de selección del chip de memoria llamada MEM y activa en nivel bajo.Introducción al Microprocesador 88 ciona el espacio de 64 Kbytes en bloques de rango especificado y asigna cada una de las particiones a la ROM y a la RWM del sistema de acuerdo con lo establecido en la fase de diseño del sistema. . como se puede observar en la zona más oscura de la tabla de la tabla 3. 1FFF 0010000000000000 . . . mostrándose en a figura 3. . 3. 0101111111111111 16 K libre 6000 . . . FFFF 0101111111111111 . . DIRECCIÓN DATOS 0000 . cuando en el bus de direcciones esté un valor dentro del rango de direcciones de la memoria y cuando se realice una operación de búsqueda. . Una representación gráfica de las zonas asignadas a cada dispositivo o grupo de éstos se conoce como el mapa de memoria del sistema. . . . Como solo existe un dispositivo de memoria de 512 bytes el diseño de un decodificador es directo.47 Localización del área de memoria ROM y RWM en el espacio de direcciones del μP En la máquina hipotética no tenemos memoria ROM. y además durante la realización de una operación sobre la memoria la señal de control IO/ M será cero lógico. . En el rango de direcciones del dispositivo (0000H-01FFH) las líneas A9 hasta A15 están siempre en estado bajo. sólo disponemos de una memoria de 512 bytes con una pila interna para retener los datos del programa. 111111111111111 36 K libre Fig.10. A continuación se diseña el de decodificador de memoria del sistema. 6FFF 111111111110000 . . 0101111111111111 4 K RWM 7000 . . sin importar como éste es cargado en la memoria.47 el correspondiente a un sistema que tiene 8 K de ROM y 4 K de RWM. . 5FFF 0010000000000000 . 1010111110110111 8 K ROM 2000 .

MEM = A 15 + A 14 + A 13 + A 12 + A 11 + A 10 + A 9 + IO/ M Tabla. la dirección en el bus no corresponde a una posición de la memoria del sistema permaneciendo MEM en estado alto. La señal MEM responde a la la ecuación lógica. deshabilitando la memoria. 3. El circuito del decodificador de direcciones de memoria se muestra en la figura 3. por lo cual puede usarse para generar la señal de selección de memoria MEM .Introducción al Microprocesador 89 Esta combinación solo se presenta cuando el μP desea acceso a la RWM. Dirección 0000H 0001H A15 A14 A13 A12 A11 A10 0 0 0 0 0 0 0 0 0 0 0 0 A9 0 0 A8 0 0 A7 0 0 A6 0 0 A5 0 0 A4 0 0 A3 0 0 A2 0 0 A1 0 0 A0 0 1 01FEH 01FFH 0200H 0201H 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 1 0 1 FFFEH FFFFH 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 Se deduce por inspección que si cualquiera de las líneas de direcciones que intervienen en la ecuación está en nivel alto.48. 3. la cual se aplica a la entrada de habilitación CS del circuito integrado.48 decodificador de direcciones de la memoria RWM de 512 Bytes . Fig. lo cual ocurre cuando el μP realiza una operación de lectura/escritura sobre un puerto de E/S.10 Estados de las líneas de direcciones del μP en el espacio de 64 K. el estado lógico de MEM será uno. Así mismo cuando IO/ M esté en uno lógico.

En ambos casos el número del puerto aparece en los bits A1 y A0 del bus de direcciones. Para extender a 8 puertos la capacidad de la estructura de E/S del μC se usa un CI 74LS139. Operación A1 A0 IO/ M RD WR Entrada Salida 1 1 0 1 1 0 0 1 1 0 Como en el sistema solo existen dos periféricos se pueden generar dos señales de selección de puertos: PEO1 para el puerto de entrada 01 y PS02 para el puerto de salida 02. Fig. Tabla. el cual contiene dos decodificadores binarios 2 a 4.11 Estados de las señales de control del μP durante una operación de E/S. Durante una transferencia de datos hacia o desde un puerto la señal de control IO/ M permanece en estado lógico alto. 3.49 Circuito de selección de los puertos de E/S El procedimiento usado para identificar los puertos se conoce como método de selección lineal y limita a cuatro (2 de entrada y 2 de salida) el número de puertos posibles de habilitar.10. Como indica la tabla 3.Introducción al Microprocesador 90 Las direcciones de los puertos El circuito decodificador de puertos debe generar dos señales: la primera PEO1 para habilitar los buffers que conectan los interruptores de entrada al bus de datos del µP como ilustra la figura 3.11 se deduce por simple inspección el circuito digital para obtener ambas señales.2 los dos bits menos significativos del código de instrucción representan la dirección del puerto. El circuito decodificador de direcciones de puertos tiene como tarea la identificación y seleccionar el circuito de puerto con el cual el μP intenta establecer comunicación cuando ejecuta las instrucciones IN puerto 1 y OUT puerto 2. En la tabla 3.15 el resultado de la suma.11 se resumen los estados de las señales que intervienen en un ciclo de transferencia de datos al puerto de entrada 01 y al puerto de salida 02. De la tabla 3. la segunda PS02 para cargar en el registro paralelo de la figura 3. si la instrucción en ejecución es IN puerto 1 se activa RD . mientras que si es OUT puerto 2 WR va a cero. . 3.

3. que se supone cumplido.3 ARQUITECTURA DE UN μP DE 8 BITS MÁS VERSÁTIL El microprocesador hipotético puede considerarse una aproximación aceptable de un μP debido a que contiene las unidades funcionales características de un μP típico de 8 bits. la figura 3.Introducción al Microprocesador 91 Tabla.50 muestra el diagrama eléctrico del decodificador de 4 puertos de salida y 4 de entrada. El autor considera que esta altura del texto el lector conoce los principios básicos sobre la arquitectura y funcionamiento del microprocesador y la forma de combinarlos con otros dispositivos LSI para ensamblar un microcomputador primitivo.51 ilustra el diagrama del circuito final del μC. 3. Finalmente. El propósito de este capítulo. Los puertos de E/S del sistema final son decodificados usando el método de selección lineal Fig. Observe que las señales intermedias a las salidas de las puertas NAND ( IOR y IOW ) pueden usarse para la habilitación de puertos en una aplicación que incluya un periférico de entrada y uno de salida.50 Decodificador de 4 puertos de entrada y 4 de salida 3.12 Tabla de estados del G B A Y3 Y2 Y1 1 x x 0 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 1 0 1 1 0 0 1 1 1 1 0 74LS139 Y0 1 0 1 1 1 La tabla 3. La figura 3. No obstante es conveniente aclarar que al ser usado como recurso didáctico para introducir al estudiante en forma amigable y rápida en el mundo de los microprocesadores fue necesario simplificar el análisis e incluso omitir ciertos aspectos operativos fundamentales para el funcionamiento de dispositivos reales. fue introducir en forma resumida la mayor cantidad de tópicos relacionados .12 indica que con la entrada G está en estado bajo la salida yk estará en nivel bajo si el número entero representado por la entrada B A es igual a k.

3.Introducción al Microprocesador 92 Fig. .51 Microcomputador de 8 bits con 512 bytes de memoria RWM y 1 puerto de entrada y 1 de salida.

y RD . En primer lugar tiene solo dos registros internos: el acumulador usado para contener un operando y el resultado en cualquier operación realizada por la ALU y el registro B donde se almacena el segundo operando. El microprocesador hipotético presenta ciertas limitaciones ausentes en μP comerciales. Fig. 3.52 Arquitectura de un microprocesador típico de 8 bits . hasta conceptos algo más elaborados como la introducción de estados de espera. Los microprocesadores modernos con arquitectura RISC tienen al menos 32 registros internos. sin requerirse hacer referencia a la memoria externa. En estas páginas iniciales se exponen principios elementales como el funcionamiento de la ALU y la forma en que establece comunicación con los registros internos. A partir de aquí se reforzaran en forma sistemática y detallada los conceptos aprendidos y se capacita al estudiante para el análisis y diseño de μCs ensamblados usando circuitos integrados y dispositivos electrónicos comerciales.Introducción al Microprocesador 93 con el área sin tener que esperar el avance por capítulos para la introducción de nuevos conceptos. IO/M . Un μP real contiene uno o más acumuladores y un banco de registros para propósito general usados para almacenamiento temporal de datos y como operandos en la ejecución de instrucciones que usen la ALU. En segundo termino. S0 y S1 para control de los dispositivos del sistema. Un número reducido de registros internos de uso general representa un serio obstáculo para la escritura de programas eficientes debido a que estos registros permiten a la ALU funcionar a gran velocidad ya que toda transferencia de datos tiene lugar en el interior del μP. WR . solo se especificaron algunas señales para control de la máquina como RESET y READY .

la cual suma el contenido de los registros A y E. F. mantiene la dirección tope de un área especial de memoria administrada por programa. E. la ALU. Observe que exceptuando el banco de registros y los registros buffers usados para conectar las líneas de datos y direcciones al exterior del μP.A15). AC. la cual se describe posteriormente. El grupo de registros lo completa el Contador de Programa (PC). La sección de temporización y control lógico es una unidad realizada por hardware.52 tiene un acumulador y un banco de registros de 8 bits para propósito general. P. el cual es el origen del Bus de Direcciones (A0 . S. para entender con facilidad el funcionamiento de cualquier microprocesador. el cual permite el enlace automático de las instrucciones del programa. Analizar un microprocesador genérico es difícil. todos los demás elementos están contenidos en la CPU de la figura 3. D. En párrafos anteriores se establece que procesador está compuesto de tres bloques fundamentales: un banco de registros. generando señales de control que gobiernan toda acción realizada por el μP. apuntando a la siguiente posición de memoria. La sección de control tiene como entradas: . El Registro/Buffer de Datos está conectado al Bus Interno de Datos del μP. El μP de la figura 3. y la unidad de control. El MAR se conecta al exterior por medio de un registro buffer de 16 bits. y G. La ALU también controla el Registro de Condiciones o Banderas (flags). De modo que el lector puede considerarlo como una simple extensión de la CPU sintetizada en el capítulo anterior. y CY. cuya función es sincronizar y controlar todas las operaciones que se realizan dentro de la CPU. el cual contiene las banderas Z. y un circuito lógico para Incremento/Decremento de Direcciones. La Unidad Lógico Aritmética se observa a la derecha del esquema. basta con familiarizarse con el modo de operación de uno. Cada vez que se busca el contenido de una posición de memoria. ambos de 16 bit. El registro de 16 bits Apuntador de Pila (SP).52. llamada el Stack (pila). La conexión de un registro determinado a la entrada de la ALU lo realiza un multiplexor omitido en el diagrama. por ejemplo. el Registro de Direcciones de Memoria (MAR).52 se presenta un diagrama funcional de un microprocesador de 8 bits con arquitectura similar a un μP comercial típico. Esto permite la existencia de la instrucción ADD E. al ser los principios de funcionamiento iguales para todo μP (de 8 bits). La unidad de control usa el reloj del sistema para sincronizar la búsqueda y ejecución de las instrucciones. Las entradas a la ALU son el registro A y uno de los registros de uso general. y sus salidas son el Bus Externo de Datos (D0 . C. denominados: B. Aunque cada fabricante produce μPs con arquitectura ligeramente distintas. y deposita el resultado de la operación en el acumulador. el contenido del PC y del MAR se incrementa en 1.Introducción al Microprocesador 94 En la figura 3.D7).

la estructura interna de un μP. Este μP usa una estructura de bus doble. El bus interno de datos Un elemento de vital importancia para distinguir la arquitectura de un μP es el número de buses internos usados para la transferencia de datos entre los registros y la ALU. el otro o bus de resultados conecta la salida de la ALU con los registros internos donde se deposita el resultado de la operación lógica o aritmética. En general.44).Introducción al Microprocesador 95 • El reloj del sistema. es algo complejo separar los distintos elementos de la CPU en los tres bloques básicos debido a la estrecha relación que existe entre ellos. no obstante puede considerarse que el diagrama de la figura 3. tales como RESET. Si el bus de . la cual es usada por la unidad de control para generar las señales externas para manejo de memoria y dispositivos de E/S. 3. Uno denominado bus de operandos conectado a las dos entradas de la ALU. • Líneas externas de control para alterar o interrumpir la secuencia del programa. desde el punto de vista funcional. no introduce contradicción alguna con los resultados del proceso de síntesis de la máquina hipotética. y • Las salidas de la sección formada por el Decodificador de Instrucciones y el Codificador de Ciclos de Máquina (llamado decodificador de estados en la figura 3. Fig. Una arquitectura de este tipo mejora el desempeño del μP porque aumenta la velocidad de ejecución debido a que los operandos y el resultado de la operación se transfieren por vías diferentes. READY . y señales internas para el control de la ALU y la transferencia entre registros de la CPU. que portan información sobre la instrucción bajo procesamiento.53 Arquitectura de bus doble El diagrama de la figura 3. estando toda operación sincronizada por el reloj maestro del sistema. y lo que es más importante desde el punto de vista didáctico. y otras aun no mencionadas.53 corresponde a una sección del μP PACE fabricado por National Semiconductor.52 reproduce en forma adecuada.

y una para trasladar el resultado al acumulador. y se ejecuta la instrucción SUB b. El esquema de tal sistema puede verse en la figura 3.54. el cual debe estar habilitado. Al ejecutar la sustracción el resultado A-B debe cargarse en el acumulador. Para ilustrar esta situación considere que la ALU es un circuito combinatorio de modo que responde de inmediato a cualquier cambio en sus entradas. Se supone que las empresas fabricantes de μPs evaluaron el compromiso entre la velocidad y el ahorro de superficie de integración y optaron por esta última. lo cual representa un verdadero ahorro de superficie de integración. el cual está conectado a la entrada izquierda de la ALU. Primero.54 Arquitectura de bus triple. el resultado no solo se almacena en el A.Introducción al Microprocesador 96 operandos en la figura 3. Fig. se obtiene un μP con arquitectura de bus triple. porque la mayoría de los μPs usan un solo bus interno. Este modo de operación se destaca por su lentitud. Suponga que se carga un valor en el acumulador.52 usa un bus único conectado a las dos entradas de la ALU. mientras que el principal beneficio que ofrece el uso de un bus simple es la poca complejidad de la arquitectura del μP y la reducida área que ocupa las ramificaciones del bus interno en la oblea de silicio. Al existir una sola vía para la transferencia de datos entre los registros y la ALU. EL μP de la figura 3. sino que a través del bus . La unidad de control selecciona el registro B y lo conecta por medio del bus interno a la entrada derecha de la ALU. tanto los operandos como el resultado circulan por el bus interno aunque en tiempos diferentes. se originan dos problemas serios de sincronización en el interior del μP. presenta problemas de sincronización que afectan la operación de la ALU.53 se separa en dos buses de modo que a cada entrada de la ALU se conecte un bus de datos independiente. dos desde los registros que contienen los operandos hasta cada entrada de la ALU. 3. Cuando el resultado de la operación aritmética se transfiere por medio del bus de datos hacia el A. La baja velocidad de ejecución se debe a que para ejecutar la suma la ALU debe realizar tres transferencias en secuencia por el único bus disponible. Aunque esta arquitectura es sencilla y ocupa poco espacio en el área de silicio del CI.

56 La CPU ejecuta dos transferencias simultáneas por distintas rutas. Ahora. En segundo lugar. implica que en el instante que la suma se deposite en el A. con un valor precargado en el acumulador se ejecuta la instrucción SUB B: la existencia de los registros adicionales permite que el μP realice dos transferencias de datos simultáneas. el hecho que la instrucción de resta use al acumulador para almacenar el resultado. Las entradas a la ALU son falsas. la entrada izquierda de la ALU tendrá un operando no deseado. 3. para hacer más crítico el problema. El . La solución de ambos problemas se muestra en la figura 3. Ambos registros TEMP y ATEMP son de uso exclusivo del sistema y son transparentes para el programador. observe que aun cuando el A aísla una entrada a la ALU del bus de datos.(B).Introducción al Microprocesador 97 interno alcanza la entrada derecha de la ALU y pasado el retardo de propagación de los circuitos que forman la ALU la salida de ésta entrega un resultado distinto a la a la resta (A) . el otro es un acumulador temporal para aislar la entrada izquierda de la ALU del acumulador.55 Ilustración del problema de sincronización. A Entradas falsas ALU Fig. una implica mover el contenido del registro B por el bus de interno de datos hacia el registro temporal de la entrada derecha de la ALU. Fig. 3.56 y consiste en usar dos registros para almacenamiento temporal: uno denominado TEMP separa la entrada derecha de la ALU del bus interno de datos. por lo cual contribuirá a la obtención de un nuevo y falso resultado.

En computadores personales compatibles con el modelo IBM. En un μC de propósito general el programa es cargado en esta unidad por medio del teclado. de la fuente de alimentación. usando equipos de muy bajo costo. En μCs para procesamiento general contiene rutinas para el arranque de la máquina. A diferencia de las ROM. Fig. dado que usan diferentes caminos. lo cual significa que retirarle la energía a la máquina. transferir el dato en A al acumulador temporal. En la figura 3. Para completar la ejecución de SUB B. ni el usuario ni las instrucciones del computador pueden cambiar su contenido. estas memorias se programan durante el proceso de producción. En sistemas pequeños . También contiene la información sobre los datos y los resultados de la ejecución del programa. La ROM (Read Only Memory) es la memoria de sólo lectura del sistema.4 ARQUITECTURA DE UN µCOMPUTADOR ESTÁNDAR Con los diferentes conceptos introducidos es posible establecer el diagrama funcional de un μC estándar.Introducción al Microprocesador 98 otro. y de hecho a la entrada izquierda de la ALU. Observe que en este flujo paralelo de datos no existe conflicto. es que la memoria del sistema aparece separada en dos bloques: uno corresponde a la Memoria de Lectura/Escritura del sistema. y control. datos. una variante de la ROM denominada.57. y de control de las unidades de E/S del sistema. almacena el BIOS (Basic Input Output System)de la máquina. la salida de la ALU se lleva al acumulador. como se aprecia en la figura 3. Este circuito es volátil. El μP dispone de los buses de direcciones. La única diferencia entre este esquema y el logrado a partir de la síntesis del μC. 3. o RWM (Read Write Memory).3. o unidades de discos.58 se presenta el diagrama funcional simplificado de un computador basado en un μP.57. cuyo contenido puede ser alterado por el usuario de la máquina. y no es volátil. recordando que desde el punto de vista didáctico el objetivo es resolver problemas típicos del ambiente industrial usando la potencia del μP. las EPROM pueden ser programadas. tales como rutinas de prueba de memoria. borradas y reprogramadas. más que diseñar equipos de procesamiento de datos. y todo circuito LSI necesario para una aplicación determinada se conecta a estos tres buses. implica la pérdida de la información almacenada en el circuito de memoria.

por lo menos conceptualmente.Introducción al Microprocesador 99 de propósito específico. el programa de control escrito por el diseñador se almacena en una EPROM (Erasable Programmable ROM) Si se requiere fabricar un gran números unidades. se considera conveniente presentar la arquitectura de un μP real. el de la memoria del sistema. Posteriormente se analizaran con más detalle los diferentes tipos de memoria y su modo conexión al sistema. En cualquier caso. de modo que el estudiante se traslade al mundo real de los microprocesadores. Esto implica que el programador no puede hacer uso de la técnica de subrutinas en el desarrollo del programa ni usar interrupciones. los requerimientos de memoria en la solución de problemas de poca envergadura. puede estar ausente. si la aplicación no requiere el almacenamiento temporal de datos. es baja. Conocido el funcionamiento de una CPU genérica y. se puede encargar un grupo de ROMs a compañías especializadas. y el modo en que los buses del μP interconectan las diferentes unidades. el 8085A. caso en el que se diseña un μC para realizar una tarea específica. las cuales las programan en durante el proceso de producción. y los circuitos de memoria no son costosos. . La presencia de la RWM en este tipo de μC no es obligada.

3.Introducción al Microprocesador 100 Fig. Arquitectura de un sistema estándar basado en microprocesador. .58.

Arquitectura y Operación del Microprocesador 8085A 101 Arq ui t e c t ura y O p e ra c i ó n d e l μ P 4. La figura 4. (b) Encapsulado DIP-40 (b) .1b.3 μs. 8085AH. El 8085A tiene un ciclo de instrucción de 1. alimentados con una fuente de poder de +5 V. estando disponibles en versiones más rápidas con códigos 8085A-2.1 GENERALIDADES El 8085A de INTEL es un microprocesador de 8 bits para uso general construido usando tecnología NMOS. durante la década de los 70. (a) Fig. 8085AH-1 y 8085AH-2.1 (a) Foto microscópica del μP8085A.1a es una imagen del área de integración de los 20000 transistores MOS de canal N que componen el circuito del μP. 4. Con este dispositivo puede realizarse un sistema microcomputador mínimo usando solo 3 circuitos integrados. El CI se presenta en un encapsulado tipo DIP-40. El dispositivo incorpora un generador de reloj interno y es capaz de tener acceso hasta 64 Kbytes de memoria y 256/256 puertos de E/S. mostrado en la figura 4. el cual era el estándar industrial para la fabricación de circuitos integrados VLSI.

durante el proceso de producción los chips eran probados usando equipos especiales y costosos para garantizar el correcto funcionamiento del producto final. como en la actualidad.2. mientras que el byte de orden alto de la dirección se presenta en las líneas A8-A15.Arquitectura y Operación del Microprocesador 8085A 102 El μP puede ejecutar un conjunto de 74 instrucciones sincronizado por un reloj derivado de un oscilador interno. 18 salidas.25 MHz.5 RST 5.2 indica el sentido del flujo de información en los terminales del 8085. El cristal de cuarzo se aplica a la entradas X1-X2.2. como ilustra la figura 4. 12 son entradas. 8 son bidireccionales. Una versión avanzada. los 8 bits menos significativos de la dirección aparecen en los mismos terminales (AD0-AD7) que el bus de datos. el 8085A-2 puede operar a 5 MHz con un cristal de 10 Mhz. se hacían de 64 pines. Las funciones de estos ocho pines se presentan multiplexadas en el tiempo. Disposición de los terminales del microprocesador 8085A De los 40 terminales. 4. La fuente de poder de +5 V. el cual usa un cristal externo de resonancia paralela y frecuencia máxima de 6. tales instrumentos sólo podían verificar el funcionamiento de circuitos integrados en receptáculos de hasta 42 terminales. se aplica los terminales VCC (+) y VSS (-). pero su prueba representaba un proceso engorroso para el fabricante. el 8085 no presenta buses de datos y direcciones separados. . y 2 están destinadas a la alimentación del circuito. El diagrama de la derecha en la figura 4. encargándose la señal ALE (Address Latch Enable) de indicar a dispositivos externos cuando la información presente corresponde a datos o direcciones. En este μP. En los inicios de los setenta.2. Esta señal base es dividida por 2 en el interior del dispositivo para producir el reloj interno que controla todas las operaciones del 8085A. La razón de la aparente complicación que representa el multiplexado de señales está relacionada con el estado de la tecnología de fabricación de circuitos LSI en la década de los 70.5 RST 6. X1 X2 RESET OUT SOD SID TRAP RST 7. Esto no significa que treinta años atrás no se fabricaran CI de más de 40 pines. En esa época.5 INTR INTA AD0 AD1 AD2 AD3 AD4 AD5 AD6 AD7 Vss Vcc HOLD HLDA CLK OUT RESET IN READY IO/M S1 RD WR ALE S0 A15 A14 A13 A12 A11 A10 A9 A8 8085A Fig. Como ilustra la figura 4.

2 para la fuente de poder. AMD. El uso de cápsulas de 40 pines con estructura de buses multiplexados se mantuvo en los μPs de 16 bits 8086 (AD8-AD15) y 8088 (AD0-AD7). y Toshiba. para la CPU? La respuesta es. y el controlador del sistema (8228). por ejemplo) requería el uso de al menos tres chips LSI: el μP propiamente dicho (8080). solo restan 12 terminales para el bus de control. para disponer de una CPU autónoma. las innovaciones con las cuales INTEL acompañó el desarrollo de su nuevo producto exigía un número mayor de entradas y salidas para cumplir con las especificaciones del diseño. se mantuvo la compatibilidad de programación con el 8080 y de hardware con los componentes periféricos más utilizados en el desarrollo de aplicaciones de µPs.Arquitectura y Operación del Microprocesador 8085A 103 Aunque los µPs fabricados hasta ese momento residían en paquetes tipo DIP40. este último se encargaba de separar el bus de control y el de datos. de modo que basta con conectar un cristal a las entradas X1-X2. El μP 8085 fue diseñado para disminuir el número de componentes necesarios para la construcción de un sistema microcomputador típico. y 8 para el bus datos. los cuales estaban multiplexados en este procesador. A la par. Una docena de líneas de control no permitía la integración de todas las funciones establecidas para el dispositivo. con arquitectura interna de 64 bits y diseño superescalar. Antes de la aparición en el mercado de este µP. Como resultado de esta estrategia. Hitachi. la construcción de una CPU completa (8080.. Los nuevos componentes combinaban funciones de memoria. . INTEL disminuyó desde quince (con el 8080) a tres (con el 8085) la cantidad de componentes necesarios para un µC mínimo. razón por la cual INTEL recurre al multiplexado de las líneas de datos y direcciones del µP. los μPs de 32 bits 386DX y 486DX disponen de 132 y 168 pines respectivamente. externo al μP. El 80186 y el 80188. 16 para el bus de direcciones. mientras que el Pentium básico. a la vez que se conectaban directamente a los buses multiplexados del µP. Como segundas fuentes de del 8085 se encuentran: Siemens. ocupa una pastilla de 273 terminales. también de 16 bits. Pero. una de las bondades del 8085. Aunque este procesador es un producto INTEL originalmente introducido en el año 1977.. Por supuesto un lector perspicaz pudiese alegar: Al estar multiplexado los datos con las direcciones. puertos de E/S y temporizadores. es cierto. usan 68 terminales. En el 8085A se integran las funciones de los circuitos 8224 y 8228. NEC. OKI. uno LSI y otro MSI. ¿No se requiere incluir un latch. el generador de reloj (8224). Si se considera que el 8085A requería 2 líneas para el cristal externo. es fabricado actualmente por varias empresas. necesitándose por lo menos dos circuitos. si. radica en los dispositivos LSI introducidos como periféricos para garantizar la integración del sistema. para separar estas funciones. estos son: el 8155/56 y el 8355/8755.

El circuito integrado µP 8085 contiene un número considerable de componentes digitales interconectados para formar unidades funcionales. Éstas pueden estar .5 SID SOD RST 6. Diagrama funcional del 8085ª En el 8085 están integradas todas las funciones de una unidad de procesamiento central capaz de ejecutar el conjunto de instrucciones del µP. tal como es suministrado por INTEL en la hoja técnica del dispositivo.A15 Bus De Direcciones READY RD WR ALE S0 S1 IO/ M Bus de Control HLDA RESET OUT HOLD RESET IN Bus de Direcciones/Datos Fig. INTA INTR RST 5.5 TRAP RST7. además de un grupo de funciones adicionales.2 ESTRUCTURA FUNCIONAL DEL 8085A Para entender como funciona un µP es necesario conocer los tipos de registros internos del dispositivo y el modo en el cual se realiza la transferencia de datos entre éstos. El conjunto de los registros y el repertorio de instrucciones son atributos de la arquitectura de la máquina. El conocimiento de la función de cada uno y una técnica apropiada de utilización permiten la programación del µP. la selección y asignación de la prioridad de las interrupciones y el control del canal de comunicación serie.3 un diagrama de bloques del µP. y constituyen el modelo de programación por excelencia. Temp. GND +5V Buffer Dir X1 X2 Gen.4.3.Arquitectura y Operación del Microprocesador 8085A 104 4.AD7 Lógica de Control y Tiempo CONTROL ESTADO DMA RESET A0 . Con el propósito de introducir la arquitectura del 8085 y la manera en la cual se organizan las unidades funcionales en un microprocesador real.5 Control de Interrupciones Canal Serie Bus Interno de Datos (8) Acumulador Reg. Flags Registro de Instrucciones (8) Decodificador de Instrucciones y Codificador de Ciclo de Máquina ALU B D H ± (8) (8) (8) C E L (8) (8) (8) Apuntador de Pila Contador de Programa (16) Registro de Dir. tales como: la generación del reloj. Reloj CLK OUT Buffer Dir/Dat AD0 . se reproduce en la figura 4.

tales son: • El conjunto del Registro de Instrucciones. registros y biestables.D. de 16 bits. El µP incorpora un generador interno de reloj.Arquitectura y Operación del Microprocesador 8085A 105 constituidas por algunos elementos digitales o por arreglos complejos de puertas lógicas. • El Banco de Registros de propósito general (B.E. el Contador de Programa (PC). 4. el Decodificador de Instruccio- nes y la lógica de Control y Tiempo. • El Control del Canal de Comunicación Serie. el cual usa un cristal conectado a las entradas X1-X2 para fijar la frecuencia de oscilación. y señales externas generadas por dispositivos externos a la CPU. las entradas de la lógica de control y tiempo son los terminales del cristal de cuarzo. la cual puede ser usada como reloj de componentes externos. La lógica de control utiliza esta base de tiempo maestra o reloj del sistema para generar comandos de sincronismo para toda operación interna y externa realizada por el dispositivo.L) de 8 bits. las salidas de la sección de decodificación de instrucciones y codificación de ciclo de máquina. el Registro Temporal y las Banderas de Estado. a la misma frecuencia del reloj interno. En el diagrama de la figura 4. • La Unidad Aritmética y Lógica (ALU).. la cual conforman la Unidad de Control del microprocesador. éstas permiten a circuitos periféricos modificar el modo normal de funcionamiento del µP. En esta sección también se libera una salida CLK OUT. y el registro de direcciones de memoria (MAR). Las entradas externas a la lógica de control son tres: RESET IN .3. . El Apuntador de Pila (SP). Como se observa en la figura 4.H.3 solo se muestran las los bloques que ejecutan las funciones básicas del dispositivo.1 La unidad de control Toda operación realizada por el 8085 durante la ejecución del programa de instrucciones almacenado en memoria.2. • El control de selección y asignación de prioridad de las interrupciones. READY y HOLD. • Los buffers de datos y datos/direcciones.C. el Acumulador (A). ocurren como respuestas a señales de control generadas por esta sección del microprocesador.

significa que un dispositivo externo notifica que no está listo para transferir datos. de modo que toda transferencia de información desde un periférico a memoria debe usar al 8085 como receptor intermedio. El decodificador de instrucciones transfiere a la lógica de control y tiempo el resultado de la interpretación de la instrucción. y que procede a llevar a tercer estado el bus de direcciones. el periférico desactivada la señal HOLD y el 8085 recupera el control de los buses. Si esta señal es activada a cero durante una operación de acceso a memoria o puerto de E/S.Arquitectura y Operación del Microprocesador 8085A 106 En el caso de RESET IN . el cual identifica la instrucción en ejecución y selecciona el µprograma correspondiente. de manera que solicita al µP que proceda a entrar en un estado de espera hasta cuando pueda transmitir o recibir la información. . La función HOLD es necesaria porque ninguna instrucción del µP permite el intercambio directo de datos entre dispositivos externos. Este modo de operación es usado por circuitos controladores LSI para realizar transferencias de datos a memoria sin intervención del µP. en el registro de instrucciones y en varios bits internos de control. El terminal de entrada READY tiene como función permitir el intercambio de información entre dispositivos periféricos lentos y el microprocesador. si por un tiempo de al menos tres ciclos de reloj se aplica un nivel lógico bajo a este terminal. Este modo de operación es demasiado lento para transmitir cantidades masivas de datos desde un disco o tarjeta de video. El 8085 saldrá del estado de espera cuando READY retorne al nivel lógico alto. La lógica de control genera una salida HLDA para informar al dispositivo externo que acepta la solicitud de HOLD. Una vez culminada la transferencia. La entrada al estado de reset es anunciada al exterior por la activación de la salida RESET OUT. lo cual significa que en su interior reside un µprograma encargado de trasladar la instrucción depositada en el IR a una secuencia de microinstrucciones necesarias para realizar las funciones ordenadas por el programa.4 muestra al registro de instrucciones conectado al decodificador de instrucciones. el bus de datos/direcciones y algunas salidas de control. La entrada restante de control (HOLD) es utilizada por componentes externos para indicar al 8085 que requieren hacer uso exclusivo de los buses del sistema para realizar una operación de acceso directo a la memoria. El 8085 es un dispositivo microprogramado. la lógica de control inicializa el µP cargando cero en el contador de programa. La activación de HOLD (nivel lógico alto) implica una solicitud al CPU para que libere las líneas de datos y direcciones una vez que culmine el ciclo de máquina en desarrollo. El µprograma está almacenado en una memoria de solo lectura y no es accesible al usuario La figura 4.

anunciando que se dispone a realizar una operación de búsqueda del código de operación de la instrucción almacenada en la posición 0000H.4. una red de RESET automático pone a cero el contador de programa. la lógica de control emitirá señales internas destinadas a sincronizar la transferencia de datos entre registros. puertos de E/S y otros periféricos del sistema. Durante el arranque del sistema. Cuando el µP sale del estado de RESET.4.Arquitectura y Operación del Microprocesador 8085A 107 Bus Interno de Datos Registro de Instrucciones Decodificador de Instrucciones y Codificador de Ciclo de Máquina Buffer de Dir/Datos Bus Dir/Datos Lógica de Control y Tiempo Señales Internas de Control E/S externas Fig. S0. RESET OUT y HLDA. RW. considere una operación de búsqueda en memoria. . RD. Para entender las funciones de las seis primeras de éstas. S0=1. la lógica de control y tiempo tiene la responsabilidad de ejecutar la secuencia de microinstrucciones que controla la búsqueda. o entre éstos y la ALU. Las salidas externas del bloque de control son S1. S1=1. Según la naturaleza de la instrucción. CLK OUT. IO/M. son también responsabilidad de a lógica de control. Sección de decodificación y control del μP Sincronizada por el reloj interno. decodificación y ejecución de las líneas de código almacenadas en la memoria. Además. La sincronización de la transferencia de datos por las líneas de interconexión y la interpretación del estado de las entradas a la CPU. la lógica de control genera las señales de estado IO/M=0. ALE. se encarga de generar señales externas dirigidas al control de la memoria.

la UC generará todas las señales internas y externas necesarias para la transferencia entre registros. Para permitir la realización de algunas operaciones con operandos de 16 bits. dato. uso de la ALU. 4. son necesarios sólo tres bits para identificarlos. debido a que es usado por casi todas las instrucciones aritméticas y lógicas. al igual que en la máquina hipotética. Una instrucción corta es procesada con rapidez debido a que el µP debe realizar un acceso único a memoria en busca de la instrucción.2. la lógica de control envía a la memoria un comando RD de lectura indicando que el código de operación debe ser trasladado desde la memoria hasta el buffer de datos a través del bus externo de datos. Si la instrucción en progreso contiene más de un byte. o acceso a memoria o puertos de E/S. . son de propósito general y están disponibles para almacenamiento de datos durante la ejecución del programa. Una vez que la dirección se estabiliza en el bus. A continuación se incrementa en uno el PC para apuntar a la posición de la memoria donde se almacena el siguiente byte de la instrucción o la próxima instrucción a ejecutar. El acumulador (A) es un registro especial de 8 bits asociado a la ALU. y toda operación adicional es realizada dentro de la propia CPU. Simultáneamente la UC emite una señal de control ALE para indicar a lógica externa que el contenido del bus multiplexado corresponde a direcciones.Arquitectura y Operación del Microprocesador 8085A 108 El siguiente paso es transferir desde el contador de programa al buffer de datos/direcciones los 8 bits de menor peso de las direcciones (A0-A7). y de allí al registro de instrucciones para su posterior decodificación. Si la operación fuese de escritura en memoria se hubiese generado un comando de escritura WR. a los cuales se tiene acceso por medio del bus interno de datos. los registros de propósito general pueden ser usados como tres registros pares de 16 bits: BC.D.3 indica que el 8085 tiene un grupo de registros de 8 y 16 bits.L). y HL. El 8085 posee instrucciones que hacen referencia a registros pares. Los seis registros restantes (B. también de 8 bits. En este momento se inicia la ejecución propiamente dicha. de modo que las instrucciones de transferencia entre registros y las aritméticas (exceptuando las de suma y resta inmediata) son de un byte. mientras que el byte de orden alto del PC (A8-A15) se carga en el buffer de direcciones.2 Los registros internos La figura 4.E. cargará el dato de 16 bits especificado por el operando de la instrucción en el registro par DE. Por ejemplo: LXI D. De acuerdo con el tipo de instrucción.H. la UC ordenará uno o dos accesos adicionales a la memoria hasta tanto toda la información relacionada con la instrucción sea transferida al interior del µP. El uso adecuado de los registros internos resulta en la escritura de programas eficientes y de rápida ejecución. Siete de estos registros son direccionables y están a la disposición de programador. Al existir 7 registros de 8 bits accesibles por el programador.C. DE.

el cual es un registro de 16 bits que mantiene la dirección de la próxima instrucción a ejecutar. los registros de propósito general. el PC es incrementando automáticamente en 1 para apuntar a la siguiente posición de memoria. por ejemplo: LDAX D.5 indica que existen cuatro fuentes posibles para cargar una dirección específica en el registro de direcciones de memoria (MAR). La dirección de la base de la pila se fija en el inicio del programa. EL generador por excelencia de direcciones del μP es el contador de programa. otro registro de 16 bits. 4. o la dirección de búsqueda del 2do o 3er byte de una instrucción multibyte en proceso. Cuando se ejecuta una instrucción que haga referencia a la pila. y en la cual se pueden almacenar datos en forma temporal.Arquitectura y Operación del Microprocesador 8085A 109 Una particularidad del arreglo de registros programables es que cuando se tratan como registros pares. Estas son: el PC. el cual es de 16 bits. o decre- . pueden almacenar la dirección de una posición de memoria a la cual se puede transferir. o desde la cual se pueden obtener datos. Bus interno de Datos W B D H Z C E L MAR PC SP Buffer Direcciones Buffer datos/ Direcciones A8-A15 AD0-AD7 Fig. el apuntador de pila SP y dos registros W y Z de 8 bits no accesibles por el programador. representa la dirección del tope de un bloque de memoria con estructura LIFO manejado por programa. El contenido del SP. recuperándolos oportunamente. o al concluir una búsqueda en memoria. Registros que pueden alterar el contenido de registro de direcciones de memoria. ésta debe ser cargada en el registro par por el programa. Al final de la ejecución de una instrucción. La utilidad de la zona de la pila es obvia si se considera que debido al número reducido de registros del microprocesador la capacidad de almacenamiento interno de la CPU puede agotarse rápidamente. Instrucciones subsiguientes que hacen referencia a memoria utilizan esta información. La figura 4. Durante la ejecución de un programa determinado los registros ocupados pueden ser liberados y los datos antiguos preservados usando la pila como área de almacenamiento. transfiere al acumulador el contenido de la posición de memoria cuya dirección especifica el contenido del registro par DE. el SP es incrementado. Cuando el arreglo de registros de propósito general actúa como fuente de una dirección.5.

Banderas ALU Fig. el registro par WZ contiene la dirección de salto. y rotación del acumulador hacia la derecha o izquierda. tal como JMP dirección. Concluida la fase de búsqueda. La unidad aritmética lógica. y lo interpreta. el μP busca en memoria el primer byte correspondiente al código de operación de la instrucción. el contenido de WZ se transfiere al registro de direcciones de memoria. se vuelve a incrementar el PC en la búsqueda del tercer byte. de 5 bits. La figura 4. OR. el manejo de subrutinas como técnica de programación. durante la ejecución de una instrucción de tres bytes. donde la ALU deposita información vinculada con el resultado de una operación aritmética o lógica. Las condiciones pueden ser probadas por programa. 4. se incrementa el PC y se busca el segundo byte de la instrucción y se deposita en Z. y NOT. Durante la ejecución de la instrucción. W y Z. El resultado de cualquier operación siempre se deposita en el acumulador. OR Exclusivo. Se observa en la figura 4.Temp. 4.3 La unidad aritmética y lógica La ALU ejecuta operaciones aritméticas o lógicas con números binarios de 8 bits. como se explicará más adelante. lo traslada al IR.5 se observan dos registros de 8 bits. de uso exclusivo por la unidad de control del μP para el almacenamiento intermedio de datos o direcciones durante la ejecución de una instrucción. el cual se almacena en W. y el contenido del PC es sustituido por WZ+1. El SP también permite.6. Como ejemplo. destruyendo el contenido anterior del registro. uno estará almacenado en el acumulador y el otro en un registro de propósito general. A Reg. por la unidad de control.7 Registro de condiciones de estado del 8085A . En la figura 4.2. AND.6 el Registro de Estados o Banderas. para apuntar a la próxima posición de memoria.Arquitectura y Operación del Microprocesador 8085A 110 mentado. 4. S Z AC P CY Fig.6 presenta a la unidad aritmética lógica del 8085 y sus registros de soporte. La ALU puede realizar las siguientes operaciones aritméticas y lógicas: Suma y resta binaria. Si la función se realiza sobre dos operandos (puede ser sobre un operando).

Si es impar. • El bit de Signo (S) se activa si el bit más significativo del resultado almacenado en A. Dependiendo del tipo de operación a realizar con el dispositivo externo. Las líneas internas de interconexión están separadas de los buses externos por medio de dos buffers de almacenamiento de 8 bits. Al final del ciclo de reloj. permitiendo que alguna lógica externa retenga el estado de las ocho líneas de menor peso de la dirección. Estos se denominan: buffer de direcciones y buffer de datos/direcciones. En estos casos se permiten números entre -128 a + 127. cuyas salidas son de tres estados. Si no ocurre desborde. es 1. el cual debe estar habilitado en modo de salida. Debido a que el bus interno es de 8 bits. el µP transfiere el byte alto del registro de direcciones de memoria al buffer de direcciones y el orden bajo del mismo registro se carga en el buffer de datos/direcciones. la unidad de control lleva a tercer estado las salidas del buffer de datos/direcciones. Durante una operación de acceso a memoria o puerto de E/S. 4. el µP debe usar el bus de direcciones para distinguir el dispositivo con el cual desea comunicarse. Es útil cuando se realizan operaciones BCD. Si el resultado es distinto de cero. como se expuso en párrafos anteriores. es par. lo cual significa que toda transferencia de información en el interior del dispositivo se realiza a través del bus interno de datos de 8 bits. .Arquitectura y Operación del Microprocesador 8085A 111 • La bandera de Acarreo (CY) es activada (1 lógico) cuando el resultado de una operación aritmética produce un desborde del bit 7 del acumulador. el µP debe realizar dos transferencias internas para emitir los 16 bits de la dirección. P = 0. CY = 0. La dirección permanece estable sobre el bus por un tiempo equivalente a un ciclo de reloj. entonces Z = 0. • La condición de Acarreo Auxiliar (AC) indica con un nivel alto el desborde desde el bit 3 del acumulador. Es puesta por instrucciones que usan el bit 7 del acumulador como bit de signo.2. en otras palabras CY =1 cuando el resultado no puede ser expresado por 8 bits. Para cargar el bus externo con una dirección. si el resultado de operaciones lógicas o aritméticas es cero. las salidas del buffer permanecerán flotantes para que el dato en el bus externo sea transferido al interior del µP durante una operación de lectura. • El bit de Paridad (P) va a 1 si número de bits en 1 del registro acumulador. o abandonarán el tercer estado para que la CPU transmita el dato hacia el exterior durante una operación de escritura.4 El bus interno de datos El 8085A es un µP con estructura de bus único. • La bandera de Cero (Z) es 1.

Funciones auxiliares integradas en el 8085 En la próximas dos páginas se presenta una relación completa de la definición funcional de los terminales del microprocesador 8085A. Se activa durante el primer ciclo de reloj de un ciclo de máquina y permite usar un registro de 8 bits externo al procesador para memorizar la parte baja del bus de direcciones. RESET OUT Salida que indica que el procesador está siendo inicializado. Los buses de datos y direcciones y las líneas de control permanecen en tercer estado durante el proceso de RESET. Es una salida que indica si el contenido del bus AD0-AD7 corresponde a direcciones o datos. en la figura 4. Entrada que inicializa el contador de programa y los flip flops de habilitación de interrupción y HLDA.Arquitectura y Operación del Microprocesador 8085A 112 Finalmente. restablecer los demás componentes del sistema. Muchas de estas señales son conocidas. otras adquirirán sentido a medida que el estudiante progrese en la lectura de este trabajo. incluyendo el de banderas. Bus de datos/direcciones multiplexado. Estos tópicos serán discutidos con detalle en capítulos próximos. pueden ser alterados por RESET. Permanecen en tercer estado durante el proceso de RESET o en los modos HOLD y HALT. ambos conectados al bus interno de datos del 8085.8 se muestran el control de interrupciones y el canal de comunicación series. El bus de datos se presenta durante el 2do y 3er ciclo de reloj. Nunca está en tercer estado. A8-A15 AD0-AD7 ALE . Los 8 bits más significativos de las direcciones de memoria o de dispositivos de E/S. Los 8 bits menos significativos de las direcciones de memoria o dispositivos de E/S aparecen en el bus durante el primer estado un ciclo de máquina. 4. DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8085 VCC VSS X1 -X2 CLK OUT RESET IN +5V Tierra Terminales de entrada para un cristal de cuarzo o una red LC o RC para activar el reloj interno del microprocesador Salida de la señal de reloj del μP para usar como reloj del sistema. Fig. Los contenidos de los registros internos del procesador. puede utilizarse para Bus de direcciones. La frecuencia de CLK es la mitad de la de la señal en X1 X2.8.

Es la interrupción de más alta prioridad. HLDA vuelve a nivel bajo una vez que la solicitud de HOLD es removida. RD . Entrada de datos en serie. Reconocimiento de HOLD. AD0-AD7. Si presenta nivel bajo. Permanece en tercer estado durante el proceso de RESET o en los modos HOLD y HALT. Un nivel bajo en RD indica que el μP desea leer la memoria o dispositivo de E/S seleccionado. poniendo en estado de alta impedancia las siguientes líneas: A8-A15. para activar el circuito que genera la interrupción. Si tiene nivel lógico alto durante un ciclo de lectura o escritura. 4.S1-IO/M RD WR READY HOLD Son salidas que indican si el ciclo de máquina 1 en progreso corresponde a: Búsqueda del código de operación. y que el bus de datos está listo para la transferencia de información. y que el bus de datos está listo para la transferencia de información. el procesador esperará un número entero de ciclos de reloj para que READY vaya a nivel alto y completar el ciclo de lectura o escritura. WR . indica que la memoria o dispositivo de E/S está listo para recibir o transferir datos. Señal de lectura. esta salida se usa. Un nivel lógico bajo en este terminal indica que el contenido del bus de datos va a ser escrito en la memoria o dispositivo de E/S seleccionado. Entrada de interrupción no enmascarable. Entrada que indica que otro procesador o controlador solicita el uso de los buses de direcciones y datos. Tipos de ciclos de máquina y señales de estado IO/M 0 0 1 1 0 1 Z Z Z S1 0 1 0 1 1 1 0 X X S0 1 0 1 0 1 1 0 X X ESTADO Escritura en memoria Lectura de memoria Escritura a puerto de E/S Lectura de puerto de E/S Búsqueda de OP Reconocimiento de interrupción HALT HOLD RESET 1 Ver tabla 4. Señal de escritura. Reconocimiento de interrupción. reconocimiento de interrupción o estado HALT. HLDA INTA TRAP SID SOD Tabla. e IO / M . en lugar de RD. lectura en memoria o en puerto de E/S. Salida que indica que el μP ha recibido una petición de HOLD y que los buses entrarán en tercer estado. Permanece en tercer estado durante el proceso de RESET o en los modos HOLD y HALT.Arquitectura y Operación del Microprocesador 8085A 113 S0. escritura en memoria o en puerto de E/S. el estado del bit 7 del acumulador es cargado en esta salida. . Los datos en la entrada SID son cargados en el bit 7 del acumulador se ejecuta una instrucción RIM. Usando la instrucción SIM. Se utiliza cuando el sistema se comunica con periféricos lentos cuyos tiempos de acceso sean superiores al periodo del dispositivo microprocesador. Después que una solicitud de interrupción ha sido aceptada. Salida de datos en serie.1.1. el CPU abandona el uso de estos buses una vez finalizado el ciclo de máquina en progreso.

RS ≤ 75 Ω L Ce Ci Red LC de resonancia paralela f = 1 2π L (C e + C i ) Con Ce ≥ 2Ci para un Δfmin ≈ 10 % 20 pf 10 KΩ Ci Red RC de resonancia paralela f = 3 Mhz Fig.1 se trató al µP imaginario como una máquina de estado.Arquitectura y Operación del Microprocesador 8085A 114 4. En los casos donde el µP no requiera realizar tareas que involucren medidas o control de tiempo puede recurrirse a una red RC oscilando a 3 Mhz.9. una red RC. . Circuitos para fijar la frecuencia del reloj. En cualquier caso el valor de la frecuencia de oscilación interna debe estar comprendido entre 1 MHz y 3. debe aplicarse a las entrada X1-X2 un cristal de cuarzo. Toda operación realizada por el 8085A durante el procesamiento de una determinada instrucción esta sincronizada por el reloj maestro del sistema. por ser fundamental para comprender la dinámica del proceso de búsqueda y ejecución de una instrucción.3 CONSIDERACIONES DE TIEMPO PARA EL 8085A En la sección 3. el cual puede ser generado en el interior del dispositivo o suministrado por una fuente externa. En este último caso. el fabricante no recomienda otro valor de frecuencia. En el manual del usuario del 8085A se encuentra abundante información sobre aspectos relativos a la sincronización de las señales del 8085 y sobre el número de ciclos de reloj necesarios para procesar cada instrucción. 4. Tal discusión reveló aspectos de interés sobre el modo como la CPU ejecuta las instrucciones y el tiempo invertido en ejecutar cada una. el autor estima que una guía sobre el funcionamiento de un µP no puede soslayar este tópico. CS ≤ 7 pf.9 ilustra el modo de conexión para cada una de las posibilidades de uso del generador interno. o un circuito sintonizado LC. la tolerancia de la frecuencia será de 10 %. No obstante. Con el uso de un cristal de cuarzo se obtiene precisión y una gran estabilidad del valor de la frecuencia del reloj. La figura 4. la cual puede considerarse apropiada para algunas aplicaciones. Para usar la opción de reloj interno. la cual soporta hasta 5 MHz. a menos que se use la versión 8085A-2. El oscilador LC funciona en forma adecuada para frecuencias hasta 5 MHz. Si se elige está opción.125 MHZ. Características del cristal f = 2fclk CL ≤ 30 pf.

a menos que el μP sea forzado a entrar.1 El ciclo de instrucción Al igual que el µP del capítulo anterior. El microprocesador buscará la primera instrucción en memoria y la ejecutará. procesando todo el programa hasta su finalización. tales como las interrupciones o la petición de operación en modo HOLD. cuando se aplica potencia al procesador.10. Estados y ciclos de máquina del microprocesador. 4. necesitándose de 3 a 6 estados para completar un ciclo de máquina. esto se logra porque el sistema está provisto de una red para autoreset de la CPU. Existen otros métodos para modificar el proceso de ejecución normal de un programa. Los ciclos de máquina de posible aparición durante la ejecución de una instrucción son: • • • • • • Búsqueda del código de operación Lectura de memoria Escritura de memoria. En la figura 4. en un estado de parada (HALT).3. . Cada paso de esta secuencia comprende un estado (Ti).Arquitectura y Operación del Microprocesador 8085A 101 4. Cada uno de estos accesos a dispositivos externos a la CPU constituyen un ciclo de máquina (Mi). Un estado corresponde a un ciclo del reloj del sistema. Este modo de operación se mantiene. Lectura de puerto de E/S.10 se muestra un ciclo de instrucción de cuatro ciclos de máquina. éste inicia la ejecución de las instrucciones en la posición 0000H de la memoria. los cuales se realizan internamente por medio de una secuencia de microinstrucciones almacenadas en ROM. por una instrucción HLT. Escritura en puerto de E/S Reconocimiento de interrupción. M1 Estado CLK M2 M3 M4 T1 T2 T3 T4 T1 T2 T3 T1 T2 T3 T1 T2 T3 Ciclo de Máquina Ciclo de Instrucción Fig. El tiempo necesario para que el µP busque y ejecute una instrucción representa un ciclo de instrucción. el 8085A debe realizar de 1 a 5 operaciones de lectura/escritura a memoria o puerto de E/S. Para completar la ejecución de una instrucción.

Para ilustrar la secuencia de operaciones necesarias para la ejecución de una instrucción. excepto el ciclo de búsqueda del código de operación. requieren un ciclo de máquina único para obtener el OC de memoria y completar su ejecución.Arquitectura y Operación del Microprocesador 8085A 102 • Modo de bus inactivo. Tabla. como INX rp. En cualquier caso. la cual produce que el contenido del registro par HL se incremente en 1. La tabla 4. mientras que DAD rp. considere INX H. Algunas instrucciones de un byte. se procesa durante tres ciclos de máquina. son utilizados por el µP para realizar operaciones internas necesarias para completar la ejecución de la instrucción. 4. el microprocesador asigna los estados de las señales IO/M. El contenido de IR (21H) corresponde al código de operación de la última instrucción ejecutada. En la figura 4. también de un byte. ninguna instrucción del 8085A requiere más de cinco ciclos de máquina. En cada ciclo se invierten tres estados. . SEÑALES DE ESTADO SEÑALES DE CONTROL IO/M S1 S0 CICLO DE MÁQUINA RD WR INTA 0 0 0 1 1 1 0 1 Z 1 0 1 0 1 1 1 1 0 1 1 0 1 0 1 0 1 0 Búsqueda del código de operación Escritura en memoria Lectura en memoria Escritura a puerto de E/S Lectura de puerto de E/S Reconocimiento de interrupción Bus inactivo DAD RST/TRAP HALT 0 1 0 1 0 1 1 1 Z 1 0 1 0 1 1 1 1 Z 1 1 1 1 1 0 1 1 1 Durante el ciclo de máquina de bus inactivo no se realizan operaciones con memoria o puerto de E/S. el dato de 16 bits 20FFH. El número de ciclos de máquina necesarios para completar la ejecución normal de una instrucción depende del total de operaciones de lectura o escritura que se realice a la memoria o dispositivo de E/S y de la complejidad de la instrucción.11 se observa el estado de los registros del µP antes de ejecutar la instrucción. La fase de búsqueda del código que identifica a toda instrucción se realiza durante el primer ciclo de máquina M1. la dirección de salto y culminar la ejecución. S1. Ciclos de máquina del 8085A. En este último caso.2.20FFH. para informar a dispositivos periféricos el tipo de ciclo de máquina que se inicia. ésta exige tres lecturas de la memoria o ciclos de máquina para obtener el código de operación. Considerando las instrucciones multybyte. En el transcurso del primer estado cualquier ciclo de máquina. S0. los ciclos M2 y M3. usada para cargar en HL. LXI H.2 muestra el estado de las señales de estado y control para cada tipo de ciclo de máquina. el cual utiliza cuatro o seis ciclos de reloj. Este tiempo es usado para operaciones internas con los registros y la ALU. por ejemplo JMP dirección. ambos del tipo de bus inactivo.

que una vez procesada la instrucción aritmética.12 Estado interno del CPU después de la ejecución de INX H. el cual simula en ambiente WINDOWS la operación de un microcomputador basado en el µP8085. Esta es una herramienta de gran valor didáctico y práctico. 4.Arquitectura y Operación del Microprocesador 8085A 103 Fig.11.12. de la instrucción INX rp. Fig. pero nuestro interés actual se centra en los detalles de la secuencia de operaciones internas que conducen a la ejecución de una instrucción. 4. el registro par contiene el valor 2100H y el registro IR mantiene el código de operación. en la figura 4. Las figuras mostradas son una copia de la salida del programa MICRO 85. .23H. Registros del CPU antes de ejecutar la instrucción INX H Observe.

RESET RESET TR RESET T1 HALT HALT T2 READY READY READY HOLD· INTVAL TW HOLD BITHLDA = 1 THALT INTVAL BITHALT= 0 HOLD = 1 SI BITHLDA = 1 no M1 CC=6 SI BITINTA = 1 BITINTE = 0 T3 T4 CC=4 HOLD = 1 no BITHLDA = 1 T6 BITHLDA = 1 SI T5 no no ÚLTIMO CICLO SI HOLD THOLD HOLD BITHLDA = 0 no INT.13 Diagrama de transición de estados del µP 8085A Para distinguir los modos de operación del µP.13 considerando sólo aquellos sucesos que modifican la transición normal de la ejecución entre los estados T1 y T6.3.13 muestra la sucesión de eventos por los cuales transita el 8085A durante el desarrollo de un ciclo de máquina. Debe recordarse que durante un ciclo de máquina el µP pasa por tres estados. .2 Secuencia de transición de estados El diagrama de la figura 4. 4. a menos que se trate del ciclo de búsqueda. el cual tiene una duración de cuatro o seis estados. VÁLIDA SI BITINTA = 1 BITINTE = 0 HALT = 1 SI no Fig. se analiza el diagrama de la figura 4.Arquitectura y Operación del Microprocesador 8085A 104 4.

si está en 1 el 8085 entra en un estado THOLD en el próximo pulso de reloj. atenderá la petición externa y retornará a THALT cuando HOLD vuelva cero. si el resultado de la prueba del BITHLDA indica un nivel bajo y el ciclo en progreso es el último o único ciclo de máquina de la instrucción. Si no las hay. Si está en nivel lógico alto. se inicia un ciclo de máquina de reconocimiento de interrupción. la prueba de la línea HOLD se realiza. si la entrada HOLD está en 1. el µP verifica si hay interrupciones pendientes. inicia en el estado T1 el ciclo de máquina M1 de búsqueda del código de operación. el 8085A entrará en un estado de espera TW. y se desactivan las interrupciones poniendo a cero el BITINTE de habilitación de interrupciones. Si por el contrario READY está en nivel bajo.13 indica que el µP entrará en un estado de parada (HALT).Arquitectura y Operación del Microprocesador 8085A 105 Cuando el µP sale del estado de reset. el µP transitará hacia T3 y luego a T4. En T1 prueba un bit interno que. IO / M. Una vez ejecutada la instrucción. señalando que finalizó la operación de DMA. en caso que la instrucción tenga más de uno. o de T4 si M1 es de 4 estados. donde se mantendrá hasta cuando READY vuelva a nivel alto. En T2 se inspecciona el estado de la entrada READY. el 8085A podrá salir del estado THALT e iniciar la ejecución de una nueva instrucción. sólo un comando de RESET permitirá que el µP abandone . En ausencia de solicitud de interrupción. Durante el modo de operación HALT. o del siguiente ciclo. cuando está en uno. Si este es el caso. el diagrama de la figura 4. se carga uno en el bit de reconocimiento de interrupción BITINTA. en cuyo caso finaliza en T3. el 8085 se traslada estado T1 del ciclo de búsqueda del código de operación de la siguiente instrucción. El µP se trasladará al estado THOLD. procederá al estado T1 del ciclo M1 de la próxima instrucción. porque el ciclo en desarrollo es M1.13. Si se activa una interrupción válida. indica que última instrucción ejecutada fue HLT. En el estado T4 el µP captura el estado de la línea HOLD y pone a 1 un bit interno (BITHLDA). Después de T6. Si existen interrupciones diferidas. Esto también ocurre si el ciclo en desarrollo no es de búsqueda del código de operación. se examina el bit de estado HLDA. En el siguiente pulso de reloj. Observe en el diagrama de la figura 4. El 8085A puede abandonar temporalmente THALT cuando la línea HOLD sea puesta en alto por un dispositivo externo en solicitud de acceso directo a memoria (DMA). Solo por la ocurrencia de un evento externo. Si HOLD es cero el ciclo de máquina se completa con los estados T5 y T6. después del arranque del sistema. el 8085 permanece inactivo y los terminales AD0-AD7. RD y WR se mantienen flotantes. mientras el reloj CLK =1 durante los estados T2 o TW. A8-A15. instante en el cual procederá hasta los estados T3 y T4. En este análisis se considera que M1 es el único ciclo de máquina y consta de seis estados. el µP deshabilitará el sistema de interrupciones cargando cero en el BITINTE y transitará hacia el estado T1del ciclo M1 de la próxima instrucción. cuando el µP sale del estado T6 y no existen solicitudes de interrupción. que si el ciclo M1 consta de 4 estados.

Se supone que la instrucción INX H. el primer ciclo M1 constará de cuatro o seis estados y los subsiguientes de sólo tres.13. realizadas por el 8085A durante cada estado. TW. 4.14. a continuación se detallan todas las operaciones. cuyo ciclo de instrucción está constituido por un ciclo de máquina de seis estados. ni solicitudes de interrupción. de un byte. tanto externas como internas. Si la búsqueda o la ejecución de la instrucción requieren más de una acceso a la memoria. se ejecuta inmediatamente después que el µP sale del estado de RESET y que todo ciclo de máquina Mi se inicia en el estado T1.Arquitectura y Operación del Microprocesador 8085A 106 THALT. THOLD. éste se trasladará en forma libre desde el estado T1 hasta completar la ejecución de la instrucción en el estado T4 o T6. Retomando el caso de la instrucción INX H. más que detallar los sucesos que ocurren durante cada estado por el cual pasa la CPU. si se trata de una instrucción con un ciclo de máquina. Tal situación la describe el diagrama de transición de la figura 4. entrada en el modo de operación HOLD o interrumpe al µP. . Con el análisis previo. RESET RESET TR RESET T1 T2 T3 T4 T6 T5 Fig. se pretende mostrar los modos de operación del microprocesador 8085A. Debe quedar claro que si la última instrucción ejecutada no fue HLT y si además ningún periférico: solicita estados de espera. En este caso el sistema será reiniciado en TR y procederá a ejecutar la instrucción en la dirección 0000H de la memoria. cuando la orden de RESET sea levantada. basado en el diagrama de estados de la figura 4.14 Diagrama de transición de estados del µP 8085A sin considerar los estados THALT.

IO / M =0. La entrada HOLD es examinada y si está en nivel alto se carga uno en el BITHLDA. y si está en uno el BITHLDA es cargado con uno. para informar a dispositivos externos que el contenido del bus AD0-AD7 corresponde a los 8 bits de orden bajo de la dirección. transfiere el contenido del contador de programa al buffer de datos/direcciones y al buffer de direcciones. si está en uno el µP se traslada al estado THOLD en el próximo pulso de reloj. RD pasa a nivel alto. Internas: Examina el flip flop de estado HALT. Durante T4 de instrucciones de 6T. se examina el BITHLDA. T5-6 Externas: Ninguna Internas: El registro HL es incrementado. el 8085A genera la señal ALE. Se detecta el estado del BITHLDA. El estado de las entrada READY es capturado en el flanco de subida de T2. La información de las operaciones externas realizadas en cada estado del ciclo de máquina M1 durante el procesamiento de la instrucción INX H. Si el ciclo de búsqueda de la instrucción en ejecución tuviese cuatro estados. S0=1 y S1=1. Internas El contador de programa es incrementado. se muestra como un diagrama de tiempo en la figura 4.15. se activa a uno la salida HLDA y el µP entra en un estado THOLD. . iniciaría un nuevo ciclo de máquina en T1. la entrada HOLD es muestreada. Internas: El código de operación es pasado al decodificador de instrucciones. Simultáneamente. Para indicar a la memoria la dirección de la posición donde se encuentra la instrucción. si es bajo se introduce un estado de espera. activa en alto. En este punto el µP sabe que en el próximo pulso debe transitar hacia el estado T5 por tratarse de la instrucción INX H. el µP identifica el ciclo de máquina en progreso emitiendo las señales.Arquitectura y Operación del Microprocesador 8085A 107 T1 Externas: Al inicio de T1. T2 Externas: El µP activa la señal RD de lectura y coloca en tercer estado las salidas del buffer de datos/direcciones para permitir que el dispositivo de memoria transfiera el código de operación de la instrucción INX H. T4 Externas: Ninguna Internas: El código de operación es interpretado. Durante T4 de instrucciones de 4T. T3 Externas: El código de operación de la instrucción es cargado en el registro de instrucciones del µP. al salir de T4. si es uno los buses pasan a tercer estado.

INX. DCX. Si un periférico de E/S o un circuito de memoria son lentos comparados con los tiempos estipulados para que el 8085A realice una operación de lectura o escritura. El 8085A requiere seis estados para completar la ejecución de la instrucción INX rp. Las instrucciones en las cuales se invierte 6 estados durante el ciclo de búsqueda son: CALL. En realidad esta información se refiere tiempo que corresponde a la ejecución de las instrucciones de cuatro estados. como indica la figura 4. al final del estado T4 la transición ocurre hacia el estado T1 del ciclo de máquina siguiente. 4x320 ns = 1.15 Ciclo de instrucción (Ciclo de máquina de búsqueda ) para la instrucción INX H (OC=23H). Esto significa que para realizar la operación de incrementar cualquiera de los registros pares.92 µs. opera a esta velocidad. Si la frecuencia de la fundamental del cristal de cuarzo externo es 6. En la mayoría de las instrucciones del 8085.14. 4.3 El estado de espera. el 8085A-2 tiene un ciclo de instrucción de 0. operando a 5 MHz. También una versión CMOS de OKI semiconductor liberada en 1998 y con código MSM80C85AHRS.25 MHz.3 µs. SPHL. Una versión más rápida. cada estado interno tendrá una duración de 2000/6.25 ns o 320 ns. La hoja técnica del µP señala un ciclo de instrucción de 1.76 µs. La función de cada una se describirá oportunamente.8 µs. el dispositivo externo puede optar por solicitar al µP que pase a un estado de espera por un número entero de periodos de reloj. S 0 = 1 PCH PCL A8-A15 AD0-AD7 ALE Indeterminado 23H RD Fig. y RET condicional. PUSH. S 1 = 1.16. 4. el ciclo de búsqueda tiene cuatro estados.S0 IO / M IO / M = 0. Existen instrucciones de 18 estados. CALL condicional.Arquitectura y Operación del Microprocesador 8085A 108 M1 SEÑAL T1 T2 T3 T4 T5 T6 M1 T1 CLK S1.3.28 µs. el 8085A invierte un tiempo de 6 estados x 320 ns/estados = 1. . en cuya ejecución se invierte un tiempo de 5. de modo que como indica el diagrama de figura 4. PCHL.

En su lugar.16 Diagrama de transición de estados del µP 8085A considerando el estado TW.. Internas Se muestrea la entrada READY en el flanco de subida del estado TW. al estar la entrada READY activada en nivel bajo. Las actividades realizadas por el µP durante el estado TW son las siguientes: T1.17. y control mantienen los niveles existentes durante T2. TW Externas: Las líneas de direcciones.. T2. la transición ocurre hacia un estado de espera... 4. excepto que a la salida del estado T2 el µP no pasa a T3. T6 T5 En el caso de la instrucción INX H.. T5-6 :..Arquitectura y Operación del Microprocesador 8085A 109 RESET RESET TR RESET T1 READY READY T2 TW READY T3 T4 Fig. T4: .. . datos. T3: . El diagrama de tiempos de la ejecución de la instrucción INX H con estado de espera es el de la figura 4.. si se mantiene en nivel bajo se introduce otro estado de espera. la entrada al estado TW no modifica ninguna de las operaciones externas o internas realizadas durante el desarrollo del ciclo de máquina... . .

después que la dirección está estabilizada en las líneas de direcciones. Si la memoria tiene un tiempo de acceso mayor que tAD. Fig. S 1 = 1. En la figura 4. El tiempo tAD es el lapso del cual dispone un dispositivo externo para cargar un dato válido en el bus de datos.18 Ciclo lectura en memoria.S0 IO / M IO / M = 0. El fabricante especifica un valor de tAD = 575 ns para un cristal de 6. 4.Arquitectura y Operación del Microprocesador 8085A 110 SEÑAL T1 T2 M1 T3 M1 T4 T5 T6 T1 CLK S1.17 Ciclo de instrucción (Ciclo de máquina de búsqueda) para INX H (OC=23H) con estado de espera. 4. especificándose el tiempo tAD (A0-15 valid to valid data in). deberá solicitar al µP que . S 0 = 1 PCH PCL A8-A15 AD0-AD7 ALE Indeterminado 23H RD READY Fig. El estado de espera puede ser solicitado por dispositivos de memoria con tiempo de acceso tacc mayor que el tiempo especificado para que el 8085A lea un dato válido. después que el 8085A presenta una dirección válida en las líneas de direcciones.18 se muestra un ciclo de lectura de memoria.25 MHz.

y S1 . Estos modos de operación son de gran utilidad en la fase de desarrollo de un programa. El funcionamiento del circuito de paso simple se entiende mejor si se examina el diagrama de tiempos de la figura 4. hasta cuando se reciba un comando PS (CLKU2B) de paso simple. el µP examina la línea READY y en siguiente pulso de reloj entrará en un estado de espera TW. procesa la primera instrucción del programa hasta el estado T2 del ciclo de máquina M1 de búsqueda del código de operación. IO / M estará en nivel lógico cero.T-225 ns. se carga uno en U2A y la entrada READY del 8085 conmutará a nivel lógico bajo. también generada durante el estado T1. donde N es el número de estados de espera. . Por cada estado de espera. es posible utilizarlo para detener el programa cada vez que se ejecute una instrucción o un ciclo de máquina. No obstante. Considere el inicio de la ejecución de un programa después de haber reiniciado el µP. Aunque el concepto de estado de espera fue originalmente introducido para sincronizar la transferencia de datos entre el µP y memorias o periféricos de velocidad baja. 4.4 El modo de operación paso a paso Debido a que el microprocesador 8085A debe operar con un reloj interno con una frecuencia de al menos 500 KHz.19 permite llevar a la práctica el modo de operación de ejecución de instrucciones por pasos. Durante el flanco de subida del ciclo T2. a la frecuencia especificada. Durante T1 el µP identifica el ciclo en progreso emitiendo las señales de estado IO / M. este será ejecutado instrucción por instrucción. El µP cesará toda actividad por la duración de N pulsos de reloj. si utilizando lógica externa se introducen n estados de espera durante el ciclo de búsqueda del código de operación de cada instrucción del programa. Una vez que el 8085A sale del estado de RESET. El valor de tAD para cualquier frecuencia del cristal dentro del rango válido está dado por la expresión (2. debiéndose pulsar el interruptor paso de la figura 4. El circuito mostrado en la figura 4. En el flanco descendente de la señal ALE. mientras que S0 y S1 estarán en alto.20. de modo que la salida de la puerta 74LS11 pasará a nivel alto.18 para procesar la instrucción siguiente.Arquitectura y Operación del Microprocesador 8085A 111 agregue uno o más estados de espera al ciclo de máquina en progreso. el tiempo tAD tendrá un incremento efectivo de 320 ns. S0 .3. no es posible ejecutar el programa suministrándole pulsos de reloj a una cadencia lo suficientemente lenta como desearía un diseñador en la fase de depuración de un programa. El objetivo es detener la ejecución de un programa cada vez que se ejecuta una instrucción. Por tratarse del ciclo de búsqueda.5+N).

4. . Circuito para paso simple.Arquitectura y Operación del Microprocesador 8085A 126 Fig.19.

ocasionando que la entrada READY regrese a uno. Para instrucciones de más de un byte. repitiéndose el proceso descrito hasta la ejecución de la última instrucción del programa en proceso.20 Ejecución de una instrucción de un ciclo de máquina y cuatro estados usando el modo de paso simple. Durante el ciclo de máquina M1. Considere la figura 4. En la transición positiva de PS. donde se presentan los estados y ciclos de máquina necesarios para ejecutar la instrucción STA dirección. el microprocesador interpreta el código de operación de la instrucción y detecta que debe realizar otro acceso a la memoria en búsqueda de la dirección a la cual debe transferirse el contenido del registro acumulador. . Para procesar esta instrucción. La ejecución de STA dirección causa que los ocho bits almacenados en el acumulador sean copiados en la posición de memoria especificada por el operando dirección. el biestable U2B forzará un cero en U2A. el 8085A debe realizar al menos un ciclo de máquina adicional al de búsqueda para obtener todos los bytes de la instrucción y completar la ejecución. 4. El µP realizará la transición hacia los estados T3 y T4 de M1 y hacia los estados T1 y T2 de la siguiente instrucción.3. 4.Arquitectura y Operación del Microprocesador 8085A 127 Fig. el 8085A deben obtener tres bytes desde la memoria del sistema: el código de operación y los dos bytes que identifican la dirección a la cual se debe realizar la transferencia.21.5 Ciclos de lectura y escritura en memoria y puertos de E/S.

Como resultado. El µP invierte cuatro ciclos de máquinas y un total de trece estados en procesar STA dirección. son necesarios para obtener el operando dirección de STA. En el repertorio de instrucciones del 8085A existen sólo dos instrucciones para comunicación con puertos: IN puerto y OUT puerto. Los ciclos de máquina de lectura o escritura pueden ser de acceso a memoria o a un puerto de E/S. Fig. la información en el registro A es transferida al dispositivo de salida con la dirección especificada por puerto. mientras que en las dieciséis líneas de direcciones se duplica el número de ocho bits del operando puerto. 4. Los ciclos de máquina M2 y M3. 4. mientras que durante M4 se escribe a memoria el byte en el acumulador. ambos del tipo de lectura en memoria. carga el contenido del acumulador en el bus de datos.21 Ciclos de instrucción de STA dirección.Arquitectura y Operación del Microprocesador 8085A 128 Fig.22 Ciclo de instrucción para OUT 01H (OC=32H). En la . La ejecución de la instrucción de dos bytes OUT puerto.

o para restituir las condiciones iniciales. como se observa en la figura 4. Para convertir el número del puerto en una dirección de 16 bits se repite la dirección (0101H) y se carga en el bus. el 8085A ha interpretado el OC y está enterado que debe regresar a la memoria y extraer el número del puerto. la dirección en el PC es cargada en las líneas de direcciones y el PC es incrementado para apuntar al siguiente byte de la instrucción. A la salida de T4 . En ambos casos es necesario aplicar un nivel bajo al terminal. Durante el ciclo de búsqueda M1.4 LA SECUENCIA DE INICIO DEL 8085 Cuando se suministra potencia a una aplicación basada en el 8085A. y carga en el bus externo de datos el contenido de A. es necesario cargar la dirección de 8 bits del puerto en las líneas de direcciones. . seguido de un ciclo de lectura en memoria para obtener la dirección del puerto. toda la información relativa a la instrucción en proceso está en poder del 8085A y solo resta mover el contenido de A hacia el puerto 01H para completar la ejecución.22. En el estado T1 de M2. la cual se almacena en el µP. que el soporte físico de la máquina garantice que el µP entre en un estado inicial definido. y finalmente un ciclo de escritura a memoria para realizar la transferencia hacia el dispositivo externo. Para que en el ciclo M3 de escritura a puerto se realice la transferencia del byte en el A hacia el exterior del µP. Estas salidas son generadas al inicio de cada ciclo y mantienen sus niveles durante el transcurso del ciclo de máquina. Al inicio del estado T2 de M3. la dirección PC+1 es presentada en el bus de direcciones. y S 0 . Durante T3 se completa la transferencia hacia el periférico identificado por los 8 bits altos o bajos del bus de direcciones. como puede apreciarse en la figura 4. es de importancia vital para el funcionamiento adecuado del sistema. Finalizado el ciclo de máquina M2. si el µP está bloqueado o funcionando en situación de falla.22. S1 .Arquitectura y Operación del Microprocesador 8085A 129 figura 4. La entrada RESET IN del 8085A se usa con el propósito de llevar a la CPU al estado inicial deseado. el µP activa la señal de escritura WR . Cada ciclo de máquina es identificado por las señales de estado IO / M. El ciclo de instrucción de OUT puerto lo constituyen tres ciclos de máquina distintos. una vez que la tensión de alimentación alcance su valor mínimo de operación y que la señal de reloj se haya estabilizado. después del proceso de arranque.22 se muestra el diagrama de tiempos de los ciclo de máquina de búsqueda y ejecución de la instrucción OUT 01H. el primero de búsqueda de OC. donde es decodificado. 4. El µP activa la línea de lectura RD y el código de operación de OUT puerto (32H) es transferido desde la memoria hasta interior del µP. y mantenerlo por un tiempo mayor o igual a la duración de tres ciclos del reloj interno. se activa de nuevo RD y entonces la memoria coloca en el bus de datos el número del puerto (01H).

RESET OUT es sincrónica con el reloj CLK y permanece activa durante un número entero de ciclos de reloj.23 muestra el diagrama de tiempos de la secuencia de inicio. y los bits de ciclos de máquina y estados de máquina. Durante este tiempo se ejecuta la secuencia de inicio. para notificar al exterior que el µP esta siendo iniciado. Mientras RESET IN permanezca en cero transcurren nuevos TR y se continúa examinando el nivel de RESET IN . El nivel de la entrada RESET IN es examinado durante cada pulso del reloj. 4. READY. el µP. HLDA. el contador de programa contiene la dirección 0000H. Cuando se detecta el regreso a nivel alto de la línea RESET IN . La figura 4. entra en TR y activa a uno la salida RESET OUT . el µP entra en el estado de RESET (TR) y ejecuta una secuencia interna Durante el proceso de inicio se pone en cero el contador de programa y el registro de instrucciones y se inhabilita el sistema de interrupciones del µP. la salida RESET OUT vuelve a cero y el 8085A entra en el estado T1 del ciclo de máquina M1 de la primera instrucción del programa. Cuando el µP sale del estado TR. de modo que después de una operación de RESET la primera instrucción .23.Arquitectura y Operación del Microprocesador 8085A 130 Como resultado de la aplicación de una señal válida a RESET IN . Cuando un nivel bajo es detectado.23 Secuencia de RESET. M1 T1 CLK SEÑAL M1 T2 TR TR TR TR T1 RESET IN RESET OUT Fig. tal como indica la figura 4. y SOD. pero no puede asegurarse que mantengan su contenido después de una operación de RESET. son cargados con cero. Todos los bits de control y de estado asociados a las líneas HOLD. Un comando de RESET finaliza la ejecución del programa y lleva a tercer estado los buses de direcciones y datos y las líneas de control. Esta salida puede usarse para el inicio de circuitos externos del sistema. Las banderas de condición de estados y los registros internos del µP no son manipulados durante la secuencia de inicio.

Existen otras situaciones en las cuales es necesario forzar el 8085A al estado inicial. A continuación C1 se carga a través del resistor R1 con constante de tiempo τ = R1C1.24. por ejemplo MSM80C85A. existe una forma de operación conocida como modo de consumo bajo (power down mode). pero se suspenden las actividades internas a tal punto que el consumo de potencia global se reduce en forma apreciable. Si no ocurre la interrupción. el capacitor C1 aplicará un nivel bajo en la entrada RESET IN . Es obvio que si el dispositivo no es iniciado durante TR. 4. Por ejemplo. tanto en modo automático como manual. En las versiones CMOS del 8085A. iniciándose el estado TR. Reiniciar el µP. se presenta en la figura 4. 6. rutinas de detección de fallas y comandos para programar los periféricos y controladores asociados al sistema. es común insertar una instrucción HLT en un programa para suspender temporalmente la ejecución en espera de una solicitud de interrupción por parte de un periférico. Es usual que esta área de la memoria contenga la identificación del sistema. El µP se mantendrá en TR hasta cuando . Por esta razón conviene que la memoria EPROM de sistemas basados en el 8085A ocupe la zona inicial del espacio de direcciones del µP. una operación de RESET es el único medio para sacar al µP del estado THALT.125 MHz +5V R1 5.1 KΩ 8085A 1N914 RESET C1 10μf Fig. durante el cual el µP mantiene la información en memoria.24 Circuito de RESET. La ejecución de la secuencia de inicio permite cargar los componentes internos de la CPU con valores lógicos procedentes para la búsqueda y ejecución de la primera instrucción del programa. la naturaleza aleatoria de los estados iniciales alcanzados por registros y flip flops internos afectaría en forma severa el funcionamiento del sistema.Arquitectura y Operación del Microprocesador 8085A 131 será buscada en esta dirección. es una de las opciones para salir del modo de bajo consumo. Un circuito típico para generar la señal de RESET. Al activarse la fuente de +5V.

conviene que durante el arranque se retarde la subida a nivel alto de la entrada RESET IN .25 ilustra la situación descrita. En condiciones normales de operación. INTEL especifica que no garantiza. al final de este periodo se repite el proceso de carga de C1. En consecuencia. La figura 4. Primero. el capacitor C1 mantiene en nivel alto la entrada de RESET. 4.4 V. por un tiempo mayor a t95 + 10 ms. Este es VIHR = 2. En segundo lugar.25 Salida de la fuente de poder y señal RESET IN durante el arranque del µP. La rutina de inicio se ejecuta y .24.Arquitectura y Operación del Microprocesador 8085A 132 el voltaje en C1 alcance el valor mínimo reconocido como uno lógico por el circuito disparador de Schmitt de la entrada RESET IN . En el inicio de tR el µP funciona en condiciones normales y la línea RESET IN está en cero. o 4.75 V . Si se acciona el pulsador de la figura 2. por razones concernientes a la tecnología de fabricación del dispositivo. La duración de TR es fijada por el valor deτ. debe considerarse que el voltaje de alimentación requiere algunos milisegundos para alcanzar un nivel del 95% de VCC. especificado en la hoja técnica del dispositivo como voltaje mínimo de operación. de modo que bastará con seleccionarla para que asegure el mantenimiento de RESET IN en cero por un tiempo equivalente al menos al de tres ciclos del reloj.75 V. se lleva a nivel bajo a RESET IN por algunos milisegundos. Fig. se deja transcurrir un tiempo 10 ms + tR. el funcionamiento correcto del µP hasta 10 ms después que la tensión de alimentación VCC se eleve a 4. El diodo D1 permite la descarga rápida del C1 al desconectarse al energía. donde t95 es el tiempo transcurrido desde la activación de la fuente de poder hasta cuando VCC = 4.75 V. No obstante deben tenerse presente dos condiciones de operación que obligan a prolongar el tiempo de RESET.75 V. Una vez estabilizado VCC en 4.

. desde el momento de accionarse el interruptor de la fuente de poder. culmina la discusión del tópico de análisis de tiempos iniciada en este capítulo. El valor de 51 ms seleccionado para τ en el circuito de la figura 4.4 V) durante 33 largos ms. Con la descripción del circuito que hace posible el transito del 8085A hacia el estado TR. En realidad no representa un problema crítico la selección de la constante de tiempoτ. durante el cual se detectara un nivel alto en RESET IN . se analizan en capítulos posteriores. y el 8085A transitará al ciclo de búsqueda de la primera instrucción del programa.24.Arquitectura y Operación del Microprocesador 8085A 133 el µP entrará al último estado TR. Los diagramas de tiempos correspondientes a los ciclos de máquina de reconocimiento de interrupción y operación en el estado HOLD y HALT. mantiene a RESET IN en cero (por debajo de 2.

1 SISTEMA MCS-85 MÍNIMO Para establecer los componentes mínimos necesarios para construir un sistema de control típico basado en µP.El Microcomputador Básico 134 El Microcomputador Básico Para el diseño de un sistema empotrado basado un microprocesador y destinado resolver un problema específico de control. Un diagrama de bloques de sistema se muestra en la figura 5. El sistema debe permitir que los valores de temperatura adquiridos. todas estas funciones deben ser realizadas por circuitos externos conectados a los buses del microprocesador. El 8085A puede usarse para construir un microcomputador usando los circuitos de soporte del dispositivo. distinguen al dispositivo como una CPU apropiada para uso en aplicaciones de control susceptibles de realizar con máquinas de 8 bits. es necesario organizar un sistema microcomputador alrededor del µP. En un sistema de cómputo basado en el 8085. no tiene memoria. La selección del tipo de componente a utilizar está determinada por la capacidad de la memoria y el número de puertos de E/S requeridos por la aplicación. además de la versatilidad de los circuitos de soporte. o interconectando el microprocesador a circuitos de memoria y puertos de E/S estándares. así como las eventuales condiciones de alarma sean presentados en la pantalla de un terminal o sean transmitidos por el canal de comunicación serie hacia un microcomputador de mayor capacidad. puertos de E/S. considere el problema simple de supervisar los niveles de temperatura en ocho puntos de un proceso usando termopares como sensores.1 . tales como el sistema de interrupciones y el canal de comunicación serie. Los recursos ofrecidos por el 8085A. Debido a que el 8085A es un microprocesador. ni temporizadores internos. 5.

El amplificador incrementa la amplitud y reduce el nivel de ruido del voltaje análogo. por medio de puertos de E/S de dirección determinada. El valor digital presente a la entrada del convertidor digital analógico (CDA) es convertido en una tensión análoga y entregado al proceso. después de ser procesada por el amplificador de instrumentación (A) y el circuito de muestreo y mantenimiento (S/H). 5.El Microcomputador Básico 135 Vi MUX S2 S1 S0 A S/H S/H CAD D0-D7 start eoc sensores interrupción salida analógica CDA D0-D7 8085A µC salida serie entrada serie PC Fig. Los circuitos de CAD y CDA son conectados al 8085A.1 proporciona como señal de salida una tensión analógica. La adquisición.1 Sistema de adquisición de datos. El proceso de conversión se inicia cuando es activada la línea START del CAD. cuya magnitud es una función no lineal del valor de la temperatura en el punto de prueba. En otros casos. En caso que sea necesario disponer de otras salidas análogas. Por medio de las entradas de selección S0-S2 del MUX se determina cual de las tensiones de entrada va a ser muestreada y convertida a digital. debe usarse un circuito demultiplexor análogo. Cada sensor del sistema de adquisición de datos de la figura 5. y el fin de la conversión lo señala el CAD por medio de la salida EOC. el valor digital equivalente al voltaje análogo desconocido es cargado en . medición y control de temperatura es una aplicación susceptible de ser realizada con un µP de ocho bits. El circuito S/H muestrea la tensión de entrada y la mantiene constante durante el tiempo que dure la conversión. Como puede observarse en el diagrama de bloques del sistema. El multiplexor analógico (MUX) selecciona una de las señales para ser enviada al convertidor analógico digital (CAD). el diseñador debe asegurarse que la capacidad de procesamiento y el espacio de memoria del sistema son recursos suficientes para satisfacer las exigencias impuestas por el problema de control. De igual forma debe garantizarse que toda la restricción de tiempo inherente a la adquisición de los datos y control de la planta puede ser superada por el µP.

recibe un valor digital desde el µP y lo envía al proceso en forma de una tensión análoga. 5. reiniciándose el proceso. son necesarios tres puertos. A. uno de entrada (Puerto A) y dos de salida (Puertos B y C). La salida del CAD se acopla al puerto A. el puerto B entrega un valor digital a las entradas de CDA y cinco líneas del puerto C son utilizadas por el µP para el control del proceso de adquisición. Este lo convertirá a unidades de temperatura y posteriormente lo transmitirá.2 Funciones de las líneas de los puertos de E/S. 2 puertos programables de 8 bits. Para conectar la sección de adquisición de datos al µP. conectado a un puerto de salida. Transcurrido un tiempo igual al retardo de los circuitos MUX.El Microcomputador Básico 136 el µP. D0-D7: CAD PA7 PA6 PA5 PA4 PA3 PA2 PA1 PA0 PB7 PB6 PB5 PB4 PB3 PB2 PB1 PB0 Puerto A: Entrada Puerto B: Salida D0-D7: CDA PC7 PC6 PC5 PC4 PC3 PC2 PC1 PC0 S2 S1 S0 S/H START Puerto C: Salida Fig. el µP cargará en memoria el byte resultado de la conversión y procederá a procesar la siguiente entrada. El CDA. el número del canal. El 8085A presenta en las entradas S0-S2 del multiplexor. uno de 6 bits y un contador/temporizador programable de 14 bits. hacia un terminal o computador central. Como respuesta. Las funciones de memoria y puertos necesarios para el sistema de supervisión pueden ser suplidas por los circuitos de soporte del 8085A: el 8155/56 integra en el encapsulado 256 bytes de memoria RWM. mientras que PC1 controla el S/H y PC0 suministra la señal de inicio de conversión. El 8355/8755 provee 2 Kbytes de memoria ROM/EPROM y dos puertos 8 bits. Una vez culminada la conversión.2 se observa que las líneas PC4. Una vez adquiridas las ocho señales de entradas son convertidas en unidades de temperatura y enviadas al canal serie. y S/H. el µP detendrá el proceso de muestreo poniendo al S/H en el modo de mantenimiento y activará la señal START dando lugar al inicio de la conversión.PC2 se usan para la selección del canal. el CAD usará la salida EOC para interrumpir al procesador. Simultáneamente ordena al circuito S/H que inicie el muestreo de la señal. para seleccionar cual de las ocho señales va a ser convertida. por el canal de comunicación serie. El la figura 5. .

5. La adquisición y procesamiento local usando grupos de microcomputadores de 8 bits interconectados a un computador central es una estructura muy usada en control de procesos. Cuando un periférico aplica un nivel alto a cualquiera de estas entradas una vez que el µP acepta la solicitud. Una vez que la tensión de entrada desconocida es convertida a digital. Lo usual es que la dirección del vector de interrupción contenga una instrucción de salto incondicional al inicio de la rutina de servicio. Esta señal conecta a una de las entradas de interrupción del 8085A. No se requieren componentes LSI adicionales para construir la tarjeta necesaria para la aplicación. En el 8085A se integra un circuito transmisor/receptor . El problema propone el uso del canal serie del 8085A para que el microprocesador se comunique con un microcomputador de mayor capacidad o con un terminal remoto. el contenido del contador de programa es almacenado en la pila y el control del programa es transferido a una posición determinada de la memoria. Pueden usarse cualquiera de las líneas RST 5. Fig.3 presenta el símbolo lógico de ambos circuitos. 5. simplifica el diseño del sistema.5.5 o TRAP. Para establecer la comunicación se utilizan la entrada SID y salida SOD del canal serie del µP.3 Dispositivos compatibles directamente con el 8085A.El Microcomputador Básico 137 En ambos dispositivos está integrado el registro de 8 bits necesario para separar los datos y direcciones del bus multiplexado. El programador debe tener la previsión que la primera la instrucción de la rutina que carga en memoria y procesa el dato adquirido. RST 6. El uso del sistema de interrupciones del µP para detectar el final del proceso de conversión de una muestra de la tensión de entrada. resida en la dirección del salto. La figura 5. el CAD activará la salida EOC de fin de conversión. RST 7.

5.8 V SOD Fig. este circuito además de realizar el cambio de tensión de las señales de transmisión y recepción. Si no se dispone de fuentes de doble polaridad.3 Interconexión RS232C Los circuitos integrados LM1488 y LM1489 pueden usarse como dispositivos de interconexión entre el µP y el canal RS232C. El transmisor (LM1488) requiere alimentación de ±12V.0 V 0 ≤ 0. uno positivo para representar el cero lógico y otro negativo para el uno lógico. Para la recepción de datos se usa el LM1489 y para la transmisión. también permite el uso de una fuente única al elevar el voltaje de la fuente desde +5 V hasta ±12V. el LM1489. el cual ser programado apropiadamente para establecer el enlace. se diseña un sistema mínimo para el control de la adquisición y presentación de datos. el ancho de banda del canal y la velocidad de transmisión.0 V 0 ≤ 0. Usando los circuitos de soporte del 8085A. Computador 8085A SID 1 ≥ 2. Una de las soluciones a este problema es utilizar la interfase RS232C. la transferencia no puede ser realizada conectando directamente el transmisor al receptor. El acoplamiento de la entrada y salida serie al canal RS232C se realiza por medio de circuitos integrados de propósito específico. Si el microcomputador o terminal está separado del sistema de adquisición por una distancia superior a 2 metros. .8 V 0 = +V 1 = -V 1 ≥ 2. los niveles lógicos de 0 y +5V sufrirán un deterioro severo debido a la atenuación introducida por el cable.El Microcomputador Básico 138 asincrónico primitivo. A esta distancia. la cual consiste en elevar los niveles lógicos desde 0 y 5 V a valores superiores. debe utilizarse el dispositivo MAX-232.

la entrada de control del circuito de muestreo y mantenimiento y la señal de inicio de conversión.1. solo se requiere que la fuente de poder del sistema tenga tensiones de salida de ± 12 V. Al puerto B del mismo componente se acopla el CDA y por las líneas PC0-PC4 del puerto C de U3 se generan las señales de selección del canal del multiplexor analógico. mientras que las líneas de salida del CAD se conectan al puerto A del componente U3.2. Por ahora observe que el µP configurado ofrece recursos suficientes para satisfacer las exigencias del sistema de adquisición.El Microcomputador Básico 139 Fig. mostrado en la figura 5. . La selección de los componentes y el cableado de la sección análoga del sistema de adquisición de la figura 5. La salida de fin de conversión se aplica a la línea de interrupción RST 6. Los puertos de U2 y el temporizador/contador de U3 no se usan en esta aplicación. se realizará en un capítulo posterior.4. del 8156. La programación se realiza cargando un patrón de bits específico en el registro interno de comandos.5 y la conexión de los circuitos de interconexión RS232C es directa.4 Sistema microcomputador mínimo con circuitos de la familia MCS-85 El diagrama eléctrico final de la tarjeta es el de la figura 5. 5. El programa de la aplicación reside en los 2 Kbytes de memoria EPROM de U2. Las funciones asignadas a los puertos determinan que el puerto A del 8156 debe ser programado como entrada y los puertos B y C como salidas.

El Microcomputador Básico 140 Las entradas de interrupción no usadas son llevadas a nivel bajo al igual que le entrada HOLD. el µP identifica la posición de memoria o el puerto en acceso colocando su dirección sobre el bus de direcciones y activa la salida WR o RD . La selección de los circuitos de memoria y puertos de E/S se realiza usando el método de selección lineal. según establece la interconexión de los componentes en el diagrama eléctrico de la figura 5. El nivel lógico de la salida IO / M determina si el acceso se realiza a una dirección de memoria o a un puerto de E/S.. El fabricante del 8085A recomienda llevar las salidas WR y RD a +5V usando resistores. escribirá un dato sobre el bus AD0-AD7 o leerá el contenido del mismo. Debido a que el tiempo de acceso de la RAM del 8156 y de la EPROM del 8755 es de 400ns. debe habilitarse el 8355..60K-62K. lo cual representa 16 bloques de 2Kbytes. El µP completará la lectura o escritura con independencia que el origen o destino de la información sea el deseado por el programador. pero en realidad el 8355 será seleccionado cada vez que el bus contenga una dirección comprendida en los rangos 0-2K.1 de decodificación de direcciones.. Como se explicó con anterioridad. Debido a que el programa reside en la EPROM. para un total de 32 K. Debido a que el circuito 8755 es habilitado cuando CE1 = 0 y CE 2 = 1 . se tienen dos áreas de memoria física: 2048 bytes correspondientes a la EPROM del circuito 8755 y 256 bytes de la sección de memoria RWM del 8156. Esto no lo muestra el diagrama de la figura 5. el 8755 será seleccionado cada vez que la línea A11 esté en nivel bajo. en esta sección conviene establecer como está distribuido el espacio de memoria del 8085A. como señala la tabla 5. 16-18K.4. para evitar que cuando estén en tercer estado se produzcan selecciones falsas de dispositivos.4. El mecanismo usado para decodificar la memoria debe asegurar que no exista la posibilidad que dos posiciones de memoria sean seleccionadas simultáneamente.. Para situar los 2 Kbytes de la EPROM en el espacio de memoria de 64K del 8085A. El proceso de adquisición se inicia una vez que el µC sale del estado de RESET. Con el esquema seleccionado se satisface tal condición. Cuando varios circuitos de memoria son conectados al sistema. Según el tipo de operación en progreso. durante una operación de escritura o lectura en memoria o puerto de E/S. cuando una dirección de los dos primeros Kbytes (0000H-07FFH) del espacio de direcciones se presente el bus. se conecta la línea de dirección A11 a la entrada habilitación CE1 mientras que la otra entrada de selección. 4-6K. después de aplicarse potencia a la tarjeta. En el caso del sistema de supervisión y presentación de temperaturas. . no se requieren estados de espera por lo cual se mantiene la entrada READY en nivel alto. 12-14K. CE 2 es forzada a uno lógico. Aunque el modo de operación y de programación del 8155/56 y del 8355/8755 se discute en el capitulo 9. 8-10K. cada dispositivo debe ser habilitado para una zona particular del espacio de memoria.

x x x x . Tabla. x x x x . 1 1 0 0 . 1 1 x x . 1 1 0 0 . 0 1 0 1 . 5. 1 1 0 1 . la línea A11 está en cero.1 Espacio de memoria ocupado por las memorias EPROM y RWM A15 A14 A13 A12 A11 A10 A9 A8 x EPROM (2K) x . Considerando de nuevo como cero la condición indiferente. uno para cada puerto. 1 1 0 0 . lo cual ocurre para los restantes 32K del espacio total de memoria. x x 0 0 . 0 0 1 1 . x x x x . Observe que esto lo determina la condición indiferente de las líneas A12-A15. Como el µC está dedicado a una aplicación específica. 1 1 0 0 . Si asignamos un nivel bajo a estas líneas y se tiene la precaución que ningún otro dispositivo ocupe las direcciones señaladas se puede programar el µC suponiendo que el rango 0000H07FFH lo ocupa la EPROM. el puerto B y dos registros de programación. En la tabla 5. 1 1 x x . Al igual que ocurre con la sección de la memoria EPROM. 0 1 Para cualquier dirección en esta zona. 1 1 0 0 . x x 0 0 . x x 0 0 . 1 1 0 0 . 1 1 A3 A2 A1 A0 0 0 . 1 1 0 0 . x x x x . 1 1 0 0 . La dirección particular de los puertos la especifica las líneas del bus multiplexado AD0-AD1. 1 1 0 0 . 1 1 0 0 . x x A7 A6 A5 A4 0 0 . x x x x . El 8155 es seleccionado cuando la línea A11 está en nivel alto.2 se presenta la asignación de direcciones para los registros de E/S del 8755. x x x x RWM (256 bytes) . x x x x . 1 1 0 0 . los puertos de E/S del 8755 solo podrán se seleccionados cuando la línea de direcciones A11 esté en nivel bajo.2 Direcciones de puertos de E/S para el 8755 Dirección del Puerto de E/S AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 x x x x x x 0 0 x x x x x x 0 1 x x x x x x 1 0 x x x x x x 1 1 Registro selccionado Puerto A de E/S Puerto B de E/S Registro de dirección de dato del puerto A Registro de dirección de dato del puerto B .El Microcomputador Básico 141 Tabla. la zona de memoria donde está situada la RWM está comprendida desde 0800H hasta 08FFH. 1 1 0 0 . es suficiente con garantizar que no existirá conflicto entre las posiciones de memoria de los dos circuitos existentes. 1 1 x x . El circuito 8755 tiene cuatro registros internos: el puerto A. 1 1 0 0 . 5.

6. los puertos de E/S: A. El uso de IO / M también determina que la lectura o escritura en un registro de E/S solo pueda realizarse mediante la ejecución de una instrucción IN puerto o OUT puerto.6. Cuando se ejecuta una de estas instrucciones. 5. Aunque los puertos de E/S del 8755 no se usan en el sistema de adquisición. los cuales son tratados como puertos de E/S.3 Direcciones de puertos de E/S para el 8156 Considerando una vez más como cero.5 Patrón de bits del número de puerto para el 8755 El circuito 8155 tiene seis registros internos. Debido a que la línea de dirección A11 debe estar en cero.3. tal como indica la figura 5. El estado lógico bajo del bit 3 del número del puerto. el operando puerto de IN y OUT debe ser especificado como indica la figura 5. sus direcciones también se indican. Tabla. Para el acceso a uno de estos registros la salida A11 deberá estar en uno lógico y la dirección particular de los puertos la determina las líneas AD0-AD2.El Microcomputador Básico 142 El estado lógico de la señal IO / M distingue cuando se solicita acceso a una posición de memoria o a un puerto. B y C. el número del puerto es duplicado sobre las 16 líneas de direcciones. las condiciones especificadas como indiferente en los patrones de bits de las figuras 5. Cuatro de éstos corresponden a la sección de E/S del dispositivo: el registro de comando para programar los puertos. x x x x 1 AD2 AD1 AD0 Fig. garantiza que A11 estará en cero.4. x x x x 0 x AD1 AD0 Fig. se obtienen para los puertos las direcciones especificadas por la tabla 5. 5. 5. . y dos registros para programar el temporizador.5 y 5.5.6 Patrón de bits del número de puerto para el 8156 La tabla de asignación de direcciones para la sección de E/S del 8155 se ofrece en la tabla 5.

Para aplicaciones que exijan capacidad de memoria mediana o grande.8. En la medida que se incrementen las exigencias de memoria o de puertos de entrada y salida.7. 5. Cuando se considere necesario. exceptuando el hecho que el circuito es seleccionado aplicando un nivel bajo en la entrada de habilitación CE . es una tarea sencilla. las áreas de memoria asignadas a cada uno de los chips no corresponden a bloques contiguos. Este obstáculo puede ser superado usando circuitos decodificadores. pueden usarse circuitos 8755 y 8156 adicionales y utilizar las líneas de direcciones A12 hasta A15 para seleccionarlos. puede ser preferible apelar al uso de dispositivos estándares.4 Direcciones de los puertos de E/S Puerto A 00H 8755 Puerto B 01H DDR A 02H DDR B 03H RC/S 08H 8156 Puerto A 09H Puerto B 0AH Puerto C 0BH T/C bajo 0CH T/C alto 0DH Se ha mostrado que el diseño un µC usando el 8085A y sus circuitos de soporte. Otra posibilidad de expandir el sistema MCS-85 mínimo se muestra en la figura 5. deberán conectarse componentes adicionales al microprocesador. como sugiere la figura 5. Si una aplicación exige mayores recursos que los ofrecidos por el sistema mínimo. 5. Los circuitos de soporte del 8085 simplifican en forma notable el diseño de un sistema µC debido a que están diseñados específicamente para conectarse al bus multiplexado del µP. Cuando se usa el método de selección lineal para habilitar varios dispositivos. debido a secciona por la mitad el espacio disponible de memoria por cada línea de dirección usada como señal de habilitación.El Microcomputador Básico 143 Tabla. Otra desventaja de la selección lineal es que limita el número de circuitos posibles de conectar al µP. El uso de los circuitos de soporte del 8085A se recomienda para sistemas que requieran poca memoria. es posible acoplar circuitos convencionales de memoria o puertos al 8085A siempre que se separen las ocho líneas me- . quedando como responsabilidad del programador reconocer las áreas válidas de memoria.2 INTERCONEXIÓN DEL 8085A CON DISPOSITIVOS CONVENCIONALES. El dispositivo 8155 cumple funciones iguales que el 8156. En tal situación deberá usarse un registro externo de 8 bits para demultiplexar el bus de direcciones /datos. En realidad el trabajo se limita a conectar terminal a terminal los 3 dispositivos.

7 Sistema expandido con selección usando decodificadores 3 a 8 . Una vez que se dispone de las 16 líneas de direcciones. cualquiera de las técnicas de selección expuestas en la sección anterior pueden ser utilizadas para la habilitación de componentes estándar. Fig.El Microcomputador Básico 144 nos significativas de las direcciones del bus AD0-AD7. 5.

5. WR y RD .El Microcomputador Básico 145 Puerto A Puerto B (8) (8) Puerto A Puerto B (8) (8) Puerto A Puerto B (8) (8) Puerto A Puerto B Puerto C (8) (8) (6) Puerto A Puerto B Puerto C (8) (8) (6) Fig. Estas funciones las cumple en conjunto las señales IO / M . El 8085A no tiene señales de control individuales para indicar a circuitos de memoria o puertos que se dispone a iniciar una operación de lectura o escritura.9 Sistema 8085 usando componentes externos convencionales . 5.8 Sistema MCS-5 expandido. A0-A15 A8-A15 A0-A7 8085A ALE LACTH EPROM RWM Puerto de Entrada Puerto de Salida D0-AD7 RD WR MRD Decodificador MWR IORD IOWR IO/M Fig.

como medio de notificar a dispositivos externos que el bus AD0-AD7 contiene información correspondiente a direcciones. cuando la línea G está en nivel lógico alto. Las salidas Q0-Q7 del 74LS373 siguen el valor de las entradas correspondientes AD0-AD7. Es conocido por el lector que la salida ALE es activada a nivel alto al inicio del estado T1 de todo ciclo de máquina. 5.10 se muestran las conexiones necesarias para realizar la demultiplexión del bus. En el diagrama de bloques de la figura 5. Para generar las salidas de control para la lectura y escritura en dispositivos convencionales de memoria y de puertos de E/S. En la figura 5.10 Demultiplexión del bus de direcciones/datos del 8085A. destacándose el registro latch y una lógica para generar las salidas de lectura/escritura. La demultiplexión del bus AD0-AD7 se realiza usando la salida ALE como señal de reloj de un registro convencional de 8 bits. Conectando la salida ALE del µP a la entrada G del registro se garantiza la retención de los ocho bits de menor peso de la dirección. estas salidas pueden combinarse para obtener señales de lectura y escritura correspondientes. 74LS373 ALE G 8085A AD0-AD7 D0-D7 Q0 .9 se observa el modo de conexión del 8085A a dispositivos externos estándar.Q7 A0-A7 OC D0-D7 Fig.El Microcomputador Básico 146 Para el control del acceso a memoria y puertos convencionales. se utiliza la lógica discreta de la figura 5. De modo que se puede por medio del lacth capturar los ocho bits menos significativos de la dirección generada por el µP para que estén disponibles durante la duración de todo el ciclo de máquina. .11. y capturan el último valor de las entradas cuando G vuelve a cero.

listo para ser interconectado a circuitos de memoria o de puertos de E/S convencionales se presenta en la figura 5.13 se presenta la distribución de terminales del circuito. se deben seleccionar los dispositivos de memoria y de E/S a utilizar. Debido a que el objetivo es diseñar un sistema mínimo basado en el microprocesador 8085A pero que use componentes externos estándar. El dispositivo se presenta en un encapsulado de 24 pines y en la figura 5.11 Decodificador de señales de lectura y escritura en memoria y E/S El diagrama eléctrico del µP 8085A.El Microcomputador Básico 147 Fig.12. 27128. que pueda ser eventualmente borrada. se requiere un circuito de memoria programable. Las EPROM más usadas en aplicaciones con µPs son la 2716. Las memorias EPROM son un tipo de ROM que pueden ser programadas y borradas por el usuario. En el mercado electrónico existe una extensa variedad de memorias EPROM. 27256. 2764. 5. A continuación se procede a seleccionar la memoria de programa y de datos y el circuito integrado de puertos de E/S. 5. el cual es una EPROM con una capacidad de 2 Kbytes y un tiempo de acceso igual a 450 ns.2. disponibles para satisfacer exigencias de cualquiera aplicación. Para sustituir la sección de memoria EPROM del dispositivo 8755 se elige el circuito integrado con código 2716.1. 2732.27512 y 271024 con capacidades desde 2Kbytes hasta 128 Kbytes y con velocidades desde 450 ns a 45 ns. para la versión más lenta. . y sea capaz de realizar las tareas de control del sistema de supervisión de temperatura de la figura 5. La capacidad de almacenamiento del dispositivo debe ser de 2048 bytes y con tiempo de acceso inferior a 575 ns.1 La memoria de programa Para almacenar el programa de control del sistema de supervisión de temperatura.

El Microcomputador Básico 148 Fig.12 Unidad de proceso central de un microcomputador clásico . 5.

13 Distribución de terminales de la EPROM 2716.5. Como ilustra la figura 5.O7 Direcciones Salida de Datos Habilitar Salida OE CS / PGM Selección de chip/ Programar Fig. el terminal Vpp debe estar a +25 V. de acuerdo con lo indicado en la tabla 5. MODO Deshabilitar Lectura Espera Programar Verificar Programa Inhibir Programa OE VIH VIL x CS / PGM VPP +5 +5 +5 +25 VCC +5 +5 +5 +5 +5 +5 SALIDAS Z DATOSsalida x VIL VIH VIH VIL Z DATOSentrada DATOSsalida VIH VIL VIH VIL VIL +25 +25 Z VIL : TTLbajo 0.8 Vmáx VIH : TTLalto 2. y 8 salidas de datos D0-D7.5 Modos de operación de la EPROM 2716. Un . En funcionamiento normal. Durante el proceso de programación de la memoria. para obtener en las salidas D0-D7 el contenido de una posición de la 2716. El circuito integrado código 2716 tiene 11 líneas de direcciones (A0-A10) para brindar acceso a las 2048 posiciones de la memoria. ambos terminales se conectan a +5 V.El Microcomputador Básico 149 A7 A6 A5 A4 A3 A2 A1 A0 O0 O1 O2 GND VCC A8 A9 VPP OE 2716 2K x 8 A10 CS/ PGM O7 O6 O5 O4 O3 A0 – A10 O0 . 5. El modo de operación lo establece las 2 entradas de control ( CS y OE ).14. Tabla. 5. los terminales de habilitación de salida OE y de selección de chip CS deben estar en estado cero.0 Vmín Z: Alta Impedancia La EPROM tiene dos entradas de alimentación: VCC y Vpp.

Transcurrido el tiempo de acceso. Fig. y con independencia del nivel de la entrada de habilitación de salida OE . 5. Este modo de operación se conoce como de consumo bajo o espera. CS .14 Estructura interna de la EPROM. La entrada CS se usa para seleccionar la memoria y OE para habilitar la presentación de los datos en los terminales de salida. La entrada de selección de chip. se remueve la alimentación de los componentes internos de la memoria. el dato almacenado en la posición escogida se presenta en las líneas O0-O7.El Microcomputador Básico 150 nivel alto en cualquiera de estas entradas colocan las salidas de los buffers en estado de alta impedancia. cumple una función doble de control. Cuando CS es llevada al nivel lógico uno. y está caracterizado por un gasto total de potencia que corresponde a una fracción (25%) de la necesaria para la operación normal del chip. respectivamente. los buffers de salida y el multiplexor de columna. a continuación se selecciona la memoria y se habilitan los buffers de salida llevando a cero las entradas CS y OE . la línea CS permite controlar la potencia consumida por la 2716. quedando sin energía el decodificador de fila. Un ciclo de lectura de la 2716 se muestra en la figura 5. El proceso de lectura de la EPROM se inicia con la aplicación de una dirección válida a las líneas A0-A10. Además del uso típico de seleccionar el circuito entre un grupo de dispositivos de memoria con salidas conectadas a un bus común. .15.

2 La memoria de datos Para suplir la zona de memoria volátil se usa una RWM estática 6116 de 2 Kbytes.2. . 5. tCE tOE tDF Como se observa en la figura 5. MRD . 5. en lugar de los 256 bytes del 8156.4. Output enable high to output float 100 ns máximo Tiempo desde la supresión de la entrada OE hasta cuando las salidas van a estado de alta impedancia.El Microcomputador Básico 151 DIRECCIONES Dirección valida CS tCE OE tOE tACC SALIDAS tOF Datos validos Fig.15 Ciclo de lectura de la EPROM 2716 Características AC tACC Tiempo de acceso (Access Time) 450 ns máximo Espacio de tiempo transcurrido entre la aplicación de una dirección estable y la aparición de los datos en la salida de la memoria. La línea de dirección A11 se conecta a CS y la salida de lectura en memoria. Tiempo de habilitación de salida (Output Delay from CS ) 450 ns máximo Retardo entre la aplicación de la señal de selección de chip CS y la salida de datos válidos Output enable to output float 120 ns máximo Tiempo que transcurre desde la activación de la entrada OE hasta que existe un dato de salida válido.16. se aplica a la entrada de habilitación de salidas OE . se usa selección lineal para situar la 2716 en la misma área de memoria que la ocupada por la sección de EPROM del 8755 del µC de la figura 5.

D7 CS OE WE Direcciones E/S de Datos Seleccionar Chip Habilitar Salida Habilitar Escritura Fig. Tabla. 5.16 EPROM 2716 decodificada para el rango 0000H-07FFH A7 A6 A5 A4 A3 A2 A1 A0 D0 D1 D2 6116 2K x 8 GND VCC A8 A9 WE OE A10 CS D7 D6 D5 D4 D3 A0 -A10 D0 . MODO Lectura Escritura Deshabilitar Espera WE VIH VIL VIH x CS VIL VIL x VIH OE VIL x VIH x D0 –D7 DATOSsalida DATOSentrada Z Z . 5.17 Distribución de terminales de la RWM 6116.El Microcomputador Básico 152 Fig.6 Modos de operación de la RWM 6116. 5.

D7 tDH Fig. mientras que la entrada WE es la señal de escritura de datos.El Microcomputador Básico 153 La memoria estática 6116 dispone de 11 líneas de direcciones A0-A10 y 8 terminales para E/S de datos. 5. Las líneas de control CS y OE funcionan en forma idéntica que en la EPROM 2716. Para explicar como se almacenan los datos en la memoria. Si esta restricción es violada. para permitir que la memoria decodifique la nueva dirección. la cual debe permanecer estable en A0-A10 durante un tiempo tAS. el dato en D0-D7 se almacena en una posición con dirección imposible de predecir. la dirección debe mantenerse válida durante un tiempo tAH. que las entradas de selección de chip CS y habilitación de escritura WE sean removidas. y un intervalo tDH después.18 Ciclo de escritura de la RWM 6116 Cuando las entradas de selección y escritura van a nivel alto. Al colocarse el dato en los terminales de entrada. D0-D7. Una operación de escritura se inicia con la aplicación en las líneas A0-A10 de dirección de la posición donde se almacenará el dato. tWC DIRECCIÓN tCSW CS tAS WE tWP tAH tDS D0 . El ciclo de lectura de una celda de memoria de la RWM es similar al descrito para la EPROM. La duración del ciclo de escritura es tWC . El tiempo de acceso de la versión más lenta del dispositivo es de 250 ns. debe permanecer estable cuando menos un tiempo tDS antes. antes de la activación de las señales de control CS y WE . La duración del pulso bajo de la entrada de selección de chip CS debe ser al menos tCSW para asegurar la selección de la celda mientras que el ancho del pulso de escritura WE debe ser mayor o igual a tWP para garantizar que la información se coloca en la dirección seleccionada .18 el diagrama de tiempos de un ciclo de escritura. se muestra en la figura 5.

2. se activa de último y se remueve primero. Tiempo de preparación de CS . Tiempo de retención del dato (Data Hold Time After End of Write) Lapso que debe mantenerse válido el dato a la entrada de la memoria después de la remoción de las entradas de selección y escritura.El Microcomputador Básico 154 Características AC tAS Tiempo de preparación de direcciones (Address Setup Time Before Write) Intervalo durante el cual todas las líneas de direcciones deben mantenerse estables antes que las entradas WE y CS ( ambas en cero lógico) sean aplicadas a la memoria. (Chip Select Setup Before End of Write) Duración mínima de la entrada de selección de chip. Para cumplir las funciones de E/S de la CPU de la figura 4. como especifica la figura 5. Las señales de lectura y escritura MRD y MRW se conectan respectivamente a las entradas o OE y WE de la 6116.18 corresponde a la memoria de lectura/escritura estática 6116 operando en modo 1. se usa un circuito programable para interconexión de periféricos del tipo PPI 8255 (PPI: Programmable Peripheral Interface). tAH tCSW tWP (Write Pulse Width) tDS Tiempo de preparación del dato (Data Setup Time Before End of Write) Espacio de tiempo que deben permanecer estables los datos en la entrada de la memoria antes de la desactivación de las entradas de selección y escritura. 5. es suficiente con aplicar la a la entrada CS . El diagrama de tiempos mostrado en la figura 5.19.41. La diferencia la establece cual de las dos señales.2. Tiempo de retención de direcciones (Address Hold Time After Write) Lapso durante el cual la dirección debe permanecer válida después de desactivar a WE y CS . El 8255 es un circuito LSI de uso difundido y de bajo costo. A pesar que fue introducido en la década de los setenta . WE o CS . el complemento de la línea de direcciones A11.3 Los puertos de entrada y salida Para conectar al 8085A la etapa de adquisición de datos de temperatura se utilizaron la sección de E/S del 8156.4. Escritura bajo control de WE " " " " CS . Ancho del pulso de escritura Ancho mínimo del pulso WE . Para que la memoria RWM sea decodificada en las mismas direcciones que la sección de RAM del 8156 de la figura 5. tDH Las especificaciones técnicas de las memorias SRWM distinguen entre dos modos de ciclo de escritura: 1.

5. Por ahora. 5. cumpliendo funciones de puerto para la conexión de teclado e impresora.20. Fig.El Microcomputador Básico 155 como un componente de E/S para sistemas basados en el μP 8080 de INTEL. 8255 Fig. se realizará en el capítulo 9. El 8255 tiene 24 líneas de E/S distribuidas en 3 puertos de 8 bits. La configuración de los terminales y el símbolo eléctrico del circuito programable para interconexión de periféricos 8255. aun es posible encontrarlo (no necesariamente como un 8255 discreto) en μCs basados en procesadores modernos.20 Distribución de terminales del PPI 8255 . los cuales los cuales pueden ser programados como entradas o salidas en 2 grupos (A y B) de 12 líneas y puede usarse en tres modos principales de operación.19 RWM 6116 decodificada para las direcciones comprendidas entre 0800H-0FFFH Una descripción con detalle del dispositivo y la presentación de aplicaciones típicas. son los mostrados en la figura 5. interesa más bien entender como se interconecta el PPI al 8085A y la forma en la cual es seleccionado por el µP.

Tabla. Las ocho líneas bidireccionales de datos (D0-D7) del 8255 se acoplan al bus de direcciones/datos AD0-AD7 y permanecerán en estado de alta impedancia cuando CS no esté activa. Además de los puertos el 8255 contiene un registro de comandos para la programación del dispositivo. independientemente del estado de CS . 5.El Microcomputador Básico 156 El grupo A está formado por el puerto A:PA0-PA7 y por los cuatro bits de orden mayor del puerto C (PC4-PC7).16. La selección del registro de comando o de un puerto de E/S particular se realiza por medio de las entradas de dirección A0 y A1. Para que el 8085A pueda tener acceso a uno de los registros para programar el dispositivo o usar uno de los puertos.7 Direcciones de los registros internos del PPI 8255 Dirección del Puerto de E/S Registro seleccionado A7 A6 A5 A4 A3 A2 A1 A0 x x x x x x 0 0 Puerto A de E/S x x x x x x 0 1 Puerto B de E/S x x x x x x 1 0 Puerto C de E/S x x x x x x 1 1 Registro de comando El tipo de operación a realizar es determinado por la activación de una de las entradas de control: RD o WR . 5. Tabla. la entrada de habilitación CS debe ponerse a nivel bajo. a las salidas de control de lectura y escritura en puerto de E/S: IORD e IOWR de la CPU de la figura 5. respectivamente. el grupo B está compuesto por las ocho líneas del puerto B: PB0-PB7 y los cuatro bits menos significativos del puerto C (PC0-PC3). La tabla 5. según lo indicado por la tabla siguiente.8 Tabla de estados del PPI 8255 . o en caso que RD y WR estén ambas en uno.8 muestra el modo básico de operación del 8255. Estas líneas de entrada deben conectarse.

Esto es posible porque el espacio de direcciones de memoria está separado del correspondiente a los puertos de E/S.El Microcomputador Básico 157 La interconexión del 8255 al µP se realiza como indica la figura 5.21. 5. el 8085A indica que la dirección en el bus se refiere a una posición de memoria activando una de las señales: MRD o MRW . y fuerza al 8255 a iniciarse con todos los puertos programados como entrada. Observe que para seleccionar el circuito. Observe que para seleccionar el área de 2048 Kbytes de la memoria de lectura/escritura 6116 y al PPI 8255 se usa la misma señal ( A11 ). se usa el complemento de la línea de direcciones A11. las líneas de datos de ambos dispositivos nunca se conectan simultáneamente al bus de direcciones/datos AD0-AD7 del 8085A. Si tal configuración no es la deseada para la aplicación.22 El PPI 8255 es seleccionado por medio de la línea de dirección A11. establece las direcciones de los puertos como especifica la figura 5. A15 A7 x A14 A13 A12 A11 A10 A6 x A5 x A4 x A3 A9 A1 A1 A8 A0 A0 A2 x 1 Puerto A Puerto B Puerto C Comando 08H 09H 0AH 0BH Fig. la señal de salida de 8085A: RESET OUT se activa en alto.21 Conexión del PPI 8255 al µP 8085A Cuando se aplica tensión para arrancar al sistema. No obstante. Durante una operación de lectura (escritura) de la memoria RWM. Durante una operación de lectura o escritura.22. Fig. La selección lineal del 8255 usando la línea A11. el PPI debe ser reprogramado escribiendo un cierto patrón de bits en el registro de comando. 5. se selecciona el chip 6116 y se activa en nivel bajo la señal MRD ( MRW ) para leer (escri- . mientras que un acceso a un puerto de E/S es notificado por medio de les señales IORD o IOWR .

se activa la línea IORD ( IOWR ) para leer (escribir) el registro de E/S del 8255 identificado por el estado de las líneas de direcciones A0-A1. cada línea de bus de direcciones del µP se utiliza para habilitar un componente particular del sistema. Con el 8255 habilitado. mantienen flotantes las líneas de datos (D0-D7) del circuito.3 DECODIFICACIÓN EXHAUSTIVA DE LAS DIRECCIONES En la técnica de selección lineal. A pesar del número reducido de dispositivos posibles de habilitar mediante está técnica.1. once (211=2048K) están destinadas para el acceso a las áreas de EPROM y RAM.8 de funcionamiento del 8255. ambas en uno. En el caso del µC de la figura 5. En primer término. Esto significa que de los dieciséis bits del bus de direcciones. mientras que para los 256 bytes de la RWM del 8156 bastan con sólo ocho líneas.El Microcomputador Básico 158 bir) la posición especificada por las líneas de direcciones A0-A10. puede usarse una de las líneas de direcciones A12A15 (en lugar de A11) para seleccionar el PPI. 5. las cinco líneas de direcciones A11-A15 pueden usarse para seleccionar los componentes.24.4 para el acceso a los 2 Kbytes de EPROM del 8755 son necesarios once líneas de direcciones. . para el sistema de adquisición y supervisión de datos de la figura 5. Si se desea mantener la memoria RWM en el modo de bajo consumo ( CS =1) cuando se habilite el 8255. Como indica la figura 5. Aun cuando está operación pone un nivel cero en la entrada CS del 8255. En este caso la memoria 6116 permanece inactiva porque las señales MRD y MRW . usando dispositivos convencionales. La línea A11 selecciona la EPROM y la RAM quedando los cuatro bits restantes para habilitar otras memorias o dispositivos de E/S. el bus de datos (D0-D7) del PPI permanece en tercer estado debido a que las entradas de control IORD e IOWR están ambas en nivel alto. Es común que la mayoría de las aplicaciones requieran una zona de EPROM de mayor capacidad que la de RWM. Esto puede ser verificado consultando la tabla 5. Una situación similar ocurre cuando se ejecuta una instrucción IN puerto (OUT puerto).23 se presenta el diagrama final de la sección de memoria y puertos de E/S. En la figura 5. Este método usado hasta ahora para decodificar las direcciones de los circuitos de memoria y puertos tiene varias desventajas. es muy utilizada en sistemas pequeños por que no requiere de circuitos decodificadores y disminuye el número total de componentes y el costo de construcción del sistema. el número de dispositivos posibles de seleccionar está limitado por el número de líneas de dirección no usadas para acceder a posiciones de memoria.

5.El Microcomputador Básico 159 Fig.12. .23 Sección de memoria y E/S del µC de la figura 5.

divide el espacio de memoria en dos bloques de 32K cada uno. I=2 (n − j − k − l) donde: n: número de líneas del bus de direcciones. I=2(16-11-1-0) = 16. Estos bloques adicionales se conocen como zonas imagen y su número puede ser calculado por la ecuación. Otra desventaja asociada a esta técnica es que secciona por la mitad el espacio total de 64K de memoria disponible. Una decodificación incompleta significa que una misma posición de memoria puede ser seleccionada con direcciones diferentes.25.1 que aun cuando la EPROM está asignada a los primeros 2Kbytes (000H-07FFH). las zonas ocupadas por la sección de memoria de cada circuito no son contiguas. En el caso en discusión. ..4.. y corresponden a las direcciones para las cuales la línea A11 está en cero. por cada bit individual de dirección usado como señal de selección de chip. Otra limitación de la selección lineal es que si se utiliza para habilitar varios 8755. Tal esquema es permitido como medio de simplificar el decodificador.16-18K.8. como se deduce examinando el sistema de la figura 5. Las zonas imagen del bloque de 2K de la EPROM del 8755 se muestran en el mapa de memoria de la figura 5. y l: número de líneas comunes a la decodificación externa e interna. k: número de líneas de direcciones usadas en la decodificación externa. la sección de memoria del 8755 será seleccionada cada vez que el bus contenga una dirección comprendida en los rangos 0-2K. Recuerde que se indicó en la sección 5. la selección lineal resulta en una decodificación parcial del espacio de direcciones. siempre y cuando el sistema no utilice todo el espacio de memoria del µP. La del primero estará asignada desde 0 a 2K y la del segundo desde 6K hasta 8K. es responsabilidad del programador reconocer las áreas válidas de memoria. j: número de entradas de direcciones de la memoria.El Microcomputador Básico 160 A15 A14 A13 A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0 PUERTOS DE E/S EPROM/RAM POSICIONES EPROM/RAM Fig. Al no utilizar todas las líneas de direcciones para decodificar la dirección de la posición de memoria a la cual se desea acceso.. En estos casos. 5. 8-10K. 1214K. . El uso de la línea A11 para seleccionar la EPROM del 8755 en el µC de la figura 5.60K-62K.24 Esquema de selección lineal. dos por ejemplo. 4-6K.

una memoria EPROM 2764 de 8Kbytes para el rango de direcciones 0000H—1FFFH. Ejemplo 5. 5. usando lógica SSI. Como resultado.25 Ubicación del bloque de 2Kbytes en el espacio de 64 K de memoria. Tabla. El estado de las líneas del bus en el rango especificado es el mostrado en la tabla 5.1 Suponga que desea decodificar. una y solo una posición corresponderá al contenido del bus en un momento determinado. Una decodificación completa de las direcciones es posible por el uso de circuitos decodificadores.El Microcomputador Básico 161 FFFFH 60K-62K 20K-22K 16K-18K 12K-14K 8K-10K 4K-6K 0-2K 0000H Fig. En el µC de la figura 3. 5.9 Direcciones del bloque de 8K de una memoria 2764 A15 A14 A13 A12 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 A11 A10 A9 A8 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 7 A6 A5 A 4 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 A 3 A 2 A1 A0 0 0 1 1 0 0 1 1 0 0 1 1 0 1 0 1 .51 se usaron puertas OR discretas para decodificar en forma exhaustiva los 512 bytes de la memoria de lectura/escritura del microcomputador. A cada dispositivo componente del sistema se le asigna con exclusividad una zona del espacio total de direcciones de memoria.9.

27 Decodificador de direcciones de la EPROM 2764. se puede seleccionar la memoria. De modo que utilizando estas condiciones y aplicando RD a la entrada de habilitación de salidas OE de la 2732. el circuito decodificador se simplifica como indica el diagrama eléctrico de la figura 5.27. en lugar de RD . usando MRD . las líneas A13-A15 están en nivel bajo y durante una lectura en memoria la salida de control IO / M también estará en cero. Haciendo esto. para habilitar las salidas de la EPROM. 5. como sugiere el circuito de la figura 5.26.26 Decodificador de direcciones de la EPROM 2764 Otra posibilidad para la decodificación de la 2764. 5. es utilizar la señal de control de lectura en memoria MRD . Fig.El Microcomputador Básico 162 Para todas las direcciones en el área de la EPROM. Fig.

Más conveniente es usar circuitos MSI como decodificadores de direcciones. .28. tres entradas de selección de salidas (A. 5. Para seleccionar los dispositivos de memoria se usará un decodificador 3 a 8 del tipo 74LS138.28 Tabla de la verdad del decodificador 74LS138 Con un 74LS138 único es posible seleccionar hasta ocho dispositivos diferentes de memoria o de puertos de entrada y salida. El circuito decodificador tiene ocho salidas ( Y0 − Y7 ). G 2A y G 2B ) Para que una salida Yi esté en cero lógico.2 Considere que para un sistema que requiere 32K de memoria EPROM se utiliza un arreglo de ocho memorias EPROM 2732.B y C) y tres entradas de habilitación del circuito (G1. la entrada de selección CE vaya a nivel lógico cero. G1 0 x x 1 1 1 1 1 1 1 1 G2A x 1 x 0 0 0 0 0 0 0 0 G2B x x 1 0 0 0 0 0 0 0 0 C x x x 0 0 0 0 1 1 1 1 B x x x 0 0 1 1 0 0 1 1 A x x x 0 1 0 1 0 1 0 1 Y7 1 1 1 1 1 1 1 1 1 1 0 Y6 1 1 1 1 1 1 1 1 1 0 1 Y5 1 1 1 1 1 1 1 1 0 1 1 Y4 1 1 1 1 1 1 1 0 1 1 1 Y3 1 1 1 1 1 1 0 1 1 1 1 Y2 1 1 1 1 1 0 1 1 1 1 1 Y1 1 1 1 1 0 1 1 1 1 1 1 Y0 1 1 1 0 1 1 1 1 1 1 1 A B C G2A Vcc Y0 G2B G1 Y7 74LS138 Y1 Y2 Y3 Y4 Y5 Y6 GND Fig.El Microcomputador Básico 163 El decodificador de la figura 5. activas en nivel bajo. El uso de lógica integrada en escala pequeña para realizar el decodificador de direcciones no es una buena elección. Tal arreglo no es práctico porque obliga a que cada componente tenga su propio decodificador con puertas discretas. aumentando el costo del sistema.27 deja abierta la posibilidad que en una operación de acceso a puerto. muestran en la figura 5. Esto no representa un problema. cada una de las cuales contiene 4096 posiciones. la entrada G1 debe estar en nivel alto y las entradas G 2A y G 2B deben estar en nivel bajo. Los más usados en aplicaciones con µP son: 8205 74LS139 74LS138 74LS154 74LS155 74LS156 1 de 8 2a4 3a8 4a1 2a4 2a4 Ejemplo 5. La tabla de estados y la distribución de los terminales del circuito. porque MRD estará en uno y las salidas de datos de la EPROM permanecerán flotantes.

0 0 . 0 1 0 1 0 1 0 1 0 . 1 1 0 0 0 1 0 1 0 1 0 . 1 1 0 0 0 0 1 1 1 . . es el presentado en la figura 5. pero tiene 12 líneas de direcciones (A0-A11) para permitir el acceso a las 4096 posiciones del dispositivo. A15 A14 A13 A12 A11 A10 A9 A8 EPROM 0 A 7 A6 A5 A 4 0 1 0 1 0 1 0 . Para cada bloque se muestra la dirección inicial y final. 0 1 0 1 0 1 0 1 0 . la línea de direcciones A15 permanece en nivel bajo. 0 1 0 1 0 1 0 1 0 . Forzando la entrada G1 a nivel alto y conectado la línea de dirección A15 a G 2A y la señal IO / M a G 2B . 0 1 EPROM 1 1 1 0 0 1 0 1 1 0 1 EPROM 2 0 0 0 .40. Las direcciones ocupadas por cada chip 2732 son las indicadas por la tabla siguiente: Tabla. Tabla. 0 1 0 1 EPROM 7 0 0 El circuito decodificador de direcciones para las ocho 2732. 0 1 0 0 0 0 0 0 0 0 0 0 0 . EPROM 0 1 2 3 4 5 6 7 DIRECCIÓN 0000H-0FFFH 1000H-1FFFH 2000H-2FFFH 3000H-3FFFH 4000H-4FFFH 5000H-5FFFH 6000H-6FFFH 7000H-7FFFH El estado de cada línea de direcciones para los 32Kbytes de memoria suplidos por el arreglo de EPROM se presenta en la tabla 5. 5.El Microcomputador Básico 164 Por medio de las líneas A. 0 1 0 1 0 1 0 1 0 .B y C se especifica cual de las ocho salidas se activará. La EPROM 2732 funciona igual que la memoria 2716.10 Bloques de memoria de 4K asignados a cada una de las 2732. 0 1 0 1 0 1 0 1 0 . 0 1 0 1 0 1 0 1 0 . 0 1 A 3 A 2 A1 A0 0 1 0 1 0 1 0 . 0 1 0 1 0 1 0 1 0 . Observe que para todo el espacio de 32K.9 Cada 2732 ocupa un bloque de 4K. 5. el decodificador será habilitado cada vez que el bus de direcciones identifique una posición de memoria .10. 1 1 0 0 1 1 0 0 1 . mientras que los bits A12-A14 muestran una progresión binaria desde una EPROM a la siguiente.

El Microcomputador Básico

165

comprendida entre 0000H y 7FFFH. El bloque particular seleccionado lo establecen las líneas A12-A14, las cuales se aplican a las entradas A, B y C del 74LS138.

Fig. 5.29 Un 74LS138 selecciona hasta 8 dispositivos de memoria.

El uso de la salida IO / M del µP para seleccionar el 74LS138 de la figura 5.40, garantiza que durante una operación de E/S todas las EPROM funcionarán en el modo de bajo consumo, debido a que el circuito decodificador estará deshabilitado ( IO / M =1) con todas sus salidas en nivel alto. Conviene resaltar que la señal RD pudo usarse, en lugar de MRD , para habilitar las salidas de la memoria EPROM seleccionada. Ejemplo 5.3 Suponga que se tiene un sistema con 4 Kbytes de EPROM (2732), 2Kbytes de RWM (6116) y un PPI 8255. Para seleccionar los componentes se debe usar un decodificador doble 2 a 4 con código 74LS139. Este circuito fue usado en el capitulo 3 como decodificador de puertos. En la figura 5.30 se repite la tabla de funcionamiento del chip.
Ga Aa Ba
Y0a Y1a Y2a Y3a
GND

G 1 0 0 0 0

B X 0 0 1 1

A x 0 1 0 1

Y3

Y2

Y1

Y0

1 1 1 1 0

1 1 1 0 1

1 1 0 1 1

1 0 1 1 1

74LS139

Vcc Gb Ab Bb
Y 0b Y1b Y 2b Y3b

Fig. 5.30 Tabla de la verdad del decodificador 74LS139

Las direcciones se asignan a cada componente de acuerdo con lo indicado por la figura 5.11.

El Microcomputador Básico

166

Tabla. 5.11 Direcciones para las secciones de memoria y E/S
DISPOSITIVO EPROM RAM PUERTO A PUERTO B PUERTO C REG. COMANDO

2732 6116 8255

DIRECCIÓN 0000H-0FFFH 1000H-17FFH 00H 01H 02H 03H

La tabla de estado de las líneas de direcciones del sistema es la que sigue y el circuito decodificador se muestra en la figura 5.31. Observe que se hace una decodificación parcial de la dirección de los puertos del 8255.
Tabla. 5.12 Tabla de direcciones para las secciones de memoria y E/S A15 A14 A13 A12 A11 A10 A9 A8 A 3 A 2 A1 A0 A 7 A6 A5 A 4

0
EPROM

0 . 0 0 0 0 0.

0 . 0 0 0 0 0 . .

0

0 .

0 . 1

0 . 1 0 1 0 1 .

0 . 1 0 1 0 1 .

0 . 1 0 1 0 1.

0 . 1 0 1 0 1.

0 . 1 0 1 0 1.

0 . 1 0 1 0 1.

0 . 1 0 1 0 1 .

0 . 1 0 1 0 1 .

0 . 1

0 . 1

. 0 0

0 1 1 1 1 .

1

0 0 0 1

0 0 1 0 1 . 1 0 1 .

RWM

0 0 0.

1 0 1 . 1 .

Como señala la tabla 5.12, aunque la memoria 6116 tiene sólo 2Kbytes de capacidad, ocupa el área de 4 Kbytes en el rango direcciones comprendo desde 1000H hasta 1FFFH. De modo que el usuario del sistema debe evitar programar accesos a las direcciones no válidas de la memoria de lectura/escritura. Ejemplo 5.4 En este ejemplo se discute el funcionamiento del decodificador de direcciones de un µC comercial. El MPR-85 PLUS es un microcomputador de bajo costo pero muy completo basado el 8085A, el cual es utilizado para realizar las prácticas del Laboratorio de Sistemas de Microprocesadores en el Departamento de Electricidad. El MPR-85 tiene en la tarjeta de circuito impreso, incorporados 16K de EPROM (27128), 16K de RWM (2x6264), dos dispositivos 8155, dos PPI 8255 y un controlador de teclado/display 8279. Además, se proveen señales de selección para expansiones futuras de memoria y puertos de E/S. El circuito para decodificación de las direcciones del microcomputador fue diseñado usando dos decodificadores 2 a 4 del tipo 74LS156. En la tabla 5.13 se presenta la asignación de direcciones para memoria y puertos, la cual fue reproducida del manual de operación del MPR-85.

El Microcomputador Básico

167

Fig. 5.31 Circuito decodificador de direcciones y de puertos.

El Microcomputador Básico

168

El MPR-85 utiliza las señales de control MRD , MRW , IORD e IOWR para tener acceso a la memoria y a los puertos de E/S. Como indica la tabla de direcciones de la figura 5.45, los circuitos de memoria y puertos se seleccionan usando señales comunes. Por ejemplo, la salida CS3 habilita los 8Kbytes de RWM en el rango 6000H-7FFFH y los puertos del 8279 en las direcciones 60H-7FH. Esto es posible porque el espacio de direcciones de puertos está aislado del de memoria.
Tabla. 5.13 Direcciones para las secciones de memoria y E/S del MPR-85
MEMORIA DIRECCIÓN DIRECCIÓN PUERTOS

CS
CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7

27128 (16K EPROM)
MONITOR DEL SISTEMA

8255 N°2 0000H-3FFFH 4000H-4FFFH 5000H-5FFFH 6000H-7FFFH 8000H-9FFFH A000H-AFFFH B000H-B7FFH B800H-BFFFH 00H-3FH 40H-4FH 50H-5FH 60H-7FH 80H-9FH A0H-AFH B0H-BFH B8H-BFH
EXPANSIÓN DE PUERTOS

8155 N°1
256 bytes de RWM

8155 N°1 8155 N°2 8729
CONTROLADOR DE TECLADO/DISPLAY

8155 N°2
256 bytes de RWM

6264/2764
HASTA 8K DE RWM O EPROM

6264/2764
HASTA 8K DE RWM O EPROM

8255 N°1
EXPANSIÓN EXPANSIÓN EXPANSIÓN

4K PARA EXPANSION 2K PARA EXPANSION 2K PARA EXPANSION

El encapsulado del 74LS156 contiene dos decodificadores individuales, los cuales operan como indica la tabla de la figura 5.32. El diagrama eléctrico de la sección de decodificación del MPR-85 es el presentado en la figura 5.33.
1G

1 X 0 0 0 0
2C

1C x 0 1 1 1 1
2G

1 X 0 0 0 0

x 1 0 0 0 0

B x x 0 0 1 1 B x x 0 0 1 1

A x x 0 1 0 1 A x x 0 1 0 1

Y3a

Y 2a

Y1a

Y0a

1 1 1 1 1 0 Y3b 1 1 1 1 1 0

1 1 1 1 0 1
Y 2b

1 1 1 0 1 1
Y1b

1 1 0 1 1 1
Y 0b

1C
1G

B

1 1 1 1 0 1

1 1 1 0 1 1

1 1 0 1 1 1

1Y3 1Y 2 1Y1

74LS156

Vcc 2C 2G A
2 Y3 2Y 2 2Y1

1Y0
GND

2Y0

Fig. 5.32 Tabla de la verdad del decodificador 74LS15

El Microcomputador Básico

169

Fig. 5.33 Decodificador de direcciones del µC MPR-85.

El Microcomputador Básico

170

El decodificador marcado U1 en la figura 5.33, genera las señales de selección de la EPROM 27128, de los 8155 N°1 y N°2 y de la memoria RWM 2764. Las conexiones seleccionadas para el 74LS156 dividen en bloques de 4K, los primeros 32K del espacio total de memoria. Esto puede verificarse en la tabla 5.14.
Tabla. 5.14 Direcciones para las secciones de memoria y E/S seleccionadas por U1.

A15 A14 A13 A12 0 0 0
EPROM 4 X 4K

A11 A10 A9 A8 0 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A7 A 6 A 5 A 4 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

A 3 A2 A1 A 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 0 1 0 1 0 1 0 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

1 1 0 0 1 0 1 1 0 1

0 0 0 0 0

0 0 1 0 1 0 1 0 1 0 1 1 0 1 0 1 0 1 0 1

1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

RWM

0 0 0 0 0 0 0 0

256 bytes
RWM

256 bytes

RWM

2 X 4K

En los primeros 16K del espacio de memoria del µP, las líneas de dirección A15 y A14 (conectadas a 2G y 2C ) permanecen en nivel bajo, mientras que los bits A13 y A12 (guiando las entradas B y A) varían desde 00 hasta 11 binario, desde un bloque de 4K al siguiente. De acuerdo con lo especificado por la tabla de funcionamiento, esto significa que cuando el contenido del bus de direcciones identifica a una dirección entre de la EPROM entre 0000H y 3FFFH, una de las salidas 2Yi del decodificador 2 contenido en U1, estará en cero. Como las salidas del 74LS156 son a colector abierto, uniendo las 4 salidas 2Yi se obtiene una función AND cableada, cuya salida corresponde a CS0 . El decodificador 1 de U1 tiene las entradas de habilitación: 1G y 1C , conectadas a las salidas de direcciones A15 y A14. Estas líneas estarán, respectivamente, en cero y uno para cualquier dirección dentro del área ocupada por el quinto bloque de 4K (4000H-4FFFH). Como A13 y A12 están ambas en cero en este mismo rango, la salida 1Y0 del decodificador se activará a nivel bajo. Esta señal se destina para seleccionar los 256 bytes de la memoria RWM 2764 y las sección de E/S del 8155 N°1.

El Microcomputador Básico

171

Observe que A13 y A12 varían desde el quinto bloque de 4 K al siguiente, activando progresivamente las salidas 1Y1 , 1Y2 y 1Y3 . La primera sitúa el 8155 N°2 en la zona de direcciones 5000H-5FFFH, mientras que las dos últimas salidas se conectan para seleccionar los 8Kbytes (2 bloques de 4K) de la otra memoria RWM 6264. Las señales de selección CS0 − CS3 operan sobre los primeros 32Kbytes del espacio de memoria. Por medio de U2, se generan los comandos CS4 − CS7 , los cuales sitúan los componentes restantes del sistema dentro de los siguientes 16K (8000HBFFFH). La tabla 5.15 muestra las direcciones para U2.
Tabla. 5.15 Direcciones para las secciones de memoria y E/S seleccionadas por U2. A15 A14 A13 A12 A11 A10 A9 A8 A 3 A2 A1 A 0 A7 A 6 A 5 A 4

1 1 1
RWM 4 X 2K

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1

0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

0 1 0 1 0 1 0

0 1 0 1 0 1 0

0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

1 1 1 1 1 1

1 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1 0 1

EXPANSIÓN

1 1 1 1 1 1 1

4Kbytes

EXPANSIÓN

2Kbytes
EXPANSIÓN

2Kbytes

El espacio de direcciones de la tabla anterior se presenta dividido en bloques de 2K. Una dirección entre los primeros 8K genera el comando de selección CS4 , mediante el cableado de las cuatro salidas del decodificador 2 de U2. Observe que en estos cuatro bloques de 2K, las líneas A12 y A11 (aplicadas a las entradas B y A) muestran una progresión binaria de un bloque de 2K al próximo y que A13 (conectada a la entrada de habilitación 2C ) permanece en nivel bajo. Finalmente, la combinación lógica de las líneas de direcciones A15 y A14, realizada por las puertas U3A y U3B, fuerzan a cero la otra entrada de habilitación 2G . Para entender como se genera las señales CS5 − CS7 , basta con inspeccionar la tabla de direcciones de la figura 5.49. Los 4K entre A000H y AFFFH son seleccio-

El Microcomputador Básico

172

nados por CS5 , la cual es generada por la AND implícita con entradas1Y0 y 1Y1 . Los siguientes dos bloques de 2K se reservan para expansión y son seleccionados por CS6 y CS7 . Los diseñadores del MPR-85 utilizaron 48Kbytes del total de 64Kbytes posibles de manejar por el 8085A. Como indica la tabla 5.13, la salida de selección CS0 también habilita un 8255 N° 2, al cual se le ha previsto en el circuito impreso una base para expansión. Los puertos de este dispositivo están situados entre 00H y 3FH. De este rango de 64 bytes, se asigna al puerto de comando la dirección 00H y las direcciones 01H, 02H y 03H a los puertos de E/S A, B, y C, respectivamente. Las posiciones restantes dentro del rango se consideran inválidas. El modo como se asignan las direcciones de todos los puertos, es la presentada en la tabla siguiente:
Tabla. 5.16 Direcciones de puertos de E/S
PUERTO FUNCIÓN PUERTO A PUERTO B PUERTO C COMANDO DISPOSITIVO PUERTO FUNCIÓN CONTROL PUERTO A PUERTO B PUERTO C LSB TIMER MSB DEL TIMER DISPOSITIVO

00H 01H 02H 03H 04H-3FH 40H 41H 42H 43H 44H 45H 46H-4FH

8255 N° 2

no válidas
CONTROL PUERTO A PUERTO B PUERTO C LSB TIMER MSB DEL TIMER

8155 N° 1

no válidas

50H 51H 52H 53H 54H 55H 56H-5FH 60H 61H 62H-7FH 80H 81H 82H 83H 84H-8FH A0H-BFH

8155 N° 2

no válidas
PUERTO DATOS PUERTO CONTROL

8279

no válidas
PUERTO A PUERTO B PUERTO C COMANDO

8255 N° 2

no válidas ---------------

EXPANSIÓN

Ejemplo 5.5 Para finalizar esta sección, se presenta un ejemplo final de decodificación de puertos usando E/S aislada. Considere que se tienen dos PPI 8255A y un puerto de salida realizado con un registro paralelo 74LS374. Las direcciones de los puertos se muestran en la tabla 5.17 y el circuito en la figura 5.34.
Fig. 5.17 Tabla de direcciones de puertos.
8255 #1 Puerto A Puerto B Puerto C Comando Puerto A Puerto B Puerto C Comando 20H 21H 22H 23H 24H 25H 26H 27H 28H*
A1= A0 =0

8255 #2

74LS374

El Microcomputador Básico

173

Fig. 5.34 Decodificación completa de 7 puertos usando un 74LS138.

El decodificador de la figura 5.34 realiza una decodificación exhaustiva de los puertos de los 8255 y del registro paralelo.

5.4 PUERTOS DE E/S SELECCIONADOS COMO MEMORIA
El método usado hasta ahora para seleccionar los puertos de E/S, se basa en el hecho que el espacio de direcciones de memoria está separado del espacio de puertos de E/S. Durante una operación de lectura o escritura, el µP usa la señal IO / M para notificar a los dispositivos externos cuando la dirección presente en el bus corresponde a una posición de memoria o a un puerto de E/S. Lo registros de puertos son diseñados para responder a las señales de control IORD o IOWR y para ser seleccionados por una señal CS de habilitación. Este procedimiento de manejo de puertos se conoce como el método de e/s estándar o de E/S aislada y sólo permite acceso a puertos por medio de las instrucciones

El Microcomputador Básico

174

IN puerto y OUT puerto. Usando está técnica, pueden controlarse hasta 512 registros externos (256 de entrada y 256 de salida). Recuerde que en estas instrucciones la dirección del puerto la especifica el segundo byte de la instrucción, y el número máximo que puede representarse con ocho bits es 255. Otra limitación de esté método es que sólo consiente transferencias entre el puerto seleccionado y el registro acumulador. Una estrategia de acceso a puertos que permite superar la limitación del número de puertos impuesta por el método estándar, es el método de E/S mapeada como memoria. Esta técnica trata a los puertos como posiciones convencionales de memoria, fusionando en un mapa único el espacio de direcciones de memoria y de puertos. Por esta razón se hace innecesario el uso de decodificadores independientes para memoria y E/S. Una desventaja que se puede percibir de inmediato del mapeo de E/S como memoria, es que reduce la cantidad de memoria disponible, debido a que una porción de ésta es cedida para los puertos. Si el sistema tiene menos de 32Kbytes de memoria, la línea A15 no es utilizada para identificar posiciones de memoria, de modo que destinando este bit de dirección para distinguir entre un acceso a memoria (A15 = 0) y una operación con puertos (A15 = 1), se dispondrá de 32K direcciones de E/S almacenamiento, sin usar la memoria instalada. El mapeo de E/S a memoria no solo aumenta el número de puertos del µC, sino que permite el uso para control de puertos de toda instrucción que haga referencia a memoria. Esto simplifica la programación de las rutinas de manejo de periféricos. Por ejemplo, ejecutando a instrucción MOV r, M se transfiere el contenido de un puerto de entrada a cualquiera de los registros internos del µP; XRA M realiza la función OR exclusivo entre dato en el puerto de entrada y el acumulador; LHLD dirección transfiere los datos en dos puertos hacia los registros H y L; SHLD dirección traslada los 16 bits en HL a dos puertos de salida; SUB M substrae el contenido de un puerto de entrada del dato en el acumulador. Estos son sólo algunos pocos ejemplos de instrucciones que usan la memoria. La figura 5.35 ilustra como puede tratarse la sección de puertos de un 8755 y de un 8255, como si fuesen localidades de memoria. Para el 8755, la línea A15 determina cuando el acceso se realiza a la sección de 2K de la memoria EPROM o los registros del circuito. Para acceder a un puerto basta con sumar 8000H a la dirección. Por ejemplo si el puerto B del 8755 ha sido programado como salida y se desea mover a este puerto el contenido del acumulador, debe ejecutarse STA 8001H. Esta instrucción transfiere el contenido del A en la posición de memoria especificada por el operando de la instrucción. Pero como A15 está en nivel alto, el destino será el puerto B (de dirección xxxxxx01) del 8755. Para el 8255 el procedimiento es el mismo. En ambos casos, los periféricos responderán a las señales de control RD y WR . Si el programador de un sistema sabe que no debe usar las instrucciones IN puerto y OUT puerto, porque los registros externos son considerados posiciones de memoria no es necesario decodificar las salida IO / M para tener acceso a los puertos.

El Microcomputador Básico

175

8755 0 x

DIRECCIÓN DE MEMORIA

x

x

0

A10

A9

A8

A7

A6

A5

A4

A3

A2

A1

A0

DIRECCIÓN DE PUERTO

1

x

x

x

0

x

x

x

x

x

x

x

x

x

A1

A0

8255 1 0

DIRECCIÓN DE PUERTO

0

0

x

x

x

x

x

x

x

x

x

x

A1

A0

Fig. 5.35 Los puertos de E/S del 8755 y del 8255 son tratados como posiciones de memoria.

En el siguiente ejemplo se presenta un decodificador de direcciones de un µC usando el método de E/S mapeada en memoria.

El Microcomputador Básico

176

Ejemplo 5.6 El espacio de direcciones comprendido entre 0000H y 3FFFH es dividido en bloques de 2K, como indica la tabla 5.18. Cada bloque es seleccionado por las líneas A13, A12 y A11. Para habilitar el circuito 74LS138 se usan los las líneas de direcciones A14 y A15, las cuales permanecen en cero en el rango especificado.

Fig. 5.36 El decodificador de direcciones permite al acceso a 16Kbytes de memoria. Tabla. 5.18 Tabla de direcciones de cada bloque de 2K.
CS
CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7
DIRECCIÓN DISPOSITIVO EPROM RWM TECLADO DISPLAY ENTRADA SALIDA OTRO OTRO

0000H-07FFH 0800H-0FFFH 1000H-17FFH 1800H-1FFFH 2000H-27FFH 2800H-2FFFH 3000H-37FFH 3800H-3FFFH

La selección del chip es completada por la salida de la puerta NAND, la cual va a uno durante una operación de lectura o escritura. Cada salida del decodificador es una señal de selección CS de dispositivos de memoria o de E/S. Las direcciones correspondientes a cada salida del decodificador son las mostradas en la tabla 5.18. Para finalizar esta sección, se presenta en la figura 5.38 el subsistema de memoria y puertos de un sistema 8085. Para el diseño del decodificador de puertos se usa la técnica de mapeo a memoria. La 27256 es una EPROM de 32 Kbytes y es seleccionada por medio de la línea A15, lo cual sitúa el circuito en los primeros 32 Kbytes del espacio de direcciones del µP. Para activar las salidas O0-O7 de la memoria, se conecta la señal de control de lectura RD a la entrada OE de habilitación de salidas del dispositivo. Para seleccionar el grupo de tres memorias RWM 6116 y el 8255, se usa un decodificador 74LS138. La conexión de la línea A15 a la entrada de selección G1del decodificador, garantiza que este permanecerá deshabilitado, con todas sus salidas en nivel alto, durante operaciones de lectura a la EPROM. Cualquier dirección en el bus a partir de la posición 8000H, pondrá el bit A15 en uno habilitando el

El Microcomputador Básico

177

74LS138. Las líneas A14, A13 y A12 (conectadas C, A, y B) determinan cual de las salidas del decodificador se activará, para seleccionar un área de 4K (la 6116 solo usa 2K) en el bloque superior de 32 K del espacio de direcciones. Las direcciones de activación de las salidas del decodificador se muestran en la en la tabla 5.19 y el mapa de direcciones de los componentes conectados al sistema en la figura 5.37.
Tabla. 5.19 Tabla de direcciones de cada bloque de 2K.
CS
CS0 CS1 CS2 CS3 CS4 CS5 CS6 CS7
DIRECCIÓN DISPOSITIVO

8000H-87FFH 9000H-97FFH A000H-A7FFH B000H-B7FFH C000H-C7FFH D000H-D7FFH E000H-E7FFH F000H-F7FFH

27256 6116 6116 8255
SIN USO SIN USO SIN USO SIN USO PUERTO A PUERTO A PUERTO A COMANDO

B000H B001H B002H B003H

DIRECCIÓN

DATOS

0000H . . . 7FFFH 8000H . 87FFH . 8FFFH 9000H . 97FFH . 9FFFH A000H . A7FFH . AFFFH B000H . B7FFH . BFFFH

0000 0000 0000 0000 . . . 0111 1111 1111 1111 1000 0000 0000 0000 . 1000 0111 1111 1111 . 1000 1111 1111 1111 1001 0000 0000 0000 . 1001 0111 1111 1111 . 1001 1111 1111 1111 1010 0000 0000 0000 . 1010 0111 1111 1111. . 1010 1111 1111 1111 1011 0000 0000 0000 . 1011 0111 1111 1111 1011 1111 1111 1111

32 K EPROM

2 K RWM

2K

RWM

2K

RWM

8255

Fig. 5.37 Mapa de memoria para el sistema de la figura 5.38.

38 Decodificador de direcciones para 32K de EPROM. 5. 6K de RWM y un PPI 8255 .El Microcomputador Básico 178 Fig.

1 x 16K y 1x 4K).5 DECODIFICADOR CON DISPOSITIVOS PROGRAMABLES Además de usando puertas discretas y circuitos integrados MSI.El Microcomputador Básico 179 5. de modo que para el diseño del decodificador se divide el espació de 64Kbytes de memoria en bloques de 4Kbytes.20 muestra el rango de direcciones en el cual se habilita cada salida del decodificador.7 Bebe diseñarse un decodificador de direcciones para un subsistema de memoria compuesto por 4 Kbytes de EPROM (1 x 4K). 8 Kbytes de EEPROM (1 x 8K) y 52 Kbytes de RWM (1 x 32K. Estos componentes ahorran espacio en la tarjeta del circuito impreso. El espacio de memoria de la aplicación es distribuido como indica el mapa de la figura 5. se observa que el circuito de memoria conectado al sistema y que tiene menor capacidad es el módulo de 4K (212). el decodificador de direcciones puede realizarse usando algún tipo de dispositivo lógico programable (PLD). 5. La tabla 5. Esto significa que se usan los bits de dirección A12-A15 para seleccionar el circuito integrado al cual corresponde la dirección a la cual se desea acceso. considere el siguiente ejemplo. Para ilustrar las ventajas del uso de PLD. su estructura es apropiada para el uso como decodificador y mantienen la confidencialidad de la lógica programada. En principio. Ejemplo 5.39.39 Mapa de memoria para el sistema ejemplo de decodificador con PLD . FFFFH SRWM F000H EFFFH SRWM B000H AFFFH SRWM 3000H 2FFFH EEPROM 1000H 0FFFH EPROM 0000H Fig.

42 se presenta la estructura interna del chip.El Microcomputador Básico 180 Tabla. son: CS 0 = A15 + A14 + A13 + A12 CS1 = A15 + A14 + A13 ⋅ A12 + A13 ⋅ A12 CS 2 = A15 ⋅ A14 + A15 ⋅ A13 ⋅ A12 + A15 ⋅ A14 ⋅ A12 + A15 ⋅ A14 ⋅ A13 CS 3 = A15 + A14 ⋅ A12 + A14 ⋅ A13 + A14 ⋅ A13 ⋅ A12 CS 4 = A15 + A14 + A13 + A12 El decodificador de direcciones realizado con circuitos 74LS138.41. . las ecuaciones del decodificador pueden programarse en un dispositivo PAL. La figura 5.40 muestra el diagrama de distribución de terminales y en la figura 5. A15 0 0 0 0 0 0 0 0 1 1 1 A14 0 0 0 0 1 1 1 1 0 0 0 A13 0 0 1 1 0 0 1 1 0 0 1 A12 0 1 0 1 0 1 0 1 0 1 0 CS0 0 1 1 1 1 1 1 1 1 1 1 CS1 1 0 0 1 1 1 1 1 1 1 1 CS2 1 1 1 0 0 0 0 0 0 0 0 CS3 1 1 1 1 1 1 1 1 1 1 1 CS4 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 1 1 1 1 1 0 0 1 1 1 0 1 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 1 0 Las ecuaciones lógicas de las señales de selección de chip obtenidas a partir de la información suministrada por la tabla de estados. Un circuito programable comercial de amplio uso en aplicaciones combinatorias es el de código PAL16L8. Fig.40 Distribución de terminales para el circuito PAL16L8.20 Tabla de estados del decodificador de direcciones con PLD. Como alternativa para el diseño del decodificador especificado. 5. se muestra en la figura 5. 5.

5. .41 Decodificador de direcciones usando decodificadores convencionales.El Microcomputador Básico 181 Fig.

42 Diagrama lógico de la PAL16L8 La estructura interna de la PAL16L8 determina que el circuito integrado solo puede ejecutar funciones lógicas cuyas ecuaciones tengan siete o menos términos de . 5.El Microcomputador Básico 182 I1 0 1 2 3 0 1 2 3 4 5 6 7 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 O1 I2 8 9 10 11 12 13 14 15 IO2 I3 16 17 18 19 20 21 22 23 IO3 I4 24 25 26 27 28 29 30 31 IO4 I5 32 33 34 35 36 37 38 39 IO5 I6 40 41 42 43 44 45 46 47 IO6 I7 48 49 50 51 52 53 54 55 IO7 I8 56 57 58 59 60 61 62 63 O8 I9 I10 Fig.

usando ecuaciones.all. Para propósitos de desarrollo del programa a grabar en la PAL puede usarse cualquiera de los lenguajes compiladores existentes para descripción de hardware. library IEEE. "10111". use ieee. CS3 <=(not A15)or((not A14)and(not A12))or((not A14)and(not A13))or(A14 and A13 and A12). end BEHAVIOR. architecture rtl of decdir is begin CS0 <= A15 or A14 or A13 or A12. A13. CS2. entity DECODIR is port ( A CS end DECODIR. => => => => => => => => => CS CS CS CS CS CS CS CS CS <= <= <= <= <= <= <= <= <= "11110". la estructura lógica del decodificador y el otro programa define el comportamiento funcional del circuito.. CS4 <= not(A15)or(not A14)or(not A13)or not(A12). CS2<= (A15 and A14)or (A15 and A13 and A12)or((not A15)and (not A14) and(not A13))or ((not A15)and (not A14) and (not A12)). "11101".. out std_logic ). CS3. Seis de los terminales de salida son bidireccionales de modo que pueden ser usados como entradas. ONCUPL. "10111". begin : in : out STD_LOGIC_VECTOR (15 downto 12). A continuación se presentan dos versiones de un programa escrito en lenguaje VHDL y que permiten generar el archivo de mapa de fusibles necesario para programar el decodificador de direcciones en una PAL16L8. y otros. "10111".CS) begin case A is when "0000" when "0001" when "0010" when "1011" when "1100" when "1101" when "1110" when "1111" when others end case. CS1 <= A15 or A14 or(A13 and A12)or((not A13)and(not A12)).A14. STD_LOGIC_VECTOR (4 downto 0) ). "11101". "11011". CS4: end decdir. architecture BEHAVIOR of DECODIR is process (A. ORCAD/PLD. entity decdir is port ( A12. "01111".El Microcomputador Básico 183 productos. Si se usa la segunda opción no es necesario usar las técnicas convencionales de diseño digital. in std_logic. "10111".A15: CS0. VHDL. end process. El primer código describe.std_logic_1164. VERILOG. library ieee. use IEEE. debido a que no se requiere especificar las ecuaciones. tales como: ABEL. CS1.STD_LOGIC_1164. end rtl.all. .

.El Microcomputador Básico 184 La herramienta usada para generar el archivo de programación de la PAL es ORCAD EXPRESS 9. 5. 3. 2. 6. A12 A13 A14 A15 CS4 CS3 CS2 CS1 CS0 - 2 0 4 8 12 16 20 24 28 30 26 22 18 14 10 6 - High High High High (Three-state) (Three-state) High (Three-state) High (Three-state) High (Three-state) High (Three-state) High (Three-state) (Three-state) 7. 4. 7. 9. 11. 14.11 11/5/98 (Source file C:\Program Files\OrCAD\CAPTURE\EJEMPLOS\DECODER\Timed \DECODER. La información siguiente es generada por el software ************************************************************************ OrCAD Simple PLD Fitter tools ************************************************************************ OrCAD PLD FITTER x1. 17. 13. RESOLVED EXPRESSIONS (Reduction 2) Signal name CS0' CS1' Row 9 17 18 25 26 27 28 33 34 35 41 Terms A12' A13' A14' A15' A12' A13 A14' A15' A12 A13' A14' A15' A12' A14' A15 A12 A13 A15' A13' A14' A15 A14 A15' A12 A13 A14' A15 A12' A14 A15 A13' A14 A15 A12 A13 A14 A15 CS2' CS3' CS4' SIGNAL ASSIGNMENT Pin Signal name Column Rows -------------Beg Avail Used 56 48 40 32 24 16 8 0 8 0 8 0 8 1 8 3 8 4 8 2 8 1 8 0 ---. 12. NOTE (PLD0201) No warnings. 16. 8.jed) Copyright (C) 1988-1998 OrCAD All Rights Reserved. 19. 15. 18. Checking for error conditions NOTE (PLD0200) No fatal errors found in input file.---64 11 (17%) Activity 1.1.

El Microcomputador Básico 185 FUSE MAP FOR PAL16L8 0 0 32 64 96 128 160 192 224 256 288 320 352 384 416 448 480 512 544 576 608 640 672 704 736 768 800 832 864 896 928 960 992 1024 1056 1088 1120 1152 1184 1216 1248 1280 1312 1344 1376 1408 1440 1472 1504 1536 1568 1600 1632 1664 1696 1728 1760 1792 1824 1856 1888 1920 1952 1984 2016 xx xx xx xx xx xx xx xx --x xx xx xx xx xx xx --x xxx xx xx xx xx -x-x --xx xx xx -x-x -xx xx xx xx -xxx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 2 xx xx xx xx xx xx xx xx --x xx xx xx xx xx xx -x-x xx xx xx xx xx -x--x -xx xx xx -x--x xx xx xx xx -xxx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 4 xx xx xx xx xx xx xx xx --x xx xx xx xx xx xx --x -x xx xx xx xx xx ---x -x xxx xx xx --x xxxx xx xx xx -xxx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 6 xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 8 xx xx xx xx xx xx xx xx --x xx xx xx xx xx xx --x -x xx xx xx xx xx --x xx-x xx xx xx -xxxxx xx xx xx -xxx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx 10 12 14 16 18 20 22 24 26 28 30 xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx --xx xx xx xx xx xx ---xx xx xx xx xx -----xx xx xx ----xx xx xx xx --xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx xx Legend: x fuse intact .

44 se muestra el arreglo interno de fusibles para la salida CS0 del decodificador de direcciones.El Microcomputador Básico 186 . .43 se muestra el circuito decodificador usando la PAL16L8 y en la figura 5. 5. El decodificador de direcciones cuyo diagrama eléctrico se muestra en la figura 5. por lo cual deben usarse las señales MRD y MWR para leer o escribir en el dispositivo de memoria seleccionado.43 no discrimina entre accesos a memoria o a puertos de E/S.fuse open 475 fuses open of 2048 total. Fig. OrCAD PLD EXPRESS Type: PAL16L8 * QP20* QF2048* QV1024* F0* L0256 11 11 11 11 11 11 L0288 10 10 10 11 10 11 L0512 11 11 11 11 11 11 L0544 10 01 10 11 10 11 L0576 01 10 10 11 10 11 L0768 11 11 11 11 11 11 L0800 01 01 11 11 10 11 L0832 10 11 10 11 01 11 L0864 11 10 10 11 01 11 L0896 11 11 01 11 10 11 L1024 11 11 11 11 11 11 L1056 01 01 10 11 01 11 L1088 10 11 01 11 01 11 L1120 11 10 01 11 01 11 L1280 11 11 11 11 11 11 L1312 01 01 01 11 01 11 C3E74* 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 11 * * * * * * * * * * * * * * * * NOTE (PLD0202) 1/23/4 10:46 am (Friday) NOTE (PLD0204) Elapsed time 4 seconds En la figura 5.43 Decodificador de direcciones con PAL.

Patrón de fusibles para la salida CS0 del decodificador de direcciones. .5.44.El Microcomputador Básico 187 I1 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 I2 8 9 10 11 12 13 14 15 X X X X IO2 I3 Fig.

sin deterioro del nivel lógico de la línea. Para reforzar la capacidad de corriente del bus de direcciones/datos AD0-AD7. Si en una aplicación determinada se exceden estos límites. El 74LS245 es capaz de suministrar una corriente de 15 mA (IOH) mientras que la corriente IOL es de 24 mA. debe dedicarse especial atención a la capacidad de corriente de los terminales del µP. Una línea de salida del 8085A. aunque en ciertos casos puede ser necesario para alguna líneas de control. a la cual se conecta la señal RD . La dirección del flujo de datos es fijada por la entrada de control de dirección DIR.6. WR e IO / M . . los cuales deben ser tomados en cuenta para el cálculo del tiempo de acceso de los chips de memoria a conectar al sistema.El Microcomputador Básico 188 5. Como ejemplo de algunas posibilidades. tales como RD . En esta sección se discuten brevemente ambos aspectos. puede usarse un circuito 74LS245. Estas características eléctricas DC fijan cuantas entradas puede guiar cada terminal de salida del µP. las siguientes cargas pueden conectarse directamente a un pin de salida del 8085: • 1 TTL + 1 LSTTL • 5 LSTTL • 10 ALSTTL.1 Carga máxima del bus del 8085A Si el sistema está acoplado a muchos circuitos de memoria o si el µC va a ser interconectado con distintos tipos de interfaces. Lo usual es conectar amplificadores de corriente a las líneas de direcciones y de datos. 5. el terminal mantendrá su nivel lógico. cuando está en nivel alto. la carga total conectada a un pin de salida puede sobrecargar al terminal con consecuencias severas para el nivel lógico presente en la línea. el cual está especialmente diseñado para acoplamiento a buses bidireccionales de 8 bits. el circuito es habilitado conectando la entrada G a cero.6 CONSIDERACIONES ADICIONALES SOBRE INTERCONEXIÓN A LOS BUSES DEL 8085A Todo circuito conectado a un terminal de salida del 8085A produce efectos que pueden afectar eventualmente el funcionamiento normal del sistema microcomputador.45. Como ilustra la figura 5. la lógica usada para decodificación introduce retardos en la propagación de las señales. es capaz de entregar una corriente máxima IOH de 400 µA. será necesario el uso de circuitos buffers para realizar la conexión de la señal sobrecargada. mientras que un terminal de salida en cero puede admitir una corriente máxima IOL de 2 mA. Si estos valores máximos son respetados. En segundo lugar. En primer término.

5. al aplicarse un nivel bajo a las entradas de selección 1G y 2G . el cual permanece permanentemente habilitado. La capacidad de corriente en nivel bajo de las salidas del chip.El Microcomputador Básico 189 Fig.45 Conexión de guiadores de bus al 8085A Para incrementar la carga permisible por las líneas de la parte más significativa del bus de direcciones (A8-A15) se recurre a un 74LS244. . son idénticas a las del 74LS245.

tCE y tOE deben comparase con los lapsos permitidos por el µP para que el dispositivo externo coloque el dato en el bus. cumpla con las restricciones de tiempo impuestas por el 8085A sin que sea necesaria la introducción de estados de espera. . En principio. tOE retardo entre la habilitación de lectura y la salida del dato. Para la selección de la memoria los tiempos tACC. Estos lapsos se definieron para la EPROM 2716. ilustrado en la figura 5.47 Ciclo de lectura del 8085A. 5.2 Selección de la memoria del sistema Es importante escoger el dispositivo de memoria que.El Microcomputador Básico 190 El 74LS373.46 DIRECCIONES CS tCE OE tAC tOE D0-D7 C DATO Fig.46 Ciclo de lectura característico de una memoria ROM o RWM. puede entregar una corriente de 400 µA y drenar 8 ma.47. usado para separar el byte bajo de direcciones del bus multiplexado AD0-AD7.6. Esto hace innecesario el uso de buffers adicionales para las líneas de direcciones A0-A7. 5. 5. teniendo costo de adquisición menor. Estos tiempos se muestran en la figura 5. CLK A8-A15 tAD AD0-AD7 ALE Dato RD tRD Fig. como: tACC retardo entre aplicación de una dirección estable y la salida del dato. tCE retardo entre la selección del chip y la salida del datos. considere un ciclo de lectura típico para una memoria ROM o WRM. Los tiempos indicados son máximos y pueden considerarse como medidas de la velocidad de la memoria.

tRD: lapso permitido desde la activación de la señal RD . Los tiempos de propagación a considerar son los siguientes: . 5. deben tomarse en consideración los tiempos de propagación de la lógica de decodificación y de los acopladores de bus.48 se muestra un diagrama de conexión entre un 8085A y un dispositivo de memoria. Se considera que las señales de control están acopladas por medio de buffers. DAD 8085A SRWM D0-D7 A0-A7 AD0-AD7 373 ALE A8-A15 DB DCS CS OE WR A8-A15 IO / M DB WR RD DL Fig. hasta la colocación de un dato válido en el bus. Para establecer la correspondencia entre los tiempos disponibles por la memoria para la transferencia del dato y los retardos debidos a los componentes internos de la memoria. medido a partir de la presentación de una dirección válida en las líneas de direcciones. En la figura 5.El Microcomputador Básico 191 Los tiempos a considerar son: tAD: tiempo del cual dispone un dispone un dispositivo externo para cargar un dato válido en el bus de datos.48 Sistema µC con acopladores de bus.

consideran una capacidad de carga CL máxima. tAD memoria = [tAD 8085 + tCAPB] – [DB + DCS + DAD] tRD memoria = [tRD 8085 + tCAPB] – [DB + DL + DAD] Los valores especificados para tAD y tRD en la hoja de datos del fabricante del 8085. de los acopladores del bus de datos. “ “ de la lógica de generación de OE y WR . “ del decodificador de direcciones. Calculados los tiempos de acceso de la memoria. El termino tCAPB. se comparan con los correspondientes al µP para establecer que existe compatibilidad. En caso contrario existen dos opciones: si la diferencia es pequeña. tAD memoria = [ ⎜ ⎛5 ⎞ + N ⎟ T − 225 +15] – [DB + DCS + DAD] ⎝2 ⎠ ns tRD memoria = [ ⎜ ⎛3 ⎞ + N ⎟ T − 180 + 15] – [DB + DL + DAD] 2 ⎝ ⎠ ns Sin estados de espera y fclk = 3.125 Mhz tAD memoria = 590 – [DB + DCS + DAD] tRD memoria = 315 – [DB + DL + DAD] ns ns Los retardos no especificados se obtienen de la hoja de especificaciones de los circuitos. reduce notablemente esta carga capacitiva y mejora los tiempos de transición de las señales. los tiempos de interés son tAD y tRD. . con un valor típico de 15 ns. se usa la expresión: t disponible por la memoria = t 8085 − ∑ D i Como la señal de selección de circuito CS es generada directamente por lógica combinatoria cuyas entradas son las líneas de direcciones. o se sustituyen las memorias por otras de mayor velocidad. se puede rediseñar la lógica para evitar que se superen los retardos máximos.El Microcomputador Básico 192 DB: DAD DCS DL retardo de los buffers de las líneas direcciones y control. El uso de buffers para acoplamiento al bus. es un factor de corrección para los datos y se denomina ganancia de transición por acoplamiento. Para calcular el tiempo de acceso disponible por la memoria.

El Microcomputador Básico 193 5. En sistemas que requerían la actualización periódica de datos se usaba un dispositivo SRAM con una pila auxiliar para retener la información en ausencia de la alimentación principal. exponerla a la luz ultravioleta para borrarla por completo. mantiene su contenido en ausencia de energía y además permite actualizar el código y los datos con el dispositivo conectado al sistema (ISP:In System Programming). Otra ventaja resaltante es que es posible rescribir el contenido de una o algunas posiciones. utilizar un quemador de EPROMs para regrabarla y finalmente reinsertarla en la tarjeta de la aplicación. Estos patrones de voz pueden ordenar el encendido o apagado de equipos o el marcado de un número telefónico. existe un modo de programación del equipo en el cual el usuario programa comandos de voz que deben ser almacenados en una memoria no volátil para ser recuperados posteriormente y comparados con la entrada de voz en cualquier momento. Un nuevo tipo de memoria conocida como flash. Las flash también se usan en sistemas que requieren preservar información en caso de interrupción del suministro de potencia de la red. Una memoria EEPROM con características muy mejoradas con respecto a las primeras. Aunque las memoria tipo flash son de relativamente reciente aparición. al contrario de las EPROMs que debe ser regrabadas totalmente aunque sólo deba modificarse un byte. Existe un amplio rango de aplicaciones de sistemas empotrados donde las memorias flash son usadas para almacenamiento información. La desventaja principal de estas memorias es que cuando era necesario actualizar el programa o los datos. En estas dos últimas categorías. el dispositivo de memoria más usado para contener el código de una aplicación de sistemas empotrados fue la EPROM. estos dispositivos pueden considerarse como una mejora del diseño de las PROM eléctricamente borrables o EEPROM (Electical Eraseable Programmable Read Only Memory) inventadas al inicio de década de los ochenta. control de motores de automóviles. Estas aplicaciones incluyen teléfonos celulares. es el circuito integrado de código X28C64 con capacidad de 8 K x 8 e introducida por la empresa Xicor en el año 1991. Aunque en las primeras EEPROM solo se podía . unidades de reconocimiento de voz independiente del hablante y funciones activadas por voz. Durante tal evento el procesador mueve el código y/o datos contenidos en una memoria volátil a la flash.7 MEMORIAS EEPROM Y FLASH Hasta hace pocos años. En una EPROM estos lapsos son de 30 minutos y de 50 ms respectivamente. se debía retirar el circuito de memoria del circuito impreso. Un dispositivo EEPROM típico puede borrarse en 10 ms y el ciclo de escritura tiene una duración de 10 ms. Una vez reintegrada la energía el sistema continúa en el estado presente antes de la interrupción. El tiempo de acceso del dispositivo esta comprendido entre 150 ns y 250 ns dependiendo de la versión y es tan sencilla de utilizar como una memoria RWM.

Fig. Observe la similitud con una RWM. La memoria tiene una entrada de reloj que permite sincronizar el envío de comandos y . lo cual significa que si el diseño se hizo para 20 años pueden hacerse 13. En la figura 5. las EEPROM son adecuadas para aquellas aplicaciones que requieren la retención de información.El Microcomputador Básico 194 escribir un byte a la vez. 5. Una X28C64 retiene los datos por 100 años y soporta 100 mil ciclos de grabado. las memorias EEPROM han tenido un espectro limitado de aplicaciones. Debido a que en los sistemas empotrados no existen medios de almacenamiento masivo como discos.7 reescrituras por día.49 Diagrama funcional de la X28C64 Una EEPROM tiene garantizado un número limitado de ciclos de escritura y un tiempo máximo de retención de los datos almacenados. Por el límite de ciclos de escritura y por su lento tiempo de acceso. como sustituto de arreglos de interruptores de configuración y para almacenamiento de constantes de calibración Existen EEPROMs de acceso serie como el chip ST93C56 con capacidad de 256 x 8 bits y un millón de ciclos de escritura la cual se presenta en un encapsulado de 8 terminales la cual puede usarse para almacenar por largo tiempo pequeñas cantidades de datos.49 se muestra el diagrama funcional de la memoria. Para acceso a este tipo de memoria se establece un lazo serie de comunicación con el dispositivo simulando un UART. Por ejemplo el circuito ST93C56 puede usarse en un registrador de llamas telefónicas para almacenar y retener el número y el tiempo de duración de las llamadas realizadas en un periodo determinado. Por años han sido utilizadas como memoria de canales en sintonizadores de televisión. la X28C64 acepta la escritura de páginas de 64 bytes.

se obtienen chips con características semejantes a las EEPROM. El problema es si existe la posibilidad de borrar o escribir sobre el mismo circuito integrado que contiene el código que se está ejecutando. o cualquier otro que soporte el sistema. Normalmente. usualmente un UART. Aunque las tecnologías de fabricación de memorias EEPROM y flash son convergentes. En la práctica es virtualmente imposible realizar ISP de una memoria bajo el control del procesador en un sistema empotrado que contenga sólo una memoria EEPROM/Flash. Por ejemplo la 24LC512 almacena hasta 64Kbytes. de modo que se puede incrementar la frecuencia del reloj del sistema sobre el valor requerido para ejecutar el código desde la memoria no volátil. consumo de potencia mínimo y un gran número de ciclos de escritura.El Microcomputador Básico 195 datos al chip. El chip se conecta como una memoria RWM convencional. si es necesario. pero si se usa ISP deben tomarse algunas previsiones y el procedimiento de sustitución no es tan directo. La información cargada en una flash se escribe usualmente por bloques en lugar de por bytes. atenuando de esta . De modo que son diseñadas para capacidad máxima. En un sistema empotrado capaz de realizar ISP se entiende que un computador anfitrión puede descargar código en la memoria no volátil usando un canal de comunicación. Algunos diseños de memorias no volátiles modernas utilizan la más nueva tecnología de fabricación de flashs para proporcionar a una vida más larga y mayores capacidades y densidad. Generalmente tienen capacidades de kilobits en contraposición a los megabits de las memorias flash y son escritas byte por byte o por páginas pequeñas. aplicándole el pulso de escritura WR o MWR . Una EEPROM/Flash puede sustituir a una EPROM para el almacenamiento del código de la aplicación. En la actualidad. El código ISP debe ejecutarse desde una memoria independiente. Si las rutinas de arranque del CPU y los algoritmos de programación (código cargador de ISP) comparten la misma memoria EEPROM/Flash. están disponibles EEPROMs para conexión I2C con mayores capacidades. esta no estará disponible durante ISP. Como resultado. Las EEPROM se inventaron para mantener información de configuración o para permitir reprogramar dispositivos integrados programables. soportan pocos ciclos de escrituras debido a que fueron diseñadas para ser actualizadas ocasionalmente en lugar de estar sometidas a continuas actualizaciones. Para interconectar una EEPROM a un sistema no se requieren técnicas distintas a las explicadas antes. En un sistema basado en este procesador el código reside en una EEPROM/Flash y durante el arranque es cargado en una memoria SRAM. Al contrario es una excelente idea lo que hicieron los diseñadores del microprocesador PopCorn. La sustitución de la memoria volátil SRAM de datos del sistema por una EEPROM no es una buena idea. El tiempo de acceso de una SRAM esta entre 15 ns-25 ns mientras que el acceso a una EEPROM puede durar entre 100 ns a 250 ns. cada una de estas es diseñada con propósito diferente. Las memorias flash fueron creadas originalmente como reemplazo de medios de almacenamiento masivo como discos flexibles y duros.

50 Algoritmos de programación Es usual que versiones de microcontroladores de los principales fabricantes se presenten con alguna cantidad de memoria flash interna para permitir el desarrollo de prototipos. la capacidad de la flash integrada con el CPU es usualmente de hasta 32 Kbytes. el procesador debe usar el algoritmo de programación proporcionado por el fabricante para el dispositivo. 5. Aunque la lectura de una memoria eléctricamente borrable se realiza como si se tratase de una EPROM o SRWM convencional. escritura de datos o protección de segmentos de memoria contra reescrituras no autorizadas. Si la empresa produce versiones del controlador con flash y con ROM. Por otra parte. Bajo el control de este algoritmo pueden enviarse comandos a la memoria para indicarle que debe permitir la entrada de datos y toda tarea asociada con la programación. el diseñador puede usar la versión con flash para el prototipo y la que contiene ROM para la producción final de la aplicación. Fig. En la figura 5.El Microcomputador Básico 196 forma las distinciones entre las dos categorías. No obstante.50 se muestran dos modelos de programación de una memoria flash. tamaño que puede considerarse adecuado para la mayoría de las aplicaciones. Por ejemplo las flash serie son desde el punto de vista del sistema leídas y programadas byte por byte como una EEPROM convencional. Un problema intrínseco es que el tiempo de acceso de la flash puede afectar la velocidad del sistema integral. cuando deben realizarse operaciones como borrado. Por ejemplo. existen proyectos donde: o se usa compiladores C para desarrollo del programa o por su naturaleza deban acceder a cantidades de memoria muy superiores a la señalada. las cámaras digitales requieren muchos megabytes para almacenar las imágenes y un sistema de reconocimiento de voz puede necesitar ½ megabyte para retener los patrones de reconocimiento de voz. . Tales sistemas no pueden ser realizados con microcontroladores con memoria flash interna debiendo usarse dispositivos de memoria externos para satisfacer las especificaciones..

En ese tiempo. la frontera de los 64Kbytes parecía demasiado lejana para ser rebasada por las aplicaciones con µPs. Observe que la interconexión a un sistema 8085A es directa. no siempre la solución ante esta disyuntiva es tan sencilla. herramienta básica de trabajo para los programadores de sistemas empotrados hasta hace pocos años. En la actualidad.8 BANCOS DE MEMORIA Aunque algunos microcontroladores modernos pueden tener acceso a un espacio de memoria externo de por ejemplo 2 Mbytes (PIC18C252). De hecho. Considere por ejemplo que se debe actualizar un sistema basado en un µP antiguo de 8 bits.51 Memoria flash Am0F040 de 4 Mbits. Sin embargo. con accesos a memoria de hasta 1 Mbyte.El Microcomputador Básico 197 Una memoria flash de 512 K x 8 bits es la Am29F040 el cual es un dispositivo con acceso por sectores de 64 Kbytes y con tiempo de acceso máximo de 55 ns. Si se elige la opción señalada posiblemente el programador se en- . los diseños modernos con µPs de complejidad media pueden requerir desde 64 K hasta 256 Kbytes de espacio de memoria. La figura 5. en los microprocesadores típicos de 8 bits el ancho de 16 bits del bus de direcciones impone un límite de 64K bytes al número de posiciones que el procesador puede usar para almacenar código y datos. ha hecho posible el desarrollo de aplicaciones de tal complejidad que hubiese sido una fantasía pensarlas en programarla en lenguaje ensamblador. la existencia de compiladores C para la mayoría de los µPs y µCtrls en el mercado. Por muchos años las aplicaciones de sistemas empotrados de media y baja complejidad exigieron capacidades de memoria que estaban muy por debajo de este tope. en el mundo real. 5. Por ejemplo pueden usarse 32 Kbytes conectando sólo las líneas de direcciones A0-A14 y dejando las restantes desconectadas. Fig.51 muestra el símbolo lógico del chip. 5. Pareciera que la solución ante esta situación es apelar a los modernos µCtrls o a un µP de 16 bits como el 8088 o el 80188.

además el sistema debe ejecutar 12 experimentos cuyos resultados será vitales para el avance de una determinada tecnología de punta. El programa se organizó como un lazo único de control con soporte de interrupciones para eventos ante los cuales el explorador debía reaccionar rápidamente. Ante este modo de operación. específicamente durante el diseño del sistema de control del vehículo autónomo explorador Sojouner Los diseñadores del JPL seleccionaron el µP de 8 bits 80C85 (versión moderna del 8085) como CPU del sistema microcomputador de control del Sojouner. El 80C85 fue programado usando un compilador C de un paquete de desarrollo adquirido por la NASA y algunas herramientas de software descargadas de Internet. en las cuales el tamaño del programa de una aplicación basada en un µP de 8 bits. considere el desarrollo de un sistema que ejecuta operaciones de E/S sobre 80 dispositivos tales como sensores. pero este problema tuvo que resolverlo en Laboratorio de Propulsión de Jets (JPL) de la NASA durante la preparación de parte de la misión a Marte lanzada el 4 de julio de 1997 y conocida como Pathfinder. modem. 160 Kbytes de EEPROM y 576 Kbytes de RWM. Estos usualmente tienen 6 puertos de E/S (48 líneas si no se usan algunos recursos como el CAD y el UART) y si se usa memoria externa hay que sacrificar algunos de estos para convertir al chip en un microprocesador. cámaras de TV. existen aplicaciones cuyos requerimientos de diseño pueden ser de tal magnitud que rebasen las capacidades de los microcontroladores disponible. En todo caso tenemos dos situaciones. lasers. El párrafo anterior describe a un sistema empotrado de gran complejidad con tales especificaciones que no pueden ser satisfechas por ningún microcontrolador estándar. excede la . Por otro lado. Por ejemplo. Por ejemplo no podía moverse activando los motores de las ruedas y a la vez comunicarse usando el modem de radiofrecuencia. Muchas opiniones señalan que esto se debe a la inmunidad del 80C85 ante los rayos cósmicos y a su bajo consumo de potencia. aunque puede ocurrir que la actualización del código produzca un programa de un tamaño tal que rebase la capacidad de direccionamiento del µP. Esta arquitectura del sistema de control responde al hecho que el vehículo no tenía suficiente energía para hacer dos cosas a la vez. la NASA no vislumbro ventaja alguna en el uso de un sistema de control multitarea de tiempo real que más bien podría deteriorar el funcionamiento del sistema. la segunda quizás algo extrema. a menos que éste se configure para operar como microprocesador con memoria externa y circuitos programables para interconexión de E/S. Acepto que este es un ejemplo extremo. El costo del desarrollo del nuevo software puede ser tan alto que una decisión sabia puede ser mantener el mismo CPU. motores y un espectrómetro de rayos X. Especificaciones adicionales indican que el µP debe ser de bajo consumo e inmune a la radiación cósmica. Suponga además que el código de la aplicación para el control de E/S y los experimentos ocupa 16 Kbytes de PROM.El Microcomputador Básico 198 frentara al hecho de rescribir decenas de miles de líneas de código. Este µP aparece frecuentemente en diseños de instrumentos y controles en el área de navegación espacial.

5. Como indica la tabla 5. usando lógica externa para generar los bits A16 y A17. 5.21.El Microcomputador Básico 199 capacidad del espacio de memoria accesible por el procesador. Donde Bxx indica el banco al cual pertenece la posición seleccionada y 7FFFH será la dirección de desplazamiento en el banco. En otras palabras. Direcciones físicas y lógicas y mapa de memoria para un sistema con 256 Kbytes de EPROM. Al aumentar en dos las líneas de direcciones se tiene 256 Kbytes de memoria física (real) y sólo 64 Kbytes de memoria lógica cuyas direcciones son generadas por el procesador. DIRECCIÓN Banco A17 A16 FÍSICA LÓGICA 0 0 0 00000-0FFFFH 0000-FFFFH 1 0 1 10000-1FFFFH 0000-FFFFH 2 1 0 20000-2FFFFH 0000-FFFFH 3 1 1 30000-3FFFFH 0000-FFFFH Fig. Cuando el programa hace referencia a una posición de la memoria.52 Direcciones físicas y lógicas y mapa de memoria para un sistema con 250 Kbytes de memoria de programa. puede especificarse como B00:7FFFH o B10:7FFFH. si se suman bits extras de direcciones es posible aumentar la capacidad de acceso a memoria. Debido a que el límite de 64 Kbytes lo impone el hecho que el µP sólo tiene 16 líneas de direcciones. Por ejemplo. Una dirección de 17 bits de la memoria sistema. Tabla. el espacio de memoria puede verse como 4 bancos de 64Kbytes cada uno con iguales direcciones lógicas pero direcciones reales distintas. cuando se haga referencia a una dirección de memoria lógica. el estado de los bits A17 y A16 establecerá a cual banco corresponde la dirección. se incrementa el espacio de memoria a 256 Kbytes (218). el hardware externo de mapeo debe redirigir la llamada o salto una dirección física específica. Estas nuevas líneas se conectan a los bits de direcciones de orden alto de los circuitos de memoria del sistema. Una dirección física viene dada por la expresión: 0 Dir Física = (N banco × Tamaño del banco) + Desplazame int o Para B10 : 7FFFH Dir Física = (2 × 10000H) + 7FFFH Dir Física = (2 × 10000H) + 7FFFH Dir Física = 27FFFH .21.

existen algunas consideraciones de orden práctico que deben hacerse al momento de definir el mapa de memoria de una aplicación real. el cual pertenece a un sistema con una memoria SRWM de 32 Kbytes y un área de código de 32Kbytes que será mapeada a 4 páginas en un dispositivo de 128 Kbytes.53 Mapa de memorias con cuatro bancos de EPROM.53. y una memoria volátil de 32 Kbytes tipo MBM6256AFP. En principio el sistema con el mapa de la figura 5. Pero como usamos la línea A15 del microprocesador para seleccionar los circuitos de memoria. es un área común (sin bancos) que es visible desde cualquiera de los bancos. Para tener acceso a 128 Kbytes desde el espacio lógico de 32 Kbytes asignado a código. 5. Es posible entonces. se debe generar un bit de dirección adicional A’16 (217=128K) el cual debe conectarse al terminal A16 de la EPROM. Los bits A0-A14 del µP se conectan las entradas de direcciones de la EPROM y de la SRWM. Para el diseño del subsistema de bancos de memoria. Puede usarse dos bits de un puerto de salida para las líneas extras de direcciones y código adicional para conmutar los bancos. La memoria de código consiste de un dispositivo EPROM MBM27C1000 de 128 Kbytes. Considere ahora el mapa de memoria de la figura 5. No obstante.52 no tiene memoria de lectura/escritura y los programas típicos adquieren variables externas o generan valores locales que deben almacenarse en una memoria de datos. para habilitar la memoria la SRWM. La memoria de datos. De modo que para diseñar un sistema con bancos de memoria conmutados debe realizarse un análisis detenido de las necesidades de memoria de código y de datos y decidir o cuál de estás es la que requiere el uso de bancos.53 se deduce que la línea de dirección A15 estará en nivel alto para cualquier posición dentro del rango de la SRWM y en estado cero para cualquier dirección lógica de la EPROM. también debemos . Fig. usar esta línea de dirección (A15) para seleccionar la EPROM y su complemento A 15 . observe que del mapa de memoria de la figura 5. en este caso. la cual además soporta la pila del sistema permitiendo la codificación de subrutinas y la gestión de interrupciones. el cual debe ser accedido como cuatro bancos de 32 Kbytes cada uno.El Microcomputador Básico 200 No existe limitación alguna para diseñar un subsistema de memoria como el descrito.

Esto significa que el diseño debe hacerse para que exista una región de memoria de programa y otra de memoria de datos que sean visibles desde cualquier banco. Cuando se diseña un subsistema de memoria usando la técnica de conmutación de bancos.XA15. la sección de memoria asignada al área de la pila debe estar disponible para acceso desde cualquier banco para las llamadas y retornos a y desde subrutinas.54. Estas zonas se denominan áreas comunes de código o de datos. La memoria RAM es seleccionada con direcciones lógicas entre 8000H y FFFFH. deben realizarse previsiones para que ciertas áreas de memoria de código y de datos no desaparezcan cuando se selecciona un banco. El puerto de salida se realiza con un latch 74LS175. los vectores de reset y de interrupciones deben residir en el área común. para cualquier posición de la memoria de programa. A15 estará en cero. habilita el circuito mapeador externo y selecciona una posición de memoria en una de las páginas de 32Kbytes. además. Las secciones de código mencionadas a continuación deben siempre residir en el área común: • Vectores de reset y de interrupción: debido a que el reset e interrupción del µP son eventos asincrónicos y pueden ocurrir cuando esté seleccionado cualquiera de los bancos de código. de modo que si la conectamos directamente al la memoria de código sólo se tendrá acceso al banco 0. Por ejemplo.El Microcomputador Básico 201 generar una nueva línea A’15 para la EPROM. Es necesario.A’15 y del terminal A15 del µP. que se aplica a la entrada A15 de la MBM27C1000. La tabla siguiente muestra el estado de los bits de selección de banco XA16 . de las líneas de dirección de la EPROM A’16 . que exista alguna cantidad de memoria de programa común donde debe cargarse por ejemplo las rutinas que controlan la conmutación de los bancos. cuyas salidas son puestas a cero por la señal RESET-OUT. Algunos prefieren llamarlas área de código del sistema o área de datos del sistema. . Banco 0 1 2 3 XA16 0 0 1 1 XA15 0 1 0 1 A’16 0 0 1 1 A’15 0 1 0 1 A15 0 0 0 0 DIRECCIÓN FÍSICA LÓGICA 00000-7FFFFH 0000-7FFFH 08000-0FFFFH 0000-7FFFH 10000-17FFFH 0000-7FFFH 18000-1FFFFH 0000-7FFFH Para generar los nuevos bits de direcciones se usa un puerto de salida y algunas puertas como se observa en el diagrama eléctrico de la figura 5.22 Tabla de estados de la memoria EPROM. Cualquier dirección por debajo de este rango. La razón de esto es que cada vez que se tiene acceso a la EPROM. dependiendo del valor de XA15-16. 5. Tabla. durante el arranque del sistema.

54 Subsistema de memoria con bancos conmutados . 5.El Microcomputador Básico 202 Fig.

El espacio de EPROM en el rango 40000H-7FFFH será redirigido a uno . El programa enlazador entonces copia el código y los datos almacenados en esta zona en cada banco. especificando el número de bancos y como son seleccionados. Por ejemplo debe especificarse el número del puerto de la lógica de conmutación y el estado de los bits de selección para cada banco. En caso contrario estas constantes y tablas deben almacenarse en el área común. Los programas enlazadores asociados generan automáticamente el código y la información de mapeo necesaria para ejecutar programas con bancos. cuales módulos del programa deben residir en el área del sistema. Normalmente el vendedor del software entrega un pequeño módulo de código el cual realiza la conmutación a y desde bancos. La solución es que debe indicarse en tiempo de compilación. El enlazador crea una tabla de saltos para todas las funciones almacenadas en el área de bancos y que son llamadas desde el área común o de otros bancos. por lo cual éstos deben ser manejados por el programa.El Microcomputador Básico 203 • Constantes y tablas: si un banco contiene valores constantes y tablas definidas por el código. debe garantizares que esa página sea seleccionada en el momento que esta información sea invocada por el programa. RET y sus formas condicionales están sujetas a remapeo cuando se ejecutan. de modo que el contenido de todos los bancos de EPROM es el mismo en el rango de direcciones del área común. Este archivo debe ser configurado para que se corresponda con la técnica de conmutación usada por el hardware. Normalmente las instrucciones CALL. Algunos ensambladores y compiladores C incorporan soporte para conmutación de bancos. La aplicación que usa la técnica de conmutación de bancos debe incluir el módulo fuente que contiene el código que es invocado para la conmutación de los bancos. • Funciones de bibliotecas: las rutinas de bibliotecas usadas por el compilador en tiempo de ejecución deben cargarse en el área común. • Rutinas de conmutación de bancos: esta sección del programa así como la tabla de saltos debe localizarse en el área común por ser necesarias para todos los bancos. Para esto considere que el tamaño de esta zona es 16 Kbytes (0000H-03FFFH) como ilustra el mapa de memoria de la figura 5. Una omisión en el modo de operación del circuito de manejo de memoria de la figura 5. Para evitar la duplicación del código común.54. es que no proporciona una sección para el área común de código en el espacio de la EPROM. debe rediseñarse el manejador de memoria para asignar por hardware el área común. Algunos paquetes de desarrollo no incluyen acceso a bancos de datos.55. JMP. El enlazador además tiene directivas de control para especificar la localización y tamaño de los bancos y para asignar determinados módulos del programa al área de un banco o al área común.

Cuando A15 es igual a cero se selecciona la EPROM y se puede tener acceso a uno de ocho bancos de 16 Kbytes.55 Mapa de memorias con área común de código y siete bancos de EPROM. 5. Como muestra la figura 5.56 Las líneas de direcciones A0-A13 se conectan a las entradas correspondientes de la EPROM.El Microcomputador Básico 204 de ocho bancos de 16 Kbytes. Aunque algunos compiladores no soportan bancos para el área de datos no existe razón alguna para que la técnica de conmutación de bancos sea aplicada a la memoria SRWM del microcomputador. Fig. El proceso de diseño de un mapeador para la RAM se realiza exactamente igual a como se hizo para la memoria de código. dependiendo del estado de los bits A14’. . A15’ y A16’ que se conectan a las tres líneas orden alto de las entradas de direcciones del dispositivo. usando para seleccionarlos tres bits XA14-16 de un puerto de salida.

5. .El Microcomputador Básico 205 Fig.56 Subsistema de memoria con área común de código.

para introducir al lector en la programación del 8085A se usará el lenguaje ensamblador. El µP ejecuta una secuencia de instrucciones de máquina que define las operaciones a realizar. el uso de lenguajes de alto nivel para la escritura de los programas de aplicación. Tomar decisiones.Introducción a la Programación del 8085A 206 Programación del 8085 En el capítulo anterior se establecieron las bases mínimas para el diseño de un sistema microcomputador mínimo. Mover datos desde una posición de memoria a otra. 2. y en ocasiones conveniente. 3. Aunque es posible. Usar la ALU para ejecutar operaciones matemáticas y lógicas. • El repertorio de instrucciones del µP y • Los modos de direccionamiento. y se describe como usarlo para realizar procesamiento de información. el usuario debe conocer a la perfección: • Las funciones de los registros y la forma en que están organizados en el interior del µP. En este capítulo. se presenta el conjunto de instrucciones del microprocesador 8085A. y basarse en los resultados para transferir el control del programa hacia un nuevo conjunto de instrucciones. el µP puede realizar tres tareas básicas: 1. Basándose en las instrucciones. . Para escribir programas eficientes en ensamblador.

Introducción a la Programación del 8085A 207 6. El modelo para programación está constituido por varios registros de 8 bits. tales como el acumulador (A). 8085A D0-D7 A0-A15 Fig.1 Modelo del microcomputador para programación.1 EL MODELO PARA PROGRAMACIÓN Aunque un microcomputador construido alrededor del μP8085. 6. Los elementos del modelo se presentan tal como se perciben desde la óptica de un programador. comprende un número de unidades funcionales distintas y de complejidad variable. Los registros internos a los cuales se permite acceso al usuario constituyen el modelo básico de programación del microprocesador. En la figura 6. o de cualquier otro μP. para programar el sistema. y el banco de re- . las cuales están interconectadas a los buses del microprocesador. es suficiente considerar inicialmente un modelo que represente los recursos a la disposición del programador. Los registros buffers de datos y de direcciones no forman parte del modelo. el registro de banderas o de estado.1 se presenta un diagrama de la estructura interna del µP y de los componentes externos asociados que integran al µC.

2 Formato de instrucciones del μP 8085. dos o tres posiciones en el interior del dispositivo de memoria. dato. De acuerdo con su tipo. 6. Se requiere un byte para definir completamente la instrucción. la memoria. La instrucción MVI r.C. El primero para el código de operación. 6.D. necesitándose dos bytes para especificar la instrucción. y dos registros de 16 bits: el contador de programa y el apuntador de pila. El microcomputador tiene una memoria para instrucciones y datos con una capacidad de 64Kbytes y 512 puertos de E/S. Para efectos de programación. cargando el resultado de la operación en el mismo registro acumulador.H. y el otro para representar el dato a ser almacenado en el registro. . la conexión real entre el μP. cada instrucción puede ocupar uno.E. Una instrucción JMP dirección produce un salto incondicional a la dirección especificada. mueve el valor especificado por el operando dato al registro r.2 se muestra el formato general para las instrucciones del 8085. Las instrucciones y los datos del programa son obtenidos desde la memoria del sistema. realiza la suma del contenido del registro r y el dato depositado en el acumulador. Esta almacena la información en palabras con formato de ocho bits.2 FORMATO DE LAS INSTRUCCIONES Para ejecutar un programa. el microprocesador debe obtener el código ejecutable y trasladarlo en secuencia al registro de instrucciones del microprocesador. Por ejemplo. la instrucción aritmética ADD r. En la figura 6.L). y es una instrucción de tres bytes porque requiere dos palabras adicionales al código de operación. para especificar la dirección del salto.Introducción a la Programación del 8085A 208 gistros de propósito general (B. y los puertos de E/S del sistema pueden considerarse transparentes para el programador. Instrucción de un byte Instrucción de tres bytes Código de operación Dato o byte de una dirección de memoria Byte de una dirección de memoria Instrucción de dos bytes Fig.

(a) Registro DDD o SSS 111 000 001 010 011 100 101 Registro par BC DE HL SP rp Condición (XX) NZ no cero Z cero NC sin acarreo C con acarreo PO Paridad impar PE paridad par P positivo M negativo (Z=0) (Z=1) (CY=0) (Z=1) (P=0) (P=1) (S=0) (S=1) (d) CCC A B C D E H L 00 01 10 11 (c) 000 001 010 011 100 101 110 111 (b) . H. Consiste del contenido del acumulador más las banderas de condición. (Vea tabla 3) XX Código de las banderas en instrucciones de salto condicional. C. PCH y PCL Bytes de mayor y menor peso del contador de programa. SSS Representación de 3 bits del código de operación donde algunos de los registros: A. Puerto Dirección de 8 bits de un dispositivo de E/S r.1. (Vea tabla 2) Rp Cada pareja de registros B-C.1. H.Introducción a la Programación del 8085A 209 NOMENCLATURA PARA EL CONJUNTO DE INSTRUCCIONES: Para facilitar la comprensión de las instrucciones del 8085 se presenta. L DDD. Nomenclatura de las instrucciones del 8085. E. M Referencia a memoria PSW Palabra de estado del programa. D-E. Dato Expresión binaria de 8 bits. mientras que H representa al registro par H-L. El registro B representa el par B-C. C. B.r2 Uno de los registros: A. dato 16 Expresión binaria de 16 bits. N Número decimal entre 0 y 7. L es destino (D) o fuente (S) de información. (vea tabla 4) NNN Número binario entre 000 y 111. H-L. 6. D. Rh El byte alto de mayor peso de un registro par. la simbología usada por la empresa INTEL para las instrucciones. Tabla. D al par D-E. E. B.r1. SÍMBOLO SIGNIFICADO dirección Expresión binaria de 16 bits. Rl El byte menos significativo de un registro par. en la tabla 6. D.

3b presenta el contenido del dispositivo de memoria después de ejecutarse la instrucción.1 Direccionamiento directo La instrucción indica en forma explicita la dirección de la posición de memoria donde está el dato. Las instrucciones del 8085A tienen cuatro modos de obtener los datos: • Direccionamiento directo.3 MODOS DE DIRECCIONAMIENTO Especifican la manera en que las instrucciones del microprocesador 8085A obtienen los datos a los cuales hacen referencia. y la figura 6. Este modo corresponde a instrucciones de tres bytes. Un modo de direccionamiento particular establece el procedimiento utilizado por el microprocesador para obtener un dato necesario para la ejecución de la instrucción. esto es [(byte 3) (byte2)]. donde el segundo indica los 8 bits de menor peso de la dirección. El modo en el cual la instrucción obtiene el segundo elemento de la operación. Suponga que una instrucción STA 2045H está almacenada en la dirección 2000H de la memoria del sistema. mientras que en el segundo caso se encuentra en la posición de memoria especificada por el contenido del registro par HL. ADD r y ADD M son ambas instrucciones que ejecutan una suma.3a muestra como se almacena la instrucción en memoria. En un caso. Para la escritura de programas eficientes es necesario entender con claridad los distintos modos de direccionamiento que puede utilizarse con cada instrucción del µP. Este valor puede estar en la memoria del sistema. La figura 6. • Direccionamiento por registro. Esta instrucción realiza la operación de mover el contenido del acumulador a la dirección de memoria especificada por los bytes 2 y 3 de la instrucción. Por ejemplo. • Direccionamiento inmediato.3. . establece una diferencia entre estas dos instrucciones. mientras que el tercer byte corresponde a los 8 bits de mayor peso de la dirección donde está el dato. ← (A). con uno de los operandos almacenado en el acumulador.Introducción a la Programación del 8085A 210 6. la potencia de cómputo de un determinado µP está determinada por el número de modos de direccionamientos disponibles. en un registro o puede ser especificado por un operando de la propia instrucción. En general. • Direccionamiento indirecto por registro. 6. el valor es obtenido desde un registro r.

3.3 Direccionamiento directo de una posición de memoria. El resultado de la operación lógica se deposita en el acumulador.Introducción a la Programación del 8085A 211 A F3 PC 20 00 2000H 2000H 2001H 2001H 2002H 2002H 2003H 2003H MEMORIA 32 32 45 45 20 20 STA STA 45 45 20 20 2045H 2045H 2046H xx F3 (a) MEMORIA 2000H 2001H 03 2002H 2003H 32 45 20 STA 45 20 A F3 PC 20 2045H 2046H F3 (b) Fig. (b) Después de la ejecución 6.6.2 Direccionamiento Inmediato La instrucción contiene en forma explícita el dato a utilizarse en la ejecución de la instrucción. . Este tipo de referencia a datos corresponde a instrucciones de dos y tres bytes. la instrucción ANI dato. (a) antes de la ejecución. ejecuta una operación AND entre el contenido del byte dos de la instrucción y el dato en el acumulador. La bandera de acarreo y la de acarreo auxiliar son puestas a cero. Por ejemplo. las otras son afectadas según el resultado.

6. y el registro de condiciones. (P) = 1.5 Direccionamiento inmediato de un dato.4 Direccionamiento inmediato de un dato. (CY) = 0 A DF X X PC 20 X F X X 2000H 2000H 2001H 2001H 00 F3 2002H 2002H 2003H MEMORIA E6 32 6B 45 x 20 ANI STA 6B 45 F3 2046H Fig.Introducción a la Programación del 8085A 212 Suponga que el acumulador contiene el dato binario 110111112. (AC) = 0. Contenido del acumulador.6. A CF PC 20 0 0 0 F 1 0 2000H 2001H 2001H 02 F3 2002H 2002H 2003H MEMORIA E6 32 6B 45 x 20 ANI STA 6B 45 F3 2046H Fig. . antes de ejecutar la instrucción. el contador de programa. el contador de programa. El resultado de ejecutar ANI 011010112. la memoria y el registro de condiciones. (Z) = 0. la memoria. Contenido del acumulador. es: 1101 1111 0110 1011 0100 1011 (A) (byte 2) (A) (S) = 0 . luego de ejecutar la instrucción.

3. Se trata de una instrucción de un byte.4 Direccionamiento indirecto por registro La dirección de memoria donde está el dato es especificada por el contenido de un registro par. o rp de 16 bits. Esto es: (A) ← (A) + [(H)(L)] + (CY). cuya ejecución incrementa en 1 el contenido del registro par rp. . Si el registro B contiene el dato 12H y el registro (C ) = 4FH. donde se halla el dato. La instrucción INX rp. La instrucción ADC M suma el contenido de la posición de memoria indiada por el registro par H-L más el bit de acarreo contenido del acumulador.7.8 y 6.Introducción a la Programación del 8085A 213 6.9 se presentan los contenidos de los registros y memoria. 6.3 Direccionamiento por registro La instrucción especifica el registro r de 8 bits. el contenido de BC cambiará como muestra la figura 6. antes y después de ejecutar la instrucción. esto significa (rh) (rl) ← ((rh) (rl) +1).6 Direccionamiento por registro. 6. es un ejemplo de este tipo de referencia a dato. al ejecutarse la instrucción INX B. B (B-C) 12 C FF (B-C) + 1 13 00 Fig. Si antes de ejecutar la instrucción: (A) = 1F (CY) = 1 (H) = 20 (L) = 50 [2050] = 23 Después de ejecutar la instrucción: (A) = 43 (H) = 20 (L) = 50 [2050] = 23 y el estado de las banderas será: (S) = 0 (Z) = 0 (AC) = 1 (P) = 0 (CY) = 0 En las figuras 6.3. el cual contendrá el resultado de la operación.

4 EL CONJUNTO DE INSTRUCCIONES DEL 8085 El μp8085A puede ejecutar 246 operaciones distintas agrupadas en 74 instrucciones generales. E/S. el registro par H-L. el contador de programa. . MEMORIA A 1F H 20 F3 PC 0 0 1 L 50 F3 2002H F 0 0 2000H 2000H 2001H 8E 32 x 45 ADC 20 23 F3 F3 20 F3 01 2050H 2046H 2045H Fig. estás pueden distinguirse en los siguientes grupos: • • • • • Transferencia de datos. luego de ejecutar la instrucción. el contador de programa. Operaciones Aritméticas. el registro par H-L.Introducción a la Programación del 8085A 214 MEMORIA A 1F H 20 F3 PC 20 F3 X X X L F X 1 2000H 2000H 2001H 8E 32 ADC x 45 F3 50 F3 00 2002H 20 23 F3 2050H 2046H 2045H Fig.6. la memoria y el registro de condiciones. Contenido del acumulador. y control de la máquina. Bifurcaciones. antes de ejecutar la instrucción. Instrucciones de manejo de pila (stack). la memoria y el registro de condiciones. Contenido del acumulador.9 Direccionamiento indirecto por registro de un dato.6. Operaciones lógicas. 6.7 Direccionamiento indirecto por registro de un dato.

puede especificarse cualquier registro interno de 8 bits. hacia un registro.M MOV M. 6.r2 (r1)←(r2) Transfiere el contenido del un registro fuente r2 a al registro destino r1 . En la tabla 6. pero una forma común es usar la instrucción: . y el destino donde debe copiarse la información. desde un registro hacia la memoria del sistema. el contenido del registro fuente permanece inalterable. Instrucciones para transferencia de datos MOV r1.4.2 Instrucciones para carga y movimiento de datos. dependiendo del origen y destino de los datos: MOV r1.r2 MOV r. Las instrucciones de este grupo no afectan las banderas.Introducción a la Programación del 8085A 215 6. Tabla.dato LXI rp. o bien desde la RWM o dispositivos de E/S.r MVI r. Estas instrucciones deben especificar la fuente donde se localizan los datos. El registro HL debe cargarse con la dirección de memoria cuyo contenido se quiere transferir. Transfieren información entre los registros internos del microprocesador. Cuando se ejecuta una transferencia (mover).dato MVI M.M (r)←[(H) (L)] Mueve el contenido de la posición de memoria apuntada por el registro par HL al registro r. MOV r. Existen varios métodos para cargar la dirección. esta se especifica de la siguiente forma.1 Grupo de instrucciones para transferencia de datos Permiten el movimiento de datos entre los distintos componentes del sistema μcomputador. o hacia los puertos de entrada y salida.dato 16 LDA dirección (r1) ← (r2) (r) ←[(H)(L)] [(H)(L)] ← (r) (r) ← (dato) [(H)(L)] ← (dato) (BC) ←dato 16 (A) ←[(dirección)] STA dirección LHLD dirección SHLD dirección LDAX rp STAX rp XCHG IN puerto OUT puerto [(dirección)]←(A) (L) ←[(dirección)] (H) ←[(dirección+1)] [(dirección)] ← (L) [(dirección+1)] ← (H) (A) ← [(rp)] [(rp)] ← (A) (H) ↔ (D) (L) ↔ (E) (A) ← (puerto) (puerto) ← (A) Los datos son transferidos entre registros o entre un registro y la memoria por la instrucción MOV.2 se presentan las instrucciones del 8085A destinadas a transferir datos.

La instrucción LXI SP.dato (r)←(byte 2) Carga el registro r de 8 bits con el dato especificado por el byte 2 de la instrucción MVI M. mover inmediatamente. LHLD dirección (L) ←[(byte 3) (byte 2)]. y el contenido de la próxima posición de memoria es transferido al registro H. carga el registro par rp con los bytes 2 y 3 de la instrucción. por ejemplo: LXI H. Por ejemplo LXI B. LDAX rp (A) ←[(rp)] La información en la posición de memoria especificada por el contenido del registro par rp es transferida al acumulador. dirección deposita en el registro par BC los bytes 2 y 3 de la instrucción. dirección carga el apuntador de stack con la dirección del tope de la pila.dato [(H)(L)]←(byte 2) Permite copiar el dato especificado por el byte 2 de la instrucción en la posición de memoria con dirección indicada por el contenido del registro HL. dirección (rl)←(byte 2). (H) ←[(byte 3) (byte 2) +1] El contenido de la dirección de memoria especificada por el byte 2 y 3 de la instrucción es cargado en el registro L. MVI r . Otra forma de cargar un registro o una posición de memoria es con la instrucción MVI. carga el registro H con el byte 10H y L con FFH. 10FFH. Las instrucciones LXI y MVI pueden usarse para cargar cualquier registro o posición de memoria cambiando el operando destino. LDA dirección (A) ←[(byte 3) (byte 2)] El dato en la posición de memoria especificado por el byte 2 y 3 de la instrucción es movido al acumulador. o el modo de direccionamiento. . Algunas instrucciones para transferencia de datos con memoria no hacen referencia al registro par HL.Introducción a la Programación del 8085A 216 LXI rp. (rh)←(byte 3) Esta instrucción de 3 bytes.

Usando estas instrucciones. [(byte 3) (byte 2) +1]←(H) Mueve el contenido del registro L a la posición de memoria señalada por los bytes 2 y 3 de la instrucción. SHLD dirección [(byte 3) (byte 2)]←(L).m 4 bytes XCHG (H) ↔ (D). esto puede realizarse con tres bytes en lugar de los cuatro bytes necesarios para cargar el registro par HL con una dirección y mover datos desde o hacia la memoria.1 El código siguiente mueve el contenido de la dirección de memoria 451FH al registro acumulador. STA dirección [(byte 3) (byte 2)] ←(A) El contenido del acumulador es almacenado en la dirección de memoria especificada por los bytes 2 y 3 de la instrucción. Las instrucciones LDA y STA proveen un medio para transferir inmediatamente datos entre el acumulador y la memoria. Son posibles dos esquemas: • E/S estándar. Ejemplo 6. (Mapeo de memoria) . El contenido del registro H es transferido a la siguiente posición de memoria.Introducción a la Programación del 8085A 217 STAX rp [(rp)]←(A) El byte almacenado en el registro acumulador es transferido a la posición de memoria cuya dirección está especificada por el contenido del registro par rp. (E/S aislada) • E/S direccionada como memoria. lda 1F 45 3 bytes lxi h 1F 45 mov a. depende del tipo de estructura que utilice el sistema para la decodificación de los puertos de E/S. (L) ↔ (E) Intercambia los datos contenidos en los registros pares HL y DE: La elección de las instrucciones que permiten la transferencia de información entre el microprocesador y los dispositivos de entrada y salida.

En este caso. las señales de control de lectura y escritura en puerto realizarán la distinción. 6.2 Grupo de instrucciones que ejecutan operaciones lógicas El microprocesador 8085A posee un grupo de instrucciones que usan la unidad lógica y aritmética para hacer posible la realización de operaciones lógicas. OUT puerto (dato)←(A) El contenido del registro A es colocado en el bus de datos para ser transmitido al puerto especificado por el segundo byte de la instrucción Es obvio que como la dirección del puerto se especifica con un byte. de escritura en memoria o puerto de E/S. y 256 de salida. Cuando se ejecuta una instrucción IN la señal de control de lectura. En lo que se refiere al programador. o desde dispositivos de E/S. El primer byte de la instrucción contiene el código de operación y el segundo la dirección del puerto que se desea seleccionar: IN puerto (A)←(dato) El byte colocado en el bus de datos por el puerto especificado por el segundo byte de la instrucción. el procesador no puede distinguir entre un puerto tratado como memoria y una dirección de la memoria del sistema. Cuando los puertos de entrada y salida son seleccionados como si se tratara de posiciones de memoria. se activa para permitir la lectura del puerto. La única diferencia es que el microprocesador opera con datos de 8 bits. Para el esquema E/S estándar se usan las instrucciones de dos bytes IN puerto y OUT puerto.Introducción a la Programación del 8085A 218 Posteriormente se analizaran en detalle los modos de selección más comunes para dispositivos de E/S. basta con distinguir las instrucciones que se pueden utilizar en cada caso. de forma equivalente a como las puertas básicas digitales las ejecutan por hardware. Además. solo es posible el acceso a 512 puertos. el 8085A coloca la dirección del puerto sobre las ocho líneas de dirección de menor peso A0-A7. RD . 256 de entrada.4. es depositado en el acumulador. se pueden usar las instrucciones que hacen referencia a memoria para transferir datos a. La línea IO / M es puesta en alto para indicar que la transferencia es a un registro de E/S. duplicando esta información en las ocho líneas de mayor peso del bus de direcciones A8-A15. en el caso de la ejecución de una instrucción OUT se activará la señal WR . Un puerto de entrada puede tener la misma dirección que uno de salida. Las instruccio- .

3 Instrucciones del grupo lógico. (A7)←(A0) (CY) ← (A0) (An+1)←(An). uno de los operandos está en el acumulador. (A0)←(A7) (CY) ← (A7) (An)←(An+1).( r) (A) . ANA r (A)←(A) ∧ ( r) . ANA M y ANI dato realizan la función AND entre el acumulador y el operando de referencia. En el caso de la instrucción CMA de complemento.(dato) (An)←(An+1). Afectan todas las banderas de condiciones: CY es puesta a cero y AC a 1. OR. S y Z son asignados de acuerdo con el resultado de la operación. Comparación. Instrucciones lógicas ANA r ANA M ANI dato ORA r ORA M ORI dato XRA r XRA M XRI dato CMA (A)←(A) ∧ ( r) (A) ←(A) ∧ [(H)(L)] (A) ← (A) ∧ (dato) (A) ← (A) ∨ ( r) (A) ←( A) ∨ [(H)(L)] (A) ← (A) ∨ (dato) (A)←(A) ∀ (r) (A)←(A) ∀ [(H)(L)] (A)←(A) ∀(dato) (A)←(A) CMC STC CMP CMP M CPI dato RRC RLC RAR RAL r (CY )← (CY) (CY) ← 1 (A) . (CY)←(A7) (A0) ← (CY) Cuando en una instrucción de este grupo intervienen dos operandos. En todas las instrucciones lógicas. como en ANA r. la operación de complementar se efectúa sobre los ocho bits del acumulador. Instrucciones que ejecutan la función AND ANA r. en otro registro del microprocesador o en la memoria. el otro puede estar: implícito en la instrucción. y Desplazamientos. Complemento. OR Exclusivo. Las instrucciones de este grupo afectan todas las banderazas operaciones lógicas posibles son: AND. Tabla. Cuando intervienen dos operandos. la operación se realiza simultáneamente entre los bits correspondientes de cada byte. que ejecuta una operación AND entre un registro y el acumulador. 6.[(H)(L)] (A) . Los valores de P. (CY)←(A0) (A7) ← (CY) (An+1)←(An). exceptuando aquellas que se refieren a la bandera de acarreo (CY).Introducción a la Programación del 8085A 219 nes de este grupo facilitan la manipulación y control de bits individuales de un registro o posición de memoria.

el resultado se carga en el acumulador. Por ejemplo. La utilidad de las instrucciones que ejecutan operaciones lógicas puede no ser obvia. el resultado se deposita en el acumulador. mientras que los restantes permanecen inalterables. basta con usar un byte de máscara (7EH) y ejecutar la instrucción ANI 7EH. ORA r (A)←(A) ∨ ( r) Realiza la función OR bit a bit entre el acumulador y el registro especificado.Introducción a la Programación del 8085A 220 Realiza la función AND bit a bit entre el acumulador y el registro especificado. la función AND permite poner en cero algunos bits específicos de una palabra. ORA M y ORI dato. El resultado se almacena en el acumulador. o un dato contenido en el segundo byte de la instrucción OR inmediato (ORI). 10101001 (A) A9H ∧ 01111110 (C) 7EH ← máscara 00101000 (A) 28H xxxxxxxx (A) xxH ∧ 01111110 (C) 7EH ← máscara 0xxxxxx0 Instrucciones que ejecutan la función OR Las instrucciones ORA r. Ejemplo: ANA C. con (A) = B6H y (C)=63H 10110110 (A) B6H ∧ 01100011 (C) 63H 00100010 (A) 22H ANA M (A) ←(A) ∧ [(H)(L)] Ejecuta la operación AND entre el acumulador y el contenido de la posición de memoria apuntada por el registro par HL. Ejemplo: ORA B. disponibles en el grupo de instrucciones lógicas del microprocesador 8085A. ANI dato (A) ←(A) ∧ (dato) Realiza una función AND entre el segundo byte de la instrucción y el contenido del acumulador. ejecutan la función OR entre el acumulador y el operando especificado. el resultado se deposita en el acumulador. Estas instrucciones afectan todas las banderas: CY y AC son puestas a cero. Al igual que en el caso anterior el segundo operando puede ser un registro de 8 bits. Si es necesario borrar los bit 7 y 0 del A. la memoria del sistema. con (A) = B6H y (B)=63H .

manteniendo el estado lógico de los demás bits.d 30h 90h . Cargar en a el número decimal . ORI dato (A) ←(A) ∨ (dato) Produce la ejecución de una función OR entre el segundo byte de la instrucción y el contenido del acumulador.Introducción a la Programación del 8085A 221 10110110 (A) B6H ∨ 01100011 (B) 63H 11110111 (A) F7H ORA M (A) ←(A) ∨ [(H)(L)] Ejecuta la operación OR entre el registro A y el contenido de la posición de memoria apuntada por el registro par HL. Como ejemplo. Una aplicación inmediata de la función OR es poner a uno un bit de una palabra de control. se retornan a uno el mismo grupo de bits. El programa debe leer el puerto de entrada. ejecutando ORI 30H. Esto se logra con la instrucción AND 0FH. Almacenar en memoria . Para revertir el proceso. Para convertir un carácter ASCII (37H) a su equivalente decimal (07H). 10100001 (A) A9H ∧ 00001000 (C) 08H ← máscara 10101001 (A) A9H ∧ 00001000 (C) 08H ← máscara . Obtener carácter ASCII . la ejecución de la instrucción ORI 70H fuerza a uno el bit A6 del registro acumulador. Convertir en ascii . El dígito decimal en D. basta con poner a cero los bits A4-6 del valor ASCII. el resultado se carga en el acumulador. Ejemplo 6. in ani sta mov ori out hlt 80h 0fh 0200h a. debe ser convertido a ASCII y escrito en el puerto de salida 90H. convertir el carácter ASCII a BCD y almacenarlo en la posición de memoria 0200H. Considere que el contenido del registro acumulador es A9H y se requiere detectar el estado del bit A3. Convertir a BCD . Escribir a puerto En aplicaciones de control es a menudo necesario probar el estado lógico de uno o más bits de un registro o de una posición de memoria determinada.2 El puerto de entrada 80H contiene el código ASCII de un digito decimal y en el registro D está almacenado el equivalente binario de un número decimal. el resultado se almacena en el acumulador. El programa que se ofrece a continuación muestra el uso de las instrucciones lógicas AND y OR para la conversión de números codificados en ASCII al sistema BCD y viceversa.

XRA r (A)←(A) ∀ (r) La función OR exclusivo se ejecuta entre el acumulador y el registro r. lxi mov ani jz ani jmp ori sta hlt h. todos a uno .0300h a. Ejemplo: XRA B. se cargarán ceros en todos los bits de la posición 0500H. XRA M y XRI dato. Si cero.Actualiza indicador Instrucciones que ejecutan la función OR EXCLUSIVO El μP 8085A permite realizar las funciones: XRA r.3 ilustra un método para realizar prueba de bits. se coloca la máscara. Si está en uno.m 10h uno 00h mem ffh 0500h . se obtiene como resultado un cero. La ejecución de cualquiera de estas instrucciones ponen a cero las banderas de acarreo y de acarreo auxiliar. Palabra de prueba al a . Prueba de a4 . Apunta la dirección del bit a probar .3 El programa detecta el estado del bit 4 de la posición de memoria con dirección 300H. Si por el contrario el bit 4 es cero. el resto de los bits de condiciones son afectados según el resultado de la operación lógica. la cual se activará sólo en el caso que A3 sea igual a cero. Si uno. con (A) = B6H y (B)=63H . El resultado de la prueba se indica mediante la bandera de cero (Z).Introducción a la Programación del 8085A 222 00000000 (A) 00H (Z) = 1 00001000 (A) 08H (Z) = 0 La forma más directa y sencilla de realizar esta tarea es usar un byte de mascara específico. el registro acumulador es cargado con cero y la bandera de cero (Z) es activada a uno. El ejemplo 6. se pondrán a uno todos los bits de la misma celda de la memoria. el resultado se deposita en el acumulador. para ocultar todos los bits del A excepto el correspondiente a la prueba. Esto indica que si el dato en el acumulador coincide con el operando de la instrucción OR exclusivo. Ejemplo 6. todos a cero uno: mem: . mientras que entre bits distintos se produce uno. Ejecutando la instrucción ANI 08H. 08H en este caso. Al ejecutar la instrucción OR exclusivo entre bits de igual valor lógico.

lda mov in mov xra jnz 3000h c.Introducción a la Programación del 8085A 223 10110110 (A) B6H ∀ 01100011 (B) 63H 11010101 (A) D5H XRI M (A)←(A) ∀ [(H)(L)] Realiza la operación OR exclusivo entre el contenido de A y el byte en la posición de memoria apuntada por el registro par HL. el resultado se almacena en el acumulador.a c difer . Una forma más eficiente para iniciar en cero el A es utilizar la instrucción de un bytes XRA A. Si son iguales. Comparar con copia . Ejemplo 6. es una práctica habitual tener que cargar el registro acumulador con cero. la cual además torna a cero las banderas de acarreo (CY) y acarreo auxiliar (AC).4 muestra el uso de la función OR exclusivo para prueba de byte. Si los bytes comparados difieren. Para el programador. se hace uno el bit 5 de la posición de memoria 3200H. En forma similar a como se usó la función AND para poner bits a cero y la OR para hacerlos uno.a 0ah b. (A)←(A) ∀ (dato) XRI dato Ejecuta una función OR exclusivo entre el segundo byte de la instrucción y el contenido del acumulador. Por ejemplo XRI F0H produce la inversión lógica de los cuatro bits de mayor orden del registro acumulador. Esta operación puede ser realizada por la instrucción de dos bytes MVI A.Son diferentes .. 1011 1110 (A) BEH ∀ 1111 0000 (B) F0H 0100 1110 (A) 4EH El ejemplo 6. la operación OR exclusivo puede usarse para complementar bits. el resultado se carga en el A.0. se actualiza la copia de la palabra de control. Leer palabra de control .4 El programa lee una palabra de control del puerto 0BH y lo compara con una copia del dato almacenada en la dirección 3000H de la memoria. Copia de palabra de control en c .

comparan el contenido del acumulador con: el de cualquier registro interno del μP (incluyendo al propio A). El registro de banderas no es modificado. Instrucciones que realizan complemento Son dos instrucciones de un byte: complementar el acumulador. CMP M y CPI dato. no puede usarse XRA. Bit 5 a uno . CMP r. CMA (A)←( A ) El contenido de acumulador es complementado. con el de una posición de memoria.4 para comprobar si dos datos son iguales. descritas a continuación. Existe otra instrucción que actúa directamente sobre el bit de acarreo: STC (CY)←1 La bandera de acarreo es puesta a uno. CMC. La comparación consiste en substraer el byte . CMC Solo afecta la bandera de acarreo.Introducción a la Programación del 8085A 224 lda ori sta jmp difer: mov sta fin: hlt 3200h 20h 3200h fin a. puede ser realizada usando las instrucciones de comparación. o con un dato inmediato. Si se requiere comparar bytes e indicar si uno es mayor o menor que el otro. Actualizar copia en memoria Observe que la actualización de la palabra de control ocurre únicamente si hubo cambios en ésta. CMA. La comparación de dos valores binarios en términos de sus magnitudes relativas. las otras permanecen mantienen su valor. y complementar la bandera de acarreo.b 3000h . Son iguales . (CY)←( CY ) Instrucciones de comparación La instrucción OR exclusivo (XRA) se usó en el ejemplo 6.

5 La instrucción de comparación CMP r es utilizada para resolver el problema planteado en el ejemplo anterior.(dato) (A) . Z=1 Si (A) < (r). Todas las banderas son afectadas. CY= 1. permanece invariable.a c difer 3200h 20h 3200h fin a.a 0ah b. Los valores de las banderas de estado son asignados de acuerdo con el resultado de la comparación realizada.b 3000h difer: fin: .( r) Ejemplo 6. CMP M Si (A) = [(H)(L)] . (A) . CY es 1. Es suficiente con sustituir la línea de código XRA C del ejemplo 6. Los bits Z y CY son afectadas de acuerdo con el resultado de la comparación. el dato en el acumulador antes de la ejecución de la instrucción. por la instrucción CMP C. CMP r Si (A) = (r).Introducción a la Programación del 8085A 225 operando del contenido del acumulador. Z = 1 Si (A) < (r) . lda mov in mov cmp jnz lda ori sta jmp mov sta hlt 3000h c.[(H)(L)] (A) .4. En todas las instrucciones de comparación. CPI dato Si (A) = (dato). la bandera de cero Z es puesta a 1 Si (A) < (r) el bit de acarreo CY se hace 1.

7. Comparar con ascii ‘0’. Número decimal a memoria inval: vali : salir: Para concluir la exposición sobre las instrucciones de comparación. el valor obtenido desde el puerto debe copiarse en el registro E. men50: . el digito esta entre ‘0’ y ’9’. . éste debe almacenarse en la posición de memoria 2000H. . . . En caso contrario. .a . Saltar si distinto a 50h . Almacenar dígito en registro c. Es igual a 50h . . verifica si un dato obtenido desde un puerto de entrada. no es un digito decimal. cpi 50h jz no50 . . . Ejemplo 6. Leer dígito de puerto de entrada. . no50: jc men50 . . . . . se presenta un ejemplo del uso del microprocesador 8085A en la solución de un problema simple de control industrial. Si es <. Carácter no decimal al registro e. .a 30h inval 40h vali e. Saltar si menor de 50h . Las instrucciones de comparación pueden usarse para determinar si un número está dentro de un intervalo determinado. Mayor que 50h . .6 Para la comparación de la magnitud de dos números se puede usar el siguiente código.Introducción a la Programación del 8085A 226 Ejemplo 6.2000h 00h c. Comparar con ascii ‘9’+1. lxi in mov cpi jm cpi jm mov jmp mov hlt h. Si es < . El programa del ejemplo 6. Es menor a 50h . corresponde al carácter ASCII de un dígito decimal. .7 Si el dato captado por el microprocesador desde el puerto de entrada con dirección 00H.a salir m. es un dígito decimal.

10 Supervisión de un proceso industrial. La resolución del CAD es de 19. El conversor de datos usado es el ADCC0804. 6. Las salidas DB0-DB7 son tri. En la figura 6.permiten la conversión de entradas diferenciales. En la figura 6. el cual se presenta en un encapsulado de veinte terminales con todas las funciones necesarias para facilitar la conexión al bus de un microprocesador. Señal DB0-DB7 VI+.estados.11 El convertidor A/D de 8 bits ADC0804. Si la magnitud de la variable supera un valor de referencia.8 Un 8085A debe supervisar en forma continua el valor de una variable analógica de un proceso industrial. 6. debe generarse una alarma visual.6 mV. Fin de conversión A Sensor Amplificador CAD µC 8085 Selección Inicio de conversión Lectura del dato Fig. VI- Función Salidas digitales Entradas analógicas CS RD WR INTR AGND VREF CLK Selección De circuito Habilitación de salida Iniciar conversión Fin de conversión Tierra analógica Tensión de referencia Entrada de reloj externo Fig. Las entradas analógicas VI+ y VI.11 se observa el símbolo del circuito y las funciones de los terminales.12 se ofrece un diagrama de bloques del proceso. El ADC0804 convierte el voltaje de entrada a un valor digital de 8 bits.Introducción a la Programación del 8085A 227 Ejemplo 6. Con entrada .

Introducción a la Programación del 8085A

228

no diferencial, el voltaje a convertir se aplica a VI+ y VI- se conecta a la tierra analógica AGND. Con el terminal VREF a circuito abierto, el rango de la señal de entrada es 0-5V. Posee un generador de reloj interno de frecuencia 1/(1.1RC), donde RC son componentes externos conectados a los terminales CLKR y CLK. Con alimentación de +5 V, la frecuencia de trabajo permitida está entre 100 KHz y 800 KHz. Puede usarse un reloj externo conectado a la entrada CLK. En la figura 6.12 se muestran las señales que intervienen en el proceso de adquisición de datos.
Inicio de conversión Fin de conversión Lectura de datos

CS
WR
INTR RD DB0-7

tc
Fig. 6.12 Diagrama de tiempos del ADC0804.

Dato

Para habilitar al ADC0804, la entrada CS debe estar en cero. Con el dispositivo seleccionado, la aplicación de un pulso de nivel bajo en la entrada WR pone al CAD en operación y la señal INTR cambia a nivel alto. El proceso de conversión propiamente dicho se inicia una vez que las señales CS y WR han regresado al nivel alto. Al finalizar el proceso, INTR vuelve a cero, señalando que puede proceder a leerse el dato habilitando las líneas de salida DB0-DB7 con la aplicación de un comando de lectura en la línea RD . La sección de adquisición de datos y generación de alarma del sistema supervisor se muestra en la figura 6.13. Las salidas de datos del circuito convertidor ADC0804 se conectan al bus AD0-AD7 del 8085 y las líneas de inicio de conversión y de habilitación de salidas se aplican, respectivamente, a los terminales de control WR y RD . Los valores de los componentes externos, resistencia y capacitor fijan una frecuencia de trabajo de 606KHz la cual está dentro de las especificaciones de funcionamiento del circuito. El decodificador de direcciones realiza una decodificación parcial situando al ADC0804 en el puerto 04H, y a la señal de fin de conversión ( INTR ) en 00H. El indicador luminoso se conecta a la salida Q de un circuito 74LS74 y se

Introducción a la Programación del 8085A

229

controla aplicando las entradas de selección de puerto ( CS2 y CS3 ) a las líneas asincrónicas de puesta a uno ( PR ) y puesta a cero ( CL ). Una operación de escritura al puerto con dirección 08H apagará al diodo indicador durante la operación normal, mientras que la selección del puerto 0CH, lo iluminará cuando el sistema funcione bajo falla. El contenido del bus de datos durante el acceso a estos dos puertos es irrelevante.

Fig. 6.13 Sección de adquisición de datos e indicación de alarma.

El programa de control se muestra a continuación.
ctrl.: lda mov out out in ani jnz in cmp jc out out in ani jnz in e200h b,a 8 4 0 80h esp 4 b adc 0ch 4 0 80h esp1 4 ; Obtener valor de referencia ; almacenarlo en B. ; Se asegura que el LED esté apagado ; Inicio de la conversión ; Se lee la línea INTR. ; Prueba de INTR ; Esperar hasta cuando sea cero. ; Leer resultado de la conversión. ; Comparar con la referencia. ; Si es menor, adquirir nuevo valor ; Es mayor, activar led ; Adquirir variable y esperar ; que disminuya por debajo del ; valor de referencia.

adc: esp:

adc1 esp1:

Introducción a la Programación del 8085A

230

cmp jnc jmp

b adc1 ctrl

; Reiniciar proceso.

Al inicio de la ejecución, se desactiva el diodo luminoso. A continuación una operación de escritura en el puerto 4 da inicio al proceso de conversión. Para verificar el fin de la conversión, se examina continuamente el contenido del puerto 0 hasta cuando el bit D7 sea cero. En este momento se lee el dato de salida del CAD. Este valor se compara con la referencia. Si es menor, se continúa adquiriendo valores de la variable. Cuando la magnitud de la señal de entrada supera el valor de referencia se activa la alarma. Con el diodo iluminado, se adquieren nuevos valores hasta cuando la magnitud de la tensión de entrada cae bajo el nivel de referencia. Se apaga el diodo y de inicia de nuevo el proceso de supervisión. El programa del ejemplo 6.8 se mantiene en un lazo sin fin supervisando continuamente la variable del proceso. La redundancia de código mostrada por el programa se corregirá cuando se trate el tópico de subrutinas. También puede ordenarse el apagado del diodo, aun cuando esté desactivado, al inicio del lazo de adquisición y de este modo no será necesario lazos separados de adquisición para condiciones normal y bajo falla. Observe que las puertas OR en la figura 6.13 pueden suprimirse si en el sistema no existe un puerto 0 de salida ni puertos 8 y 0CH de entrada. Esto debido a que el 74LS139 selecciona el puerto sin discriminar si es de entrada o salida.

Fig. 6.14 Decodificador de puertos con PLD para la sección de adquisición de datos e indicación de alarma.

Introducción a la Programación del 8085A

231

Como alternativa, en figura 6.14 se muestra el circuito de la figura 6.13 con un decodificador de puertos que realiza una decodificación completa de las direcciones de los puertos y además usa un solo chip. El código a programar en el circuito PAL es el siguiente:
library IEEE; use IEEE.STD_LOGIC_1164.all; entity DECDIR is port ( IOM,RD,A7,A6,A5,A4,A3,A2,A1,A0: CS0, CS1, CS2, CS3: ); end DECDIR;

in STD_LOGIC; out STD_LOGIC

architecture RTL of DECDIR is begin CS0 <= NOT(IOM)OR RD OR A0 OR A1 OR A2 OR A3 OR A4 OR A5 OR A6 OR A7; CS1 <= NOT(IOM) OR A0 OR A1 OR NOT (A2) OR A3 OR A4 OR A5 OR A6 OR A7; CS2<= NOT(IOM)OR NOT(RD) OR A0 OR A1 OR A2 OR NOT(A3) OR A4 OR A5 OR A6 OR A7; CS3<= NOT(IOM)OR NOT(RD) OR A0 OR A1 OR NOT(A2) OR NOT(A3) OR A4 OR A5 OR A6 OR A7; end RTL;

Instrucciones de rotación Las instrucciones de este grupo desplazan el contenido del acumulador un bit a la derecha, o a la izquierda. Son instrucciones de un byte, y su ejecución solo afecta la bandera de acarreo. (An)←(An+1); (A7)←(A0); (CY) ← (A0)

RRC

La instrucción RRC, desplaza el contenido del A un bit hacia la derecha. El bit menos significativo del A (A0) se transfiere al de mayor peso (A7) y al bit de acarreo, como ilustra la figura 6.15.

CY

A7

A6

A5

A4

A3

A2

A1

A0

Fig 6.15 Rotación del acumulador un bit hacia la derecha

Introducción a la Programación del 8085A

232

RLC

(An+1)←(An); (A0)←(A7); (CY) ← (A7)

Realiza una rotación hacia la izquierda del contenido del acumulador. A7 se transfiere hacia A0 y hacia la bandera de acarreo.

CY

A7

A6

A5

A4

A3

A2

A1

A0

Fig. 6.16 Rotación del acumulador un bit hacia la izquierda

RAR

(An)←(An+1); (CY)←(A0); (A7) ← (CY)

El contenido del acumulador se desplaza un bit hacia la derecha a través del bit de acarreo. El bit A0 pasa a CY, y el bit de acarreo a A7.

CY

A7

A6

A5

A4

A3

A2

A1

A0

Fig. 6.17 Rotación de un bit hacia la derecha a través de la bandera de acarreo.

RAL

(An+1)←(An); (CY)←(A7); (A0) ← (CY)

El byte en el acumulador es desplazado un lugar hacia la izquierda a través del bit de acarreo. El bit A7 ocupa el lugar del CY, y el contenido de la bandera de acarreo se transfiere al bit A0.
A2

CY

A7

A6

A5

A4

A3

A1

A0

Fig. 6.18 Rotación del acumulador un bit hacia la izquierda a través de CY.

Introducción a la Programación del 8085A

233

Ejemplo 6.9 Se requiere empaquetar los nibbles menos significativos de las posiciones de memoria E400H y E4001H en la dirección E500H, como indica la figura 6.19.

Fig. 6.19 Después de ejecutar el programa, el dato en la posición E500H es 92H

lhld mov rlc rlc rlc rlc ani mov mov ani ora sta hlt

e400h a,l

; Se cargan en h y l los datos en memoria ; Se mueve al acumulador el valor en e400h. ; Intercambio de nibbles del acumulador.

f0h b,a a,h 0fh b e500h

; Se pone a cero el nibble de orden menor y ; Se mueve al registro b ; Cargar el a con el dato en e401h ; Se hace cero el nibble de mayor orden. ; Se empaquetan valores ; Resultado a posición e500h.

En este capítulo se ha intentado presentar programas útiles para el desarrollo de aplicaciones prácticas de sistemas empotrados. Sin embargo, esta tarea es obstaculizada por el hecho que aún no se ha presentado el repertorio completo de instrucciones del 8085A. La potencialidad real de algunas instrucciones se revelará a medida que se avance en la exposición. Por ejemplo, las instrucciones de rotación combinadas en un programa con instrucciones aritméticas, permiten realizar operaciones matemáticas diversas, algunas de éstas son: multiplicación, división, cálculo de logaritmos y de funciones trigonométricas. En el siguiente ejercicio se muestra otra aplicación sencilla de las instrucciones de rotación.

Introducción a la Programación del 8085A

234

Ejemplo 6.10 A los terminales del puerto de salida 20H están conectados 8 indicadores luminosos (LED0-7), los cuales deben iluminarse de acuerdo con las siguientes condiciones:
a. Los LEDs deben estar inicialmente apagados. b. Si la línea 7 del puerto 40H está en: 0, active 1, active
LED0, LED2, LED4 y LED6 LED1, LED3, LED5 y LED7

c. Si el bit 0 del puerto de entrada 40H esta en cero no debe haber cambios en el estado de los LEDs.

orden:

l1357:

ori out in rrc jnc in rlc jc mvi out jmp mvi out jmp hlt

0ffh 20h 40h orden 40h l1357 a,0aah 20h orden a,55h 20h orden

; Apagar los ocho LEDS ; Obtener permiso para cambios ; Permiso negado ; Obtener patrón de encendido

; P40.7 = 0 >>

LED0, LED2, LED4 y LED6

; P40.7 = 1 >>

LED1, LED3, LED5 y LED7

6.4.3 Instrucciones para manejo de la pila La pila o stack es una zona de almacenamiento cuya presencia es imprescindible en todo computador debido a que es utilizada para asignar niveles de subrutinas y de interrupciones. En algunos microprocesadores, la pila se encuentra en el interior del CPU y en otros, forma parte de la memoria del sistema. Esta área de memoria es una estructura LIFO (Last Input First Output), la cual acumula eventos en forma cronológica. Esto significa que la primera información en entrar al stack ocupara la base, mientras que la más reciente estará en la cima de la pila. En la figura 6.20 se observa un grupo de cilindros apilados. A cada pieza se le asigna un número, según el orden de entrada a la pila. La operación de retirar un elemento del snack, se denomina POP, mientras que la tarea de añadir un cilindro se identifica como PUSH. En el caso de una memoria, un comando POP leerá la pila y un comando PUSH escribirá a la pila.

Introducción a la Programación del 8085A

235

Como indica la figura 6.20, el primer elemento en dejar la pila es el número 6, el cual fue el último cilindro colocado. La zona del stack puede corresponder a un área de memoria física o puede ser establecida por programa. Una pila de hardware ocupa un número determinado de registros de la CPU, lo cual garantiza una velocidad alta de operación pero una capacidad de almacenamiento limitada.
6 5
POP 6 PUSH

6 5 4 3 2 1 4 3 2 1

5 4 3 2 1

Fig. 6.20 Representación conceptual de una memoria con estructura LIFO

La pila programada usa la memoria RWM del µC y está limitada sólo por la capacidad de memoria del sistema. El contenido del registro apuntador de pila indica siempre la dirección ocupada por el último dato en entrar a la pila El programador selecciona la base de la pila en cualquier parte de la memoria RWM y el control de la información almacenada es realizada en forma automática por el SP. En términos de direcciones de memoria, la pila progresa hacia abajo y el tope de la pila corresponde a la dirección del último elemento en entrar, señalada por el SP. El 8085A usa una pila por programa y la manipulación de la pila se realiza por medio de dos instrucciones especiales. La instrucción PUSH deposita el contenido de un registro par en la parte superior de la pila, mientras que POP lee los dos últimos bytes almacenados en el stack y los transfiere a un registro par. La tabla 6.4 detalla las instrucciones de este grupo. PUSH rp [(SP) - 1] ← (rh); [(SP) - 2] ← (rl); (SP)← (SP) -2

Los datos en el registro par rp son transferidos a la pila, como se indica. El SP es disminuido en dos. PUSH PSW [(SP) - 1] ← (A); [(SP) - 2] ← (PSW); (SP)← (SP) - 2

El contenido del A es movido a la posición de memoria inmediatamente inferior a la apuntada por el SP. Las banderas de estados son empaquetadas como una

Introducción a la Programación del 8085A

236

palabra de estados denominada PSW (Program Status Word), la cual es copiada a la posición cuya dirección es menor en dos unidades que el contenido del SP.
Tabla. 6.4 Instrucciones de salto y de manejo de subrutinas

Instrucciones para manejo de la pila
(CY) ← [(SP)]0 (P) ← [(SP)]2 (AC) ← [(SP)]4 (Z) ← [(SP)]6 (S) ← [(SP)]7 (A) ← [(SP+1)] (SP) ← (SP) + 2

PUSH rp

[(SP) - 1] ← (rh) [(SP) - 2] ← (rl) (SP)← (SP) -2

POP PSW

PUSH PSW

[(SP) - 1] ← (A) [(SP) - 2]0 ← (CY) [(SP) - 2]2 ← (P) [(SP) - 2]4 ← (AC) [(SP) - 2]6 ← (Z) [(SP) - 2]7 ← (S) [(SP) - 2]1,3,5 ← X (SP)← (SP) - 2 (rh) ← [(SP)] (rh) ← [(SP+1)] (SP)← (SP) +2

XTHL

(L) ← [(SP)] (H) ← [(SP)+1]

POP rp

SPHL

(SP) ← (H) (L)

POP rp

(rh) ← [(SP)]; (rh) ← [(SP+1)]; (SP)← (SP) +2 Los datos en el registro par se transfieren a la pila, como indica la secuencia.

POP PSW

(banderas) ← [(SP)]; (A) ← [(SP+1)]; (SP) ← (SP) + 2

Se restituyen las banderas desde la dirección de memoria apuntada por el SP. El registro A es cargado con el dato en la posición de memoria con dirección mayor en uno a la indicada por el SP. El SP es incrementado en dos. XTHL (L) ↔ [(SP)]; (H) ↔ [(SP)+1]

El byte depositado en el registro L es intercambiado con el contenido de la posición cuya dirección señala el SP. El dato en el registro H se intercambia con el byte almacenado en la posición de memoria con dirección es mayor en uno que la indicada por el SP. SPHL (SP) ← (H) (L) El contenido del registro par HL es copiado en el apuntador de pila.

Introducción a la Programación del 8085A

237

El manejo de la pila es sencillo. El programador solo debe asegurarse que extrae la información desde el STACK en el orden correcto. También es recomendable asignar el tope de la pila en las últimas direcciones de la memoria del sistema. Usualmente se requieren pocas posiciones de memoria para la zona del stack, pero conviene asegurarse que está área no sea sobrescrita por alguna instrucción del programa. En el ejemplo 6.11 se muestra lo que no debe hacerse al extraer datos desde la pila. Ejemplo 6.11

lxi push push pop pop hlt

sp,3000h b d b d

; Asignar el tope de la pila ; Cargar bc en el stack ; Transferir de a la pila ; Recuperar bc del stack. ; Restaurar de desde la pila

En el programa del ejemplo 6.1 no se consideró que el contenido del registro par BC se trasladó a la pila antes que el del registro DE. El intento de recuperar primero a BC y luego a DE producirá un error de lógica durante la ejecución del programa. A continuación se describe la situación. • LXI SP,3000H
PILA
X X

B

C

63
D

85
E

X X X X X
X

2FFCH 2FFDH 2FFEH 2FFFH 3000H

41
SP

24 3000

Fig. 6.21 Se carga el apuntador de pila con la dirección 3000H

Introducción a la Programación del 8085A

238

• PUSH B
PILA
X X

B

C

63
D

85
E

X X 85 63 X
X

2FFDH 2FFEH 2FFFH 3000H

41
SP

24 2FFE

Fig. 6.22 El contenido del registro par BC se almacena en la pila

• PUSH D
PILA
X X

B

C

24 41 85 63 X
X

2FFCH 2FFDH 2FFEH 2FFFH 3000H

63
D

85
E

41
SP

24 2FFC

Fig. 6.23 El dato de 16 bits en DE se mueve al stack

Introducción a la Programación del 8085A

239

• POP B
PILA
X X

B

C

41
D

24
E

24 41 85 63 X
X

2FFCH 2FFDH 2FFEH 2FFFH 3000H

41
SP

24 2FFE

Fig. 6.24El contenido de la pila se transfiere al registro par BC

• POP B
PILA
X X

B

C

41
D

24
E

24 41 85 63 X
X

2FFCH 2FFDH 2FFEH 2FFFH 3000H

63
SP

85 3000

Fig. 6.25 El contenido de la pila se mueve al registro DE

Observe que como resultado de la ejecución del programa, se intercambiaron los contenidos de los registros pares. Para mantener intacta la información en los registros BC y DE, primero se debió rescatar DE, el último que se almacenó. Si se hubiese deseado intercambiar el contenido de los registros pares, el procedimiento empleado en el ejemplo 6.9 puede ser utilizado.

Introducción a la Programación del 8085A

240

La pilas un área ideal para almacenamiento temporal y fácil recuperación de variables de un programa. En el siguiente ejemplo se usa el stack para intercambiar datos de dos posiciones de la memoria RWM. Ejemplo 6.12 Utilizando la pila como medio de almacenamiento temporal, intercambie los contenidos de las direcciones de memoria 2020H y 2021H
lxi lda push lda sta pop sta hlt sp,3000h 2020h psw 2021h 2020h psw 2021h ; Cargar en el a el dato en 2000h ; Mover el byte en a hacia la pila ; Cargar en a el dato en 3000h ; Mover el a a la posición 2000h ; Recuperar dato de la pila ; Copiarlo en 3000h

6.4.4 Grupo de instrucciones para bifurcaciones A menos que una instrucción de este grupo sea ejecutada, el flujo normal de un programa consistirá en la ejecución de las instrucciones almacenadas en secuencia en la memoria. La tabla 6.5 presenta las instrucciones de este tipo. El 8085A tiene instrucciones que permiten cambiar el contenido del contador de programa, de modo que la próxima instrucción sea buscada en una dirección de memoria especificada, en lugar de en la posición siguiente. La bifurcación del programa puede ser originada por un salto (JUMP) o una llamada a subrutina (CALL). La alteración de la secuencia de ejecución puede ser incondicional, cuando al ejecutarse la instrucción se modifica inmediatamente el contenido del contador de programa; o condicional, la cual requiere la satisfacción de una condición de bandera antes de producirse la ruptura de la secuencia.

Instrucciones que producen salto Las instrucciones de este grupo son bien conocidas por lector, debido a que fueron introducidas el capitulo 3 como soporte lógico del µP hipotético. Por tal razón, han sido usadas en los programas de ejemplos anteriores. Para mantener la secuencia de presentación del repertorio de instrucciones del 8085A, se trataran en forma breve en esta sección. Las instrucciones de salto ocupan tres bytes de la memoria del sistema. El primero corresponde al código de operación y los dos siguientes especifican la dirección de memoria hacia la cual se ejecutará el salto.

Hay varios tipos de saltos condicionales. 6.6 Instrucciones de salto condicionales Instrucción Salto si la bandera de: JZ JNZ JC JNC JPE JPO JM JP Condición cero es 1 cero es 0 acarreo es 1 acarreo es 0 paridad es 1 paridad es 0 signo es 1 signo es 0 . los cuales prueban el estado de una bandera y el salto se produce únicamente si la bandera es uno o si es cero.5 Instrucciones de salto y de manejo de subrutinas Instrucciones para bifurcaciones (PCL) ← [(SP)] (PCH) ← [(SP) + 1] (SP)←(SP) + 2 Si x es verdad (PCL) ← [(SP)] (PCH) ← [(SP) + 1] (SP)←(SP) + 2 [(SP)-1]← (PCH) [(SP)-2]← (PCL) (SP) ← (SP) -2 (PC) ← 8*n (PCL)← (L) (PCH)← (H) JMP dirección (PC)←(byte3) (byte2) RET Jx dirección Si x es verdad (PC)←(byte3) (byte2) [(SP)-1]← (PCH) [(SP)-2]← (PCL) (SP)←(SP) -2 (PC)←(byte3) (byte2) Si x es verdad [(SP)-1]← (PCH) [(SP)-2]← (PCL) (SP)←(SP) . Los saltos condicionales son: Tabla.2 (PC)←(byte3) (byte2) Rx CALL dirección RST n Cx dirección PCHL JMP dirección (PC)←(byte3) (byte2) Realiza un salto incondicional a la dirección especificada por los bytes 2 y 3 de la instrucción. si se satisface la condición especificada. Jx dirección IF x (PC) ←(byte3) (byte2) Se produce un salto a la dirección especificada por los bytes 3 y 3 de la instrucción.Introducción a la Programación del 8085A 241 Tabla. 6.

(SP)←(SP) -2 (PC)←(byte3) (byte2) CALL dirección La dirección de la instrucción siguiente a CALL es transferida a la pila y el SP es disminuido en dos. A continuación. el programador debe especificar una secuencia de instrucciones que realice la tarea. La repetición de líneas de código. [(SP)-1]← (PCH). debido a que existe redundancia en el código objeto resultante. y que no sea modifica por instrucciones subsecuentes. o una operación de división. se ejecuta un salto hacia la posición de memoria cuya dirección es indicada por el operando de la instrucción. El programador debe asegurarse que la instrucción de la cual depende el salto afecte la bandera. Retardo de n milisegundos . [(SP)-2]← (PCL). es codificar la rutina de retardo o de división como una subrutina. En una aplicación donde se realice control de tiempo es usual tener que generar retardos de diferente duración en varios puntos de un programa y es posible que un programa deba ejecutar en forma repetida operaciones de división. Una solución más eficiente y que permite un ahorro de memoria. Cx dirección IF x (pila)← (PC).Introducción a la Programación del 8085A 242 El estado de las banderas se modifica por la ejecución de una instrucción aritmética o lógica. . Por ejemplo. Instrucciones para manejo de subrutinas El microprocesador 8085A no tiene instrucciones directas para realizar algunas operaciones de uso común en ciertas aplicaciones. no es posible programar las líneas: TIME n DIV B . Una subrutina es identificada por la dirección (etiqueta) de memoria donde se encuentra la primera instrucción. conlleva un desperdicio de la memoria del sistema. (SP)←(SP) -2 (PC)←(byte3) (byte2) Si se satisface la condición. Este término identifica a una secuencia de instrucciones que realiza una tarea específica. Una forma de cumplir con estas tareas consiste repetir las líneas de código tantas veces como sea necesario. La llamada a la subrutina es realizada usando una instrucción CALL dirección o Cx dirección. En caso contrario se ejecuta la siguiente instrucción. (A) ← (B) ÷ (A) Cuando se requiere realizar un retardo por programa. se realiza la llamada a subrutina.

Programa principal 1001H 1002H 1003H 1004H 1007H ---- ------CALL 2000H Subrutina 1ra instrucción 2000H --------RET ------- Fig. Este procedimiento es automático. En la figura 6. mientras que RET la extrae de la pila.26 se muestra como se altera el flujo de un programa durante la ejecución de una subrutina. o una de sus variantes. El apuntador de pila es incrementado en dos. Rx IF x (PC) ← (pila) ← [(SP) + 1].27 se observa el estado cronológico de la pila durante el proceso. (PCH) ← [(SP) + 1]. 6. después que se produce una llamada a subrutina. Una de las funciones de la pila de memoria es almacenar la dirección de la próxima instrucción a ejecutarse. La instrucción CALL introduce la dirección de retorno en el stack. como indica la secuencia. (SP)←(SP) + 2 Si la condición x es cierta.Introducción a la Programación del 8085A 243 RET (PCL) ← [(SP)]. de modo que la última línea de código de toda subrutina debe ser una instrucción de retorno RET. se realiza el retorno.26 Secuencia de llamada a subrutina y retorno al programa principal . De otra manera se ejecuta la instrucción siguiente. También se indica el contenido del contador de programa y del apuntador de stack. y en la figura 6. SP)←(SP) + 2 Los contenidos de las direcciones de memoria apuntada por el SP y la inmediatamente superior son cargadas en el contador de programa.

27 Contenido de la pila durante el llamado a subrutina .Introducción a la Programación del 8085A 244 • Antes de ejecutar CALL 2000H X PC 1004H SP 3000H X X X 3000H Pila • Después de ejecutar CALL 2000H PC 2000H SP 2FFEH 07 10 X X 3000H Pila • Después de ejecutar RET PC 1007H SP 3000H 07 10 X X 3000H Pila Fig. 6.

y así sucesivamente.28 Desde el programa principal se llama a la subrutina 1. Al finalizar éste. Cuado se ejecuta un programa. Esta situación conoce como anidamiento de subrutinas. ésta de una tercera. el control del programa pasa a la dirección 2000H donde se encuentra la primera instrucción del subprograma.28 ilustra el proceso usando dos subrutinas. Programa principal ---- Subrutina 1 1ra instrucción 1200H ------1000H 1003H CALL 1200H ----CALL 1300H --RET 1210H 1213H Subrutina 2 1ra instrucción 1300H ------- --------RET Fig. 6. una instrucción RET produce el retorno del control a la instrucción siguiente a la llamada CALL en el programa principal. La dirección de retorno de cada subprograma se almacena ordenadamente en la pila. 6. previamente llamada desde el programa principal. ésta llama a la subrutina 2.Introducción a la Programación del 8085A 245 El programa principal se ejecuta en secuencia hasta cuando ocurre la llamada a subrutina CALL 2000H. • Antes de ejecutar CALL 1200H X PC 1000H SP 3000H X X X 3000H Pila Fig. En ese momento.29 Estado de la pila antes de la llamada a la subrutina 1 . La figura 6. requiera el servicio de una segunda subrutina. puede presentarse el caso donde una subrutina.

6.Introducción a la Programación del 8085A 246 • Después de ejecutar CALL 1200H PC 1200H 03 2FFEH 2FFFH 3000H SP 2FFEH 10 X X • Inmediatamente antes de ejecutar CALL 1300H PC 2010H Pila 03 2FFEH 2FFFH 3000H SP 2FFEH 10 X X • Inmediatamente después de ejecutar CALL 1300H Pila 13 2FFCH 2FFDH 2FFEH 2FFFH 3000H 12 03 PC 1300H SP 2FFCH 10 X X • Inmediatamente después del primer RET Pila 13 2FFCH 2FFDH 2FFEH 2FFFH 3000H 12 03 PC 1213H SP 2FFEH 10 X X Pila • Inmediatamente después del segundo RET 07 2FFCH 2FFDH 2FFEH 2FFFH 3000H 10 X PC 1007H SP 3000H X X X Fig. Pila .30 Estado de la pila durante un anidamiento de subrutinas.

y una vez ejecutada la subrutina entregará resultados hacia el programa principal. y luego se realiza la llamada a subrutina. Ejemplo 6. El hecho que el stack contenga la dirección de retorno al programa principal. Posiciones reservadas de memoria. Más bien. Tabla de datos. estos pueden residir en la memoria en forma de tabla de datos. Cuando es necesario suministrar a una subrutina una gran cantidad de parámetros. Generalmente estos datos se transfieren desde el programa principal. Los resultados de la ejecución de la subrutina son depositados también en celdas de memoria previamente definidas. pueden utilizarse los registros internos. por ejemplo dos operandos para una rutina de multiplicación. La pila. las instrucciones para la conversión de datos. se requiere que el programador le suministre los datos o parámetros necesarios. El producto puede volver al programa principal usando uno de los mismos registros. han sido codificadas como una subrutina denominada ADC. En este caso. Si el número de parámetros que deben ser transferidos es pequeño. el uso de la pila tiene la ventaja que la subrutina es independiente de posiciones específicas de memoria. Estos se cargan con el multiplicando y el multiplicador. Las instrucciones de carga de datos PUSH y recuperación de información POP.8. no representa problema alguno. . en forma similar a cuando se usan los registros internos del µP.Introducción a la Programación del 8085A 247 Para que una subrutina realice la tarea para la cual fue escrita. Los datos también pueden obtenerse desde posiciones de memoria previamente reservadas por el programa. Desde el programa principal se transferirá únicamente la dirección de inicio de la tabla de datos desde la memoria La pila de memoria puede utilizarse como medio para trasladar datos y resultados entre el programa principal y la subrutina.13 El programa que se presenta a continuación realiza la misma función que el mostrado en el ejemplo 6. se usan con este propósito. La transferencia puede realizarse por medio de: • • • • Registros del microprocesador. El programa principal realiza dos llamadas a esta subrutina. Si los operandos superan el número de registros disponibles. para la lectura de las salidas del convertidor analógico-digital y para la comparación del dato obtenido con la referencia. una en operación normal y la otra cuando ocurre una falla. este método no es apropiado.

de falla jmp ctrl . Prueba de INTR jnz esp .----------------------------------------------------------------------------------. ret Al inicio de la ejecución del programa.2…. se inicia el proceso con la salida de alarma desactivada.b out 08h . Cuando un dispositivo externo interrumpe al procesador activando la línea INTR. ésta es en realidad una instrucción de interrupción. el procesador detiene la ejecución del programa y espera que el periférico co- .tope .---------------------------------------------------------------------------------adc: out 04h . Se lee la línea intr. El valor de referencia out och . Esta instrucción está destinada a ser usada durante el proceso de interrupción del µP. Obtener valor de referencia mov a. (PC) ← 8*n RST n n: 0. in 04h . El registro SP es decrementado en dos. se lee la variable supervisada hasta que aumente sobre el punto de equilibrio. Generar condición de alarma may: call adc . pero solo ocupa un byte de memoria. Programa principal . Se inicia el apuntador de pila ctrl: lda e200h . Apagar LED men: call adc . Es equivalente a una llamada CALL dirección.1. Adquirir hasta que cese la situación jnc may . Al regresar la variable a un valor permitido. Comparar con la referencia. (SP)← (SP) –2. Esperar hasta cuando sea cero. hasta cuando finalice la situación de alarma. ani 80h . En el capítulo 8 se describirá como usar esta instrucción durante una operación de interrupción.Introducción a la Programación del 8085A 248 .-----------------------------------------------------------------------------------lxi sp. (pila) ← (PC). Leer resultado de la conversión. Subrutina de adquisición de datos . La siguiente instrucción de este grupo es RST n. . La próxima instrucción del programa es buscada en la posición de memoria cuya dirección es el resultado de multiplicar por ocho el operando de la instrucción. Reiniciar proceso. en condiciones normales de operación.---------------------------------------------------------------------------------. en lugar de tres bytes. se activa el indicador luminoso y se inicia un nuevo proceso de adquisición y comparación de datos. Al superarse el umbral. Adquirir hasta que la variable supere jc men . Inicio de la conversión esp: in 00h .7 El contenido del contador de programa es cargado en la pila. cmp b .

(CY) (A)←(A).(1) [(H)(L)] ← [(H)(L)] .5 Grupo de instrucciones aritméticas La mayoría de las tareas de cómputo realizadas por el 8085A exigen la ejecución de operaciones aritméticas como suma.7 Grupo de instrucciones aritméticas Instrucciones aritméticas INR r INR M DCR r DCR M INX rP DCX rP ADD r ADD M ADI dato ADC r (r) ← (r) + (1) [(H)(L)] ← [(H)(L)] + (1) (r) ← (r) .( r) (A) ←(A) . y posiciones de memoria y datos inmediatos de ocho bits.Introducción a la Programación del 8085A 249 loque en el bus una instrucción RST n con la dirección de la rutina de servicio de interrupción.(r) .(CY) (A) ← (A) . Para realizar cualquier otra operación matemática.(1) (rP) ← (rh) (rl) + (1) (rP) ← (rh) (rl) .[(H)(L)] (A) ← (A) . estando siempre uno de los operandos en el acumulador. La mayoría de las instrucciones aritméticas afectan las banderas. 6.(dato) (A) ← (A) . sustracción. y las de suma y resta están disponibles en el repertorio de instrucciones del µP. (PCH)← (H) Produce un salto a la posición de memoria cuya dirección es especificada por el contenido del registro par HL 6. Las instrucciones de este grupo ejecutan operaciones con registros.4. donde también se deposita el resultado. debe escribirse una rutina usando las instrucciones de suma y resta y la capacidad de rotación del registro acumulador.(1) (A)←(A) + ( r) (A) ←(A) + [(H)(L)] (A) ← (A) + (dato) (A)←(A)+ (r) + (CY) ADC M ACI dato DAA SUB r SUB M SUI dato SBB r SBB M SBI dato DAD rP (A)←(A)+ [(H)(L)]+(CY) (A) ← (A) + (dato) +(CY) Ajuste Decimal del A (A)←(A) .[(H)(L)] .(dato) . PCHL (PCL)← (L). Estas últimas instrucciones. Tabla. Además para la realización de lazos de programación son necesarias instrucciones de incremento y decremento del contenido de un registro usado como contador.(CY) (H) (L) ← (H) (L)+ (rh) (rl) . multiplicación y división.

En cada paso se disminuye o incrementa el contador hasta cuando llegue a cero o a un valor determinado. En su forma básica. un lazo repite una serie de instrucciones. la realización de una nueva iteración o la salida del bucle. de acuerdo con el estado del contador. la secuencia de código se ejecuta y luego se examina la condición. Esta última denominación es debida a que. 6. tantas veces como indique un contador cargado antes de iniciar la iteración. hasta cuando una condición terminal es alcanzada. a) REPEAT-UNTIL b) DO-WHILE La figura 6. La estructura lógica de la izquierda se conoce como REPEAT-UNTIL o iteración al menos un paso. Como contador puede usarse cualquiera de los registros internos o una posición de memoria. (a) (b) Fig.31 Modos de establecer lazos de programación. Éstos permiten ejecutar N veces una secuencia de código especifica.Introducción a la Programación del 8085A 250 Instrucciones de incremento y decremento Las instrucciones que producen el incremento y el decremento en la unidad de un registro o posición de memoria son de uso obligado para el establecimiento de lazos de programación.31 muestra los diagramas de flujo de dos formas de realizar un bucle. El modo de conteo puede ser . Una instrucción de salto condicional se encarga de decidir.

DCR r DCR M Resta uno del contenido del byte especificado Las instrucciones INR y DCR afectan todas las banderas excepto el bit de acarreo. Dato del bloque b al a . hasta cuando el registro contador llega a cero. usa el modo de conteo hacia abajo. Para disminuir e incrementar un registro de 8 bits o un dato en memoria.14 La tarea consiste en sumar el contenido de los valores almacenados en dos bloques A y B de la memoria del sistema. Al conservar el estado de CY. Número de valores a sumar .35. INR r INR M (r)←(r) + (1) [(H)(L)] ← [(H)(L)] + (1) El dato especificado por el operando. Sumar con dato del bloque a . . en el bloque A.(1) Ejemplo 6. El programa retorna la suma. El diagrama de la estructura REPEAT-UNTIL de la figura 6. momento cuando finaliza el lazo. El lazo SMEM. Dirección inicial bloque a . Resultado al bloque A .a l c e smem .Introducción a la Programación del 8085A 251 ascendente o descendente. Una instrucción condicional JNZ garantiza la realización de un nuevo pasa hasta cuando el registro llegue a cero.(1) [(H)(L)] ← [(H)(L)] . y el número de elementos de cada bloque. bloques . Repetir hasta contador igual 0 smem: Al inicio del programa se introducen las direcciones de inicio de ambos bloques de memoria.dira b. pueden se utilizadas en rutinas aritméticas de precisión múltiple. El ejemplo 6. lxi lxi mvi ldax add mov inr inr dcr jnz hlt h. El usuario suministra la dirección inicial de cada bloque y el número de valores a sumar. se utilizan las instrucciones DCR e INR. (r)←(r) . Dirección siguiente de ambos . Decremento del contador . se inicia sumando las posiciones correspondientes de ambas áreas. es incrementado en uno.14 es una muestra de un lazo de programación realizado con estructura lógica al menos un paso.dirb e. “ “ “ b .num b m m.

De modo que para probar cuando el registro contador llega a cero. Resultado al bloque a . Repetir smem: salir: En este caso la consulta se realiza al inicio del lazo.Número de valores a sumar . Si contador cero. Decremento del contador .Introducción a la Programación del 8085A 252 El modo alterno para control de iteración es DO-WHILE o estructura quizás ningún paso.16. Dirección siguiente de ambos . (rp)←(rp) . El uso de registros de 8 bits como contadores. como indica el ejemplo 6. Dato del bloque b al A . por lo cual existe la posibilidad que nunca se ejecute la secuencia de código. Dirección inicial bloque a . Si se usa DO-WHILE para realizar N iteraciones.a l c smem .dira b.15 Ejemplo 6. limita el número posible de iteraciones a 256. En casos que sea necesario un número mayor de pasos en un bucle.31 se observa que la decisión de control del lazo es realizada al inicio del lazo. por ejemplo 512. Estas son: INX y DCX. debe cargarse el contador con el valor N+1. no afectan las banderas de µP. observe que si carga el valor 1 en el contador. Estas instrucciones. Sumar con dato del bloque a . El 8085A tiene instrucciones para el incremento y decremento de registros pares. Bloques . lxi lxi mvi dcr jz ldax add mov inr inr jmp hlt h. debe usarse otro método. por desgracia. no se ejecutará paso alguno. salir . “ “ “ b . INX rp Suma uno al registro par especificado DCX r Substrae la unidad del registro par especificado. Considere ahora que el programa anterior deba sumar el contenido de un número de posiciones de memoria superior a 256.15 Use una estructura DO-WHILE para resolver el problema planteado en el ejemplo anterior.(1) (rp)←(rp) + (1) . lo hace cero y la instrucción de salto condicional forzará la salida de la rutina. pueden usarse registros pares para el control de los pasos. La solución se muestra en el ejemplo 6. En la figura 6. El primer decremento del contador.num+1 e salir b m m.dirb e.

16 Use una estructura REPEAT-UNTIL para sumar los contenidos de las posiciones correspondientes de dos bloques de memoria de 512 bytes. La salida o mantenimiento del lazo puede depender de la ocurrencia de un evento y no del estado de un contador. Decremento del contador mov a. Subrutina SMEM . Si z=1. Para esto se ejecuta una función OR entre ambos bytes del contador. No es imprescindible conocer con anterioridad el número de pasos que debe transitar un bucle de programación. El registro par DE se usa como contador de las 512 posiciones a sumar.tope .e800h lxi d. el programa debe leer cada posición. El resultado será cero sólo cuando el contenido de los registros D y E sean ambos cero.a inx h inx b dcx d . La dirección inicial de cada área de la memoria es: E200H y E800H . En caso que el dato sea menor que 16.e .----------------------------------------------------------------------------------. debe sustituirse con FFH.---------------------------------------------------------------------------------. Programa principal . La subrutina SMEM realiza la suma y en cada paso comprueba si el contador llegó a cero.Introducción a la Programación del 8085A 253 Ejemplo 6.-----------------------------------------------------------------------------------Lxi sp. Se realiza un OR con el byte bajo jnz smem . El proceso debe culminar cuando el dato leído sea igual a 41H. debe escribirse el número 20H en la posición de memoria bajo prueba. el contador llegó a cero ret El programa principal carga las direcciones de inicio de cada zona de la memoria donde se encuentran los sumandos. Si el valor en una celda es mayor o igual a 16. Ejemplo 6. Byte bajo del contador al a ora d .17 Dada la dirección de inicio de una zona de la memoria.200h . Se sumarán 512 valores call smem hlt .e200h lxi b. Se inicia el apuntador de pila lxi h. .---------------------------------------------------------------------------------smem: ldax b add m mov m.

m 41h salir 10h menor m. Programa principal . Si igual. Si 41H está almacenado en la posición con dirección E9FFH.l cmp e jnz llenar mov a. Comparar con 41h .----------------------------------------------------------------------------------. Si es hallado en la primera celda examinada: E200H. Ejemplo 6.dinicio lxi d.-----------------------------------------------------------------------------------lxi sp. Los datos de entrada son la dirección inicial y final de la zona de memoria y el dato a escribir.---------------------------------------------------------------------------------. escribir 20h . con el valor DATO. escribir ffh . El proceso culmina cuando se ha escrito la posición de memoria con dirección DFINAL. salir .ffh seguir m. Dirección de inicio en hl . el programa finalizará sin recorrer algún paso.Introducción a la Programación del 8085A 254 prox: menor: seguir: salir: lxi mov cpi jz cpi jc mvi jmp mvi inx jmp hlt h.dfinal inx d mvi b. Comparar con 16 . y el de posiciones consecutivas.dato call llenar hlt .b inx h mov a.18 Se requiere llenar un área de memoria con un valor determinado. Si menor. Si mayor o igual. y sustituye su contenido. Mover valor al a .---------------------------------------------------------------------------------llenar: mov m. Se inicia el apuntador de pila lxi h.tope .e200 a. Leer valor siguiente El número de pasos que cumple el lazo depende de en cual posición se encuentre el patrón 41H. .h cmp d jnz llenar ret El programa lee la posición de inicio: DINICIO. se leerán 2048 celdas y se realizarán las sustituciones correspondientes. .20h h prox . Subrutina LLENAR . Apuntar posición siguiente .

Las otras tres instrucciones de suma: ADC r. (A) ←(A) + (dato) + (CY) ACI dato El bit de acarreo y el dato se suman al acumulador. y ACI dato suman el operando y el bit de acarreo al byte en el acumulador. el contenido del registro especificado y la bandera de acarreo. ADD r (A)←(A) + ( r) Suma el acumulador y el registro especificado. ADD M y ADI dato suman el contenido del A y el operando de referencia. (A) ←(A) + (dato) ADI dato Realiza la suma entre el segundo byte de la instrucción y el dato en el A. El resultado se deposita en el acumulador. . el acumulador y el bit de acarreo.Introducción a la Programación del 8085A 255 Instrucciones de suma ADD r. Ejemplo: ADD C. ADC M. Afectan todas las banderas. con (A) = 34H y (C)=76H 00110100 (A) 34H + 01110110 (C) 76H 10101010 (A) AAH ADD M (A) ←(A) + [(H)(L)] Ejecuta la suma entre el acumulador y el contenido de la posición de memoria apuntada por el registro par HL. el resultado se carga en el acumulador. (A) ←(A) + [(H)(L)] + (CY) ADC M Suma el dato en la posición de memoria. (A) ← (A) + ( r) + (CY) ADC r Suma el dato en el acumulador. el resultado se deposita en el acumulador.

----------------------------------------------------------------------------------. pero activa a CY si ocurre desborde desde el bit 7 del acumulador. ejecuta la suma de dos números almacenados en posiciones consecutivas de memoria Ejemplo 6.19. sin considerar el estado del bit de acarreo. Para sumar ahora los contenidos de dos posiciones de memoria no consecutivas.---------------------------------------------------------------------------------. Resultado a memoria ret Observe que los sumandos son pasados a la subrutina desde la memoria y el resultado también es devuelto en la memoria. . Se inicia el apuntador de pila in 00h sta mem in 04h sta mem+1 call suma hlt .---------------------------------------------------------------------------------suma: lhld mem .20. la cual realiza la suma de los valores en memoria y devuelve el resultado en la posición con dirección MEM+2. El programa debe sumar los números y depositar el resultado en la dirección de memoria RESULT. 0+0=0 0+1=1 1+0=1 1 + 1 = 0. . Las reglas para la suma binaria son como se indica a continuación. son almacenados en posiciones consecutivas de memoria. Mover dato en h al acumulador add l . Programa principal . Subrutina SUMA .h . analice el ejemplo 6.-----------------------------------------------------------------------------------lxi sp. El programa principal llama a una subrutina SUMA.20 Dos valores están almacenados en las posiciones de memoria no consecutivas MEM1 y MEM2.Introducción a la Programación del 8085A 256 Suma de números binarios La instrucción de suma ADD realiza la operación de adición de dos números de 8 bits. Ejemplo 6.tope . Sumar con el otro dato en l sta mem+2 . Cargar en hl los datos de la suma mov a.19 Dos valores obtenidos desde los puertos de entrada 00H y 04H. con acarreo igual a 1 El programa mostrado en el ejemplo 6. a partir de la dirección MEM.

---------------------------------------------------------------------------------. El ejemplo 6.Introducción a la Programación del 8085A 257 . Programa principal . resul .21 ilustra el uso de esta zona de la memoria para el paso de los operandos de una subrutina de suma.mem1 .tope . Cargar en a sumando 1 add m . En HL dirección del sumando 1 lxi b.---------------------------------------------------------------------------------suma: ldax b . Resultado a memoria ret En este caso las direcciones donde se encuentran los sumandos y donde debe depositarse el resultado. Ejemplo 6.32. 6.32 Contenido de la memoria y de la zona de pila antes y después de ejecutar el programa. call suma hlt . Subrutina SUMA . BA 0200H 0201H 4E 0200H 0201H 76 A8 00 02 1FFCH 1FFDH 1FFEH 1FFFH 2000H 00 02 1FFCH 1FFDH 1FFEH 1FFFH 2000H pila 94 31 X Antes pila 94 31 X Después Fig. La pila de memoria también puede ser utilizada para transferir datos a una subrutina.-----------------------------------------------------------------------------------lxi sp. mem2 .21 Escribir un programa que sume la penúltima entrada al stack con la palabra en memoria cuya dirección está en el tope de la pila. Sumar con el otro operando stax d . En DE dirección del resultado. Se inicia el apuntador de pila lxi h.----------------------------------------------------------------------------------. Esta dirección debe contener el resultado de la operación con el byte menos significativo del resultado en la dirección más baja. En BC dirección del sumando 2 lxi d. Considere que el contenido de la memoria antes de ejecutar el programa es el mostrado en la figura 6. . son pasadas a la subrutina en los registros pares del microprocesador.

Resultado parcial a memoria . Si se usa un puerto para cada dígito. La lectura del puerto transferirá al acumulador el número BCD. los valores pueden ser almacenados en posiciones consecutivas de memoria para estar disponibles para procesamiento posterior. Aunque el 8085A no tiene instrucciones para ejecutar suma de números decimales.M C M. es tomado en cuenta y agregado a la suma de los bytes altos. puede ser conveniente realizarlas directamente como operaciones en BCD. los resultados del tratamiento de los datos de entrada deben ser escritos al puerto codificados en BCD. Sumando 1 a registro BC . procesarlos y volverlos a convertir a BCD antes de transferir los resultados.A H A. Se obtiene dirección de sumando 2 . garantiza que el valor del acarreo desde el bit 7 del acumulador después de la suma de los bytes menos significativos de los sumandos de 16 bits. Se suma al byte alto de sumando 1 y al CY Observe que el uso del la instrucción ADC. Suma de números decimales Los periféricos de entrada al microcomputador no siempre entregan los datos numéricos al computador en código binario o ASCII. En el caso de sistemas que presenten información de salida en indicadores de siete segmentos.Introducción a la Programación del 8085A 258 La operación a realizar es: 00110001 + 01110110 10101000 1 CY 10010100 (3194H) Segunda entrada de la pila 10111010 (76BAH) Contenido de la dirección 201H-200H 01001110 (A84EH) POP POP MOV ADD MOV INX MOV ADC MOV HLT H B A.A . produce una salida de 4 bits con la información codificada en decimal. Byte alto de sumando 2 al A . Un interruptor rotativo (Thumbwheel switch) de 1 polo y 10 posiciones. Byte bajo de sumando 2 al A . No se considera el acarreo desde el bit 7 del byte de orden alto. El procedimiento usual es convertir los datos de entrada a binario natural. Dirección de Byte alto de sumando 2 . por ejemplo. sin necesidad de utilizar las rutinas de conversión de datos de BCD a binario y de binario a BCD. Si el procesamiento numérico de los datos consiste en operaciones aritméticas simples. Para realizar este tipo de operación pueden sumarse los valores BCD usando . Se suma a byte bajo de sumando 1 .M B M.

con (A) = 3410 y (C)=7610 0011 0100 (A) 34H + 0111 0110 (C) 76H 1010 1010 (A) AAH El resultado de la operación es incorrecto. Como A es mayor que 9. si se considera el estado del bit CY. La suma en decimal de 3410 y 7610 debe ser 11010. se usa la instrucción DAA. se suma 6 al acumulador. Para entender como funciona la instrucción considere la siguiente operación de dos números BCD: ADD C. y realizar a continuación un ajuste decimal del resultado en el acumulador. Para esta última operación. . DAA. DAA Ensambla el byte en el acumulador como dos dígitos de cuatro bits codificados en decimal. con (A) = AAH PASO 1 Si el nibble de orden bajo del acumulador es mayor que 9 o la bandera AC es uno. AC. Si ahora se ejecuta la instrucción de ajuste decimal. Afecta todas las banderas y requiere el uso del bit de acarreo auxiliar. 1011 0000 B0H 0110 0000 60H 0001 0000 1010 + 1 CY La bandera de acarreo está activada a 1 y el dato en el acumulador es 1010. se suma 6 al nibble más significativo del acumulador. porque ADD considera los valores de entrada y la salida como binarios. de modo que el resultado es 11010. Debido a que B es mayor que 9.Introducción a la Programación del 8085A 259 la instrucción para suma binaria ADD. 1010 + 0000 1011 1 AC PASO 1010 AAH 0110 06H 0000 B0H 2 Si el nibble de orden alto del acumulador es mayor que 9 o la bandera de acarreo es uno.

0000 0000 00H 0000 0110 06H 0000 0110 06H + La bandera de acarreo CY permanece activada.Introducción a la Programación del 8085A 260 Considere ahora la suma de los dígitos 710 y 810. con (A) = 00H (CY) = 1 (AC)=1 PASO 1 Como bandera AC es uno. se suma 6 al acumulador. es innecesario el paso 2. En realidad conviene realizar un par de observaciones sobre el modo en que el µP realiza las operaciones internas durante la ejecución de DAA. DAA. con (A) = 0810 y (C)=0710 0000 1000 + 0000 0111 0000 1111 (A) 0FH El resultado de sumar 810 y 710 es 1510. y el resultado en decimal corresponde al contenido del A. por lo cual se suma 6 al nibble más significativo del registro acumulador. Sí ahora se realiza el ajuste decimal del A. con (A) PASO = 0FH 1 1111 AAH 0110 06H 0101 1510 1 AC 0000 + 0000 0001 Como el nibble de orden alto del acumulador es menor que 9 y AC es cero. + . PASO 2 La bandera de acarreo es uno. Para esto suponga que se tiene el valor 00H en el acumulador y uno en el bit de acarreo. como resultado de la suma binaria 87H+79H=100H. 0000 0110 06H 0110 0000 60H 0110 0110 6610 La bandera de acarreo CY se mantiene en uno. DAA. ADD C.

permite realizar operaciones de suma decimal mayores de dos dígitos.33 Contenido de la memoria antes y después de ejecutar el la suma 3748+9567. Si durante el paso 1. y este se propaga hasta salir del bit A7. pero no la inicia en cero después de una suma sin acarreo.33. La suma de 06H a los cuatro bits de orden alto del A.20H. ocurre un desborde desde el bit A3. pueden afectar la bandera de acarreo. Si por el contrario. suponga que se carga en el registro acumulador el valor 20H usando la instrucción MVI A. . Los 3 bytes del resultado. Durante el paso 2 ocurre algo similar. Como dato curioso. E040H E041H 48 15 E040H E041H E042H 37 33 01 67 95 Antes E050H E051H 67 Después E050H Fig. si se considera el estado del bit CY. y en la siguiente. 6. los registros A y B contienen los valores decimales: A=1710 y B=0910. Si ahora se realiza un ajuste decimal del A. Tenga en cuenta en cuenta que 1710 + 0910 = 2610. ejecutaron la instrucción DAA en forma correcta. resultado de la suma de dos números decimales. Por ejemplo. Es necesario que el lector entienda que la instrucción DAA no convierte el dato en el registro acumulador a números decimales. Los operandos están almacenados en la memoria como indica la figura 6.Introducción a la Programación del 8085A 261 La bandera de acarreo está en 1 y el dato en el acumulador es 6610. efectivamente la bandera CY se activará. Solo ensambla como dos dígitos BCD el byte almacenado en el A. La preservación de la bandera CY de la suma binaria. Ejemplo 6. de modo que el resultado es 16610. el dato en el A después de ejecutar DAA será 2610.22 Deben sumarse dos números decimales de 4 dígitos. Pero si está en uno como resultado de la suma binaria. y se suman usando ADD B. el contenido del acumulador se mantiene en 20H. ninguno de los simuladores del 8085A utilizados por el autor para probar los ejemplos. se cargarán en las 2 posiciones de memoria ocupada por el operando 1. Se probaron al menos una decena de simuladores. DAA debe ser usada sólo con instrucciones que afecten este bit de estado. puede llevar a uno a CY. la adición interna no la pondrá en cero. se obtiene como resultado A=20H y la bandera AC se pone a uno. Si a continuación se ejecuta DAA. Esta es la única instrucción que requiere examinar la bandera de acarreo auxiliar para realizar su función. Las sumas internas del paso 1 y 2 de DAA.

Siguientes dígitos de sum. Continuar operación acarr: rnc .a . Ajuste decimal mov m. Mover los dos dígitos del resultado a la memoria. se presentan a continuación: Cargar cero en el bit de acarreo. HL apunta a sumando 1 lxi d. probar CY inx h . Si existe acarreo desde el bit 2*N.1 jmp sum . Subrutina SUMDEC . . 6. Al terminar. Siguientes dígitos de sum.---------------------------------------------------------------------------------sumdec: ana a . Sumar los dos dígitos menos significativos de los operandos: Realizar el ajuste decimal del resultado. cargar la siguiente mvi m. DE apunta a sumando 2 call sumdec . inx h . Posición de la memoria ret Fig. Sumar a dos dígitos del sum2 daa . Resultado parcial a memoria dcr b .34 Resultado de la suma de dos números de 6 dígitos . Sumar los dígitos restantes y la bandera de acarreo.-----------------------------------------------------------------------------------lxi sp.1 al a adc m .01 . Realizar la suma hlt . mover 1 a la memoria. Cargar contador de dígitos lxi h. Dos dígitos de sum.Introducción a la Programación del 8085A 262 El procedimiento para realizar la operación y el programa de suma decimal. Bit de acarreo a cero sum: ldax d .2 inx d . Programa principal .2 . Retornar si cy es cero. Se inicia el apuntador de pila mvi b. Si CY=1.e040h .tope .---------------------------------------------------------------------------------.e050h .----------------------------------------------------------------------------------. Contador menos 1 jz acarr .

es muy probable que el dispositivo esté en buen estado. La confiabilidad de la prueba es alta. Comprobar si el contenido del . La rutina obtiene la suma total y la compara con el byte almacenado en la posición final de la memoria. indica con certeza que la memoria está dañada. Si no esa sí. lxi lxi mvi mov add mov inx mov cmp jnz mov cmp jnz mov xra hlt d. Por ejemplo para 6 cifras. Una aplicación de las instrucciones aritméticas en la comprobación del funcionamiento del sistema microcomputador. Útima posición de la memoria . La prueba requiere que en el momento de la programación del chip. El código del programa a partir de E000H y el resultado de la operación en E040H-E043H. se grabe en la posición final un valor correspondiente al resultado de sumar los datos de todas las posiciones de la memoria. Poner Z=1 si la ROM está buena cont: El programa coloca en uno la bandera de cero cuando la ROM esté en buen estado. En algunos casos se usa como se usa el complemento a dos de la suma total. Una divergencia en los valores comparados.34 muestra el contenido de la memoria después de la ejecución de la suma 954. usando el método de verificación por suma total.Introducción a la Programación del 8085A 263 La subrutina SUMDEC puede sumar valores decimales de 2N dígitos. La figura 6.23 Escriba un programa de que permita probar el estado de una memoria ROM. Dirección de la .567 + 954. la suma total calculada . leer posición siguiente . Suma se inicia en cero . Apuntar dirección siguiente .m b b.0 a. . Registro par HL . consiste en la prueba de la memoria EPROM o ROM usando el método de verificación por suma total (checksum). El resultado de la operación se presenta como un valor de 2N+1 dígitos. con N igual al valor inicial del contador. Mover al a.e l cont a. a pesar que existe una pequeña probabilidad que una combinación de errores en los datos programados hagan que el resultado coincida con la suma total. Guardar resultado . debe cargarse 03H en el registro B. Cargar dirección final en HL .dini b. Dato en memoria al acumulador . ejecute unas rutinas de diagnóstico que incluye la prueba de la EPROM.d h cont a. Obtener dirección final de la ROM . Corresponde a la . La operación de suma no debe considerar el acarreo. Agregar a suma acumulada .dfin h. Es usual que al arrancar un sistema. excepto la que contiene la suma total. Ejemplo 6.b m . Si los datos coinciden.a h a.567.

Introducción a la Programación del 8085A 264 Instrucciones de sustracción El 8085A tiene seis instrucciones dedicadas a realizar la operación de resta de números binarios. Al incorporar a la operación el bit CY. del dato en el acumulador. y SBI dato sustraen el operando y la bandera de acarreo del byte en el A.(dato) SUI dato Resta inmediata del dato especificado del byte en el acumulador. Las otras dos instrucciones de resta son: SBB r. La operación se realiza sumando al A el complemento a dos del sustraendo. pero activa el bit de acarreo.[(H)(L)] SUB M Ejecuta la sustracción del contenido de la posición de memoria apuntada por el registro par HL. Ejemplo: SBB C. (A) ←(A) . SBB r (A) ←(A) -(r) . La instrucción complementa a CY para usarse como bandera de préstamo. puede ser usado para sustracciones multibyte. SBB M.(r) Resta el dato en el registro especificado del contenido del acumulador. SBB opera como se indica a continuación: . con (A) = B4H y (C)=76H 10001001 -76H complemento a 1 del sustraendo + 00000001 10001010 8AH complemento a 2 del sustraendo 10110100 (A) B4H + 10001010 (C) 8AH 00111110 (A) 3EH 1 CY La suma con complemento a dos no afecta el contenido del registro.(CY) Sustrae el byte almacenado en el registro especificado y el bit de acarreo. SUB r (A)←(A) . SUB M y SUI dato sustraen el contenido del acumulador y el operando especificado. Afectan todas las banderas. (A) ←(A) . del contenido del acumulador. SUB r. como se muestra a continuación. en el cual se deposita el resultado.

mientras que para restas de números de varios bytes se recurre a SBB o SBI.(CY) El dato especificado y la bandera de acarreo. SBB M (A) ←(A) . El minuendo y el sustraendo están almacenados en memoria como indica la figura 6. Resta de números binarios La programación de operaciones de sustracción de números binarios. .(CY) Resta el byte en la posición de memoria indicada por el registro par HL y el bit de acarreo.Introducción a la Programación del 8085A 265 SSB C. con (A) = 10H. Las reglas de la operación aritmética de substracción son. son sustraídos del contenido del acumulador. 2B 4A sustraendo 23 23 1000H 1001H 1002H 1003H 2000H 2001H 2002H 2003H C7 FC 22 23 1000H 1001H 1002H 1003H F2 46 minuendo 46 46 F2 46 46 46 2000H 2001H 2002H 2003H Fig. del valor en el acumulador. (CY)=1 00001000 (C) 08H + 00000001 (CY)01H 00001001 (C) 09H 00010000 (A) 10H + 11110111 (CY)F7H complemento a 2 (C+CY) 00000111 (C) 07H SBB agrega la bandera CY al sustraendo. SBI dato (A) ←(A) . con préstamo igual a 1 1–0 =1 1–1 =0 Ejemplo 6. 6. 0–0=0 0 – 1 = 1. se realiza en forma similar a como se procede para la suma. obtiene el complemento a 2 del resultado y lo suma al valor en el acumulador.(dato) .(r) .24 Escribir una subrutina que realice la resta de dos valores de 32 bits. (C)=08H. Para operandos de 8 bits se usa la instrucción SUB o SUI.35.35 Ubicación en la memoria del minuendo y el sustraendo.

Resta de números decimales La instrucción de ajuste decimal DAA no funciona sobre el resultado de la resta de dos números decimales.17 82 + 1 83 sustraendo complemento nueve complemento diez En operaciones con varios dígitos debe considerarse la bandera de préstamo. Byte siguiente del sustraendo inx d . Byte siguiente del minuendo jmp resta .1710 61 7810 + 8310 16110 El resultado de la operación a la derecha es 6110 si se descarta el desborde ocurrido en el dígito de las decenas. Resultado parcial a memoria dcr b .04 .1000h . Subrutina RESTA . Para obtener este complemento debe formarse el complemento nuevo restando cada dígito del número nueve y sumársele al resultado la unidad. Considere la operación simple de restar el número 1710 de 7810. En este caso el bit de acarreo en uno indica la ausencia de préstamo desde el sustraendo. debiéndose sumar el complemento a diez al próximo dígito. Restar sustraendo mov m. 99 . Minuendo al A sbb m . DE apunta a minuendo call resta . Retornar si z=1 inx h . Realizar operación hlt .----------------------------------------------------------------------------------.Introducción a la Programación del 8085A 266 . Esto se debe a que el valor 8310 es el complemento a diez del sustraendo 1710. permite variar el número de bytes de los operandos de la sustracción. Se inicia el apuntador de pila ora a . Programa principal .2000h . de modo que para realizar operaciones de sustracción decimal debe representarse el minuendo como un valor decimal negativo y sumarse al minuendo. Cargar contador de bytes lxi h. Continuar operación Un contador cargado por el programa principal.-----------------------------------------------------------------------------------lxi sp. 7810 . Contador menos 1 rz .---------------------------------------------------------------------------------resta: ldax d . Bit de acarreo a cero mvi b.a .tope . Si el bit de aca- . HL apunta a sustraendo lxi d.---------------------------------------------------------------------------------.

Ejemplo: 982510 .Introducción a la Programación del 8085A 267 rreo tiene un valor cero. debe usarse el complemento a nueve en la siguiente operación. indicando la ocurrencia de préstamo.345210 637310 PASO 1 Obtener el complemento a diez del número 5210 y sumárselo a 2510 01001000 (48H) Complemento diez de 52 + 00100101 (25H) 0←01101101 (6DH) El bit de préstamo es cero PASO 2 Realizar el ajuste decimal del resultado parcial 0110 + 0000 0111 1 AC PASO 3 1101 6DH 0110 06H 0011 7310 Obtener el complemento a nueve del número 3410 y sumárselo a 9810 01100101 (34H) + 10011000 (98H) 0←11111101 (FDH) PASO 4 Realizar el ajuste decimal del resultado 1111 + 0000 0000 1 AC 1101 FDH 0110 06H 0011 1310 0000 + 0110 0110 1 AC 0011 FDH 0000 60H 0011 6310 .

En está última posición se carga el resultado de la operación.25 El programa siguiente usa la subrutina RDEC para restar dos valores decimales de 2*N bits. Programa principal . Tal procedimiento tiene la desventaja de ser muy lento.---------------------------------------------------------------------------------. Ejemplo 6. pero si la velocidad de cómputo no es un factor crítico puede ser utilizado. Dirección del sustraendo a hl lxi d. Se fija la base de la pila lxi h.---------------------------------------------------------------------------------rdec: stc . Complemento 10 del sustraendo xchg .dpila . . Suma del complemento al minuendo daa .-----------------------------------------------------------------------------------lxi sp. no prestamo. Contador de par de dígitos decimales call rdec hlt . Se suma el acarreo al a sub m .26 Debe usarse el método de suma repetidas para multiplicar dos números binarios enteros de 8 bits. El operando multiplicador se carga en el registro C y el multiplicando en el registro E. Ajuste decimal del resultado xchg . Resultado a memoria dcr b . 9910 al acumulador aci 0 .a . Retornar si B es cero inx h . Acarreo en uno. rep: mvi a. Próximo byte (2 díg..tope . El minuendo está almacenado el la dirección de memoria MINU y el sustraendo en SUBST. Próximo byte (2 díg.) del sustraendo inx d . HL apunta al sustraendo mov m. . HL apunta al minuendo add m . El primer método consiste en sumar el multiplicando tantas veces como indique el multiplicador.) del minuendo jmp rep Multiplicación de números binarios El producto de dos números binario sin signo puede obtenerse por medio de dos técnicas: sumas repetidas y sumas y desplazamientos.. Disminuir B rz . Dirección del minuendo a de mvi b.----------------------------------------------------------------------------------.99h . Se inicia el apuntador de pila lxi sp.sustr .minu . Subrutina RDEC .Introducción a la Programación del 8085A 268 Ejemplo 6.n .

.125 MHz. Las reglas de la multiplicación binaria son como se indica a continuación.7 mS. En general. requiriéndose 2417 estados para completar la operación.0 h. el producto parcial será cero. Si cero salir. Existe un resultado parcial por cada bit del multiplicador. Decremento del multiplicador . La rutina de multiplicación por sumas repetidas fue utilizada para computar el producto 45H*64H = 1AF4H. 0*0=0 0*1=0 1*0 =0 1*1 =1 El producto final de la operación es la suma de una serie de productos parciales. Multiplicando alto en cero . esto representa un tiempo de 0. Cuando se programa el algoritmo de multiplicación es más conveniente sumar cada producto parcial al ser formado. el producto correspondiente es igual al multiplicando. Resultado bajo a cero . el número de bits del resultado es igual a la suma del número de bits de los operandos. De modo que al multiplicar un valor de 8 bits por uno de 16 bits se obtendrá un producto de 24 bits. Resultado alto a cero . La técnica de sumas y desplazamiento para multiplicar es mucho más rápida y se realiza en forma similar a como se obtiene un producto usando lápiz y papel. En caso que el bit sea cero. en vez de totalizarlos todos al final como se realiza en forma manual. Suma multiplicando a resultado . A una frecuencia de 3.l d. Cada producto intermedio estará desplazado un lugar a la derecha con respecto al inmediatamente inferior. El tiempo de cómputo del programa varía con el valor del multiplicador.h d c mult . Ejemplo: 11001101 (CDH) Multiplicando 11000111 (C7H) Multiplicador 11001101 11001101 11001101 00000000 00000000 00000000 11001101 11001101 1001111101011011 (9F5BH) Resultado de 16 bits La multiplicación de números de 1 byte produce un resultado de 2 bytes. Si un dígito del multiplicador es igual a uno.Introducción a la Programación del 8085A 269 mult: mvi mov mov dad dcr jnz hlt l.

lo cual es equivalente a procesar los bits del multiplicador de izquierda a derecha. . Cada ejecución de esta instrucción tiene doble efecto. Se carga cero en byte bajo del resultado.28 presenta la lista de instrucciones de un programa que ejecuta una multiplicación binaria con resultado de 24 bits. debido a que solo se requiere realizar una suma (7 estados) por cada bit del multiplicador en uno. originalmente en L. Bit msb del multiplicador al carry. Para culminar el tema de multiplicación binaria de enteros sin signo. mov mvi mov mvi dad jnc dad dcr jnz hlt h. Antes de sumar un producto parcial.27 Escribir un programa para multiplicar dos valores binarios enteros de 8 bits. evitando la suma de los productos intermedios en cero. si b cero.l b. La prueba posterior del bit de acarreo indica si debe sumarse el producto parcial. se desplaza un lugar a la izquierda produciendo el mismo efecto que si cada producto intermedio hubiese sido desplazado un lugar a la derecha con respecto al de abajo. Byte alto del multiplicando a cero . salir mul: nsu: Para probar cada bit del multiplicador. .c l. El producto resultante se carga en el registro par HL. procesar próximo bit del . ocurrirá un desborde y la bandera de acarreo se pone en uno. tal dependencia no es significativa. Se supone que el registro C contiene el operando multiplicador y el E el multiplicando. detectándose un bit uno del multiplicador. éste se carga en el registro H y se utiliza la instrucción DAD H para rotar el registro HL. . El segundo efecto de la instrucción es que produce el desplazamiento hacia la izquierda del producto parcial.Introducción a la Programación del 8085A 270 Para simplificar el programa se forman los productos parciales desde abajo hacia arriba. Multiplicador al registro h .no sumar multiplicando a resultado .1 mS. lo cual equivale a 0. a medida que los bits del operando multiplicador (en H) van siendo procesados. Multiplicador. Si el bit 7 de H es uno. Si b es no cero. en contraposición a como se realiza con lápiz y papel. Contador de bits . sumar multiplicando a resultado . Si es 0. el ejemplo 6. Aunque el tiempo necesario para completar una operación de multiplicación varía con el valor del multiplicador. el cual progresivamente ocupa los 16 bits de HL. El µP 8085A invirtió 317 estados en calcular el producto 45H*64H = 1AF4H. Ejemplo 6.8 h nsu d b mul . .0 d. Si es 1. Disminuir contador de bits.

mul: nsu: El algoritmo de la multiplicación de 16 x 8 bits es similar al utilizado para programar el producto de dos números de 8 bits. la cual suma el bit de acarreo al contenido del acumulador. Se supone que los operandos se cargan en los registros correspondientes antes de ejecutar el programa. Desplazar resultado a la izquierda . En este caso.a .8 h. Para considerar el desborde del bit más significativo del registro par HL se usa la instrucción ACI 0. salir. Si cy es 1. Ejemplo: 1001 Cociente Divisor 10010 10100101 Dividendo 10010 000101 00000 001010 00000 010101 10010 00011 Residuo El resultado de la operación es 1001B (09H) y el residuo 11B (03H). Bytes 2 y 3 del resultado a cero .0 h nsu d 0 b mul c.28 En el siguiente programa realiza el producto de un multiplicando de 16 bits (en el registro par DE) por un multiplicador de 8 bits (almacenado en el registro C). para formar el resultado de 24 bits. Si B es no cero. Disminuir b . Contador de bits del multiplicador . no sumar .Introducción a la Programación del 8085A 271 Ejemplo 6. Multiplicador al registro a . Por ejemplo. el producto parcial se desplaza desde el registro HL hacia el acumulador a través del bit de acarreo. próximo bit . El byte más significativo del producto se carga en C y los otros dos bytes en HL. Si B es 0. División de números binarios La operación de división se ejecuta usando las reglas de multiplicación y sustracción. tal como se realiza en aritmética convencional. sumar multiplicando . Cargar bit del multiplicador en CY . Si hay desborde.c b. mul168: mov mvi lxi dad ral jnc dad aci dcr jnz mov ret a. . considere la división A5H ÷ 12H. Rotando el A hacia la bandera de acarreo se prueban los bits del multiplicador. sumar CY al a . Si bandera de acarreo es 0.

El registro par DE contiene el dividendo y el cociente. se sustrae del residuo parcial y uno es colocado en el cociente. iniciando por el más significativo. El proceso finaliza cuando se halla seleccionado el bits menos significativo del dividendo Ejemplo 6. Contador de bits a 16 . El procedimiento para realizar la operación de división binaria. 1. Mientras el grupo de bits elegidos representen un valor menor que el divisor se colocan ceros en el cociente. se pone cero en el cociente permaneciendo invariable el residuo parcial. Se seleccionan los bits del dividendo.l c l. Se resta el .a a. Uno al cociente . Queda . 4. pero se basa en los mismos principios usados en la aritmética clásica. El resultado .29 Escribir una rutina para dividir dos valores binarios de 16 bits y producir un cociente y un residuo de 16 bits. Si resultado es positivo. hacia la izquierda . 3. El divisor es comparado con nuevo residuo parcial. Bit del dividendo se carga en . un bit .10h h. div1616: div1: mvi lxi xchg dad xchg jnc dad inr jmp dad inr push mov sbb mov mov sbb mov jnc dcr dad pop dcr jnz ret a. se expone a continuación. El resultado constituye el primer residuo parcial.a div2 e b psw a div1 . Si es negativo cero al cociente . Si el divisor es menor o igual. El registro BC almacena el divisor y el residuo se carga en el registro HL. En cada paso del proceso se toman bits adicionales del dividendo y se colocan en el residuo parcial. 2.h b h. continuar . HL desde CY y HL se . En HL . Después de cada paso el residuo parcial es desplazado un bit hacia la izquierda. CY msb del dividendo cy0: cont: div2: . HL en cero al inicio .Introducción a la Programación del 8085A 272 La división es un poco más compleja de realizar que la multiplicación. se coloca uno en el cociente y el divisor es restado del dividendo parcial. En caso contrario. Restaurar residuo parcial . Se salva el contador de bits . Recuperar contador . Siguiente bit del dividendo. . Cuando los dígitos extraídos del dividendo forman un número que supera al divisor.0 h cy0 h l cont h e psw a. desplaza . Del divisor . Dividendo parcial .

Dirección del multiplicando . Si se desea incrementar el contador BCD. En muchos casos puede ser más conveniente utilizar un método alternativo.a rep . Se inicia el apuntador de pila .Introducción a la Programación del 8085A 273 La programación del código de división se realizo en forma algo diferente al algoritmo descrito. Si cero. se remueve el uno del cociente (se cambia por cero) y se restaura el dividendo parcial. y después del ajuste decimal el A tendrá 14H y la bandera de acarreo se activará a 1. puede consistir en convertir los operandos decimales a binario. La multiplicación decimal puede hacerse por el método de sumas repetidas. ejecutar la operación en este al sistema de representación numérica y convertir el resultado a BCD. Se realiza la suma . se coloca uno en el registro cociente y el divisor se substrae del dividendo parcial cada vez que un nuevo bit del dividendo es seleccionado. BCD . Si el resultado es negativo. sumándole el dividendo al divisor. el proceso continúa como se indicó.3 h. Para utilizar una variable BCD como contador. al sumarle 99H se obtiene AEH. mientras que para la división. Ejemplo 6. se suma 99H al valor del registro y se ajusta el resultado a decimal con DAA. salir rep: La rutina SUMDEC es llamada tantas veces como indique el multiplicador. Multiplicador al registro c . Dirección del multiplicador .30 Este ejemplo ilustra el método de sumas para realizar el producto de un valor BDC de 4 dígitos almacenado a partir de la posición de memoria MPNDO por un número de dos dígitos decimales en la dirección MPDOR.0 b. debe sumarse 01H al A antes de realizar el ajuste decimal. contador .mpdor d. Dirección del multiplicador . Este.m m. Se inicia a suma en cero . Al inicio del proceso. Tal valor viene expresado en BCD. Al obtenerse el primer uno válido en el cociente. del . Decremento . Multiplicación y división de números decimales Los algoritmos para multiplicar y dividir valores decimales son lentos y ocupan mucha espacio de memoria.tope h. puede acudirse al procedimiento de restas repetidas. .mpndo sumdec a.mpdor c. Suponga que el A contiene 15H. A partir de ésta última posición se obtiene el producto de 6 cifras BCD.c 99h c. Producto de 6 dígitos bcd . lxi lxi mov mvi mvi lxi lxi call mov adi daa mov jnz hlt sp.

Se inicia el apuntador de pila lxi h. La instrucción DAD. resultado parcial dcr b jnz lazo . Los registros operandos permitidos son: BC.tope . Número de desplazamientos ora a .nrot . Programa principal . Bandera de acarreo acero call rotar . En la figura 6.-----------------------------------------------------------------------------------lxi sp. Rotar a la izquierda mov h. después de cumplirse cada rotación.dato16 .l . realiza la suma de números de 16 bits. Rotar a la izquierda mov l. debe escribirse una rutina con tal propósito. próximo desplazamiento ret La subrutina ROTAR desplaza el dato en el registro par HL.31 Escribir un programa para rotar a la izquierda números de 16 bits. Esta es DAD rp.h . Byte bajo al acumulador ral . NROT posiciones hacia la izquierda.----------------------------------------------------------------------------------. Subrutina ROTAR . al contenido del registro par HL. Considere que el dato de dos bytes es 34A7H y que debe desplazarse dos bits hacia la izquierda. Valor a desplazar mvi b. El procedimiento consiste en usar la bandera de acarreo como paso intermedio para desplazar el bit 7 del registro L al bit 0 del registro H.Introducción a la Programación del 8085A 274 La última instrucción aritmética del 8085A.36 se muestra el contenido del registro HL. . . resultado parcial mov a. puede ser usada para el desplazamiento hacia la izquierda de datos de 16 bits. DE.---------------------------------------------------------------------------------.---------------------------------------------------------------------------------rotar: mov a. El resultado de la operación aritmética se carga en HL. Ejemplo 6.a . DAD rP (H) (L) ← (H) (L)+ (rh) (rl) Suma el dato de 16 bits almacenado en el registro par especificado. Byte alto al acumulador ral . HL y el SP.Rotar hlt .a . Las instrucciones de rotación del 8085A sólo actúan sobre valores de 8 bits almacenados en el acumulador. además de permitir la suma de números de doble precisión. Cuando se requiere desplazar datos de 2 bytes. Esta instrucción solo afecta la bandera de acarreo. aun no comentada.

El resultado de rotar el número 34A7H (1347910) es D29CH (5391610). La instrucción DAD H efectivamente desplaza el contenido del registro par a HL. con NROT = 4. son factibles de realizarse con desplazamientos hacia la derecha o hacia la izquierda. dos lugares hacia la izquierda. el desplazamiento de un valor entero hacia la izquierda multiplica el número por 2. De modo que. debe considerarse si la operación desplaza un uno desde el bit 7 del dato. Por supuesto. antes de rotar el contenido del registro H debe cargarse cero en la bandera de acarreo. si se considera que la operación 2*X es equivalente a X+X. ha multiplicado el número por cuatro. El lector puede verificar con facilidad que el desplazamiento de 34A7H. lo divide por 2. realizan la misma tarea que la subrutina rotar. mientras hacia la derecha. Aunque en este caso no es necesario. 6. un bit hacia la izquierda.36 Desplazamiento de un número de 16 bits dos lugares hacia la izquierda. Esto previene que un 1 se introduzca en el bit 0 de L cuando el registro se rota hacia la izquierda. . En general. en cuyo caso el resultado de la multiplicación no puede representarse con un byte.Introducción a la Programación del 8085A 275 H 0 0 1 1 0 1 0 0 CY 0 1 0 1 0 L 0 1 1 1 Estado inicial 0 0 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 Después de la primera rotación de L 0 1 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 Después de la primera rotación de H 0 1 1 0 1 0 0 1 0 1 0 0 1 1 1 0 0 Después de la segunda rotación de L 1 1 0 1 0 0 1 0 0 1 0 0 1 1 1 0 0 Después de la segunda rotación de H Fig. Las operaciones de multiplicación y división por números potencias de dos. una secuencia de cuatro instrucciones DAD H. El uso de la instrucción DAD simplifica de modo considerable la tarea de rotar hacia la izquierda valores de 16 bits.

En la sección anterior se mostraron diversos ejemplos de operaciones matemáticas con entradas y salidas de números con varios dígitos. Los µPs y Ctrls usan por defecto aritmética entera para procesar los operandos. son las siguientes: Punto fijo • Los números son representados y manipulados como valores enteros.Introducción a la Programación del 8085A 276 6. En algunas aplicaciones es común que el µP deba trabajar con números muy grandes que no pueden ser representados con un byte. En sistemas basados en microprocesadores lo usual es utilizar aritmética entera para realizar las operaciones matemáticas y usar formatos especiales para representar fracciones. el desempeño del sistema aumenta sustancialmente. si el programa que se ejecuta usa el coprocesador. • Hardware adicional puede procesar estas partes. todas las operaciones matemáticas realizadas con el lenguaje de máquina del 8085. • Requiere un código más complejo. La representación en punto flotante puede usarse si los requisitos de memoria y velocidad de la aplicación no se ve comprometida por el código adicional necesario. debe recurrirse a la aritmética de precisión múltiple donde son necesarios 2 o más bytes para almacenar los operandos y resultados. los procesadores modernos incorporan en su interior un coprocesador matemático que funciona en paralelo con el µP y puede realizar además de las operaciones fundamentales.5 ARITMÉTICA DE PUNTO FIJO O DE PUNTO FLOTANTE Los números binarios pueden ser representados en el computador como un valor entero o de punto flotante. También puede ser necesario que el µP realice alguna tarea que involucre la represen- . Punto flotante • Los números son representados por la combinación de una parte fraccional o mantisa y una parte exponencial. Cada modo de representación tiene alguna ventaja que en general depende del tipo de aplicación. produce como resultado un número entero. Las características básicas de los sistemas de representación numérica de punto fijo y de punto flotante. cálculos con funciones trigonométricas. En cambio. En este caso. Como debe haber observado el lector. • El rango de valores posibles de representar es menor. El uso de hardware de punto flotante aumenta la velocidad pero incrementa los costos. Para proveer representación en punto flotante en sistemas empotrados lo usual es usar una librería matemática que se incorpora al código del proyecto. exponenciales y logarítmicas. En estos casos. • Tiene mayor costo y es más lento.

Para esto se debe resolver la ecuación: z = 0.866025403. Considere ahora que el µP debe medir y presentar el valor de una variable z. conocido.73 el valor DATO (9410) usando números de punto fijo. Como el número 1. no se discute este tópico. almacenado en memoria. para que los coeficientes del polinomio puedan representarse con números enteros. Por el contrario.73. la fracción puede ser representada en forma exacta en el sistema binario. Por ejemplo.43 × w − 62 La ecuación es escalada multiplicándola por 100. se multiplica por 100 y se ejecuta la operación entera: N= (173 ⋅ DATO) (173 ⋅ 94) 16262 = = = 162 100 100 100 Expresado en números hexadecimales como. N= (ADH ⋅ 5EH) 3F86H = = A2H = 16210 64H 64H Observe que el valor DATO (9410) es multiplicado efectivamente por el número 1. puede almacenarse como sen(30°) = 5000.Introducción a la Programación del 8085A 277 tación de valores fraccionales. La precisión puede ser mejorada si se redondea el resultado. Suponga ahora que debe multiplicarse por 1. debe ser truncado o redondeado para ser cargado en dos bytes: sen(60°) = 8660 También es posible que el rango de las variables procesadas durante una tarea sea tan grande. si se desea un ahorro de la memoria del sistema puede apelarse a la representación de punto flotante. En ocasiones. La exactitud de la representación es variable. El valor decimal original. pudiendo el lector consultar la literatura recomendada. no tendría un equivalente binario exacto con este método. teniéndose en cuenta que para obtener el resultado correcto debe dividirse este valor por 10000. que la representación binaria de los números enteros y fraccionales como valores multibytes.73 no puede ser representado. exija una cantidad de memoria apreciable. (el resultado real es 162.62) aún cuando solo se usaron números enteros. el sen(30°) = ½ . No siempre la precisión requerida del procesamiento. En este trabajo. justifica el uso de números de precisión múltiple. el número decimal sen(60°) = 0. . El equivalente binario de la fracción puede ser representado por un número entero que ocupe uno o más bytes. separando las partes enteras y decimal por un punto decimal imaginario. la cual depende de un parámetro w. En estos casos.

Introducción a la Programación del 8085A 278 z = 43 × w − 6200 Se usó el valor de 100 para escalar la ecuación porque conviene por la naturaleza de la aplicación. Es el programa quien determina la posición del punto binario. los números deben ser escalados para evitar condiciones de desborde errores altos de cuantización.95 y -0. basta con activar el punto decimal en el tercer dígito BCD. Fracciones Para fracciones sin signo. cuando se usa aritmética de punto fijo.75 usando una palabra de 16 bits. considere que se debe representar el número fraccional 0. La ALU ejecuta operaciones como suma y resta sin detectar el factor de escala. Aunque este valor esta centuplicado no es necesario usar una rutina de división para dividirlo por 100. En general. contado a partir del dígito del extremo derecho. los valores de punto fijo deben ser escalados. Una notación . Los números en punto fijo pueden ser escalados por tipos de datos cuyo escalamiento es definido por la posición por defecto del punto decimal o se puede usar un tipo de datos en punto fijo con un escalamiento lineal arbitrario. Se trata de un instrumento que adquiere desde un conversor A/D el valor de la muestra w. El punto binario es el medio por el cual los números de punto fijo son escados. El lector interesado debe consultar literatura relacionada. El resultado z obtenido es entonces convertido a BCD. Como los coeficientes de los filtros digitales son pequeños. Como ejemplo. Las operaciones de punto fijo con o sin signo son ejecutadas como si el punto binario estuviese a la derecha del bit menos significativo. por lo limitado de la memoria disponible y las restricciones de velocidad. Un tratamiento con detalle del tópico de representación de datos en punto fijo y de las técnicas de escalamiento escapa al alcance de este trabajo. Los tipos de datos de punto fijo son: Enteros Para enteros con o sin signo el punto binario por defecto está colocado a la derecha del bit menos significativo. el punto binario por defecto está ubicado a la izquierda del bit más significativo mientras para números con signo está a la derecha del bit más significativo. Números de punto fijo generalizados No existe un punto binario por defecto. lo multiplica por 43 y luego le suma el complemento a dos de 6200. En aplicaciones de procesamiento digital de señales es usual el uso de hardware de punto fijo.

Introducción a la Programación del 8085A 279 utilizada en sistemas empotrados y apropiadas para este caso es el conocido formato Qm. A continuación. Los valores indicados se representan como: 0.1 no puede ocurrir desborde durante las operaciones de multiplicación. cero voltios lo representa el número 128 y 255 es asignado al voltaje más positivo. Este adquiere una muestra de una señal bipolar de entrada y la usa para resolver una ecuación diferencia que describe el algoritmo de filtrado. • n indica número de bits usado ara representar la porción fraccional en complemento dos del número o el número de bits a la derecha del punto binario.15 Para encontrar la representación se multiplica el coeficiente por 215. • m es el número de bits usado ara representar la porción entera en complemento dos del número. el valor resultante del procesamiento de la muestra de entrada aplicado a las entradas de un conversor D/A.n.15. donde: • Q indica que el número está en formato Q.9510 bn-1 bn-2 b0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 -0. Por ejemplo un número de 16 bits con signo y con 15 bits a la derecha del punto binario se expresa como Q0.15 permite representar valores entre -1 y 0. .7510 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 Fig. Esto puede hacerse en forma sencilla si el circuito de entrada es diseñado para leer los valores en formato binario desplazado. Observe que el valor del número puede ser encontrado con: N = − b n −1 × 20 + b n − 2 × 2 −1 + b1 × 2 − (n − 2) b 0 × 2− (n −1) Una aplicación típica donde puede usarse el formato Q. Debido a que los cálculos se realizan usando aritmética de complemento dos.99 con la ventaja que al ser todos los números ≤.15 se usa para representarse los coeficientes de la ecuación del filtro.15 es en un filtro digital.15 o simplemente Q. El formato Q.37 Notación en formato Q. los valores entregados por el conversor A/D deben ser trasladados a este formato. 6. La notación Q. En esta representación al voltaje de entrada más negativo se le asigna el número 0.

75 es una salida de + 1. Este valor es aplicado al convertidor digital analógico produciendo un voltaje de + 4. El valor de la muestra de entrada en binario desplazado es convertido a complemento dos simplemente mediante la inversión lógica del bit más significativo de la palabra. Además. la onda de entrada debe ser multiplicada por el coeficiente +0. Para efectos de los cálculos. Una vez completados los cálculos de procesamiento de la señal.15 se almacenan en la memoria del sistema y las muestras de la señal de entrada se leen del CAD de 8 bits. Los resultados parciales son sumados y el resultado final es truncado o redondeado a un valor de 8 bits que va al conversor D/A y al circuito de acondicionamiento de salida. programar este procedimiento para microcontroladores o microprocesadores. Por ejemplo. lo cual puede causar variaciones en la ganancia.Introducción a la Programación del 8085A 280 Debido a que los microcontroladores tienen un convertidor A/D de entrada unipolar. debe prestarse especial atención a los efectos de usar palabras de longitud limitada para representar los números. Observe que el resultado de multiplicar la entrada por 0. la cual se pasa a complemento dos como 7FH y a un valor de 16 bits como 7F00H. Eliminando el bit de signo adicional se obtiene 5F400000H. se obtiene la onda deseada con variación entre 0 y + 5 V. la señal de entrada al filtro debe ser ajustada usando amplificadores operacionales con la onda centrada en + 2. los coeficientes en formato Q. . esto es los coeficientes se multiplican con signo por valores de entrada y los productos parciales son sumados con signo. El byte de entrada es multiplicado por 256 para obtener un número de 16 bits el cual es multiplicado por el coeficiente que corresponda obteniéndose un número de 32 bits. En la práctica. requiere arduos esfuerzos.355 V. Esto puede resultar en desplazamiento de los polos y ceros de la función de transferencia del filtro.5 voltios con variación entre 0 y +5 voltios. Al restituir el nivel DC de la señal se obtiene una tensión de + 1. Si se le inserta a la señal un nivel DC de +2.5 V de amplitud.5 V. Estos efectos se relacionan con: cuantización de la señal en la conversión A/D. el número resultante es convertido a binario desplazado complementando el bit de mayor peso y es enviado al conversor D/A.875 V por lo tanto se ejecutó con éxito la operación deseada. Truncando este valor a una longitud de 8 bits se tiene 5FH el cual es retornado a binario desplazado como DFH. se adquiere desde el convertidor A/D una muestra de valor FFH. suponga que la entrada del filtro es una forma de onda seno de 2. errores por redondeo-truncado y cuantización de los coeficientes del filtro.855 V. Suponga que para simplificar el ejemplo. en las frecuencias de corte del filtro o en la estabilidad del sistema.75 (6000H). Considere que en un instante determinado. lo cual implica un bit extra de signo que debe ser suprimido. La ecuación del filtro puede resolverse mediante sumas y productos. Ahora se realiza la multiplicación con signo la cual da como resultado el número de 32 bits 6000H ∗ 7F00H = 2FA00000H.

.b . Considere ahora que debe calcularse la raíz cuadrada de un número entero N usando aritmética de punto fijo. Las limitaciones para el cómputo de cualquiera de estas funciones las impone el tiempo de CPU exigido por la aplicación.h b. el seno o cualquier otra función de una variable.a dmem div1616 h. viene dada por..l c. Según el caso. la expresión para obtener la aproximación siguiente xn+1. x(n)=x/2. El paquete MATLAB y su herramienta para aritmética de punto fijo. algoritmos de aproximación o tablas de consulta.. n HL . x(n+1)=x(n+1)+ x(n) rep: .a a.32 El siguiente programa realiza el cálculo de la raíz de un valor entero. la raíz cuadrada.. . Dado el valor entero y positivo N. puede ser programada si se dispone del algoritmo adecuado. raiz: lhld inx mov rrc mov mov rar mov lhld xchg call mov dmem h a. En realidad. cualquier función matemática por compleja que sea. El número cuya raíz se pretende calcular es de 16 bits y se obtiene a desde la posición de memoria DMEM y DMEM+1. El resultado se carga en el registro DE. si xn es una aproximación a la raíz de N. para verificar el modelo del filtro con aritmética de punto fijo y palabras de la longitud seleccionada. resta. Usando lenguaje de máquina puede calcularse el logaritmo.. multiplicación y división. es una buena elección para el propósito señalado. x n +1 = ⎞ 1⎛ N ⎜ ⎜ x + xn ⎟ ⎟ 2⎝ n ⎠ El diagrama de flujo del algoritmo se presenta en la figura 6.37 y el programa en el ejemplo 6. . HL↔DE . x=N .32. x(n+1)=n/x(n) DE=DE/BC .Introducción a la Programación del 8085A 281 Lo recomendado es simular el algoritmo usando un programa de simulación adecuado. . pueden utilizarse formulas especificas. Cálculo de la raíz entera de un número binario Las operaciones matemáticas posibles de ejecutarse usando aritmética de punto fijo no se limitan a suma. Ejemplo 6. Esta última técnica disminuye en forma notable el tiempo de CPU necesario para el cálculo de la función. .. x =N+1 . Una forma realizar esta operación es usando el método de aproximaciones sucesivas de Newton-Raphson. x(n) BC .

Diferentes.. . x(n)=x(n+1) . raíz en DE y .37 Algoritmo para extracción de la raíz cuadrada de un número entero...l e.. .. .d c.h :. Comparar x(n) con x(n+1) . Siguiente aproximación b. . retornar . x(n)=x(n+1) . . Iguales. x(n+1)=x(n+1)/2 . d.. 6. .. .c d h a.a a. .b d cont a. Redondear . .Introducción a la Programación del 8085A 282 mov dad inx mov rar mov mov rar mov mov cmp jnz mov cmp rz cont: mov mov jmp l. BC DE .c e ..e rep Fig.. .a a.

y = 159 ⋅ x = 159 ⋅ 2 = 318 . Este tiempo depende en realidad del comportamiento de la formula de aproximación.8844 39. lo cual redondea el cociente evitando la oscilación. 6.0000 173. Una forma más conveniente consiste en sumar 1 al valor que se divide por 2 en la formula de aproximación.37 3. debido a que se obtiene cero como resultado. N Raíz Raíz tcpu programa calculador (ms) 3 125 300 670 1560 7834 16384 30000 64637 2 11 17 26 40 89 128 173 254 1.04 7.66 4. xn y xn+1 alternaran continuamente entre 1 y 2.07 El tiempo de CPU invertido en calcular la raíz es variable.7320 11. Si antes de extraer la raíz se multiplica el valor de x por 10000. La tabla 6. se ejecuta el producto y el resultado se divide por 100. Si debe calcularse el valor de y.1803 17.8 Resultados de rutina RAIZ. pudiendo observarse que para valores grandes de N. para x =3. Otro falla ocurre cuando N=1.64 7.79 5. selecciona N+1 como aproximación inicial a la raíz y corrige el problema. gracias a la burda aproximación de 2. La instrucción INX H al inicio del programa.47 9.Introducción a la Programación del 8085A 283 Para algunos valores.8 presenta algunos resultados de la ejecución del programa.2381 1. La precisión del cálculo depende del valor del número N.4968 885099 128. En el caso de N=300 se requieren 13 aproximaciones para alcanzar el resultado. entrando en un lazo sin fin para aproximaciones sucesivas que difieren por uno. En la tabla se observa que la precisión del resultado aumenta para los valores: x = 300 y x =30000.73 = 275. solo se realizan 11 estimaciones antes obtenerse la raíz cuadrada. se obtendría. Si se suprime la instrucción INX H en el lazo de aproximación y se ejecuta el programa con N=3. Note que el error en el cálculo de la raíz de 3 es significativo. al valor de la raíz cuadrada de 3. Esto puede corregirse detectando cuando xn-xn+ 1=1.15 4.3205 25. el algoritmo de aproximación no funciona en forma apropiada.2051 254. se tiene: y= 159 ⋅ 3 ⋅10 4 10 2 = 275 .4 El error en el resultado es inaceptable. la aproximación a la raíz cuadrada es mejor. mientras que para N=30000. y usando xn+1 como el valor final de la raíz. Observe que el tCPU es mayor para N=300 que para N=30000.57 6. Aunque la tabla sugiere que se incrementa con el valor de N. Tabla. en lugar del valor real: y = 159 ⋅ x = 159 ⋅1.

6 INSTRUCCIONES ADICIONALES Se han presentado 68 del conjunto general de 74 instrucciones del 8085A. Usualmente se utiliza para consumir tiempo en lazos de retardo 6.HL=159*raiz(3000) .DE=raiz(30000) . Por ejemplo.10010 c . RIM.9 Instrucciones no comentadas Instrucciones adicionales HLT SIM RIM Parada Poner máscara de interrupción Leer máscara de interrupción EI DI NOP Habilitar interrupción Inhibir interrupción Ninguna operación Durante la ejecución de la instrucción NOP no se realizan operaciones externas o internas.7 RUTINAS DE RETARDO La realización de retardos por programa es una tarea obligada en muchas aplicaciones con microprocesador. .33 realiza esta operación. puede ser necesaria la generación de un pulso de ancho determinado o de una forma de onda periódica para un dispositivo de externo conectado a un puerto de salida.1000010 a DE .30000 a memoria . la supresión del rebote por contacto de un interruptor en un puerto de entrada puede ser lograda con un lazo de retardo.15910 c . EI y DI se discutirán cuando se trate el tópico de interrupciones.9fh mul24 c.HL=3*10000 .3 al registro C . Las instrucciones SIM.64h div1616 . De las instrucciones restantes. Ejemplo 6. habiéndose utilizado la mayoría de estas en los ejemplos de programación. También. Tabla. la función HLT es conocida por el lector.DE=159*raiz(3000)/100 6. no afecta las banderas y requiere 4 estados.3 mul168 dmem raiz c.2710h c.DE hl .Introducción a la Programación del 8085A 284 El programa del ejemplo 6.33 lxi mvi call shld call mvi call mvi xchg call hlt d. 6.

TD = [( N − 1) ⋅14 + 11]⋅ Treloj (7.48 µs + 3.125 MHz. ESTADOS LAZO: MVI DCR JNZ B. El hecho que el tiempo de ejecución de cada instrucción sea conocido deja abierta la posibilidad de utilizar el μP para realizar funciones de control de tiempo o temporización. El lazo será ejecutado N veces.1 El lazo de retardo básico Considere que se usa el registro B como contador y se ejecuta un lazo N veces.48 µs + 3.52 µs El mayor número que puede representarse con un byte es 25510.125 MHz TD = ( N − 1) ⋅ 4.44 µS Esta cantidad es el valor máximo del retardo que puede generarse con la rutina.Introducción a la Programación del 8085A 285 Además. en caso contrario. basta calcular el tiempo empleado por el procesador para ejecutar un paso por el lazo y cargar el registro con el valor que permitirá obtener el tiempo de espera deseado.1 se tiene. TD max = ( 255 − 1) ⋅ 4.32 µs. 6. Sustituyendo este valor en la ecuación 7.7. La ecuación 7. TD = [( N − 1) ⋅14 + 11]⋅ 1 3. cuando N = 1. los primeros N-1 pasos tendrán una duración de 4 +10 = 14 estados cada uno y el lazo final. son adecuados para esta tarea.52 µs = 1141. un estado tiene una duración igual a Treloj = 0.1 también indica que el tiempo de espera mínimo obtenible es de 3. Los lazos que usan un registro contador para control de la repetición. De modo que el tiempo necesario para ejecutar el lazo y salir puede calcularse conociendo el número de estados que emplea el ciclo de instrucción de DCR y JNZ. con la siguiente secuencia de instrucciones . estas rutinas son apropiadas para establecer tiempos de espera para la entrada o salida de información durante la ejecución de un programa. Esta información es suministrada en el manual del usuario por el fabricante del dispositivo procesador.52 µs. Si se requiere establecer un retardo de una duración determinada. sólo 7 + 4 = 11 estados. De modo que el retardo total es.1) Para una frecuencia de operación interna de 3. Observe además que el retardo máximo puede ser incrementa- .N B LAZO 4 7/10 La instrucción DCR requiere 4 estados y JNZ 10 estados cuando se produce el salto y 7.

conviene formular el proceso inverso. cargando el registro contador desde el programa principal. la ecuación de retardo varía al incluirse los 38 estados consumidos por las instrucciones CALL (18) y RET (10). debido a que el primer decremento lo llevará hasta 255. resultando. N= TD − 11 ⋅ Treloj 14 ⋅ Treloj +1 (7. El bit 4 del puerto 01 se usará como salida del pulso.Introducción a la Programación del 8085A 286 do si se carga el registro B con cero.34 Considere que se desea generar por programa un pulso de nivel alto con una duración de tp = 70 μS. TD = [( N − 1) ⋅ 14 + 39 ] ⋅ Treloj Ejemplo 6. La nueva formula de retardo es.2) La formula 7. si se toma en cuenta que el término 14⋅Treloj es la duración de un paso a través del lazo y 14⋅Treloj corresponde a la duración del paso final. . ¿Cuál valor debe asignarse a la variable N. . N= TD − Tpaso Tfinal +1 En la práctica el programa de retardo se realiza como una subrutina. para obtenerlo? Por supuesto la respuesta es directa.2 puede ser generalizada.n call retad . . basta despejar N de la ecuación 7. .1. Para un tiempo de retardo especificado. hlt retad: dcr b jnz retad ret En tal caso. Establecido como calcular el tiempo de retardo de un lazo de programación conociendo el valor del módulo del contador. como se indica a continuación. mvi b.

Seleccionando N =14. Bit a4= 1 .08 μs . Se sabe que cada paso por el lazo dura 14 estados.n a. Las siguientes dos instrucciones conmutan el bit 4 de P0.Introducción a la Programación del 8085A 287 Estados lazo: xra out mvi mvi out dcr jnz xra out a 01 b.10h 01 b lazo lazo: a 01 4 7/10 4 4 4 4 10 La duración del paso final es 4 + 7 + 3⋅4NOP + 4XRA + 10OUT = 37 estados. repita el lazo. . Si (b) = 0 haga (a) = 0 . antes de entrar al lazo. de: 4 + 7 + 4XRA + 10OUT = 25 estados. Pulso cae a cero. Si (b) ≠ 0. El ancho de pulso será: t P = [(14 − 1) ⋅14 + 37]⋅ 0. Cargar contador de lazo . seleccionando N = 14 se obtiene un tiempo de retardo igual a 66. Cuando el registro B llega a cero. Debido a que N debe ser un número entero.0eh a.10h 01 b lazo a 01 . El ajuste del tiempo puede hacerse usando instrucciones NOP fuera del lazo. como resultado se obtiene N = 14. Pulso a nivel alto. JNZ no produce salto y dura solo 7 estados. . Se mantiene el pulso en alto por tp y las dos últimas instrucciones proveen el flanco de bajada de la onda. esto significa que debe obtenerse un ancho de pulso lo más cercano posible a los 70 μS. Existen situaciones donde la duración del pulso a generar es un parámetro crítico. Bit 4 del puerto p01 a cero. Para esto se selecciona para el entero inmediatamente inferior y se alarga la duración del retardo usando instrucciones que no realicen función. Decremente contador . para obtener el ancho de pulso deseado. y agregando tres NOP al programa del ejemplo.32 μs = 70. estados xra out mvi mvi out dcr jnz nop nop nop xra out a 01 b.84.1 a nivel alto. . Esto implica una duración del paso final hasta que se escribe en el puerto. se obtiene la rutina.24 μS y de 70. pero que consuman tiempo. 4 7/10 4 10 Al inicio del programa se carga cero en el acumulador y se asegura que la línea 4 del puerto 1 esté en nivel bajo.72 µs con N= 15. El acumulador a cero . Usando la ecuación se calcula el valor a cargar en el registro B.

8 a.dbh b lazo d. Un circuito de interconexión externo fijará la magnitud y polaridad de los niveles de tensión de la forma de onda. Si (b) ≠ 0.32 puede ser modificado para generar un pulso de 50 µs. en todas las líneas de salida del puerto 20H.0 tpul . repita el lazo . Cambiar nivel del pulso estados 10 4 7 4 7/10 10 10 7 4 10 lazo: Un semiciclo de la señal cuadrada tiene una duración de. Estados lazo: xra out mvi mvi out dcr jnz dad dad lda xra out a 01 b.32 µs = 1000 µs 2 f = 500 Hz .0 e. tpul: out cma mvi dcr jnz lxi lxi mvi nop jmp 20h b. el estado de una línea de un puerto de salida.35 Escribir un programa para generar un tren de pulsos de ciclo de trabajo 50 % y frecuencia 500 Hz. el programa del ejemplo 6. Complementar el (a) .0 d. Epere . T = [10 + 4 + 7 + ( 219 − 1) ⋅14 + 4 + 7 + 10 + 10 + 7 + 4 + 10]⋅ 0.10h 01 b lazo h h dmem a 01 4 7/10 10 10 13 4 10 La generación por programa de una señal cuadrada a una frecuencia especificada requiere alternar de alto a bajo por tiempos iguales. Decremente contador . Epere .Introducción a la Programación del 8085A 288 Dependerá de la habilidad y paciencia del programador lograr el ajuste necesario. Ejemplo 6. Epere . argar contador de lazo . Cargando N = 8 en el registro B y usando dos instrucciones DAD H y una LDA DMEM para el ajuste del tiempo. Epere . Por ejemplo. (a) (puerto 20h) . Es obvio que podría usarse cualquier instrucción distinta a NOP para alargar el retardo.

ejecutar una función OR exclusivo con el registro C como operando.2 Retardos de mayor duración Si el ancho tp del pulso generado en el ejemplo 6. Por supuesto. La ecuación de retardo con el contador de 16 bits está expresada por. la rutina del ejemplo 6. La bandera de cero será activada. 6.31 representa un lazo sin fin durante el cual se genera continuamente la onda cuadrada.7. para detectar cuando el registro par llegue a cero. no afecta la bandera de cero Z. y la instrucción de decremento de registro par DCX rp será posible repetir el bucle 65536 veces. solo cuando se cumpla que (B) = (C) = 00H.125 MHz. es de aproximadamente 1. el registro par BC debe cargarse con el valor de N usando la instrucción LXI rp. si se asigna el valor cero a N. retad: dcx mov ora jnz ret b a. debe generarse un pulso de ancho 500 ms en la línea 7 del puerto de salida B0H. Una solución para determinar cuando el contador alcanza cero.dato16. . de TDmax = [ (65536 − 1) ⋅ 24 + 49] ⋅ 0.32 ms Ejemplo 6. para una frecuencia de reloj interna de 3. Debe considerarse que la instrucción DCX rp no afecta las banderas. por lo cual debe usarse un método diferente al usual. TD = [ (N − 1) ⋅ 24 + 49] ⋅ 0. La instrucción DCX B decrementa en 1 el registro de 16 bits BC. es cargar el acumulador con el contenido de B. DCX rp. Si se utiliza una pareja de registros de ocho bits como un registro único de 16 bits.32 µs = 503. El lapso de retardo máximo posible con un registro de ocho bits. es imposible lograrlo con el uso del registro B como contador de lazo.36 Usando una rutina de retardo. Desafortunadamente.33 debe extenderse hasta 500 ms.Introducción a la Programación del 8085A 289 La frecuencia de la onda es igual a 500 Hz como especifica el problema. lo cual corresponde al byte de orden alto del registro contador.b c retad estados 6 4 4 7/10 10 Antes de ejecutar la subrutina de retardo.14 ms. e indicarlo con Z=1.32 µs El cual tendrá un valor máximo a la frecuencia especificada. El lazo de espera usando un contador de 16 bits se muestra a continuación.

como.32 µs = 500 ms El pulso permanece en nivel alto por 1562500 estados.32 µs TD = ( N − 1) ⋅ 7.68 µs + 11.20h b. requiere retardos mayores para establecer los lapsos de encendido de la luces del semáforo. esperar . se obtiene un ancho de pulso de. pulso a nivel alto. Un tiempo de 0. esperar : esperar .0 lxi d. lo cual corresponde en forma exacta a 500 ms.0 mvi d.b ora c jnz lazo lxi d. Contador externo en 32 . salto si contador es cero .n mvi a.7 7. estados ext: int: mvi lxi dcx mov d. byte alto del contador al a. lazo: 6 4 4 7/10 10 10 10 7 4 4 10 Como es usual debe calcularse el valor de N a cargar en el contador para obtener la duración deseada para la señal.68 Seleccionando N = 6510210 (FE4EH) y ajustando el tiempo con instrucciones no funcionales. esperar .2 µs + 41 ⋅ 0.2 = 65102.2 µs El valor correspondiente de N es igual a. esperar .5 s . TD = ( N − 1) ⋅ 7. . Por ejemplo. .10h out b0h dcx b mov a. or entre b y c. bit a7 = 1 .5 s pudiese ser demasiado corto para las necesidades de algunas aplicaciones. 7 6 4 .fe50h b a. La única diferencia entre este programa y el usado par generar el pulso de ancho 70 ms es el procedimiento usado para registrar el final de la cuenta.Introducción a la Programación del 8085A 290 estados lxi b. TD = [( N − 1) ⋅ 24 + 35]⋅ 0. (a) = 0 .b . pulso a nivel bajo. Contador interno para 0. Para lograr tiempos de espera largos puede usarse un bucle externo para repetir n veces el retraso logrado con la pareja de registros. decremento registro par bc . .0 lxi d.68 µs + 11. cargar contador de lazo .0 nop xra a out 01 . un controlador de tráfico urbano basado en µP. . De modo que se escribe la expresión del retardo. N= TD − 11.

Todos los ejemplos de código de retardos han supuesto esta frecuencia de operación. En este caso se prefiere usar un procedimiento algo diferente. . Para lo cual es necesario sustituir el contador que controla el lazo externo por un contador con registro par.n2 b a. Esta forma de onda se obtiene liberando durante 1 segundo 8 tonos de 320 Hz.b c cont d a. se usa DE. Fin de lazo externo 4 7/10 6 7/10 La rutina provee un retardo de 16 segundos. . puede usarse además para generar formas de ondas más complejas.d e conT cont: El retardo máximo obtenible con este programa es de 9 horas a la frecuencia de 3..Introducción a la Programación del 8085A 291 ora jnz dcr jnz c int d ext . audio e incluso música.5 segundos del programa anterior. Fin de lazo interno . con este programa pueden obtenerse tiempos de hasta aproximadamente 2 minutos. La rutina del ejemplo 6. Ejemplo 6. Al usar un contador de 8 bits para control de la repetición del lazo interno. lxi lxi dcx mov ora jnz dcx mov ora jnz d. Esto puede ser realizado como ejercicio.2 µs. .38 Se desea generar una señal que simule el tono de timbre telefónico. Ejemplo 6. basta con repetir 65535 veces el lazo interno de 0.5 segundos y se repite 32 veces. Si se usa una versión del 8085 de 5 MHz. Durante 50000541 estados. pero que igual utiliza dos contadores de 16 bits.37 Escribir una rutina de retardo para alcanzar tiempos de espera del orden de horas. En lugar de usar el registro D. La técnica de control de tiempo por programa. El retardo interno es 0. Examine el ejemplo siguiente donde se usa un programa para generar el sonido del timbre de un teléfono. seguidos por 12 tonos de 480 Hz y al final 2 segundos de silencio.125 MHz.37 permite retardos mayores.n1 b. los tiempos de espera se reducen al disminuir la duración de un estado a 0. Para un lapso de 9 horas.

D = 0DCH para 320 Hz call tono . Generar hasta contador de ciclos=0 nop nop jnz t2 dcr c jnz t1 dcr h jnz tt nop ret . Subrutina RET2S . Programa principal . Observe que 8 ciclos de 320 Hz corresponden a un tiempo de 25 ms y 12 tonos de 480 Hz transcurren en este mismo lapso.20 .0dcH . Lista las 20 veces. Complementar acumulador mov b. seguir generando xra a . Repetir por siempre . Mover B frecuencia deseada t2: dcr b .------------------------------------------------------------------. Mover a H el número de ciclos tt: mvi c. de modo que se requieren 50 ms para una combinación (8 tonos320Hz+12 tonos480Hz) de los ciclos de distinta frecuencia. de 320 Hz y de 480 Hz seguir: mvi l.-------------------------------------------------------------------------------------------------------------------------.8 . Se repiten veinte veces los tonos .-----------------------------------------------------ret2s: mvi d. Contador=Contador-1 jnz seguir . Generar 12 tonos de 480Hz dcr e . Esperar 2 segundos de silencio jmp lazo . Contenido del acumulador a puerto 0 cma . Son 12 tonos de 480Hz mvi d. A a cero out 0 . Al final se pone la salida del puerto a cero y se esperan 2 segundos antes de reiniciar la transmisión de una nueva combinación de tonos.------------------------------------------------------------------.5 .-----------------------------------------------------tono: mov h. No cero.-------------------------------------------------------------------------------------------------------------------------. Son dos semiciclos por tono t1: out 0 . Son 8 tonos de 320 Hz mvi d. Subrutina TONO .-------------------------------------------------------------------------------------------------------------------------. Generar 8 tonos de 320 Hz mvi l. D = 92h para 480Hz call tono . .l .-----------------------------------------------------lazo: mvi e.0cb72h ret2_2: dcx b mov a. Puerto de salida a cero call ret2s . Lazo interno se repite 5 veces ret2_1: lxi b. Para lograr el lapso de segundo se repiten 20 veces la combinación de 50 ms. Retornar .92h .c ora b jnz ret2_2 .2 . con la frecuencia especificada por el registro D.12 .d .Introducción a la Programación del 8085A 292 Para resolver el problema se escribe una rutina denominada tono que genera el número de tonos indicado por el registro L.------------------------------------------------------------------.

32 µs × 18 + 7 + 10 + (D − 1) × (B − 1) × 24 + 21 + 4 + 10 + 1 + (B − 1) × 24 + 21 + 11 + 10 { [ ] } Re tardo ret _ 2s = 0.125W.32µs B = 220 = 0DCH →= f = 319.38 muestra la conexión del parlante a la línea 0 del puerto de salida 0.03 Hz Semciclo 2 = ((B − 1) × 22 + 69) * 0.32µs La figura 6.32 µs × 6249977 = 1. 6. Fig.99999264 seg .38 El transistor 2N2905 provee la corriente necesaria para activar la corneta de 8 Ω/0. El retardo de la rutina ret_2s viene dado por Re tardo ret _ 2s = 0.Introducción a la Programación del 8085A 293 dcr d jnz ret2_1 ret Los semiciclos del tono generado tienen una duración ligeramente distinta: Semciclo1 = ((B − 1) × 22 + 61) * 0.98 Hz B = 146 = 92H →= f = 480.

debiendo entender como las instrucciones afectan al hardware. A diferencia de la elaboración de programas en lenguajes de alto nivel. usar: lenguaje de máquina o lenguaje de alto nivel. C o Pascal deben ser traducidos a código de máquina antes de ser ejecutados. los escritos en ensamblador. En este tipo de sistemas es usual que el desarrollo del código ejecutable represente una inversión de tiempo y dinero superior al costo del diseño del soporte físico del sistema. como C.1 EL LENGUAJE DE PROGRAMACIÓN Para desarrollar un programa ejecutable por un microprocesador existen dos opciones. 7. Los códigos en lenguaje de máquina son los que puede ejecutar directamente el microprocesador. El reto principal a enfrentar por el programador es la selección del lenguaje de programación del microprocesador. y fundamentalmente de la experiencia de quien programa. de lo que cada una de éstas hace.Desarrollo y Simulación de Programas 294 Desarrollo y Simulación de Programas La habilidad para escribir programas para microprocesadores proviene de la comprensión que se tenga del conjunto de instrucciones del μP. el programador de microprocesadores debe conocer la arquitectura de la máquina en la cual se ejecutará la rutina. Para desarrollar una aplicación basada en µP se requiere que el equipo de diseño incluya personal con conocimientos de electrónica digital y de programación. . ADA o Pascal. De hecho. el costo del desarrollo del soporte lógico de la aplicación y la eficiencia del funcionamiento del producto final están determinados por el lenguaje utilizado para programar el microprocesador.

y es el código que la máquina entiende y ejecuta. la cual ha sido cargada en memoria a partir de la dirección 200H.34 del capítulo 6. entenderlos y modificarlos. mientras que lenguaje ensamblador identifica a la representación simbólica del código binario de las instrucciones del procesador.Desarrollo y Simulación de Programas 295 El término lenguaje de máquina usualmente se asigna a la secuencia binaria de instrucciones que ejecuta la CPU. . Un programa en lenguaje de máquina es una secuencia de instrucciones y datos en binario. Programar en código ejecutable exige un conocimiento completo del conjunto de instrucciones del μP y de la arquitectura de la máquina. Tabla. además de producir programas con alta velocidad de ejecución. a un manejo óptimo la memoria del sistema. La forma más primitiva de programación en lenguaje de máquina implica la escritura de cada código de operación.1 es una representación en binario de la rutina del ejemplo 6.1 Código para generación de pulsos Dirección Binario Hex 0200H 0201H 0202H 0203H 0204H 0205H 0206H 0207H 0208H 0209H 020AH 020BH 020CH 020DH 020EH 020FH 0210H 0211H 0212H 0213H 0214H 11010011 00100000 00101111 00000110 01000100 00000101 11000010 00000101 00000010 00010001 00000000 00000000 00010001 00000000 00000000 00011110 00000000 00000000 11000011 00000000 00000010 D3H 01H 2FH 06H DBH 05H C2H 05H 02H 11H 00H 00H 11H 00H 00H 1EH 00H 00H C3H 00H 02H Ensamblador OUT 20 CMA MVI B DB DCR B JNZ 05 02 LXI D 00 00 LXI D 00 00 MVI E 00 NOP JMP 00 02 La segunda columna de la lista de la tabla 7. De hecho. debido a que cada instrucción en este lenguaje es una indicación directa al hardware para que ejecute una operación. dirección o dato usando el sistema binario. Programar en código de máquina conduce a un control total sobre los recursos que ofrece el sistema μC. 7. la naturaleza binaria de los programas escritos en código de máquina implica gran dificultad para escribirlos. Inspeccionando esta secuencia de bytes es difícil determinar que genera un tren de pulsos en las líneas del puerto de salida 20H.

1. Para aprovechar las ventajas de programar el µP usando su conjunto de instrucciones. Algunos μC de uso didáctico aceptan la entrada de instrucciones directamente en hexadecimal.Desarrollo y Simulación de Programas 296 Una forma simple de facilitar el arduo camino que significa desarrollar programas en lenguaje de máquina. Aunque esto resulta en una versión simplificada del programa en binario.1 Traducción de programas Como recursos útiles para la escritura del software del sistema. por teclado o terminal.1. encargándose el programa monitor de realizar la conversión a binario de las instrucciones. al código objeto ejecutable por la CPU. • Generadores. es posible deducir la función del programa con la información que se obtiene de la inspección de la columna cuatro de la tabla 7. existen programas traductores que permiten realizar la conversión desde un archivo fuente en lenguaje simbólico o de alto nivel. En realidad el código de máquina permite expresar algoritmos de forma que puedan ser decodificados o interpretados por la unidad de control del µP. Un traductor es un programa que convierte secuencias de instrucciones de una forma a otra. 7. es posible usar el lenguaje simbólico o lenguaje ensamblador. almacenarlas en memoria y ejecutarlas. estos son: • Interpretadores. Son programas fáciles de escribir pero son de lenta ejecución debido a . tal como ilustra la columna tres de la tabla 7.1. La programación directa en código de máquina no debiera considerarse como opción para el desarrollo del programa de aplicaciones basadas en µP. Los interpretadores ejecutan directamente la operación resultante del proceso de análisis del programa fuente. y esto no es una falla del diseñador del μP. Los traductores pueden distinguirse en dos grupos principales de acuerdo a la operación que ejecutan al analizar el programa fuente. consiste en usar el sistema de numeración hexadecimal para la codificación de las instrucciones. constituido por los nemónicos de los códigos de operación de cada instrucción. Los traductores abarcan interpretadores. debido a las considerables dificultades que supone escribir los códigos de operación y los datos usando los sistemas de representación binario o hexadecimal. la complejidad para entenderlo persiste. ensambladores y compiladores y permiten al programador expresar un algoritmo (instrucciones y datos) en un lenguaje adecuado para la comprensión por parte de seres humanos. Observe que con cierta destreza. El lenguaje de máquina no fue diseñado pensando en la comunicación con humanos. Para cada posible operación existirá una subrutina para realizarla.

En contraposición. esto no significa que la técnica de interpretación no sea utilizada.Desarrollo y Simulación de Programas 297 que toda instrucción del archivo fuente es analizada cada vez que ejecuta el programa. como los ensambladores. Fig. los generadores crean un código objeto posible de ejecutarse en un tiempo posterior a al conversión del programa fuente.1.1 Métodos de traducción de programas en un computador Aunque los interpretadores no se recomiendan como una opción viable para el desarrollo de programas para µPs. un interpretador por hardware se encarga de . Este tipo de traductor no se considera en este trabajo. BASIC y algún interpretador C. Esta opción puede ser útil para propósitos didácticos o puede ser usada durante el desarrollo del programa. Para µPs de 8 bits existen interpretadores como el FORTH. Como puede observarse en la figura 7. 7. En realidad ambos métodos de traducción son ampliamente usados. debido a que debe mantenerse en memoria no sólo la rutina a procesar sino también el programa kernel encargado de interpretar y ejecutar el programa de usuario. el término generador se aplica a programas orientados a la máquina. En general. mientras que los orientados al usuario (C. El código resultado de la interpretación del programa fuente es de gran tamaño. Pascal. ADA) se les denomina compiladores. lo cual significa que la traducción es simultánea a la ejecución.

Existen compiladores C para todos los microcontroladores existentes en el mercado y para microprocesadores de 8 bits como el Z80 y el 8085. El interés es establecer. produce como salida otro programa en lenguaje ensamblador.8052. ¿Cuál lenguaje debe usarse en un curso de introducción a la programación de µPs? El lenguaje de alto nivel más utilizado en la actualidad para programar µCtrls. Nuestro objetivo no es seleccionar el mejor lenguaje para desarrollar soluciones basadas en µP. En esta sección. También un interpretador traslada las instrucciones del sistema de operativo a código de máquina. En su forma más simple.1. la elección del lenguaje de soporte se reduce a dos posibilidades: lenguaje ensamblador o de alto nivel. los ensambladores .2 Lenguaje ensamblador o de alto nivel Descartada la opción de programar el µP usando directamente el código numérico de máquina. y se supone la existencia de algún compilador para el microprocesador usado en la aplicación. Un interpretador microprogramado se encarga de realizar la traducción desde el lenguaje de la máquina a las operaciones internas que conducen a la ejecución de cada instrucción. Los programas del sistema operativo son traducidos a lenguaje de máquina por un interpretador. mientras que un 35 % programa en C. En el primer. El grupo restante. entre otros. Dada el extenso uso de la familia MCS-51 en aplicaciones industriales. La figura 7. Constituye un recurso que en la práctica. El objetivo de la traducción es entregar como salida un programa en el lenguaje de la máquina Los programas escritos en lenguaje ensamblador son traducidos por el programa ensamblador a código de máquina. usa otros compiladores. Una encuesta realizada el año pasado entre los usuarios del sitio WEB http://www.com. automatiza la programación en código de máquina. es de suponer que esta proporción se mantiene para otros dispositivos usados en sistemas empotrados. 7. más bien consiste en elegir el lenguaje más apropiado para escribir los programas incluidos en una guía introductoria de sistemas microprocesadores. Este escenario se basa en que todo µP tiene al menos una versión de ensamblador.1 muestra el uso de los métodos de compilación e interpretación en un computador. es el C. no se pretende intervenir en tal controversia. caso debe usarse un ensamblador para la traducción final.Desarrollo y Simulación de Programas 298 trasladar las instrucciones en lenguaje de máquina a las acciones internas que resultan en la ejecución del programa. o directamente en código de máquina. Esta disyuntiva es un tema tradicional de discusión entre los programadores de computadores. y es más polémico aun entre los diseñadores de sistemas empotrados. La compilación de un programa fuente escrito en un lenguaje de alto nivel. reveló que el 52 % de los programadores de la familia de µCtrls 8051 utilizan el lenguaje ensamblador. El traductor denominado ensamblador se encarga de la conversión a lenguaje de máquina del programa fuente escrito con los nemónicos que identifican a cada instrucción de la máquina.

El programador mantiene un control total sobre la máquina. Con ensamblador. ejecutables en sistemas basados en los µPs más populares. La programación en lenguaje de alto nivel reduce significativamente el tiempo de desarrollo y produce programas más fáciles de entender y de mantener que sus equivalentes en ensamblador. se pueden usar etiquetas para las direcciones. produce un código de menor tamaño y de más rápida ejecución que su equivalente realizado con un interpretador o con lenguaje de alto nivel. operandos y direcciones pueden representarse simbólicamente. la única diferencia con el lenguaje de máquina es que los códigos de operación. en modo alguno el ensamblador constituye la panacea para el desarrollo del soporte lógico del sistema. La escritura de un software extenso y complejo puede representar una tarea de larga duración y alto costo. COBOL o ALGOL. En general. Es una tradición suponer que un programa escrito en ensamblador por un programador experimentado. siendo inapropiados para desarrollar programas para proyectos de control. mientras que el código resultante es difícil de entender. es usual calificar el ensamblador como un lenguaje de bajo nivel. pueden realizarse programas de miles de líneas de código con un eficiente uso de la memoria y un aprovechamiento máximo de la potencia del microprocesador. con una correspondencia 1:1. esto se debe a que las instrucciones hacen referencia explícita a la arquitectura de computador. de mantener y es no portátil por naturaleza. No obstante. fueron INTEL y MOTOROLA con los compiladores PLM80 para la familia 8080 y MPL para el µP 6800. No obstante. Por tal razón. Desde los inicios del desarrollo de los µPs han existidos compiladores de lenguajes de alto nivel. como FORTRAN. y los datos pueden ser expresados en formatos diferentes al sistema binario. mientras preserva las ventajas inherentes al uso de código de máquina. el propósito de tales compiladores era permitir el uso del µP como CPU de un microcomputador de propósito general destinado al procesamiento de datos. La separación entre el ensamblador y el lenguaje nativo del µP es sutil. El uso de compiladores ofrece cierto grado de portabilidad. antes de la ejecución. Las primeras empresas en introducir lenguajes de alto nivel dedicados al desarrollo del software de aplicaciones específicas.Desarrollo y Simulación de Programas 299 traducen cada instrucción del archivo fuente en una instrucción en código objeto. el código resultante de la compilación es de mayor tamaño y de ejecución más lenta que el generado por el ensamblador. Además de admitir la utilización de nemónicos para identificar las instrucciones. realizan la traslación del programa fuente de forma que éste puede ser enlazado con otros programas. Las compañías fabricantes de dispositivos y otras empresas de diseño de software ofrecen compiladores destinados a ser usados como recurso de primera línea en la fase de diseño de aplicaciones. Un programa escrito un µP en . Ensambladores más elaborados. Estas posibilidades simplifican mucho el desarrollo de un programa. Esta tendencia ha proseguido hasta la fecha.

programas de tamaño relativamente pequeños. Debido a que una línea de un archivo fuente de alto nivel corresponde a n (3 a 10) instrucciones en ensamblador. Esto significa que actualmente es posible obtener. La salida de un compilador puede ser un archivo en lenguaje ensamblador. los programas en alto nivel son sencillos de comprender y simples de mantener.Desarrollo y Simulación de Programas 300 lenguaje C. En nuestros días. La etapa final de la compilación es el generador de código que produce el programa objeto en lenguaje de máquina. ha sido devastadoramente cierto hasta hace algunos años. permiten que el usuario seleccione si debe intentarse que el código a generar sea optimizado para reducir el tamaño o para aumentar la velocidad de ejecución. La nueva generación de compiladores ha reducido en forma notoria la distancia existente entre el código producto del ensamblaje y el obtenido por compilación. Lo cierto es. sin duda alguna. La respuesta es: si. Esto debido a que en este tipo de aplicaciones se dispone de recursos limitados. usando lenguajes de alto nivel. el panorama se ha visto modificado con la aparición de compiladores más sofisticados. de forma tal que se obtenga el código más rápido . Estos traductores novedosos. independientemente del lenguaje de programación utilizado. puede ser usado para otro dispositivo si se compila con el traductor correspondiente. Entonces. es preciso destacar como un hecho que un buen programador en ensamblador es capaz de afinar un programa. la pregunta es: se justifica programar en ensamblador. a expensas de la simplicidad del traductor y de la velocidad de compilación. no existiría ninguna duda sobre cual lenguaje emplear para el desarrollo de sistemas empotrados. Si estas dos cualidades del ensamblador fuesen irrefutables. principalmente memoria y es usual que el sistema este sometido a restricciones de tiempo críticas. incluso por personal distintos a los autores del programa. Está demostrado que un programador produce un determinado número de líneas de código en el tiempo. Antes de alegar alguna razón. las cuales toman en consideración la limitación de recursos inherentes a tales aplicaciones. Una consideración de interés en esta discusión es la productividad del programador.. que lo afirmado en el párrafo anterior sobre el rendimiento del ensamblador relativo a los compiladores. o una sección de éste. En los compiladores actuales se incorpora a la estructura del traductor una sección que optimiza el código intermedio reorganizando las estructuras de lazo y optimizando la evaluación de expresiones. el cual debe ser traducido a código de máquina. la eficiencia de un programador en un lenguaje compilado supera en n veces la de aquel que usa ensamblador. Los diseñadores de los nuevos lenguajes de alto nivel para sistemas empotrados. o puede entregar en forma directa el código ejecutable.. En esta breve discusión se han establecido de modo muy general que las ventajas del ensamblador sobre los compiladores son dos: produce un código que requiere menos memoria para almacenarse y el programa es de ejecución rápida. han introducido técnicas de optimización en la compilación. Además.

Este establece que durante la ejecución de un programa el procesador hace referencias frecuentes a un conjunto de instrucciones almacenadas en un área pequeña de la memoria. En algunos casos. en utilizar una técnica mixta que explote la potencia de ambos lenguajes. como recompensa a una buena dosis de coraje y a un gran esfuerzo. En síntesis. A pesar de la habilidad del compilador para optimizar el código para tamaño y velocidad. esta parte del código se programa en ensamblador. La programación en lenguaje de alto nivel hace difícil el seguimiento de la duración de la ejecución de procedimientos e instrucciones. Otro factor que justifica programar en ensamblador se relaciona con el aprovechamiento de la capacidad de la memoria EPROM (EEPROM) de la aplicación. estos traductores no siempre son capaces de determinar cuando una sección del código puede ser sustituida por una simple instrucción. Esta consiste. En realidad existe una tercera posibilidad que representa una solución más conveniente para programar el sistema. el tiempo de ejecución de las tareas no sea un factor determinante y en caso contrario. Esto introduce cierta vaguedad en la posible respuesta del programa a eventos externos en tiempos especificados como críticos. pero la validez del principio se mantiene. existe la posibilidad que la velocidad de ejecución del código de la aplicación constituya un factor crítico para el desempeño del sistema. En otros proyectos. se escribe en lenguaje de alto nivel. principalmente durante el desarrollo de sistemas empotrados. Si este recurso está muy limitado. . Si el 90% del tCPU se invierte en ejecutar el 10% del programa. siendo más sencillo la realización de retardos precisos o la generación de eventos de duración específica. casi todo el programa se escribe en lenguaje de alto nivel y las rutinas de tiempo crítico se programan en ensamblador. Con este método. responsable del 10% del tCPU. puede que esto implique un trabajo excesivo y que no se justifique el esfuerzo y tiempo dedicado en perfeccionar el código. Algunas acciones de control en tiempo real sean realizadas por el programa. Es obvio. en tal forma que es capaz de lograr que secciones de código sean más eficientes. un buen programa en ensamblador puede reducir la capacidad necesaria para almacenar los programas y los datos. El 90% restante del programa.Desarrollo y Simulación de Programas 301 posible. para una aplicación específica. entiende el algoritmo en desarrollo y conoce la estructura y la más recóndita instrucción del programa. que programando en ensamblador tiene un absoluto conocimiento y control sobre el tiempo de ejecución de las instrucciones y lazos. el µP invertirá la mayor parte del tiempo de ejecución en procesar una pequeña sección del código. Es común que en estas aplicaciones. Pareciera que la opción apropiada es recurrir a la programación en lenguaje de alto nivel cuando. en lapsos largos puede cambiar la secuencia de código que se repite. utilizar lenguaje ensamblador. Un programador en código de máquina. La eficiencia de la utilización de la técnica mixta está basada en el principio de localidad de las referencias. Esto es cierto para espacios cortos de tiempo. a diferencia del compilador.

la salida del compilador puede ser un programa en ensamblador. Usando el ensamblador. El programa se ejecuta y se detectan las secciones de código a las cuales se dedica el mayor tCPU. El tipo de problemas a resolver usando el µP. el estudiante se mantendrá en contacto continuo con la arquitectura de la CPU y se enfrentará a la programación directa de circuitos programables de interconexión de E/S. • Finalmente. Este ejercicio presenta un código escrito en ensamblador para calcular el valor de y. Como resultado se obtiene un programa con velocidad de ejecución comparable al escrito en ensamblador y con costo de desarrollo mucho menor. usualmente tienen restricciones de tiempo y el código a desarrollar no es necesariamente muy extenso.Desarrollo y Simulación de Programas 302 Lo usual es que durante el desarrollo del software. una guía para el aprendizaje de los fundamentos de sistemas de microprocesadores. lo cual significa que para que comprender el funcionamiento de los compiladores debe estudiarse el ensamblador. por medio de la expresión: y = 159 ⋅ x = y = 159 ⋅ 3 = 159 ⋅ 30000 100 El algoritmo usado para hallar la raíz cuadrada de N es: ⎞ 1⎛ N + xn ⎟ ⎜ 2 ⎝ xn ⎠ x n +1 = . es necesario que el estudiante conozca el lenguaje. y se reprograma en ensamblador. Al ser el material que se presenta. Las razones son varias y algunas han sido mencionadas. Para cerrar esta discusión se mencionan tres: • Una mejora en la velocidad de ejecución en el código crítico de una aplicación puede ser la única opción para la viabilidad del proyecto.33. Parece evidente que pese a las desventajas inherentes a la programación en lenguaje ensamblador. La forma en que el programador en ensamblador debe manipular los registros del µP. • La segunda razón se apoya en que las rutinas de librería de los lenguajes de alto nivel deben escribirse en ensamblador. además de hacer más fácil la tarea de programar en lenguajes de mayor nivel y de capacitarlo para la escritura de rutinas para la librería del compilador. la memoria del sistema y los dispositivos de E/S permitirán al estudiante adquirir una base sólida en programación de µPs. considere el ejemplo 6. Para finalizar la discusión sobre el nivel del lenguaje a utilizar para programar el µP. el programa integro se escribe en lenguaje de alto nivel. el uso del lenguaje ensamblador es una necesidad ineludible. De modo que el programador debe estar en capacidad de escribir esta sección del programa en ensamblador.

main () { x=3*10000. Una versión de este programa fue realizada usando el compilador MICRO-C para el 8085 y se muestra a continuación. 7. xn=(x+1)>>1.x. N=x. DIV1616 y RAÍZ escritas en ensamblador comprenden aproximadamente 79 líneas de código. :10000000213F00460548237E23BEDA120056772B97 :10001000722305C207000D41C21C0076214000C3B7 :020020000700D7 :0A003F0009082345677D889099F5B4 :00000001FF Fig.2 Archivo HEX INTEL . Esto significa que el uso de MICRO-C genera un código objeto con cuatro veces el tamaño que el resultante de usar el ensamblador. ensamblaje y enlazado de las herramientas para desarrollo de programas para microprocesadores.1. es un archivo ASCII el cual contiene un registro por línea. xn=(N/x+x+1)>>1.33 escrito en lenguaje C int N.y. El archivo ejecutable ocupa 118 bytes de memoria. permite que el proceso de programación se realice en un PC y que el código sea cargado en la tarjeta prototipo y ejecutado desde la memoria RAM. Un programa en formato HEX. Este estándar. Un ejemplo se muestra a continuación. También el archivo en formato HEX INTEL puede ser convertido a binario y cargado en un simulador del µP o en un grabador de EPROM.xn.Desarrollo y Simulación de Programas 303 El programa principal MAIN y las subrutinas MUL168. Uno de los más usados es el formato HEX INTEL. Ejemplo 6.3 El formato HEX-INTEL Las opciones de compilación. 7. } y=(159*x)/100. permiten seleccionar el formato del archivo que contiene el código que va a ser grabado en EPROM. while (x != xn) { x=xn. } Como se observa se requieren sólo diez líneas de código. pero el archivo generado por el compilador C ocupa 471 posiciones de memoria.

Se expresa con cuatro dígitos hex (0000H-FFFFH) Tipo de registro: Estos dos caracteres identifican el tipo de registro para la línea. Los siguientes dos caracteres (02H) indican que la línea contiene 2 bytes de datos.2 Formato HEX INTEL. No incluye los nueve primeros ni los dos últimos caracteres de la línea. La línea se inicia con el carácter dos puntos. Longitud de registro: El número de bytes de datos expresado con dos dígitos hexadecimales.Desarrollo y Simulación de Programas 304 Cada uno de los registros del archivo de la figura 7.2. 0021H. señalando que corresponde a un registro en el formato HEX INTEL. Aislando los campos de la línea tres del archivo ejemplo. Checksum: Este campo es la verificación por suma total para la línea. El próximo par de caracteres: 00H. El primer byte de dato es 07H y el último es 00H. 02 Longitud del registro. Los más comunes son: 00 01 02 Registro de datos Registro de fin de archivo Registro de direcciones de segmento extendido 2-3 4-7 8-9 10 Datos: A partir del décimo carácter se encuentran los bytes de datos útiles. Los últimos dos caracteres D7H son el checksum de la línea. CARÁCTER DESCRIPCIÓN 1 Marcador de registro: El primer carácter de una línea siempre es ‘:’ para identificar el inicio de un registro. Esta es la información a cargar en la EPROM o en la memoria del simulador o emulador. Dos bytes de datos. Se representa como dos dígitos hex. 0020 Dirección de carga 0020H. Dirección: Este campo indica la dirección de memoria donde se cargaran los datos. 0700 Datos. 00 Tipo de registro: datos.2 tiene el formato indicado en la tabla 7. informa que la línea es un registro de datos. Se obtiene calculando el complemento dos de la suma sin acarreo de todos los bytes anteriores de la línea exceptuando el marcador de registro (:) Dos últimos . D7 Byte para verificación por suma total. 7. se obtiene: :020020000700D7 : Marcador de registro. los cuales deben ser cargados a partir de la dirección 0020H. Para calcular el byte de verificación se realiza la suma hexadecimal: 02 + 00 + 20 + 00 + 07 + 00 = 29H El complemento dos de 29H es D7H 29H + D7H = 0 Tabla.

se mantuvo la diferencia de tamaño entre los archivos generados por ambas herramientas. El autor comparó. con costo elevado. En realidad el compilador MICRO-C tiene algunas deficiencias. . el código generado por el ensamblador y el compilador C de un microcontrolador MCS-51. puede considerarse que los ensambladores se mantienen como líderes en la competencia de generar código pequeño y de velocidad alta. Aunque los compiladores modernos y las nuevas arquitecturas de los microcontroladores intentan día a día que el archivo de salida ocupe menos espacio en memoria.4 Salida del compilador MICRO-C 8085 para la versión en C del ejemplo 6.4 presenta la salida de compilador C para el mismo programa. Compiladores C para el 8085.3 se muestra el archivo HEX generado por el ensamblador para el programa del ejemplo 6. Es notable que el tamaño del código generado por el compilador C sea mucho mayor que el correspondiente en ensamblador. 7.33.33. :0E0000001110270E03CD1700CD4F000E9FCD1F :09000E0017000E64EBCD2B007607 :0E0017007906080E00616C298FD22500198928 :0600250005C21E004FC9D8 :0E002B003E10210000EB29EBD23B00292CC334 :0E0039003C00291CF57D996F7C9867D2490028 :080047001D09F13DC23000C9A2 :0E004F002230087C0F477D1F4F2A3008EBCD72 :0E005D002B00606919237C1F577D1F5F78BA46 :0B006B00C2710079BBC8424BC35800B3 :00000001FF Fig. :20400000310060AF32E341CD6A41CF396EC9E56069C139716069C9397E23666FC9E5606982 :20402000C1397123706069C9EB5E23562BEBC9EB7323722BEBC97E23666FC97D02037C023E :20404000C97D079F67C9EB4E23462378B1CA5E407E23BBC258407EBA23C24740C5C97E2365 :20406000666FE92B7C2F677D2F6FC97CB5210000C023C979956F789C67C9D5EB2100007B46 :204080000FD2854009A77A1F577B1F5FB2CA9A4079174F781747B1C27F40D1C9CDA24060FB :2040A00069C9D5EB2100003E1132D741A779174F7817473AD7413DCAD84032D7417D176F3A :2040C0007C1767BADAAC407DC2CF40BBDAAC40936F7C9A6737C3AD40D1C979A56F78A46787 :2040E000C979B56F78B467C979AD6F78AC67C97CB5CAFF40A7781F47791F4F2DC2F44060EC :2041000069C97CB5CA1241A779174F7817472DC207416069C9CD5F41C82BC9CD5F41C02B79 :20412000C9E56069C1CD4F41D82BC9CD4F41D8C82BC9CD4F41D02BC9E56069C1CD5F41D858 :204140002BC9CD5F41D8C82BC9CD5F41D02BC978ACF25F41210100A0FA5D41B5C937C97833 :20416000BCC2664179BD210100C921307522DD412ADD4122DB412ADD41444D210100094425 :204180004D210100CDEF4022DF412ADF4122DD417CB5CAC0412ADF4122DD412ADB41444D8B :2041A0002ADD41CD9C40444D2ADD4109444D21010009444D210100CDEF4022DF41C38A41F1 :1741C0002ADD41444D219F00CD7A40444D216400CD9C4022E141C9FC :00000001FF Fig. usando una rutina de prueba. 7. y además se ejecute a mayor velocidad.3 Salida del ensamblador para el programa del ejemplo 6.32 y la figura 7. A pesar que el traductor C se ofrece como un compilador moderno.Desarrollo y Simulación de Programas 305 En la figura 7. utilizan técnicas de optimización que disminuyen el tamaño del código de salida.

Código estructurado. 3. éste puede contener más de un procedimiento. Los módulos se programan usando procedimientos. No existen reglas totales para la programación modular con relación al número de líneas que debe tener un módulo para formar parte de un programa eficiente. Programación modular. y debe realizar una función única. El programa está compuesto por procedimientos o módulos cada uno de los cuales realiza una función específica. Cada uno de los módulos en los cuales se divide el programa debe tener una entrada y una salida. 3. Diseño hacia abajo. Esta técnica simplifica en forma notable el proceso de diseño y el mantenimiento ulterior de los programas. El desarrollo de un programa extenso y complejo se facilita si el código es separado en bloques funcionales que contengan un número relativamente pequeño de instrucciones. A continuación el diseño continúa en descenso hasta cuando cada subfunción es definida y los módulos son programados. Tener una entrada y una salida . Sólo deben cumplirse con tres reglas básicas al escribir cada módulo. Este debe. codificado y probado en forma independiente. Realizar una función única. Al inicio se define la función global del programa (módulo principal) como un conjunto de subfunciones generales (módulos específicos).2 ESTRUCTURA DEL PROGRAMA Para realizar el proceso de representar un algoritmo como un programa capaz de realizarlo. La comunicación entre módulos debe ser mínima. la cual debe ser independiente de las que realizan los otros bloques del programa. Tales formas lógicas pueden constituir lazos de código o estructuras condicionales 7. 1.1 Programación modular Consiste en seccionar el programa en rutinas. 2. el programador debe prestar especial atención al uso de técnicas que faciliten el desarrollo de diagramas de flujo y de programas. 1. Para escribir el programa se usan sólo ciertas estructuras lógicas de programación. las cuales pueden ser escritas y probadas por separado para posteriormente ser integradas en un programa capaz de resolver el problema propuesto originalmente. Entre estas técnicas se consideran.2.Desarrollo y Simulación de Programas 306 7. Contener todas las instrucciones necesarias para llevarla a cabo. 2. Cada módulo puede ser escrito. Dependiendo de la complejidad de la tarea que realice un módulo específico.

Una vez verificados los módulos en forma independiente. En la práctica cualquiera sección de código que realice una función específica. mas simples de escribir y de depurar que un programa extenso.Desarrollo y Simulación de Programas 307 La técnica de programación modular disminuye el tiempo de desarrollo de un programa. En ambos casos. pero no siempre es de este modo. 7. éstos son enlazados y relocalizados para formar un bloque único de código. pero que en modo alguno pueden considerarse desventajas significativas. La programación modular requiere de sostén extra de programas para desarrollo. Finalmente. es necesario escribir rutinas para depuración de los módulos. La cesión del control del programa a los módulos consume tiempo de CPU y memoria. No obstante.2 Diseño hacia abajo Este método de diseño descendente permite organizar el programa como un conjunto de bloques de código relacionados en forma jerárquica. Las unidades de código pueden ser escritas por más de un programador y en forma independiente. éstas son fáciles de encontrar y corregir. Otra ventaja de la programación modular es patente cuando un programa desarrollado y en operación debe ser modificado. al separar la función global del código en tareas pequeñas realizadas por subprogramas cortos. Los beneficios obtenibles por el diseñador con la utilización de la técnica de programación modular son de tal proporción. La subtarea ejecutada . En el nivel superior se encuentra el programa principal. Cada rectángulo del diagrama de tres niveles de la figura 7. 20 y 30. Además. puede ser un módulo. ubicados en el nivel 1.5 corresponde a un módulo del programa. Un módulo particular está constituido usualmente por un procedimiento. Esto puede responder a que un procedimiento particular debe ser reformado o que nuevos módulos deben ser incluidos. pueden señalarse algunos puntos débiles del uso de módulos. que ésta técnica ha sido adoptada como un recurso de presencia obligada durante el proceso de diseño y escritura del software de soporte de aplicaciones basadas en microcontroladores y microprocesadores. los cambios necesarios pueden realizarse sin afectar al resto de los archivos del programa. Debido a que las fallas de posible aparición durante el proceso de depuración de un programa son especificas de cada módulo. la programación de rutinas funcionales permite establecer una biblioteca de procedimientos factibles de ser usados en programas futuros. los cuales son verificados antes de la prueba del programa final. Los procedimientos individuales deben ser relocalizables y debe disponerse de un programa enlazador (linker).2. el cual para realizar la tarea llama a 10. el cual puede ser cargado en memoria y ejecutado.

2. como resultado de la suma de pequeñas subtareas propuestas en forma general. 12 y 13. el proceso continúa con la progresiva sustitución de cada proposición con secuencias específicas de código. cada módulo es codificado y depurado. debido . imposible de realizar. El módulo principal debe se cuidadosamente definido. Para la prueba. el cual incluirá las llamadas necesarias a los módulos restantes del programa. 7. 7. Esta técnica convierte el proceso de desarrollo de un programa en una serie de etapas donde se mezclan la escritura y depuración de secciones de código. el código auxiliar correspondiente es sustituido por el código operativo. Durante la segunda fase. 2. El módulo 30 no llama a ningún procedimiento. Fig. mientras que 20 usa a 21 y 22. cada rutina puede substituirse por un código auxiliar que entregue la misma respuesta que debería entregar el subprograma codificado y verificado. La primera fase del diseño consiste en escribir y depurar el módulo principal. Existen algunos defectos que pueden afectar negativamente los resultados obtenibles al aplicar esta técnica. Es obvio que la escritura de los programas auxiliares puede ser una labor compleja y en casos extremos. La ventaja más resaltante del método de diseño en descenso es que no requiere codificar y probar todos los módulos y posteriormente realizar la prueba del programa. 1.3 Código estructurado El uso de programación estructurada como método de desarrollo de programas es una vía para eludir el uso indiscriminado de instrucciones tipo GO TO. se prueba el programa final. escrito y depurado.Desarrollo y Simulación de Programas 308 por el módulo 10 requiere que éste llame a 11. 3. Cualquier error en el diseño o escritura de esta sección causará resultados fatales en la eficiencia u operatividad del programa desarrollado. Codificados todos los módulos.5 Organización jerárquica de los módulos Una vez establecida la tarea que debe realizar el programa. Una vez verificado un módulo.

También representa un proceso: un programa completo o una sección de este que resuelva un problema matemático o ejecute algún tipo de procesamiento de datos. IF-THEN/ELSE. el procesamiento se inicia en la entrada de la rutina. Una tarea o proceso puede consistir de: una operación de lectura de un puerto de entrada para adquirir datos provenientes de un convertidor análogo digital. 5. CASE. existe cierta dificultad para programar en forma estructurada usando lenguaje ensamblador. En la figura 7. ejecutándose cada instrucción hasta la finalización del programa. la carga inmediata de un valor en el acumulador o de una secuencia de código que programe convenientemente los dispositivos de E/S conectados al sistema. 3. debido a que la construcción de lazos y proposiciones CASE en este lenguaje. La aplicación práctica de teoremas de estructura ha verificado que un programa con cualquier grado de complejidad puede ser desarrollado sin el uso de instrucciones GO TO concibiéndolo en términos de tres estructuras lógicas de control básicas: secuencial. tendrá una entrada y una salida y las instrucciones se ejecutarán tal como están almacenadas consecutivamente en memoria. se tienen cinco tipos comunes de formas lógicas simples. En cualquier caso. Para escribir un programa eficiente no se requieren estructuras complejas de control. condicional y lazos. . Estas son: 1.6 se muestra la secuencia de ejecución de tres procesos. Toda sección de código que realice una tarea representada por la realización de una acción especifica y distinguible. En la práctica. La programación estructurada requiere un lenguaje en el cual las estructuras de control puedan ser codificadas. Estructura secuencial Las instrucciones del programa son ejecutadas en el orden que aparecen en el listado o lo que es igual se procesan instrucciones almacenadas en posiciones sucesivas de memoria. WHILE-DO. es factible el uso de código estructurado en programas en ensamblador. Considerando las variantes de las estructuras condicionales y lazo. REPEAT-UNTIL. A pesar que es imposible alcanzar el nivel de estructuración posible en lenguajes de alto nivel. implica el uso de instrucciones de salto.Desarrollo y Simulación de Programas 309 a que este comando de bifurcación resulta en el desarrollo de programas confusos y difíciles de analizar. 4. ampliamente usadas en lenguajes de programación de alto nivel. SECUENCIAL 2.

Cuando se ejecuta la proposición. con una entrada y una salida. fáciles de entender y de modificar. se combinan para formar algoritmos lógicos más complejos. se selecciona uno de dos más procesos posibles. El resultado es el desarrollo de programas más eficientes. 7. La utilización de éstas estructuras lógicas simplifica el desarrollo de programas.6 Estructura secuencial. al sentar las base de la técnica de programación estructurada.Desarrollo y Simulación de Programas 310 Fig. en el otro. En las otras estructuras de programación. en la cual un conjunto de módulos. de acuerdo con el resultado de la prueba. se prueba una condición y se transfiere el control hacia una de dos vías. una proposición fija las condiciones que se requieren para el control de la dirección de ejecución del programa. Dependiendo de la estructura básica. constará de tres instrucciones. Los procesos individuales pueden tener un nivel de complejidad interna variable. los cuales también disponen de solo una entrada y una salida. . Una tarea particular puede ser realizada por una instrucción simple o puede ser necesaria una secuencia larga o compleja de instrucciones para programarse la tarea. el resultado de la prueba conduce a la ejecución de un proceso determinado. el programa completo descrito por la figura 7.5. o la salida del módulo. En ambos modos la culminación de la ejecución del código implica la salida de la rutina. Si cada proceso corresponde a una instrucción. la transferencia puede producir dos acciones: en un caso.

1 se presenta el listado de n programa que usa la estructura lógica IFTHEN/ELSE.1 Usando la estructura lógica IF-THEN/ELSE. . escriba un programa para activar la bandera de acarreo e iluminar un LED conectado al bit 7 del puerto de salida 20H. si el dato en el puerto de entrada 20H corresponde al caracter ASCII ‘R’.7 se muestra el algoritmo de esta estructura de código y en el ejemplo 7.Desarrollo y Simulación de Programas 311 Estructura IF-THEN/ELSE Un elemento de decisión es usado para aprobar la ejecución de un proceso o para seleccionar entre la ejecución de uno de dos procesos. IF condición 1 THEN proceso 1 ELSE proceso 2 En la figura 7. En el primer caso la estructura se reduce a IF-THEN. La forma general de la proposición es.7 Estructuras de control: a) IF THEN. En caso contrario el indicador de acarreo debe ser 0 y se activará un LED conectado al bit 3 del mismo puerto de salida. (a) Fig. b) IF-THEN/ELSE (b) Ejemplo 7. 7.

. Lee el puerto 20h. entre dos posibilidades. noesr: led: Fig. 80h jmp led stc cmc mvi a. . in 20h cpi 52h jnz noesr stc mvi a.1 Una vez realizada la lectura del puerto 20H se compara el valor en el registro acumulador con el código 52H. para determinar la secuencia de instrucciones a ejecutarse. El elemento de decisión es el estado del bit de cero Z. Cy=1. . . Se escribe en puerto de salida 20h.Desarrollo y Simulación de Programas 312 En la figura 7. . Bit 3 del a a 1. Salto a escribir en puerto 20h. Cy=1. Bit 7 del a a 1. .8 Diagrama de flujo del programa del ejemplo 7. . Observe que al realizarse la tarea correspondiente se produce la salida del programa.8 se muestra el diagrama de flujo del código y a continuación el listado del programa. Salto si el caracter no es ‘r’. 08 out 20h hlt . 7. el cual es probado con una instrucción JZ de salto condicional. Se complementa cy . .Compara el contenido de a con ‘r’. .

Para codificar una estructura de selección múltiple existen dos caminos: el primero es utilizar varias proposiciones IF-THEN y una IFTHEN/ELSE. IF condición 1 THEN proceso 1 IF condición 2 THEN proceso 2 IF condición 1 THEN proceso 3 . 7. El valor índice puede ser . La estructura CASE es la segunda vía disponible para selección múltiple. Una vez realizada la tarea seleccionada se sale del programa.Desarrollo y Simulación de Programas 313 Estructura CASE Es usual que un programa deba seleccionar la realización de una tarea dentro de un grupo de opciones.9 Selección múltiple Se ejecutará el proceso correspondiente a la condición que sea verdadera. . La proposición CASE permite que el valor de una variable entera entre 0 y n. ELSE proceso n Fig. determine cual de varios procesos debe ser ejecutado. Si ninguna condición es verdadera se ejecuta el último proceso. Este tipo de selección puede complicar innecesariamente un programa. de la forma. .

Los dos primeros bytes de la lista contienen la dirección de inicio de la rutina correspondiente al proceso 0. proceso n Fig. 7. el control abandona la rutina. auque puede programarse algún código de protección contra tal eventualidad. 2. Los . al culminar la ejecución de la tarea seleccionada. La forma de la proposición CASE es. Suponga ahora que desee escribir una rutina con estructura CASE para ejecutar uno de cuatro procesos diferentes.Desarrollo y Simulación de Programas 314 resultado de la evaluación de una expresión o puede ser suministrado por un periférico. el comportamiento de la proposición CASE es impredecible. según indique un número binario almacenado en el registro E.10 Estructura CASE Para el caso igual a i se ejecuta el proceso i. este dígito puede ser: 0. . . la cual contiene las direcciones de inicio de los cuatro procesos. y así sucesivamente. ó 3. Si el valor índice es mayor que n. CASE variable proceso 0 proceso 1 . 1. Para codificar la proposición CASE se usará una tabla de saltos almacenada en memoria.

Sumar el desplazamiento a la base de la tabla. El byte alto de la dirección de salto en d. su dirección en la tabla estará a partir de la posición de memoria base + 2*i. . . Para el acceso a la tabla se programa un modo de direccionamiento conocido como base más desplazamiento. mientras que el desplazamiento señala la ubicación relativa en el arreglo de un elemento de 16 bits. Esto significa que si el número es 3. basta con ir a la dirección base+6 para encontrar el byte de orden bajo de la dirección de salto. . Con este registro apuntando la posición deseada se transfiere desde la memoria hasta el registro DE la dirección de la posición de que contiene la rutina. haciéndose efectiva la ejecución del proceso.0. Si llamamos i el número del proceso a ejecutar.Desarrollo y Simulación de Programas 315 elementos de la tabla ocupan 8 bytes de memoria. HL apunta a dirección siguiente.m h d. donde la base representa la dirección de inicio del arreglo de datos. .m .3. Conviene utilizar direccionamiento indirecto por registro para acceder a la tabla. obteniéndose la dirección en HL. Para crear la dirección se carga la base del arreglo en HL y se le suma dos veces el valor del número del proceso. Cargar hl con la base de la tabla. Byte alto del desplazamiento de la tabla a cero. Tabla 7. bastará desplazarse dos veces el valor del número binario de entrada. La posición del elemento seleccionado en la tabla está almacenada en el registro par HL. .2 Escribir un programa con estructura CASE utilizando una tabla de saltos. mvi lxi dad dad mov inx mov xchg pchl d. como indica la tabla 7. . Intercambiar los contenidos de hl y de. Conocido el proceso a ejecutar se debe encontrar la dirección del proceso en la tabla. para apuntar la dirección de inicio del proceso. Esta información se transfiere a HL y finalmente al contador de programa. . . h. Sumar de nuevo .3 Ubicación de las direcciones de salto Dirección en la tabla Byte alto Byte bajo Proceso 0 base+1 base 1 base +3 base+2 2 base +5 base+4 3 base +7 base+6 Observe que si nos ubicamos en el inicio de la tabla. El número de la tarea a ejecutar se encuentra el registro E de 8 bits. Ejemplo 7. Saltar al proceso. El byte bajo de la dirección de salto en e. tabla d d e.

Estructura DO-WHILE Las instrucciones de salto permiten el establecimiento de lazos de programación. Cuando el contador llegue a cero. Cuando se utiliza un contador podría concebirse como ejecute el proceso mientras el contador sea distinto de cero. Fig. la tarea se realizará repetidamente. . para mantener la continuidad. Ejemplo 7. se repiten aquí.3 Este programa transfiere un bloque de 16 datos desde una zona de memoria con dirección de inicio en DORG. el contador debe cargarse con un valor N. en los cuales un grupo de instrucciones se ejecutan repetidamente mientras una instrucción de salto condicional se encarga de controlar la repetición y salida del lazo. debido a que el contador se decrementa antes de la ejecución del primer lazo.11 Estructura DO-WHILE. 7. Aunque las dos últimas estructuras de control se discuten en el capitulo 6. cada rutina de proceso debe asegurar que una vez ejecutado.Desarrollo y Simulación de Programas 316 Para garantizar que la estructura CASE tenga una entrada y una salida. la condición será falsa y se saldrá del programa. En tanto esta condición sea cierta. En esta estructura la condición al inicio del lazo es repetidamente evaluada. siendo (N-1) el número de veces que debe repetirse el lazo. y el resultado de la prueba indicará si se debe ejecutar el lazo o salir de este. Pero. el control de programa vaya a la misma dirección de la memoria. hasta otra área con dirección de inicio DDES. En este caso el lazo debe repetirse 16 veces para lograr la transferencia del bloque de datos de 16 bytes.

Fig. . .Desarrollo y Simulación de Programas 317 lazo: lxi lxi mvi dcr jz mov stax inr inr jmp h.ddes b. . Transferir el dato al bloque destino. . se ejecuta la tarea.12 Estructura REPEAT-UNTIL En el caso que se use un registro como contador para el control del lazo. Cargar en hl la dirección de inicio del bloque origen. Inicializar el contador de número de datos a mover.dorg d. A diferencia de la estructura DO-WHILE en la cual es posible que el lazo nunca se ejecute. la proposición puede concebirse como: repita el proceso hasta cuando el contador alcance cero. en REPEAT-UNTIL se ejecuta por lo menos una vez. Disminuir contador. posteriormente se prueba la condición y dependiendo del resultado se repite el lazo o se abandona este. salir de la rutina. Incrementar apuntador de bloque origen. Mientras la condición sea falsa. Si el último dato fue transferido.m d l e lazo . Cargar en de la dirección de inicio del bloque desti no . el control entra al lazo y el proceso es ejecutado incondicionalmente.17 b salir a. . 7. Cuando sea verdadera . . . Leer un dato desde el bloque origen. Incrementar apuntador de bloque destino salir: Estructura REPEAT-UNTIL En este tipo de proposición.

. El ejemplo 7. Mover al acumulador el contenido de m.3 EL LENGUAJE ENSAMBLADOR El ensamblador permite representar en forma simbólica el lenguaje de máquina del procesador. Ejemplo 7. . . Cada µP viene con su propio ensamblador. dado que es fijado por la localización del caracter ‘P’ en memoria.m 80h salir 01 h lazo .tabla a. . Incrementar apuntador de bloque origen . es posible mantener activo el lazo hasta la ocurrencia de un evento externo. Si el último dato fue transferido. . o la lectura de un dato de control almacenado en memoria. como la introducción de un caracter por un puerto.Desarrollo y Simulación de Programas 318 se sale del programa. Incremente hl. Aunque la sintaxis y potencia del traductor . 7. . facilitando la escritura o lectura de un programa. Transferir el dato al bloque destino. escribir en puerto de salida. . Cargar en hl dirección de inicio de la tabla. salir. El final del arreglo de datos es indicado con el código del caracter ASCII ‘P’ (parar). No siempre estas dos últimas estructuras de programación requieren un contador para el control de repetición del lazo. Si es ‘p’.3 usando la estructura REPEAT-UNTIL.Cargar en de la dirección de inicio del bloque desti no . . Si no es ‘p’. Decrementar contador.4 lazo: lxi h. Una rutina que realiza esta tarea se escribe a continuación.16 mov a. .m stax d inx h inx d dcr b jnz lazo . Incrementar apuntador de bloque destino .4 muestra el código del ejemplo 7. Ejemplo 7. Comparar el dato en a con el caracter ‘p’. Inicializar el contador de número de datos a mover. salir de la rutina.ddes mvi b. Leer un dato desde el bloque origen . Repetir lazo. aunque es usual que segundas fuentes provean otras versiones del lenguaje para un mismo µP. .5 Considere que un grupo de datos numéricos almacenados en una tabla en memoria deben ser transferidos al puerto de salida 1. lazo: lxi mov cpi jz out inx jmp h.dorg lxi d. Cargar en hl la dirección de inicio del bloque origen. salir: Es obvio que el número de veces que el lazo se repite es desconocido.

scr. existen ciertas características comunes. Tales características resultan en el incremento de la productividad del programador al evitarse los errores inherentes a la representación de instrucciones. son archivos típicos de entrada para ensambladores del µP 8085A.13. Esta información permite control de la carga en memoria del código ejecutable. • El uso de seudo-instrucciones o directivas para controlar el proceso de ensamblaje. Una de las desventajas del lenguaje ensamblador es que al estar íntimamente relacionado con la estructura de la máquina. 7. Cuando el ensamblador traduce el programa fuente también incorpora en el archivo binario generado información adicional además de la versión en lenguaje de máquina del código. cada microprocesador deberá disponer de su propio ensamblador. 377Q. y mensajes de posibles errores cometidos en la escritura del texto fuente. Como muestra la figura 7. • Reservar áreas de la memoria para el almacenamiento del programa y los resultados. • Usar una secuencia de caracteres alfanuméricos (TPULSO. datos y direcciones convenientemente convertidas a binario. Lo usual es que el archivo objeto tenga un formato adecuado para ser cargado en un grabador de EPROM o EEPROM.Desarrollo y Simulación de Programas 319 puede variar de una versión a otra. en la memoria de un equipo emulador del µP o para ser entrada de un programa simulador del µP. El ensamblador genera además un archivo texto o programa lista que contiene una combinación del programa fuente y el código de máquina generado. nombre. octal y binario respectivamente.a85 y nombre. • La asignación de direcciones de memoria usando expresiones aritméticas.asm. FFH. El nombre del archivo es elegido por el usuario y su extensión es fijada por el diseñador del traductor. Opcionalmente.1 El proceso de ensamblaje En su forma más simple un ensamblador lee un archivo fuente escrito siguiendo la sintaxis del traductor. indicando las direcciones de memoria utilizadas para almacenamiento del programa. direcciones y datos en binario. LAZO. El archivo objeto contiene el código ejecutable con todos las referencias simbólicas de códigos de operación. En cualquier de estos casos el código objeto generado por el ensamblador puede ser probado y depurado. algunos .3. Por ejemplo todo buen ensamblador permite. Por ejemplo: nombre. • Definir constantes en bases distintas: 255. y simplifica el proceso de modificación y documentación de los programas. 11111111B. LAZO1) para el manejo simbólico de direcciones. hexadecimal. el traductor procesa el programa fuente y lo traduce a código objeto. representan el mismo número en decimal.

al contener información sobre los símbolos usados.13 Salidas del proceso de ensamblaje Al inicio del ensamblaje. el archivo objeto contiene todas las direcciones de carga del código especificadas pudiendo ser cargado directamente en memoria. Fig. El archivo lista se identifica como nombre. dirección y líneas del programa donde aparecen.3. En el momento de la traducción el ensamblador conoce las direcciones de memoria donde se cargarán todas las etiquetas del programa. el cual ofrece una herramienta de diagnóstico para el desarrollo de programas.lst o nombre. Este modo de programación es ineficiente porque especificar la dirección de carga del código en memoria impide la ejecución del programa en otra área de memoria y el desarrollo de programas en forma modular. o con una etiqueta como DIRM. y la referencia cruzada como nombre. Al final del proceso de traducción. La función del ensamblador que permite superar estas limitaciones se denomina relocalización y capacita al programador par codificar un programa o partes de éste sin desvelarse por la .crf. su clase. Esto requiere que el programador conozca y defina las direcciones de carga en memoria de las instrucciones de datos del programa.Desarrollo y Simulación de Programas 320 ensambladores entregan otro archivo texto denominado referencia cruzada.2 Proceso de ensamblaje de un programa modular El ensamblador genera un código objeto absoluto cuando en el programa fuente todas las direcciones se declaran en forma absoluta. el cual se inicia por defecto en la dirección 0000H.prn. 7. El proceso descrito supone la existencia de un solo archivo fuente. Este tipo de archivo se conoce como archivo objeto absoluto. El contenido del LC puede ser modificado por el comando ORG dirección. Este contador se incrementa a medida que se procesa cada instrucción del programa fuente para indicar al ensamblador la posición de memoria donde se ensamblará la siguiente instrucción. El ensamblador se encarga de determinar el valor absoluto de la dirección y lo asigna a la etiqueta. manteniendo un registro en una tabla de símbolos.7. el programa ensamblador activa un contador de localizaciones (LC). Una dirección puede expresarse como un número: 0100H.

el cual debe ser incorporado durante el proceso de traducción al archivo binario ejecutable final. Un programa relocalizable puede ejecutarse en la dirección cero en un caso. Un programa ejecutable consistirá de un módulo único que es una combinación de los segmentos absolutos y relocalizables de los módulos de entrada. Un segmento absoluto identifica una sección de código con su dirección de carga completamente especificada. Esta función hace posible el ensamblaje y depuración de los módulos independientes. Además. Además. No obstante. El uso de la relocalización genera un código reubicable. codificar.Desarrollo y Simulación de Programas 321 ubicación en memoria del código objeto final. y probar en paralelo módulos distintos del programa y limitar las modificaciones necesarias a un modulo especifico en lugar de hacerlo al programa completo. las tareas a realizar son definidas y divididas en rutinas. Los ensambladores son diseñados para permitir el uso de programación modular. La relocalización permite la prueba del programa en cualquier dirección y posteriormente la reubicación del código a las direcciones correspondientes al hardware desarrollado. El programa constará de varios archivos o módulos. el programa puede requerir el uso de algún código contenido en una biblioteca de programas. Un segmento es una sección de código o de datos en memoria generada a partir de código o datos del archivo fuente. . estos se usan para definir código cuya dirección nunca cambiará. es común que en la fase de desarrollo y depuración del software se usen recursos como equipos emuladores o simuladores con un espacio de direcciones de memoria distinto al de la tarjeta de la aplicación. Es claro que el programa final a ejecutar en el hardware debe hacer referencia a estas direcciones. la aplicación de la técnica de programación modular en el desarrollo de programas con ensamblador es posible gracias a la relocalización de código. los cuales son escritos y ensamblados independientemente. Para ilustrar una de las ventajas de la relocalización de código considere que subsistema de memoria de una aplicación con µP está compuesto por una combinación de memoria EPROM y RWM. Un módulo de entrada tiene un nombre asignado por el usuario y puede contener uno o más segmentos o segmentos parciales. En la etapa inicial de desarrollo del programa. Los segmentos absolutos normalmente se usan (aún en módulos que contengan segmentos relocalizables) para puertos mapeados en memoria o para cargar código en direcciones fijas usadas por el procesador. con direcciones lógicas determinadas. El código puede ser movido en el espacio de direcciones del µP y ejecutado en más de una dirección. y puede ser absoluto o relocalizable. por ejemplo rutinas de inicio o vectores de interrupción. los cuales serán posteriormente enlazados para formar un programa único ejecutable. pudiendo el programador estar en capacidad de diseñar. el cual es un software cuya dirección de carga puede cambiar. y en 2000H en otro.

Una etiqueta en la primer byte de la sección de código relocalizable se le asigna la dirección cero. al cual llamaremos código objeto. 3. Los segmentos que tengan el mismo nombre pero procedan de diferentes módulos son considerados parte del mismo segmento y son denominados segmentos parciales. Los segmentos se definen al inicio del programa.14 un diagrama de bloques ilustra el proceso de generación de un programa objeto absoluto a partir de varios módulos de entrada. En el segundo paso. su LC es puesto a cero (en segmentos absolutos. denominado código relocalizable. el ensamblador genera un código el cual no está totalmente en código de máquina. tipo y otros atributos.Desarrollo y Simulación de Programas 322 Los segmentos relativos contienen código cuya dirección de carga en memoria aun no está definida. Más bien es un código muy cercano al lenguaje de máquina. Los segmentos absolutos no tienen atributos y no pueden combinarse con otros segmentos. Las direcciones lógicas identifican posiciones reales de memoria usadas por el microprocesador cuando requiere acceso a instrucciones o datos del programa en el espacio de memoria del microcomputador. El ensamblador AVMAC85 asigna un contador de posiciones para cada segmento. Un programa denominado enlazador/relocalizador se encargará de procesar los distintos módulos objetos para formar un programa único ejecutable. . Estos son combinados por el por el programa enlazador. El proceso de traducción de los archivos de entrada que componen cada programa fuente se describe a continuación: 1. Durante el primer paso el ensamblador examina cada programa fuente y agrupa las referencias simbólicas en una tabla. ORG dirección puede modificar el LC) y toda instrucción o dato subsiguiente es asignado a este bloque de memoria. Cuando un segmento definido es activado. El símbolo ($) hace referencia al valor del LC en el segmento activo. El LC apunta al espacio de direcciones dentro del segmento y su contenido representa una dirección lógica para segmentos absolutos o un desplazamiento para segmentos relocalizables. De modo que cualquier línea dentro del segmento estará en una dirección que representa un desplazamiento con relación a la localización final de carga del segmento. En la figura 7. La activación de un nuevo segmento inicia un nuevo LC y desactiva el segmento en curso. 2. Para segmentos relocalizables la dirección inicial de carga puesta por el ensamblador siempre es cero y el LC se incrementa a medida que se agregan líneas de código. Un segmento relocalizable tiene nombre. Cuando los segmentos relativos son vinculados por el enlazador se le asigna su dirección real de carga y todas las etiquetas relativas son resueltas.

pero si el módulo contiene solo segmentos absolutos. Este genera un archivo objeto de tipo relocalizable. en caso contrario el código objeto resultante para ese módulo particular será absoluto. Además el enlazador resuelve todas las referencias entre módulos. Al final del ensamblaje de todos los módulos del programa. La función del enlazador/relocalizador es asignar direcciones de memoria absolutas a todos los segmentos relocalizables. Las salidas del linker son: Un programa objeto en código absoluto listo para ejecutar y un programa lista que muestra los resultados del proceso de enlazado y reubicación. El archivo mapa es un fichero ASCII donde se registra información sobre el proceso de enlace de los archivos objeto con códigos relocalizables y absolutos. si al menos uno de los segmentos del respectivo módulo fuente es de este tipo. el traductor entregará los resultados del ensamblaje en un archivo texto o listado del programa por cada módulo de entrada. el archivo objeto producto del ensamblaje será código absoluto. Por ejemplo se indican los segmentos del programa especificando el tipo las direcciones de inicio y final. Opcionalmente. El programa objeto contiene las instrucciones del código en lenguaje de máquina y los datos a ser cargados en memoria y ejecutados. se escriben los distintos módulos fuente y se traducen uno a uno a código objeto usando el ensamblador.14 Secuencia de traducción de un programa modular Después que el diseño del programa es completado. Para un módulo particular. Este puede ser cargado en memoria sin pasar por el programa enlazador/relocalizador. además de las direcciones de carga en memoria de cada módulo del programa. .Desarrollo y Simulación de Programas 323 Fig. el ensamblador puede producir un programa objeto en código relocalizable. el programa enlazador procesa el archivo en módulo objeto.7. además incorpora comandos de control adicionales que dirigen el proceso de carga. combinando segmentos del mismo nombre y tipo.

Desarrollo y Simulación de Programas 324 Fig. 7.15 Proceso de desarrollo de un programa .

Por ejemplo en un grupo de ROMs programadas por máscara en la fábrica. No obstante existen algunas características comunes a todos los ensambladores que permiten la descripción de los aspectos resaltantes del lenguaje usando una versión específica. En realidad.. los cuales incluyen todas las herramientas necesaria para el diseño y desarrollo de programas . los cuales pueden presentar diferencias en la sintaxis del lenguaje. especifican el valor de inicio del contador de localizaciones. prueba y depuración. En esta sección se presenta el ensamblador original (ASM80) diseñado por la empresa INTEL para el 8085A. permiten reservar direcciones o cargar datos en memoria. algunos enlazadores entregan directamente un archivo ejecutable en formato hex. Algunos μC de bajo costo como el MPR-85 requieren que el código objeto absoluto esté en formato hexadecimal para proceder a su ejecución. • Directivas de control de ensamblador para fijar el modo de ensamblaje. Es común que cada fabricante de µPs ofrezca un SD adecuado para el diseño de aplicaciones generales que usen el dispositivo que producen. En este caso. hasta la grabación en memoria sean realizado usando equipos microcomputadores de propósito específico. o en una PROM. Existen muchos ensambladores para el µP 8085A.15 es una herramienta especializada para la depuración de programas para sistemas basados en microprocesadores. desde el diseño.. También se usan para definir y activar segmentos o para definir si un símbolo tiene un alcance local o global. señalan el final del programa. usando una de estas directivas puede especificarse el nombre de un archivo en ensambla- . Este tipo de línea genera código ejecutable. El emulador en la figura 7.3. Por ejemplo. ensamblaje.3 Lenguaje ensamblador para el 8085 Para un proceso de ensamblaje exitoso es necesario que el archivo texto que contiene el código fuente cumpla estrictamente con ciertas reglas de codificación. que el código absoluto de salida puede ser programado en una memoria no volátil y ejecutado por el μP. El ensamblador reconoce tres tipos de líneas fuentes: • Instrucciones en nemónicos que serán traducidas a código de máquina. Lo común y deseable es que el desarrollo del programa. denominados Sistemas de Desarrollo (SD). • Directivas generales de ensamblador para especificar la estructura del programa y definir los tipos y alcance de los símbolos usados. se requiere el uso de un programa para convertir desde código objeto a formato hexadecimal. propias de cada ensamblador. EPROM o EEPROM programada por el usuario. El uso de otra versión del lenguaje usualmente implica modificaciones menores en el programa fuente.15 muestra. el cual es descrito con detalle en el 8080/8085 Assembly Language Programming Manual. Un programa fuente escrito en lenguaje ensamblador consiste de una secuencia de líneas que suministran al ensamblador la información necesaria para ejecutar el proceso de traducción.Desarrollo y Simulación de Programas 325 La figura 7. Por ejemplo. 7.

Formato de línea El formato de una línea del programa fuente consta de cuatro campos. • El campo de código de operación Puede contener el nemónico de una instrucción del μP que debe ser ensamblada o una directiva de ensamblador para ser ejecutada. . Etiqueta Código de operación Operando(s) . Fig. ********************Esto es una sección del ejemplo 6. También puede establecerse los archivos de salida a generarse.Byte alto del contador al A. STC por ejemplo. Es opcional y en una línea fuente puede existir solo este campo. y puede consistir de uno a seis caracteres alfanuméricos. Es opcional. un dato. o puede contener dos operandos cuando deba especificarse el destino de los datos. Un caracter (. • El campo de comentarios expone la función la operación que ejecuta la instrucción. El ensamblador indicará error si una etiqueta es definida más de una vez en el programa.Decremento registro par BC . Comentarios .16 Formato de línea del ensamblador • El campo de etiqueta identifica en forma simbólica la posición de memoria donde se localiza la instrucción que es ensamblada y debe finalizar con dos puntos (:). La primera línea solo tiene campo de comentario. o una dirección.17 Ejemplos de líneas fuente válidas. Este campo estará vacío para instrucciones que no requieran operandos. El operando puede ser un registro. separados al menos por un espacio en blanco. Comentarios Fig. como en MOV A.) marca el inicio del comentario.7. • El campo de operando especifica explícitamente o identificando el lugar de origen de los datos o dato que usará la instrucción definida en el campo de código de operación.32********************* LAZO: DCX MOV ORA B A.Desarrollo y Simulación de Programas 326 dor que debe ser incluido como parte del programa que está siendo traducido. 7. CAMPO 1 CAMPO 2 CAMPO 3 CAMPO 4 Etiqueta Código de operación Operando(s) .B C . . OR entre B y C. pero el primer caracter debe ser alfabético o uno de los caracteres especiales ‘?’ o ‘@’.B. una referencia a memoria. el ancho o longitud de la página y el título del programa.

Desarrollo y Simulación de Programas 327 Conjunto de caracteres Los siguientes caracteres son reconocidos por el ensamblador: a) Las letras del alfabeto Inglés.4 Delimitadores legales en el asm80/85 CARACTER USO b Uno o más espacios en blanco Separador de campo. d) Cualquier caracter del código ASCII que forma parte de una constante encerrada entre apóstrofes (‘R’ . ‘abef’). Punto y coma Inicio de comentario : Dos puntos Último caracter de la etiqueta ‘’ Dos apóstrofes Delimita cadena de caracteres. () Dos paréntesis Delimita una expresión. mientras que el segundo señala el origen del dato. Los operandos pueden especificarse de distintas formas: Hexadecimal Una cantidad hexadecimal iniciada con un dígito del 0 al 9.. Coma Separador de operandos. EJEMPLO 00H 23C5H 0DFH 0FFFCH . y que finalice con la letra H. Dato inmediato. b) Los dígitos del 0 al 9 c) Los caracteres especiales + . Tabla. Delimitadores Son caracteres especiales usados para indicar la finalización de una línea o para separación entre campos. Dirección de 16 bits. . Registro par. o que forme parte de un comentario. ( ) ‘ & .7. Desde la A hasta la Z.* / .. Especificación de operandos Cuando existen dos operandos. . Los tipos de operandos posibles son: • • • • Registro. el primero identifica el destino del resultado.

ASCII del caracter G.Desarrollo y Simulación de Programas 328 Octal Un número octal seguido por la letra Q u O. EJEMPLO MVI A. EJEMPLO 45Q 1234Q 230Q 7600Q Binario Cualquier cantidad en binaria seguida por la letra B. A partir de la declaración de la etiqueta. puede ser usada como operando. Carga el A con el valor 47H. Salto a instrucción en lazo2 si Z=0. Si DATO tiene asignado el valor 0DH.B C LAZO2 . . . EJEMPLO LAZO2: DCX MOV ORA JNZ B A. el valor de la dirección del primer byte de la instrucción. de modo que las siguientes instrucciones son equivalentes: EJEMPLO SUI SUI 0DH DATO Etiquetas de instrucciones o datos El ensamblador asigna a las etiquetas usadas para identificar líneas de programa. Valores asignados a etiquetas Las directivas SET y EQU permiten asignar valores a etiquetas.correspondiente al código en . EJEMPLO 11010100B Constante ASCII Un caracter encerrado entre apóstrofes define una constante ASCII.‘G’ . cualquier instrucción del código fuente puede utilizar esta etiqueta como operando.

Luego que cada línea fuente ha sido examinada en el primer paso. se puede hacer referencia a este símbolo desde cualquier parte del programa. y puede formar parte de un operando. Por ejemplo. Un sím- . Definición de símbolos Un símbolo global es aquel que mantiene su significado a lo largo del programa. El caracter especial $ hace referencia al contenido actual del contador de posiciones. el contador es denominado contador de posiciones (Location counter (LC)). Existen ciertos símbolos que no pueden ser definidos como símbolos de usuario debido a que tienen un significado específico para el ensamblador. los nemónicos de las instrucciones y las directivas son símbolos reservados por el ensamblador.Desarrollo y Simulación de Programas 329 Expresiones Cualquier de los operandos anteriores pueden se usados conjuntamente con operadores.5 tampoco pueden usarse como símbolos de usuario. Si una dirección especifica de una instrucción se le asigna el símbolo SALTO1. Debido a que estas direcciones en última instancia especifican posiciones de la memoria principal. para formar expresiones utilizables como operandos en una instrucción. EJEMPLO SALTO: JMP $-5 . la cual permite inicializar el LC en una dirección diferente a cero. atrás del primer byte de esta . Existe una directiva de ensamblador. EJEMPLO SUI MVI 2*DATO A.DATO + 5 Referencia al contador de posiciones El ensamblador usa un contador para mantener un seguimiento de las direcciones de las instrucciones en lenguaje de máquina. el LC es incrementado en un valor igual al número de bytes de cada instrucción. ORG. Antes del ensamblaje el LC es puesto a cero. Salto a la dirección 5 bytes . Los operandos de la tabla 7. Símbolos reservados Los símbolos utilizables en el lenguaje ensamblador tienen el formato especificado para las etiquetas. instrucción.

Tabla. de lo contrario habrá una indicación de error. Un símbolo relocalizable público es definido en un módulo pero puede se usado por otro módulo. La posibilidad de usar macros evita la codificación repetida un grupo de instrucciones (con parámetros distintos) a lo largo del programa. es común que exista una secuencia de instrucciones que es ejecutada a menudo cambiando únicamente ciertos parámetros.5 Símbolos de operandos reservados por el ensamblador. al realizar la segunda llamada al macro se recibirá un mensaje de error indicando la duplicación de un símbolo global. Si el valor de un símbolo es constante durante el proceso de ensamblaje se dice que es un símbolo permanente. 7. mientras que un símbolo relocalizable la cambia. PSW Corresponde al contenido del acumulador y del registro banderas. en caso contrario se habla de símbolo redefinible. Estos dos últimos tipos de símbolos son de utilidad cuando se usa un enlazador/relocalizador para enlazar módulos de programas relocalizables y producir un sólo programa. Referencia a memoria usando la dirección almacenada en HL M Cuando se desarrolla un programa. . Si un nombre dentro de un macro es definido como global. Para estos casos el ensamblador ofrece la posibilidad de definir una rutina denominada MACRO que puede ser tratada como una entidad. siendo posteriormente relocalizados a otra área de memoria. su nombre deriva del hecho que son locales al macro. Cada vez que el macro sea llamado desde el programa principal pueden ser reemplazados un grupo de parámetros por otros. Un símbolo relocalizable externo es usado en un módulo. Un símbolo local tiene significado solamente dentro de un macro o en una llamada a macro. El ensamblador tiene directivas que permiten definir el tipo de símbolo. pero definido en otro. SÍMBOLO SIGNIFICADO Referencia al contador de posiciones $ Acumulador A Registro B o registro par BC B Registro C C Registro D o registro par DE D Registro D E Registro H o registro par HL H Registro L L Registro apuntador de pila SP Palabra de estado del programa.Desarrollo y Simulación de Programas 330 bolo global solo puede definirse una vez en el programa. Los programas relocalizables son ensamblados con referencia a la posición de memoria 0. Un símbolo absoluto mantiene constante su dirección durante el proceso de reubicación.

Si el desplazamiento ocurre hacia la izquierda el efecto será la multiplicación del número por 2. Estos operadores se usan extensamente en conjunto con la . EJEMPLO Si (VALOR) = 10010110 = (150)10 La ejecución de la instrucción afectará al operador VALOR: VALOR SHR 2 (VALOR) = 00100101 = (37)10. Aritméticas De desplazamiento Lógicas De comparación De aislamiento de byte. y contiene símbolos. y SHL x Desplace operando y a la izquierda. Los operadores válidos en el ensamblador permiten la ejecución de operaciones: 1. 3. se representa internamente como 0010H. AND. El número 10H. números y operadores. OR y XOR. 2. Observe que al desplazar un número binario a al derecha. x posiciones de bit. Operadores aritméticos: Los operadores aritméticos son los siguientes: + * / MOD Suma.Desarrollo y Simulación de Programas 331 Evaluación de expresiones Una expresión puede ser absoluta o relocalizable. Operadores de desplazamiento : Los operadores de desplazamiento son dos: y SHR x Desplace operando y a la derecha. (13/2 = 6). Multiplicación. 5. éste queda dividido por 2. División sin residuo. El ensamblador trata a las expresiones como valores de 16 bits. x posiciones de bit. 4. Operadores lógicos: Los operadores lógicos reconocidos por el ensamblador son: NOT (complemento). El resultado es el residuo de una división (13 MOD 2=1). por ejemplo. Módulo. Resta.

Al igual que los operadores lógicos. Obtiene el byte menos significativo de un valor de16 bits Aquí finaliza una breve introducción a la sintaxis del lenguaje ensamblador. la instrucción: LXI H. el valor del resultado es todos los bits en 1.NOT DIR +1 producirá (H)(L) = (11111000) (00101011) Operadores de comparación: La operación de comparación produce un resultado booleano Si la evaluación de la expresión es cierta. Traducción de un archivo fuente Antes de presentar las directivas de ensamblador más usadas conviene realizar la traducción de un programa ejemplo para mostrar como el programa traductor reali- . o si se desea obtener un byte de una dirección. Los operandos para comparación son: EQ EN LT LE GT GE NUL Igual Desigual Menor que Menor o igual Mayor que Menor o igual Usado para pruebas de omisión de parámetros en macros. se usan los operadores: HIGH LOW Obtiene el byte más significativo de un valor de 16 bits. los de comparación se usan en directivas IF. EJEMPLO Si el símbolo DIR está definido como 07D3. cuando es falso será todos bits en cero.Desarrollo y Simulación de Programas 332 directiva de ensamblaje condicional IF. Actúan solamente sobre el bit 0 del resultado de la operación. Operadores de aislamiento de byte: Cuando se requiere obtener un número de 8 bits desde una expresión. El lector habrá notado que todos los programas fuente que se han presentado en este trabajo están escritos en ensamblador.

6 en el cual se aplican algunos de los conceptos expuestos en esta sección. Tabla.B. La tabla 7. Con este objetivo inspeccione el programa del ejemplo 7.6 Código ASCII de dígitos hex.Desarrollo y Simulación de Programas 333 za el procesamiento del archivo fuente.A. se muestra a continuación.1. 7. el bit 0 del puerto 02 se pone en nivel alto. Si el digito en el puerto pertenece al conjunto: {0. .6 El objetivo del programa es leer 16 caracteres ASCII del puerto de entrada 0 y determinar si corresponden a dígitos válidos del sistema de numeración hexadecimal.F’} debe almacenarse en un bloque de memoria con inicio en 1000H.D.C. Si la prueba falla. Cada vez que un dato se presente en el puerto 0.E.9.6. el cual está almacenado en el acumulador. El caracter es un dígito hexadecimal. El listado del programa que resuelve el problema planteado.3. Basta con examinar el valor del caracter obtenido del puerto de entrada.2. el valor debe escribirse en el puerto de salida 01H.8.7. CARACTER 0 1 2 3 4 5 6 7 8 9 A B C D E F ASCII (hex) 30 31 32 33 34 35 36 37 38 39 41 42 43 44 45 46 El algoritmo para identificar un número hexadecimal es simple. Ejemplo 7.6 muestra los códigos ASCII para los números hexadecimales.5. Si se cumple que: 30H ≤ (A) ≤ 39H ó 41H ≤ (A) ≤ 46H.4.

Se elije la dirección 0000H como dirección de inicio del programa anterior. . . . . y se incrementa de acuerdo al número de bytes que tenga cada instrucción.17 B SALIR 02H 01H BIT01 00H '0' INVAL '9'+1 VALI 'A' INVAL 'F '+1 INVAL M. Código Objeto 210010 0611 05 CA???? DB02 . Mover a memoria el digito hex en el reg. Probar si el bit 0 está en nivel bajo. Probar si el bit 0 está en nivel alto. . El procedimiento lógico pareciera ser realizar un barrido del programa en un paso y traducirlo de acuerdo con la sintaxis del lenguaje ensamblador.17 LAZO: DCR B JZ SALIR IN 02H . . . . . . Longitud Bytes 3 2 1 3 2 .1000H MVI B. Leer digiro de puerto de entrada. . . Si es cero. la cual es el origen del programa. . Comparar con ASCII ‘0’.A H BIT10 01H 02H 01H BIT10 LAZO Comentarios . . Saltar a leer nuevo valor. Línea 1 2 3 4 5 . Si es uno. Salir si se evaluó último digito. Comparar con ASCII ‘A’. Dirección de almacenamiento de digitos hex.1000H B. inválido. Comparar con ASCII ‘9’+1. .7. . . . Cargar contador de digitos . . es realizándolo manualmente. Decrementar contador de digitos.6 usando un solo paso. Escribir en puerto de salida valor no hex. el digito esta entre ‘0’-’9’. TABLA DE SÍMBOLOS LAZO SALIR 0005 ???? Fig. Leer la palabra de control en el puerto 02. . no es un digito hexadecimal. Salir al leer los 16 valores del puerto. . . Si es menor . Si es menor. . Para esto se asigna una dirección de memoria al código de operación de la primera instrucción. . Cada etiqueta que se encuentre debe registrarse en una tabla de símbolos. . comparar con ASCII ‘F’+1. . Leer la palabra de control en el puerto 02. . Si es mayor.Desarrollo y Simulación de Programas 334 Etiqueta LAZO: BIT01: VALI: INVAL: BIT10: SALIR: Código de operación LXI MVI DCR JZ IN ANI JZ IN CPI JM CPI JM CPI JM CPI JP MOV INX JMP OUT IN ANI JNZ JMP HLT Operando(s) H. .Debe estar entre ‘A’-’F’. Mnemónico LXI H. .18 Ensamblaje parcial del programa del ejemplo 7. . saltar a esperar que pase a 0. Apuntar a próxima dirección de memoria. (C). El camino más adecuado para comprender como se lleva a cabo un proceso de ensamble de un programa. asignándole el valor del primer byte de la instrucción que esté en la línea donde se halla la etiqueta. . . . Si es menor no es un digito hexadecimal. . saltar a esperar que pase a 1. Dirección 0000H 0003H 0005H 0006H 0009H .

El código objeto generado corresponde al código de operación de la instrucción (21H) y a la dirección a almacenarse en el registro par HL (1000).1000H Inicio del programa.17H El contador de posiciones se ha incrementado en 3 bytes. El código de operación de la instrucción (06H) se almacena en la posición 0003H y el dato a mover al registro B (11H=1710) ocupará la posición siguiente. Al final de este segundo paso el programa quedará completamente ensamblado. 10. al llegar al final del programa. En consecuencia. Las direcciones siempre se almacenan ubicando el byte de menor orden en una posición de memoria y el byte de mayor orden en la siguiente. cualquier referencia a SALTO. corresponde a la dirección de memoria 0005H. dirección 0000H. quedaran algunas líneas ensambladas en forma incompleta por lo cual se requerirá realizar un segundo paso por el programa para completar el proceso. el camino que se usa para . La instrucción en la línea 1 ocupará 3 bytes de la memoria a partir de la posición 1000H. y 14. La mayoría de los ensambladores son de dos pasos pero no es el descrito. Al tratar de ensamblar la línea 4. al no estar incluido en la tabla de símbolos debido a que aparece posteriormente al final del programa. Es obvio que con este procedimiento. no existe problema alguno para ensamblar las primeras 3 líneas del programa. 12. no es posible ensamblar la línea 4 por completo. Una situación similar ocurrirá cuando se pretendan ensamblar las líneas 8. Línea 3: LAZO: DCR B ((LC)+2) Código de operación = 05 1 byte (LC) = 0005H En esta línea se encuentra una etiqueta. Esto es: LAZO = 0005H Cuando se avance en el análisis de las líneas del programa. Línea 2: MVI B.Desarrollo y Simulación de Programas 335 Como se observa en la figura 7. Línea 4: JZ SALIR Código de operación = CA???? 3 bytes (LC) = 0006H En esta línea existe una instrucción de salto condicional (Salto si Z=1) a una referencia denominada SALIR. La instrucción requiere 2 bytes para su almacenamiento. Las etiquetas INVAL y VALI son indefinidas. Este valor queda registrado en la tabla de símbolos. Línea 1: LXI H. nos encontramos que no conocemos el valor del símbolo SALIR.18. y debe asignársele un valor igual a la dirección del primer byte de la instrucción.

creándose una tabla que contiene todas las etiquetas que denoten posiciones de memoria. Un procedimiento más eficiente es el siguiente: • Paso I: Se localizan las direcciones de memoria que corresponden al código de operación de cada instrucción y se ubican en la columna de direcciones. Esta información se coloca en la columna de código objeto.A INX H JMP BIT10 OUT 01H IN 02 ANI 01 JNZ BIT10 JMP LAZO HLT 0026 0037 Código Objeto Longitud (Bytes) 3 2 1 3 2 2 3 2 2 3 2 3 2 3 2 3 1 1 3 2 2 2 3 3 1 TABLA DE SIMBOLOS: INVAL 002B Fig.20 se muestran los resultados de realizar cada paso con el programa ejemplo. .7.1000H MVI B.Desarrollo y Simulación de Programas 336 realizar el análisis de las líneas del programa. se examina la tabla de símbolos creada en el primer paso para asignar el código hexadecimal correspondiente al operando simbólico. Si una instrucción es de dos bytes o más.19 Resultado del proceso de ensamblaje a mano. En las figuras 7. Línea 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 29 20 21 22 23 24 25 LAZO 0005 Dirección 0000 0003 0005 LAZO: 0006 0009 BIT01: 000B 000D 0010 0012 0014 0017 0019 001C 001E 0021 0023 0026 VALI: 0027 0028 002B INVAL: 002D BIT10: 002F 0031 0034 0037 SALIR: BIT01 BIT10 0009 002D VALI SALIR Nemónico LXI H. y el operando está definido en forma simbólica. • Paso II: En el segundo paso se examina cada instrucción nuevamente. Paso I.19 y 7. esta vez se traduce cada código de operación al valor hexadecimal que representa la operación en lenguaje de máquina. y el mnemónico se sustituye por el código de máquina equivalente.17 DCR B JZ SALIR IN 02H ANI 01 JZ BIT01 IN 00H CPI ‘0’ JM INVAL CPI ‘9’+1 JM VALI CPI ‘A’ JM INVAL CPI ‘F’+1 JP INV MOV M.

Desarrollo y Simulación de Programas 337 Línea 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 29 20 21 22 23 24 25 Dirección 0000 0003 0005 LAZO: 0006 0009 BIT01: 000B 000D 0010 0012 0014 0017 0019 001C 001E 0021 0023 0026 VALI: 0027 0028 002B INVAL: 002D BIT10: 002F 0031 0034 0037 SALIR: Nemónico LXI H.1000H MVI B.A INX H JMP BIT10 OUT 01H IN 02 ANI 01 JNZ BIT10 JMP LAZO HLT Código Objeto 210010 0611 05 CA3700 DB02 E601 CA0900 DB00 FE30 FA2B00 FE3A FA2600 FE41 FA2B00 FE47 F22B00 77 23 C32D00 D301 DB02 E601 C22D00 C30500 76 Longitud (Bytes) 3 2 1 3 2 2 3 2 2 3 2 3 2 3 2 3 1 1 3 2 2 2 3 3 1 TABLA DE SIMBOLOS: LAZO 0005 BIT01 BIT10 0009 002D VALI SALIR 0026 0037 INVAL 002B Fig.17 DCR B JZ SALIR IN 02H ANI 01 JZ BIT01 IN 00H CPI ‘0’ JM INVAL CPI ‘9’+1 JM VALI CPI ‘A’ JM INVAL CPI ‘F’+1 JP INV MOV M.20 Resultado del proceso de ensamblaje a mano.7. . Paso II.

V4. Salida del macro ensamblador ASM80/85 .6. 7. usando el programa ensamblador ASM80 de INTEL.1 LOC 0000 0003 0005 0006 0009 000B 000D 0010 0012 0014 0017 0019 001C 001E 0021 0023 0026 0027 0028 002B 002D 002F 0031 0034 0037 OBJ 210010 0611 05 CA3700 DB02 E601 CA0900 DB00 FE30 FA2B00 FE3A FA2600 FE41 FA2B00 FE47 F22B00 77 23 C32D00 D301 DB02 E601 C22D00 C30500 76 MODULE PAGE 1 LINE SOURCE STATEMENT 1 LXI H.1000H 2 MVI B.A 18 INX H 19 JMP BIT10 20 INVAL: OUT 01H 21 BIT10: IN 02H 22 ANI 01H 23 JNZ BIT10 24 JMP LAZO 25 SALIR: HLT END PUBLIC SYMBOLS EXTERNAL SYMBOLS USER SYMBOLS BIT01 A 0009 BIT10 A 002D INVAL A 002B LAZO A 0005 SALIR A 0037 VALI A 0026 ASSEMBLY COMPLETE.Desarrollo y Simulación de Programas 338 La figura 7. ASM80 EJEM76.17 3 LAZO: DCR B 4 JZ SALIR 5 BIT01: IN 02H 6 ANI 01H 7 JZ BIT01 8 IN 00H 9 CPI '0' 10 JM INVAL 11 CPI '9'+1 12 JM VALI 13 CPI 'A' 14 JM INVAL 15 CPI 'F'+1 16 JP INVAL 17 VALI: MOV M.21. ejecutable en ambiente MSDOS.21 muestra el resultado de ensamblar el programa del ejemplo 7. NO ERRORS Fig.SRC ISIS-II 8080/8085 MACRO ASSEMBLER.

Desarrollo y Simulación de Programas 339 En la figura 7.A H BIT10 01H 02H 01H BIT10 LAZO LAZO: BIT01: VALI: INVAL: BIT10: SALIR: Etiquetas Definidas =================== LAZO 0005 SALIR INVAL 002B VALI Referencia Cruzada ================== LAZO #3 24 SALIR 4 #25 BIT01 #5 7 INVAL 10 14 16 #20 VALI 12 #17 0037 0026 BIT01 BIT10 0009 002D Fig. 1 0000 21 00 10 2 0003 06 11 3 0005 05 4 0006 CA 39 00 5 0009 DB 02 6 000B E6 01 7 000D CA 09 00 8 0010 DB 00 9 0012 FE 30 10 0014 FA 2C 00 11 0017 FE 40 12 0019 FA 27 00 13 001C FE 41 14 001E FA 2C 00 15 0021 FE 47 16 0023 F2 2C 00 17 0026 77 18 0027 23 19 0028 C3 2F 00 20 002B D3 01 21 002D DB 02 22 002F E6 01 23 0031 C2 2F 00 24 0034C3 05 00 25 0037 76 LXI MVI DCR JZ IN ANI JZ IN CPI JM CPI JM CPI JM CPI JP MOV INX JMP OUT IN ANI JNZ JMP HLT H. Para el desarrollo de los programas asignados en el curso se debe usar un programa ensamblador comercial. Todos los programas simuladores suministrados a los estudiantes tienen un ensamblador el cual compila y carga en memoria el archivo binario. Este ofrece la mayoría de las funciones realizadas por ensambladores comerciales.7.22 se presenta la salida del ensamblador ASM85. El procedimiento de ensamblaje manual realizado.22. Salida del ensamblador cruzado del programa SID85.1000H B. Observe la generación automática de una lista de referencia cruzada. no es más que un ejercicio didáctico. Estos . incorporado en el programa SID85. También la herramienta MICROIDE tiene un ensamblador (ASM85).17 B SALIR 02H 01H BIT01 00H 30H INVAL 3AH VALI 41H INVAL 47H INVAL M.

Las directivas reconocidas por el ensamblador son: Tabla. Estas se denominan pseudos-instrucciones y pueden usarse para controlar el proceso de ensamblaje. Entre los programas de trabajo del curso se encuentra el paquete ISISII de INTEL.Desarrollo y Simulación de Programas 340 ensambladores en general son de desempeño limitado y no permiten el uso de macros ni generan código relocalizable.comentario Los campos de etiqueta y comentario son opcionales. o una expresión que al ser evaluada produce un valor de 16 bits (una dirección). ORG Fija el inicio de las direcciones absolutas del programa o área de datos. 7. END Señala el final de un programa en lenguaje ensamblador. Expresión es un valor de 16 bits. Directivas generales del ensamblador El ensamblador reconoce un grupo de órdenes de ensamblaje que no pertenecen al conjunto de instrucciones del procesador y que no generan código de máquina. reservar áreas de memoria. Un programa puede tener varias declaraciones ORG si se requiere ensamblar secciones del programa en direcciones diferentes. Este conjunto de programas incluye un ensamblador (AVMAC85) con capacidad para procesar macros. IF Inicio de ensamblaje condicional. EQU Define constantes numéricas. SET Asigna un valor numérico a un símbolo. el cual incluye el ensamblador ASM80 y el enlazador LINK80. al poner el contador de posiciones LC al valor especificado por el operando expresión. DS Reserva áreas de memoria para almacenamiento de datos. definir variables de trabajo y fijar las direcciones de inicio y final del código generado por el ensamblador. un enlazador/relocalizador (AVLINK) y otros programas asociados. DB Define bytes de datos. Todas las pseudos-operaciones requieren un argumento. ENDIF Fin de ensamblaje condicional. exceptuando a END y ENDIF. Si se usa una expresión en lu- . ignorar o ensamblar líneas de código. Tiene la forma: etiqueta: ORG expresión . ORG Define la dirección de inicio del programa o de un área de datos. pudiendo ser precedidas por una etiqueta y/o seguidas por un comentario. Otro recurso al alcance del estudiante de sistemas de microprocesadores es el software distribuido por la empresa AVOCET y dirigido al desarrollo de programas para el 8085A.7 Directivas de control de ensamblaje. Las directivas se ubican en el campo de operación. almacenar datos y resultados. DW Define palabra de datos.

DIRDAT . . Sólo debe existir una directiva END y debe estar al final del texto del programa. END 0500H . si el valor de inicio de un área de datos es 2000H. . . . El formato de esta directiva es: etiqueta: END Un ejemplo del uso conjunto de las instrucciones ORG y END es el siguiente: ORG . la etiqueta usada debe ser definida en líneas anteriores. END Señala el punto de culminación del programa y que el proceso de ensamblaje debe detenerse. Por ejemplo. Esta directiva asigna un valor numérico a un nombre. en el campo de expresión. Tiene la forma: nombre: EQU expresión El valor de expresión es asignado al nombre especificado en el campo de etiqueta. son equivalentes: LXI H.Desarrollo y Simulación de Programas 341 gar de un valor absoluto. 2000H LXI H. . éste se ensamblará con inicio en la dirección 0000H. área de datos EQU Sirve para facilitar la lectura del programa. usando el nombre DIRDAT. Si no existe una directiva ORG antes de la primera instrucción del programa. En consecuencia las instrucciones siguientes. inicio del programa 1000H . ORG . La asignación: DIRDAT EQU 2000H permite a cualquier instrucción hacer referencia al comienzo del bloque de datos.

instrucción n ELSE . mientras que el definido por un comando SET es válido hasta la próxima directiva SET que contenga el nombre. Si el resultado es cero (0H) las n instrucciones son ignoradas. De modo que el valor de un identificador fijado por una asignación EQU es válido para todo el programa. IF y ENDIF Permiten incluir o excluir partes de un programa durante el proceso de ensamblaje. . las instrucciones entre la directiva IF y el próximo ELSE o ENDIF son ensambladas. . ENDIF IF El programa ensamblador evalúa la expresión que acompaña a la declaración IF. Algunos ensambladores no requieren los dos puntos al final de la etiqueta. SET Es idéntica a la directiva EQU. El formato de esta directiva es: etiqueta: expresión instrucción 1 instrucción 2 . cuando la prueba de IF resulte cero las declaraciones entre ELSE y ENDIF se ensamblaran. Se desea saber . Los bloques de código acotados por directivas IF-ENDIF se usan con frecuencia en la fase de prueba y depuración de programas. Si existe ELSE. Toda declaración IF debe estar asociada a un ENDIF. Suponga que se tiene un programa que contiene un lazo cuya ejecución es controlada por un valor desconocido cargado desde un puerto de entrada en la posición de memoria MEM. en este caso las instrucciones de la 1 a la n. La directiva ELSE es opcional y solo una puede aparecer en un bloque IF-ENDIF. . si el bit 0 es uno lógico. . exceptuando el hecho que una asignación SET posterior puede cambiar el valor de nombre. y si el bit 0 del resultado es un valor lógico uno (evaluado como 0FFFFH). serán ignoradas.Desarrollo y Simulación de Programas 342 El valor asignado a un símbolo por una directiva EQU no puede ser cambiado por otra declaración EQU.

NO ERRORS Observe que la directiva EQU ubicada en la línea 3 se usa para asignar al símbolo PRUEBA el valor 0FFFFH.Desarrollo y Simulación de Programas 343 cuantas veces se repite en lazo en algún momento.0 8 LAZO: DCX H 9 IF PRUEBA 10 INX B 11 ENDIF 12 JNZ LAZO 13 END MODULE PAGE 1 PUBLIC SYMBOLS EXTERNAL SYMBOLS USER SYMBOLS LAZO A 0006 MEM A 2000 NO A 0000 PRUEBA A FFFF SI A FFFF ASSEMBLY COMPLETE. dentro del bloque IF-ENDIF. SI NO PRUEBA MEM EQU EQU EQU EQU -1 0 SI 2000H LAZO: LHLD MEM LXI B.0 DCX H IF PRUEBA INX B ENDIF JNZ LAZO END Al final de la ejecución del programa el registro par BC contendrá el número de veces que el lazo se repite. La evaluación del bit 0 de prueba produce uno lógico. La rutina mostrada a continuación puede usarse con ese propósito. Una vez que el programa ha sido depurado simplemente se le fija el valor NO al identificador . ensamblándose la instrucción INX B. El código objeto resultado de ensamblar la rutina es el siguiente.SRC ISIS-II 8080/8085 MACRO ASSEMBLER. V4.1 LOC OBJ FFFF 0000 FFFF 2000 0000 2A0020 0003 010000 0006 2B 0007 03 0008 C20600 LINE SOURCE STATEMENT 1 SI EQU -1 2 NO EQU 0 3 PRUEBA EQU SI 4 MEM EQU 2000H 5 6 LHLD MEM 7 LXI B. ASM80 IF.

La diferencia estará en el código de los sensores y actuadores. los sensores de entrada y los actuadores de salida. Cuando se ensambla de nuevo la rutina. debido a que el valor de PRUEBA es 0 (NO). con todas las rutinas de entrada y salida sujetas a ensamblaje condicional. V4.SRC ISIS-II 8080/8085 MACRO ASSEMBLER. Esto. entre varias opciones. incluyendo el bloque de código del programa que realiza el algoritmo de control.0 8 LAZO: DCX H 9 IF PRUEBA 10 INX B 11 ENDIF 12 JNZ LAZO 13 END MODULE PAGE 1 0007 C20600 PUBLIC SYMBOL EXTERNAL SYMBOLS USER SYMBOLS LAZO A 0006 MEM A FFFF A 2000 NO A 0000 PRUEBA A 0000 SI ASSEMBLY COMPLETE. Cuando deba programarse una tarjeta particular se selecciona las rutinas correspondientes al sensor y al actuador elegido por el usuario. DB La directiva DB (Definición de byte) carga una serie de posiciones consecutivas de memoria con valores de ocho bits.1 LOC OBJ FFFF 0000 0000 2000 0000 2A0020 0003 010000 0006 2B LINE SOURCE STATEMENT 1 SI EQU -1 2 NO EQU 0 3 PRUEBA EQU NO 4 MEM EQU 2000H 5 6 LHLD MEM 7 LXI B. Se escribe como: etiqueta DB lista de expresiones o cadenas de caracteres . no se ensambla el código responsable de registrar el número de veces que se ejecuta el lazo. será necesario escribir 12 programas para cubrir todas las opciones. NO ERRORS La utilidad del uso del ensamblaje condicional en la fase de desarrollo del software de una aplicación se hace patente cuando se diseña una tarjeta de control con la opción de seleccionar. El uso bloques IF-ENDIF permite la escritura de un solo programa. Si existen 3 tipos de sensores y 4 de actuadores. ASM80 IF. es el mismo para cualquiera de las posibilidades.Desarrollo y Simulación de Programas 344 PRUEBA. En este caso el programa de aplicación.

se muestran a continuación. DW La directiva definición de palabra es similar a DB. Algunos ejemplos se muestran a continuación.23 La cadena R. LISTA: LISTA: DB DB DB DB DB DB 1.M ocupa 5 bytes consecutivos de la memoria a partir de la dirección MEM. El símbolo POS1 es definido en un programa como 2064H: . con la única diferencia que almacena valores de 16 bits de la lista de expresiones como direcciones de memoria. La lista puede incluir hasta 8 elementos separados por comas. 7.Desarrollo y Simulación de Programas 345 El campo etiqueta es opcional. si existe se le asigna el valor del contador de posiciones.A. Algunos ejemplos del uso correcto de la directiva de definición de palabra.A. MEM+4 01001101 4D M Fig.A. MEM+2 01000001 41 A MEM+3 00101110 2E . 1000B 1 0C5H 1000B ‘R. Para facilitar la lectura de la lista pueden usarse varias declaraciones DB.4*8 Código objeto 01C508 01C508 MEM: MULT: 522E412E4D 1020 Observe en la figura 7.M’ en memoria: Dirección MEM Contenido 01010010 52 R MEM+1 00101110 2E . este resultado corresponde al byte de bajo del resultado. etiqueta DW lista de expresiónes o cadenas de caracteres Si la evaluación de una expresión resulta en un número de ocho bits. y en esa dirección se almacena el primer byte especificado por la directiva DB. mientras que el byte alto será 00H. 0C5H.23 la forma en la cual se almacena la cadena ‘R.M’ 2*8. Los símbolos en expresión deben definirse previamente.

RESULT: DS 20 . La sintaxis de DS es: etiqueta DS expresión El ensamblador evalúa la expresión y reserva el número de bytes de memoria especificado por el resultado.24. los datos se almacenarán en la unidad de memoria del sistema en la forma que se muestra en la figura 7.Desarrollo y Simulación de Programas 346 DIR: TEMP: ABCD: DW DW DW POS1 0DH ‘AB’. DS reserva la memoria incrementado el LC al valor definido por expresión. Los símbolos en expresión deben definirse con antelación a la declaración DS. Forma de almacenamiento de los datos y direcciones de las etiquetas.7. DS Es una directiva usada para reservar posiciones de memoria para almacenamiento de datos generados por el programa. . el contenido de las posiciones de memoria reservadas es impredecible al inicio de la ejecución del programa.24. La directiva DS no genera datos. Dirección DIR: 0300H Contenido 01100100 64H 301H 00100000 20H TEMP: 0302H 00001101 0DH 0303H 00101110 00H ABC: 0304H 01000010 42H 0305H 01000001 41H 0306H 01000011 43H 0307H 00000000 00H Fig.Reserva 20 bytes a partir de RESULT.’C’ Código objeto 6420 0D00 42414300 Si el contador de posiciones es igual a 0300H cuando se alcanza el símbolo DIR.

34H. .NUM H B MAYOR M LAZO2 A. DS 1 . .90H.Decrementar contador de elementos de la lista.Almacenarlo en memoria y buscar el mayor.TABLA A. . El programa debe cargarse en la dirección 0200H. almacenar máximo en memoria y salir.Almacenar en memoria el máximo.24H. Posición para almacenar el máximo. . sustituir el anterior . Inicio del programa.30 END .Si (B)=0.siguiente.Si valor en la tabla es menor.Comparar un valor con el posible mínimo .próximo.60H.2H. .Inicializar contador de elementos.Decrementar contador.Inicio del área de datos MENOR: LAZO2: MAYOR: ORG 0300H MIN: MAX: TABLA: DS 1 . .M B.Primer valor al acumulador.Al inicio de la tabla en búsqueda del mayor. . . . es el nuevo mínimo.Almacenar el valor mínimo de la tabla. comparar con el .45. . .Si elemento es mayor.Cargar contador de números.3H. . .Comparar el nuevo mínimo con el siguiente valor. . comparar con el .Desarrollo y Simulación de Programas 347 Los comandos anteriores son algunas directivas generales del ensamblador. Para demostrar el uso de algunas de las directivas cuya unción se describió. el mínimo está en el acumulador.M H B MENOR M LAZO1 A.7. considere el ejemplo 7. .M LAZO1 MIN H.15. . DB 64H.50H.M LAZO2 MAX .Parar.15H DB 20H.TABLA B.Comparar nuevo máximo con próximo en la tabla.Si es menor. .Si es mayor.Apuntar a próximo valor.7 Escribir una rutina con el propósito de encontrar los valores máximo y mínimo de una tabla de 16 números almacenada en la memoria a partir de la dirección 0300H.101011B. Cargar en A. .cargado en el acumulador. .máximo depositado en el acumulador. Ejemplo 7. Las usadas en relocalización de código se explican más adelante y las directivas de control no se discuten en este trabajo. Posición para almacenar el mínimo. .80H.NUM A. .Apuntar al próximo elemento en la tabla.23Q. .Comparar elemento de la tabla con el potencial . .Si (B)=0.Mover al acumulador el primer número.Cargar dirección de inicio de la tabla HL. . Número de elementos de la tabla. NUM MENOR: LAZO1: ORG EQU LXI MVI MOV INX DCR JZ CMP JC MOV JMP STA LXI MOV MVI INX DCR JZ CMP JNC MOV JMP STA HLT 0200H 010H H. .

Cuando un elemento sea mayor que el próximo. el mínimo estará en el acumulador.M 24 JMP LAZO2 25 MAYOR: STA MAX 26 HLT 27 28 ORG 0300H 29 30 MIN: DS 1 .NUM 18 LAZO2: INX H 19 DCR B 20 JZ MAYOR 21 CMP M 22 JNC LAZO2 23 MOV A. éste último pasa a ser el nuevo mínimo y se procede a compararlo con el que sigue. Cuando el registro B contador de elementos llegue a cero. La salida del ensamblador para el archivo del ejemplo se muestra a continuación. V4. Observe que los datos de la tabla se representan en los sistemas numéricos: hexadecimal. Las direcciones para depositar los valores máximo y mínimo se reservan usando la directiva DS. binario y decimal. El procedimiento para encontrar el mayor es similar como se deduce del listado del programa. Este se compara con los datos siguientes y mientras sea menor permanecerá como mínimo.1 LOC 0200 0010 0200 0203 0205 0206 0207 0208 020B 020C 020F 0210 0213 0216 0219 021A 021C 021D 021E 0221 0222 0225 0226 0229 022C 0300 0300 OBJ MODULE PAGE 1 210203 0610 7E 23 05 CA1302 BE DA0602 7E C30602 320003 210203 7E 0610 23 05 CA2902 BE D21C02 7E C31C02 320103 76 LINE SOURCE STATEMENT 1 ORG 0200H 2 NUM EQU 010H 3 4 LXI H.NUM 6 MOV A.SRC ISIS-II 8080/8085A MACRO ASSEMBLER.TABLA 16 MOV A.TABLA 5 MVI B.M 17 MVI B.M 13 JMP LAZO1 14 MENOR: STA MIN 15 LXI H. Primero se halla el valor mínimo y luego el máximo.Desarrollo y Simulación de Programas 348 Dos declaraciones ORG fijan los inicios de las áreas de programas y datos. El proceso se inicia asumiendo que el primer elemento es el mínimo. octal. ASM80 EJEM2.M 7 LAZO1: INX H 8 DCR B 9 JZ MENOR 10 CMP M 11 JC LAZO1 12 MOV A. La tabla de valores se introduce usando directivas DB.

V4. Esto significa que un programa escrito para ser traducido por el ASM80 de INTEL puede ser usado como entrada de otro en- .1 USER SYMBOLS LAZO1 A 0206 LAZO2 A 021C MAX A 0301 MENOR A 0213 MIN A 0300 NUM A 0010 MAYOR A 0229 TABLA A 0302 ASSEMBLY COMPLETE.60H.24H.80H. Directivas generales para relocalización de código Todo lo expuesto en páginas anteriores sobre la sintaxis del lenguaje ensamblador para el 8085A es válido para un gran número de las versiones disponibles del traductor y ofrecidas por segundas fuentes.3H.15.50H. Observe que el ensamblador carga los datos a partir de la dirección 0300H seleccionada por la segunda directiva ORG en la línea 28.45.30 END PUBLIC SYMBOLS EXTERNAL SYMBOLS ISIS-II 8080/8085A MACRO ASSEMBLER.15H 33 34 DB 20H.23Q.34H.90H.2H. NO ERRORS MODULE PAGE 2 Para cargar los elementos de la tabla se usan dos directivas DB.101011B.Desarrollo y Simulación de Programas 349 0301 0302 0303 0304 0305 0306 0307 0308 0309 030A 030B 030C 030D 030E 030F 0310 0311 64 2D 13 60 90 03 24 15 20 0F 34 80 50 02 2B 1E 35 36 31 MAX: 32 TABLA: DS 1 DB 64H.

es la siguiente: C:\avmac85 prueba Como resultado se obtienen dos archivos: prueba. utilizan: 0x02B. H02B. Para ilustrar el uso de este traductor. considere que prueba. o simplemente 02B. En esta sección se discuten las directivas para relocalización del Macroensamblador AVMAC85. Por ejemplo. archivo objeto archivo de listado Aunque el programa fuente conste de un módulo de entrada único y sólo contenga segmentos absolutos. las órdenes necesarias para configurar y ejecutar el enlazador. A diferencia de lo establecido en el párrafo anterior para la sintaxis del traductor. En la tabla 7. si presenta diferencias representativas de una versión de ensamblador a otra.hex. los símbolos %IF y %ENDIF sustituyen a las directivas IF y ENDIF. más adelante se explicará como es posible automatizar el proceso de ensamblar y enlazar los archivos de un programa fuente. puede procesar varios módulos con segmentos reubicables y crear un archivo único ejecutable. La sintaxis del enlazador se detalla en la figura 7.prn.obj prueba. La sintaxis del comando necesario para ensamblar el programa fuente.25.asm es el nombre de un archivo fuente.obj Como salida se obtiene un archivo en formato HEX INTEL llamado: nombre. resaltando que todo lo expuesto en páginas anteriores sobre el lenguaje ensamblador es válido para el AVMAC85. algunos programas ensambladores en lugar de usar la nomenclatura: 02BH para representar el número 4310 en hexadecimal. el número y tipo de directivas generales usadas para controlar la generación de código relocalizable y el posterior enlazado de los módulos objetos. Aunque parece engorroso especificar por línea de comando.8 se especifican las directivas de ensamblador usadas para relocalización del código. el archivo objeto puede ser procesado por AVLINK por medio del comando: C:\avlink nombre=prueba. El AVMAC85 puede distinguir dos tipos de directivas para relocalización de código: aquellas usadas para definir y seleccionar los segmentos del programa (DEFSEG y SEG) y las usadas para dirigir el enlazado del código objeto relocalizable (PUBLIC y EXTERN). . Como otro ejemplo.Desarrollo y Simulación de Programas 350 samblador realizando pequeñas modificaciones al código fuente. El programa enlazador/relocalizador denominado AVLINK. a partir de los segmentos de cada archivo fuente.

DEFSEG La sintaxis de esta directiva es. SEG Activa el segmento. Pantalla de ayuda del programa AVLINK. DEFSEG Asigna el nombre de un segmento. 7. El código es ensamblado y enlazado para ejecutarse en direcciones lógicas. El punto de carga del nuevo .Desarrollo y Simulación de Programas 351 Fig. El hecho que las direcciones del µP sean cantidades de 16 bits limita el tamaño de los segmentos a un valor menor o igual 64K. Los segmentos se usan para definir la posición en memoria del código.8. el segmento es relocalizable y de clase CODE.7. A continuación se presentan las directivas usadas para la definición y activación de segmentos. Tabla. Directivas para relocalización de código. DEFSEG nombre . datos constantes y datos que pueden ser modificados. PUBLIC Define un símbolo público. La selección de un segmento previamente definido causa que toda instrucción o dato subsiguiente sea ensamblado en esa área de memoria.25. Los distintos segmentos usados por el programador en una aplicación determinada deben definirse al inicio del programa. atributos Define un segmento de usuario denominado nombre. Si no se especifican atributos. EXTERN Define un símbolo externo.

donde éste debe ser una potencia de dos. éste no parece distinguir entre las clases CODE y DATA. DEFSEG define el segmento pero no lo activa. éste será relocalizable por defecto y el uso de la directiva ORG causará la emisión de un . Este es un segmento relocalizable del espacio de entrada/salida del procesador. actúa como una directiva ORG. debido a que corresponden a posiciones lógicas pertenecientes a espacios distintos.28 se indica que existen opciones de AVLINK para fijar la dirección de inicio y final de los segmentos pertenecientes a una clase. CLASS= clase Es opcional y asigna el nombre de la clase del segmento. En el caso del AVMAC85. En realidad la definición de los atributos de un segmento es prorrogada hasta el momento del enlazado. En caso contrario. Este es un segmento relocalizable de memoria. La información de START es usada por el enlazador/relocalizador y puede ser modificada en el momento del enlace.28. Si éste es absoluto. START indica al enlazador la dirección de origen del segmento relocalizable. Asignar este atributo hace posible el uso de ORG dirección en el cuerpo del segmento. Esto significa que tal sección de código o datos se concatena (uno se inicia donde termina el otro) con otros segmentos del mismo nombre. El ensamblador si diferencia los segmentos de memoria 'M' (CODE y DATA) de aquellos de entrada/salida 'I' (IOSPACE). ABSOLUTE Establece que el segmento es absoluto. Si el atributo CLASS es omitido. Aunque en la figura 7. recuerde que si no declara atributos al definir un segmento. el alineamiento ocurre en la dirección representada por la potencia de dos inmediatamente inferior a valor. las pruebas realizadas no tuvieron éxito. Coloca al segmento en la clase DATA. Cuando el segmento es enlazado por AVLINK. la clase CODE se fija por defecto. Aunque los atributos son declarados en el archivo fuente esta información no es usada por el ensamblador. incluso si residen en módulos distintos. el atributo START= es ajustado para que se inicie en valor. Los atributos permitidos son los siguientes y deberán estar separados por comas. Esta discriminación hace posible definir segmentos M e I en el mismo rango de direcciones. Las clases válidas son: CODE DATA IOSPACE Ubica al segmento en la clase CODE.Desarrollo y Simulación de Programas 352 segmento es puesto a cero. Si valor no es potencia de dos. en el sentido que no agrupa segmentos de la misma clase. Puede ser usado para indicar que el código debe cargarse en EPROM o EEPROM y que los resultados deben almacenarse en la zona de RWM. como se observa en las opciones del AVLINK en la figura 7. Los segmentos son por defecto relocalizables y concatenables. START= expresión Asigna la dirección lógica de inicio del segmento. Este es un segmento relocalizable de memoria Pone al segmento en la clase IOSPACE. ALIGN= valor Fija el alineamiento del segmento. las clases son vitales para especificar la clase de espacio de memoria donde residirá el segmento. Debido a que los chips microcontroladores tienen una arquitectura con área determinadas de memoria interna. Este atributo se usa para aquellos segmentos reubicables que solo pueden ser cargados en direcciones determinadas.

aunque el segmento resida en varios módulos. ABSOLUTE. Esto permite el uso de bancos de memoria conmutados durante la ejecución. ALIGN=80H SEG Activa el segmento llamado nombre definido previamente con la directiva DEFSEG. BLOCK= expresión Fija el valor máximo permitido para el segmento.Desarrollo y Simulación de Programas 353 mensaje de error. DATA e IOSPACE sin requerir el uso de DEFSEG para estos segmentos. Además el atributo indica que secciones del programa con el mismo nombre pueden ocupar direcciones que se solapan en el espacio de direcciones lógicas aunque permanecen en direcciones físicas diferentes. Ejemplos: DEFSEG PROG. SEG nombre Toda instrucción o dato declarado a continuación se ensamblará en este segmento. hasta que el bloque sea desactivado por otra directiva SEG que seleccione un nuevo segmento. . BLOCK=8000h. START=0 SEG PROG lxi sp. . OVERLAID DEFSEG DATO. CLASS=CODE DEFSEG ABS. CLASS=CODE.stack xra a . Si esta restricción es violada. los cuales son de uso opcional por el programador. El comando ORG dirección puede utilizarse en un segmento relocalizable pero únicamente si éste tiene el atributo START= y pertenece por entero a un módulo. Ejemplos: DEFSEG PROG. Cada clase tiene un segmento predefinido por el ensamblador. la condición OVERLAID permite el uso de la directiva general ORG dirección. CLASS=CODE. OVERLAID Este atributo sólo puede ser usado para segmentos del mismo nombre en más de un módulo. AVLINK genera un mensaje de error. START=40H DEFSEG SOLP. Si el segmento tiene START=. La directiva SEG puede activar a los bloques predefinidos con nombres: CODE. START=0 DEFSEG LAB. . Su sintaxis tiene la forma.

START=2000H SEG DATOS DB 1. DEFSEG DATOS.6. Un símbolo externo no puede definirse como público.7. Una rutina contenida en un módulo determinado puede ser llamada desde otro módulo y una etiqueta de direcciones o datos puede ser usada por el código localizado en un archivo fuente.8 DEFSEG ABS.5.8 SEG DATA DB 1.4.5.stack xra a .7.4. aunque ésta sea definida en otro. hacen posible la comunicación entre los diferentes módulos que componen un programa. El segmente CODE es ensamblado a partir de la dirección cero y una vez terminado se ensambla el bloque DATA. dir).2. CLASS=DATA. . .3. Sólo puede existir una directiva PUBLIC para una etiqueta. usadas en relocalización de código. PUBLIC etiqueta El símbolo etiqueta deberá estar definido en el módulo donde se declara como público y estará disponible para uso de los otros módulos del programa. en cuyo caso deben separarse por comas.3. Las directivas restantes: PUBLIC y EXTERN. Puede especificarse más de una etiqueta. ABSOLUTE SEG ABS ORG 300H DB 'UDO 2003' ORG 500H DB 'Prueba final' Observe que los segmentos CODE y DATA no fueron definidos antes de su selección. EXTERN Especifica que el operando etiqueta tiene un alcance externo. Puede especificarse varias etiquetas separadas por comas. En el momento del enlace puede definirse la dirección de carga de un segmento usando la opción AVLINK: -PS (nombre_seg.2.6. EXTERN etiqueta .Desarrollo y Simulación de Programas 354 SEG CODE lxi sp. PUBLIC Declara que el operando etiqueta tiene un alcance publico.

El símbolo data tiene alcance local al ser precedido por dos puntos contiguos. nombre PROC . ylog .. se produce una indicación de error por definiciones múltiples de un mismo identificador. Una solución a este obstáculo es el uso de procedimientos. Las siguientes directivas definen un procedimiento. Un procedimiento es una forma de escribir una subrutina.. El símbolo etiqueta deberá ser declarado como público en el módulo donde es definido o en caso contrario AVLINK emitirá un mensaje de error. los cuales permite el uso de símbolos locales conocidos sólo dentro del procedimiento. Si en un mismo archivo fuente o en módulos diferentes se define una etiqueta más de una vez.. lo marca la directiva PROC. El uso de la etiqueta data dos veces no causa mensaje de error debido a que toda identificador cuyo nombre va precedido por (. Segunda definición del identificador: data El ejemplo siguiente muestra el uso de procedimientos y símbolos locales.) sólo es conocido entre la directiva PROC anterior y la directiva ENDPROC posterior.data yln . Primera definición del identificador: data . inicio procedimiento nombre Considere que los siguientes procedimientos pertenecen a un mismo programa. Ejemplo 7.8 Debe escribirse un programa que examine el contenido del acumulador y si: (A) = 'M' (A) ≠ 'M' (HL) (H) (C) • (E) (C) ÷ (E) (L) residuo .data PROC ds 10H ENDPROC PROC ds 10H ENDPROC . Esto significa que una etiqueta local puede ser usada en otra sección del programa sin causar error. PROC y ENDPROC El inicio de un procedimiento denominado nombre.Desarrollo y Simulación de Programas 355 Hace posible el uso en un módulo de una etiqueta aunque esté definida en otro módulo.

Si igual.a ret div ENDPROC END (HL) (C)*(E) . .0 mov b. B a cero .salto: sub e cmp e inr h jnc . enlazado y relocalización de distintos segmentos contenidos en módulos diferentes.Operando de 8 bits. Observe que la etiqueta salto se define dos veces. A continuación se presenta un ejemplo que muestra los pasos a seguir para programar una tarea en forma modular e ilustra el proceso de ensamblaje. multiplique .0 mov a.HL = HL + BC .salto ret mul ENDPROC .Resultado cero al inicio .Desarrollo y Simulación de Programas 356 Las operaciones aritméticas se realizan con operandos de 8 bits y deben usarse procedimientos para cada una.c . divida salto: .h . Multiplicación por sumas sucesivas mul PROC lxi h..stack cpi 'M' jnz salto call mul hlt call div hlt . Compare A con ASCII M ....salto: dad b dcr e jnz . El cociente de 8 bits se deposita en L y el residuo en E. stack: equ 07ffh lxi sp. Si no igual.salto mov l. La multiplicación se hará por sumas sucesivas y la división por restas sucesivas. pero al ser un símbolo local no hay indicación de error. El resultado de 16 bits del producto se almacena en el registro par HL.Repetir las veces que indique el multiplicador (H) (C)/(E) (L) residuo El programa supone que los operandos son cargados en los registros B (multiplicando o dividendo) y en C (multiplicador o divisor). División por restas sucesivas div PROC mvi h.

Rutina de manejo de datos y resultados Rutina de adquisición de datos. Suponga que el sistema tiene de 2Kbytes de EPROM con inicio en cero y ¼ de Kbytes de RWM a partir de 0800H. Estas salidas siguen el valor de las entradas hasta que el flanco negativo de CLK retiene el último dato. en cuyo caso leerá el valor en el puerto de entrada 8. Cada vez que un nuevo dato esté disponible para lectura el bit 7 del puerto de entrada 9 se pone a nivel alto .ASM: DIV1616. el flanco positivo de la señal CLK lo transfiere a la salida de los flip-flops internos del latch. El puerto 0 se lee en t =10. Estos son: PRPAL. . Observe que cada vez que se carga un dato en el µP desde el registro latch.45 uS y el puerto 8 en t =15. La figura 7. Estos datos representan ocho números de 16 bits. la indicación de dato listo el dato está activa y la información ha sido cargada por el periférico en el interior del registro. Cuando el dispositivo externo coloca un dato en las entradas D0-D7 del puerto 8. Los resultados de cada operación deben cargarse en la memoria RWM. El puerto 8 consiste de un registro latch del tipo 74LS373 y el puerto de entrada 9 se realiza con un buffer de tres estados 74LS125. el periférico coloca el dato 10101010 a la entrada del 74LS373 y activa el pulso CLK en t =5 uS.ASM: Programa principal. En t =0. Esta última transición también carga un estado lógico alto en la salida Q del biestable 74LS74 anunciando la presencia de un nuevo valor de entrada. Este mantiene sus salidas en tercer estado porque la entrada OC de habilitación de salida está en nivel alto.43 uS. Código usado por RAIZ. En este momento el pulso CLK ha desaparecido. Las tareas a realizar por el programa se distribuirán en cinco módulos en archivos particulares.Desarrollo y Simulación de Programas 357 Ejemplo 7. a cada uno de los cuales debe extraérsele la raíz cuadrada. Extrae la raíz cuadrada entera de un número de dos bytes.28 muestra los resultados de la simulación del circuito de puertos usando la herramienta ORCAD/PSPICE. Las líneas triples indican estado de alta impedancia. El programa se mantiene leyendo continuamente el puerto 9 hasta detectar que esté en nivel alto.9 La tarea a programar consiste en adquirir dieciséis valores hexadecimales del puerto de entrada con dirección 8 y almacenarlos en posiciones consecutivas de la memoria RWM del sistema. El diagrama eléctrico de los puertos del sistema se muestra en la figura 7.ASM: RAIZ. la salida Q del flip-flop D se pone a cero y se mantiene en este estado hasta cuando el periférico coloque un nuevo dato.ASM: ENTSAL.26.ASM: ADAT.

Fig.Desarrollo y Simulación de Programas 358 Fig. Diagrama estructurado del programa del ejemplo 7. Puertos de entrada para el ejemplo 7.9.26.8 .7.7.27.

28 Salidas de la simulación con ORCAD/PSPICE para el circuito de la figura 7.Desarrollo y Simulación de Programas 359 Fig.26. . 7.

Dirección del elemento 1 de la tabla de valores call entsal .Modulo de programa principal public p8. En el programa principal se define la pila y todas las constantes. Segmento de datos en RWM seg datos tabl ds 10H sqrt ds 10H temp1 ds 2 . Los 16 bytes últimos de RWM soportan el stack.--------------------------------------------------------------------------------------------------------------------------------.--------------------------------------------------------------------------------------------------------------------------------.Se carga el apuntador de pila mvi b. 256 bytes de RWM a partir de 0800H defseg progr. Puertos de entrada del sistema seg puertos p8 ds 1 p9 ds 1 .tabl. start=i_rwm . seg stack ds 10H .Fin de programa end .sqrt. Base de la pila . 2k de EPROM desde 0000H . Segmento de código en EPROM seg progr lxi sp. La pila reside en la RWM defseg datos. class=data. número de datos de entrada . Finalmente la rutina ENTSAL carga el resultado en la memoria del sistema. El programa PPRAL llama a la rutina ENTSAL la cual almacena en memoria los datos de entradas adquiridos por el subprograma ADAT. class=iospace . Inicio de la pila i_rwm equ 0800H . El código fuente de cada módulo del programa se presenta a continuación: $title(Procesamiento de tabla de valores) $subtitle(Cálculo de raiz cuadrada) .Desarrollo y Simulación de Programas 360 Los módulos se organizan en forma jerárquica como se ilustra la figura 7. class=code.tabl .ndatos . el cual a su vez usa la rutina DIV1616 para extraer la raíz cuadrada del valor.pb9.--------------------------------------------------------------------------------------------------------------------------------t_stack:equ $-1 .Contador de valores de entrada lxi h.27.t_stack .--------------------------------------------------------------------------------------------------------------------------------- .--------------------------------------------------------------------------------------------------------------------------------.start=8.--------------------------------------------------------------------------------------------------------------------------------i_stack equ 08F0H .Se inicia proceso hlt . start=0 . Dirección de inicio de RWM ndatos equ 10H .temp1 extern entsal . Dirección de puertos de entrada defseg stack. start=i_stack . Definición de segmentos defseg puertos. A continuación ENTSAL extrae un número de 16 bits desde la memoria y llama al módulo RAIZ.--------------------------------------------------------------------------------------------------------------------------------.

sqrt lxi h.--------------------------------------------------------------------------$title(adquisición de datos) . Bit de control: Línea 7 del puerto 09 .Dirección de los resultados en BC .tabl push psw mov e.Se almacena byte bajo del resultado. consecutivas y representan 8 valores de 16 .Contador de números de 16 bits .noper lxi b.d stax b inr c pop d pop h pop psw dcr a inx h jnz prox ret end .m inx h mov d.sqrt noper equ 8 defseg progr seg progr entsal: call adat mvi a. .noper extern adat.Desarrollo y Simulación de Programas 361 $title(Entrada de datos y salida de resultados) .Terminar si se procesaron todos los valores.tabl.Dirección de los datos en HL . Datos de entrada: Puerto 08 .resultado en DE .Obtiene los 16 valores desde el puerto 8 .e pop b stax b inr c mov a.Apunta a próximo dato .a inx h dcr b jnz adat ret end adat: .BC apunta al número siguiente . . .--------------------------------------------------------------------------.bits.Modulo ENTSAL public entsal.m push h push d xchg push b call raiz mov a. Los datos desde el puerto se cargan en memoria en posiciones .Se almacena byte alto del resultado .Son 8 números de 2 bytes prox: .raiz.Se extrae la raíz del contenido de HL .p9 defseg adatos seg adatos in p9 ani 80H jz adat in p8 mov m.Modulo ADAT public adat extern p8.

b mov l.c dad d inx h mov a.Desarrollo y Simulación de Programas 362 $title(Cálculo de raìz cuadrada) . puertos define las direcciones de los puertos de entrada.h rar mov d. El segmento datos reserva 32 posiciones de RWM para los datos adquiridos y los resultados y 2 localidades para variables temporales.a mov a.l sbb c mov l.a lhld temp1 xchg call div1616 mov h.temp1 defseg progr seg progr shld temp1 mov a.asm avlink ejem78=prpal.Modulo DIV1616 public div1616 defseg progr seg progr div1616: mvi a. .asm avmac85 raiz.obj div1616 El programa ejemplo consta de cuatro segmentos definidos en el programa principal.asm avmac85 div1616.obj adat. El bloque stack corresponde al apila del sistema y se ubica en las posiciones finales de la memoria RWM.e jmp rep end $title(División entera 16x16) . se ejecuta la siguiente secuencia de comandos: avmac85 prpal.hex.c cmp e rz mov b.obj raiz. Segmentos parciales del mismo nombre se activan en cada módulo y son tratados por el enlazador como un segmento único de código.h sbb b mov h.Modulo RAIZ public raiz extern div1616. tres de los cuales son de memoria (progr.asm avmac85 adat.a jnc div162 dcr e dad b div162: pop psw dcr a jnz div161 ret end raiz: rep: cont: Para generar el archivo ejecutable denominado ejem78.a mov a.l rar mov c.obj calc.h rrc mov a.10H lxi h.d mov c.0 div161: xchg dad h xchg jnc yyy dad h inr l jmp www yyy: dad h www: inr e push psw mov a.l rar mov e. El segmento progr contiene el código del programa y se origina en la dirección de inicio de la EPROM.a mov a.b cmp d jnz cont mov a. stack y datos) y el restante (puertos) es de espacio de E/S.asm avmac85 calc. Finalmente.

Modificando el programa principal se puede variar el número de valores a procesar y el área de almacenamiento de datos y resultados.Dirección de los resultados en BC . Cuando el enlazador avlink.tabl.Se almacena byte alto del resultado .d stax b inr c pop d pop h pop psw dcr a inx h jnz prox ret end .m inx h mov d.Desarrollo y Simulación de Programas 363 Cada archivo fuente se ensambla en forma independiente. DATA e IOSPACE) no se usan. generándose un módulo objeto.Apunta a prsximo dato .tabl push psw mov e.m push h push d xchg push b call raiz mov a. El listado siguiente. . es la salida con extensión prn (lista) producto del ensamblaje del módulo entsal.e pop b stax b inr c mov a.sqrt lxi h.Dirección de los datos en HL .Terminar si se procesaron todos los valores. .sqrt equ 8 defseg progr seg progr call adat mvi a.exe se ejecuta activando la opción –sm. las direcciones aún no están definidas. 1 2 3 4 noper 5 6 7 8 9 entsal: 10 11 12 13 prox: 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 public entsal. Debido a que las direcciones reales no se conocen en el momento del ensamblaje.noper extern adat. se deben sustituir los módulos correspondientes y las nuevas rutinas deben ser llamadas desde ENTSAL.Se extrae la ramz del contenido de HL . Además.asm. se genera en forma adicional un archivo ASCII con extensión map que contiene información detallada sobre el proceso de enlazado. el archivo objeto no contiene direcciones absolutas.resultado en DE .raiz. Observe que los módulos predefinidos por el ensamblador (CODE.Contador de números de 16 bits .noper lxi b. En la página que sigue se muestra el contenido de este archivo.BC apunta al nzmero siguiente .Son 8 números de 2 bytes =0008 0000& CD 0000* 0003& 3E 08 0005& 01 0000* 0008& 21 0000* 000B& F5 000C& 5E 000D& 23 000E& 56 000F& E5 0010& D5 0011& EB 0012& C5 0013& CD 0000* 0016& 7B 0017& C1 0018& 02 0019& 0C 001A& 7A 001B& 02 001C& 0C 001D& D1 001E& E1 001F& F1 0020& 3D 0021& 23 0022& C2 000B& 0025& C9 . si en lugar de extraer la raíz cuadrada se requiere realizar alguna otra operación sobre los datos.Obtiene los 16 valores desde el puerto 8 . El programa enlazador/relocalizador usa la información suministrada por las directivas de relocalización declaradas en el cuerpo del programa para generar un módulo ejecutable con direcciones completamente definidas.Se almacena byte bajo del resultado. Observe que por ser relocalizable el código dentro del módulo.

CLASS 'M' SYMBOL NAME ENTSAL RAIZ DIV1616 ADAT TABL SQRT TEMP1 SYMBOLS -.LOAD MAP For: Avocet 8085/Z80 Assembler v2.02.CLASS 'I' SYMBOL NAME P8 P9 SYMBOLS -.Desarrollo y Simulación de Programas 364 AVLINK ---. #01235 RELOCATED SEGMENTS SEGMENT NAME PUERTOS RELOCATED SEGMENTS SEGMENT NAME PROGR ADATOS DATOS STACK ZERO LENGTH SEGMENTS SEGMENT CODE DATA IOSPACE SYMBOLS -.CLASS 'N' SYMBOL NAME NOPER No Transfer Address. CLASS 'I' START 0008 CLASS 'M' START 0000 007c 0800 08f0 STOP 007b 008b 0821 08ff LENGTH ovl/cat def/undef 007c Concat Defined 0010 Concat Defined 0022 Concat Defined 0010 Concat Defined STOP 0009 LENGTH ovl/cat def/undef 0002 Concat Defined START 0000 0000 0000 START 0008 0009 SYMBOL'S SEGMENT def/undef PUERTOS Defined PUERTOS Defined START 000c 0032 0058 007c 0800 0810 0820 SYMBOL'S SEGMENT def/undef PROGR Defined PROGR Defined PROGR Defined ADATOS Defined DATOS Defined DATOS Defined DATOS Defined START 0008 SYMBOL'S SEGMENT def/undef ABSOLUTE Defined MODULE DATA -------MODULE: SEGMENT NAME CODE DATA IOSPACE PUERTOS STACK DATOS PROGR MODULE: SEGMENT NAME CODE DATA IOSPACE PROGR prpal OFFSET 0000 0000 0000 0000 0000 0000 0000 entsal OFFSET 0000 0000 0000 000c NUMBER OF SEGMENTS: 7 STOP 0000 0000 0000 0001 000f 0021 000b LENGTH 0000 0000 0000 0002 0010 0022 000c NUMBER OF SEGMENTS: 4 STOP 0000 0000 0000 0031 LENGTH 0000 0000 0000 0026 .

el cual por su costo elevado rara vez está a la disposición de quienes asisten a un curso básico de sistemas de μP. la situación hace diez años era bien diferente ya que el estudiante de Sistemas de Microprocesadores no disponía de simulador alguno. El SID85 ofrece en un ambiente orientado a ventanas los siguientes recursos: . César García. En la figura 7.29 se muestra un diagrama de flujo de los pasos a seguir para el diseño de programas usando estos recursos. realizado como tesis de grado por el Ing. Una solución común para superar este obstáculo es desarrollar el programa usando un µC de propósito general. ensamblador cruzado.Desarrollo y Simulación de Programas 365 MODULE: SEGMENT NAME CODE DATA IOSPACE ADATOS MODULE: SEGMENT NAME CODE DATA IOSPACE PROGR MODULE: SEGMENT NAME CODE DATA IOSPACE PROGR adat OFFSET 0000 0000 0000 0000 raiz OFFSET 0000 0000 0000 0032 div1616 OFFSET 0000 0000 0000 0058 NUMBER OF SEGMENTS: 4 STOP 0000 0000 0000 000f LENGTH 0000 0000 0000 0010 NUMBER OF SEGMENTS: 4 STOP 0000 0000 0000 0057 LENGTH 0000 0000 0000 0026 NUMBER OF SEGMENTS: 4 STOP 0000 0000 0000 007b LENGTH 0000 0000 0000 0024 7. egresado de nuestra Universidad. Un sistema de desarrollo y emulador profesional para el 8085A puede costar la astronómica cifra de $6000.4 HERRAMIENTAS PARA DESARROLLO DE PROGRAMAS La realización de un proyecto de una aplicación basada en μPs transciende el simple uso de un ensamblador. enlazador/relocalizador y un simulador del µP. Para solventar este problema se desarrolló en el año 1995. estas son: editor de textos. aunque es posible adquirir sistemas de bajo costo con menos prestaciones por menos de una décima parte del precio señalado. con ejecución en plataformas Linux y Windows. el Sistema Integral de Desarrollo para el Microprocesador 8085 (SID85). dotado con las herramientas de programación mínimas necesarias. Aunque en la actualidad pueden obtenerse en INTERNET más de veinte simuladores para el 8085A. un PC por ejemplo. En el diseño de sistemas de cierta envergadura es casi obligatoria la presencia de un sistema de desarrollo.

7.Desarrollo y Simulación de Programas 366 Fig.29 Fases del desarrollo del programa .

Una tarjeta para desarrollo MPR85 conectada al puerto paralelo del PC. Información adicional sobre el SID85 puede obtenerse en el informe del trabajo de grado. un recurso de gran valor para la enseñanza de μPs y para el desarrollo de aplicaciones. memoria y puertos de E/S. simulado en modo de corrida libre o paso a paso.Desarrollo y Simulación de Programas 367 • Editor de texto. Fig.30 se muestra la pantalla de inicio del programa. ofreciendo capacidad de edición de registros. Es obvio que la utilización del SID85 garantiza que la grabación de la memoria EPROM solo se realiza una vez. • Ensamblador cruzado (ASM85). es justo decir que se dispone de un sistema de desarrollo de bajo costo. Si se toma en cuenta que un programa objeto creado y depurado con el SID85 está listo para ser grabado en EPROM. cuando el programa pasa la prueba de la simulación y de la ejecución en tiempo real. habilita la prueba en tiempo real del programa bajo desarrollo. Para ilustrar el uso de nuestro primer simulador. sin duda alguna.30 Presentación del SID85 . El SID85 representó.6. Un programa puede ser creado y modificado. • Simulador del μP8085A (SIM85).7. El SID85 permite la simulación de interrupciones de hardware y de las líneas de comunicación serie. El la figura 7. se usa el SID85 con el programa del ejemplo 7. • Conexión con el microcomputador MPR85.

El procedimiento para realizar la simulación. Fig7. Se carga el archivo ejem7_6.lst y ejem7_6.asm.6.32.32 Editor de memoria del SID85 mostrando como se almacena en la RAM el código objeto del ejemplo 7. como muestra la figura 7.31 Editor del SID85 Al ensamblar el archivo ejem7_6. con posibilidad de extenderse a 64 K .obj en la dirección de memoria 0000H.Desarrollo y Simulación de Programas 368 Fig.7. 1 Hasta 4 K en el SIM85. es el siguiente: 1. se generan: ejem7_6. El código objeto ocupa 55 bytes consecutivos de la RAM 1 del sistema.obj.

debido a que apunta a la dirección 0000H. .33 (a) Registros internos del µP b) Ventana de selección modo de ejecución.7.33a para almacenar en el contador de programa la dirección de inicio del programa a ejecutar. Se activa el editor de registros de la figura 7.Desarrollo y Simulación de Programas 369 2. En este caso no existe necesidad de cambiar el contenido del PC. (a) (b) Fig.

como ilustran las figuras 7. Bloque de memoria 1000H-1077H. se activa el paso a paso hasta que el caracter sea . Para probar el programa se edita el puerto de entrada 00H y se escribe el primer caracter. El pulso de habilitación se simula escribiendo la palabra de control 01H (subida del pulso) en el puerto 02H. la rutina del ejemplo 7. 7.34. Fig.34 y 7. que en el puerto 00H existe un caracter válido para lectura. Debido a que para lograr su propósito.6 se hace referencia a la memoria (dirección 1000H) y a los puertos de E/S (00. mostrando los resultados de la simulación. 01 y 02).35. se activan los editores de memoria y puertos en las direcciones señaladas.Desarrollo y Simulación de Programas 370 3.35 Editor de puertos del SID85 La simulación debe ejecutarse paso a paso. Fig 7. con un pulso de control en el bit 0 del puerto 02H. El periférico conectado al puerto de entrada señala al μP.

4. teclado y pantalla de visualización. Cada vez que un caracter se presente al puerto. Si la ejecución se hace en modo de corrida libre (RUN).1 Programas para simulación del microprocesador 8085 El sistema integrado para desarrollo SID85 no es la única ni la mejor herramienta disponible para desarrollar programas para el microprocesador 8085. en caso de no ser un caracter hexadecimal. más o menos funcionales.Desarrollo y Simulación de Programas 371 almacenado en memoria. si es un dígito válido. en forma de programa principal. y a la vez emule el pulso de control. Esta forma requiere la realización de algunas modificaciones en el programa del ejemplo 7. y solo sería un recurso para la depuración del programa. antes de que se registre el nuevo caracter. o escrito al puerto 01H. el sistema entrará en un lazo. La mayoría operan en forma correcta aunque algunos fallas en la ejecución de instrucciones específicas. . y el control sea transferido al sistema. El proceso continúa hasta que sean escritos los 16 dígitos. Estos permiten el desarrollo de los programas de la aplicación en un entorno muy similar al real. En la figura 7.6. Versiones de evaluación. Este programa fue escrito por un estudiante del curso de Sistemas de Microprocesadores dado la necesidad de disponer de un sistema de desarrollo de bajo costo para realizar las asignaciones de la asignatura. el pulso de control debe ir primero a cero (bajada del pulso). Recuerde que en el mundo real la entrada del dato es controlada por el dispositivo de entrada. Tales errores han sido participados a los autores de los simuladores y en ciertos casos éstos han realizados las correcciones correspondientes. Debido a que en modo RUN no es posible editar los puertos no es posible simular activar/desactivar el bit de control. de ambientes integrados para desarrollo de código. El autor ha evaluado dos decenas de estos programas y se ha verificado su funcionamiento. esperando que el pulso de control suba a nivel alto. Es posible escribir una rutina. se llamaría a una subrutina que se encargaría de distinguir los dígitos y escribirlos a memoria o puerto. no por el procesador.36 se muestran los iconos de 16 simuladores. Algunos de estos programas trascienden a la simple simulación de la ejecución de las instrucciones del CPU y se presentan como simuladores de un microcomputador basado en el 8085. Para la lectura de un nuevo caracter. todos contenidos en el disco compacto entregado al inicio del curso. En su momento y aun ahora el SID85 puede cumplir tal función. 7. escribiendo 00H en el puerto 02H. usando periféricos comerciales. que transfiera los 16 caracteres en forma automática hacia el puerto. y programas de uso público para simulación del 8085 pueden ser descargados de Internet.

los cuales sólo soportan puertos mapeados como memoria (no reconocen las instrucciones IN/OUT). 7. Puede editarse la memoria y los registros incluyendo el de máscara de interrupción y el de banderas. Si se desea simular la operación de periféricos comerciales como el PPI 8255.36 Algunos de los simuladores en el CD de trabajo. Si el usuario desea verificar la ejecución de un programa y examinar el contenido de los registros. pero no emula las líneas SID y SOD para comunicación serie. Se recomienda al estudiante visitar la WEB periódicamente.36. La selección del simulador a usar depende estrechamente de las necesidades de la aplicación. Todos disponen de algún tipo de ayuda y de ejemplos para orientar a quien se inicia A continuación se presentan las características dignas de resaltar de aquellos simuladores que se consideran de mayor utilidad para el curso. El ambiente gráfico es muy amigable y los programas una vez ensamblados se cargan automáticamente en memoria. en busca de nuevas herramientas y de las actualizaciones de las versiones disponibles. teclado para entrada de datos.Desarrollo y Simulación de Programas 372 8085 Instruction Set Simulator 8085 Simulator Ide 8085 Virtual Kit 8085-Simulator [SW] Micro 3 AVSIM85 (DOS) Micro85 8085 Simulator Microprocessor 8085 Simulator MPS85-KIT SID85 (DOS) Sim8085 Simulator Vsim Win85 WSIM85 Fig. un controlador de teclado/display 8279. módulo LCD. Ofrece soporte para interrupciones. será necesario escoger el WSIM85 como herramienta de simulación Este trabajo no dispone de espacio para presentar en forma detallada el funcionamiento de los programas. Permite la ejecución del código en modo de . memoria y puertos de E/S. La única excepción son: el 8085 Simulator y el MPS85KIT. transmisor/receptor universal UART 8251. puede usar cualquiera de los programas de la figura 7. MICRO 85 Es una aplicación de ambiente WINDOWS que simula la operación de una tarjeta de evaluación comercial denominada MICRO 85.

Las siguientes funciones de la tarjeta MICRO85. 7.5 RST6. • CPU 8085. Fig. • Memoria RAM 6264 de 8K. son simuladas por el programa. Millenium o XP. El ensamblador es limitado y el programa no corre en ambientes Windows 2000.5 0024H FFB0H 003CH FFB3H 0034H FFB6H PPI8255 . Mapa de memoria E000H-FFFFH RAM Mapa de E/S 08H – 0BH Interrupciones Los vectores de interrupción han sido cambiados según se indica: TRAP RST7.37 Editor de textos y contenido de la memoria 6264.Desarrollo y Simulación de Programas 373 corrida libre y paso a paso. • Un PPI 8255.

El circuito para interconexión de E/S 8255 puede ser programado en la ventana del PPI de la figura 7. mostrada en la figura 7. .37 se observa el editor de textos y la ventana de memoria RAM. Una vez escrito el programa fuente se pulsa el botón ensamblar y el programa es traducido y cargado en RAM.38 Registros internos del 8085 y sistema de interrupciones.38. Fig. El contenido de los registros puede ser modificado en la ventana del CPU.39 Puertos de Entrada y salida. 7. El contenido de los puertos de entradas también puede ser modificado.Desarrollo y Simulación de Programas 374 RST5.39 o directamente por programa.5 INTR RST 0 RST 1 RST 2 RST 3 RST 4 RST 5 RST 6 RST 7 002CH FFB9H Ejecuta una de las RST n 0000H 0000H 0008H FFCBH 0010H FFC8H 0018H FFC5H 0020H FFC2H 0028H FFBFH 0030H FFCBH 0038H FFCEH En la figura 7. Fig. 7.

Excepto el código todos estos elementos pueden ser modificados con un click del ratón. • Pueden definirse las direcciones de los puertos de los controladores de periféricos a conectarse al µP. Por ejemplo la figura 7. Los recursos disponibles son: • Para especificar el tipo y capacidad de la memoria disponible. Acepta la inserción de puntos de ruptura durante la corrida lo cual hace más fácil la depuración del código. Se recomienda al estudiante el uso de esta herramienta por ser de suma utilidad. WSIM85 Es quizás el más útil de todos los simuladores del 8085. la memoria y de los módulos de E/S conectados en la aplicación. La versión de evaluación acepta programas hasta 256 bytes de tamaño. Acepta archivos en formatos HEX y binario. Ofrece soporte para el sistema de interrupciones del microprocesador pero no simula los terminales SID y SOD para comunicación serie. LCD Módulo de cristal líquido Las ventanas principales del WSIM85 se muestran en la figura 7. pueden definirse hasta 4 bancos de RAM/EPROM definiendo las direcciones de inicio y fin de cada banco. 8155 RAM + E/S + Temporizador. Los módulos posibles de interconectar al 8085 son: 8279 Controlador programable de teclado/display. El programa en memoria puede ejecutarse en corrida libre o en modo paso a paso. Es capaz de simular el CPU y diversos dispositivos periféricos y el ensamblador es aceptable. La aplicación WSIM85 tiene una opción de configuración que permite definir el mapa de la memoria EPROM/RAM del sistema y los periféricos conectados al 8085. También es posible definir los códigos de siete segmentos para los caracteres de acuerdo con el tipo de indicador utilizado. los registros internos. Cada controlador tiene su ventana de dialogo para definir su modo de operación.41 corresponde al 8279 pudiéndose especificar la dirección del puerto y la entrada de interrupción del 8085 a la cual se conecta la salida de interrupción del 8279.Desarrollo y Simulación de Programas 375 El ensamblador no contiene todas las funciones de un programa comercial pero en general. Desafortunadamente el archivo fuente debe ser ensamblado por un programa externo. el simulador puede ser de alguna utilidad. 8253 Temporizador programable. La ayuda es aceptable y ofrece programas ejemplos. . Las opciones de este simulador son diversas y no pueden exponerse con detalle en este trabajo. 8255 Interconexión programable de E/S 8251 Transmisor receptor universal.40 Se observa la ventana de código.

7.41 Ventana de configuración del controlador de teclado/display 8279 . 7.40 Entorno gráfico de WSIM85 Fig.Desarrollo y Simulación de Programas 376 Fig.

La figura 7. No tiene editor de memoria pero se pueden definir y modificar hasta cuatro puertos de E/S. Este software intenta simular un sistema microprocesador con hardware real.43. la representa el hecho que al aceptar la carga de archivos de entrada desde la línea de comando. Para controlar la ejecución del programa se pueden insertar puntos de ruptura accionando el ratón sobre la instrucción correspondiente.asm para el control de un microcomputador (µPro 85) con teclado y pantalla de 6 dígitos. Una vez introducido el programa se pulsa el botón RUN y el archivo fuente es ensamblado y el código objeto es cargado en memoria. mostrando para cada una el contenido de los registros internos. El código fue simulado en el WSIM85. Posee un teclado totalmente funcional y 6 indicadores de siete segmentos para presentar información como ilustra la figura 7.42 muestra la ventana de código. Cuando el programa es ejecutado se presenta una ventana denominada simulador con la historia de las últimas 25 instrucciones ejecutadas. el teclado de instrucciones y la ventana del simulador. . ensamblaje y enlazado se realiza con los recursos del IDE y al final se invoca el WSIM85 para simular el archivo ejecutable. El µC puede usar el teclado para examinar y modificar la memoria RWM y los registros del 8085 y además se puede ejecutar programas previamente cargados en la tarjeta. 8085 Virtual Kit Este recurso es un verdadero modelo de programación de una tarjeta real de evaluación y entrenamiento para el microprocesador 8085A. Por ejemplo el controlador de teclado/display opera en forma similar al 8279. El editor de instrucciones no es muy amigable pero tiene un teclado de código que facilita la escritura del programa. puede incorporase a un Entorno Integrado para Desarrollo o IDE (Integrated Development Environment). No soporta interrupciones ni los terminales para comunicación serie. de las banderas y de los puertos de E/S. El resultado fue realmente un éxito que permitió desarrollar el software para una aplicación real sin tener que construir el prototipo. Como todos los simuladores el programa pude ser ejecutado por pasos o en corrida libre. Otra ventaja de esta herramienta que supera el obstáculo del uso obligado de un ensamblador externo. El proceso de edición. MICRO3 Aunque este programa no simula controladores de periféricos comerciales su modo de operación es de gran ayuda desde el punto de vista del seguimiento de la ejecución del programa.Desarrollo y Simulación de Programas 377 El autor escribió un programa mon85.

7.Desarrollo y Simulación de Programas 378 Fig. .42 Ventanas del simulador MICRO3.

Desarrollo y Simulación de Programas

379

Fig. 7.43 Ventana principal del 8085 Virtual Kit.

El SDA 85 tiene las siguientes características:
• • • • • • • Editor de textos excelente. Modela hardware similar al real. Programa monitor incorporado con posibilidad de modificación. Simulación de teclado e indicadores visuales. Soporte para interrupciones y comunicación serie. Ejecución de programas paso a paso. En el modo trace se visualiza la ejecución de instrucciones en el programa fuente.

Al no tener editor de memoria, sólo puede examinarse/modificarse la memoria de datos desde el teclado pero los programas a ejecutar se cargan automáticamente en RAM. Posee un editor de puertos pero los registros sólo pueden modificarse por programa, lo cual es una desventaja severa. El programa monitor mon85.asm fue modificado y usado como monitor del 8085 Virtual Kit, funcionando en forma correcta. El archivo no solo incorpora el examen/modificación de memoria y la ejecución de programas, sino que se incluye la opción de examen/modificación de registros, función no realizada por la versión original del 8085 Virtual Kit.

Desarrollo y Simulación de Programas

380

8085 Simulador IDE Este programa constituye una herramienta de gran valor para el desarrollo de software de aplicaciones basadas en el microprocesador 8085. En un ambiente gráfico integra un compilador BASIC, ensamblador, simulador del µP, depurador y desensamblador. Las características del programa son:
• • • • • • • • • • Editor de texto y ensamblador integrado. Acepta la entrada de archivos con extensiones .obj y .hex. Editor de memoria. Módulo de dispositivos periféricos. Módulos externos. Editor de puertos. Administrador de puntos de ruptura. Compilador BASIC. Desensamblador. Registrador visual de la simulación.

La figura 7.44 muestra la ventana principal del programa donde se observan los registros internos incluyendo el registro de banderas (todos editables), la última y la siguiente instrucción a ejecutar, el número de estados del programa, el contador de instrucciones, las líneas de comunicación serie y las interrupciones del microprocesador.

Fig. 7.44 Ambiente de trabajo del 8085 Simulator IDE.

Desarrollo y Simulación de Programas

381

Fig. 7.45 Editores de memoria y puertos.

Este programa se recomienda porque es muy completo y facilita la simulación de código. El contenido de cualquier posición de memoria o de un puerto puede ser modificado en el curso de la simulación. La figura 7.45 muestra los editores correspondientes. Además el usuario dispone de un módulo de dispositivos periféricos, mostrado en la figura 7.46, con indicadores luminosos conectados a las líneas de cua-

Desarrollo y Simulación de Programas

382

tro puertos de E/S y una ventana de un terminal ASCII de salida de información. La herramienta módulos externos permite establecer una interconexión entre el modelo de simulación y hasta 5 módulos externos diseñados como aplicaciones cliente/servidor. El controlador LCD de la figura 7.47 es un ejemplo de este tipo de recurso. La figura 7.48 presenta la ventana del administrador de puntos de rupturas, mediante el cual se pueden fijar puntos de parada durante la ejecución del programa en modo de corrida libre. Aunque se puede fijar la velocidad de ejecución del código de entre cinco opciones, puede ser preferible usar este administrador debido a que permite realizar la simulación por pasos, con un tamaño de paso variable y elegido por el usuario.

Fig. 7.46 Módulo de dispositivos periféricos

Fig. 7.47 Módulo de pantalla de cristal líquido

Desarrollo y Simulación de Programas

383

Fig. 7.48 Administrador de puntos de parada

Otras herramientas como el compilador BASIC y el desensamblador son comentadas en la ayuda del 8085 Simulator IDE.

VSim Simulador Este es un programa limitado y sin mayores pretensiones. La ventana de trabajo se muestra en la figura 7.49 donde se observa los registros de internos y las banderas, los controles para la simulación y el editor de memoria. También se dispone de un editor de puertos. No se modela el sistema de interrupciones del µP ni los terminales SID y SOD para entrada y salida serie. Pese a sus carencias, para aplicaciones que requieran simular entradas usando interruptores lógicos y salidas a indicadores luminosos conectados a puertos del sistema, puede simplificar el trabajo usar el panel de LED & Switch del VSim, mostrado en la figura 7.50.

Desarrollo y Simulación de Programas

384

Fig. 7.49 Ventana principal del VSim.

Fig. 7.50 Módulo de interruptores y LEDs del VSim.

Desarrollo y Simulación de Programas

385

8085 Emulator (Win85) El programa Win85 no tiene editor de textos ni ensamblador incorporado. La memoria y los registros internos sólo pueden ser modificados por programa y únicamente se dispone de un puerto de entrada y uno de salida. Soporta interrupciones y no modela las el canal de comunicación serie. A pesar de estas carencias, los periféricos conectados al sistema y los ejemplos que vienen con el software son de tal calidad que hacen que Win85 sea de uso obligado para quienes siguen un curso introductorio de µPs con el 8085A. La figura 7.51 muestra los recursos que acompañan al emulador.

Fig. 7.51 Herramientas del Win85.

En la parte superior izquierda de la figura se observa la ventana principal del simulador donde se despliega el contenido de los registros internos y de banderas del µP. Además se muestra el estado de las interrupciones, el registro de máscara de interrupciones, la frecuencia del reloj y el número de estados. Para ver el contenido de la memoria existen dos ventanas de memoria y otra para la pila del sistema.

Desarrollo y Simulación de Programas

386

El parte superior derecha de la figura 7.51 se muestra la ventana de dispositivos periféricos con los puertos e interrupciones asociadas. Se distinguen:
• • • • Puertos básicos de E/S Teclado Monitor de puertos Módulo LCD con capacidad gráfica tipo Seiko G1216B1N000

Tanto el teclado como el módulo LCD pueden usarse en los programas de usuario. La lectura del puerto de teclado carga el valor de la tecla pulsada en el acumulador. Ejemplos del manejo conjunto del teclado/LCD son suministrados por el autor como algunos buenos esfuerzos de programación en ensamblador del 8085A como los juegos PacMan y Tetris, y otras animaciones sencillas.

Fig. 7.52 Salidas de las simulaciones de PacMan.bin y Runner.bin en Win85

8085 Simulador y Sim8085 Estos dos programas son útiles para ejecutar las funciones básicas de simulación de las instrucciones del microprocesador. El Sim8085 posee editor de memoria y puertos y el 8085 Simulator carece de esta última herramienta, además no reconoce las instrucciones IN y OUT de modo que sólo permite puertos mapeados como memoria. El Sim8085 incorpora un asistente en forma de teclado para escritura de código y un diseñador de rutinas de retardo. Ninguno de estos programas simula el sistema de interrupciones ni los terminales SID y SOD para interconexión con periféricos serie. Las ventanas principales de ambos programas se muestran a continuación en la figura 7.53. Todos los programas en este trabajo han sido probados usando algunos de los simuladores de la figura 7.36 y ejecutados en el Sistema de Evaluación MPR85 PLUS. Es necesario que el estudiante seleccione la herramienta de su preferencia y

Desarrollo y Simulación de Programas

387

Fig. 7.53 Ventanas principales del 8085 Simulator y del Sim8085

la use para simular el mayor número de programas posibles hasta obtener un completo conocimiento de los recursos que ofrece el simulador. La mayoría de las asignacio-

Desarrollo y Simulación de Programas

388

nes del curso deben desarrollarse en un ambiente de simulación y posteriormente deben ser probadas con hardware real. De modo que el cursante debe explorar exhaustivamente su simulador hasta lograr una confianza total en los resultados que éste entrega. Es conveniente destacar que la naturaleza interactiva de muchas simulaciones hace que la presentación de ejemplos de éstas no sea muy ilustrativa. Cuando se considere necesario se realizaran observaciones sobre simulaciones realizadas por el autor. A continuación se presentan resultados obtenidos de la simulación de algunos ejemplos seleccionados. Así, la figura 7.54 muestra los resultados de simular la ejecución del programa del ejemplo 7.7 usando el SID85. Debido a que este simulador le asigna a la directiva DS una función distinta a la descrita en este trabajo, el código debe ser modificado sustituyendo las directivas DS por:
MIN: MAX: DB 0 DB 0

Esto asigna a MIN la dirección 0300H y a MAX 0301H. Cada posición es cargada al inicio con cero. El resultado es el mismo que usar DS.

Fig. 7.54 Resultados de simular el programa del ejemplo 7.7.

Observe la lista de valores a partir de la posición de memoria 0302H, el valor mínimo en 0300H, y el máximo en 0301H. El acumulador contiene el máximo, el cual fue el último número escrito en memoria, mientras que el registro par HL apunta al final de la tabla. El contador de programa contiene la dirección de la próxima instrucción.

Desarrollo y Simulación de Programas

389

El programa también fue simulado usando WSIM85. Como la versión de evaluación acepta archivos menores de 256 bytes detectando cuando el código se carga sobre la dirección 0100H, se fijó el área de código a partir de 0020H y la de datos se inicia en 0080H. El ensamblador de WSIM85 tampoco reconoce la directiva DS.

Fig. 7.55 Al inicio las posiciones 0080H y 0081H están en cero.

Fig. 7.56 Después de simular en programa contienen el mínimo y el máximo de la tabla de valores que se inicia en 0082H.

Desarrollo y Simulación de Programas

390

Este simulador presenta un problema adicional para ejecutar el programa del ejemplo 7.7. Los datos a cargar en memoria por medio de DB deben estar expresados en hexadecimal o decimal. El ensamblador de WSIM85 no acepta los bytes de DB en octal o binario, por lo cual debe hacerse la modificación correspondiente en el programa fuente. Otra posibilidad es usar otro ensamblador y convertirlo a hex intel antes de cargarlo en WSIM85. Las figuras 7.55 y 7.56 muestran la ventana gráfica de WSIM85 antes y después de ejecutar el programa. A continuación, el programa del ejemplo 7.9 se simula a usando el 8085 Simulator Ide. Previamente se generó el archivo ejecutable Ejem_78.hex, el cual se carga en la memoria del simulador como muestra la figura 7.57

Fig. 7.57 El archivo Ejem_78.hex se carga en la memoria del simulador.

Fig. 7.58 Cuadro de dialogo para entrada de dato a puerto.

Con el programa en ejecución, cada ver que ocurra una lectura a puerto se despliega la ventana de la figura 7.58 (si esta opción está habilitada) de modo que pueda cargarse el valor adecuado en el puerto. Esto hace muy sencilla la simulación

Desarrollo y Simulación de Programas

391

del código al facilitar la entrada de los 8 valores de 16 bits en el puerto P8 y el estado de la señal de control en la línea P9.7. El resultado de la simulación se almacena en memoria a partir de la dirección 0810H, como ilustra la figura 7.59.

Fig. 7.59 Editor de memoria con las entradas y salidas del ejemplo 7.8

Ejemplo 7.10 Escribir un programa que calcule el periodo de la señal aplicada a la línea 0 del puerto 10H. La frecuencia de la onda está comprendida entre 0.1 Hz y 1 KHz. El código debe escribirse para ser simulado en el 8085 Virtual Kit, en cuya pantalla deberá presentarse la medida con el formato de la figura 7.60.

Fig. 7.60 Medida del periodo de una onda.

El periodo de la señal de entrada está en el rango 1 ms ≤ Ti ≤ 10000 ms, de modo que bastará determinar cuantos milisegundos transcurren entre una transición positiva de la onda y el siguiente flanco de subida.

Desarrollo y Simulación de Programas 392 El único problema es que el simulador no presenta el carácter ‘m’.Character Map ----------------------org 0700h CharMap: db 3fh .--------------------.END CharMap ----------------------- El uso de un contador hexadecimal para registrar el número de milisegundos del periodo de la señal bajo medida.'U' 16h db 1000000b . . map for '0' db 06h db 5bh db 4fh db 66h db 6dh db 7dh db 07h db 7fh db 67h db 77h db 7ch db 39h db 5eh db 79h db 71h . Basta con agregar al mapa de caracteres del monitor del SDA 85 la línea db 37h como se indica en el siguiente listado. .'I' 13h db 1010000b . . Existen muchos de éstos. como se hace con lápiz y papel.'L' 11h db 1110011b . implica que el registro contador contendrá un valor hex para indicar el periodo.'P' 12h db 0110000b .' ' -blank 15h db 0111110b .'m' 24 . Otra posibilidad es usar un contador con incremento en decimal.'F' 0fh db 1110110b . se requiere seleccionar un algoritmo para la conversión de binario a BCD.----------------------------------------------------------. Usando la primera opción.----------------------.'-' 17h db 37h .'H' 10h db 0111000b . En este caso se usa el siguiente: bin_bcd: acum_bcd = 0 contador = precisión repetir bin = 2 x bin bcd = 2 x bcd + acarreo contador = contador -1 hasta contador = 0 fin bin_bcd Este algoritmo calcula el valor BCD de un número. Este valor debe ser convertido a BCD antes de presentar.'R' 14h db 0000000b .por lo cual debe hacerse una pequeña modificación al monitor del programa para desplegar las unidades de medida.

Subrutinas de monitor output equ ADDR 05fcH . Retardo de 1ms in puerto . Detectar flanco positivo de la onda ani 1 jz bit01 lxi d.------------------------------------------------------------------------------.----------------------------------------. Se ppresenta 'Ms' en pantalla sin pd bit10: in puerto ani 1 .01h mvi b.------------------------------------------------------------------------------.0 . Incrementa medida en 1 ms call retard . Detecta fin de semiperiodo y continúa medida jnz de10 de01: call medir .tope_pila lxi h. En DE periodo de la señal call bin_bcd .----------------------------------------.------------------------------------------------------------------------------. Incrementa en 1 el registro BC entre transiciones positivas .00h call output .Desarrollo y Simulación de Programas 393 El listado de programa para medida y presentación del período de la onda se muestra a continuación: . Ejemplo 7.------------------------------------------------------------------------------. Dirección presentada por UPDAD dir_bin equ addr 0f000h tope_pila equ addr 8700h puerto equ byte 10h .----------------------------------------dir_dec equ addr 0fff7h .unid mvi a.----------------------------------------unid: db 5 db 24 . Presenta medida en campo de direcciones hlt . Mide hasta transición positiva jz de01 xchg shld dir_bin . Unidades de medida (ms) .------------------------------------------------------------------------------.------------------------------------------------------------------------------.----------------------------------------medir: inx d . Presenta contenido de memoria en pantalla .----------------------------------------. Programa principal .----------------------------------------.------------------------------------------------------------------------------. Esperar que señal pase a nivel bajo jnz bit10 bit01: in puerto .0 nbytes_dec equ byte 2 nbytes_bin equ byte 2 org 8000h .----------------------------------------.----------------------------------------org 8100h lxi sp. Convierte medida a BCD call updad .10 . Presenta cadena alfanumérica en pantalla updad equ ADDR 06bcH . Contador de milisegundos a cero de10: call medir .------------------------------------------------------------------------------.------------------------------------------------------------------------------. Señal en P10.

85 Mhz . contador = 8*nbytes_dec .c llenar: mov m.nbytes_dec .d ral ral ral mov e.a inx h dcr b jnz dsplzm .dir_dec xra a mov b. .bcd = 2 * bcd + acarreo lxi h.------------------------------------------------------------------------------.----------------------------------------.0cbh retad1: dcr b jnz retad1 ret .----------------------------------------.a . contador = 16 en este caso mov a.a inx h dcr b jnz llenar .------------------------------------------------------------------------------.a inx h dcr b jnz decadj dcr e .------------------------------------------------------------------------------.d dsplzm: mov a. .m adc a daa mov m. Retardo de 1 ms a f = 2.c decadj: mov a.----------------------------------------- .------------------------------------------------------------------------------.----------------------------------------retard: mvi b.dir_bin mov b.dir_dec mov b.m ral mov m.nbytes_bin . bcd_acum = 0 lxi h. Conversión multidígito de binario a BCD.------------------------------------------------------------------------------. 16 bits binarios.Desarrollo y Simulación de Programas 394 ani 1 ret . hasta que contador = 0 jnz cont ret .bin = 2 * bin cont: lxi h.----------------------------------------bin_bcd: mvi c. repetir . 4 dígitos BCD mvi d.

Para simular se usó la herramienta trace del 8085 Virtual Kit. aunque el programa del ejemplo anterior consta de varias subrutinas.61 Medida del periodo de una señal. Los recursos modernos para el desarrollo de programas para sistemas empotrados usando microprocesadores microcontroladores se presentan incorporados a una aplicación WINDOWS o LINUX identificada como Entorno Integrado para Desarrollo o IDE (Integrated Development Environment). Los resultados de la simulación se presentan en la figura 7. por lo cual el usuario debe adaptar cada programa a la sintaxis del ensamblador usado.61. Fig. Como puede observar el lector. ensamblador. Una solución al problema planteado es utilizar un verdadero sistema de desarrollo de programas. Consulte la ayuda del programa para más detalles. . Esto se debe a que el ensamblador del simulador no procesa código relocalizable y no se puede usar un ensamblador externo por que no carga un archivo binario o hex desde la línea de comando. Para presentar las unidades de medida y valor del período en la pantalla del SDA 85 se usaron las rutinas de usuario OUTPUT y UPDAD. respectivamente. Esta situación se repite en otros simuladores. Los dos obstáculos son indeseables: es necesario programar en forma modular y usar un programa ensamblador de potencia tal que simplifique en forma resaltante la escritura del programa. compilador C y muchos otros recursos que simplifican la escritura de programas usando técnica modular . éste fue escrito como un solo módulo despreciando el disfrute de los beneficios de la programación modular. 7.Desarrollo y Simulación de Programas 395 El código fue simulado y funcionó en forma correcta. la cual incluye editor.

Biblioteca de programas. los archivos fuente del programa principal y de las subrutinas de la aplicación. 7. Enlazador/Relocalizador. Simulador Un diagrama que ilustra los recursos de una aplicación IDE estándar. Estos módulos aparecen como archivos independientes y son organizados como un proyecto que contiene todos los módulos fuente y de biblioteca necesarios para construir el programa de la aplicación.Desarrollo y Simulación de Programas 396 7.62. TIEMPO REAL CPU ENLAZADOR/RELOCALIZADOR DEPURADOR GRABADOR DE EPROM SIMULADOR EMULADOR Fig. se muestra en la figura 7.O.2 Sistema integrado para desarrollo de programas Una aplicación IDE estándar contiene al menos: • • • • • • Editor de texto. se compilan los archivos en C o se ensambla los programas en ensamblador. Macroensamblador. EDITOR DE TEXTO COMPILADOR ANSI C MACRO ENSAMBLADOR BIBLIOTECA ESTANDAR BIBLIOTECA S. El enlazador relocalizador a continuación resuelve todas las . usando el editor de texto. Compilador ANSI C.4.62 Funciones típicas de un entorno integrado para desarrollo de programas El proceso de desarrollo del programa se inicia cuando se escribe en C o en ensamblador. Activando la función: construir proyecto.

5. el usuario puede usar un ensamblador/relocalizador profesional para escribir los módulos de su programa. se hace uso de las opciones de configuración de la misma aplicación IDE para: . No incorpora un simulador para la versión correspondiente al 8085. Con el IDE en marcha. Para programación en ensamblador utiliza el ASM85. Esta tiene todas las funciones descritas. Para que el estudiante utilice un entorno para desarrollo de programa que sea más profesional y eficiente que el ofrecido por el software MICROIDE.Desarrollo y Simulación de Programas 397 direcciones relativas de memoria generando un código objeto absoluto. el paquete de programación MicroIde. 2. Dispone de un terminal por medio del cual se puede conectar al MPR-85. Permite el desarrollo de programas en forma modular con el compilador C: MICROC-85. El programa ejecutable puede ser simulado en el microcomputador. haciendo imposible la programación modular. pero es posible incorpóraselo. el cual no procesa macros ni código relocalizable. El lector dispone de una IDE denominada MICROIDE dirigida a diversos microprocesadores y microcontroladores. 4. denominados MPR-85 PLUS. verificar su operación y finalmente grabar la memoria EPROM. el macroensamblador AVMAC85. Se puede incorporar nuevas herramientas de desarrollo de programa como macroensambladores y enlazadores. y algunos simuladores seleccionados. La aplicación Micro-IDE de Bipom. un sistema de desarrollo básico pero funcional. con los pocos recursos disponibles. en el CD de trabajo. Para construir. Algunas IDE ofrecen recursos adicionales como un sistema operativo de tiempo real apropiado para aplicaciones que involucran tareas de tiempo crítico. se usa un computador personal. Con esta herramienta se puede programar en forma modular y el código final puede ser ejecutado en un simulador asociado o cargado en un emulador o grabador de EPROM. 6. pero desafortunadamente la versión de evaluación para el 8085 no contiene simulador. 3. Limita el tamaño del código a 500 líneas. En el Laboratorio de Microprocesadores existen 5 microcomputadores de bajo costo para desarrollo aplicaciones con el 8085. Esta herramienta dispone de todos los recursos necesarios para la prueba del hardware de prototipos y la verificación del programa. simular el código en un simulador. descargar el programa en la memoria del MPR85PLUS. cargado en un equipo emulador de microprocesadores o en una memoria EPROM. Las salidas del enlazador es son: un archivo binario que contiene el código ejecutable o una versión en formato HEX INTEL y un archivo ASCII que contiene información relativa al proceso de traducción. es una versión de evaluación con las siguientes características: 1.

Desarrollo y Simulación de Programas

398

a) Sustituir el ensamblador original por un Macroensamblador AVMAC85 con capacidad para procesar código relocalizable; e incorporar el enlazador/relocalizador correspondiente (AVLINK). b) Añadir al menú de herramientas dos programas simuladores/depuradores: WSIM85 y WIN85. Esto permite cargar en el simulador el archivo generado por el proceso de ensamblaje.

El proceso para configurar el entorno de desarrollo usa una herramienta incluida en el paquete de software MICROIDE denominada Toolkit configurator. Con este recurso es posible:
• Incorporar el ensamblador AVMAC85 como opción para el desarrollo de proyectos. • Especificar la forma en que el programa enlazador AVLINK debe procesar los archivos objetos generados por el ensamblador. • Convertir el archivo con extensión .hex generado por AVLINK a un archivo binario que pueda ser cargado en el simulador WIN85. El programa WSIM85 acepta como entradas archivos en formato HEX-INTEL o en binario.

Configurando MICROIDE
1. Ejecute el programa Toolkit Configurator de MICRO-IDE.

Fig.7.63. Ventana principal del Toolkit Configurator de MICRO-IDE

Desarrollo y Simulación de Programas

399

2. Seleccione la opción: Add New Toolkit

Fig.7.64. Se agrega un nuevo ensamblador 3.

En la ventana de dialogo de la figura 7.64 escriba el nombre de la nueva herramienta. Escriba los comandos necesarios para el ensamblaje de los módulos del programa, el enlace y la conversión a binario del archivo .HEX resultado de la compilación.

4.

Fig.7.65. Configuración de la nueva herramienta

Desarrollo y Simulación de Programas

400

El comando {TOOLKITDIR}\avmac85 {SOURCEFILES} procesa uno o más archivos fuente (con extensión ASM) y los ensambla a uno o más archivos con extensión OBJ. El enlazador AVLINK procesa el (los) archivos .OBJ y genera un archivo único (SIMUL.HEX) con el código ejecutable. Este archivo está en formato HEXINTEL. Una vez obtenido el módulo ejecutable (SIMUL.HEX), se convierte a binario (SIMUL.BIN) usando la herramienta HEX2BIN. El simulador WSIM85 acepta como entrada ambos tipos de archivos, pero WIN85 solo simula archivos binarios.
NOTA Cuando cree en Micro-IDE un nuevo proyecto (con cualquier nombre) puede seleccionar como lenguaje ensamblador el AVMAC85. Al construir el proyecto obtendrá siempre un archivo SIMUL.HEX. Este nombre común no es problema, si cada proyecto reside en su carpeta particular.

Creando un nuevo proyecto:
1. Del menú Projects seleccione New project

Fig.7.66. Creación del proyecto Ejemplo1

2.

Indique la carpeta (el programa la creará) donde residirá el proyecto dentro del directorio de trabajo …\EXAMPLES. La carpeta puede tener el mismo nombre del proyecto. Seleccione la herramienta (Toolkit).

3.

Desarrollo y Simulación de Programas

401

Fig.7.67. El proyecto Ejemplo1 está vacío.

4.

Usando el menú Projects\Add files to project adjunte los archivos al proyecto. Estos deben residir en la carpeta Ejemplo1.

Fig. 7.68. Se suman los archivos.asm a Ejemplo1.

Completado el procedimiento, el proyecto está listo para compilación y enlazado como ilustra la figura 7.69.

Desarrollo y Simulación de Programas

402

Fig.7.69. El proyecto está listo para procesarse.

Es de suponer que con la configuración del AVMAC85 y del AVLINK realizada con el Toolkit Configurator, no es necesario realizar ajustes adicionales. No obstante examinemos Project\Settings:

Fig.7.70. Seleccione Generic Serial Loader.

Al seleccionar un cargador es posible transferir al MPR85 (Por un puerto serie del PC) el archivo SIMUL.HEX.

Desarrollo y Simulación de Programas

403

Fig.7.71. El directorio de trabajo puede ser también {ROOTDIR}\microc.

Fig.7.72. La extensión del archivo objeto debe marcarse como obj.

El comando {TOOLKITDIR}\avmac85 {SOURCEFILES} procesa uno o más archivos fuente (.ASM) y los ensambla a uno o más archivos con extensión OBJ.

Desarrollo y Simulación de Programas

404

Fig.7.73. Ventana del enlazador

El enlazador AVLINK procesa el (los) archivos .OBJ, salidas del AVMAC85 y genera un archivo único (SIMUL.HEX) con el código ejecutable. Este archivo está en formato HEX-INTEL. Las opciones son:
–sy –sp Activa la generación de un archivo de símbolos y Incluye información de símbolos en el archivo .map generado por AVLINK.

Fig.7.74. Marque simul.hex como archivo de salida. Se pone por defecto nombre_proyecto.hex

Una vez obtenido el módulo ejecutable SIMUL.HEX se convierte a binario (SIMUL.BIN) usando la herramienta HEX2BIN. Finalmente use Build\Build Simul.hex para generar el archivo ejecutable.

Desarrollo y Simulación de Programas

405

Fig.7.75. Proceso de generación del archivo ejecutable

Incorporando los simuladores
1. Seleccione Tool\Add Tool .

Fig.7.76. Configure el simulador Wsim85 como herramienta de usuario.

Desarrollo y Simulación de Programas

406

2. . Seleccione Tool\Add Tool y agregue los programas de simulación. El simulador

WSIM85 acepta como entrada archivos .hex o .bin

Fig.7.77. El simulador Win85 requirió el auxilio de un archivo .bat para ejecutarse

El contenido del archivo win85.bat consiste de la línea: c:\avocet\win85\win85 simul.bin Los programas avmac85.exe, avlink.exe, hex2bin.exe y win85.bat deben residir en el directorio: C:\bipom\devtools\microc.

Comunicación entre el µC MPR85 y MICRO-IDE Micro-IDE tiene una herramienta Terminal que permite la comunicación entre el PC y el microcomputador MPR85. Para la descarga de archivos se usa la herramienta Loader esta permite, una vez puesto el MPR85 en el modo de recepción de archivo, descargar el programa SIMUL.HEX en un área de memoria del MPR-85 PLUS para su posterior ejecución. También es posible que el microcomputador MPR85 PLUS transfiera un archivo HEX hacia el PC.

Desarrollo y Simulación de Programas

407

Fig.7.78. Ahora se tiene acceso a dos simuladores

1.

Para configurar Terminal use Tools\Options\Terminal

Fig.7.79. El puerto serie del MPR85 se conecta al COM1 del PC.

Desarrollo y Simulación de Programas

408

En este caso la velocidad de transmisión del canal serie del MPR85 debe ajustarse a 9600 baudios.
2.

Para configurar Loader use Tools\Options\Loader. La configuración del cargador es similar a la de Terminal.

Fig.7.80. Seleccione dos bits de parada.

Los cargadores disponibles en Micro-IDE no están destinados para la transferencia de archivos en el MPR85. Se usó El Generic Serial Loader. Aunque este indica un error al tratar de poner al MPR85 en modo RUN, realiza la transferencia del archivo en forma correcta.

Fig.7.81. Cargadores para download.

Desarrollo y Simulación de Programas

409

7.5 MACROS
Cuando se escribe un programa es común encontrar que un conjunto de instrucciones se repiten con frecuencia variando únicamente algunos de los parámetros. En estos casos puede ser conveniente usar una instrucción macro para simplificar el desarrollo del programa. Un macro es una instrucción que puede ser llamada dentro de un código, obteniéndose como resultado la sustitución de cada llamada por una expansión de código equivalente a una secuencia de instrucciones. El uso de macros reduce las líneas de código del programa y permite la creación de librerías de que pueden ser usadas en cualquier programa. Suponga que necesita generar un retardo por software con una duración de cinco segundos y posteriormente en otro punto del programa se requiere un tiempo de espera de veinte segundos. Las rutinas capaces de generar el lapso de retardo tienen el mismo código excepto por el parámetro tiempo retardo. En lugar de escribir dos rutinas, el diseñador puede utilizar un macro definiendo en cada llamada el tiempo deseado. Las aplicaciones de macro son diversas, recomendándose su uso cuando el número de instrucciones que componen el macro son pocas. Los programas ensambladores con capacidad para procesar macros se denominan Macroensambladores. Usted dispone de copias de dos traductores de este tipo: el isis-ii 8080/8085 macroassembler y el avmac85. Los macros deben definirse en el programa antes de ser invocados. Con este propósito el ensamblador acepta las siguientes directivas relacionadas con tal definición:
Tabla. 7.9. Directivas para control de macros. MACRO Definición de macro. ENDM Fin de cuerpo del macro. LOCAL Asigna a símbolo alcance local. REPT Repetir bloque. IRP Repetir indefinidamente. IRPC Repetir caracter indefinidamente. EXITM Salida del macro antes de ENDM.

Las pseudo instrucciones anteriores corresponden al isis-ii 8080/8085 macroassembler. Si usa el avmac85, a éstas las precedes el carácter % (%MACRO, por ejemplo). La definición del cuerpo de un macro se inicia con la directiva de ensamblador MACRO a la cual se le asigna: el nombre para llamar el macro y una lista de parámetros a ser reemplazados durante la expansión del macro. El formato es el siguiente:
nombre MACRO { cuerpo del macro } ENDM lista de parámetros falsos

Desarrollo y Simulación de Programas

410

Si los símbolos que aparecen dentro del cuerpo del macro tienen alcance global, toda llamada al macro, excepto la primera, causará error por duplicación de definiciones de símbolos. A un identificador o etiqueta puede asignársele un alcance limitado (dentro del cuerpo del macro) usando la directiva LOCAL, la cual asigna un valor único para el símbolo cada vez que el macro es llamado y expandido. Si se desea copiar un grupo de líneas de código dentro de un macro, pueden usarse las directivas: REPT: repeat block, IRP: Indefinite repeat e IRPC: Indefinite repeat caracter 1 . Una vez que el macro es definido puede ser llamad cualquier número de veces en un programa. La llamada consiste del nombre del macro y la lista de parámetros reales que reemplazaron a los falsos durante la expansión del macro. Durante el proceso de ensamblaje cada llamada a un macro es sustituida por el código en el cuerpo del macro y los parámetros falsos son reemplazados por los verdaderos. El ensamblador deberá encontrar la definición del macro antes de la primera llamada o generará un mensaje de error. Como ejemplo, suponga que en un programa se leen repetidamente datos en puertos de entrada y se cargan en los registros internos del microprocesador. Sabemos que los valores en puertos son cargados en el registro acumulador y después debe usarse otra instrucción para copiarlos en otro registro interno. El macro PUERTOreg carga directamente en cualquier registro distinto al acumulador, la información presente en un puerto de entrada.

Pdato EQU 80H ;----------------------------------------------------------------------Definición de macro PUERTOreg ;----------------------------------------------------------------------PUERTOreg %MACRO r,PUERTO IN PUERTO MOV r,A %ENDM ;-----------------------------------------------------------------------

Las siguientes instrucciones de llamadas al macro cargarán en el registro B el contenido del puerto 80H, en C el de 81H, en D el de 82H y en E el de 83H.
;-----------------------------------------------------------------------PUERTOreg B,Pdato PUERTOreg C,Pdato+1 PUERTOreg D,Pdato+2 PUERTOreg E,Pdato+3 ;-----------------------------------------------------------------------

1

Estas directivas no se discuten. El interesado puede recurrir al manual del isis-ii 8080/8085

cuyo contenido se muestra a continuación: ASM80 Ejem_7110. este último programa muestra claramente en el archivo de salida .src .lst para el macro PUERTOreg. ejem_711. Ejemplo 7.A 7 ENDM 8 .----------------------------------------------------------PUERTOreg MACRO r. Puerto de entrada .exe .----------------------------------------------------------.----------------------------------------------------------Pdato EQU 80H .PUERTO IN PUERTO MOV r.Pdato+2 PUERTOreg E.SRC ISIS-II 8080/8085 MACRO ASSEMBLER. $MACROFILE .attach :f0:=c: -asm80 ejem_711.Pdato PUERTOreg C.A ENDM PUERTOreg B.src y obtendrá el archivo ejem_710.11 Usando el programa isis-ii 8080/8085 obtenga el archivo .PUERTO 5 IN PUERTO 6 MOV r.Pdato+1 PUERTOreg D.lst.lst. Definición de macro . V4.Pdato+3 END Ejecute la secuencia de comandos: C:\ISIS_II\isim85.----------------------------------------------------------. la expansión del macro.1 LOC OBJ 0080 MODULE PAGE 1 LINE SOURCE STATEMENT 1 $MACROFILE 2 Pdato EQU 80H 3 4 PUERTOreg MACRO r.Desarrollo y Simulación de Programas 411 La sintaxis del código corresponde al avmac85. El siguiente ejemplo ilustra el uso del isis-ii 8080/8085. Observe el cambio en la sintaxis.

7. Tabla. NO ERRORS Observe la declaración inicial $MACROFILE. Es apreciable además que la definición de macro no genera código objeto.10. P10. considere el problema de control de tráfico urbano suministrado como asignación y cuya intersección se repite en la figura 7. El nibble de orden alto controla las luces en dirección NS.Pdato+3 IN Pdato+3 MOV E. Esta es un control de ensamblaje del sistema operativo ISIS-II y señala que el archivo fuente contiene macros.7 P10.Pdato+1 IN Pdato+1 MOV C. Estados de las luces. de acuerdo a la siguiente secuencia.0 Norte-Sur 0 0 0 0 0 0 0 0 1 0 0 1 0 1 0 1 Apagadas Rojo Ámbar Verde 0 0 0 0 Este-Oeste 0 0 0 0 0 1 0 1 0 1 0 1 . Esto no es necesario si usa el avmac85. El hecho que el macro PUERTOreg sea llamado cuatro veces implica que este será expandido.84.A PUERTOreg E. Las instrucciones que resultan de la expansión se muestran con el caracter (+) al final del número de línea.Pdato IN Pdato MOV B. igual número de veces. con parámetros distintos. mientras que el de orden bajo se usa para las luces en dirección EO.A END PUBLIC SYMBOLS EXTERNAL SYMBOLS USER SYMBOLS PDATO A 0080 PUERTO + 0000 ASSEMBLY COMPLETE.A PUERTOreg C.4 Estado de las luces P10. El sistema de control se diseña de modo que las luces se controlen por medio del byte escrito en el puerto de salida 10H.2 P10. Como otro ejemplo de aplicaciones de macros.A PUERTOreg D.7 P106 P10.3 P10.Pdato+2 IN Pdato+2 MOV D.Desarrollo y Simulación de Programas 412 0000 DB80 0002 47 0003 DB81 0005 4F 0006 DB82 0008 57 0009 DB83 000B 5F 9 10+ 11+ 12 13+ 14+ 15 16+ 17+ 18 19+ 20+ 21 PUERTOreg B.1 P10.

Desarrollo y Simulación de Programas 413 Fig. 7.83 Secuencia para el cambio de luces con circulación continua de en ambas direcciones. INICIO A ns en verde eo en rojo ns en rojo eo en verde esperar 20 segundos esperar 15 segundos ns en amarillo eo en amarillo esperar 5 segundos esperar 5 segundos A Fig.83 se muestra un flujo grama para el ciclo principal de cambio de luces.7.82. considerando la presencia de vehículos en ambas avenidas. .Intersección vial simple En la figura 7.

Macro ESPERAR segundos .--------------------------------------------------------------------------------------------------------------ESPERAR MACRO segundos { Cuerpo del macro } ENDM .color.------------------------------------------------------------------------------------------------------------.------------------------------------------------------------------------------------------------------------PONluz eo.------------------------------------------------------------------------------------------------------------.------------------------------------------------------------------------------------------------------------.------------------------------------------------------------------------------------------------------------. . Iniciar secuencia .ambar ESPERAR 5 PONluz ns.roja .------------------------------------------------------------------------------------------------------------.color shl dir&bits out luz ENDM . .------------------------------------------------------------------------------------------------------------PONluz MACRO dir. Prohibir circulación en dirección este-oeste ESPERAR 20 . El macro ESPERAR se omite por tratarse de una asignación.color mvi a. Esperar 20 segundos . Cambiar luces .color .roja PONluz eo. Cambio para repetir ciclo luces .------------------------------------------------------------------------------------------------------------.------------------------------------------------------------------------------------------------------------luz equ 10h nsbits equ 4 eobits equ 0 noluz equ 0 rojo equ 1 ambar equ 2 verde equ 3 .Control de trafico .verde ESPERAR 15 .ambar ESPERAR 5 REPETIR ciclo Como ilustración se programa el macro PONluz dir. Permitir paso en dirección norte-sur PONluz eo. Macro PONluz dir.verde .Desarrollo y Simulación de Programas 414 El código presentado a continuación usa macros para resolver el problema de control de una intersección básica.------------------------------------------------------------------------------------------------------------PONluz ns.------------------------------------------------------------------------------------------------------------ciclo: PONluz ns.

basta con que el procesador realice una multiplicación y una suma: °F = 9/5 x °C + 32 °C = 5/9 x (°F – 32) En estos casos el proceso de conversión entre dominios se reduce a aplicar una función matemática conocida.------------------------------------------------------------------------------------------------------------REPETIR MACRO destino jmp destino ENDM En la declaración mvi a. seguida de una rotación y una suma. Para convertir de grados Centígrados a Fahrenheit. En un dominio todas las unidades son iguales. por ejemplo todas las velocidades en Km/h o todas las temperaturas en °C. el µP solo debe realizar una operación de enmascaramiento. donde se muestra la relación existente entre un dígito hexadecimal y el código usado con un indicador de 7 segmentos de cátodo común. el procedimiento no es directo. Fig. Macro REPETIR destino . En otros.6 TABLAS DE CONSULTA (LOOKUP TABLES) Es usual que el microprocesador sea usado para convertir datos desde un dominio a otro.11.color shl dir&bitss la cadena dir es sustituida por ns (nsbitss) o eo (eobitss) según la dirección sea norte-sur o este-oeste. Note la complejidad de la relación.11 Código de 7 segmentos Dígito binario Código 7-Segmentos Binario hex gfedcba 0000 0001 0010 0011 0100 0101 0110 0111 1000 1001 1010 1011 1100 1101 1110 1111 0111111 0000110 1011011 1001111 1100110 1101101 1111101 0000111 1111111 1100111 1110111 1111100 0111001 1011110 1111001 1110001 3FH 06H 5BH 4FH 66H 6DH 7DH 07H 7FH 67H 77H 7CH 39H 5EH 79H 71H . Si se requiere convertir una cadena de caracteres ASCII a binario.Desarrollo y Simulación de Programas 415 .------------------------------------------------------------------------------------------------------------. 7. Observe la tabla 7. 7.

67h.7ch. Guardar código en memoria dig: salir: bin7seg: push h lxi h.7dh.5eh. Un nivel uno activará el segmento y un cero lo apagará. ----------------------------------------------------------------------------------.300h lxi h.84 Código de 7 segmentos para un indicador con cátodo común El bits D6 corresponde al segmento g y D0 al segmento a. El bits más significativo D7 se asume cero.66h.150h mvi b.77h.255 inr b mov a.m pop h ret . En lugar de intentar encontrar una expresión de la relación entre el número binario y el patrón de siete segmentos.79h. 7. Convertir digito a 7 segmentos .4fh. Una rutina capaz de realizar la conversión desde binario a siete segmentos es la siguiente. la tabla se inicia en la dirección 200h org 200H db 3fh. se recurre a una tabla de consulta para realizar la conversión. org 100h lxi sp.tabla add l mov l.b cpi 16 jz salir call bin7seg mov m. La tabla contendrá el arreglo de unos y ceros que se requieren para presentar todos los números.a inr l jmp dig hlt .06h.07h db 7fh. ----------------------------------------------------------------------------------. Si dígito ‘F’ parar .6dh.a mov a.71h end . B contiene el dígito a convertir . Tabla de conversión .5bh.39h.Desarrollo y Simulación de Programas 416 Fig.

En la práctica esta conversión se realiza para presentar información BCD en pantallas con dispositivos de 7 segmentos conectados a puertos del sistema. pero es una herramienta útil para la simulación de programa.85 Visualizadores del simulador conectados a los puertos 00H-07H. encuentra el código siete segmentos correspondientes y lo almacena en memoria a partir de la dirección 150H. 7. asociadas con áreas específicas de memoria. Un simulador llamado Simulador de 8085 y creado en el Departamento de Arquitectura y tecnología de Computadores de la Universidad de Granada en España permite simular el programa de conversión. puede ajustarse al velocidad del µP para hacer visible la presentación de los dígitos. Los dígitos desde 0 hasta F se presentan en el display y al final el programa se detiene. El Simulador de 8085 no fue presentado en la sección 7.85. Esta herramienta es fácil de usar y es acompañada con manual de usuario. el cual está conectado al puerto de salida 9. iniciando en cero.86 muestra la ventana principal del programa durante la simulación. La figura 7. En la práctica se requiere un lapso de al menos un segundo entre presentaciones. .85 se muestra el hardware para presentación. La simulación del código fue realizada en forma correcta.Desarrollo y Simulación de Programas 417 El programa carga en forma secuencial. Fig. El programa de conversión usa el indicador más la derecha de la figura 7. Esto no es necesario para la simulación porque usando el menú Opciones\De ejecución de la barra de herramientas del programa de emulación. además ofrece pantallas de texto y gráficas monocromáticas y a colores.4. En la figura 7. El sistema emulado tiene puertos de entrada con interruptores y teclado y puertos de salida con LEDs e indicadores de siete y de quince segmentos. en el registro B los dígitos hexadecimales. guía para el ensamblador y algunos ejemplos.

7.Desarrollo y Simulación de Programas 418 Fig.86 Ventana del simulador. .

Desarrollo y Simulación de Programas 419 La técnica de tablas de búsqueda puede usarse en aplicaciones donde una conversión deba realizarse en el menor tiempo posible. el tiempo para que el µP convierta de una temperatura a otra usando rutinas que ejecuten cálculos matemáticos. La siguiente rutina realiza la conversión del valor en °C cargado en el acumulador a °F y lo almacena en la dirección 150h. Aunque la relación entre grados centígrados y grados Fahrenheit es bien conocida.12 Se requieren dos rutinas que usen tablas de consulta para realizar la conversión desde grados Centígrados a Fahrenheit y viceversa. 180 ó 360 entradas.---------------------------------------------------------------------------------------------------------------tempf equ 150h org 100h lxi sp. Si una tabla de consulta se utiliza para determinar el seno y coseno de un ángulo. Ejemplo 7. cada elemento representará el seno de un ángulo entre 0 y 90 grados o entre 0 y 360 grados con una diferencia de 4 grados entre entradas. .200h call gcaf sta temp hlt . puede determinarse el seno y coseno de cualquier ángulo. Conversión de Centigrados a Fahrenheit . puede ser demasiado largo en algunas aplicaciones.---------------------------------------------------------------------------------------------------------------gcaf: lxi h.a mov a. esto depende de la complejidad de la subrutina que realice el acceso a la tabla. coseno o tangente de un ángulo. el logaritmo natural de un número o conversión entre códigos. o para realizar conversiones cuando no exista una relación analítica conocida entre los datos a convertir.tabla add l mov l. En estos casos el uso de tablas puede imprimir velocidad al proceso de conversión. de la cantidad de memoria disponible para almacenar los datos de la tabla y de la precisión deseada para el resultado.m ret . está puede tener 90. Si la tabla de datos tiene 90 entradas. Se usa una tabla de 101 entradas. Con una tabla de búsqueda de 90 entradas que representen el seno de ángulos entre 0 y 90 grados. Esto implica llevar todos los ángulos a sus correspondientes en el primer cuadrante y asignar el signo del seno y coseno. de la velocidad a la cual debe ejecutarse la conversión. Por ejemplo es usual el uso de tablas en lugar de series para el cálculo de funciones como seno. El rango es entre 0 °C y 100 °C y debe evaluarse la temperatura con un grado de diferencia.

42.8.88.89.133.163.55.26.38.39. se usa una tabla de 181entradas (212-32+1) la temperatura de entrada en Fahrenheit no se suma simplemente a la dirección base como en el caso anterior.94.154.28.6 db 7.98.54.32.59.91.46.33 db 33.m ret org 200h tabla: db 0.96.89.169.11.35.12.17.50.82.59.62.151.210.52.138 db 140.192.190.117 db 118.57.122.171.4.76.77. Observe el código a continuación.71.24.135.64.84.22.108.4.99.63.a mov a.129.61.93.70.73 db 75.2.79.72.47.120.81.63.106.90.78.68.45.57.57.14.196.49.66.43.tabla sui 32 add l mov l.165.11.---------------------------------------------------------------------------------------------------------------- .149.5.61.158.87.34.185.43.41.64.53 db 53.145.31.201.48.59 db 60.21.199.136.76.41.156.48.48.65.46 db 47.37.16.28.31.7.37.92.24.203 db 205.52 db 54.212 end .147.124.55.66.49.98.109.102. .113.51.25.97.85.93 db 93.56.142.51.174.96.16.68.75.58.44.126.160 db 162.300h call gfac sta tempc hlt gfac: lxi h.84.86.13 db 13.42.115.64.36.99.46.38.61.8.82.83.43.84.207.77.70.34.74.30.127.73 db 73.88.180.3.19.23.63.99 db 100 end .56.50.3.37.153. es necesario restar al contenido del acumulador el valor 32.2.78.208. Conversión de Fahrenheit a Centigrados .58.22.9.29.91.9.131.97.68.39 db 40.12.39.Desarrollo y Simulación de Programas 420 tabla: org 200h db 32.95.36.194.14.111.15.19 db 20.74.44.81.66 db 67.77.86.144.90.6.71.36.104.17.79.---------------------------------------------------------------------------------------------------------------tempc equ 150h org 100h lxi sp.54.62.45.34.23.198.29.88.26 db 27.86 db 87.18.81.69.176.189.10.67.172.181 db 183.82.187.72.52.178.69.41.167.---------------------------------------------------------------------------------------------------------------- Para convertir desde °F a °C.79 db 80.1.100.18.27.91.21.95 db 97.72.1.94.83.92.32.

180 θ =360 . ángulo en grados en registro BC sencos: lxi sp. los valores del seno o coseno del ángulo para θ en el cuadrante I. El signo del sen/cos lo indicará el bit más significativo del registro par B/D. La tabla siguiente muestra las relaciones necesarias y el signo de las funciones para cada cuadrante.0200h lxi h. la cual contiene el seno de los ángulos entre 0° y 90° multiplicados por 10000. respectivamente. El valor de θ se carga en el registro BC y el sen(θ) y el cos(θ) deben salvarse en los registros de 16 bits BC y DE. Cuadrante Relación sen(θ) I II III IV θ θ =180 . También se llama a dos subrutinas senneg y cosneg que colocan el signo negativo a las funciones cuando corresponda. Signos de sen y cos por cuadrantes. realiza la traslación si es necesario y llama una rutina calc la cual encuentra el seno y el coseno deθ.θ + + cos(θ) + + El código consta de un programa principal el cual determina el cuadrante en el cual se ubica el ángulo.tbsenx mov a.12.θ θ = θ .--------------------------------------------------------------------------------------------------------------------------.13 Un programa debe calcular el seno y el coseno de un ángulo θ en el rango de 0 a 360°.--------------------------------------------------------------------------------------------------------------------------defseg prog seg prog . 7. Para encontrar el coseno de θ se usa la relación trigonométrica de ángulos complementarios: cos(θ) = sen (90 − θ) Además es necesario trasladar los ángulos en el rango 90° < θ ≤ 360° hacia el primer cuadrante. Use una tabla de consulta que registre. Programa principal . ángulo es mayor de 255 grados . Tabla. . con incrementos de un grado.b . Por ejemplo: 5000 → sen (30°) 8660 → sen (60°) Para determinar el valor del seno y el coseno se usará una tabla de búsqueda con 91 entradas.Desarrollo y Simulación de Programas 421 Ejemplo 7. byte de orden alto del ángulo a B cpi 1 .

¿teta está en cuadrante 1? . . no.180 sub c call calc call cosneg jmp salir sui 180 call calc call senneg call cosneg jmp salir mov a. teta está en el cuadrante 4 . pasar de cuadrante 4 al 1 . si.90 sub c lxi h.a mov e. ubicar el cuadrante entre el 3 ó 4 . si.tbsenx jmp ccos retor: pop b . Subrutina CALC de búsqueda en la tabla . seno negativo .---------------------------------------------------------------------------------------------------------------. extraer seno de la tabla . ángulo no mayor de 255 grados . extraer seno de la tabla . coseno negativo . de cuadrante 3 al 1 . extraer seno/cos de la tabla . probar entre cuadrantes 3 ó 4 . pasar a cuadrante 1 . extraer seno de la tabla .104 sub c call calc call senneg hlt .m dcr b jz retor push d mvi a. BC contiene el senx y DE el cosx ret .---------------------------------------------------------------------------------------------------------------calc: mvi b. extraer seno/cos de la tabla add l mov l.a ccos: add a . en el cuadrante 3 o 4 . si.2 mov c. coseno negativo .m inx h mov d.. pasar al cuadrante 1 . seno negativo . probar si está en cuadrante 2 ó 3 .c cpi 14 jnc IV adi 76 call calc call senneg call cosneg jmp salir mvi a. está en el cuadrante 2. teta en el 3.. está en cuadrante 3. no. si. coseno negativo . pasar a cuadrante 1 .Desarrollo y Simulación de Programas 422 cuad23: III: III_IV: IV: salir: jz III_IV mov a. seno negativo .c cpi 90 jnc cuad23 call calc jmp salir cpi 180 jnc III mvi a.

9994.8910.9563.2250.6947.5878. En aquellas regiones de curvatura moderada los segmentos de líneas pueden ser más largos.6157.8480.9877.7547 dw 7660.9336 dw 9397.9816 dw 9848. Tabla de senos.9781.Desarrollo y Simulación de Programas 423 .6018.9998 dw 10000 end Interpolación En algún caso puede ser necesario usar tablas de consulta reducidas y recurrir a la técnica de interpolación para determinar la función para valores que no son entradas de la tabla.7880.4848 dw 5000.9613.7986.4384.start=100H seg datos .1564 dw 1736.5446.1045.6820.9976.3090.7771.5592.9903.7071.8988.--------------------------------------------------------------------------------------------------------------------------.--------------------------------------------------------------------------------------------------------------------------senneg: mov a.7431.2588. seno negativo cpi 0 jz oks ori 80h mov b.9962.1908.a oks: ret .8290.2756. . coseno negativo cpi 0 jz okc ori 80h mov d.9925.9063.9272.4695.5736.9205.9659. .4226.8572 dw 8660.8090.0349. Conocido entonces un valor para la variable independiente. el valor de la función puede ser encontrado por interpolación lineal sobre el segmento correspondiente.6561.3746.9744.3584.8746.0698.1219.5150.--------------------------------------------------------------------------------------------------------------------------.a okc: ret defseg datos.0523.2079.9703. Subrutina COSNEG para colocar el signo negativo al coseno .4067.7314.b .7193.--------------------------------------------------------------------------------------------------------------------------.5299. la curva puede ser aproximada por una secuencia de segmentos de líneas rectas.6691.9986. Cuando la relación entre dos variables es marcadamente no lineal.2924. Subrutina SENNEG para colocar el signo negativo al seno .--------------------------------------------------------------------------------------------------------------------------tbsenx: dw 0000.9945.--------------------------------------------------------------------------------------------------------------------------cosneg: mov a.9511.3907.6293 dw 6428.3256 dw 3420.4540.9455.8192.8829.d .9135. En general el uso de interpolación mejora la precisión de la determinación de la función.2419.0175.1392.8387.0872.

25 − 60 ) + sen (60 ) y = 0. se obtiene un error despreciable.Desarrollo y Simulación de Programas 424 Fig. y= y i − y i −1 × ( x − x i −1 ) + y i −1 x i − x i −1 Usando interpolación en la tabla del ejemplo anterior mejora la precisión a 0. Como el valor de la función para 60 y 61 grados.87 El valor de y para la entrada x puede calcularse por interpolación Para un valor x cualquiera de la variable independiente. El proceso implica una multiplicación y una divi- . la salida correspondiente puede calcularse de.25 grados.8681739796 y calc = 0. entonces: sen (61 ) − sen (60 ) 61 − 60 y= ( x − 60 ) + sen (60 ) y = sen (61 ) − sen (60 ) × (60.1°. Suponga que un intervalo de un grado es suficientemente cercano para considerar un comportamiento lineal y desea determinar el seno de 60.4834 × 10 −5 [ ] Al contrastar el valor dado por la interpolación y el obtenido de una calculadora. 7.8681989814 Error = 2. suficiente para la mayoría de los problemas de triangulación en navegación.

En aplicaciones de instrumentación que usan transductores con relación no lineal entre la entrada y el voltaje equivalente. se divide el resultado por dos y se incrementa en uno. Si el bit menos significativo del cociente es uno. El redondeo en el sistema binario se realiza de igual forma que en el decimal. . Para hacer visible la parte fraccionaria se multiplica el numerador por dos y se ejecuta la división.Desarrollo y Simulación de Programas 425 sión y conviene redondear el cociente después de la división. Se examina el bit más significativo de la parte fraccionaria y si es igual a uno se lleva el valor al inmediato superior. Si este bit es cero sólo se realiza la división por dos. la variable x corresponde a la salida de un convertidor analógico digital mientras que la variable dependiente y puede ser temperatura o cualquier otra magnitud física. El uso de una tabla de búsqueda con interpolación es el procedimiento a usar para convertir a °C la tensión a la salida del sensor. El código para interpolación no conlleva complicación alguna y su escritura se deja al estudiante como ejercicio.

identifican algunos de los componentes integrados programables de E/S ofrecidos por empresas fabricantes de circuitos digitales. Debido a que es común que el μP debe intercambiar grandes cantidades de información con varios periféricos que operan a distintas velocidades velocidad. y Unidad de E/S programable (PIO). Las características operacionales del periférico conectado al sistema. que incluye desde la posibilidad de programación de los registros de entrada y salida o de bits específicos de cada puerto hasta la capacidad de establecer diálogos bajo control de interrupciones generadas por el periférico. esto debido a que en algunas aplicaciones no solo es necesario seleccionar el puerto y ordenar . determina cuan complejo es el circuito de interconexión. Adaptador para Interconexión Versátil (VIA). pudiendo requerirse desde simples registros y/o buffers de tres estados hasta circuitos LSI programables de propósito general. para el diseño de la sección de E/S de una aplicación específica. Adaptador para Interconexión Periférica (PIA). puede degradar significativamente el comportamiento del sistema durante el proceso de comunicación. o de la técnica usada en la rutina de transferencia. Se precisa garantizar que una operación de lectura o escritura de E/S resulte en la recepción o en la transmisión a través del bus de datos de la información correcta en el instante justo. En este último caso. se le exige a la estructura de E/S cierta versatilidad.Técnicas de gestión de Entrada y Salida 426 Técnicas de Gestión de E/S Té Un funcionamiento adecuado de un sistema basado en μP está íntimamente relacionado con el diseño del soporte físico y lógico que controla la comunicación entre la CPU y los dispositivos de E/S conectados al sistema. múltiples consideraciones debe realizar el técnico. Una selección inadecuada del circuito de interconexión que permite que el procesador pueda comunicarse con el mundo exterior. El desarrollo del programa que controla el acceso al periférico es una fase del diseño que requiere tanta atención como la selección del circuito de puerto. Los términos dispositivos para Interconexión Periférica Programable (PPI).

Cuando ésta se ejecute el decodificador de direcciones del sistema activará la señal de selección del puerto conectada a las entradas de control del 74LS244. Para el puerto de salida. Una aplicación de simple en extremo donde el proceso de comunicación se reduce a la transmisión/recepción incondicional de un byte portador de algún tipo de información significativa. puede ayudar a entender lo establecido en el párrafo anterior. considerando que no es necesario que el circuito de puerto tenga capacidad de almacenamiento.Técnicas de gestión de Entrada y Salida 427 la transferencia. el cual es capaz de admitir y procesar señales de interrupción generadas por el periférico cuando necesita servicio de parte del CPU. En este caso. La cantidad de tiempo que el CPU destina a procesar la información proveniente del exterior y la velocidad con la cual el periférico requiere la entrega de los resultados. debido a que los datos enviados por el μP a un puerto determinado permanecen en el bus de datos un espacio muy corto de tiempo. Suponga que por medio de un arreglo de 8 interruptores lógicos se introduce información al μC. En el caso del puerto de salida. se reduce el número de circuitos necesarios para construir el puerto. es vital verificar que el μP es capaz de manejar esta carga computacional. El código necesario para el manejo del puerto de entrada se reduce al uso de la instrucción IN puerto. La línea de habilitación . durante o después de la transferencia. cuando se ejecuta una instrucción OUT puerto el contenido del acumulador pasa bus de datos y a la entrada del 74LS373. son también factores que pueden hacer inapropiada la selección de una solución por programa para el control de la comunicación. En el caso que se discute. para presentar y mantener el resultado numérico en los diodos luminosos el puerto de salida puede consistir en un registro de almacenamiento paralelo como el 74LS373. pero es necesaria una gran cantidad de líneas de código para escribir las rutinas de control. con los datos se realiza algún tipo de cálculo y se entrega el resultado a un puerto de salida donde se conectan 8 indicadores luminosos. los periféricos de salida generalmente exigen que la información sea retenida por el circuito de interconexión después que culmina la operación de escritura en puerto. Si se adopta la estrategia de realizar la mayor parte de las funciones de control de la comunicación por programa. La selección de los circuitos de interconexión en este caso es directa: para el puerto de entrada es suficiente con conectar los interruptores al bus de datos del μP por medio de un CI de tres estados del tipo 74LS244. sino que se requiere algún tipo de control del propio periférico conectado al puerto. y el estado de los interruptores se transferirá al acumulador a través del bus de datos. La ausencia en el ejemplo de condiciones para la transferencia se refiere a que no es necesario el establecimiento de algún tipo de conversación o dialogo entre el μP y el puerto antes. El uso de dispositivos programables para interconexión periférica simplifica en forma significativa la complejidad del programa debido a que muchas de las funciones de control son realizadas por el circuito integrado.

En estos casos el puerto debe proveer elementos que permitan la adaptación. Es posible también que la información acceda a un puerto a una velocidad y lo abandone a otra. El μP puede entregar a la impresora más caracteres por segundo. manteniéndose el estado de los diodos hasta que sean cambiados por una nueva operación de escritura. Pero las unidades controladoras de discos flexibles son. el μP y el dispositivo externo deberán indicarse uno a otro. Es obvio que si la impresora . disminuir o cambiar la polaridad de la tensión de entrada o salida de acuerdo con las características eléctricas del sistema o del periférico. En estos casos la estructura de E/S debe proveer algún tipo de almacenamiento intermedio para el intercambio correcto de información entre el puerto y el sistema. Un caso típico en donde la transferencia de datos está sujeta a condiciones impuestas por el periférico. En este tipo de comunicación asincrónica. el μP cargará el puerto con el próximo dato y el proceso se repite. inicialmente carga el puerto y avisa al dispositivo de salida que los datos están listos. por medio de un protocolo de enlace. Una vez seleccionado el hardware que conforma el puerto y realizada la conexión a los buses del sistema. e incluso entre periféricos y otras unidades del sistema. es fundamental establecer un protocolo de comunicación para sincronizar la transferencia de datos entre el μP y los dispositivos. puedes ser necesario que el μP detecte si un dispositivo determinado está en disposición de transmitir o recibir datos. Por ejemplo. en el caso de periféricos cuyo modo de funcionamiento es relativamente complejo. Una memoria RWM. Puede ser necesario también el uso de convertidores analógico digital y digital analógico para modificar la naturaleza de la señal de entrada o salida. y cuando el receptor está listo para recibir datos. e indica al procesador que está disponible para recibir más datos. No siempre la información que entra o sale del sistema es compatible con el tipo de señal comprensible por el microprocesador o por el dispositivo de E/S. cuando la información está lista para ser transferida. que no son capaces de mantener el intercambio de datos a la alta velocidad impuesta por la frecuencia de operación del µP. por ejemplo. Algunos periféricos requieren establecer un dialogo con el sistema. se requiere establecer la estrategia a usar para la gestión de la información que el μP envía a o recibe desde los puertos de E/S. es cuando la comunicación se realiza con periféricos lentos.Técnicas de gestión de Entrada y Salida 428 del chip proveniente del circuito de decodificación del sistema y conectada al reloj del CI se encarga de transferir la información a la salida del registro. La impresora lee el puerto de control. que los que ésta puede imprimir. En tales casos. y además debe sincronizar la transferencia correcta de la información. lentas e incapaces de entregar o aceptar datos a frecuencias elevadas como a la que funciona el μP. por su naturaleza electromecánica. si el sistema está enviando 8 bits de datos en paralelo a una impresora. El intercambio de datos entre el μP y un puerto no siempre es tan sencillo como ilustra el ejemplo anterior. el dialogo adapta la velocidad del μP a la de la impresora. puede operar en forma rápida y soportar una velocidad alta. Tales elementos pueden consistir de circuitos desplazadores de nivel para aumentar.

2. E/S por programa. puede ser necesario un circuito de interconexión para acondicionar las señales que entran o salen del CPU. la conexión de un periférico al µC requiere: • El uso de un puerto de E/S. y dependiendo de la naturaleza de las señales aceptadas o entregadas por el dispositivo externo. habrá pérdida de información. Finalmente. Esto es particularmente importante cuando varios puertos de salida son conectados al bus de datos. el cual puede ser debido a fuentes externas. permiten ejecutar esta función. los buffers de entrada ser tri-estados. o a electricidad estática. la activación de un indicador luminoso o la generación de una palabra de configuración para un circuito de E/S pro- . E/S usando interrupciones. • Existen tres técnicas principales de gestión para establecer comunicación entre un periférico y el µP. y de los periféricos remotos. debido a la carga acumulativa que implica esta situación. el uso de amplificadores con histéresis. Acceso directo a memoria (DMA) 8. Toda transferencia de información entre el µP y un puerto es consecuencia de la ejecución de una instrucción de E/S. De modo que el puerto de E/S debe ser capaz de cambiar la amplitud de las señales de control e información para cumplir con los requisitos del μP. Existen dos modos de realizar la E/S por programa: en la primera. Como dos puertos de entrada no pueden manejar simultáneamente el bus. Un puerto de E/S deberá estar en capacidad de recibir señales relativamente deterioradas y de enviar señales de suficiente amplitud para que lleguen al periférico destino sin degeneración apreciable. En conclusión. Una técnica de gestión apropiada. a líneas de potencia situadas en la proximidad del sistema. el µP lee o escribe en el puerto sin consultar la disponibilidad del periférico para aceptar o recibir los datos. un problema serio durante la transmisión de señales es la interferencia por ruido. Ejemplos de esta modalidad es la lectura de un arreglo de interruptores. El uso de buffers garantiza que los dispositivos conectados a los buses del sistema no signifiquen una carga excesiva cuando el dispositivo está activo. 3. Es importante que el puerto este en capacidad de limpiar la señales que entran al sistema.Técnicas de gestión de Entrada y Salida 429 no imprime la palabra recibida desde el sistema antes que arribe el próximo dato. éstas son: 1.1 ENTRADA Y SALIDA POR PROGRAMA La entrada y salida de datos de los dispositivos de E/S están sincronizadas por el programa en ejecución.

Se deben escribir dos programas que: 1. (a) Interruptor deslizante. la superficie de los contactos no es lisa sino que está formada por elevaciones y depresiones y minúsculos promontorios originados por las chispas de las continuas conmutaciones. se sabe el momento exacto en el cual la. el impacto mecánico de la tensión de esta parte puede producir rebotes antes que el contacto real ocurra. 8. si se presenta información numérica en una pantalla multiplexada de indicadores de 7 segmentos.Técnicas de gestión de Entrada y Salida 430 gramable. En estos casos es responsabilidad del programa realizar todas las operaciones necesarias para una correcta entrada o salida de datos. Un dispositivo de entrada de uso común en aplicaciones de control. CPU atiende al periférico y el tiempo usado en ejecutar la rutina de servicio. En interruptores que usen resortes. 2.2 se muestra un arreglo de ocho interruptores lógicos conectado al puerto de entrada 16 y un indicador de siete segmentos en el puerto de salida 17. . (b) Pulsador. Muestre el número de veces que S5 es activado. Los interruptores usualmente son diseñados para que al ser activados.1. se presente en el indicador el número del pulsador. Tome en consideración el efecto de rebote de los pulsadores. Cuando un interruptor sea presionado y liberado.1.1 En la figura 8. (b) Considerando una escala microscópica. un contacto se ubique sobre el otro. Por ejemplo. son interruptores mecánicos como los mostrados en la figura 8. Esta acción libera partículas microscópicas de oxido y corrosión de modo que ocurren muchos cierres y aperturas de contactos antes que el interruptor se establezca en la condición de cerrado. Cuando éstos se incluyen en un diseño debe prestarse especial cuidado al efecto de rebote de contactos (a) Fig. La puesta en práctica del modo de gestión requiere circuitos de poca complejidad y al ser una técnica sincrónica. El programa debe parar la décima vez. será responsabilidad del código transmitir los datos a la velocidad adecuada para que éstos sean visibles. El siguiente ejemplo usa E/S por programa en el primer modo para comunicar al µprocesador con dispositivos externos Ejemplo 8.

8.1. .Técnicas de gestión de Entrada y Salida 431 Fig.2 Puertos de E/S para el ejemplo 8.

se presenta en la figura 8. Durante el cierre del pulsador ocurren rebotes intermitentes durante 5-25 ms y en la apertura este tiempo se reduce a 2-8 ms. 8. . Si se tiene un interruptor SPDT. El uso de pulsadores o teclas de bajo costo en aplicaciones de microprocesadores es factible siempre y cuando se tomen medidas para suprimir el efecto de rebote. el circuito de la figura 8.4 es ideal para esta función. Un biestable con puertas NAND suprime el efecto de rebote en un interruptor SPDT. Efecto del rebote de contactos en un interruptor mecánico.3. Fig.4.Técnicas de gestión de Entrada y Salida 432 Es claro que si los interruptores son usados como entradas en circuitos digitales se requiere un contacto limpio sin los indeseables rebotes que sugieren que el dispositivo ha sido accionado varias veces en lugar de una vez. La duración indicada para el rebote es un estimado y depende fuertemente de la calidad y tiempo de uso del dispositivo. La forma de onda generada durante el accionamiento de un interruptor convencional. En pulsadores de costo elevado se usan contactos con un baño de oro para disminuir el oxido y la corrosión. En la práctica la intermitencia de contactos pude ser eliminada con circuitos o por programa. Fig.3.8.

6. En este caso la salida es el complemento lógico de la entrada: cuando el interruptor está liberado.7.7 superpone la señal de rebote. a la onda real en el terminal D0.8.7. Para eliminar la acción de rebote en estos dispositivos pueden usarse varios métodos. Un chip circuito integrado del tipo 74LS121 puede usarse con tal propósito. Cualquier rebote posterior no tiene efecto sobre la salida. La duración y la separación de los pulsos de rebote corresponden a un interruptor real. de modo que D0 cae a estado bajo.5. Cuando el pulsador es activado.5 está normalmente cargado a 5 V produciendo un nivel lógico alto en D0. La constante de tiempo del circuito RC se elige de tal manera que los pulsos de rebote no afecten significativamente el proceso de descarga como ilustra la parte izquierda de la figura 8. Supresión del rebote de un pulsador.4 no puede ser utilizado. La apertura del pulsador inicia de nuevo la carga del capacitor como muestra la figura 8. un circuito antirebote práctico puede construirse combinando una red RC y un disparador de Schmitt.5. Fig. El capacitor en la figura 8. Observe que el cierre y apertura del interruptor sólo ocurre una vez. la salida D0 es llevada a uno o cero dependiendo de la posición del interruptor. el capacitor es conectado a tierra a través del resistor de 390Ω. La figura 8.Técnicas de gestión de Entrada y Salida 433 En el flanco de caída del primer rebote. con duración de 5 ms. el circuito de la figura 8. Otro método de eliminación de la intermitencia en los contactos es usar un multivibrador monoestable que produzca un pulso con una duración mayor al tiempo de rebote. como ilustra la figura 8. el primero de los cuales se muestra en la figura 8. En pulsadores e interruptores del tipo SPST. Finalmente. la salida es .

1 se usará esta técnica.8. Cuando esta tensión cae por debajo del umbral inferior de histéresis VT-.Técnicas de gestión de Entrada y Salida 434 cero lógico y al ser presionado sube a estado uno. Para resolver el ejemplo 8.8 pide que luego de activado un interruptor se espere su liberación para presentar el número del pulsador en el indicador. Para muchos pulsadores o un teclado es preferible usar el programa para suprimir el rebote de contactos.9. Fig. Debido a que el número con el cual se identifica el interruptor es un valor binario. El código consta del programa principal y dos subrutinas: una para el retardo de 10 ms y la otra para la conversión. Solución parte 1: Esta parte del ejemplo 7. Si el rebote al cierre no es suprimido. Cuando el pulsador es activado el voltaje del capacitor se descarga rápidamente. En este momento el capacitor vuelve a cargarse y cuando el voltaje sube por encima de VT+. . La salida es un pulso en nivel alto. El código necesario es una rutina que retardo que espere hasta cuando los contactos del interruptor han dejado de rebotar. la salida conmuta a nivel alto hasta cuando el interruptor es desactivado. el µP tomará el rebote como la desactivación del dispositivo y lo identificará sin esperar la apertura real. éste debe convertirse al código adecuado para presentarse en el indicador de siete segmentos antes de ser escrito en el puerto de salida 17. La eliminación de la acción de rebote por hardware se recomienda cuando existen pocos interruptores en la aplicación. Circuito antirebote con disparador de Schmitt. El programa se realizó suponiendo que no ocurren cierres simultáneos de dos o más de los ocho interruptores.8. Se supone una duración de 10 ms para el transitorio del rebote de contactos. A continuación se presenta la solución al primer apartado del ejemplo 8. totalmente limpio. como se aprecia en la figura 8. la salida del 74LS14 cae a cero lógico. El diagrama de flujo para el código del ejemplo puede verse en la figura 8.1.6.

Formas de ondas resultado de la simulación del circuito antirebote de la figura 8.Técnicas de gestión de Entrada y Salida 435 Fig.7. . En t=0 se cierra/abre el interruptor el cual estaba abierto/cerrado en t=0-.8.5.

una vez liberado.8.8.Técnicas de gestión de Entrada y Salida 436 Fig. . Flujograma para identificar el interruptor activado y presentar su número.

9. Programa principal .-----------------------------------------------------------------------------------------------------seg progr lxi sp.Técnicas de gestión de Entrada y Salida 437 Fig.255 out pb .1 . esperar cierre de un interruptor cpi 0ffh .------------------------------------------------------------------------------------------------------.-----------------------------------------------------------------------------------------------------extern ret_10ms.8. Ventana principal de Microide con el proyecto del ejemplo 8. Ejemplo 8.----------------------------------------------------------------------------------------------------seg p8255 pa: ds 1 pb: ds 2 pctrl: ds 1 . apagar indicador esper_cierre: in pa .95h out pctrl .tope_pila mvi a.start=16.1 . start=0 defseg p8255. class=iospace .------------------------------------------------------------------------------------------------------.------------------------------------------------------------------------------------------------------defseg progr.bin_7seg tope_pila equ 0300h . programar 8255 mvi a.

-----------------------------------------------------------------------------------------------------. jnz esper_apert .7dh. el indicador es ánodo común out pb .4fh.502h dcx d mov a.0ffh .5bh.b . identificar interruptor otro: inr b rar jc otro .m ret . convertir a 7 segmentos cma .e ora d jnz ret1 pop psw ret end ret_10ms: ret1: . esperar call ret_10ms .71h end . Rutina de conversión de binario a siete segmentos . alguno cerrado. retardar 10 ms mvi b.Técnicas de gestión de Entrada y Salida 438 jz esper_cierre . ninguno cerrado. tabla de conversión .-----------------------------------------------------------------------------------------------------public bin_7seg defseg convers seg convers bin_7seg: lxi h.66h.79h. salir end .77h.-----------------------------------------------------------------------------------------------------. mov a. probar otro pulsador esper_apert: in 10h .-----------------------------------------------------------------------------------------------------tabla: db 3fh.-----------------------------------------------------------------------------------------------------public ret_10ms defseg retardo seg retardo push psw lxi d.5eh. esperar apertura para presentar número cpi 0ffh .67h.a mov a.39h. número al acumulador call bin_7seg .7ch.------------------------------------------------------------------------------------------------------ .07h db 7fh. Rutina de retardo .06h. presentar número hlt .6dh.tabla add l mov l.-----------------------------------------------------------------------------------------------------.

lo cual sucedía con el primer rebote de apertura.1 parte 1 con el interruptor S4 activado. El ejemplo se simuló con WSIM85 y funcionó bien. estos serían contabilizados como cierres/aperturas. La programación de la subrutina de retardo y la de conversión de binario a siete segmentos fue realizada en la parte anterior del ejemplo. . El diagrama de flujo para el programa se presenta en la figura 8. Simulación del ejemplo 8.10.Técnicas de gestión de Entrada y Salida 439 El código programa un PPI8255 en la dirección 10H con el puerto A como entrada y el puerto B como salida. En este caso se desea registrar el número de veces que el interruptor 5 es presionado. esto significa que es necesario también eliminar los rebotes durante la desactivación.8.11 y a continuación se muestra el código para el programa principal. Fig. Solución parte 2: En la parte anterior se debía esperar la liberación del interruptor para proceder a parar al programa. De otro modo.

Técnicas de gestión de Entrada y Salida 440 Fig.start=16. start=0 defseg p8255.bin_7seg equ 0300h seg p8255 ds 1 ds 2 ds 1 tope_pila pa: pb: pctrl: .8. defseg progr. Flujograma para presentar el número de veces que el interruptor S5 es activado.11. class=iospace extern ret_10ms.

El código para la transferencia se presentó en el ejemplo 7.b call bin_7seg cma out pb in 10h cpi 0ffh jnz esper_apert call ret_10ms jmp esper_cierre hlt end . el µP consultará al siguiente dispositivo de E/S. esperar cierre de un interruptor . ninguno cerrado. se tiene que la segunda modalidad es la de consultas sucesivas o polling cuando el µP pregunta periódicamente a cada periférico si requiere atención. esperar siguiente cierre Retomando lo dicho sobre la existencia de dos modos de realizar E/S por programa. .30. número al acumulador . Si existen varios dispositivos de E/S. esperar .95h out pctrl mvi a. desactiva el bit de condición. alguno cerrado. se debe examinar un bit de estado activado por el periférico cuando necesita atención. La lógica necesaria para poner en práctica esta modalidad es sencilla. el cual constituye un ejemplo de E/S programada con consulta. se gasta tiempo de CPU en forma innecesaria debido a que para garantizar el funcionamiento del sistema. . contador inicia en cero .0 in pa cpi 0ffh jz esper_cierre call ret_10ms inr b mov a.7 para anunciar la presencia de un nuevo dato en la entrada del puerto 8.tope_pila mvi a. indicador a cero . lee el contenido del puerto P7.Técnicas de gestión de Entrada y Salida 441 esper_cierre: esper_apert: salir: seg progr lxi sp. En la figura 8.b cpi 10 jz salir mov a. convertir a 7 segmentos . Una vez que el µP lee el puerto.12 se repite el circuito de la figura 7.7 y si está en nivel alto. Por ejemplo el terminal P8. En otras palabras el periférico sube a uno el terminal P8. Para preguntar al puerto. permaneciendo en el lazo hasta cuando se le solicite servicio. esperar apertura para presentar número . retardar 10 ms . presentar número . el lazo de consulta debe ejecutarse en intervalos regulares aunque los periféricos no requieran servicio. En este caso el µP examina la línea P8. Si la respuesta es negativa.5 corresponde al .not(3fh) out pb mvi b. cada uno con su bit de estados particular en la línea correspondiente del puerto P8. indicador es ánodo común . cada uno deberá generar su propio bit de estado. Considere ahora que se tienen ocho puertos de entrada P0-P7.8. pero al ser una comunicación asincrónica.

conslt_suc: in 8 rar cc rut_0 rar cc rut_1 rar cc rut_2 rar cc rut_3 rar cc rut_4 rar cc rut_5 rar cc rut_6 rar cc rut_7 ret . leer nuevo dato en puerto 0 si bit 0 es uno . . El µP debe leer el puerto P8 y examinar los bits individuales para determinar en cual puerto se ha cargado un nuevo dato.12.8.Técnicas de gestión de Entrada y Salida 442 puerto de entrada P5. leer bits de estados . leer nuevo dato en puerto 7 si bit 7 es uno Fig. bit 7 a la bandera de acarreo . bit 0 a la bandera de acarreo . El siguiente código permite ejecutar la rutina de servicio correspondiente a los puertos que requieran atención. Entrada de datos usando un bit de condición.

Todo µP tiene al menos una entrada INTR para este propósito y una salida INTA de reconocimiento de interrupción.Técnicas de gestión de Entrada y Salida 443 8. deben ser atendidos cuando estén disponibles para transmitir o recibir información. Suponga que el periférico de la figura 7.2 ENTRADA Y SALIDA USANDO INTERRUPCIONES El método de E/S por programa es adecuado para atender periféricos muy lentos como interruptores e indicadores visuales. impresoras y sistemas de adquisición de datos. No obstante la verificación ocurrirá 115741 veces cada segundo.99 %. debido a que el tiempo útil es de 138.8.8 que examina la bandera de estado tiene una duración de 8. los cuales pueden ser registrados o actualizados en cualquier momento.5 ms. La pérdida de tiempo es del 99.12 puede ser eliminado para que en respuesta a una interrupción el µP lea el dato cargado en el puerto de entrada por el dispositivo externo. En estos casos. El lazo en la rutina ADAT del ejemplo 7. Entrada de datos usando una interrupción. Una interrupción es una solicitud realizada al microprocesador por parte de un periférico para solicitar servicio.24 µs por cada segundo.13 muestra como el puerto de bit de estado de la figura 8. Otros dispositivos de E/S con mayor velocidad como: teclados. Fig. el programa estará a la expectativa por la activación de una bandera de condición que notifique que el periférico está libre. adat: in p9 ani 80H jz adat El ancho de banda del periférico nos sugiere que el examen de la bandera tendrá éxito cada 62. lo cual equivale a 7234 veces antes de la transmisión de cada carácter.64 µs/paso.13. El tiempo de espera desperdicia tiempo de CPU y requiere más líneas de código para su realización. La figura 8. La solución a este problema es el uso de la técnica de interrupciones.30 tarda un segundo en transmitir los 16 valores. .

o ignorar la petición si la interrupción está deshabilitada.Técnicas de gestión de Entrada y Salida 444 Cuando el µP recibe una interrupción puede tomar dos acciones: parar la ejecución del programa en progreso y ejecutar una rutina de servicio a la interrupción para luego regresar al programa principal. en el primer caso cuando se presenta el flanco correspondiente en la entrada INTR se registra el evento activando un bit interno del procesador hasta cuando el CPU reconozca la interrupción.8. Si INTR es sensible a nivel. La entrada INTR puede ser sensible a flanco o a nivel.8.14. Fig. Fig. De modo que la señal de solicitud no tiene porque permanecer en uno lógico. Proceso de atención a una interrupción. . En el otro caso. debe usarse un latch para memorizar la petición de interrupción como ilustra la figura 8.14.15. la señal debe permanecer aplicada con un nivel estable hasta cuando la interrupción sea aceptada. Entrada de datos usando una entrada INTR sensible a nivel.

el µP espera que una lógica externa provea tal dirección. en contraste con el tiempo de más de un segundo que requiere el µP para examinar la bandera de estado.5 e INTR.5. RST 5. Una vez completada la RSI. Considere de nuevo el caso del periférico que transmite 16 bytes por segundo. • Se activa la señal de reconocimiento de interrupción. puede producirse en cualquier momento durante la ejecución de un programa. se dice que son enmascarables. 8. para poder transmitir y almacenar en memoria los 16 valores se invierte un tiempo de CPU de aproximadamente 240µs. • Se ejecuta la rutina de servicio.5. como todo evento asincrónico. RST 6. Cuando ocurre. se le suministra internamente al procesador la dirección a la cual se debe transferir el control del programa. RST 7. En el caso de interrupciones no vectorizadas. • El PC se carga con la dirección de la primera instrucción de la RSI. de modo que cuando son activadas y están habilitadas.1 El sistema de interrupciones del 8085A El µP 8085A tiene cinco de entradas de interrupción: TRAP. alguna lógica externa coloque en el bus de datos una instrucción CALL dirección o preferiblemente una RST n. el µP acepta la petición y transfiere el control a una rutina de servicio de interrupción (RSI) la cual salva las variables para preservar las operaciones a reanudarse y atiende al periférico que originó la llamada. el control se transfiere de nuevo al programa principal. . la cual no puede ser deshabilitada por el sistema. Cuando una señal es aplicada a una entrada de interrupción vectorizada.Técnicas de gestión de Entrada y Salida 445 Una interrupción. RST 6. Si la transferencia se ejecuta por medio de una interrupción. Existen instrucciones específicas del microprocesador para la habilitación o no de una interrupción particular o de todo el sistema de interrupciones. leer el puerto y almacenar los valores cuando se usa el método de polling. • El contenido del contador de programa se almacena en la pila.2. el procesador será interrumpido 16 veces cada segundo y ejecutará la rutina de servicio para leer y cargar en memoria el valor. • Se recupera el contenido del PC guardado en la pila. Si la duración del código en la RSI es digamos 15 µs. se genera una instrucción RST n.5 son vectorizadas.15 muestra como se interrumpe el procesamiento normal de un programa y se reanuda una vez ejecutada la RSI. Todas son enmascarables excepto TRAP. RST 7. En el caso de activación de la línea INTR. Las interrupciones que pueden ser inhabilitadas por el programa.5. La figura 8. Las interrupciones TRAP. mientras que aquellas que el sistema no puede suspender son no enmascarables. el µP espera que en respuesta a la conmutación de la salida INTA .x interna que suministra la dirección de salto. se completa la instrucción que está en ejecución.5 y RST 5. Las tareas que siguen a una interrupción son las siguientes: • Culmina la ejecución de la instrucción en curso.

Instrucciones asociadas con interrupciones EI DI Habilitar interrupción Inhibir interrupción Poner máscara de interrupción Leer máscara de interrupción SIM RIM .5 en alto. Fig. lo cual significa que el flanco de subida de la señal aplicada dispara el proceso de interrupción. Cuando la interrupción es atendida la bandera vuelve a cero. como INTR.1 Instrucciones asociadas al sistema de interrupciones.16.Técnicas de gestión de Entrada y Salida 446 El terminal INTR es sensible a nivel. Debido a que el µP registra la ocurrencia del flanco cargando uno en un bit interno. El 8085 tiene varias instrucciones destinadas a ser usadas con las interrupciones. no es necesario mantener a RST 7. pero la entrada deberá ser mantenida en uno hasta cuando la solicitud sea reconocida. DI.5 son sensibles a nivel alto. 8. Estas son: EI. El vector de interrupción de la entrada INTR debe suministrarse externamente. SIM. RIM y la conocida RST n.5 es disparada por el flanco anterior de la señal presentada a esta entrada. La línea RST 7. Tabla.8. de modo para activar esta interrupción debe aplicarse un 1 lógico a la entrada y mantenerse hasta cuando la interrupción sea reconocida. Entradas de interrupción y salida de reconocimiento de interrupción La entrada TRAP tiene prioridad máxima y es sensible a flanco y a nivel. Las restantes entradas: RST 6.5 y RST 5.

Tabla. Observe que entre los vectores de las interrupciones existe un espacio de ocho posiciones de memoria.5 RST6.Técnicas de gestión de Entrada y Salida 447 EI Habilita las interrupciones del microprocesador después de la ejecución de la siguiente instrucción. la presencia de una interrupción es detectada por el µP durante el flanco negativo del pulso de reloj anterior al fin de la instrucción durante la cual la interrupción es activada. Por el contrario. inmediatamente después la ejecución de DI.5. la interrupción es atendida de inmediato independientemente que el sistema de interrupciones esté deshabilitado con DI. Por ejemplo RST 6 tiene como vector 0030H (8 x 6) y 38H (7 x 8) es el de RST 7. las entradas RST 7. Para que una de estas entradas sea habilitada se debe desenmascarar la interrupción correspondiente usando la instrucción SIM y posteriormente se debe ejecutar la instrucción EI.5 le corresponde 34H (6. Cuando una señal es aplicada a la entrada TRAP.5 y RST 5. 8.2 Características de las interrupciones del 8085A.5 x 8). autorizando todas las interrupciones enmascarables. RST 6. Las rara nomenclatura de las interrupciones RST n. lo cual es suficiente para contener una instrucción de salto a la RSI. DI Pone en 0 la bandera de habilitación de interrupción o BITINTE. EI pone en uno la bandera de habilitación de interrupción o BITINTE. de modo que a RST6. Para que una solicitud de interrupción realizada en la línea INTR sea atendida basta con que la entrada esté habilitada por medio de la instrucción EI. deshabilitando todas las interrupciones enmascarables.5 INTR 1 2 3 4 5 Ninguna SIM EI SIM EI SIM EI EI Flanco y nivel Nivel Nivel Flanco anterior Nivel Vector de interrupción 0024H 002CH 0034H 003CH Externo (CALL dir o RST n) El espacio de direcciones entre 0000H y 0040H debe preservarse para el manejo de interrupciones. Entrada Prioridad Habilitación Disparo TRAP RST5.5 disponen de un mecanismo de enmascaramiento que permite la autorización o no de cada entrada en forma independiente.x se debe a que su vector se encuentra en el punto medio entre la RST n anterior y la subsiguiente.5 RST7. Esto permite la culminación de la . Como se expuso en el capítulo 4.

8. En el siguiente pulso de reloj. se desactivan las interrupciones poniendo a cero el BITINTE de habilitación y se reconoce la petición cargando uno en el bit de reconocimiento de interrupción BITINTA. en el caso de TRAP y RST.17 se muestra un diagrama de transición simplificado de la operación del 8085.Técnicas de gestión de Entrada y Salida 448 ejecución de la instrucción en curso antes de atender la interrupción. El ciclo de máquina INA es similar al ciclo de búsqueda excepto que IO / M va a nivel alto y se activa INTA en lugar de RD . En la figura 8. si e trata de INTR o un ciclo de máquina del tipo de bus inactivo o BI. se inicia un ciclo de máquina de reconocimiento de interrupción o INA. Si el µP está en el estado HALT el muestreo se realiza en cada ciclo de reloj. y. Fig. Durante el ciclo de máquina BI se . Diagrama de transición de estados simplificado del 8085A. Si existen solicitudes diferidas.17. Si la respuesta es negativa el µP buscará la siguiente instrucción. Observe que al final del último ciclo de máquina de la instrucción en ejecución se pregunta si hay alguna interrupción pendiente que esté habilitada y/o desenmascarada.

5 y TRAP y se colocan (ponen a 1) las máscaras de interrupción a RST 7.5 y RST 5. Durante el ciclo INA no se incrementa el contador de programa. Usualmente un flip flop de habilitación se pone a uno para permitir la interrupción mientras que un flip flop de máscara se pone a cero para desenmascarar la interrupción. se deshabilita el sistema de interrupciones al ponerse a cero el BITINTE. RST 6. el cual es la dirección de la primera instrucción de la RSI o de una instrucción de salto a ésta. el bit interno de reconocimiento de flanco del RST 7. Interrupciones disparadas por la entrada INTR Estando habilitada INTR por medio de la instrucción EI.8. Mientras INTA esté en nivel bajo. el cual contiene la dirección de la instrucción que sigue a la que estaba en ejecución en el momento de producirse la interrupción. las operaciones que estaba realizando antes de producirse la interrupción. Instrucción Vector de interrupción Instrucción Vector de interrupción RST0 RST1 RST2 RST3 0000H 0008H 0010H 0018H RST4 RST5 RST6 RST7 0020H 0028H 0030H 0038H . Tabla. También debe almacenar en la pila el contenido del contador de programa para que el programa pueda reasumir. Cuando una interrupción es reconocida.5. IO / M = 1 y la línea INTA activada a nivel bajo. La instrucción RST n requiere menos lógica externa para esta tarea que la CALL. Vectores de interrupción para las instrucciones RST n. una vez finalizada la RSI. el proceso de interrupción se inicia cuando el periférico pone en alto la entrada. La ejecución de RST n carga en la pila el contenido del PC y carga en el PC el valor 0000000000NNN000 ó 8 x n.5. S 2 = 1 . el µP esperará que el dispositivo que interrumpe coloque en el bus de datos el código de operación de la próxima instrucción a ejecutar. El código de instrucción de RST n es: D7 1 D6 1 D5 N D4 N D3 N D2 1 D1 1 D0 1 Donde NNN es el valor de n en binario. Para esta función. Tal instrucción debe suministrar a la CPU la dirección de inicio de la rutina de servicio de interrupción.Técnicas de gestión de Entrada y Salida 449 genera la instrucción RST interna que suministra el vector de interrupción para las entradas TRAP y RST. sólo dos instrucciones son factibles de usar: CALL dirección y RST n.3. A continuación se deshabilitan las interrupciones poniendo a cero el BITINTE y el µP inicia un ciclo de máquina tipo de reconocimiento de interrupción con S1 = 1 . También en un evento de RESET son puestos a cero el BITINTE.

Técnicas de gestión de Entrada y Salida 450 Un circuito que permite cargar en el bus de datos cualquiera de las instrucciones RST n cuando la línea INTA esté en nivel cero se muestra en la figura 8. es responsabilidad del programador incluir al inicio de la RSI las instrucciones PUSH necesarias para preservar el contenido de los registros que van a ser modificados.18. Debido a que la instrucción RESTART sólo salva en la pila el contenido del contador de programa. los cuales deben ser recuperadas con POP al culminar la RSI. La lógica consiste de ocho buffers de tres estados del tipo 74LS244 y tres interruptores lógicos.18. Fig. La rutina de servicio de interrupción debe terminar con una instrucción RET para . El interruptor S permite seleccionar la instrucción RST n (n: 0-7) y la señal INTA habilita los buffers de modo que la instrucción RST n programada pase al bus de datos del µP. Interconexión de una RST n al 8085.8.

procesamiento de los . contador de datos ret_int: lxi sp. Cuando el dispositivo finaliza el proceso de conversión de una muestra de la entrada analógica Ve.Técnicas de gestión de Entrada y Salida 451 reasumir el programa principal y ésta debe estar precedida por una EI para habilitar de nuevo las interrupciones enmascarables.2 . Ejemplo 8. el µP está ejecutando una sección de código y en cualquier momento es interrumpido por un periférico. . inicio de zona de almacenamiento de datos mvi b. esperar interrupción proceso: . activa a nivel bajo la salida de fin de conversión del conversor A/D INTR . próxima posición . Se debe escribir un programa que maneje el puerto del ADC y cargue 16 datos partir de la dirección de memoria 2000H. iniciar conversión ei . muestra siguiente En las aplicaciones usuales de interrupciones. ..17 . Ejemplo 8. A continuación se expone un ejemplo del modo de operación de un puerto de entrada con interrupción.19 muestra el diagrama eléctrico de un circuito de conversión analógico digital ADC0804 conectado al microprocesador 8085. habilitar interrupciones hlt .. Luego de atender al dispositivo externo. el procesador retorna a ejecutar el programa que proce- .b_stack dcr b jz proceso out puerto_adc .----------------------------------------------------------------------------------------------------------jmp inicio org 28H ..2 La figura 8. . leer valor desde ADC .----------------------------------------------------------------------------------------------------------. salto a rutina de servicio de interrupción org 100h inicio: lxi h. El latch mantiene a INTR en uno hasta cuando el CPU reconoce la interrupción. datos adquiridos . vector de interrupción de RST 5 rst5: jmp leer_dato . e interrumpe al procesador al aplicar un nivel alto a la entrada de interrupción INTR. las cuales fueron inhibidas por el proceso de interrupción previo.dat .a inx h jmp ret_int end leer_dato: . cargar dato en memoria . in puerto_adc mov m. instante cuando la salida INTA inicia a cero el biestable.

19. Si lo es. La RSI no finaliza con un RET porque el µP retornaría a la siguiente instrucción después de HLT y lo que se requiere es adquirir la siguiente muestra o procesar los datos adquiridos. habilitando las interrupciones con EI y se lleva al µP a un estado de parada. El retorno se realiza a restaurar el valor del apuntador de pila y probar el contador de datos. En caso contrario. Al inicio.8. carga el apuntador de pila y prueba si el dato anterior fue el último. la dirección de carga del primer dato e inicia en 17 el contador de datos adquiridos. ejecutará un código no mostrado para procesar la información obtenida. Fig. en espera de la interrupción de fin de conversión. el programa coloca en el registro par HL. la CPU inicia el proceso de conversión y a continuación espera.Técnicas de gestión de Entrada y Salida 452 saba antes de ser interrumpido. . por una interrupción. Cuando la línea INTR del conversor cae a cero. sin realizar ninguna acción. A continuación. se inicia el proceso de conversión de una muestra. se ejecuta una instrucción RST 5 y el control salta a la rutina de lectura del CAD. En este ejemplo. El µP sólo espera por la interrupción y no se requiere código de consulta de una bandera de estado ni una línea de puerto adicional para el bit de estado.El ADC0804 interrumpe al µP al final de cada conversión.

. WIN85. transita a un ciclo de máquina de bus inactivo durante el cual se genera una instrucción RST n. como ilustra la figura 8.5 D1 M6.21. la cual provee el vector de interrupción. D7 SOD D6 SOE D5 X D4 R7.20.5 Máscaras de interrupción Habilitación de puesta de máscaras.5.5 D0 M5. no habilita las entradas de interrupción RST. si lo emula. permaneciendo en estado HALT del cual puede ser sacado con una interrupción o con un pulso de RESET.x interna. Reset RST7.El registro de máscaras de interrupción como es puesto por la instrucción SIM. La mayoría de los simuladores detienen la ejecución del programa al ejecutar HLT y no simulan el modo de parada. RST 6. Es necesario que previamente se desenmascare la interrupción. Interrupciones disparadas por las entradas RST Cuando el µP reconoce una interrupción provocada por la aplicación de una señal en las entradas TRAP. RST 7.5 D3 MSE D2 M7. por el contrario. SIM Esta instrucción permite que el contenido del acumulador sea usado como indica la figura 8.5 Sin uso Habilitación de salida serie Salida serie de datos Fig. Durante el ciclo BI no se incrementa el contador de programa. usando la instrucción SIM (Set Interrupt Mask).8. La sólo ejecución de la instrucción EI.5 o RST 5.Técnicas de gestión de Entrada y Salida 453 El programa fue simulado con WIN85.20 para programar el registro interno de máscara de interrupciones.5.

Ventana principal de WIN85 mostrando los resultados de la simulación.8.21.Técnicas de gestión de Entrada y Salida 454 Fig. .

Técnicas de gestión de Entrada y Salida 455 Un 1 debe ser cargado en el bit 3 del acumulador para poder poner/quitar la máscara de cualquiera de las entradas de interrupciones RST.5 D1 M6. D7 SID D6 I7.5 D3 IE D2 M7.22.5 D0 M5.El registro de máscaras de interrupción como es leído por la instrucción RIM. La salida de este biestable es puesta a 1 cuando se presenta un flaco positivo a la entrada RST7.5 D5 I6. RIM Carga en el acumulador con las máscaras de las entradas RST.5 Máscaras de interrupción Bandera de habilitación de interrupciones Interrupciones pendientes Entrada serie de datos Fig.5 D4 I5. Quitando la máscara se habilita la interrupción correspondiente. Un 1/0 en los bits D0-2 deberá poner/quitar la máscara de la entrada correspondiente. se pone en cero el flip flop interno de RST7. Si el bit 4 del acumulador es puesto a 1 antes de ejecutar SIM.22. Este biestable también es puesto en cero cuando se reconoce la interrupción o después de un RESET. el estado de las máscaras RST y las interrupciones pendientes.5 independientemente de que la entrada está enmascarada. las interrupciones solicitadas y aún no atendidas. la cual carga en el acumulador el estado del bit de validación de interrupciones. La última instrucción asociada al sistema de interrupciones es RIM (Read Interrupt Mask).8. . La instrucción SIM también carga el bit 7 del acumulador en la salida SOD si el bit 6 está en 1. la bandera de habilitación de interrupciones y el estado de la línea SID de entrada serie como indica la figura 8.5.

Ejemplo 8.5 74LS14 10µF Fig. espera por interrupción end . absolute. pero enmascaradas.23 muestra un pulsador conectado a la entrada de interrupción RST 7.Técnicas de gestión de Entrada y Salida 456 Cuando las interrupciones están pendientes.---------------------------------------------------------------------------------------------. Se vuelven a habilitar las interrupciones ret . Programa principal . vector de RST7.5. salida al puerto 20H ei . +5V 2.b_stack mvi a.5. start=0 seg prog jmp inicio .---------------------------------------------------------------------------------------------org 3ch . Se incrementa contador de pulsaciones out 20h .El pulsador S1 dispara la interrupción RST7.2k S1 220 RST7.0bh .3 .5 inr a . desenmascara RST7.8.23.---------------------------------------------------------------------------------------------. el contador se inicia en cero out 20h esper: jmp esper .--------------------------------------------------------------------------------------------org 0100h inicio: lxi sp. antes que sea detectada una nueva solicitud.a inicio del programa .---------------------------------------------------------------------------------------------defseg prog. Si la entrada es RST 7.5 sim ei .3 La figura 8. Ejemplo 8. Escriba un programa que cargue el puerto de salida 20H el número de veces que el pulsador S1 es presionado.5 debe ponerse a 1 el bit 4 del acumulador por medio de SIM.--------------------------------------------------------------------------------------------. habilita sistema de interrupciones xra a . . retorno desde interrupción . puede usarse la instrucción RIM para dar servicio a o a los periféricos que solicitan atención. Rutina de servicio de interrupción .

El programa fue simulado con WIN85.5 jmp contar .--------------------------------------------------------------------------------------------------------------- En este caso las interrupciones no se habilitan. 00001011b sim ei El bit 3 en uno permite manipular los bits de máscara. a esperar por interrupción end .5 pendiente jz contar .4 . mov a. En la práctica debe usarse una instrucción DAA después del incremento del acumulador para que la cuenta sea en BCD.5 enmascaradas. pero con la entrada RST 7.--------------------------------------------------------------------------------------------------------------. Cuando esto ocurre puede brindarse atención al dispositivo en una forma similar a la técnica de consultas. Sin embargo. Ejemplo 8.10h . Para completar la habilitación de las interrupciones se ejecuta EI. . Ejemplo 8.5 es puesto a 1 cuando se aplica un flanco positivo a esta entrada. absolute. mvi a. esperar inr b . Debido a que el flip flop interno de RST 7. no hay interrupción pendiente.5 enmascarada. RST7.Técnicas de gestión de Entrada y Salida 457 Para habilitar la entrada de interrupción es necesario quitar la máscara de interrupción con la secuencia. out 20h . ocultar todos los bits excepto el de RST7. de modo que las solicitudes al µP son ignoradas. Use la instrucción RIM para detectar una solicitud e interrupción. leer registro de máscaras de interrupciones ani 40h . usando RIM puede detectarse si se ha realizado una petición en cualquiera de las entradas RST. start=0 seg prog org 0100h mvi b. salida al puerto 20H mvi a. Antes del retorno de la RSI se rehabilita el sistema de interrupciones con EI. se inicia flip flop que indica flanco detectado en entrada sim . Si las interrupciones hubiesen estado habilitadas la salida de este biestable volvería a cero.b .4 Debe repetirse el ejemplo anterior.5.24 que el simulador muestra el contenido del puerto directamente en decimal. Observe en la figura 8. . mientras que los bits 1 y 0 en uno mantienen RST 6.5 y RST 5. El bit 2 en cero quita la máscara a RST 7. se activo el pulsador y se incrementa contador. el programador debe llevar a cero este bit usando SIM para que una nueva solicitud pueda ser detectada.--------------------------------------------------------------------------------------------------------------defseg prog. al ser reconocida la interrupción.0 contar: rim .

8.24. .La instrucción RIM permite atender a periféricos cuando el sistema de interrupciones está deshabilitado.Técnicas de gestión de Entrada y Salida 458 Fig.

5 sim ei . La solución es que la rutina de servicio de interrupción espere 30 ms (duración del rebote). habilitar interrupciones . En un µC como el SDA 85 lo usual es que el controlador de teclado suprima en forma automática el rebote de contactos de cada una de las teclas.--------------------------------------------------------------------------------------------------------------upddt equ addr 06d3h . En esta última dirección debe estar la primera instrucción de la RSI. . Ejemplo 8.5 es presionada.5.5. de modo que se produce efecto de rebote. quitar mascara a RST7.5 .--------------------------------------------------------------------------------------------------------------. al ser pulsado. a continuación suprima toda interrupción pendiente y finalmente proceda a incrementar el contador. Programa principal .25. Fig. el número de veces que la tecla Rst 7. • La subrutina UPDDT (06D3H) presenta en el campo de datos de la pantalla el byte almacenado en la dirección 0FFF9H. dirección cuyo contenido muestra UPDDT . el pulsador Rst 7.8. • El monitor del SDA 85 tiene en la dirección ROM:003CH un salto a la posición de memoria RAM:0FFB1H.--------------------------------------------------------------------------------------------------------------org 4000h lxi sp.5 Escribir un código que permita ver en la pantalla del SDA 85. Como consecuencia.Técnicas de gestión de Entrada y Salida 459 Ejemplo 8.0bh . El programa de este ejemplo debe garantizar que se produce una solicitud de interrupción por cada activación de la tecla Rst7.5 está conectado directamente a la entrada de interrupción RST 7.--------------------------------------------------------------------------------------------------------------.Teclado y pantalla del SDA 85. En este caso. si se presiona está tecla una sola vez se generarán múltiples peticiones de interrupción.4800h mvi a. dirección de rutina UPDDT cont equ addr 0fff9h .

esperar por interrupción . Suprimir rebote mvi b. cuenta en decimal sta cont .0deah ret30: dcx d mov a.5 ret . sin punto decimal . contador se inicia en vero .5. rehabilitar interrupciones ret .Técnicas de gestión de Entrada y Salida 460 ocup: mvi a.--------------------------------------------------------------------------------------------------------------ret30ms: lxi d. el contador se incrementará por cuatro cada vez que se pulse la tecla Rst7.--------------------------------------------------------------------------------------------------------------org 0ffb1h jmp rst7.Esperar 30 ms mvi a. Para finalizar el capítulo se presenta un ejemplo que involucra tres eventos. Subrutina de servicio de interrupción. .Suprimir interrupciones no deseadas sim . .5 mvi a. presentar contador en campo de datos .00h call upddt jmp ocup .10h .0 sta cont mvi b.--------------------------------------------------------------------------------------------------------------rebot: call ret30ms . sin punto decimal lda cont .e ora d jnz ret30 ret . Eliminar rebote de tecla Rst7. Vector de interrupción RST 7.5 . Retardo de 30 ms .0bh sim . Estos tópicos se tratan más adelante. Las interrupciones normalmente están asociadas al funcionamiento de circuitos de control de tiempo o temporizadores y en casos donde el µP intercambia datos con un periférico o con otro procesador.5: call rebot .--------------------------------------------------------------------------------------------------------------rst7. presentar contador call upddt rim ei .00h . incrementar contador daa . contador al acumulador inr a .Limpiando el FF RST 7.--------------------------------------------------------------------------------------------------------------- Si el efecto de contactos no es eliminado.--------------------------------------------------------------------------------------------------------------.5 .--------------------------------------------------------------------------------------------------------------.5 .--------------------------------------------------------------------------------------------------------------. dos de los cuales son controlados por interrupción.--------------------------------------------------------------------------------------------------------------.Desenmascarar RST7.

.26 La tecla Rst 7.Técnicas de gestión de Entrada y Salida 461 Fig.8.5 se presionó treinta y seis veces.

2. Pero el simulador no permite aplicar tal señal a la entrada RST 6.27.5> del teclado del microcomputador se genera una interrupción que permite ajustar la hora como se indica. El reloj presentará continuamente la hora del día en un formato de 24 horas. Esto es que debe presentar la hora del día en su pantalla de acuerdo con el formato de la figura 8. 3.Formato del reloj de 24 horas.Técnicas de gestión de Entrada y Salida 462 Ejemplo 8. para generar el retardo base de 1 segundo. 4.27. Tecleando de nuevo <END> se presenta la nueva hora. En la práctica se prefiere aplicar la señal de un oscilador externo de frecuencia estable a una de las entradas de interrupción. Fig.5. El funcionamiento del programa debe ser como se indica a continuación: 1. Como base de tiempo se usará una rutina de retardo de 1 segundo. Pulsando la tecla <RST7. .8.6 El microcomputador SDA 85 del simulador 8085 Virtual Kit debe ser convertido en un reloj de tiempo real. al estar conectada a una tecla con efecto de rebote. Pulsando la tecla <END> se modifican los minutos.

Si (B)=1 sin punto decimal.Rutinas de monitor del SDA 85. para poder leer el teclado. Cada vez que transcurre un segundo. se lleva a cero y se incrementa en uno el contador de horas (HOR). se pone a cero y se suma uno al contador de minutos (MIN) y cuando MIN llegue a 60.5 ejecutará una rutina de servicio que permite modificar las horas y los minutos. Cuando SEG alcance 60. La interrupción RST5. se incrementa el primer contador (SEG). El vector de RST7. Si (A)=1 se usa el campo de datos.5. se pone en cero y se reinicia la cuenta. Para simplificar el programa las posiciones de memoria que se usan como contadores son: MIN HOR SEG 0FFF7H 0FFF8H 0FFF9H Observe que SEG corresponde a la posición cuyo contenido UPDDT presenta en el campo de datos y MIN y HOR son las direcciones cuyos bytes UPDAD muestra en el campo de direcciones.5 debe ser desenmascarada.28 y 8. minutos y segundos.Técnicas de gestión de Entrada y Salida 463 Para escribir el programa de reloj digital se usan las rutinas de usuario mostradas en la tabla 8. Esta rutina debe desenmascarar la entrada RST 5. . El registro B controla el punto decimal. Cuando HOR indique 24. El registro B controla el punto decimal. Una interrupción RST 7. El programa usa tres contadores en memoria para presentar la hora.4.29 y el listado del código a continuación.5 (003CH) contiene un salto a la posición de memoria RAM: FFB1H. El byte en la posición FFF9H se presenta en el campo de datos de la pantalla. Los diagramas de flujo del programa principal y de la rutina de servicio de interrupción RST 7. Aquí se inserta un salto a la rutina de servicio pon_hm.5 se muestran en las figuras 8. Rutina Dirección OUTPUT 05FCH Descripción Presenta en pantalla la cadena de caracteres apuntada por HL. RDKBD 0634H 06BCH UPDAD UPDDT 06D3H El programa ejecutará un programa principal el cual mide y presenta horas. El contenido de las direcciones de memoria FFF7H y FFF8H se presenta en el campo de direcciones de la pantalla. Tabla. Espera la pulsación de una tecla y retorna en el A el código de la tecla.8. Si (B)=0 se muestra el punto decimal.4. Si (A)=0 se usa el campo de direcciones.

28.Técnicas de gestión de Entrada y Salida 464 Fig. Diagrama de flujo del programa principal .8.

29.5.8. .Técnicas de gestión de Entrada y Salida 465 Fig. Rutina de servicio RST 7.

*************************************************************************** .0 .*************************************************************************** . apuntar min dcr b jnz inc_min . incrementar hora daa .*************************************************************************** .m . presentar hh:min:seg . incrementar seg/min daa . habilitar interrupciones call upddt . presentar segundos call updad .code org 4000h xra a sta seg . desenmascarar interrupción RST7.Técnicas de gestión de Entrada y Salida 466 . apuntar hora inx h inx h mov a.seg .*************************************************************************** output rdkbd updad upddt seg: hor: min: equ equ equ equ equ equ equ addr addr addr addr addr addr addr 5fch 634h 6bch 6d3h 0fff9h 0fff8h 0fff7h .a . Programa reloj digital . esperar un segundo mvi b. incrementar minutos inx h . apuntar segundos inc_min: mov a. si menor presentar hh:min:seg mvi m. cuenta en decimal mov m. si mayor hor a cero jmp inicio .a . inicio en 00:00:00 sta min sta hor inicio: lxi sp. si mayor seg/min a cero dcx h dcx h . Programa principal . cargar hora anterior en el acumulador inr a .5 sim ei .*************************************************************************** .0 .2 . actualizar seg/min cpi 60h . presesentar horas-minutos call ret1s . actualizar hora cpi 24h . contador para control de seg-min lxi h. si menor presentar hh:min:seg mvi m. contador decimal mov m. comparar con 60 jc inicio . cargar en acumulador seg/min anterior inr a .0bh .m . comparar con 24 jc inicio . 5000h mvi a.

si menor actualizar minutos xra a .0eh . comparar con 60 jnc may60 . en registro B última entrada desde teclado lda seg .10h . en campo call output . presentar mensaje Minu xra a . cargar minuto anterior en acumulador may60: call hm .msj_h .desenmascarar RST5. de direcciones lda hor .*************************************************************************** pon_hm: push psw . de direcciones lda min . no es decimal. en campo call output .*************************************************************************** hm: sta seg call upddt . determinar si valor es decimal jc form_2d . . cargar hora anterior en acumulador may24: call hm . leer teclado form_2d: mov b. modificar hora cpi 24h .*************************************************************************** .5.*************************************************************************** . desplazar 4 bits a la izquierda add a add a add a ora b . empezar en cero segundos sta seg mvi a. retornar con nuevo valor de Hora/Minuto en A . recuperar registros pop d pop b pop psw ei ret . presentar Hora/Minuto en campo de datos noend: call rdkbd . Eliminando interrupciones pendientes pop h . salvar registros push b push d push h mvi a. comparar con 24 jnc may24 .a . comparar con tecla <END> jz listo . no es <END>. presentar mensaje HorA xra a .msj_m . modificar minuto cpi 60h . si mayor o igual modificar hora sta hor . Modifica horas/minutos . Rutina de servicio RST7.5 (RDKBD) sim lxi h. al acumulador valor anterior de hor/min add a . cargar valor en campo de datos en A jmp noend . próximo dígito listo: lda seg . se suprime efecto del rebote sim . es <END>. combinar con última entrada desde teclado jmp hm . si menor actualizar hora lxi h. leer teclado cpi 0ah . si mayor o igual modificar minutos sta min .Técnicas de gestión de Entrada y Salida 467 . si es decimal: dar formato de dos dígitos cpi 10h .

Las rutinas de usuario se ejecutan usando la secuencia de código: mvi a. Mensajes .M . La señal maestra puede también derivarse de la red de 60 Hz como ilustra el circuito de la figura 8.*************************************************************************** org 0ffb1h jmp pon_hm . Rutina de retardo de 1 segundo .n rst 7 .09aeah ret1: dcx d mov a.*************************************************************************** ret1s: push b push d push psw mvi b. debido a las dificultades presentes para la simulación.i db 24 .3 ret2: lxi d. salto a rutina de servicio El programa anterior fue simulado usando el 8085 Virtual Kit y funcionó como se esperaba.u db 26 . La onda seno es rectificada y aplicada a un disparador de Schmitt obteniéndose una señal de variación rápida.e ora d jnz ret1 dcr b jnz ret2 pop psw pop d pop b ret .*************************************************************************** .*************************************************************************** .n db 29 .r db 27 . n es el número de la rutina de monitor .H msj_m: db 28 .Técnicas de gestión de Entrada y Salida 468 ret .31 y se aplica a la entrada de interrupción RST6.5 .*************************************************************************** .5.o db 16 . frecuencia 60 Hz y nivel TTL.A db 25 . Vector de interrupción RST7. El circuito no está aislado de la línea de potencia. El código para ésta versión del reloj fue escrito para el microcomputador real MPR-85 PLUS. Otra solución para el ejemplo del reloj es usar una base de tiempo externa. Este µC es una tarjeta de desarrollo de bajo costo pero de gran utilidad.*************************************************************************** msj_h: db 10 .

Técnicas de gestión de Entrada y Salida 469 Fig.8. El SDA 85 ejecutando el programa de reloj digital.30. .

Tabla. Se usan 4 posiciones consecutivas de memoria como contadores: RED SEG MIN HOR 1/60 segundos minutos horas . C=(11) HL en campo de direcciones con punto decimal Espera la pulsación de una tecla y retorna en el A la posición de la tecla. Para escribir el programa de reloj para el MPR-85 PLUS se usan las rutinas de usuario mostradas en la tabla 8. la subrutina de servicio espera que el pulso de solicitud conmute a nivel bajo antes de habilitar las interrupciones y retornar desde la rutina de servicio a esta entrada. C=(00) L en campo de datos.5 es sensible a nivel. 10 12 Debido a que la entrada RST 6.Técnicas de gestión de Entrada y Salida 470 Fig.Rutinas de monitor del MPR-85 PLUS. C=(10) L en campo de datos con punto decimal C=(01) HL en campo de direcciones.5.8. Rutina Descripción Presenta en pantalla el caracter cuyo código de 7segmentos esté cargado en el registro C. La salida del circuito se aplica a las entradas RST 6.31.5 y SID del 8085A. L0 L1 L2 L3 L4 L5 9 El contenido del registro par HL o L se presenta en pantalla. Esto se logra examinando la entrada SID por medio de la instrucción RIM. El número del indicador donde se presentará el carácter lo indica el valor en el registro B.8.5.

Rutina ESCRB_CAD ..4 jmp escr mvi b.-------------------------------------------escrb_cad: push b push d push psw mov a. aquí se inserta un salto a la rutina de servicio medir. estos son: A 77H n 54H H 76H O 3FH I 13H r 50H M 37H U 3EH .5 (003CH) provee un salto a la dirección de memoria RAM: 4006H. la cual está reservada por el programa monitor El vector de RST6.5 (0034H) contiene un salto a la RAM: 4004H. La interrupciones generan un salto al área de memoria 4000H-40FFH. de modo que cuando RED llegue 60 se incremente en 1 el contador de segundos (SEG).m mvi a.0 mvi d.-------------------------------------------. El programa se carga en la RAM de usuario a partir de la dirección 6002H. El vector de RST7.5 se incrementa el primer contador (RED) y este se usa para dividir la frecuencia de la red por 60. en el campo de direcciones y si B = (01). Para simplificar el código se escribe una rutina escrb_cad. El listado de la rutina se muestra a continuación: .b ani 1 jnz camp_dat mvi b. desde donde se transfiere el control del programa a salto a la rutina de servicio pon_hm.4 mvi d.Técnicas de gestión de Entrada y Salida 471 Cada vez que se ejecuta la subrutina de la interrupción RST6. iniciándose la cuenta.9 rst 7 inx h inr b mov a. en el campo de datos. la cual presenta en pantalla la cadena de caracteres apuntada por el registro par HL: si B = (00).b cmp d jnz escr pop psw pop d pop b ret camp_dat: escr: Del manual de usuario del MPR-85 se extrajeron los códigos de los caracteres a presentar.6 mov c.

cargar en minutos en L y horas en H mvi c. Se desenmascaran las interrupciones sim ei . Se habilitan las interrupciones phm: lhld seg .red . A registro L contador de segundos mvi c.************************************************************************* org 6002h inicio: lxi sp. Rutina de servicio RST6.Técnicas de gestión de Entrada y Salida 472 El programa del reloj digital es el siguiente: . seg.************************************************************************* . Letra n 0 equ 3fH .5 para ajustar hor/min .6500h mvi a.************************************************************************* . Letra H I equ 13h .0ah rst 7 lhld min . Cargar en A: red/seg/min inr a . seg y min lxi h. Vectores de interrupción . Incrementar contador daa .5 .0 . Programa principal . Letra O (cero) r equ 50h .8 . Presentar en campo de direcciones mvi a. Letra U . Salvar registros push d push b push psw mvi b. salto a rutina de servicio para medir tiempo org 4006 h jmp pon_hm . Apuntar a contador red seguir: mov a.************************************************************************* .a . Presentar hh:mm:ss . min cpi 60h . Se repite el mismo lazo para red.************************************************************************* org 4004 h jmp medir . Comparar con 60 .0ah rst 7 jmp inicio .************************************************************************* . Letra I M equ 37h . A rutina de servicio RST7. Letra A H equ 76h .************************************************************************* flecha equ .3 . Cuenta en decimal mov m. Se presentan segundos en campo de datos mvi a. Letra r U equ 3eh . Tecla (↓) ¿A equ 77h .************************************************************************* medir: push h . Letra M n equ 54h . Programa reloj digital para MPR-85 PLUS .1 .************************************************************************* .m . Actualizar: red.************************************************************************* .

Contador de segundos min: db 0 .************************************************************************* pon_hm: push psw . Si menor presentar hh:mm:ss mvi m. Es menor. al A contador de horas inr a . Imprimir mensaje HorA lda hor . No es cero. Es mayor. Retornar .*************************************************************************** .0 . cargar 0 en: red/seg/min inx h . Se usará campo de direcciones call escrb_cad .0 . seguir con:seg/min mov a.Técnicas de gestión de Entrada y Salida 473 jc sal . Acumulador a cero .m . Si llego a 60. Esperar que RST6.0 . modificar minutos sta min . Habilitar interrupciones ret . Es cero. Salvar registros push b push d push h mvi a. actualizar minutos xra a . Contador hor al acumulador may24: call hm . Imprimir mensaje MinU lda min . Apuntar contador siguiente dcr b . habilitar interrupciones jm sal pop psw . Contador de horas temp: ds 1 . Apuntar a mensaje HorA mvi b.0 .msj_m . incrementar hora daa . Comparar hora con 24 jnc may24 . Modificar minutos cpi 60h .************************************************************************* . Modificar hora cpi 24h .5 sea cero ana a .msj_h . Contador 1/60 seg: db 0 . Contador de minutos hor: db 0 . Si menor presentar hh:mm:ss mvi m. Comparar con 24 jc sal .0eh . Apuntar a mensaje MinU mvi b.a . actualizar hora lxi h. modificar hora sta hor . Actualizar hora cpi 24h . Recuperar registros pop b pop d pop h ei . cargar cero en hora sal: rim .5 . Es menor. Rutina de servicio RST7. Es mayor. comparar con 60 jnc may60 . Se enmascaran las interrupciones sim lxi h. Decrementar contador de lazo jnz seguir . Cuenta en decimal mov m. Si es 60. Contador min al acumulador may60: call hm . Los contadores se inician en cero red: db 0 . Se usará campo de direcciones call escrb_cad . Almacén temporal .

Es un dígito decimal cpi flecha . Recuperar registros pop b pop h ret . Es mayor que 9. Se presentar hor/min mvi a.r. Es flecha. comparar con flecha jz es_flecha .i.12 .0 .0ah .************************************************************************* En esta sección se han mostrados las ventajas de la técnica de interrupciones para gestión de entrada y salida. Suprimir dígito de más peso add a add a add a ora b . ni dígito decimal. leer teclado men_diez: mov b. Comparar con diez jc men_diez . Esperar tecla rst 7 cpi 0ah . Contadores red y seg a cero sta seg pop h .u . Recuperar registros pop d pop b pop psw ei . en campo de rst 7 . Se gasta menos tiempo en examinar bits de estados y puede eliminar la necesidad de rutinas de retardo. Las rutinas de servicio de interrupción deben tener código extra para asegurar la preservación de los registros y banderas de estado con independencia del momento que ocurra la interrupción. Siguiente valor es_flecha: lda temp .?A msj_m: db ?M. Habilitar interrupciones ret hm: push h . lo cual hace que los programas de las aplicaciones sean difíciles de depurar. el uso . Salvar registros push b push d otro: sta temp . Insertar nuevo dígito decimal jmp otro . Salvar hor/min mvi c. Nueva hor/min al acumulador pop d . Retornar con nueva hor/min en el A .Técnicas de gestión de Entrada y Salida 474 sta red . Si la velocidad de transferencia es muy alta. La desventaja principal de las interrupciones es que al ser un evento de naturaleza asincrónica no se puede precisar el momento cuando ocurren.o. datos esper: mvi a.a . Puede ser complicado establecer cuando una determinada interrupción debe estar habilitada.************************************************************************** . Preservar ultimo dígito decimal lda temp . Cargar en A hor/min anterior add a .************************************************************************** msj_h: db ?H. Mensajes . listo jmp esper . El procesador responde en forma rápida a las solicitudes.n. No es flecha.

2. Fig. • Genera una señal de interrupción aplicada a la entrada INTR y cuando la salida INTA del µP se activa. • Asigna las prioridades y controla la cola de solicitudes simultáneas. aplicando su salida INT a la entrada INTR del µP. con la dirección programada por el usuario. Hasta los PC diseñados con microprocesadores 80486. Es posible conectar varios 8259A en cascada para aumentar el número de fuentes de interrupción hasta 64. El controlador de interrupciones 8259A.32. el cual se encarga de administrar hasta ocho líneas de solicitudes de interrupción e informar al procesador. A partir del Pentium se incorporó dentro del chip un controlador local de interrupciones APIC (Advanced Programmable Interrupt Controller) compatible con el 8259A. Finalmente. en algunos casos puede requerirse circuitos adicionales para el control de las interrupciones. Las cuatro funciones más relevantes del controlador son: • Recibe solicitudes de interrupción de 8 fuentes. cuando un periférico necesita servicio. La otra entrada de interrupción NMI es similar a TRAP. • Pone la máscara a interrupciones por solicitud del programa.Técnicas de gestión de Entrada y Salida 475 de interrupciones puede ser ineficiente o imposible de realizar. La figura 8. puede usarse un circuito LSI controlador de interrupciones 8259A. 8. coloca sobre el bus de datos una instrucción CALL dirección.2 El controlador de interrupciones 8259A En aplicaciones complejas que requieran el uso de un número de entradas de interrupciones superior a las del procesador.8. .32 muestra el diagrama funcional y la distribución de terminales del 8259A. el sistema incluía al menos dos 8259A en cascada para controlar la única entrada de interrupción INTR del procesador.

Técnicas de gestión de Entrada y Salida 476 DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8259A VCC GND +5V Tierra Un nivel bajo en este terminal permite la comunicación entre el µP y el 8259A. • La instrucción CALL libera dos pulsos INTA adicionales. Se activa a nivel alto cuando se realiza una solicitud válida de interrupción. WR y RD conforman un código que permite al µP escribir comandos y leer información de estado de los registros del controlador. Es el bus de datos bidireccional por medio del cual se transfieren comandos. Debe conectarse a la entrada de interrupción del CPU. Usualmente se conecta a la salida A0 del 8085A. un cero en esta entrada habilita al 8259A para colocar información de estado en el bus de datos del sistema. CS . el bit de más alta prioridad del registro ISR (In Service Register) es puesto. Cuando se usa en sistemas grandes que requieren el uso de buffers en el bus de datos. El 8259A se conecta fácilmente a un sistema 8085A como ilustra la figura 8. activando el bit correspondiente en el registro de solicitud de interrupción IRR (Interrupt Request Register). CS WR CS está activo. Cuando se usa el modo sin SP de identificación de maestro ( SP =1) o de esclavo ( SP =0). Son salidas para el dispositivo maestro y entradas para los esclavos. En el modo de disparo por nivel sólo se requiere mantener un nivel alto en la línea IR. El controlador se conecta al puerto 40H y la entrada SP/ EN se lleva a nivel alto para indicar que el dispositivo es un maestro. En el modo de disparo por flanco. puede ser usado como salida buffers es una entrada SP/ EN EN para habilitar los buffers. Simultáneamente el bit correspondiente del IRR es llevado a cero. Habilita al 8259ª para cargar en el bus de datos el vector de interrupción por medio de una secuencia de pulsos En conjunto con las entradas INTA suministrados por el µP. Cuando µP. Terminal con doble función. un cero en esta entrada autoriza al 8259A para aceptar comandos desde el RD D0-D7 CAS0-CAS2 Cuando CS está activo. • Si es procedente el 8259A genera una señal activa en alto en la salida INT para interrumpir al µP. el 8259A carga en el bus de datos el código de una instrucción CALL dirección. • Al recibir el pulso INTA . Líneas de cascada que permiten controlar una estructura multinivel de 8259s. INT IR0-IR7 INTA A0 Salida usada para interrumpir al µP. Interconexión con el sistema 8085A. Entrada de reconocimiento de interrupción. El ISR almacena todos los niveles de interrupción que están siendo atendidos.33. • El CPU reconoce la solicitud y activa la salida INTA . Este registro almacena todos los niveles de interrupción que han solicitado servicio. Son líneas de solicitudes de interrupción. Los pasos de la secuencia de interrupción son los siguientes: • Uno o varias de las líneas IR0-7 conmutan a nivel alto. se conmuta la entrada de cero a uno y se mantiene en uno hasta cuando se reconozca la solicitud. También. el primero de los cuales causa que el controlador coloque en el bus de datos el byte menos significativo de la . información de estados y los vectores de interrupción.

Fig. el bit del ISR permanecerá en uno hasta cuando un comando EOI sea ejecutado al final de la secuencia de interrupción. En caso contrario.Técnicas de gestión de Entrada y Salida 477 dirección preprogramada de la rutina de servicio de interrupción. Direcciones de las rutinas de servicio El 8259A suministra la dirección de la rutina de servicio sincronizados por los pulsos INTA generados por el µP. Si el controlador funciona en el modo de fin automático de interrupción (AEOI).8.33.34. Interconexión de un controlador de interrupciones 8259A con el µP 8085A. AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 1 1 0 0 1 1 0 1 Fig. El segundo INTA permite la carga de los ocho bits de orden alto de la dirección de la RSI. El contenido de AD0-7 será el siguiente. el bit ISR es cargado con cero al final del tercer pulso INTA .8. • Con esto se completa la carga de los tres bytes de la instrucción CALL dirección. Primer byte del vector de interrupción. . como se expone a continuación: • Primer pulso INTA : El código de operación CDH de la instrucción CALL dirección es cargado sobre el bus de datos.

El diagrama de tiempos de la secuencia de INTA se muestra en la figura 8.35.37.8.8. • Tercer pulso INTA : El byte de orden alto de la dirección de la RSI se carga en el bus de datos. La figura 8. los bits de dirección A5-A7 son programados por el usuario mientras que A0-A4 son insertados por el controlador. A6-A7 son programados por el usuario mientras que A0-A5 son implantados por el 8259A. Los ocho niveles de interrupción generarán CALLs a 8 posiciones de memoria igualmente espaciadas. Si el intervalo seleccionado es de 4. Este byte es programado previamente por el usuario en la secuencia de inicio. AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 A15 A14 A13 A12 A11 A10 A9 A8 Fig. Con nueve chips se arma una estructura de 64 . Segundo byte del vector de interrupción El número de bytes de espaciamiento entre los vectores de interrupción puede ser seleccionado por programa entre 4 u 8.40 muestra los bits a programar del byte bajo de la dirección de la RSI.Técnicas de gestión de Entrada y Salida 478 • Segundo pulso INTA : Durante este evento se coloca en el bus de datos los ocho bits de menos peso de la rutina de servicio. Cuando el intervalo es 8.36 Tercer byte del vector de interrupción. Fig. De acuerdo con el intervalo seleccionado. Varios controladores 8259A pueden conectarse en cascada para aumentar el número de fuentes de interrupción.

Una vez inicializado por las ICWS. durante el primer pulso el maestro debe colocar el código de operación la instrucción CALL en el bus de datos y depositar en las líneas C0-C2 la identificación del esclavo que realizó la solicitud de interrupción.37 La señal INTA sincroniza la carga sobre el bus de datos de la instrucción CALL dir Programación del 8259A Al contrario de otros dispositivos LSI de E/S. Modo completamente jerarquizado: A IR0 se la asigna la mayor prioridad y a IR7. el 8259A entra. las cuales consisten de una secuencia de 2 a 4 bytes que se cargan en el dispositivo bajo la sincronización de WR . Un nuevo modo de operación puede asignarse al controlador en funcionamiento por medio de las palabras de órdenes de operación OCWs (Operacional Command Words). En este caso la salida INT del maestro se conecta a la entrada INTR del µP y las salidas INT de cada esclavo se aplican a entradas IR específicas del maestro. en operación en un modo denominado completamente jerarquizado en el cual se asigna la mayor prioridad a la entrada IR0 y menor prioridad a IR7. el cual se encarga de cargar en el bus de datos el vector de interrupción correspondiente. Este esquema de prioridades alcanza a los chips conectados en cascada.8. Si los 8259s están correctamente programados. Esto se logra usando las palabras de órdenes de inicio ICWs (Initialization Command Words). . por defecto. El control es tomado entonces por el esclavo.Técnicas de gestión de Entrada y Salida 479 fuentes de interrupción. De este modo cualquier petición de interrupción proveniente desde un esclavo es primero notificada al maestro. el cual se encarga de iniciar la secuencia de interrupción. Estos modos son: 1. Fig. la menor. el 8259A debe ser programado antes de ser utilizado.

Modo con prioridad igual rotante: Todos los dispositivos tienen la misma prioridad. Las dos primeras ICW1 – ICW2 son obligatorias mientras que las otras son opcionales. Palabras de órdenes de inicio En la figura 8. se interpreta como ICW1.38 Formato de ICW1 e ICW2. 3. . Fig. Modo básico de máscara: Cualquiera de las ocho entradas IR pueden ser enmascaradas. En lugar un puerto de estado que puede ser consultado proporciona a una indicación de cual interrupción ha ocurrido. la cual arranca la secuencia de inicio.38. Palabras ICW1 e ICW2 Cuando una orden es dada al controlador con A0 igual cero y D4 en uno.39 se presentan los formatos de las cuatro palabras de órdenes de inicio.Técnicas de gestión de Entrada y Salida 480 2. Modo especial de máscara: Permite que una interrupción de prioridad más baja interrumpa una interrupción de una prioridad más alta 6. como ilustra la figura 8. a la interrupción en ejecución se le asigna la menor prioridad una vez culminada la ejecución de su RSI. 4. 5. Modo de consulta: En este modo la línea de salida INT no se utiliza.8. Modo con prioridad especificada rotante: La prioridad puede ser asignada una vez ejecutada la RSI.

.Técnicas de gestión de Entrada y Salida 481 Fig.8.39 Formatos de palabra de los comandos de inicialización.

Esta palabra permite seleccionar varios modos de operación. Un valor de 1 selecciona un intervalo de cuatro posiciones de memoria y un valor 0 de ocho localizaciones. Un solo chip Sin ICW4. la cual se aplica con A0 igual a 1.Técnicas de gestión de Entrada y Salida 482 El bit ADI selecciona el espaciamiento entre las instrucciones CALL generadas por cada solicitud de interrupción. porque el terminal SP / EN es llevado a 0 en el modo con acoplador cuando M/S = 0 en ICW4. los bits ID0-2 identifican al esclavo.35. Para el ejemplo anterior. existe un solo 8259A y no será necesario programar la palabra de inicio ICW3. El bit IC4 de ICW1 se pone a 0 cuando no es necesario usar ICW4. los bits S0-7 permiten indicar cuales entradas IR del maestro tiene salidas INT de esclavos conectadas a éstas. Disparo por flanco. en caso contrario debe ir a 1. ID1 = 0. La función de los bits de ICW3 varía si el controlador a programar es el maestro o un esclavo. Palabra ICW4 Procede si el bit IC4 de ICW1 fue programado como 1. Si SNGL está en 1. Palabra ICW3 Es aceptada cuando existe más de un controlador en la estructura de interrupción. el 8259A puede ser usado en una estructura de un controlador operando en el modo completamente jerarquizado. ID2 = 1. porque el terminal SP / EN es llevado a uno o en el modo con acoplador cuando M/S = 1 en ICW4. Si el dispositivo es un esclavo. El byte alto de la dirección de salto A8-15 es programado por el usuario por medio de ICW2. ID0 = 1 para establecer que este esclavo está conectado a la entrada IR5 del maestro. entonces el bit S5 debe ser puesto a 1. lo cual significa que fue programado en el modo cascada (ICW1. Los bits A5-7 fijan el valor del byte bajo del vector de interrupción según indica la tabla de la figura 8. Si el dispositivo es un maestro. LTIM en 1 deshabilita la lógica de detección de flanco y las entradas IR serán disparadas por nivel. Ejemplo: ICW1 = 16H = ICW2 = 10H = 00010110 00010000 Vectores de interrupción a partir de 1000H (IR0). Intervalo de 4. SNGL es 0). Después de programar esta secuencia. Si un esclavo se conecta a la entrada IR5. La función de los bits son las siguientes: . la cual define el modo de cascada cuando SNLG es 0.

De modo que la petición de mayor prioridad no será atendida hasta que el bit ISR respectivo sea puesto a cero por un comando EOI ejecutado al final de la RSI de menor prioridad. Usando el modo especial completamente jerarquizado el maestro solo ignorará solicitudes de menor prioridad que la que esté en servicio y responderá a solicitudes de igual o mayor prioridad. Así. Cuando M/S es 1. Los bits Mi de OCW1 se usan para controlar la máscara de las entradas IR. En el caso que no se use ICW4 también SP / EN define operación como maestro o esclavo. Cuando es puesto a 0. Se usa en conjunto con el modo con acoplador. Si este bit es 1 se selecciona un modo especial completamente jerarquizado. Si no se programa el modo con acoplador. un comando EOI (End Of Interrupt) debe ejecutarse al final de la RSI. si un esclavo recibe una solicitud de mayor prioridad que la atendida. En cualquier momento este modo puede ser cambiado por medio de tres OCWs. La necesidad de este modo especial se debe a que si un esclavo recibe una interrupción de mayor prioridad que aquella que está siendo atendida (generada a través del mismo esclavo). Si por el contrario. el estado de este bit no es considerado. SFNM: Permite tener una verdadera estructura completamente jerarquizada entre las entradas IR de los esclavos cuando se opera en cascada. Cuando está en 1 selecciona el modo de fin automático de interrupción. Sólo el maestro deberá ser programado en este modo. Esto se debe a que el bit ISR de la interrupción servida está en 1. Este modo se utiliza en sistemas grandes donde se requiere acopladores bidireccionales para el bus de datos. En ese caso el terminal SP / EN se usa para habilitar los acopladores y M/S se usa para establecer cuando el controlador es un maestro o un esclavo. esta será procesada. . la entrada IR correspondiente es deshabilitada. si es 0 este modo no es seleccionado. BUF es puesto a 0 no se selecciona el modo con acoplador y SP / EN establece si el dispositivo opera como maestro o esclavo. Palabra OCW1 Se usa para activar/desactivar los bits de máscaras del registro de máscara de interrupción IMR. La figura 8. Palabras de órdenes de operación Luego que el 8259A es iniciado por la secuencia de ICWs.40 muestra los formatos de las palabras OCWs disponibles. Si Mi es cero el canal IRi es habilitada. Si Mi es 1. el 8259A opera como maestro y como esclavo cuando M/S es 0. ignorándose toda solicitud de igual o mayor prioridad. Estos son comandos aplicados con palabras OWCs para notificar al 8259A la culminación de la rutina de servicio de interrupción. M/S: BUF: Si este bit es puesto a 1 se programa el modo con acoplador y el terminal SP / EN se usa para habilitar los acopladores bidireccionales. está no será reconocida por el maestro. En 1 selecciona el modo MCS-86-88.Técnicas de gestión de Entrada y Salida 483 µPM: AEOI: Es puesto a 0 para uso en sistemas 80/85. estará listo para operación en el modo completamente jerarquizado.

.Técnicas de gestión de Entrada y Salida 484 Fig.8.40 Formatos de palabra de los comandos de operación.

rotación automática y rotación específica. La función de cada bit de OWC3 se indica a continuación: Fig. Si R está en 1. cuando el bit SL está en 1. AEOI) se seleccionan usando una combinación de los bits de OCW2. La definición de los bits de OCW2 son las siguientes: L0-L2: EOI: Especifican.42 Formato de OCW2. Especifica un nivel de interrupción para una operación determinada. Controla las operaciones de rotación del 8259A. Comandos asociados y las modalidades de estas operaciones (exceptuando ICW4. los bits L0-2 son habilitados y la operación seleccionada por los bits EOI y R será ejecutada sobre el nivel de interrupción indicado.8. Cuando SL es 0. una forma del comando de fin de interrupción será ejecutado dependiendo del estado de R y SL. Se usa para toda orden de final de interrupción (excepto el modo AEOI).43 Formato de OCW3. Palabra OCW2 Permitir definir por medio de los bits R. . Si R es cero no se ejecuta la rotación. Fig.8. Cuando es 1. Si EOI es 0. no se ejecutará una orden de fin de interrupción.8. el nivel de interrupción (0-7) para la operación seleccionada por R.. SL y EOI las operaciones de fin e interrupción.41 Formato de OCW1. SL: R: Palabra OCW3 Es usada para determinar el estado del proceso de interrupción y para seleccionar el modo especial de enmascaramiento. una forma de rotación de prioridad será ejecutada dependiendo del estado de los bits SL y EOI. SL y EOI.Técnicas de gestión de Entrada y Salida 485 Fig. Cuando está en 1. los bits L0-2 son deshabilitados.

selecciona el modo especial de máscara. Si es 0. Considere que en el modo totalmente jerarquizado ocurre una interrupción en la entrada IR5 durante la ejecución del programa principal. Cuando es puesto a 1 indica que el registro comando indicado por el bit RIS se va a leer. En el modo de consulta el CPU deshabilita su entrada de interrupción. El estado del bit RIS se considera si el bit RR es 1. en el cual se habilita al siguiente pulso de RD (por medio de una instrucción IN puerto) para leer el valor BCD de la solicitud de mayor prioridad y poner a 1 el bit ISR correspondiente. Durante la ejecución de RSI5 se produce una solicitud en la entrada IR4 y se mantiene hasta ser reconocida. Modo completamente jerarquizado Este es el modo de operación en el cual entra por defecto el 8259A después de la secuencia de inicio programada usando las ICWs. Para operar en el modo de consulta una palabra OCW3 deberá ser escrita previo a cada lectura Se usa para habilitar el modo especial de máscara. Cuando la solicitud en IR5 es reconocida. la cual será reconocida después de la ejecución de EI en la rutina RSI5. Este bit permanecerá activado hasta cuando un comando EOI de fin de interrupción sea ejecutado. solicitudes de servicio de igual o menor prioridad no serán atendidas.Técnicas de gestión de Entrada y Salida 486 RIS: Se usa para especificar el registro comando a leer entre el ISR (cuando RIS está en 1) y el IRR (cuando RIS es 0). RR: P: SMM: ESMM: Habilita (cuando está en 1) o deshabilita (cuando es 0) al bit EMM. Las prioridades de las ocho entradas IR son asignadas desde la más alta a IR0 hasta la más baja a IR7. generará una interrupción en la línea INTR. el bit ISR5 es activado. Mientras el bit del ISR esté habilitado. Si SMM está en 1. Cuando una interrupción es reconocida. Como IR4 tiene mayor prioridad que IR5. Si las interrupciones están habilitadas se ejecutará la rutina de servicio RSI5. La ins- . no se leerá el registro comando. El estado de SMM sólo se considera si el bit ESMM está en 1. la solicitud de mayor prioridad es determinada desde el IRR y su rutina de servicio es ejecutada. el bit correspondiente del registro ISR es activado para señalar la rutina en servicio. Además. Un comando EOI al final de RSI4 deberá desactivar el bit ISR4 para notificar al controlador que la rutina servida ha culminado. El servicio al dispositivo es realizado por programa por medio de un comando de consulta. debido a que ninguna de las dos rutinas de servicio se ha completado. Una petición de mayor prioridad generará una interrupción y la ejecución de la rutina de servicio asociada si se ha ejecutado una instrucción EI en la RSI que estaba siendo procesada antes de ocurrir la interrupción de mayor prioridad. Un nivel 1 en este bit ejecuta un comando de consulta. Para completar la presentación del modo de programación se describen algunos modos asociados con las OWCs. Al reconocerse la petición en IR4 se activara además ISR4. si está en 0 no lo selecciona.

el más reciente nivel reconocido y atendido siempre es el de mayor prioridad. De modo que si se opera en el modo totalmente jerárquico el comando EOI no específico puede ser utilizado. Es decir. Esto se realiza con un seguimiento de cuales niveles de interrupción están en proceso y su prioridad relativa. En este momento el único bit del registro ISR que permanece activado es el ISR4. Por ejemplo. Comando EOI no especifico: Con este comando el programa indica al 8259A cuando la rutina de servicio ha culminado sin especificar el nivel de de la interrupción. 2. cuya instrucción RET retornará el programa al programa principal. Comando EOI no especifico. Esta forma de operación indica que en el modo totalmente jerárquico. Fin de interrupción Al completarse una RSI. este comando notifica cuando la RSI de un nivel determinado ha culminado. Esta orden se usa en situaciones cuando el controlador no puede determinar el bit ISR que debe ser borrado. el cual será desactivado por el comando EOI al final de RSI5. Ejemplo: OCW2 = 20H = 0 0 1 0 0 0 0 0 Comando EOI especifico: Contrario al anterior. un EOI no específico puede desactivar el bit ISR incorrecto.Técnicas de gestión de Entrada y Salida 487 trucción final RET en RSI4 transfiere el control del programa a la rutina RSI5. El comando EOI no específico sólo debe ser usado cuando el último nivel reconocido y servido sea el de mayor prioridad. Cuando el 8259A recibe este comando desactiva el bit ISR de mayor prioridad para indicar la finalización de la rutina de mayor prioridad entre las que están siendo atendidas. El controlador deberá determinar el nivel de la interrupción y desactivará el bit ISR correspondiente. Ejemplo: OCW2 = 3xH = 0 0 1 1 0 L2 L1 L0 . Existen tres tipos de comandos EOI: 1. el 8259A debe ser notificado para que actualice el registro ISR. Comando EOI especifico. este comando indica el bit del registro ISR que debe ser desactivado. si la rutina RSI en ejecución cambia las prioridades de los niveles de interrupción y existen otras RSI atendidas. Modo EOI automático. 3.

no se le dará servicio de nuevo hasta cuando. y al nivel IR se le asigna la menor prioridad. En su lugar el controlador ejecuta un comando EOI no específico en el flanco de subida del tercer pulso de la señal INTA (modo 80/85). Esto se logra asignándole la menor prioridad al último periférico atendido. El comando poner prioridad se programa usando OCW2 por medio de los bits R SL EOI sobre el nivel indicado por L2 L1 L0. con la diferencia que la rotación de prioridad se realiza de manera automática pasado el tercer pulso de INTA (modo 80/85) de una secuencia de interrupción. estas son: Rotar en comando EOI no específico y Rotar en modo EOI automático. Si están en servicio las rutinas RSI5 (prioridad 5) y RS3 (prioridad 3) y en RS3 se ejecuta un comando rotar en EOI no especifico entonces el bit ISR3 es desactivado y a IR3 se le asigna la prioridad más baja quedando ISR4 como el nivel de mayor prioridad. Considere que el bit ISR de la rutina en servicio es desactivado inmediatamente después de su reconocimiento de modo que no que da indicación en el ISR de cual RSI está en ejecución. La programación de este modo elimina la necesidad de que el programa notifique la culminación de la rutina servida. Rotar en modo EOI automático: Es similar al anterior. está será atendida independientemente de su prioridad. Después que un dispositivo es atendido. Rotación específica (Prioridad específica) El programa puede modificar las prioridades asignando la más baja. hayan sido asistidos. Si en este momento ocurre una interrupción. se operará en el modo AEOI. como lo hace un comando EOI no especifico. al resto de igual prioridad. Se puede entrar en este modo fijando en la palabra OCW2 los bits R SL EOI = 1 0 0 y salir del modo con R SL EOI = 01 0 0. Las restantes se asignarán automáticamente: si IRi es la de menor prioridad. . Rotar en comando EOI no específico: Cuando este modo es programado el bit ISR de más prioridad es desactivado. Existen dos formas de rotación automático de acuerdo con su combinación con el comando EOI.Técnicas de gestión de Entrada y Salida 488 Modo EOI automático: Cuando AEOI e 1 en ICW4. en el peor caso. entonces IRi+1 será la de mayor prioridad. Este comando sólo debe usarse cuando no se requiere una estructura multinivel jerarquizada. Rotación automática-Prioridad igual: Este modo es útil en aplicaciones donde los periféricos atendidos tienen la igual prioridad. Las prioridades de los otros IR son rotadas para ajustarse al modo completamente jerarquizado con base en la prioridad más baja que fue asignada.

Si se desea modificar loa prioridad durante un comando EOI se puede usar el comando rotar en comando EOI específico: Ejemplo: OCW2 = 7xH = 0 1 1 1 0 L2 L1 L0 Ejemplo 8. Rutina de inicialización del 8259A .tope_pila . Escribir ICW1 mvi a.---------------------------------------------------------------------------------------------------------------p8259_A0_0 equ 40H . . Escribir ICW2 ret . puerto del 8259A con A0=1 icw1 equ 16h .7 . . El sistema se interconecta como muestra la figura 8. Deben usarse las palabras ICW1. disparo por flanco. Dirección IR0=1000H ocw2 equ 20h . pila en RWM call inic_8259 . ICW2: A15-A8=10H.A6. un solo chip y sin ICW4 icw2 equ 10h .Técnicas de gestión de Entrada y Salida 489 Ejemplo: OCW2 = 6xH = 0 1 1 0 0 L2 L1 L0 Esta horma es independiente del comando EOI también seleccionado por OCW2. .---------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------- . continúa programa principal .---------------------------------------------------------------------------------------------------------------. Programa principal . ICW1: A7.---------------------------------------------------------------------------------------------------------------inic_8259: mvi a. icw1 out p8259_A0_0 . puerto del 8259A con A0=0 p8259_A0_1 equ 41H . . . programar secuencia de inicio del 8259.---------------------------------------------------------------------------------------------------------------. intervalo de 4. .---------------------------------------------------------------------------------------------------------------lxi sp. . . icw2 out p8259_A0_1 . modo totalmente jerarquizado ei . ICW2 y OCW2.A5=0. .33. palabra de orden de inicio . Comando EOI no especifico .7 Escribir el código de inicio y la tabla de saltos (inicio en 1000H) de una estructura con un controlador 8259A para ocho niveles de interrupción. Ejemplo 8.

8.44 Cascada de 8259As.Técnicas de gestión de Entrada y Salida 490 Fig. .

--------------------------------------------------------------------------------------------------------------org 1000h jmp RSI0 nop jmp RSI1 nop jmp RSI2 nop jmp RSI3 nop jmp RSI4 nop jmp RSI5 nop jmp RSI6 nop jmp RSI7 nop . rehabilitar interrupciones mvi a. Programar EOI no específico pop .---------------------------------------------------------------------------------------------------------------.ocw2 out p8259_A0_0 . Restaurar registros pop . Preservar registros push . ei . . . ocupando 32 bytes de memoria. .. La estructura funciona por defecto en el modo completamente jerarquizado de modo que se utiliza un EOI no específico para indicar el fin de la . La tabla de saltos se inicia en 1000H y contiene un salto para cada RSI. Se escribe una rutina para cada RSI . .. Rutina RSI0 .---------------------------------------------------------------------------------------------------------------.Técnicas de gestión de Entrada y Salida 491 .---------------------------------------------------------------------------------------------------------------. ret .Tabla de vectores de interrupción .. salto a RSI de IR0 El 8259A se programa para que el vector de interrupción de IR0 esté en la dirección 1000h y los vectores de interrupción estén espaciados 4 posiciones de memoria. .---------------------------------------------------------------------------------------------------------------. Retornar desde interrupción ..---------------------------------------------------------------------------------------------------------------RSI0: push .

44 se presenta una estructura de interrupciones con 22 niveles. El hecho que el controlador de DMA ejecuta todas las tareas de la transferencia de datos sin intervención del procesador (el hardware sustituye al programa). Si un esclavo es conectado a IR0. pueden presentarse fallas. las líneas CAS0-2 no se activarán permaneciendo el direccionamiento por defecto para IR0 (esclavo IR0). Durante una operación de acceso directo a memoria. el microprocesador cede el control de los buses al controlador. Para la programación del modo en cascada se usa la palabra ICW3 en el maestro para indicar cuales de las líneas IR del maestro reciben solicitudes desde la salida INT de los esclavos. donde son entradas. más bien el controlador sustrae ciclos de reloj al CPU hasta completar la . el cual transfiere los datos directamente entre el periférico y el subsistema de memoria. Por ejemplo. En la figura 8. denominado controlador de DMA.3 ACCESO DIRECTO A MEMORIA El DMA es una técnica de entrada y salida en la cual un dispositivo LSI de propósito específico. 8. Cada controlador debe recibir su propia secuencia de inicio. la dirección de memoria inicial y el número de palabras ha enviar. Las operaciones de DMA no se realizan de una sola vez. La salida INT del maestro va a la entrada de interrupción INTR del µP y cada 8259A recibe la señal INTA . Al inicio se habilita el sistema de interrupciones y cada RSI debe habilitarlo de nuevo. Esto debido a que cuando una entrada IR sin esclavo recibe una solicitud. La única consideración que se debe tener en estructura donde las IR del maestro no sólo reciben solicitudes de interrupción desde los esclavos sino que algunas IR aceptan peticiones directamente desde periféricos es que la entrada IR0 desde el maestro no debe usarse para solicitudes desde esclavos. El terminal SP / EN del maestro se conecta a 5 voltios y los pines SP / EN de loa esclavos se llevan a tierra. Un maestro U1 y dos esclavos U2-3 están conectados en cascada.48 se deja al lector como ejercicio. ejecuta toda la operación. Para que el controlador transmita bloques de datos deberá suministrar direcciones y señales de control. convierten a esta técnica en el modo más rápido de ejecutar operaciones de E/S. A los esclavos se les debe ser identificado con el código de la entrada IR del maestro al cual está conectada su salida INT. cuando se genere una interrupción sobre una línea sin esclavo. así como el inicio y final de la operación.Técnicas de gestión de Entrada y Salida 492 RSI. Las líneas de control de cascada CAS0-2 del maestro actúan como salidas y se conectan a los terminales correspondientes en los esclavos. La salida INT de cada esclavo se aplica a una entrada IR del maestro. La programación de la rutina de inicio y la tabla de saltos para el arreglo de la figura 8. siendo el tiempo de acceso del circuito de memoria la única restricción para la velocidad a la cual se ejecuta la operación.

la CPU atenderá la solicitud poniendo en estado de alta impedancia las líneas A8-A15. Usualmente el controlador dispone de varios canales para atender más de un periférico. esto se logra aplicando un nivel alto en la entrada HOLD. AD0-AD7.45 Controlador de DMA 8237 de INTEL.Técnicas de gestión de Entrada y Salida 493 transmisión. Pero esta modalidad puede requerir circuitos adicionales para detectar los estados internos durante los cuales la CPU no accede a la memoria. • Indicar la ubicación y tamaño de los datos a transferir. El terminal HLDA se mantiene en alto durante toda la operación. Esta técnica se conoce como robo de ciclos (Cycle stealing) y la CPU puede usar los buses del sistema sin notificar al µP. WR . Después de finalizar el ciclo de máquina en progreso. Un modo más eficiente de realizar DMA es solicitar al µP que ceda al controlador el control de los buses. • Señalar el final de la operación El método DMA más sencillo consiste en usar los ciclos de reloj cuando el µP no realiza accesos a la memoria. • Realizar el control de los buses del sistema de modo que no obstaculicen el funcionamiento del µP. . En un sistema 8085. Fig. Además este tipo de operaciones de DMA son ocasionales y el tamaño de la transferencia es variable.8. Las tareas del controlador durante una operación de DMA son: • Solicitar al procesador el inicio del DMA. RD . e IO / M y sube a nivel alto la salida HLDA para indicar al controlador de DMA que reconoce la petición de DMA.

En el ciclo inactivo son entradas empleadas para direccionar los registros internos a leer o escribir. Línea bidireccional que informa de la finalización del servicio DMA. Notifica a los dispositivos de E/S que ha sido atendida su solicitud. Habilita el latch de 8 bits que guarda la parte alta de la dirección. con posibilidad . En las operaciones memoria-memoria. READY HLDA DREQ0-3: DB0-7 IOR IOW EOP A0-. El nivel de operación de esta línea es programable. RESET las baja. en el ciclo activo actúa como línea de salida para que el 8237 controle la escritura de datos en los periféricos. Sirve también para inhibir el acceso al bus por parte de otras fuentes. Entrada de selección de chip.A3 A4-A7 HRQ DACK0-3 AEN ADSTB MEMR MEMW Un dispositivo DMA compatible con sistemas basados en el 8085A es el 8237. Líneas asincrónicas para solicitud de DMA. Cuando llega una señal -EOP. El canal resulta enmascarado salvo en el caso del modo de autoinicialización. el cual es un controlador de 4 canales. Líneas bidireccionales triestado de direcciones. solicitud y los temporales. El 8237 queda en Ciclo Inactivo. DREQ0 tiene la mayor y DREQ3 la menor. los 8 bits más significativos de la dirección son cargados en el bus de datos con objeto de ser almacenados en un latch externo controlado por ADSTB. I En el ciclo inactivo es una entrada empleada por la CPU para leer los registros de control. Línea de salida para solicitar. fin de cuenta) en algún canal. Salidas de los 4 bits de mayor peso de la dirección durante el ciclo activo. La polaridad de DREQ es programable. End Of Process. En el modo de prioridad fija. Salida USADA para acceder a la memoria durante la lectura o las transferencias memoria-memoria. el control de los buses al µP. Durante los ciclos de DMA. Salida parra acceder a la memoria durante la escritura o las transferencias memoriamemoria. programables en tres modos. salvo en el modo memoria-memoria del canal 0 (en ese caso. en el ciclo activo actúa como línea de salida para que el 8237 controle la lectura de datos de los periféricos. el registro de máscara se asigna para ignorar las solicitudes. Entrada de solicitud de estados de espera Reconocimiento de solicitud de DMA. durante una operación DMA. el bus de datos recibe y envía los bytes a transferir. Bus de datos. Esta patilla está conectada en el interior del chip a un transistor en colector abierto. pone a cero la bandera last/first y el contador de registro de modo. son salidas y proveen los 4 bits menos significativos de la dirección. el 8237 finaliza el servicio aunque en el modo de autoinicialización los registros base volverán a ser escritos en los registros en curso del canal implicado. por lo que requiere una resistencia externa. El 8237 permite que un ente exterior fuerce el final de un servicio bajando esta línea. En el ciclo activo. En el ciclo inactivo es una entrada empleada por la CPU para escribir los registros del 8237. Los periféricos solicitan el servicio de DMA en estas líneas y esperan a bajarlas hasta el correspondiente DACK. Inicia los registros de comando. estado. la señal se produce al alcanzarse el TC del canal 1). Las líneas no usadas deben ser enmascaradas. Línea que controla la carga de la parte alta de la dirección en el latch externo. El propio 8237 genera un pulso en ella cuando se alcanza un TC (Terminal Count.Técnicas de gestión de Entrada y Salida 494 DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8237 CLK CS RESET Reloj.

El 8237 realiza también transferencias memoria-memoria. incluyendo llenar un bloque de la memoria con un dato. .Técnicas de gestión de Entrada y Salida 495 de conexión de varios chips en cascada. La interconexión con el µP. los modos de funcionamiento y la programación del controlador DMA 8237 no se tratarán en este trabajo. Para mayor información usar la hoja técnica del fabricante.

En este capítulo se prestará atención a los circuitos programables diseñados originalmente por INTEL para la serie MCS-80/85.Dispositivos de E/S Programables 496 Dispositivos de E/S Programables En este capítulo se presentarán aplicaciones prácticas que usan dispositivos programables para interconexión de E/S. El uso de estos chips simplifica el circuito de interconexión y reduce el número de líneas del programa de control. el desarrollo de la tecnología del µP introdujo desde hace 30 años un grupo de dispositivos programables para interconexión de E/S. a los modernos sistemas Pentium. Motorola y Zilog entre otros) introdujo su propio grupo de chips programables durante la década de los setenta. adoptados luego por los sistemas MCS-86/88 y que han sido incorporados. bien sea dentro del µP o en el conjunto de chips. También en caso que los recursos de un microcontrolador no sean suficientes para una aplicación determinada. Aunque estos dispositivos externos pueden ser simples acopladores de tres estados o registros paralelos. los cuales pueden realizar en forma eficiente cualquier tarea que involucre gestión de E/S. para que un microprocesador pueda ser usado en aplicaciones de control es necesario interconectar a la CPU circuitos LSI externos para que realicen las distintas tareas bajo la dirección del µP. control de tiempo. conversión D/A y modulación por ancho de pulso. es necesario convertir el µctrl en un microprocesador y conectarle hardware externo. En el interior del encapsulado de los dispositivos microcontroladores modernos se integra un grupo de circuitos programables los cuales realizan las funciones mínimas necesarias para resolver una tarea típica de control de complejidad baja. En contraposición. . Estas funciones son: E/S digital. Aunque cada fabricante de semiconductores (Intel. El modo de operación de tales circuitos es programado al inicio del código y puede ser modificado en cualquier momento.

El avance en la tecnología de fabricación de circuitos integrados ha hecho obsoletos a muchos de estos chips (controladores de CRT y de discos). No obstante algunos componentes como el USART 8251A y el PPI 8255A mantienen hoy en día toda su funcionalidad y son usados en aplicaciones con µPs como controladores de periféricos. el temporizador programable 8253/54 o versiones avanzadas de estos componentes son ejemplos de dispositivos que cumplen funciones en sistemas PCs modernos y que son compatibles con sistemas basados en el 8085A. La figura 9. En este capítulo se discutirá el uso de estos chips en ejemplos del mundo real. 9. el controlador de interrupciones PIC 8259A. El dispositivo puede operar en tres modos diferentes (0. El 8255A ofrece 24 terminales de E/S las cuales pueden programarse en dos grupos (A y B) de 12 líneas.9. el USART 8251.1 muestra el diagrama de bloques y la distribución de terminales del 8255A. En el caso del controlador de interrupciones. 8255 Fig.1. . El PPI 8255A. las funciones del PIC8259A se incorporaron al µP Pentium como una unidad funcional interna. 1 y 2).Dispositivos de E/S Programables 497 El circuito de interconexión de E/S paralela PPI 8255A. pero ha siso usado en aplicaciones realizadas con la mayoría de los microprocesadores existentes.1 CIRCUITO PARA INTERCONEXIÓN DE PERIFÉRICOS 8255 EL PPI 8255A (Peripheral Interface Programmable) fue diseñado originalmente para µPs INTEL.

1 Direcciones de los registros internos del PPI 82550 A7 x x x x A6 x x x x Dirección del puerto de E/S A5 A4 A3 A2 A1 x x x x 0 x x x x 0 x x x x 1 x x x x 1 A0 0 1 0 1 Registro seleccionado Puerto A de E/S Puerto B de E/S Puerto C de E/S Registro de comando El tipo de operación a realizar es determinado por la activación de una de las entradas de control: RD o WR . la entrada de habilitación CS debe ponerse a nivel bajo. o en caso que RD y WR estén ambas en uno.21. Puerto C: Ocho bits. WR y RD controlan el acceso a uno de los tres puertos de E/S o al registro de control. Entrada activa en cero durante una operación de lectura del µP. Estas líneas de entrada puede conectarse a los terminales de igual nombre del µP o a las salidas de control de lectura y escritura en puerto de E/S: IORD e IOWR . el 8255A contiene un registro de comandos para la programación del dispositivo. Para que el 8085A pueda tener acceso a uno de los registros para programar el dispositivo. En conjunto con las entradas CS WR RD D0-D7 RESET A0 –A1 CS . Además de los puertos. se realiza por medio de las entradas de dirección A0 y A1. de acuerdo con el modo que se decodifica la dirección del dispositivo. Cuando al sistema se le . Las ocho líneas de datos D0-D7 van al bus de direcciones/datos AD0-AD7 y permanecerán en estado de alta impedancia cuando CS no esté activa. buffer y un latch de entrada. independientemente del estado de CS . El modo en el cual el PPI se interconecta con la CPU se muestra en la figura 5. buffer y un latch de entrada.2. se ofrece en la tabla 9. Puerto C : Ocho bits de un latch de salida . y buffer de entrada. Tabla. donde se usa selección lineal para habilitar el 8255A. o usar uno de los puertos. La tabla de estados del funcionamiento básico del 8255. Es el bus de datos bidireccional y tres estados por medio del cual se transfieren comandos y/o datos entre el PPI y el µP. Esta entrada se activa a cero durante una operación de escritura del µP.Dispositivos de E/S Programables 498 DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8255A VCC GND +5V Tierra Un nivel bajo en este terminal permite la comunicación entre el µP y el 8255A. PA0-PA7 PB0-PB7 PC0-PC7 bits de un latch de salida.1. Un nivel alto en esta entrada inicia el registro de control con todos los puertos en el modo de entrada. el grupo B agrupa las ocho líneas del puerto B: PB0-PB7 y los cuatro bits de orden bajo del puerto C (PC0-PC3). La selección del registro de comando o de un puerto de E/S particular. Puerto A: Ocho bits de un latch de salida. Usualmente se conectan a las salidas A0-1 del 8085A. Puede usarse como dos puertos de 4 Al grupo A pertenecen el puerto A: PA0-PA7 y los cuatro bits más significativos del puerto C (PC4-PC7). 9. según lo indicado por la tabla 9.

el PPI debe ser reprogramado escribiendo un cierto patrón de bits en el registro de comando.1.2 Operación del PPI 8255A. Modo 1 3. pudiendo dividirse el puerto C en dos registros de E/S de cuatro bits cada uno. Al grupo B lo forma el puerto B y los cuatro bits de orden bajo del puerto C. .1 Puertos de entrada y salida El 8255A tiene tres puertos A. Grupo A: PA0-7 + PC4-7 Grupo B: PB0-7 + PC0-3 La función de las líneas de cada grupo la fija una palabra de control que se carga en el registro de comando (A0-1=112). Modo 0 2. el grupo A está compuesto por el puerto A y el nibble más alto del puerto C.Dispositivos de E/S Programables 499 aplica energía. Tabla. Como ilustra la figura 9. para operación en tres modos diferentes.2 Modos de operación del 8255A El código de la aplicación puede programar los grupos A y B del 8255A para que funcione en uno de tres modos de operación. Modo 2 E/S normal. Estos son: 1. B. 9. Los cuatro puertos se organizan como dos grupos A y B. E/S con protocolo de enlace. 9. Si tal configuración no es la deseada para la aplicación.1. la línea RESET OUT del µP sube a nivel alto y obliga al 8255A a iniciarse con todos los puertos programados como entrada. Transferencia bidireccional. 9. C de ocho bits.1. donde cada grupo es formado por un puerto de ocho bits y otro de cuatro líneas.

Son posibles 16 configuraciones diferentes de E/S en este modo. Cuando el bit más significativo (D7) de la palabra de control es uno. Los terminales del puerto C respectivo se usan como señales de control o de estado del puerto de ocho bits. 9. Tanto las entradas como las salidas son retenidas y se usan cinco líneas del puerto para controlar y examinar el estado de la transferencia a través del puerto A.Dispositivos de E/S Programables 500 Modo 0 Los terminales de los puertos A.3 Programación del 8255A La palabra escrita en el registro de control es decodificada por la lógica interna del dispositivo para establecer cual de dos funciones posibles será realizada. B y C pueden programarse como entradas o salidas con retención (sólo las salidas) de los datos. Estas son: 1. Modo 2 El puerto A puede programarse para transmisión o recepción de datos sobre las mismas líneas. Si la dirección del puerto de control es 0BH y la palabra de control es 91H. Dalabra de control al acumulador .10010001b out pctrl_8255 . Activación/desactivación de bits del puerto C. ambas con retención de datos. el siguiente código realizará la programación de chip.2 Se puede configurar al componente para operación en un modo o en una combinación de estos. La figura 9. El puerto C puede usarse como dos puertos de 4 bits. pctrl_8255 equ 0bh . esta se interpreta como un byte de definición de modo de operación. Se programa el dispositivo mvi a.1.3 muestra un ejemplo de selección de modo. El formato de esta palabra se muestra en la figura 9. En este caso los grupos A y B se configuran como entradas/salidas en el modo 0. con posibilidad de activar/desactivar cualquiera de las líneas individualmente. Modo 1 La transferencia desde/hacia los puertos A y B es controlada por un protocolo de enlace usando las líneas del puerto C. El puerto A y B puede ser entrada o salida. 2. Dirección del registro de control . Definición de modo de operación. Los grupos A y B pueden ser programados en forma independiente para usar el puerto de ocho bits para transferencias controladas por las cuatros líneas del puerto C del grupo correspondiente.

9. Fig. 9.3 Ejemplo de configuración en modo 0.2 Palabra de definición del modo de operación. .Dispositivos de E/S Programables 501 Fig.

Bit 2 a cero al final del pulso. Esta función se denomina bit set/reset. Dirección del registro de control.---------------------------------------------------------------------------------------------. . El siguiente programa realizará la tarea. Fig. Palabra de control al acumulador out pctrl_8255 . Poner bit a nivel bajo mvi a. Poner bit a nivel alto mvi a.00000101b out pctrl_8255 . El formato de este comando se muestra en la figura 9. 9. Suponga que se desea generar un pulso de nivel alto en el terminal 2 del puerto C. Palabra de control al acumulador . Bit 2 a uno. Pulso se inicia en cero mvi a.4. al inicio.00000100b out pctrl_8255 .4 Formato de la palabra de control para activar/desactivar un bit del puerto C.Dispositivos de E/S Programables 502 Cuando el bit D7 de la palabra de control es cero lógico. los circuitos internos del PPI la entienden como una orden de activación/desactivación de uno de los bits del puerto C. . . . Bit 2 a cero. .---------------------------------------------------------------------------------------------pctrl_8255 equ 0bh . y permite poner a uno o a cero cualquiera de las líneas del puerto C. Palabra de control al acumulador .00000100b .

5 Teclado numérico. debe retornarse su valor en el registro acumulador. Ejemplo 9. con la columna correspondiente. Las funciones que debe realizar el programa de control de teclado son: • • • • • Detectar la pulsación de una tecla.6.4 Aplicaciones del 8255 A continuación se presentan un grupo de ejemplos prácticos que ilustran el uso del PPI 8255A en sus diferentes modos de operación.5. El teclado de la figura 9.1 Se debe escribir un programa para la lectura del teclado numérico de la figura 9. El periférico de entrada está formado por 16 pulsadores conectados en una matriz 4 x 4.1. La presión de un pulsador conectará la fila donde se encuentra la tecla. Tanto las filas como las columnas se fuerzan a +5 V por medio de resistores. Identificar la tecla. . Generar el código correspondiente.Dispositivos de E/S Programables 503 9. b) Símbolo eléctrico. como indica la figura 9. Cuando se pulse una tecla. a) Aspecto mecánico. se usa el puerto C del 8255 funcionando en modo 0. (a) (b) Fig. 9. Operación en el modo 0 La primera aplicación del modo 0 consiste en la interconexión de un teclado al sistema usando un 8255A y la rutina de lectura del teclado. Para conectar el teclado.5 se usa para introducir al µC información numérica en representación hexadecimal. En forma opcional: proteger al sistema contra pulsaciones simultáneas de teclas distintas. Las filas del se conectan a los terminales PC0-3 y las columnas a las líneas PC4-7. Suprimir los rebotes de contactos.

6 Un PPI 8255 funciona como puerto para el teclado.Dispositivos de E/S Programables 504 Fig. . 9.

Las teclas se numeran: 0 0.…F F. La activación de un pulsador conectará la fila donde éste se ubica con la columna correspondiente. El número (posición en la matriz) del pulsador viene dado por: N = N de la Fila × Número de Columnas + N de la Columna La tecla de valor 6 tendrá como número 1 x 4 + 2 = 6. el código de la tecla se corresponde con su número.7 Identificación de la fila. A cada elemento de la matriz le corresponde un número para indicar su ubicación y un código que representa el valor de la tecla. 9. Identificación de la fila: • PCbajo: Entrada • PCalto: Salida Fig. 1 1. Se escribe el patrón de bits 0000 en el puerto PCalto y se procede a leer en el puerto PCbajo: 1101. El algoritmo para determinar el valor de una tecla consiste en identificar la fila y la columna de la tecla presionada. De modo que para este caso.Dispositivos de E/S Programables 505 El programa esperará en un lazo hasta que ocurra la pulsación de una tecla. Si el teclado tiene teclas de función será necesario el uso de una tabla. a la cual se entra con el número de la tecla para encontrar el valor correspondiente. El bit 1 estará en nivel bajo debido a que la tecla 6 fue pulsada. Por ejemplo la tecla 6 (número 6) estará en la fila 1 columna 2. . En este caso el número corresponde con el valor.

es usual que las aplicaciones requieran teclados con pulsadores de función.1 solo permite introducir al sistema números del código hexadecimal. En la práctica. El bit 2 estará en cero debido a que la tecla 6 fue pulsada. El código de la rutina Tecla se presenta a continuación y considera que el 8255 de la figura 9. el desplazamiento en un menú de opciones. . Se escribe el patrón 0000 en el puerto PCbajo y se lee en el puerto PCalto: 1011.6 se decodifica en la dirección 0.8 Identificación de la columna. el cual espera por la presión de una tecla y suprime el efecto del rebote del interruptor o una activación falsa por ruido.9 se muestra el diagrama de flujo del programa tecla. la ejecución de un programa. La posición de la tecla pulsada es cargada en el registro acumulador. Si ocurre una pulsación válida. Por ejemplo una tecla puede validar un número previamente introducido. El teclado del ejemplo 9.Dispositivos de E/S Programables 506 El valor en el acumulador permite identificar la fila a la cual pertenece el pulsador activado. se procede a determinar el número del pulsador como se indicó. 9. Identificación de la columna: • PCbajo: Salida • PCalto: Entrada Fig. Otras pueden permitir: el borrado de la pantalla. En la figura 9. especificar la dirección de giro de un motor o calcular la raíz cuadrada del valor cargado previamente. Una vez identificadas la fila y la columna puede calcularse el número del pulsador como se describe en la página previa.

eliminar rebote e identificar pulsador. 9.9 Rutina tecla para detectar activación. .Dispositivos de E/S Programables 507 Fig.

Todas las columnas a cero . Numero de fila al acumulador . esperar 20 ms .palb_ctrl1 out pctrl_8255 mvi a. Detectar pulsación falsa . Contador de filas a cero . Si CY=0. Teclas liberadas. Sumar número de columna .0 rar jnc listo inr c jmp iden_f mov a.--------------------------------------------------------------------------------------------------------------------------. .--------------------------------------------------------------------------------------------------------------------------tecla: mvi a. Poner mascara . Leer filas . Desplazar a la izquierda . Si CY=0. Leer filas .c ral ral ora b ret . leer puerto . Si CY=1. en B numero de columna . Si ruido.palb_ctrl2 out pctrl_8255 mvi a. restar 1 a contador de colum. Todas las filas en cero . Patrón de filas en acumulador . Poner mascara . Tecla no pulsada.PCL:entrada. PCH:entrada . PCH:salida .Dispositivos de E/S Programables 508 . Contador de columnas a 3 .--------------------------------------------------------------------------------------------------------------------------palb_ctrl1 equ 91h palb_ctrl2 equ 8ah pc_8255 equ 2 pctrl_8255 equ 3 . en C numero de fila . Numero de la fila x 4 . Desplazar a la derecha . Desplazar .3 ral jnc fila dcr b jmp iden_c . Detectar error por ruido . Detectar tecla pulsada . PCL:salida. Número de tecla en registro A . leer puerto . leer . Volver a desplazar . esperar 20 ms .0f0h out pc_8255 in pc_8255 . Identificar columna iden_c: mvi b. Patrón de columnas en A leer: releer: listo: . Cargar patrón de filas en C . Si CY=1.c mvi c.0fh out pc_8255 in pc_8255 ani 0fh cpi 0fh jnz leer call r20ms in pc_8255 ani 0fh cpi 0fh jz releer call r20ms in pc_8255 ani 0fh cpi 0fh jz releer mov c. Identificar fila fila: iden_f: mov a. Si tecla pulsada.a mvi a. Tecla pulsada. incrementar contador de filas . Nibble alto del acumulador a cero . Rutina de lectura de teclado 4x4 .

--------------------------------------------------------------------------------------------------------------------------lxi sp.--------------------------------------------------------------------------------------------------------------------------. . También deben usarse cuatro líneas del puerto A para las filas y cinco del puerto B para las columnas. .m . Ejemplo 9.10 Matriz de 20 teclas con cuatro funciones. Sección de programa principal que llama a rutina tecla.--------------------------------------------------------------------------------------------------------------------------tope_pila equ 300h .tope_pila call tecla lxi h.Dispositivos de E/S Programables 509 El ejemplo que sigue describe el modo de interconexión al sistema y el programa de control de un teclado con teclas cuyas funciones son especificadas por el diseñador. lo retorna en el registro acumulador. el número que indica la posición no corresponde con el valor que debe retornar la tecla. . . 9. Escriba una rutina que lea el teclado y cargue el código de la tecla en el registro acumulador.10 presenta un teclado de 20 teclas arregladas en una matriz de 4x5 con cuatro pulsadores de función. . Debido a la distribución de los pulsadores en la matriz. Con el número del pulsador entra en una tabla de consulta y encuentra el código de la tecla activada y .cod_tecla add l mov l. Esto determina que una vez determinada la posición del elemento en la matriz. .a mov a.2 La figura 9. Fig. debe usarse una tabla de búsqueda para encontrar el código correspondiente. Por ejemplo la tecla número 4 es F4 y la número 5 tiene el valor 4. El siguiente código realiza la tarea solicitada en el ejemplo.

tecla c db 0dh . Tabla de código de tecla . palb_ctrl2 out pctrl_8255 xra a .--------------------------------------------------------------------------------------------------------------------------. tecla b db 12h . tecla f1 db 04h . tecla 7 db 11h . tecla 8 db 09h . tecla 2 db 03h .--------------------------------------------------------------------------------------------------------------------------tecla: mvi a. tecla d db 0eh .--------------------------------------------------------------------------------------------------------------------------cod_tecla: db 00h . tecla f4 .--------------------------------------------------------------------------------------------------------------------------palb_ctrl1 equ 91h palb_ctrl2 equ 8ah pa_8255 equ 0 pb_8255 equ 1 pctrl_8255 equ 3 . tecla 4 db 05h .--------------------------------------------------------------------------------------------------------------------------.a mvi a. Retorna número de tecla en el acumulador . tecla 6 db 07h . tecla 5 db 06h . tecla f2 db 08h . tecla a db 0bh . tecla 1 db 02h . tecla 9 db 0ah . tecla f3 db 0ch . tecla f db 13h . tecla 0 db 01h . Rutina de lectura de teclado 4x5.Dispositivos de E/S Programables 510 . tecla e db 0fh . palb_ctrl1 out pctrl_8255 xra a out pb_8255 leer: in pa_8255 ani 1fh cpi 1fh jnz leer call r20ms releer: in in pa_8255 ani 1fh cpi 1fh jz releer call r20ms in pa_8255 ani 1fh cpi 1fh jz releer mov c. tecla 3 db 10h .

Se debe escribir una rutina para el control de exhibidor. 12H para F3 y 13H para F4. cada indicador es seleccionado durante un lapso determinado. los visualizadores con diodos 7-segmentos son de uso difundido en el medio industrial sobre todo cuando la luz ambiental es deficiente.0 rar jnc fila inr b jmp iden_c mov a. Ejemplo 9. Puede considerarse que la presentación con dispositivos tipo LEDs permanecerá durante muchos años como una opción válida para el despliegue de información en sistemas e instrumentos electrónicos de bajo costo. éste aparenta estar continuamente activado.Dispositivos de E/S Programables 511 iden_c: fila: iden_f: listo: out pa_8255 in pb_8255 mvi b. Por ejemplo 10H para F1.0 rar jnc listo inr c jmp iden_f mov a.c ral ral add c add b ret . 11H para F2.Numero de la fila x 5 . Estos valores permiten al programador conocer cual función fue seleccionada en cualquier momento.Sumar número de columna Observe que a las cuatro teclas de función se les asigna códigos arbitrarios y diferentes a los dígitos del sistema hexadecimal.c mvi c. El ejemplo siguiente ilustra el uso de tales indicadores para exposición de información alfanumérica.3 La figura 9. pero debido a la persistencia de la imagen en la retina humana.11 muestra un circuito visualizador de ocho dígitos con indicadores de siete segmentos tipo ánodo común. . Al multiplexar en el tiempo. Los sistemas de bajo costo usan módulos LCD o indicadores de siete segmentos. Aún cuando las pantallas LCD de 2 a 4 íneas han disminuido en costo y no requieren refrescar continuamente los datos presentados. Para minimizar el número de líneas de interconexión se usa la técnica de multiplexado de los datos a presentar. Es usual que una aplicación basada en µPs requiera además de periféricos de entrada algún tipo de dispositivo para exhibición de información. mostrando en la pantalla el mensaje: Udo 2005. Los segmentos de todos los LEDs se conectan en ocho líneas comunes y cada dígito se activa a una frecuencia fmux. conectados a un PPI 82C55.

11.Dispositivos de E/S Programables 512 Fig. Circuito de presentación con ocho caracteres alfanuméricos. . 9.

11. la frecuencia de multiplexado debe estar comprendida entre 100 Hz y 1. Este proceso se repite para cada dígito. Para compensar el efecto del multiplexado sobre el nivel de corriente directa. se calcula la resistencia Rp de modo el pico de corriente en el segmento produzca una intensidad promedio de 10 mA. se usa un transistor discreto Q2N222A para el punto decimal. la altura del carácter. por medio de una línea del puerto B. Esto significa que si los N indicadores se activan en intervalos Tx de 500 µs.Dispositivos de E/S Programables 513 Para una presentación con parpadeo mínimo. la corriente promedio que circula por un segmento será mucho menor que 10 mA y en consecuencia la iluminación percibida por el observador será deficiente. La distancia de observación. una intensidad de If =10 mA por segmento garantizará un brillo aceptable. en la base del transistor que aplica energía al indicador correspondiente. el puerto A del 82C55 se usa para activar los segmentos. En nuestro caso se considera que. la frecuencia fmux será igual: f mux = f mux = 1 Tx × N 1000 = 250 Hz 0. La selección de la corriente que debe circular por cada segmento para garantizar una brillantez adecuada ante el observador. La corriente que circula por el circuito de colector de los transistores Q2N4405 de manejo de dígito será igual a kIf con k igual al número de segmentos iluminados en el indicador correspondiente. Debido a que el chip solo tiene siete pares darlington. Debido a que cada LED permanece apagado la mayor parte del tiempo. La selección de dígitos se logra activando con un nivel bajo en el terminal correspondiente del puerto B. Esto significa que debe cargarse en el puerto A del 82C55 (funcionando en modo 0) el complemento del código de 7 segmentos del caracter a presentar en un LED y simultáneamente debe aplicarse un nivel bajo.5 × 8 El circuito debe estar sincronizado. a una frecuencia Nfmux. de acuerdo con las especificaciones del fabricante del indicador.5 KHz. la iluminación ambiental y la razón de contraste entre el indicador y el color del fondo ambiental son algunos de los parámetros a considerar para fijar el valor adecuado de la corriente por segmento. uno de los transistores PNP Q2N4405. el ángulo de visión. La corriente que circula en promedio durante un periodo de multiplexado es: If = T I pico N ×I pico = T N . depende de distintos factores físicos y humanos. La corriente If es provista por los amplificadores del ULN2003 y por el transistor Q2N222A. Para proveer la corriente necesaria para los segmentos se usa un circuito amplificador ULN2003 el cual puede manejar con comodidad corrientes de salida de hasta 500 mA. Como se observa en la figura 9.

es de aproximadamente 600 mV.8)V = 15 Ω 80 mA RP = = .12 Circuito equivalente para el cálculo de Rp. Con estos valores se calcula Rp: 5V − VCEsatQ1 − VF − VCEsatQ 2 I pico (5 − 0.8 V.4 − 0.12 conduce por la aplicación de un nivel bajo en su base. Esta tensión proviene de una línea del puerto B. se aplica un nivel alto a la entrada del ULN2003. mientras que la tensión de saturación de Q2 a una corriente de 80 mA. El valor del resistor de 510 Ω en la base de Q1 se calcula para que cuando todos los segmentos del indicador estén activados. el pico de corriente debe ser igual a 80 mA. es de 0. 9. Para iluminar un segmento.12 que muestra la trayectoria de la corriente por un segmento de un indicador. El transistor Q2 del par darlington del ULN2003 está activado cerrando el camino de la corriente a través del segmento a.6 − 2. Fig. circule una ICQ1 = 8x80 mA= 640 mA. El transistor Q1 de la figura 9.Dispositivos de E/S Programables 514 Esto indica que para obtener un nivel de iluminación equivalente a la que produciría una corriente de 10 mA en condiciones de corriente continua. bajo estas condiciones. para una pantalla de ocho dígitos. El VCESATQ1. Esto es: I pico = N × I f Para calcular el valor del resistor limitador de corriente Rp se usa el circuito de la figura 9.

Salvar patrón de selección de indicador pres: out pb_8255 . Se programan puertos A y B como salidas rep: lxi h. Al registro acumulador primer caracter del mensaje xchg . Este presenta el mensaje especificado con una frecuencia de multiplexado de 250 Hz.---------------------------------------------------------------------------------------------------------------. 8255 en dirección 0 defseg stack. Puerto de control . Rutina visual .---------------------------------------------------------------------------------------------------------------visual: mvi b.---------------------------------------------------------------------------------------------------------------. start=i_stack .11 se muestra a continuación.---------------------------------------------------------------------------------------------------------------. Repetir por siempre . Salidas a segmentos pb_8255 ds 2 . Puertos del 8255 seg puertos pa_8255 ds 1 .m .plbr_ctrl . Segmento de código en EPROM seg progr lxi sp.---------------------------------------------------------------------------------------------------------------. Se inicia el apuntador de pila mvi a. Los 8 bytes últimos de RWM soportan el stack.0feh . Primero se activa el dígito 0 mov c.num_dig . Salvar dirección del mensaje en registro par DE .6 V en la línea PA7 produzca una intensidad de 80 mA en el circuito de colector del Q2N2222 con una tensión colector-emisor de 0. La pila reside en la RWM defseg progr.---------------------------------------------------------------------------------------------------------------. Registro B es el contador de dígitos mvi a.t_stack .start=0. Definición de segmentos defseg puertos. El programa de control para el circuito de la figura 9. La presentación se inicia por el indicador del extremo derecho. seg stack ds 8 t_stack:equ $-1 . Inicio de la pila num_dig equ 8 plbr_ctrl equ 80h . . Presentar mensaje jmp rep . Registro par H apunta a primer caracter del mensaje call visual .8 V. Selección de dígitos pctrl_8255 ds 1 .msj . Activar dígito n mov a.---------------------------------------------------------------------------------------------------------------.a .---------------------------------------------------------------------------------------------------------------i_stack equ 8fbh .---------------------------------------------------------------------------------------------------------------. una pantalla de indicadores de 7-segmentos. Palabra de control del 8255 out pctrl_8255 . class=iospace . Base de la pila . start=0 . class=code.Dispositivos de E/S Programables 515 La resistencia en la base del transistor que maneja el punto decimal se calcula de modo que una tensión de 4. . Este programa presenta el mensaje Udo 2005 en .

Mensaje . HL apunta al inicio de la tabla de códigos 7-segmentos add l .m . . siguiente caracter ret . Esperar 500 µs mov a. Contador de caracteres menos 1 jnz pres .cod_7seg .c .Dispositivos de E/S Programables 516 lxi h. Sumar desplazamiento mov l.a .---------------------------------------------------------------------------------------------------------------. Se activará el dígito siguiente mov c. Si no cero. Apuntar siguiente caracter del mensaje dcr b .espac. Tabla de códigos de siete segmentos . Sacar por puerto A xchg . Código de 7-seg al registro acumulador out pa_8255 .---------------------------------------------------------------------------------------------------------------. Retornar si caracter final.cero.cero.?d. Recuperar dirección de caracter del mensaje call r500us . Guardar patrón inr l .o. Recuperar patrón de selección de dígito rlc .---------------------------------------------------------------------------------------------------------------msj: db u.---------------------------------------------------------------------------------------------------------------cod_7Seg: cero equ $-cod_7Seg db 0f3h db 60h dos equ $-cod_7Seg db 0b5h db 0f4h cuatro equ $-cod_7Seg db 66h cinco equ $-cod_7Seg S equ $-cod_7Seg db 0d6h db 0d7h db 70h ocho equ $-cod_7Seg db 0f7h db 7eh ?A equ $-cod_7Seg db 77h ?B equ $-cod_7Seg db 0c7h ?C equ $-cod_7Seg db 93h ?d equ $-cod_7Seg db 0e5h ?E equ $-cod_7Seg db 97h F equ $-cod_7Seg db 17h g equ $-cod_7Seg db 0f6h ?H equ $-cod_7Seg db 67h ?L equ $-cod_7Seg .dos.cinco .a mov a.

Convertidor A/D por aproximaciones sucesivas. 9. .13.Dispositivos de E/S Programables 517 db 85h equ $-cod_7Seg db 0e6h n equ $-cod_7Seg db 45h i equ $-cod_7Seg db 20h J equ $-cod_7Seg db 0e1h o equ $-cod_7Seg db 0e4h P equ $-cod_7Seg db 37h q equ $-cod_7Seg db 76h r equ $-cod_7Seg db 05h t equ $-cod_7Seg db 44h u equ $-cod_7Seg db 0Eh ¿ equ $-cod_7Seg db 0a3h _ equ $-cod_7Seg db 80H espac equ $-cod_7Seg db 00h end . El proceso de conversión se realiza en un número de pasos igual al de bits (en este caso ocho) que tenga el CDA.13. Se construirá y programará un convertidor análogo digital por aproximaciones sucesivas (AS). Fig. El método de AS usa un conversor digital analógico y un comparador como ilustra la figura 9.---------------------------------------------------------------------------------------------------------------?M Ejemplo 9.4 En este ejemplo se mide y presenta el valor de una tensión continua positiva en el rango de 0 a +5 V.

según la tensión de entrada sea mayor o menor que la generada por el CDA y la segunda es la tensión generada por este conversor. Las señales Vo y Vr representan las salidas del circuito comparador y del conversor digital análogo respectivamente. En la figura 9.14. Fig. El valor lógico de la salida del comparador se asigna en la siguiente etapa al bit que se procesa. El principio de AS está basado en un método de ensayo y error que aproxima el valor de la señal de entrada a la mitad superior e inferior del rango de representación de cada etapa. Existen convertidores analógico digital del tipo descrito presentados como un chip en el cual el controlador se realiza por hardware y se integra al encapsulado. EL convertidor D/A tiene una resolución de 8 bits y se configura para entregar una corriente de salida IOUT desde 0 hasta IFS cuando las entradas A8-1 van desde 00 hasta FFH. El PPI 8255A funcionará en modo 0 y no se muestra en el diagrama.Dispositivos de E/S Programables 518 Algoritmo: Al inicio del proceso de conversión se aplica a las entradas del CDA un valor digital con el bit más significativo puesto a nivel alto y los bits restantes a cero y se lee la salida del comparador. A continuación se repite el proceso con el siguiente bit y así sucesivamente hasta el menos significativo. Un nivel lógico 1/0 indica que la señal de entrada es mayor/menor que la generada por el CDA. conectando un DAC0808 al puerto de salida B (01H) de un 8255A y examinando la salida del comparador LM311 por el bit 7 del puerto de entrada C (02H). Circuito del convertidor A/D por aproximaciones sucesivas. En este caso se usa el µP como controlador.9.15 se presenta el diagrama de transiciones para un convertidor análogo digital por aproximaciones sucesivas de cuatro bits. como ilustra la figura 9.14. El amplificador operacional LM741 a la salida del CDA es un conversor de corriente a voltaje y provee una tensión de salida igual a: VS = I OUT × 5. La primera sólo puede tomar valores 1 ó 0.6K VS = VREF 2 n × A base10 = 5 × A base10 256 .

Dispositivos de E/S Programables 519 Fig. . Los objetivos de este ejemplo son: 1 Escribir un programa en ensamblador para obtener el valor binario de la tensión analógica de entrada Vi usando el µP para resolver el algoritmo de aproximaciones sucesivas. 2 Desarrollar una rutina que convierta el valor binario de Vi en tres dígitos BCD y los almacene en memoria.16. 9.15. 3 Realizar un programa que permita presentar el valor BCD de tres dígitos en el circuito de exposición visual de la figura 9. Diagrama de transiciones para un CAD por aproximaciones sucesivas.

33 Hz (1000/3). La frecuencia de multiplexado debe ser 333. la cual realiza el algoritmo de consultas sucesivas y retorna el valor digital de la muestra. 9. Solución: El programa de control para el voltímetro de corriente continua del ejemplo consta de 4 módulos. Llama a la rutina ADC. Pantalla de tres dígitos con indicadores tipo cátodo común. Convierte el valor del voltaje de entrada desde binario a BCD y lo almacena en memoria. estos son: • Programa principal Configura el 8255A para operar en el modo 0 con los puertos A y B como salidas y el puerto C como entrada. El circuito usa un decodificador CMOS 4511 para generar el código de 7 segmentos. el valor del voltaje de entrada es: 5 Vi = × A base10 256 En representación hexadecimal se tiene: 5 Vi = × A base16 100H .Dispositivos de E/S Programables 520 Fig.16. El módulo de presentación está formado por un display que contiene tres indicadores de 7 segmentos cátodo común y es especialmente fabricado para uso con la técnica de multiplexado. Para la conversión a decimal se usa el hecho que dada la salida A del convertidor A/D.

98 Volt 256 Un número de 8 bits.-------------------------------------------------------------------------------------------------------------public pa_8255. En este caso el valor de 16 bits retornado por el programa POR5. La rutina de retardo forma parte del mismo módulo que VISUAL. • Rutina VISUAL Es llamada por el programa principal para presentar el valor de la tensión almacenado en BCD en la memoria del sistema.-------------------------------------------------------------------------------------------------------------$title(Voltímetro DC) . El valor FBH es el residuo después de la división por 256. Si el voltaje de prueba a la salida del CDA es demasiado bajo. hasta el último. Este proceso continúa tratándose todos los bits de izquierda a derecha. La división entera de este valor por 256 entrega el dígito BCD (9) de las décimas de voltios y un residuo de C0H.por5.pc_8255. el periodo de muestreo del voltaje de entrada se ajusta aproximadamente a 1 segundo. Repitiendo el proceso con el nuevo residuo resulta el valor 80CH y se obtienen las centesimas (8) de voltios. entonces el valor del voltaje es: Vi = 5 × 255 = 4.-------------------------------------------------------------------------------------------------------------- . Dirección de inicio de RWM para datos num_dig equ 3 . Número de indicadores LEDs plbr_ctrl equ 89H . También es llamada para ejecutar el producto por 10. • Rutina ADC Realiza el algoritmo de aproximaciones sucesivas y retorna en el registro acumulador la representación digital del voltaje Vi de entrada. En caso contrario. De modo que bastará ejecutar el producto 5 x FFH = 4FBH para obtener el primer dígito BCD (4) del resultado.num_dig extern adc. Con este algoritmo sencillo puede convertirse el dato entregado por el ADC a un voltaje en BCD. resultando 9CEH. Inicio de la pila i_rwm equ 8000H . A continuación se presentan el contenido de cada módulo. En realidad esta última operación no se realiza sino que el remanente FBH se multiplica por diez.Dispositivos de E/S Programables 521 Si el resultado de la conversión es 25510 = FFH.temp. en el mismo orden como se describieron: . al ser multiplicado por 5 ó por 10 siempre producirá un resultado (supuesto de 12 bits) cuyo dígito más significativo es un número BCD. de modo que la salida del DAC tendrá la tensión de media escala.-------------------------------------------------------------------------------------------------------------i_stack equ 8500H . Modulo de programa principal . Una subrutina RET1MS genera el retardo de 1ms para fijar la frecuencia de multiplexado deseada. PA y PB: Salidas PC: Entradas . el bit más significativo es puesto a cero y se procede con el próximo. se desplaza un bit hacia la izquierda. • Rutina POR5 Multiplica por 5 el contenido del registro L y retorna el resultado en el registro par HL. Para disminuir el parpadeo del dígito menos significativo.pb_8255.visual . el bit es puesto a 1 permanentemente y se prueba el bit menos significativo siguiente. Este nivel es comparado con el valor del voltaje desconocido de entrada. Esta técnica pone a 1 el bit más significativo del puerto conectado al convertidor D/A.

Base de la pila . . Definición de segmentos defseg puertos. start=i_rwm defseg progr. Dígito menos significativo a memoria call visual . Dígito siguiente a memoria call por5 .-------------------------------------------------------------------------------------------------------------public adc extern pb_8255. Los 16 bytes últimos de RWM soportan el stack.t_stack .Rutina ADC .b . Salida a convertidor D/A pc_8255 ds 1 . Resultado x2 mov a.Dispositivos de E/S Programables 522 . class=iospace defseg stack. La pila reside en la RWM . Segmento de datos en RWM seg datos temp ds 3 . Dígito más significativo a memoria call por5 . Dígito menos significativo al A sta temp+2 . Datos a partir de 8000H .-------------------------------------------------------------------------------------------------------------. Se programa el 8255 prpal: call adc . start=6002H . Se carga el apuntador de pila mvi a. Presentar resultado de la medida jmp prpal . Salida de datos BCD y selección de indicadores pb_8255 ds 1 .-------------------------------------------------------------------------------------------------------------. Nuevo residuo x10 (x5) dad h .pc_8255 defseg progr seg progr adc: lxi b.start=0. 8255 en dirección 0 .-------------------------------------------------------------------------------------------------------------.h .a . Línea PC0 = P2. Dígito siguiente al A sta temp+1 .-------------------------------------------------------------------------------------------------------------.-------------------------------------------------------------------------------------------------------------.8000h . Primera posición de RWM de . registro C a cero mov a.0. Remanente se multiplica por 10 (x5) dad h . Resultado se multiplica x2 mov a.h . start=i_stack defseg datos. Se inicia conversión de binario a BCD mov a. Palabra de control al A out p_ctrl . Dirección de almacenamiento de valor medido . Dígito más significativo al A sta temp . usuario en el MPR-85 PLUS . Buscar muestra siguiente end . seg stack ds 10H t_stack:equ $-1 . Salvar patrón de media escala. Puerto de control del 8255 . salida del comparador p_ctrl ds 1 . Puertos del 8255 seg puertos pa_8255 ds 1 . class=code.plbr_ctrl . Valor digital de muestra al registro L call por5 . Segmento de código cargado en RWM de usuario del MPR-85 PLUS seg progr lxi sp. class=data. Patrón de media escala en B.h . Adquirir muestra de la entrada mov l.-------------------------------------------------------------------------------------------------------------.

a alto: mov a. Saltar si valor de prueba es mayor que el . . Recuperar último valor de prueba . Salvar contador de 16 bits .-------------------------------------------------------------------------------------------------------------public visual extern temp. Patrón de selección actual al A .l dad h . mulx2 + mul x2 + mul = mulx5 ret end . Byte alto de nultiplicando a cero mov d.num_dig defseg progr seg progr visual: rep: lxi d.num_dig lxi h. Salvar total . Sumar valor anterior de prueba . Recuperar valor de prueba actual .0 . es el último bit .b ora c mov c.h . Agregar al acumulador (D4-D6) patrón . Salida de código BCD y selección de display . Multiplicando x2 dad h . Patrón de selección de LED 1 . Valor de prueba al convertidor D/A . Se pone máscara .temp mvi c.c ret end . Desplazar hacia próximo bit menos significativo .b rar mov b. Formar el total hasta ahora . Multiplicando x2 dad d . Rutina VISUAL .-------------------------------------------------------------------------------------------------------------.c rar . Número de dígitos al registro B . Rutina POR5 . Presentar durante 1/(3 x fmux) . Si acarreo es 1.40h mov a.m ora c out pa_8255 call f_mux mov a. Apuntar digito 1 en memoria . de selección de indicador . Sumar multiplicando.327 push d mvi b. Rotar hacia la derecha . Dígito n en BCD (D0-D3) al acumulador . Valor de tensión al registro A precib: . Se lee salida del comparador.pa_8255.-------------------------------------------------------------------------------------------------------------. Guardar nuevo patrón . Tp-->0 .a jnc prob mov a.-------------------------------------------------------------------------------------------------------------.Dispositivos de E/S Programables 523 prob: ora c out pb_8255 in pc_8255 ani 1 jz alto mov a. desconocido .-------------------------------------------------------------------------------------------------------------.-------------------------------------------------------------------------------------------------------------public por5 defseg progr seg progr por5: mvi h. Multiplicando a registro par DE mov e.

recuperar contador dcx d .Dispositivos de E/S Programables 524 mov c.d ora e jnz fmux ret end . Rutina de retardo . Apuntar dirección del caracter siguiente dcr b . seguir presentando muestra ret . No es cero.-------------------------------------------------------------------------------------------------------------.-------------------------------------------------------------------------------------------------------------- Fig. Es 0. retornar en búsqueda de muestra siguiente . El programa ejecutable resultante fue descargado por el . Patrón de selección de dígito siguiente a C inx h . Contador menos uno mov a. Contador de dígitos -1 jnz precib . Los módulos del proyecto fueron compilados y enlazados usando la herramienta Micro-IDE. Ventana principal de MICRO-IDE con el proyecto del ejemplo 9.4. No es el último dígito.14 y 916 fueron construidos e interconectados al µC MPR85-PLUS.80H fmux: dcx d mov a. 9. continuar pop d .-------------------------------------------------------------------------------------------------------------f_mux: lxi d. Los circuitos de la figuras 9. Probar si alcanzó cero ora e jnz rep .a .d . Último dígito.17.

. La figura 9. El modo 0 del PPI 8255A también puede usarse para el control de periféricos que requieran un protocolo de enlace sin uso de interrupciones.18. puedan realizarse funciones más complejas como la conversión analógica digital. Fig. Transferencia de un carácter a una impresora usando el protocolo de enlace CENTRONICS.Dispositivos de E/S Programables 525 puerto serie del PC en la memoria del MPR-85 PLUS. Las impresoras modernas ofrecen además un puerto USB. Escribir una rutina para enviar al periférico el carácter cuyo código ASCII se encuentra en el registro B. los cuales vienen integrados en chips multifunción.18 muestra un diagrama de tiempos de una transferencia CENTRONICS y en la figura 9. Su uso es tan extendido que la mayoría de las impresoras hasta hace dos años usaban este protocolo. con apoyo de código. CENTRONICS es un estándar usado por muchos años para enviar datos desde un µC hacia una impresora paralela. El ejemplo siguiente ilustra el uso del PPI para la interconexión de un sistema 8085A a una impresora paralela. Contrastando la lectura con la de un voltímetro comercial. presentado en pantalla el valor del voltaje fijado en el potenciómetro. En la práctica los voltímetros se construyen con CAD de doble pendiente. Por ejemplo. Ejemplo 9. además de la conversión proveen salidas en BCD e incluso señales y temporización para la pantalla multiplexada. no se aprecia error alguno. El diseño fue probado y funcionó en forma correcta. EL puerto paralelo puede realizarse con un 8255A bajo el control del programa de transferencia. Este ejemplo fue un ejercicio didáctico donde se mostró como pueden usarse circuitos integrados CDA de bajo costo para que.19 se indican las funciones de las líneas del bus y su ubicación en el conector CANON DB-25.5 Realizar la interconexión de una impresora CENTRONICS a un µP8085A usando un 8255A funcionando en el modo cero. 9.

la señal conmuta a uno lógico. Conector CANON DB25 hembra y descripción de las señales del estándar CENTRONICS. Al presionar el interruptor ON LINE. Entrada que cuando está en nivel alto notifica que no hay papel en la bandeja de la impresora. • Impresora en OFF LINE. Cuando es cero se selecciona la impresora. 10 ACK : ACKNOWLEDGE BUSY PO: SLCT: PAPER OUT SELECT E 11 12 13 E E E • • Cuando se aplica un RESET . • Cubierta exterior abierta • La impresora es colocada en OFF LINE. Señal activa en bajo generada por la impresora cuando está lista para recibir un nuevo carácter. Salida que indica con un nivel bajo si a cada comando de retorno de carro (CR) le seguirá uno de alimentación de línea (LF). Indica el estado de la impresora. Entrada OCUPADA que indica la disponibilidad de la impresora. Deben ser estables al menos 0. Está en nivel alto cuando ésta no puede recibir datos. Activa en bajo por la ocurrencia de un error. Es puesta a cero por el µC durante 1 µs para notificar que se envió un dato. • Cubierta exterior abierta En cero inicializa la impresora.Dispositivos de E/S Programables 526 Terminal 1 2-9 Señal E/S 1 S S STB : DATASTROBE DATA 0 – DATA 7 Función Salida normalmente en nivel alto. ON LINE: • Al energizar la impresora. Fig. Detiene el equipo y borra el buffer de datos. Cuando está en línea.19. Salidas de los ocho bits de datos. • Estado de sobrecarga. 1 Entrada/Salida con respecto al microcomputador . Es generada cuando la línea BUSY va a nivel bajo.5 µs antes y después del pulso STB . Si está en nivel alto la transferencia de datos no es aceptada. Condiciones de error son: • Ausencia de papel en la bandeja. 14 15 AFD : AUTOFEED XT S E ERROR 16 17 18-25 RESET SL TIERRA S S – OFF LINE: • Impresora sin papel. 9.

Fig.Dispositivos de E/S Programables 527 Nota: La tarjeta de impresora debe tener resistores conectados a +5V en todas las entradas. 9.20 Puerto de impresora .

Dispositivos de E/S Programables 528 El protocolo CENTRONICS trasmite en paralelo los datos a imprimir y además presenta varias señales para que el µP controle la transferencia. el procesador coloca en nivel bajo la salida STB durante al menos 1 µs. colocar el dato y generar la señal STB . porque la impresora está ocupada. Como ilustra el diagrama de tiempos de la figura 9. Debido a que ACK es disparada en el flanco posterior de BUSY. .---------------------------------------------------------------------------------------------------------------. Los resistores de colector se encuentran en el circuito de entrada a la impresora. PCH:salida stb_cero equ 8 . Puerto C pctrl_8255 equ 83h . Palabra de control. Carácter de escape . ACK puede ser ignorada y el programa sólo tiene que examinar si la impresora está libre. Cuando la impresora ha aceptado un carácter. El puerto de conexión a la impresora se muestra en la figura 9. que la impresora esté disponible. el µP permanecerá en espera hasta cuando BUSY retorne a cero. La salida BUSY de la impresora se aplica a la línea PC0 del puerto de entrada C. PCL:entrada. activa a cero durante 5 µs la señal de reconocimiento ACK . Activar STB stb_uno equ 9 . Esto significa que durante la transferencia de datos a la impresora. y un grupo de líneas de salida desde la impresora indican en cualquier momento el estado del periférico. al igual que BUSY. Imprime bloque a partir de dirección 2000h . el cual debe ser configurado para operación en el modo 0. Dirección de primer caracter a imprimir pa_8255 equ 80h .18. Si la línea BUSY está en alto. Se utilizan buffers de colector abierto en todas las salidas del 8255A. La impresora lee el dato durante el flanco positivo de STB . . puede ser tratada como una notificación de lista para recibir un nuevo dato. el código ASCII del carácter a imprimir es presentado por el µP en las líneas de datos DATA0-7 y entonces se examina la entrada BUSY para verificar.---------------------------------------------------------------------------------------------------------------inic_blq equ 2000h . para sincronizar la transferencia del dato.---------------------------------------------------------------------------------------------------------------- . y por el terminal PC4 se genera la señal de sincronización STB .20 Los bits del carácter a imprimir se entregan por el PA del 8255A. si está en cero lógico. Desactivar STB escap equ 0 . Registro de control plbr_ctrl equ 83h . Puerto A pc_8255 equ 82h . NULL 0 . PA:salida . Caracter de escape. modo 0. Rutina SAL_IMPR de salida a impresora . En este caso.

continuar programa principal call sal_impr .b . Se programa 8255A mvi a. STB se pone a uno lxi h. Si. Leer estado de BUSY ani 1 . BUSY es cero out pa_8255 . la cual se mantiene en bajo por un tiempo superior a 1 µs. Este modo puede usarse para el control de motores por paso o servomotores o para el control de de la potencia suministrada a cargas de corriente alterna. instante cuando se retorna al programa principal.---------------------------------------------------------------------------------------------------------------- El código anterior imprime un bloque de memoria de una página máximo y continúa ejecutando el código de usuario. No.b . inic_blq .m .. Caracter de memoria a registro B mov a. la transferencia desde/hacia . La rutina de salida a impresora examina el estado de la línea BUSY. El carácter NULL señala el final del bloque a imprimir.stb_uno out pctrl_8255 . En este caso. Continuar impresión cont: .5 finalizan los ejemplos de operación del 8255A en modo cero. Apuntar siguiente caracter jmp prox . Enviar caracter a impresora mvi a. Si BUSY es alto. conmuta a cero lógico la línea STB .stb_uno out pctrl_8255 . se mantiene la prueba hasta cuando BUSY retorne a cero. El modo 1 de operación está especialmente diseñado para la realización de transmisiones y recepciones de información.stb_cero out pctrl_8255 . Si está en nivel alto. Examinar caracter cpi escap . . ¿Es el byte de escape? jz cont . sal_impr: in pc_8255 . Operación en el modo 1 El último ejemplo del modo 0.. . fue una muestra de una operación de entrada y salida con un periférico que requiere un protocolo de enlace para realizar las transferencias. Poner señal STB en cero mvi a. Poner máscara jnz sal_impr . Apuntar primer caracter a imprimir prox: mov b. Desactivar línea STB ret . esperar mov a..Dispositivos de E/S Programables 529 mvi a.plbr_ctrl out pctrl_8255 . usando señales de dialogo generadas por el microprocesador y por el equipo de E/S. Con el ejercicio 9. Lo presentado es una muestra pequeña que en modo alguno agota las posibilidades del uso práctico del modo cero en combinación con el programa para control de periféricos. En este momento. Imprimir byte en registro B inr l .

21 Formatos de palabra de control para operación en el modo 1 de entrada. como se indica a continuación: • Grupos A y B. Como se expuso en páginas anteriores ambos grupos A y B pueden programarse para funcionamiento en este modo. 9.21muestra los formatos de la palabra de entrada para la configuración de los grupos A y B para operación en el modo 1. realizado usando los terminales del puerto C. del puerto C quedan disponibles para ser usadas como líneas de E/S. Tres bits de PCH o de PCL se usan para controlar la transferencia de datos desde el periférico hacia el sistema a través de los puertos PA y PB.Dispositivos de E/S Programables 530 los puertos A y B es controlado por un protocolo de enlace. Observe que tanto el puerto A como el B se programan como entradas. Fig. PC6-7. . Las dos líneas restantes. si ambos grupos operan en modo 1. • Los puertos de 8 bits (PA y PB) pueden ser entradas o salidas. • El puerto de 4 bits (PCH y PCL) se usa para control/estado del puerto de datos de 8 bits. respectivamente. Modo 1: Entrada La figura 9. ambas con retención. • Cada grupo con un puerto de 8 bits de datos y puerto de 4 bits de control/datos.

una señal de reconocimiento IBF se pone en alto para indicar la presencia de un dato en el latch de entrada. en la práctica pueden programarse una combinación de modo 1. Al retornar STB a uno lógico. 9. Las interrupciones deben estar habilitadas por: INTE A: bit set/reset de PC4 INTE B: bit set/reset de PC2 PC7 y PC6 Líneas disponibles para E/S. Salida que notifica la presencia de un dato en el registro de entrada. La función de las señales de control y el diagrama de tiempo de una transferencia de entrada en el modo 1 se muestra en la figura 9. un periférico interrumpa al CPU. en cuyo caso uno de los grupos se programa como entrada y el otro como salida. se dispara la señal INTR de solicitud de interrupción. si las interrupciones están habilitadas.22. STB Strobe Input Cuando se activa esta entrada el dato entregado por el periférico es cargado en el registro latch del puerto de entrada. el periférico coloca el dato en los terminales del puerto de entrada y pone en nivel bajo al línea STB para cargar el byte en el registro de entrada. Regresa a 0 cuando el puerto es leído por el µP. mediante un programa que examine el estado de IBF o al ser interrumpido por INTR. Este modo de operación permite que con solo cargar un dato en el puerto. Fig. El flanco de . Entrada en modo 1. IBF es uno y el bit INTE está en 1. Es una señal IBF Input Buffer Full de reconocimiento activada como respuesta a la entrada cuando el µP lee el puerto. A continuación.Dispositivos de E/S Programables 531 Aunque en este caso se considera que ambos grupos se configuran en el modo 1 de entrada. El µP puede detectar cuando el periférico transmite un dato. STB y es llevada a cero INTR Interrupt Request Salida puesta a 1 cuando STB retorna a nivel alto. Al inicio de la transferencia. El modo 1 de operación permite que el dato desde el periférico se almacene en el puerto A o en el puerto B hasta cuando el µP pueda leerlo.22.

Modo 1.23 Entrada en modo 1. Registro de control plbr_ctrl equ 10000110b . las salidas de datos se aplican al PB configurado como entrada y la señal de sincronización DATO LISTO se conecta al terminal PC2 o STB B . la solicitud es realizada con sólo cargar el dato en el registro de entrada. Puerto C pctrl_8255 equ 83h .------------------------------------------------------------------ .Si IBF=1. PB:entrada . Como ilustra el diagrama simplificado de la figura 9. .Dispositivos de E/S Programables 532 subida de RD desactiva la señal IBF.Puerto B. Cada vez que el periférico coloca un byte en las líneas del puerto de entrada. Observe que en el modo de interrupción.--------------------------------------------.86H . cada vez que una tecla es activada. Rutina de lectura de teclado . suprimen el efecto de los rebotes de contactos y protegen contra la pulsación simultánea de varios pulsadores. genera un pulso negativo.Si IBF=0. registro vacío in pb_8255 .-----------------------------------------------------------------. mientras que el flanco de caída de RD remueve la solicitud de interrupción. Palabra de control.-----------------------------------------------------------------pb_8255 equ 81h . 9. Los circuitos electrónicos asociados al teclado.6 Escriba una rutina para leer un dato desde un dispositivo de entrada. detectan la prsión de la tecla.--------------------------------------------. Ejemplo 9. Si el periférico es un teclado. Modo 1:Entrada out pctrl_8255 exam_IBF: in pc_8255 . le asignan el código correspondiente. Puerto B pc_8255 equ 82h .Examinar IBF jz exam_IBF .--------------------------------------------. la identifican. Esta situación es apropiada para el uso del modo 1.--------------------------------------------. Fig. leer el latch de PB ret . este entregará al puerto B el código ASCII y una señal de habilitación a PC2 cada vez que una tecla es presionada.Leer puerto C ani 2 .-----------------------------------------------------------------teclado: mvi a.23. El siguiente programa carga el dato D0-D7 en el registro acumulador.

coloca en estado cero la señal de reconocimiento ACK . Observe que cada vez que el µProcesador escribe un dato en el puerto A o en el puerto B. Cuando el periférico acepta el dato. El terminal INTR es puesto a 1 . Fig. la cual desactiva la línea OBF notificando que el dato fue recibido y que el registro está vacío. Esto ocurre durante el flanco de subida de WR . En la figura 9. se muestran en la figura 9. la salida OBF respectiva.Dispositivos de E/S Programables 533 Modo 1: Salida El puerto A o el B se configuran como salidas y tres señales del puerto PCH o PCL. Las funciones de las señales de control y el diagrama de tiempo de la transferencia de datos en el modo 1 de salida. conmuta a nivel bajo para indicar existe un dato disponible en el registro de salida. Formatos de palabra de control para operación en el modo 1 de salida. pueden usarse interrupciones durante la transferencia. La señal INTR puede usarse para interrumpir al µP cuando el periférico ha leído el dato enviado por la CPU.24. 9. respectivamente. controlan la salida de datos hacia el periférico. Al igual que el el modo 1 de entrada.25.24 se muestran las señales de control del puerto C para cada grupo y el formato de la palabra de control para los grupos A y B.

Regresa a 0 cuando el el µP escribe un dato en el puerto. Formatos de palabra de control y diagrama de tiempos de salida en modo 1 Ejemplo 9. Como puede verse en la figura 9. se usa el bit PC5.26. para enviar un bloque de datos a una impresora paralela. El dispositivo externo pone a nivel bajo está entrada para indicar al µP que el dato en el puerto A o B ha sido recibido. ACK Acknowledge Input INTR Interrupt Request Salida activa cuando ACK conmuta a nivel alto. Para la línea de sincronización de transmisión de datos STB del puerto CENTRONICS. Este modo de operación permite interrumpir al CPU cuando un periférico acepta un dato transferido por el µP. OBF es uno y el bit INTE está en 1. ésta no puede ser . Es llevada a cero. PC4 y PC5 Fig. Es activada OBF Output Buffer Full por el flanco posterior de WR y desactivada por el flanco de bajada de la señal de reconocimiento ACK generada por el periférico. Escribir la rutina de salida de datos a la impresora. por el flanco de caída de WR . para la interconexión a la impresora se usa el grupo A. son todas uno. programado en el modo 1. la línea de indicación de latch lleno OBF y el bit INTE.7 Usar el modo 1 de salida. Aunque la señal OBF indica que existe un dato válido en el registro de salida. Las interrupciones deben estar habilitadas por: INTE A: bit set/reset de PC4 INTE B: bit set/reset de PC2 Líneas disponibles para E/S.25. 9.Dispositivos de E/S Programables 534 cuando la salida de reconocimiento ACK . La impresora recibe el código ASCII del carácter a imprimir por las 8 líneas del puerto A. Salida en nivel bajo cuando el µP escribe un dato en el puerto A o B.

stb_uno out pctrl_8255 .26. Se programa 8255A mvi a. Carácter de escape . STB se pone a uno lxi h. Desactivar STB escap equ 0 . Esto ocurre cuando la impresora acepta el dato y borra el registro de salida. Con la impresora libre el µP carga el dato en el registro de salida PA y genera por PC5 el comando STB . porque se requiere un pulso para indicar a la impresora que hay un dato listo. Dirección de primer caracter a imprimir pa_8255 equ 80h . Activar STB stb_uno equ 11 . Palabra de control. El código de la rutina se muestra a continuación.---------------------------------------------------------------------------------------------------------------inic_blq equ 2000h .Dispositivos de E/S Programables 535 usada como STB . Puerto C pctrl_8255 equ 83h . .---------------------------------------------------------------------------------------------------------------mvi a. Rutina SAL_IMPR de salida a impresora . Apuntar primer caracter a imprimir . Por tal razón se usa PC5. PCH:salida stb_cero equ 10 . Una vez que la impresora acepta el dato genera la señal de reconocimiento ACK para indicar que está lista para recibir otro dato. Fig. 9. modo 1.plbr_ctrl out pctrl_8255 . . Puerto A pc_8255 equ 82h . Imprime bloque a partir de dirección 2000h .---------------------------------------------------------------------------------------------------------------. Esta salida se conecta a la entrada ACK A o PC6 del 8255A y cuando se activa retorna a nivel alto a OBF . inic_blq . Registro de control plbr_ctrl equ 0A0h . Salida a impresora en modo 1 El programa examinará OBF para detectar si la impresora está disponible. PA:salida . Caracter de escape. NULL 0 .

Palabra de control y señales asociadas con el modo 2 de operación. En la figura 9.. No.27 se muestran las señales asociadas al modo 2 y la palabra de control para operación en ambas direcciones. Imprimir byte en registro B inr l . Continuar impresión cont: .b . transferencias paralelas con el estándar para instrumentación de propósito general GPIB (IEEE-448) y para la comunicación entre computadores.Dispositivos de E/S Programables 536 prox: mov b. Poner señal STB en cero mvi a.---------------------------------------------------------------------------------------------------------------- Operación en el modo 2 Es el modo de transferencia bidireccional sobre los terminales del puerto A. Fig. sal_impr: in pc_8255 . Ejemplos del uso de este modo de operación es la interconexión con un controlador de discos flexibles. Enviar caracter a impresora mvi a. . . Desactivar línea STB ret .m . continuar programa principal call sal_impr . Si OBF es bajo. Poner máscara jnz sal_impr . Caracter de memoria a registro B mov a. Examinar caracter cpi escap .b . ¿Es el byte de escape? jz cont .27. Si. . Apuntar siguiente caracter jmp prox ..stb_uno out pctrl_8255 . esperar mov a. OBF es cero out pa_8255 .. 9. Leer estado de OBF ani 80h .stb_cero out pctrl_8255 .

Formatos de palabra de control y diagrama de tiempos para el modo 2 Debido a que la conexión de una unida de disquetes al sistema y la comunicación interprocesador son aplicaciones fuera del alcance de este trabajo. las salidas de PA permanecen en alta impedancia. INTE 1: Bit set/reset PC6 INTR Interrupt Request INTE 2: Bit set/reset PC4 PC2. Si ACK está en alto. 9.28. Fig. Entrada que en cero lógico habilita los buffer de tres estados de salida del puerto A. el siguiente ejemplo se limita a la presentación de rutinas de transmisión y recepción en el modo de operación 2. Cuando se activa esta entrada el dato entregado por el periférico es cargado en el registro latch del puerto AUn alto en esta salida indica que un dato ha sido cargado en el registro de entrada.Dispositivos de E/S Programables 537 OBF Output Buffer Full ACK Acknowledge Input STB Strobe Input Salida en nivel bajo cuando el µP escribe un dato en el puerto A indicando que el latch de salida está lleno. . IBF Input Buffer Full Salida activa que en nivel alto puede usarse para interrumpir al µP durante transferencias tanto de entrada como de salida. PC1 y PC0 Líneas disponibles para E/S controladas por bit set/reset.

.----------------------------------------------------------------------------------------------------------trasm: in pc_8255 . . Rutina TRASM.. Si IBF es 1. Escribir un programa que transmita por las líneas bidireccionales del puerto A el dato cargado en el registro acumulador. Una rutina debe recibir por las líneas bidireccionales del puerto A el dato enviado por un dispositivo externo. Si OBF es 1. Leer puert C ani 80h . Se programa 8255A . Sin mayores comentarios se presenta el código de transferencia en el modo 2 de operación. . 2.b . registro de salida lleno mov a. Ejemplo en modo 2 . registro de entrada vacío in pa_8255 .----------------------------------------------------------------------------------------------------------. Si IBF es 0.Dispositivos de E/S Programables 538 Ejemplo 9.----------------------------------------------------------------------------------------------------------. Transmite el dato en el registro B por las líneas del puerto A . Rutina RECIB. . en los modos de operación 1 y 2. Transmitir byte ret . Recibe el dato por las líneas del puerto A y lo retorna en el acumulador .29 muestra los formatos de la palabra de estado para los modos 1 y 2.---------------------------------------------------------------------------------------------------- El lector debe haber notado que para detectar el estado de las señales de control. Leer puerto C ani 20h . Registro de control .----------------------------------------------------------------------------------------------------------recib: in pc_8255 .. Próximo dato al acumulador out pa_8255 .----------------------------------------------------------------------------------------------------------.----------------------------------------------------------------------------------------------------------. Examinar OBF jz trasm . Puerto A pc_8255 equ 82h . Si OBF es 0. basta con realizar una lectura convencional del puerto C..8 1.----------------------------------------------------------------------------------------------------------pa_8255 equ 80h . La figura 9.plbr_ctrl out pctrl_8255 . Puerto C pctrl_8255 equ 83h . Examinar IBF jnz recib . . leer dato ret . Programa principal mvi a.

Fig. 9. en incluso la compañía INTERSIL ofrece una versión (HS-81C55RH) con alta resistente a la radiación cósmica.30.Dispositivos de E/S Programables 539 Fig. .9. destinada al diseño de instrumentos y controles que viajan al espacio.2 DISPOSITIVO 8155: SRAM/PUERTOS DE E/S/TIMER Es conocido por el lector. que el circuito integrado 8155/56 es un dispositivo de funciones múltiples. Es fabricado por varias empresas. diseñado para compatibilidad pin a pin con el µP 8085A. 9. Formatos de las palabras de estado para los modos 1 y 2. El dispositivo multifunción 8155.29.

Secciones del 8155/56 te bajo de direcciones. Para el 8156 esta entrada es activa en alto. Un nivel alto en esta entrada durante al menos dos pulsos de reloj inicia el registro de control con todos los puertos en el modo de entrada. Puerto B: Ocho líneas de E/S de propósito general. • 2 puertos programables de 8 bits para E/S. Esta entrada en cero con CS activado causa que el byte en el bus multiplexado sea escrito en la RAM o en los puertos de E/S y registro comando/estado. RESET ALE PA0-PA7 PB0-PB7 PC0-PC7 CS e IO / M . Si el terminal IO/ M AD0-AD7 IO / M está en nivel bajo el contenido de la posición de RWM seleccionada será cargado en el bus de datos/direcciones. La dirección es programada escribiendo en el registro de comando. La dirección es programada escribiendo en el registro de comando. by- • Registro de comando/estado Fig. En el flaco de caída de esta entrada se carga dentro del chip el estado de las líneas de dirección AD0AD/.Dispositivos de E/S Programables 540 Los recursos ofrecidos por el 8155/56 son: • 2Kbits de memoria RWM estática arregladas como 256x8 bytes. En caso contrario el contenido de un puerto de E/S o del registro de estado será colocado en el bus multiplexado. dependiendo de la entrada CS WR RD IO / M . DEFINICIÓN FUNCIONAL DE LOS TERMINALES DEL 8155 VCC GND +5V Tierra Un nivel bajo en este terminal permite la comunicación entre el µP y el 8155. Usualmente se conecta el reloj del µP aunque puede conectarse cualquier señal digital con frecuencia menor o igual a fclk Salida de onda cuadrada o pulso según el modo seleccionado para el temporizador. Puerto A: seis líneas de E/S de propósito general o pueden usarse como líneas de control para transferencia del pA y B en los modos ALT3 y ALT4. Los modos de operación se programan escribiendo en el registro de comando. TIMER IN TIMER OUT Puerto A: Ocho líneas de E/S de propósito general. Entrada al temporizador contador.31. . Es el bus de datos/direcciones bidireccional y tres estados por medio del cual se transfieren comandos y/o datos entre el 8155 y el µP. • 1 puerto programable de 6 bits • 1 temporizador/contador binario • Registro latch interno controlado por ALE para decodificar el programable de 14 bits.. Los ocho bits bajos de las direcciones se cargan en el latch interno durante el flanco de bajada de la señal ALE. para E/S.9. Esta entrada en cero con CS activado habilita los buffers de salida AD0-AD7. Selecciona la RWM si es cero y los puertos de E/S y el registro comando/estado si está en alto.

el dispositivo 8155 contiene una memoria RAM estática de 256 bytes y siete registros internos. de acuerdo con la configuración del 8155.3 y en el capítulo 5 se expone todo lo relacionado con el diseño del decodificador de direcciones para el 8155/56. El 8155/56 tiene tres puertos programables de E/S. . una dirección válida se presenta en las líneas de direcciones en el flanco anterior de ALE. y WR y RD que señalan cuando el acceso corresponde a una operación de escritura o de lectura. 9. y un contador/temporizador de 14 bits. el estado lógico de la señal IO / M distingue cuando la dirección presente en las líneas AD0-AD7 corresponde una posición de la memoria SRAM o hace referencia a uno de los registros internos del circuito. Tabla.3 Direcciones de los registros internos del 8155 Dirección del Puerto de E/S Registro seleccionado AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 x x x x x 0 0 0 Registro de Comando/Estado x x x x x 0 0 1 Puerto A de E/S x x x x x 0 1 0 Puerto B de E/S x x x x x 0 1 1 Puerto C de E/S x x x x x 1 0 0 8 bits de orden bajo del temporizador/contador x x x x x 1 0 1 6 bits de orden alto del temporizdor/contador y 2 bits del modo temporizador. cuando IO / M conmuta a nivel alto. y los estados de IO / M y CS se aplican a la lógica interna del chip durante el flanco posterior de ALE.2. bajo el control de las señales: ALE. Como ilustra la figura 9. mientras que esta información. Los 6 bits del puerto C pueden a su vez funcionar como entradas o salidas de propósito general o como líneas de control y estado para transferencias sobre el puerto A y B. se realiza a través del bus multiplexado AD0-AD7. La entrada ALE se aplica a un registro latch interno para demultiplexar el byte de orden bajo A0-A7 del bus de direcciones. El circuito integrado no requiere lógica externa para conectarse al μP 8085. un puerto PC de 6 bits.32. la cual indica si el bus contiene datos o direcciones. Los puertos A y B son de 8 bits y pueden ser usados para transferencias de E/S controladas por programa según el modo programado en el circuito.Dispositivos de E/S Programables 541 El acceso a la zona de memoria RWM. 9. Estos son: dos puertos de E/S: PA y PB de 8 bits. los registros de comando/estado (C/S) para la programación y examen del estado del dispositivo. o a los puertos de E/S. con IO / M en nivel bajo.1 Sección de entrada y salida del 8155 Las direcciones asignadas a los registros internos del 8155 se muestran en la tabla 9.

El puerto A puede ser usado como entrada o salida según establezca el bit 0 de registro C/S. El puerto B tiene las mismas características mencionadas para el puerto A.32 Los bits 0 a 3 definen el modo de los puertos.Dispositivos de E/S Programables 542 Registro de comando Los registros de comando y de estado tienen la misma dirección. los bits 4 y 5 habilitan o no las interrupciones desde el puerto C cuando éste es usado como puerto de control y los dos bits más a la derecha son destinados para el control del temporizador. Fig. de acuerdo con el formato de palabra mostrado en la figura 9. 9. Su dirección la esta- . permite programar las funciones de los puertos de E/S. La información transferida al registro de comando durante una operación de escritura en puerto. pero son unidades independientes. puede funcionar en el modo básico de E/S o en el modo con protocolo de enlace.32 Formato de la palabra de control del 8155. y de acuerdo con las función seleccionada para el puerto C.

36 se muestran los diagramas de tiempos para transferencias de E/S bajo control del puerto C. pueden adaptarse con facilidad al 8155. el funcionamiento en los modos ALT3 y ALT4 es similar al modo 1 del 8255A.Dispositivos de E/S Programables 543 blece el estado del bit 1 del registro de C/S. Un alto en esta línea indica que el periférico ha enviado un dato pero este aún no ha sido leído por el µP o que el dato escrito en el puerto por la CPU ha sido aceptado por el periférico. Cuando se usan estos modos tres bits del puerto C se asignan a control del puerto A y los tres restantes al puerto B. En las figuras 9. se nombra STB para el 8155. La única diferencia es en la nomenclatura de las señales. En el modo ALT3 donde solo se controla el puerto A. Los modos de funcionamiento del puerto C o ALTn (alternatives) se presentan a continuación. se considera que los ejemplos presentados para el 8255. .33. Los modos que usan el puerto C para controlar la transferencia a los puertos A y B son ALT3 (solo puerto A) y ALT4 (puertos A y B). la señal de buffer lleno se denomina BF tanto para entrada como para salida (OBF e IBF en el 8255A) y la señal de reconocimiento en modo salida. BF: Salida BUFFER LLENO que en nivel alto notifica que un dato ha sido cargado en por el µP/periférico en el latch del puerto pero aun no ha sido transferido al periférico/µProcesador. Por ejemplo. Dada la similitud en los modos de operación de ambos dispositivos. Las seis lineas del puerto C pueden configurarse como entradas o salidas convencionales (ALT1 Y ALT2) o como señales de control de los puertos PA y PB (ALT3 y ALT4) de acuerdo con el estado de los bits 2 y 3 del registro de comando.4 Modos del puerto C TERMINAL ALT1 PC0 ENTRADA PC1 ENTRADA PC2 ENTRADA ALT2 SALIDA SALIDA SALIDA ALT3 INTRA BFA STB A ALT4 INTRA BFA STB A PC3 PC4 PC5 ENTRADA ENTRADA ENTRADA SALIDA SALIDA SALIDA SALIDA SALIDA SALIDA INTRB BFB STB B INTR: Salida de SOLICITUD DE INTERRUPCIÓN del puerto A o B. los bits PC3-5 funcionan como salidas. llamada ACK en el 8255. Tabla. STB : Entrada STROBE que se activa en nivel bajo para indicar la disponibilidad de un dato de entrada o la aceptación de un dato de salida. operando en los modos 0 y 1. 9. Como se observa en los diagramas de tiempos de la figura 9.

El µP no puede escribirse sobre este registro. Registro de estado Una operación de lectura al registro de estado de siete bits. El formato de la palabra de estado se muestra en la figura 9. el estado de las líneas de interrupciones y si éstas están habilitadas. la escritura sería a este último. Una lectura del registro de estado puede indicar si en el latch de entrada o salida existe un dato aun no transferido al receptor. El programa puede examinar esta información en cualquier momento. 9.Dispositivos de E/S Programables 544 Fig. porque al compartir la misma dirección con el registro comando. entrega información de estados de los puertos de E/S y el temporizador. Pudiéndose además detectar cuando el temporiza- .34.33 Formas de ondas para transferencias de entrada y salida bajo el control del puerto C.

Esto último se logra detectando el estado del bit 6 del registro de estado. Pantalla de cristal líquido conectada a un 8155. .Dispositivos de E/S Programables 545 dor contador llega a la cuenta final después de haber sido iniciado. 9. Formato de la palabra de estado del 8155.34. Fig.9 Se debe controlar la presentación de información alfanumérica en una pantalla de cristal líquido. 9. Fig.35. Ejemplo 9.

Valores de temperatura y estado del proceso. El código de la aplicación puede programar al dispositivo para operación con datos de 4 bits. RS. Los valores de temperatura son de dos dígitos y está almacenados a partir de la dirección de memoria MEM. para comunicarse con el módulo LCD se requieren tres líneas de control: E.36. para presentación de caracteres alfanuméricos y símbolos. Tal estándar se conoce como HD44780U. El dígito más significativo en la posición más baja. generador de caracteres y los manejadores de cristal líquido necesarios para el control de una matriz de puntos. lo cual significa que puede presentar 2 líneas de 16 caracteres cada una.37. Las funciones y distribución de los terminales del dispositivo LM032L se muestran en la figura 9.35. por lo cual se simplifica la interconexión del LCD con el sistema procesador.36 es de 16x2 caracteres. Realizar la interconexión a un sistema 8085A. 9. Esta unidad provee todas las funciones como memoria de presentación. basándose en el diagrama simplificado de la figura 9.36. e imprima la temperatura en dos puntos de un proceso. R / W y ocho líneas para datos y comandos. Solución: La pantalla LCD de la figura 9. independientemente del modelo. en cuyo caso sólo serán necesarias siete líneas de interconexión. Este es un sistema microcontrolador y manejador de pantallas LCD. 2. de un módulo de cristal líquido de 16x2 caracteres (controlador HD44780U). Escribir el programa de control de presentación.35. El formato de presentación es el de la figura 9.Dispositivos de E/S Programables 546 1. El carácter se construye en una matriz de 5x7 puntos Existe un gran número de módulos LCD producidos por diferentes fabricantes y existe un estándar que facilita la interconexión entre el dispositivo y un µP o µCtrl. Fig. Como ilustra la figura 9. El HD44780U tiene dos registros de 8 bits: Registro de Datos (DR) Contiene temporalmente los datos a ser leídos o escritos en la memoria RAM de datos a presentar (DDRAM: Display Data RAM) y en la memoria RAM del .

Registro de Instrucciones (IR) Almacena los códigos de las instrucciones. Enable.5 V. La línea de control RS permite seleccionar uno de los registros como indica la tabla 9. Tierra. R/ W : E: D4-D7: D0-D3: Fig. Una vez que el µP lee el dato.5. Cuando es 0 se escriben comandos en el registro de instrucción (IR) o se leen desde IR el estado de la bandera de ocupado y del contador de direcciones. Nibble bajo del bus de datos bidireccional. Estas 4 líneas no se usan durante el modo de operación con transferencias de 4 bits. Cualquier información cargada en el DR por el µP. Comunica el µP con el HD44780U. Regulación de contraste de la pantalla (0-5 V) Selects registers. 1: Lectura. Inicia las operaciones de lectura y escritura.7 V a 5. Cuando el µP lee datos desde la DDRAM o CGRAM. el contenido de la siguiente posición de la memoria se envía al DR para una próxima lectura por el sistema. La CGRAM contiene caracteres definidos por el usuario. un dato es leído desde la DDRAM o CGRAM y cargado en el DR para ser transferido al µP. 9. 0: Escritura. generador de caracteres (CGRAM: Character Generador RAM). Comunica el µP con el HD44780U. como por ejemplo: limpiar pantalla. El dispositivo LM032L usa el estándar HD44780U. El bit D7 puede usarse como bandera de ocupado. Nibble mas significativo del bus de datos bidireccional.Dispositivos de E/S Programables 547 VDD: VSS: VEE: RS: Alimentación de 2. ocultar cursor o desplazar cursor. Cuando una dirección es escrita en el IR. Cuando es 1 se escribe o lee desde el registro de datos (DR) Read/Write Selección de operaciones de lectura y escritura.37. estos son transferidos al DR. . y direcciones para la DDRAM o la CGRAM. es almacenada automáticamente en la DDRAM o en la CGRAM.

Operación de escritura en el IR con RS =0). la bandera de ocupado estará en alto y el controlador no aceptará transferencia alguna hasta cuando BF retorne a nivel bajo. Escritura en el DR (Dato desde el DR a la DDRAM o CGRAM) Lectura del DR (Dato desde DDRAM o CGRAM hacia el DR) Cuando el HD44780U está realizando una operación interna. Cuando el µP escribe la dirección de una instrucción en el IR. Por ejemplo. El diagrama de tiempos de una operación de escritura al módulo LCD se presenta en la figura 9.39. ésta es cargada en el AC. El contador de direcciones (AC:Address Counter) es un apuntador de direcciones para la DDRAM y la CGRAM.Dispositivos de E/S Programables 548 Tabla. Memoria DDRAM . cargar el dato en el bus D0-D7 y retornar E a cero lógico. por ejemplo. llevar la línea R / W a cero. Fig. por cada operación de escritura/lectura. Una escritura en el módulo. fijar el estado de RS y R / W . Para el dispositivo de 16x2 caracteres. puede tener dos propósitos: uno. 9.5. Selección de registros. Todo texto escrito en el HD44780U se almacena en esta memoria y el µCtrl a continuación leerá la DDRAM y presentará el mensaje en el LCD. La memoria de datos a presentar o DDRAM contiene los códigos de 8 bits de los caracteres en pantalla. El procedimiento implica: poner RS en el estado correspondiente. Su máxima capacidad son 80 caracteres. el estado de BF y del contador de direcciones puede ser examinado por el programa.38. la ejecución de una instrucción (Borrar pantalla. la DDRAM puede representarse con el siguiente mapa de memoria. La propia instrucción especifica si el destino es la DDRAM o la CGRAM. En la práctica está secuencia no es crítica. colocar el dato. El AC es incrementado/disminuido en 1. Como se expone en la tabla 9. el evento que ejecuta las operaciones internas. se puede activar E. el otro. la presentación de un caracter ASCII en la pantalla (Operación de escritura al DR con RS =1). y al final retornar a cero la línea E. Es en realidad el flanco de caída de la señal E. RS 0 R/ W 0 OPERACIÓN 0 1 1 1 0 1 Escritura de instrucción o dirección en el IR Lectura de la bandera de ocupado BF (D7) y del contador de direcciones (D0-D6).5. poner la entrada E en alto. 9.

el segundo a la 1 y así sucesivamente.6. y el número indica la dirección de la memoria que corresponde a cada posición en la pantalla.40. Las instrucciones disponibles. Si escribimos un carácter el la dirección 0FH. sus códigos y el número de ciclos de reloj invertidos en la ejecución de cada una. el siguiente carácter enviado no aparecerá al comienzo de la segunda línea (dirección 40H) debido a que fue escrito en la dirección 10H. éste aparecerá en la ultima posición de la línea 1. Ciclo de escritura en el HD44780U. El primer caracter pertenece a la posición 0.39. se muestran en la tabla 9. El área más oscura en la figura 9.Dispositivos de E/S Programables 549 Fig. El área que no se usa para presentar caracteres puede usarse como RAM de propósito general. Los caracteres imprimibles se muestran en la tabla de la figura 9.38 corresponde a los caracteres visibles o 16x2 caracteres. . En este caso antes de enviar el caracter debe ejecutarse un comando que desplace el cursor hacia la primera posición de la línea 2. 9.

. Patrones en la ROM del generador de caracteres.40.Dispositivos de E/S Programables 550 Fig. 9.

0= “ apagada. 0 = Mueve el cursor. 1 = Desplaza el contenido de la pantalla con cada nueva escritura de dato. 1 = Presenta 2 líneas de caracteres. 1 = Módulo LCD está ocupado.6. 1 = Desplaza el contenido de la pantalla. . 0 = Bus de 4 bits. 1 = Cursor está activo. I/D: S: D: C: B: S/C: R/L: BF: DL: N: 1 = Avance del cursor.Dispositivos de E/S Programables 551 Tabla. 0 = Dispositivo libre para aceptar comandos o datos. 0= “ “ 5 x 7 puntos. 1 = Bus de 8 bits. Conjunto de instrucciones del módulo LCD. 1 = Cursor parpadea si está activo. 1 = Pantalla activada. 0 = Presentación normal. 0 = Muestra 1 línea de caracteres. 0 = Retroceso del cursor. 0 = Cursor normal. 0= “ “ “ izquierda. 0 = Cursor oculto. F: 1 = Caracteres de 5 x 10 puntos. 9. 1 = Desplazamiento hacia la derecha.

al aplicársele energía. 2 líneas matriz 5x7). Si se escribe en la línea 1 y se desea que el carácter que sigue se presente en la posición 5 de la segunda línea se usa la función Set DDRAM Addr o C5H=110001012 (Dirección DDRAM= 45H). establece. por defecto. la posición del cursor se mueva hacia la derecha. Esperar al menos 40 µs. el HD44780U debe ser configurado por medio de una secuencia de instrucciones enviada al controlador del módulo. cuyo código es 01H=000000012. Esperar al menos 1. Ejecutar la instrucción Function Set (30H: bus 8 bits). el programa de la aplicación deberá ejecutar las instrucciones de configuración del LCD. que si no se satisfacen las condiciones de la fuente de alimentación para la operación del circuito de RESET interno.Dispositivos de E/S Programables 552 Configurando el módulo LCD Antes de usar la pantalla de cristal líquido. Esto se corresponde con el byte 38H=000011102. No basta con examinar la bandera de ocupado BF para detectar cuando el módulo está disponible. a un estado inicial. Para borrar la pantalla en cualquier momento. Ejecutar la instrucción Function Set (30H: bus 8 bits). por lo cual es suficiente con verificar a BF. sugerida por el fabricante. La secuencia de inicio por instrucciones. 2 líneas de caracteres y una matriz de 5x7 puntos. Finalmente. es la siguiente: Esperar 15 ms después que VCC alcance 4. Los tiempos de espera después de esta instrucción se corresponden con el tiempo de ejecución de la misma. Esta orden limpia la pantalla y coloca al cursor en la posición del primer carácter de la primera línea. que cada vez que se presente un nuevo carácter.64 ms. En este caso. se ejecuta una sucesión de instrucciones que lleva al módulo LCD. Ejecutar la instrucción Clear Display (01H: borrar pantalla). Esperar al menos 40 µs. Esperar al menos 4. como se deduce de la tabla 9. Esperar al menos 40 µs. Ejecutar la instrucción Function Set (38H: bus 8 bits.1 ms. * Antes de esta instrucción los tiempos de espera deben cumplirse. El manual de usuario del HD44780U especifica que un circuito interno de RESET inicia dispositivo. Ejecutar la instrucción Display Control (08H: pantalla y cursor desactivados). En principio. Avanzar el cursor). un comando 06H=000001102 de la instrucción Entry Mode Set. para el modo de 8 bits.6. Ejecutar la instrucción Entry Mode set (06H:Auto incremento. Esperar al menos 40 µs. Esperar al menos 100 µs. Ejecutar la instrucción Display Control (0EH: Activar pantalla y mostrar cursor). Esperar al menos 40 µs. la cual activa la pantalla y muestra el cursor. . se usa la instrucción Function Set para especificar que se usa un ancho de 8 bits para el bus de datos. La instrucción siguiente de la secuencia de inicio corresponde al comando 0EH=000011102 de la instrucción Display Control. También se indica. se ejecuta Clear Display. Ejecutar la instrucción Function Set(* ) (30H: bus 8 bits).7 V.

41. El archivo resultante en de formato hex se cargó en el programa 8085SimulatorIde el cual emula un módulo LCD.Dispositivos de E/S Programables 553 El programa desarrollado para establecer la comunicación entre el µP y el HD44780U y presentar el texto de la figura 9. el cual debe cargarse en el acumulador.1ms) para permitir satisfacer los tiempos especificados en la rutina de inicio. El resultado se presenta en la figura 9. Si BF está en uno. • PULSO_E Genera un pulso de nivel alto en la línea de control ENABLE (E). Antes de ejecutar una instrucción determinada se detecta si el dispositivo está libre.42. • INIC_LCD Rutina de inicio. se muestran a continuación. Configura el módulo LCD y lo deja listo para ser usado. • LCD_OCUP Verifica el estado de la bandera de ocupado. • TEXTO2 Envía al LCD la cadena de caracteres BCD de longitud especificada por el contenido del registro C y cuyo primer elemento está almacenado en la dirección de memoria especificada por el registro par HL. El programa consta de 9 módulos ensamblados con el AVMAC85 y enlazados con el AVLINK. Las instrucciones del programa de control del módulo LCD. • ESP_5MS Retardo de 5 ms (>4. • TEXTO1 Envía al LCD la cadena de caracteres cuyo primer elemento está almacenado en la posición con dirección de memoria apuntada por el registro par HL. . los cuales se describen a continuación: • LCD Programa principal. • SAL_CMD Escribe en el registro de intrucciones IR. la interconexión del LCD con el 8085A en la figura 9. El carácter de escape es NULL (00H). el comando cuyo código está cargado en el registro acumulador. • SAL_DATO Escribe en el registro de datos DR el código ASCII del carácter a presentar. Antes de ejecutar la transferencia se verifica que el LCD esté disponible.36 consta nueve módulos. espera hasta cuando retorne a cero para continuar la ejecución del programa.

Líneas de control para escribir dato E_alto equ 4 . Máscara para activar línea enable E_bajo equ 0fbh . PC2-->EN .escap. Borrar pantalla cursor a la esquina izquierda ent_mod_set equ 6 . Dirección de inicio de RWM func_set1 equ 30h . class=code. PC0-->RW . start=i_rwm .--------------------------------------------------------------------------------------------------------------------- . class=iospace . Líneas de control para escribir comando escrb_dat equ 2 . Modulo de programa principal . 2 líneas de 5x7 puntos dspy_ctrl1 equ 8 . 2k de EPROM desde 0000H . Caracter de escape para texto1 bcd_ascii equ 30h .ent_mod_set.--------------------------------------------------------------------------------------------------------------------.--------------------------------------------------------------------------------------------------------------------. Líneas de contro (E=1) para leer LCD leer_dato2 equ 1 .--------------------------------------------------------------------------------------------------------------------. start=0 . class=data. La pila reside en la RWM defseg datos.E_bajo.--------------------------------------------------------------------------------------------------------------------i_stack equ 08F0H .sal_cmd. RWM a partir de 0800H defseg progr.texto2 .func_set2. Conversión BCD a ASCII . Definición de etiquetas .--------------------------------------------------------------------------------------------------------------------. Pantalla off y cursor oculto dspy_ctrl2 equ 0EH .escrb_dat. Base de la pila . Definición de segmentos .E_alto.escrb_cmd.leer_dato2 extern inic_lcd. Autoincremento y avanzar cursor escrb_cmd equ 0 . Inicio de la pila i_rwm equ 0800H . Máscara para llevar enable a cero leer_dato1 equ 5 .leer_dato1 public func_set1.texto1. Puerto de control del 8155 pa_8155 ds 2 . Líneas de datos del módulo LCD pc_8155 ds 1 .pc_8155.dspy_ctrl2. start=i_stack . Área de la pila . Líneas de contro (E=0) para leer LCD escap equ 0 .--------------------------------------------------------------------------------------------------------------------defseg puertos. Puertos del 8155 .start=50h. PC1-->RS .--------------------------------------------------------------------------------------------------------------------seg puertos pctrl_8155 ds 1 . Pantalla on y mostrar cursor clr_dspy equ 1 .clr_dspy.bcd_ascii.--------------------------------------------------------------------------------------------------------------------seg stack ds 10H t_stack:equ $-1 .Dispositivos de E/S Programables 554 $title(Manejo LCD) $subtitle(Módulo LCD) . 8155 en dirección 50h defseg stack.--------------------------------------------------------------------------------------------------------------------public pa_8155. Interconexión de 8 bits.dspy_ctrl1. Interconexión de 8 líneas func_set2 equ 38h .--------------------------------------------------------------------------------------------------------------------.

Apuntar valor de temperatura 2 mvi c. Son dos dígitos BCD call texto2 . Mover cursor lxi h.t_stack . Presentar temperatura 2 lxi h.--------------------------------------------------------------------------------------------------------------------- .--------------------------------------------------------------------------------------------------------------------seg progr lxi sp. Área de mensajes . Dirección de posición 13 de línea 2 call sal_cmd .0 db 0dfH. Configuración de inicio del módulo LCD lxi h.2 . Presentar '(-->)' hlt .--------------------------------------------------------------------------------------------------------------------cad1: cad2: cad3: cad4: db 'T1='. Apuntar valor de temperatura 1 mvi c.cad3 . Segmento de código .')'.cad1 . Presentar 'grados centigrados' mvi a.0 db '('.0cdh . Presentar temperatura 1 lxi h. Apuntar mensaje '(-->)' call texto1 .mem+2 .0dH .0 db 'T2='.cad4 .Dispositivos de E/S Programables 555 .mem . Programar 8155 call inic_lcd . Pa:salida Pc:salida out pctrl_8155 . Presentar texto 'T2=' lxi h. Área de variables .cad2 . Son dos dígitos BCD call texto2 .--------------------------------------------------------------------------------------------------------------------. Apuntar 'grados centigrados' call texto1 .7eh. Se carga el apuntador de pila mvi a. Apuntar mensaje 'T1=' call texto1 .'C '.--------------------------------------------------------------------------------------------------------------------seg datos mem ds 4 temp ds 1 .0 end . Presentar texto 'T1=' lxi h. Apuntar mensaje 'T2=' call texto1 .--------------------------------------------------------------------------------------------------------------------. Apuntar 'grados centigrados' call texto1 .cad2 .2 . Presentar 'grados centigrados' lxi h.--------------------------------------------------------------------------------------------------------------------.

---------------------------------------------------------------------------------------------------------------------. Espera que el módulo esté libre mvi a.a . Recuperar código de instrucción out pa_8155 . Salva código de instrucción call lcd_ocup . Rutina SAL_CMD .temp. Function set call sal_cmd call lcd_ocup .func_set1 .func_set2 .dspy_ctrl1 . Display Control call sal_cmd mvi a.dspy_ctrl2 extern clr_dspy. Esperar al menos 100 µs mvi a. Function set call sal_cmd call esp_5ms . Esperar al menos 40 µs mvi a. Esperar al menos 15 ms call esp_5ms call esp_5ms mvi a.---------------------------------------------------------------------------------------------------------------------inic_lcd: call esp_5ms .ent_mod_set. func_set1.lcd_ocup defseg progr seg progr . Cargar instrucción en bus de datos call pulso_E .b .---------------------------------------------------------------------------------------------------------------------sal_cmd: mov b.Dispositivos de E/S Programables 556 .pa_8155.---------------------------------------------------------------------------------------------------------------------public sal_cmd extern lcd_ocup.escrb_cmd .----------------------------------------------------------------------------------------------------------------------public inic_lcd extern sal_cmd. E=0.dspy_ctrl1.func_set1 . RS=0.---------------------------------------------------------------------------------------------------------------------.dspy_ctrl2 .esp_5ms. Generar un pulso en E ret end .func_set1 . Líneas de control para inicio de ejecutar instrucción sta temp . Rutina INIC_LCD . Entry Mode Set call sal_cmd ret end . Clear Display call sal_cmd mvi a. Display Control call sal_cmd mvi a.clr_dspy .1 ms mvi a.pulso_E defseg progr seg progr .ent_mod_set .---------------------------------------------------------------------------------------------------------------------- .escrb_cmd. RW=0 mov a. Esperar al menos 4.func_set2. Function set call sal_cmd call esp_5ms .---------------------------------------------------------------------------------------------------------------------. Function set call sal_cmd mvi a. Salvar estado de RS y RW out pc_8155 .pc_8155.

Rutina SAL_DATO . Recuperar dato out pa_8155 .0cH .pc_8155.pc_8155.temp.---------------------------------------------------------------------------------------------------------------------sal_dato: mov b. E=1.Dispositivos de E/S Programables 557 .a .---------------------------------------------------------------------------------------------------------------------public lcd_ocup extern pa_8155. Pa:entrada Pc:salida out pctrl_8155 .pulso_E defseg progr seg progr . esperar mvi a. Pa:salida Pc:salida out pctrl_8155 . Salvar dato call lcd_ocup . Generar un pulso en E ret end . RW=0 mov a.0dH . Leer estado de bandera de ocupado mov e.leer_dato2 .leer_dato1. RW=1 out pc_8155 nop . RS=1.e .---------------------------------------------------------------------------------------------------------------------.pa_8155. Estado de líneas de control para inicio de enviar dato sta temp . RW=1 out pc_8155 mov a.leer_dato1 .escrb_dat .------------------------------------------------------------------------------------------------------- .---------------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------------lcd_ocup: mvi a. Cargar dato en el bus call pulso_E . Tiempo extra in pa_8155 . E=0. Recuperar BF rlc .escrb_dat. Si BF es 1. salvar BF en registro E mvi a. Espera que el módulo esté libre mvi a. E=0.---------------------------------------------------------------------------------------------------------------------- . RS=0. Rutina LCD_OCUP .---------------------------------------------------------------------------------------------------------------------public sal_dato extern lcd_ocup. Salvar estado de RS y RW out pc_8155 . BF a la bandera de acarreo jc lcd_ocup . RS=0. Programar 8155 para escritura ret end . Programar 8155 para lectura mvi a.a .b .leer_dato2 defseg progr seg progr .

bcd_ascii defseg progr seg progr . Máscara con E = 0 out pc_8155 . continuar presentando ret .Dispositivos de E/S Programables 558 .sal_dato.sal_dato defseg progr seg progr .---------------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------------public pulso_E extern temp.---------------------------------------------------------------------------------------------------------------------- .---------------------------------------------------------------------------------------------------------------------pulso_E: lda temp . Convertir a ASCII call sal_dato .pa_8155.---------------------------------------------------------------------------------------------------------------------texto2: mov a. Caracter desde la memoria al acumulador cpi escap .pc_8155 defseg progr seg progr . Rutina TEXTO2 .---------------------------------------------------------------------------------------------------------------------public texto2 extern escap. E=1. Si no es el último valor.---------------------------------------------------------------------------------------------------------------------texto1: mov a. Es el último. E=0. Rutina TEXTO1 .---------------------------------------------------------------------------------------------------------------------. Dígito BCD desde memoria al acumulador adi bcd_ascii .---------------------------------------------------------------------------------------------------------------------. Cuenta de valores presentados jnz texto2 .---------------------------------------------------------------------------------------------------------------------. Apuntar dígito siguiente dcr c .---------------------------------------------------------------------------------------------------------------------. end .E_alto. Presentar caractes inx h . Tiempo adicional ani E_bajo . RW nop . Máscara con E = 1 out pc_8155 .m . Probar si es el último caracter del mensaje rz . Presentar dígito inx h . Continuar presentando end .E_bajo. Recuperar estado de RS y R/W ori E_alto . retornar. RW ret end . Apuntar siguiente elemento de la cadena jmp texto1 . Rutina PULSO_E . Retornar si fin de cadena call sal_dato .---------------------------------------------------------------------------------------------------------------------public texto1 extern escap.m . RS. RS.

281h esp: dcx d mov a. Fig. 9. . Rutina ESP_5MS .41.e ora d jnz esp pop d ret end .---------------------------------------------------------------------------------------------------------------------- Fig.---------------------------------------------------------------------------------------------------------------------esp_5ms: push d lxi d.42.---------------------------------------------------------------------------------------------------------------------.---------------------------------------------------------------------------------------------------------------------public esp_5ms defseg progr seg progr . Puerto de conexión del módulo LCD. 9.Dispositivos de E/S Programables 559 . Módulo LCD del programa 8085Simulator Ide.

TH y TL son señales internas al 8155 y se usan para seleccio- .2 Sección del temporizador-contador del 8155 Además de 256 bytes de memoria RWM y de 3 puertos de E/S. arrancar el temporizador y esperar que éste le indique el final del retardo. • Generar velocidades de baudios para el canal de comunicación serie. el uso de un temporizador sólo lo limita la imaginación del diseñador. • Realizar la cuenta de eventos. y en general. Las entradas AD0-AD7 corresponden a los terminales del 8155 y permiten el acceso a los registros. medir variables físicas como temperatura y humedad.Dispositivos de E/S Programables 560 9. Este puede usarse para generar sonido. Las aplicaciones de un temporizador son diversas. está presente en toda aplicación que involucre generación y control de tiempo. La CPU sólo debe programar el modo de operación. El uso de un circuito para generar. Los terminales TIMER IN y TIMER − OUT son externos. 9. La sección del timer del 8155 es un temporizador contador binario descendente de 14 bits. convertir de voltaje a frecuencia. libera al µP de la tarea de mantenerse en un lazo sin hacer nada por la duración del retardo. por ejemplo: tiempos de espera. Al primero se conectan los pulsos a contar y en el segundo se presenta la señal de salida.2.43. el 8155 tiene un temporizador contador programable que puede usarse en aplicaciones que requieran control de tiempo. el cual registra los pulsos de entrada y al culminar la cuenta. AD0-AD7 Registro TH Registro TL TH TL TIMER-IN TIMER − OUT Fig. controlar servomotores. Entradas y salidas de la sección del timer del 8155. Entre las funciones básicas del dispositivo se tienen: • Generar retardos y medir el tiempo transcurrido entre dos eventos. de acuerdo con el modo de operación previamente programado.43 muestra las líneas de entrada y salida del temporizador. entrega a su salida una onda cuadrada o un pulso. En la práctica. La figura 9.

TIMER-IN TEMPORIZADOR TIMER − OUT Fig. En la tabla 9.7 se especifican los cuatro comandos disponibles. Fig. En el registro TL se cargan primero los ocho bits menos significativos de la cuenta y en TH los seis bits restantes. basta con escribir la palabra de control adecuada en el registro de comandos. 9.44. los dos bits de orden alto (TM2-TM1) del registro de comando se usan para funciones del contador. Entradas y salidas externas de la sección del timer del 8155. establecen el modo de operación. Formato de los registros internos del timer.44. este puede verse como un componente con una entrada de reloj y una salida. como ilustra la figura 9. Programación del temporizador-contador Antes de ser puesto en operación. Esta configuración se realiza cargando palabras de control en los registros internos del contador. desde el punto de vista del hardware. Debido a que la programación del temporizador se realiza por programa. De modo que para arrancar o parar el temporizador.32. de acuerdo con el formato mostrado en la figura 9. el dispositivo debe ser programado para indicarle el modo de operación y la longitud de la cuenta. debe . Como se observa en la figura 9. Debido a que el programa puede iniciar o parar al timer en cualquier momento. Los dos bits altos de TH.45.Dispositivos de E/S Programables 561 nar los registros del contador.45. 9.

Tabla. Para el modo 2. durante los primeros 2 ciclos de reloj la salida permanecerá en alto y durante los siguientes 2 pulsos se pondrá en bajo. 1 0 Pulso único en nivel bajo cuando se alcanza el final de la cuenta. Fig. la salida permanecerá en alto durante 4 . si la longitud de la cuenta es 4. Comandos del timer. como se especifica en la tabla 9. Carga el modo y longitud de la cuenta. cuando el modo 0 es seleccionado. se recarga la longitud y se repite el ciclo continuamente hasta cuando se pare el contador. 9. Tabla. La salida TIMER − OUT está normalmente en nivel alto y se puede seleccionar uno entre cuatro modos de operación.. con una cuenta de 5. Como se observa en la figura 9. la cual es recargada automáticamente al final del conteo. 0 1 Detiene de inmediato la cuenta. 9. 1 1 Pulso en nivel bajo con auto recarga al final de la cuenta. Si el timer está 1 1 corriendo se espera el final de la cuenta antes de cargar el nuevo modo y longitud.7. El periodo de la onda cuadrada es igual a la longitud de la cuenta.46. 9. Modos de operación del temporizador. Para modo 1. Por ejemplo. se produce a la salida un ciclo de onda cuadrada. M2 M1 0 0 Onda cuadrada. Formas de ondas de salida según el modo seleccionado. TM2 TM1 0 0 No afecta al temporizador.46.8. 1 0 Para el contador una vez alcanzado el final de la cuenta.Dispositivos de E/S Programables 562 cuidarse que tales acciones no modifiquen la configuración de los puertos de E/S realizada al inicio del programa. Pone la salida en cero durante la segunda mitad de la cuenta. Para una longitud de 5. La longitud de la cuenta puede ser un valor entre 2 y 3FFFH. el tiempo en uno lógico será de 3 periodos de reloj y el tiempo en cero de dos ciclos de reloj.8. 0 1 Onda cuadrada con auto recarga.

con las características descritas.Dispositivos de E/S Programables 563 periodos de reloj y en cero durante el quinto ciclo. Selección de la frecuencia de salida.9 indica como se selecciona la frecuencia de salida y la figura 9. Tabla.10 Se tiene un 8155 decodificado en la dirección 40H y se usará el temporizador para generar una señal de reloj de frecuencia seleccionada por la posición de tres interruptores S0-2 conectados a las líneas PA0-2 del puerto A. 9. Ejemplo 9. Considere que la frecuencia de oscilación del cristal externo del µP es de 6. S2 S1 S0 Frecuencia (Hz) 0 0 0 300 0 0 1 600 0 1 0 1200 0 1 1 2400 1 0 0 4800 1 0 1 9600 1 1 0 9600 1 1 1 9600 Fig.47. 9. .9. En el modo 3 se recarga la longitud generándose un tren de pulsos. La tabla 9.47 muestra el circuito de generación de señales.144 MHz. Generador de reloj de frecuencia variable.

class=code.start=40h.072 × 10 6 = 640 4800 Usando la ecuación se obtiene la siguiente tabla. Arrancar timer palb_ctrl equ 2 tope_pila equ 200h . Definición de etiquetas . lc = 3. Tabla. start=0 . Onda cuadrada con autorecarga inic_timer equ 0C0h .Dispositivos de E/S Programables 564 Solución: El temporizador funciona en el modo de onda cuadrada con auto recarga y debe generarse una tabla de valores para la longitud de la cuenta.--------------------------------------------------------------------------------------------------------------------------. 9.--------------------------------------------------------------------------------------------------------------------------. 8155 en dirección 40h defseg progr.--------------------------------------------------------------------------------------------------------------------------defseg puertos. Frecuencia Longitud decimal (Hz) de la cuenta 300 10240 600 5120 1200 2560 2400 1280 4800 640 9600 320 La subrutina CLK lee los interruptores y encuentra en la tabla la longitud correspondiente.--------------------------------------------------------------------------------------------------------------------------modo_timer equ 40h . en función del estado de cada interruptor. Para una frecuencia fx la longitud de la cuenta se calcula con: f lc = clk fx Para una frecuencia de 4800 Hz y un reloj externo de 6. Segmento de código . Generador de reloj . Definición de segmentos . A continuación se cargan los registros TL y TH y se arranca el temporizador.9. . class=iospace . Frecuencia de salida en función de la longitud de la cuenta.144 Mz se tiene.

.--------------------------------------------------------------------------------------------------------------------------.m . Byte alto de longitud al acumulador ori modo_timer . Pa:Entrada out pctrl_8155 . .--------------------------------------------------------------------------------------------------------------------------- .--------------------------------------------------------------------------------------------------------------------------clk: lxi h. tope_pila . Puerto de control del 8155 pa_8155 ds 3 .--------------------------------------------------------------------------------------------------------------------------. Rutina CLK .320. .Dispositivos de E/S Pr