3 Unidad Aritmética y Lógica 3.

1 Estructura y Funcionamiento de una ALU

7.2.- Unidad Aritmético-Lógica (Unidad de Procesamiento).
La ALU es la unidad encargada de realizar las operaciones elementales de tipo aritmético (sumas, restas, multiplicaciones, etc.) y lógico (comparaciones, operaciones sobre el álgebra de Boole: NOT, AND, OR, etc).

Los elementos básicos que componen la ALU son: Circuito operacional (COP): Contiene los circuitos necesarios para la realización de las operaciones con los datos procedentes del Registro de Entrada. Registro de Entrada (RE): Contiene los datos u operandos que intervienen en una instrucción antes de que se realice la operación por parte del COP. Registro de Estado (RS): Contiene un conjunto de biestables (indicadores) en los que se deja constancia de condiciones que se dieron en la última operación realizada y que habrán de ser tenidas en cuenta en operaciones posteriores. Registro Acumulador (RA): Almacena los resultados de las operaciones realizadas por el COP.

Con las entradas S0 y S1 se pueden elegir cuatro operaciones aritméticas (con S2 en un estado) y cuatro logicas (con S2 en otro estado).12. En inglés ALU significa Arithmetic Logic Unit (Unidad Aritmética Lógica).1. muestra el diagrama de bloques de una ALU.1. la sección lógica y la modificación de la sección aritmética para realizar las operaciones aritméticas y lógicas.12. a través de líneas de selección. La entrada de selección de modo S2 distingue entre las operaciones aritméticas y lógicas.12. En la tabla 3.Exclusiva. En el circuito.2 Operaciones con datos de memoria y Registros Unidad Aritmética y LÓgica (ALU) Una unidad aritmética lógica puede realizar un conjunto de operaciones aritméticas básicas y un conjunto de operaciones lógicas. Figura 3.3. La figura 3. Los acarreos de entrada y salida tienen sentido únicamente en las operaciones aritméticas. Diagrama de bloques de una ALU Las cuatro entradas de A se combinan con las de B generando una operación de salida de cuatro bits en F. S0) permiten seleccionar una de las compuertas de entrada. las dos líneas de selección (S1. . OR . Las entradas de selección S0 y S1 determinan la operación aritmética o lógica. Tabla de Función Lógica. AND y NOT.1.12. S1 S0 Salida Función Fi 0 0 F=Ai+Bi OR 0 1 F=Ai‡Bi XOR 1 0 F=Ai·Bi AND 1 1 F=A'i NOT Tabla 3. Sección Lógica Los datos de entrada en una operación lógica son manipulados en forma separada y los bits son tratados como variables binarias.1. se listan cuatro operaciones lógicas OR. correspondientes a la función Fi . El diseño de una ALU implica el diseño de la sección aritmética.

Selección de Función Salida N Función Descripción S1 S0 Cin N F 0 0 0 0 A Transferir A 0 0 1 0 A+1 Incrementar A 0 1 0 B A+B Suma ó agregar B a A 0 1 1 B A+B+1 Suma con accarreo ó agregar B a A más 1 1 0 0 B¶ A+B¶ Agregar el complemento de 1 de B a A 1 0 1 B¶ A+B¶+1 Agregar el complemento de 2 de B a A 1 1 0 Todos unos A-1 Decrementar A 1 1 1 Todos unos A Trasferir A Tabla 3.2 es una etapa de un circuito lógico de n bits. otro número en la entrada B y el acarreo de entrada Cin en un valor lógico 0. En una ALU.12. Las operaciones aritméticas configuradas en el circuito aritmético se presentan en la tabla 3.2.2.2.12. la suma aritmética se puede implementar con un número binario en A.El circuito lógico de la figura 3.1). El resto de las funciones se enuncian en la columna descripción. Figura 3.12. Diagrama lógico de un circuito lógico de una ALU Sección Aritmética El componente básico de la sección aritmética es un sumador en paralelo (ver lección 3. El circuito se diseña bajo el precepto de intervenir cada entrada Bi para obtener las siguientes funciones: S1 S0 Ni 0 0 0 . Tabla de la Función F en un Circuito Aritmético La implementación de las funciones anteriores por medio de un circuito lógico sencillo se describe a continuación.12.10.

12.12.3. Circuito aritmético Diseño de una Unidad Aritmética Lógica En el diseño de una ALU se deben seguir los siguientes pasos: . la entrada A se denomina Mi en el sumador completo.12.2 al agregar el número Ni (tabla 3.2.4. Figura 3. Circuito para la tabla 3.12. teniendo en cuenta el valor de la entrada Cin.12. Figura 3.12. Por medio de estas funciones se pueden lograr las funciones de la tabla 3.3.3.3) a la entrada A a través de un sumador en paralelo para cada etapa.12.0 1 Bi 1 0 Bi' 1 1 1 Tabla 3.4. Tabla del circuito para la entrada Bi La figura 3. El circuito combinacional aritmético se muestra en la figura 3. En la figura. muestra el circuito.12.

12. utilizando la debida manipulación lógica. son equivalentes a las siguientes expresiones: Mi = Ai + S2·S1'·S0'·Bi + S2·S1·S0'·Bi' Ni = S0·Bi + S1·Bi' Cini = S2'·Ci La figura 3. El diseño simple de una ALU se hace utilizando el sumador completo para generar las operaciones lógicas de la unidad. Por lo tanto es necesario introducir una variable de control adicional (S2). muestra el diagrama de la unidad aritmética lógica de dos etapas. Ni y Cini en un sumador completo. un valor S2 = 1 hace que el circuito efectúe operaciones lógicas. Recordando la salida de un sumador completo: F = (Ai ‡Bi)‡Cin A partir de esta ecuación.4. En este diseño. S2 S1 S0 Ai Bi Cin Operación Sumador Completo Función requerida Fi OR XOR AND NOT Manipulación Aplicar una función OR Ai + Bi Ninguna Aplicar una función OR Ai + Bi' Ninguna Salida Ai+Bi Ai‡&M Ai·Bi A'i 1 0 0 Ai 0 0 Ai 1 0 1 Ai Bi 0 Ai ‡&M 1 1 0 Ai Bi' 0 Ai·Bi 1 1 1 Ai 1 0 A'i Tabla 3. Modificar el circuito aritmético para obtener las operaciones lógica requeridas. . asumiendo que los acarreos de salida de todas las etapas son 0. 3.12. Diseñar la sección aritmética independientemente de la sección lógica. 2. con el fin de seleccionar entre las operaciones lógicas y aritméticas.5.1. las entradas Mi. Determinar las operaciones lógicas del circuito aritmético.4..4. La función requerida se expone en la tabla 3. es posible obtener la función lógica requerida.12. Tabla de obtención de las funciones lógicas con un sumador completo Partiendo de la tabla 3.12.

Tabla de verdad de una ALU .5.Figura 3.12.12. Las operaciones aritméticas son las mismas del circuito aritmético.5. S1. Selección Salida F hDescripción hS2 hS1 hS0 Cin F 0 0 0 0 A Trasferir A 0 0 0 1 A+1 Incrementar A 0 0 1 0 A+B Suma 0 0 1 1 A+B+1 Suma con accarreo 0 1 0 0 A-B-1 Resta con préstamo 0 1 0 1 A-B Sustracción 0 1 1 0 A-1 Decrementar A 0 1 1 1 A Transferir A 1 0 0 X A+B OR 1 0 1 X A ‡& OR-Exclusiva 1 1 0 X A·B AND 1 1 1 X A¶ Complementar A Tabla 3. Diagrama lógico de una ALU Las doce operaciones generadas en el ALU se resumen en la tabla 3. S0 y Cin..12.5. la función en particular se selecciona a través de S2.

1. las cuales sobresalen por ofrecer una reducción significativa en el tiempo del diseño. La figura 4.3.4. Metodologia De Diseño Top . Figura 4.2. Los métodos de diseño se basan en programas computacionales conocidos como herramientas de automatización del diseño electrónico (EDA Tools).Down se captura una idea en un nivel de abstracción alto y se implementa a partir de ésta descripción.Down.Down Las herramientas siguen el diagrama de flujo de la figura 4. En el primer nivel de la figura se aprecia un sistema inicial dividido en módulos. los cuales se dividen sucesivamente hasta llegar a los componentes básicos del circuito o elementos primarios.3. muestra la forma de diseño Top.2.3 Diseño de una ALU mediante HDL Herramientas Computacionales Utilizadas en las Metodologias de DiseÑo Descendentes (Top-Down) En el diseño Top . en un proceso hacia abajo incrementando el nivel de detalle según lo requerido. .1. Estos elementos se enmarcan en un cuadrado con la líneas más gruesa.

No. Mediante lenguajes de descripción HDL como VHDL. b. Simulación funcional: Simula las ecuaciones lógicas. Creación del archivo para la programación del dispositivo. Diagrama de Flujo con herramientas EDA Este proceso se resume en los siguientes pasos: 1. sin tener en cuenta los retardos. No. salidas. 4.2. para la cual existen varias alernativas. puede ser un diagrama de bloques. Diagramas de transición de estados. Formas de onda ±Tablas de verdad. 5. 2. Trazado del mapa. Verilog. Revisa si el circuito se adapta al chip. . de términos productos por salida. Implementación del diseño: Los pasos a seguir dependen del tipo de PLD que se esté utilizando en el diseño. Simulación temporal: Después de la implementación ya se conoce como queda programado el circuito y se puede realizar una simulación teniendo en cuenta los retardos. d. a. Colocación y enrutamiento. 6. Síntesis lógica: Consiste en tomar la descripción HDL y a partir de ella. Planteamiento de las especificaciones. Captura Esquemática: Dibujo del circuito mediante interfaz gráfica. Abel y CUPL. 7. generar y simplificar las ecuaciones lógicas correspondientes al circuito descrito. Simulación HDL (Opcional): Simula el comportamiento del circuito que se acaba de describir antes de la síntesis. Entrada del diseño:En esta etapa se realiza una descripción del circuito.Figura 4. 3.2. c.

ya que este generalmente funciona. lista de transiciones de estados. antes se debía repetir el proceso 2 o 3 veces hasta que el prototipo funcionara. 3. 4. 2.5m . Las últimas herramientas de diseño electrónico permiten implementar de forma automática la metodología de diseño Top .8. 7. Sintetiza el circuito lógico. Sintetiza y simplifica las ecuaciones lógicas. transistores 2. Es posible verificar el funcionamiento del sistema dentro del proceso de diseño sin necesidad de implementar el circuito. Entre otras ventajas. Las descripciones en un HDL proporcionan documentación de la funcionalidad de un diseño independientemente de la tecnología utilizada. Las herramientas de síntesis tienen la capacidad de convertir una descripción hecha en un HDL. 6. Sintetiza el archivo para programar un PLD. Por medio de los programas CAD para diseño de impresos se ha logrado disminuir el tiempo a 1/10 parte de lo que se gastaba antes. Lenguajes de Descripción de Hardware (HDL . Se describen en un lenguaje de alto nivel el comportamiento requerido del circuito a diseñar. 5. 4. cuando esto se hacia antes manualmente. En la realización de las simulaciones no es necesario sólo un prototipo. el programa realiza los siguientes pasos: 1. Esta descripción se puede hacer mediante tablas de verdad. Ejemplo: FPGA.2 m . Con base a la descripción. Simula las ecuaciones. Programación: La implementación genera un archivo JEDEC que indica el estado de las conexiones. ecuaciones lógicas.Down. a compuertas lógicas y además. EL programa HDL es el mismo así cambie la tecnología. Este archivo se usa para programar (o quemar el chip). VHDL por ejemplo. . 2. 1. 3.Down La metodologia de diseño descendente disminuye el tiempo de diseño. permiten probar la arquitectura del sistema para tomar decisiones en cuanto a cambios en el diseño. antes de que este sea implementado. se pueden mencionar las siguientes: 1. Simula el circuito lógico. Ventajas del Diseño Top .. Facilita el uso de las partes de un diseño en otros (Reutilización). Las simulaciones del diseño. optimizar dicha descripción de acuerdo a la tecnología utilizada.Hardware Description Language) Los lenguejes HDL permiten realizar el primer paso de la metodología del diseño descendente. Facilita la comunicación entre los diseñadores. 5.

Simplifica o sintetiza las ecuaciones según sea el caso.8. Lenguajes HDL más populares En la actualidad existen diversas herramientas de diseño para integrar sistemas de gran complejidad. 9. Los lenguajes de descripción de hardware constituyen una opción de diseño de soluciones de sistemas electrónicos. 3. Una descripción realizada en un HDL es más fácil de leer y comprender que los nestlist o circuitos esquemáticos. simularlos y adecuar la funcionalidad en alto nivel antes de llegar a los niveles bajos de abstracción en la implementación del diseño. ABEL El lenguaje ABEL es el más utilizado en los PLDs. . El programa ABEL cumple los siguientes pasos: 1. El lenguaje VHDL permite el diseño Top -Down o en otras palabras. tabla de verdad o en transición de estados. Es decir. Puede escoger el dispositivo que mejor se adapte. 2. Verifica si existen errores en la sintaxis del programa fuente. Simula las ecuaciones. modelar los bloques de alto nivel. VHDL maneja una sintaxis amplia y flexible. CUPL El lenguaje CUPL se describirá en la leccion 5 de este capítulo. no es necesario adecuar el circuito a cada dispositivo porque las herramientas de síntesis se encargan de ello. Un circuito en ABEL se puede describir en forma de ecuación lógicas. El lenguaje ABEL facilita la programación de PLDs combinatorios y secuenciales. 4. Genera el archivo JEDEC para la programación del PLD. Un circuito hecho mediante una descripción en un HDL puede ser utilizado en cualquier tipo de dispositivo programable capaz de soportar la densidad del diseño. 5. o verificar si el dispositivo especificado sí se adapta a la aplicación. VHDL El VHDL es un lenguaje de descripción y modelado diseñado para descibir en forma entendible la funcionalidad y la organización del hardware de los sistemas digitales y otros componentes.

Sign up to vote on this title
UsefulNot useful