LABORATORIO DE

CIRCUITOS DIGITALES II

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

FACULTAD DE INGENIERIA ELECTRONICA Y
ELECTRICA
ALUMNO:

CASTREJON MENDEZ MANUEL ADRIAN

CODIGO:

11190081

PROFESOR:

Ing. Oscar Casimiro Pariasca

INFORME:

Informe Previo N04

TEMA:

Contadores

CICLO:

VI

2014

III. CUESTIONARIO PREVIO:

1. Describir el modo de operacin del CI 74LS90, CI 74LS93, CI 74LS160, CI
74LS161 y del CI 74LS193.

CI 74LS90

Este circuito integrado diferenciadas de reloj CPA para el primer Flip-Flop y CPBD, para B
y D. Conectados de modo que nos proporcionan un divisor por dos y un divisor por cinco,
separados, las entradas de conteo estn inhibidas y las cuatro salidas puestas a cero lgico o
a una cuenta binaria codificada a decimal (BCD) de nueve mediante lneas de reset directas
con puerta.

74LS193

El contador 7493 utilizan 4 flip est compuesto por tres Flip-Flop Maestro-Esclavo y una
bscula RS, dispone de dos entradas -flops JK en modo de conmutacin, con entradas de
reloj CP0 y CP1 en donde CP1 es la entrada de reloj del segundo flip-flop por lo que para
formar un contador de 4 bits mod-16 hay que conectar la salida del primer flip-flop de
manera externa (puente) con la entrada CP1, quedando CP0 como la entrada de reloj del
contador.
Tambin tiene dos entradas de reset (MR1 y MR2) las cuales no se deben dejar
desconectadas (flotando) porque, como estas se activan en ALTA, al estar flotando toman
un nivel ALTO lo que mantendra en reset al contador.

74ls160

Informacin:
Este circuito integrado es un contador programable de 4 bits con carga de datos paralelo. El
reset es asncrono. Dispone de una salida de acarreo para contajes en cascada, as como de
dos entradas de control del contaje.
Funcionamiento:

Un nivel lgico bajo en la entrada

pone todas las salidas a valor lgico bajo. Para
realizar la carga del valor de las entradas de datos A, B ,C y D se deber meter un nivel
lgico bajo en la entrada

cuando se d un flanco ascendente de la seal de reloj. La

funcin de contaje esta deshabilitada mientras la seal

se encuentre a nivel lgico
bajo. Si se carga el contador con un valor de contaje superior al mximo (1001), el contador
volver a la secuencia de contaje normal. El contador dispone de dos entradas de habilitado
del contaje (T y P), ste empieza cuando estas dos entradas y la entrada descarga de los
datos de preseleccin (

) tengan un nivel lgico alto.

2. Disear un contador de mdulo 6 con el CI 74LS90. Determinar la relacin

que hay entre las frecuencias de las seales en las salidas de los flip-flop con la
frecuencia de la seal de reloj.

Observando la grfica del osciloscopio podemos darnos cuenta que las frecuencias de los
flip flop internos del integrado estn en la siguiente relacin:
Clock: f
Q0: f/2
Q1:f/4
Q2:f/8
Q3:f/16
3. Explique el funcionamiento del CI 74LS93. Mediante el uso de las dos entradas
de reloj (CLKA y CLKB) y las dos entradas R0 (1) y R0 (2) se puede truncar la
secuencia en cualquier valor entre 0 y 16.
Pines:

CP0: Reloj (activado por borde inferior) va de entrada dos cinco secciones.
CP1: Reloj (activado por borde inferior) va de entrada entre cinco secciones.
MR1, MR2: Master Reset (borra las entradas).
Q0: de salida de la seccin entre dos.
Q1, Q2, Q3: salidas desde entre cinco.
Smbolo lgico

Diagrama lgico

Funcionamiento
El 74LS93 son de 4 bits decenio tipo onda, divisor por doce, y contadores binarios, este
dispositivo consta de cuatro maestro/esclavo flip-flops que son conectados internamente
para proporcionar una divisin por ocho secciones. Cada seccin tiene una entrada de reloj

independiente que inicia los cambios de estado del contador en alto-bajo reloj de la
transicin.
Para cada una de las configuraciones mostradas indique la secuencia de conteo.

(NOTA: Solo es necesario conectar CLKA a la seal de reloj externa, ya que CLKB viene
controlada por Q0 en todos los casos).
La primera configuracin corresponde a un contador MOD16
U3

DCD_ HEX

U1

U2
20 Hz

14
1
2
3

INA
INB

QA
QB
QC
QD

R01
R02

12
9
8
11

74L S93N

La segunda configuracin corresponde a un contador MOD9

U3

DCD_ HEX

U1

U2
20 Hz

14
1
2
3

INA
INB
R01
R02

QA
QB
QC
QD

12
9
8
11

74L S93N

La tercera configuracin corresponde a un contador cuya salida sigue la siguiente

secuencia: 1,2,3,4,2,3,4,2,3,4,2,3,.

U3

DCD_ HEX

U1

U2
20 Hz

14
1
2
3

INA
INB
R01
R02

QA
QB
QC
QD

12
9
8
11

74L S93N

4. Para el CI 74LS193, cmo se determina la seal de conteo? Cul es la

finalidad de las salidas /BORROW y / CARRY?

Seal de conteo:
La funcin de contaje esta deshabilitada mientras la seal
se encuentre a nivel
lgico bajo. El contador dispone de dos entradas de control del contaje (UP y DOWN),
mediante las cuales se selecciona el tipo de operacin a realizar, contaje o descontaje
respectivamente. El contaje empieza cuando estos pines se encuentran en los estados que
indica la tabla de funcin as como el descontaje. Para saber cuando se ha llegado al estado
mximo del contaje o estado mnimo del contaje se disponen de dos pines de salida que lo

indican ponindose a nivel lgico bajo mientras dure el estado correspondiente (

y
respectivamente)
/BORROW y /CARRY: La deteccin de desborde superior genera una seal activa de
arrastre (CARRY).
La deteccin de desborde inferior genera una seal de salida de prstamo (BORROW).
El contador responder a las TPP en una de las dos entra- das de reloj. CP u es la entrada
de reloj de conteo ascendente. Cuando se apliquen los pulsos a esta entrada, el contador se
incrementar (contar hacia arriba) en cada TPP hasta llegar a un conteo mximo de 1111 j
entonces se recicla a 0000 y vuelve a comenzar. CPD es la entrada de reloj de conteo
descendente. Cuando se apliquen los pulsos a esta entrada, el contador decrementar
(contar hacia abajo) en cada TPP hasta llegar a un conteo mnimo de 0000; entonces se
recicla a 1111 y vuelve a comenzar. De este modo, se usar una entrada de reloj para contar
en tanto que la otra est inactiva (se conserve en AL TO).

Qu ocurre cuando la carga y las entradas de RESET se activan simultneamente:

El contador LS193 detecta desborde superior (un conteo de 15 + 1) y desborde inferior (un
conteo de 0 1). La deteccin de desborde superior genera una seal activa de arrastre
(CARRY). La deteccin de desborde inferior genera una seal de salida de prstamo
(BORROW).
En este caso no importaran las entradas las salidas siempre estarn en 0.La ms importante
ser el reset ya que cualquiera que sea el valor que tome la salida siempre ser 0. Para
realizar la carga del valor de las entradas de datos se deber meter un nivel lgico bajo en la
entrada, un nivel lgico alto en la entrada CLR pone todas las salidas a valor lgico bajo
por lo que ser necesario tenerla el CLR a un nivel bajo para no activarla, con lo que se
tendr las salidas pre ajustadas a las entradas.
Modo de carga paralelo:
Usando el pin Pl activado en bajo se obtiene una carga paralela.
5. El circuito mostrado es un contador-divisor sncrono de 3 bits, que puede ser
implementado utilizando los CI 74LS76 y 74LS00: Explique el
funcionamiento del contador y cmo se trunca la secuencia de conteo? Qu
papel hace la puerta NAND?

Introducir una seal de reloj y compare las salidas Q0, Q1 y Q2 respecto a esta seal de
reloj. Grafique estas seales en un cronograma de tiempos.
El papel de la compuerta NAND es que hace que este circuito sea un contador divisor
sncrono ya que si en vez de una compuerta NAND hubiera una compuerta AND entonces
sera un circuito contador normal.
La presencia del NAND hace que el conteo se realice de la siguiente manera:
5, 2 , 7 , 4 , 1 , 6 , 3 , 0 , 5 , 2 , 7 , 4 , 1 , 6 , 3 ,..
Observamos que el conteo es descendente y sigue una secuencia de 3 en 3.