Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Telecomunicaciones III
Implementacion de Modulador PSK
Piero Daniel Torpoco Llacza
Gustavo Herminio Lapa Velasquez
Facultad de Ingeniera Electrica y Electronica
Universidad Nacional de Ingeniera
2015-2
Indice
1. Fundamento Te
orico
3. Dise
no del circuito
3.1. Conversor de paralelo a serial . . . . . . . . . . . . . . . . . . . . . . . .
3.2. Circuito desfasador . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3.3. Circuito completo . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . .
3
3
3
4
4. Puesta en marcha
1.
Fundamento Te
orico
Modulaci
on por corrimiento de fase binaria (BPSK): Consiste en el corrimiento
de la fase de una portadora senoidal a 0o o 180o con una se
nal binaria unipolar. La BPSK
es equivalente a la se
nalizacion PM con una forma de onda digital y a la modulacion de
una se
nal DSB-SC con una forma de onda digital polar.
2.
3.
Dise
no del circuito
3.1.
La entrada al Modulador PSK constara de 8 bits que entraran en paralelo para luego
ser multiplexados y ser modulados en serie.
En el circuito de la Fig.1 se muestran los 8 bits que entran al circuito que se seleccionaran mediante el uso de Dep Switches (para la simulacion se usaron dispositivos
LOGICSTATE).
El timer 555 se usa para generar la onda cuadrada que entrara al contador 74ls93,
esta onda cuadrada determinara la frecuencia con la cual se modulan los bits.
Para la prueba del circuito se uso una onda de 30Hz sin embargo esta frecuencia se
puede variar con el uso de un potenciometro.
La salida del contador ira a un multiplexor 74151 que ira seleccionando uno a uno los
bits de entrada.
3.2.
Circuito desfasador
3.3.
Circuito completo
4.
Puesta en marcha
Figura 6: Resultado en el osciloscopio del modulador PSK, se muestra que desfasa 180
grados a la portadora senoidal.