Diseo de sistemas digitales

Presentado por:
Juan Manuel Orozco Bertel

Cdigo:
2013119060

Docente:
Ingeniero Luis Acosta

Universidad del Magdalena

27/02/2016

1). Describa como es unas FSM Mealy.

Una Mquina de Mealy es un tipo de mquina de estados finitos que genera

una salida basndose en su estado actual y una entrada. Esto significa que el
Diagrama de estados incluir ambas seales de entrada y salida para cada lnea
de transicin.

2). Describa como es una FSM Moore.

En la Teora de la computacin, una Mquina de Moore es un autmata de
estados finitos donde las salidas estn determinadas por el estado actual
nicamente (y no depende directamente de la entrada). El diagrama de estados
para una mquina Moore incluir una seal de salida para cada estado.
La mayora de las mquinas electrnicas estn diseadas como sistemas
secuenciales sncronos. Los sistemas secuenciales sncronos son una forma
restringida de mquinas de Moore donde el estado cambia solo cuando la
seal de reloj global cambia. Normalmente el estado actual se almacena en
Flip-flops, y la seal de reloj global est conectada a la entrada "clock" de los
flip-flops.

3. Describa las diferencias.

una de las principales diferencias es que la salida de una mquina de Moore es
de estados finitos (el otro tipo) depende solo del estado actual de la mquina,
dado que las transiciones no tienen entrada asociada.
En una mquina de Moore la salida producida est asociado con el estado
actual de la mquina y en l solamente. En una mquina Mealy, en vez, se
asocia a la vez un estado y una entrada especfica.
Desde un punto de vista prctico tiene que la produccin est colocada en
estados en una mquina de Moore (por lo que cada estado tiene su output),
mientras que en este ltimo tiene salidas en las transiciones (por lo que un
output se decide a partir del estado actual y la transicin saliente).
4. Describa los pasos para disear una FSM.
Definir los estados posibles que podr tener la maquina en una tabla de
datos.
Dibujar el diagrama de estados que represente la tabla anteriormente
obtenida.
Crear la tabla de estados/salidas para todo tipo de combinacin posible.
Determinar las funciones F (estado siguiente) y G(salida).