Está en la página 1de 4

Laboratorio N 01: HOJA DE DATOS DE

FABRICANTES, LGEBRA DE BOOLE


Jos Palomino Juregui, Eddy Yosimar Quevedo Meza, Jim Irvin Cormn Hijar
Facultad de Ingeniera Elctrica y Electrnica, Universidad Nacional de Ingeniera
Lima, Per
jpaulo_p2007@hotmail.com
eddy_uni_fiee@hotmail.com
jcorman@uni.pe

INTRODUCCIN
El siguiente Informe Previo muestra bsicamente los circuitos implementados en el Laboratorio, los cuales buscan
el manejo e implementacin de los CI y en general la utilizacin de las hojas de datos de los fabricantes, el cual
servir como base para el desarrollo del curso.
CARACTERSTICAS DE LA FAMILIA TTL

I.

Las caractersticas destacables de estos componentes son las


siguientes:

OBJETIVO

El laboratorio de acuerdo a sus experimentos tiene como finalidad:

Identifique los cicrcuitos integrdos de tecnologa digital.


Compruebe el funcionamiento de los circuitos integrados TTL y
CMOS.
Uso del manual de circuitos integrados y terminologa empleada

II.
A.

TEORA

Circuitos integrados

Un circuito
integrado (CI),
tambin
conocido
como chip o microchip, es una estructura de pequeas
dimensiones de material semiconductor, de algunos milmetros
cuadrados de rea, sobre la que se fabrican circuitos electrnicos
que est protegida dentro de un encapsulado de plstico
o cermica.

B.

Tensin de alimentacin: 5 voltios con una tolerancia de 4.5 V a


5.5 voltios.
Niveles lgicos: entre 0.0 V y 0.8 V para el nivel bajo (L) y entre
2.4 V y 5 V para el nivel alto (H), ya que estos chips son activados
por altos y bajos, o tambin llamados 0 y 1, dgitos del sistema
binario utilizados para estos usos en la electrnica.
Cdigo identificador: el 74 para los comerciales y el 54 para los
de diseo militar. Estos ltimos son chips ms desarrollados, ya
que los de serie 74 soportan menos rangos de temperaturas.
Temperatura de trabajo: de 0 C a 70 C para la serie 74 y de -55
hasta los 125 C para la 54.

C.

Tecnologa CMOS

La familia CMOS (MOS complementaria) es muy popular en la


actualidad en el diseo de sistemas digitales debido a su muy bajo
consumo de potencia, elevada capacidad de integracin, buena
inmunidad al ruido y su bajo consumo.

Tecnologa TTL

TTL es la sigla en ingls de transistor-transistor logic, es decir,


lgica transistor a transistor. Es una familia lgica o lo que es lo
mismo, una tecnologa de construccin de circuitos
electrnicos digitales. En los componentes fabricados con
tecnologa TTL los elementos de entrada y salida del dispositivo
son transistores bipolares.

CARACTERSTICAS DE LA FAMILIA CMOS

Disipacin de potencia: Es la ventaja ms sobresaliente de esta


familia. Una compuerta CMOS tpica consume aprox.10 nW
(nano watios). Esto es una ventaja muy grande en equipos
porttiles.
Velocidad: Los dispositivos CMOS son ms lentos que los TTL
pero lo suficientemente rpidos para la mayora de las
aplicaciones. Pueden trabajar a frecuencias de hasta 10MHz y

posen tiempos de propagacin del orden de 10 a 50nS por


compuerta.
Tensin de alimentacin: Los dispositivos CMOS poseen un
amplio rango de operacin que va desde 3 a 18V. La tensin de
alimentacin se designa con VDD. Algunos sistemas digitales
usan dispositivos CMOS y TTL en conjunto. En estos casos se
utiliza una tensin de alimentacin nica de +5V. En el caso de
que las tensiones de alimentacin sean distintas, debemos utilizar
una interfaces para hacer compatibles los niveles lgicos.
Niveles lgicos: Los dispositivos CMOS reconocen como 0
lgico en sus entradas a niveles de tensin de 0 a 0.3 VDD, y
reconocen un 1 lgico tensiones entre 0.7 VDD y VDD. Por
ejemplo si se alimenta un dispositivo CMOS con 10V, entonces
interpretar una tensin entre 0 y 3V como 0 lgico y una
tensin entre 7 y 10V como 1 lgico.
Inmunidad al ruido: Esta es una caracterstica muy sobresaliente
de esta familia. Los dispositivos CMOS son esencialmente
inmunes al ruido electromagntico externo.
Fan-out: Si no se requiere un funcionamiento de alta velocidad, se
pueden conectar hasta 50 puertas a una misma salida.
Retardo de propagacin: Los dispositivos CMOS estndar (serie
4000) son mucho ms lentos que los TTL. Pero las subfamilias
recientes han ido solucionando este hecho, por ejemplo los
dispositivos 74ACXX y 74ACTXX poseen retardos de
aproximadamente 7 ns mientras que los nuevos miembros LVT,
ALVC, ALVT tienen retardos de 2.5 ns.

III.

EQUIPOS Y MATERIALES

Los materiales a utilizar en el laboratorio son:

1 Fuente de alimentacin regulada variable +5VDC

2 Protoboard.

1 Alicate de punta y 1 alicate de corte.

Cable telefnico para conexiones.

Resistencias de 330 y W.

Diodos LED.

Osciloscopio

Multmetro

Familia de CI:

5.0V

5.0V

2.0V

2.4V
No Permitido

0.8V

0.4V

0.0V

0.0V
Niveles lgicos de un circuito TTL

2.

IV.

Familia
TTL
TTL
TTL
TTL
TTL
TTL
TTL
TTL
TTL
TTL
TTL
TTL

Descripcin
NAND de dos entradas
NOR de dos entradas
NOT, INVERSOR
AND de dos entradas
OR de dos entradas
OR-EXCLUSIVO
NAND de dos entradas O.C.
Hex INVERSOR O.C.
AND de dos entradas O.C.
NOR BUFFER O.C.
BUFFER TRI STATE
BUFFER TRI STATE
TIMER

DESARROLLO DE LA EXPERIENCIA

A. Del manual de C.I. defina lo siguiente:


1. Niveles lgicos TTL
En el estudio de los circuitos lgicos, existen cuatro especificaciones lgicos
diferentes: VIL, V IH, VOL y VOH.
En los circuitos TTL, VIL es la tensin de entrada vlida para el rango 0 a 0.8
V que representa un nivel lgico 0 (BAJO). El rango de tensin V IH
representa la tensiones vlidas de un 1 lgico entre 2 y 5 V. El rango de
valores 0.8 a 2 V determinan un funcionamiento no predecible, por lo tanto
estos valores no son permitidos. El rango de tensiones de salida V OL, VOH se
muestra en la figura siguiente.

Niveles lgicos CMOS.

Los elementos lgicos abstractos procesan dgitos binarios 0 y 1. Sin


embargo, los circuitos lgicos reales procesan seales elctricas tales como
niveles de voltaje. En cualquier circuito lgico existe un intervalo de voltajes
(u otras condiciones del circuito) que se interpreta como un 0 lgico, y otro
intervalo (que no se translapa con el anterior) que se interpreta como un 1
lgico.
Un circuito lgico CMOS tpico funciona a partir de una fuente de
alimentacin de 5 volts. Un circuito de esta clase interpretar cualquier
voltaje que est en el intervalo de 0 a 1.5V como un 0 lgico, de igual forma,
interpretar a cualquier voltaje que est en el intervalo de 3.5 a 5.0 V como
un 1 lgico. De este modo, las definiciones de BAJO y ALTO para la lgica
CMOS de 5 V son como se ilustra en la figura siguiente.
5.0V

1 lgico (ALTO)
3.5V
Nivel lgico
indefinido

1.5V

0 lgico (BAJO)

0.0V

Niveles lgicos para circuitos lgicos CMOS tpicos

Los voltajes que estn en el intervalo intermedio (1.5-3.5V) solamente


aparecern durante las transiciones de seal, por tanto producirn valores
lgicos indefinidos (es decir, un circuito puede interpretarlos ya sea como 0 o
como 1). Los circuitos CMOS que utilizan otros voltajes de alimentacin,
tales como 3.3 o 2.7 volts, dividen el intervalo de voltaje en forma similar

3.
Cdigo
74LS00
74LS02
74LS04
74LS08
74LS32
74LS86
7401
7405
7409
7433
74125
74126
555

No Permitido

Inmunidad al ruido

Mide la sensibilidad de un circuito digital al ruido electromagntico


ambiental. La inmunidad al ruido es una consideracin importante en el
diseo de sistemas que deben trabajar en ambientes ruidosos com
automviles, mquinas, circuitos de control industrial, etc.
La tolerancia al ruido de los circuitos digitales tambien es afectada por la
velocidad de dichos circuitos, de distintas maneras.
Primero, el retardo de propagacin de una compuerta no es un retardo puro,
pues la forma de onda de la seal de salida no es necesariamente una copia de
las variaciones de la seal de entrada, retardada en un valor fijo. De hecho, la
seal de salida no seguira un cambio de la seal de entrada, al menos que el
cambio persista por un tiempo mnimo. En otras palabras, los pulsos de
entrada muy cortos seran filtrados por una compuerta lenta, y su efecto no
sera visto en la salida. Como regla general, si la seal de entrada cambia de
un nivel lgico a otro y luego vuelve al primer nivel antes de que la salida
comience a responder al primer cambio, ninguna variacin ocurrir en la
salida. Por lo tanto, una compuerta lenta (una con tiempos de propagacin
grandes) sera menos susceptible a pulsos de ruido que otra mas rpida.
Por otro lado, las seales de alta frecuencia son acopladas mas fcilmente de
una parte del circuito a otro (electromagnticamente). Las seales digitales
con cambios muy abruptos, o sea aquellas con 8 tiempos de transicin muy
pequeos, tienen un alto contenido armnico en componentes de alta
frecuencia. Entonces, si dos compuertas diferentes poseen los mismos
retardos de propagacin pero una de ellas tiene tiempos de transicin
mayores, esta sera menos daina en trminos de generacin de ruido que
pueda ser fcilmente acoplado a los conductores adyacentes, que aquella
compuerta con menores tiempos de transicin. O sea, el ruido ser un
problema menor al usar compuertas con mayores tiempos de transicin.

4.

Margen de ruido

Las seales de ruido son seales electromagnticas (EM) no deseadas que


interfieren con la operacin de un circuito. Pueden ser generadas fuera del
circuito al que afectan, o por el mismo circuito. El ruido generado fuera del
circuito en cuestin puede acoplarse en dicho circuito a travs de radiacion
EM. Tambien puede propagarse dentro del circuito a travs de las lneas de la
red de suministro de CA, y de la fuente de alimentacin.
Un ejemplo clsico es el de motores elctricos que funcionan en las cercanas
del circuito, pudiendo generar picos de corriente que afectan el nivel de
tensin de salida de la fuente de alimentacin del circuito, alimentada desde
la misma red de CA. Ademas, la formacin de arcos en motores con
escobillas (desconexin abrupta de cargas inductivas...) acta como fuente de
ondas EM indeseables.

5.

Disipacin de potencia

Es la potencia suministrada necesaria para operar la compuerta. Este


parmetro se expresa en milivatios(mW) y representa la potencia real
designada por la compuerta.
La alta disipacin de potencia es una desventaja asociada con la alta
velocidad de operacin. En general, cuanto ms rpido sea un circuito, ms
potencia consume y viceversa. La mayora de los circuitos TTL disipan
tpicamente, de 1 a 25 milivatios por compuerta.
Un CI con cuatro compuertas exigir de la fuente cuatro veces la potencia
disipada por cada compuerta. En un sistema dado puede haber muchos
circuitos integrados y sus potencias deben tenerse en cuenta. El poder total
disipado en un sistema es la suma total de las potencias disipadas de todos los
CI's

6.

B. Obtenga la curva de transferencia de la puerta


NAND a partir del C.I. 74LS00.

Trace la funcin de transferencia, variando V1 desde 0V a


5V, en pasos de 0.1V
C. Utilizando el manual de C.I. TTL, verifique en el
laboratorio la lgica de funcionamiento de los
siguientes C.I.
verificando su tabla de
funcionamiento:
Cdigo
74LS00
74LS02
74LS04
74LS08
74LS32
74LS86

74LS00

Retardo de propagacin

Es el intervalo de tiempo entre un cambio de nivel logico en una entrada y el


correspondiente cambio en la salida de la misma compuerta. Este parmetro
limita la frecuencia mxima de operacin de la compuerta. En muchas
compuertas el retardo de propagacin para una transicin de alto a bajo en la
salida es diferente al retardo asociado a un cambio de bajo a alto en la salida.
Esto es indicado en las hojas de datos con los simbolos: tPHL y tPLH. Los
tiempos de propagacin en TTL normalmente del orden de 2 a 30
nanosegundos por compuerta.

7.

Producto velocidad-potencia

La velocidad de conmutacin de una compuerta usualmente es proporcional a


la cantidad de energa transformada en calor. De hecho, en muchos circuitos
digitales hay que asumir un compromiso entre velocidad y disipacin de
potencia. Entonces, un circuito puede disearse para trabajar a una alta
velocidad (o sea que los parmetros de retardo son pequeos), al costo de un
mayor consumo de potencia.
Alternativamente, puede implementarse una versin mas lenta del circuito
para ahorrar consumo de potencia.
Como resultado, una medida de performance (o figura de mrito)
comunmente encontrada para una familia lgica es el producto velocidadpotencia, obtenido al multiplicar el retardo de propagacin promedio, la
corriente de alimentacin promedio y la tensin de alimentacin
recomendada. Cuanto menor este producto, mejor es la familia lgica.

8.

Fan in y Fan out

FAN IN
Mide el efecto de carga que presenta una entrada a una salida. Cada entrada
de un circuito TTL estndar se comporta com una fuente de corriente capaz
de suministrar 1.8 mA. A este valor de corriente se le asigna un fan-in de 1.
FAN OUT
Mide la capacidad de una salida de manejar una o ms entradas. Cada salida
de un circuito TTL estndar se comporta como un disipador de corriente
capaz de aceptar hasta 18 mA, es decir de manejar hastra 10 entradas TTL
estndares. Por tanto, el fan-out de una salida TTL estndar es 10.
Existen dispositivos TTL especiales llamados buffers (separadores) y drivers
(manejadores) que tienen fanouts de 30, 50 e incluso 100. Se utilizan en
aplicaciones donde una determinada lnea de salida debe manejar al mismo
tiempo un gran nmero de lneas de entrada.
En resumen especifica el numero de cargos normales que puede accionar la
salida de la compuerta sin menoscabar su operacin normal. La salida de la
compuerta suministra una cantidad limitada de corriente por encima de la
cual no opera correctamente y en este caso se dice que est sobrecargada.

74LS02

74LS04

Descripcin
NAND de dos entradas
NOR de dos entradas
NOT, INVERSOR
AND de dos entradas
OR de dos entradas
OR-EXCLUSIVO

combinaciones hallar el valor de f(w,x,y,z). Verifique


los valores tericos con los obtenidos en el
laboratorio. Considere la entrada w la ms
significativa.

74LS08

E. Obtenga la curva de transferencia de la puerta


mostrada en el osciloscopio.
F. Para los circuitos que se muestran en las figuras 1 y
2, encuentre su tabla de combinaciones, determine
qu tipo de compuerta son y a qu familia lgica
pertenecen.
G. Usando el circuito de la figura, ajuste P1 para que
VIL sea 0.8V. Ajuste P2 para que IOH sea 400uA.
Medir VOH=
. Ponga el miliampermetro en el
pin de entrada de la compuerta y mida IIL=
.
Conecte las dos entradas de cada una de las cuatro
compuertas que tiene este circuito integrado a cero
volts (tierra) y mida ICCH.

74LS32

H. Usando el circuito de la figura, ajuste P1 para que


VIH= 2V. Ajuste P2 para que IOL=8mA. Mida bajo
estas circunstancias VOL=
. Cambie el
miliampermetro al pin de entrada de la compuerta y
mida IIH=
. Conecte las dos entradas de cada
una de las cuatro compuertas que tiene este circuito
integrado a cinco volts (VCC) y mida ICCL.

V.
[1]
[2]
[3]

74LS86

[4]
[5]
[6]
[7]
[8]

[9]

D. Implemente en el laboratorio el circuito lgico


mostrado y haciendo uso de una tabla de

BIBLIOGRAFA

John F. Wakerly, Diseo digital, 3era edicin.


R. M. Marston, Modern TTL Circuits Manual, 1st edition
Fuente del navegador
http://www.ie.itcr.ac.cr/rsoto/TTL%20Data%20Book%20y%20ma
s/MANUAL_TTL_esp.pdf
Fuente del navegador
http://www.ti.com/
Fuente del navegador
http://electronicsclub.info/74series.htm
Fuente del navegador
http://materias.fi.uba.ar/6609/docs/Apunte_Familias1_1.pdf
Fuente del navegador
http://www.alldatasheet.com/view.jsp?Searchword=74ls04
Fuente del navegador
http://www.alldatasheet.com/datasheetpdf/pdf/51021/FAIRCHILD/74LS00.html
Fuente del navegador
http://pdf1.alldatasheet.com/datasheetpdf/view/8068/NSC/74LS32.html

También podría gustarte