Divisin de Telemtica

Material Didctico de Electrnica Digital

Tema: Mapas de Karnaugh
Problema: Comparador de magnitud
Elaboro: Ing. Gabriel Bonilla C.

Problema. Obtener el diagrama lgico de un circuito

que detecte la comparacin de nmeros de 2 bits.
A1
Numero
A
Numero
B

A0
B1
B0

Circuito
combinatorio

Las salidas de las funciones sern segn las

siguientes condiciones :
Z0 debe ser un 1 lgico cuando A<B
Z1 debe ser un 1 lgico cuando A=B

Ing. Gabriel Bonilla C.

Z0
Z1

Tabla de verdad
Numero A
DEC A1
A0
0
0
0
1
0
0
2
0
0
3
0
0
4
0
1
5
0
1
6
0
1
7
0
1
8
1
0
9
1
0
10
1
0
11
1
0
12
1
1
13
1
1
14
1
1
15
1
1
Ing. Gabriel Bonilla C.

Numero B
B1
B0
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1

Salidas
Z0, A<B
Z1, A=B
0
1
1
0
1
0
1
0
0
0
0
1
1
0
1
0
0
0
0
0
0
1
1
0
0
0
0
0
0
0
0
1

Los minitrminos involucrados en las funciones son:

Z0(A1, A0, B1, B0) =

m (1,2,3,6,7,11,)

= A1A0B1B0+ A1A0B1B0+ A1A0B1B0+ A1A0B1B0+

A1A0B1B0+A1A0B1B0.
Z1(A1, A0, B1, B0) = m (0,5,10,15)
= A1A0B1B0+ A1A0B1B0+ A1A0B1B0+ A1A0B1B0

Ing. Gabriel Bonilla C.

Circuito lgico utilizando Minitrminos

sin reduccin, compuertas lgicas
Y,O y Not.
A1A0B1B0

Ing. Gabriel Bonilla C.

Reduccin utilizando Mapas de Karnaugh

2

B1
A1

B0

00

A0

00
01

01

11
1

Para Z0 = A1B1+ A1A0B0+

A0B1B0

10
1

= A1B1+ A0 B0(A1 + B1)

11
10

1
3

Ing. Gabriel Bonilla C.

Reduciendo Z1
B1
A1

Z1 = A1A0B1B0+
A1A0B1B0+ 1A0B1B0+
A1A0B1B0

B0

00

A0

00
01

01

11

10

=A1B1(A0B0+ A0B0)+
A1B1(A0B0+ A0B0)

Utilizando OR exclusivos

=A1B1(A0B0)+

11
10

A1B1(A0B0)

=(A0B0) (A1B1+ A1B1)

=(A0B0) (A1 B1)

Ing. Gabriel Bonilla C.

CIRCUITO LGICO REDUCIDO

Ejercicio: obtener el circuito lgico cuando el numero A es mayor que B.

Ing. Gabriel Bonilla C.