Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Procesador RISC.
Arquitectura Harvard
Pipeline
Programacin en el sistema
Procesadores CISC/RISC
Instrucciones sencillas
Favorecen el pipeline
Arquitectura Harvard
Arquitectura Von-Neumann
Arquitectura Harvard
Pipeline
Instrucciones ortogonales
Instrumentos porttiles
Dispositivos perifricos
Dispositivos autnomos
Aplicaciones en automocin
PIC16F84
Encapsulado
Arquitectura
Memoria de programa
Memoria de datos
SFR
Registro STATUS
Registro OPTION
Puertos de E/S
Puerto A
5 pines
Corrientes mximas
Pines 0..3
PIN 4
Entrada trigger-schmidt
Puerto B
8 pines (TTL)
Registro
TRISB
configuracin
Corrientes mximas
IOL = 25mA
150mA)
->
(mximo total
Pines 4..7
Pines 0..3
Temporizador TMR0
Interrupcin en desbordamiento
Prescaler (OPTION_REG):
PS2..PS0 -> fija el escalado: 1 a 128 para WDT, 2 a 256 para TMR0
Desbordamiento
RESET
Fuentes de RESET:
POR
En desbordamiento
POR normal
Interrupciones
Fuentes de interrupcin
Desbordamiento TMR0
Escritura EEPROM
A tener en cuenta
Llamada a interrupcin
EEPROM
Lectura
Escritura
Instrucciones
Q3. Proceso
Instrucciones de salto
Instrucciones aritmticas
Instrucciones lgicas
Instrucciones de bit
Instrucciones de brinco
Instrucciones de control