Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Capitulo 2
Capitulo 2
La tecnologa de circuitos integrados, como tcnica para desarrollar productos basados en circuitos
electrnicos, representa en la actualidad el 80% del mercado mundial de semiconductores. Dado que
han sido los sistemas de ndole digital, especialmente las memorias y los microprocesadores, quienes
han estirado del proceso de evolucin continua desde su origen hasta la actualidad, este tipo de sistemas han tenido hasta ahora una situacin predominante en el campo de los circuitos integrados (chips)
de alta complejidad (VLSIC). Sin embargo, en la actualidad, la accesible y desarrollada capacidad
tecnolgica, la temtica de las aplicaciones con mayor crecimiento y las nuevas metodologas y herramientas de diseo permiten incorporar importantes secciones analgicas junto a complejos sistemas
digitales en un mismo chip. Esta capacidad de desarrollar sistemas mixtos (analgico-digitales) junto a
la creciente incorporacin de dispositivos micromecanizados (MEMS) permiten la realizacin de sistemas de funcin amplia y compleja con un numero mnimo de circuitos integrados, en la mayora de
casos en un nico cristal. Esto es especialmente aplicable a sistemas de control y comunicaciones sin
deterioro del intenso avance que se espera en los sistemas de computacin. En este captulo se presentan los parmetros que caracterizan a estos circuitos integrados junto a su evolucin pasada y futura. Se presentan el orden de complejidad y la capacidad de los sistemas actuales en dos campos relevantes, las computadoras digitales y los circuitos de telecomunicacin, junto a una previsin de la
capacidad de esta tecnologa en la prxima dcada, sirviendo de introduccin y motivacin al contenido del libro.
1.1 Introduccin
Desde la aparicin, en 1958, de los principios de los circuitos integrados, gracias a sus inventores
Kilby [1] y Noyce [2], hasta la actualidad, hemos sido testigos de una de las ms revolucionarias y
transformadoras tecnologas. Un circuito integrado puede ser definido como la incorporacin de
(m icras)
D im en sin crtica ( )
24
res por unidad de superficie que se puede integrar, al que los otros tipos de circuitos (microprocesadores, circuitos de comunicacin, etc.) se aproximan.
La capacidad fotolitogrfica y, como consecuencia, la capacidad de integrar dispositivos de una
tecnologa, viene caracterizada por la magnitud dimensin crtica (, usualmente coincidente con la
longitud mnima de canal de los dispositivos MOS), a la que son referidas las dimensiones de las
mscaras y, correspondientemente, las de los dispositivos y lneas de interconexin integradas. En las
Fig. 1.1 y
Fig. 1.2 se muestran, respectivamente, la evolucin durante las dos ltimas dcadas de la dimensin crtica de las tecnologas MOS (progreso de la miniaturizacin) y de la capacidad de las memorias DRAM (aumento de complejidad).
Un efecto muy significativo y diferencial de la tecnologa CMOS, que ser estudiado de manera
especial en el prximo captulo, es el hecho de que al aumentar la miniaturizacin de los circuitos no
slo cada vez es posible integrar circuitos ms complejos, sino que esta miniaturizacin lleva consigo
la reduccin de las capacidades parsitas (capacidades de carga) de estos circuitos, al mismo tiempo
que una aceptable o mejorada capacidad de manejar corriente, parmetros influyentes en la constante
de tiempo de respuesta a transitorios. En
otras palabras, un mismo circuito electrnico desarrollado sobre una tecnologa
Frecue ncia de reloj
ms miniaturizada incorpora directa10
mente un aumento de la velocidad de
respuesta del mismo. Luego, y espe1 00 0
a ltas p resta cion es
cialmente en el caso de circuitos digitales, el progreso de la tecnologa conlleva
coste m o d e rad o
10 0
de manera intrnseca un aumento de su
velocidad de operacin. En la Fig. 1.4 se
10
muestra este efecto en la evolucin de la
frecuencia de reloj de los circuitos mi1
croprocesadores y en la Fig. 1.3 el im1 98 5
1 99 0
1 995
2 000
2 005
2 010
Ao
pacto directo en la capacidad de computacin de los sistemas integrados.
Fig. 1.4 Evolucin y previsin de la frecuencia de reloj en
El paulatino aumento de la velocimicroprocesadores de dos entornos de caractersticas difedad y la complejidad de estos circuitos es
rentes
lo que permite que en la actualidad existan en el mercado potentes procesadores
C a pa cid a d de com pu tacin (Sp ecin t'92 )
100 0
con ms de diez millones de dispositivos
R 10000
que operan a frecuencias de reloj superiores a los 500 MHz y que existan cirA lpha
10 0
cuitos de memoria de capacidad de 256
R 300
P5
Mbit. Que existan circuitos de comuniR 420 0
caciones digitales operando con flujos de
R 200
i486
10
datos superiores a 1 Gbaudio o que
i386
existan circuitos de Radio Frecuencia
trabajando por encima de los 900MHz,
1
198 2
1 984
1986
198 8
1 990
1992
199 4
1 996
1998
permite, con una visin global, el acceso
A o
a circuitos de gran complejidad trabajanFig. 1.3 Evolucin de la capacidad de computacin como
do en las ms modernas tcnicas del
consecuencia del desarrollo de la previsin de Moore de una
proceso o la comunicacin digital. Todo
serie de procesadores
ello en tecnologa estndar CMOS.
(M H z)
25
(voltio s)
26
Esta evolucin de la complejidad de los componentes tiene, sin embargo, algunos efectos negativos que sern estudiados de manera adecuada en el texto. En primer lugar, la miniaturizacin provoca la reduccin tambin de los grosores de los elementos aislantes (de manera especial el ms estrecho, el grosor del xido de puerta, (tox), con dimensiones actuales del orden de 5 nm) alcanzando el
campo elctrico en el dielctrico unas intensidades elevadas que pueden llegar a provocar la ruptura
del mismo. Como consecuencia, son un riesgo para la fiabilidad de los componentes. Para evitar este
efecto, en las tecnologas posteriores aproximadamente desde 1993, a la reduccin del tamao se
aade una reduccin de las tensiones de alimentacin y trabajo. Esto conlleva, a partir de ese momento, una fuerte reduccin de la tensin (VDD) de alimentacin de los circuitos con el fin de limitar
el campo elctrico en el xido de puerta. A modo de idea, hasta 0,5 m la alimentacin poda ser de 5
voltios, mientras que para 0,35 m es de 3,3 voltios, para 0,25 m de 2,2 voltios, 1 voltio para 0,1 m
y an inferiores para tecnologas ms avanzadas (la Asociacin de Industrias de Semiconductores,
SIA, prev tensiones de alimentacin de 0,6 voltios para el ao 2010). En la Fig. 1.5 se muestra la
evolucin de la tensin de alimentacin en circuitos CMOS. El esfuerzo (stress) que soportan los
materiales aislantes como consecuencia de la miniaturizacin tambin aparece en los conductores, en
donde una reduccin de su seccin implica un aumento de la densidad de corriente, con efectos de
reduccin de la fiabilidad del componente por efecto de la electromigracin de material.
Un segundo efecto negativo, consecuencia del elevado aumento de componentes en los circuitos
integrados, es el aumento de la potencia que
stos consumen. Si bien la reduccin de la
tensin de alimentacin favorece la reduccin
V alor d e V D D
del consumo de potencia, el aumento de la
6
velocidad, y de manera especial el aumento del
5
nmero de componentes integrados, hacen que
4
la tendencia del consumo de potencia aumente
fuertemente los prximos aos, con el consi3
guiente
aumento de temperatura. Este aumento
2
de temperatura implica consumo adicional por
1
una parte y aceleracin de los procesos de ave0
ras por otro. As pues, en el diseo actual y en
198 5
199 0
199 5
200 0
200 5
201 0
A o
el futuro se le dedica un especial inters a las
tcnicas
de diseo orientadas a la reduccin del
Fig. 1.5 Evolucin y tendencia de la tensin de alimenconsumo
(low power design).
tacin de los circuitos CMOS [4]
La Fig. 1.6 muestra la evolucin prevista
por la SIA en su National Technology RoadE voluc in de l cons um o
100 0
map for Semiconductors. Obsrvese la previsin de un consumo superior a los 100 vatios
a ltas pre stacion es
en los circuitos de principios del ao 2003.
10 0
Con esta potencia y una cada vez mayor tenco nsum o m od erado
dencia a sistemas porttiles y, por tanto, ali10
mentados por bateras, el diseo electrnico, a
nivel circuito y sistema, aumenta considerablemente la rigidez de sus requerimientos.
1
198 5
199 0
1995
2000
2005
2010
Complementariamente obsrvese que si un
A o
circuito se estima que consuma 100 vatios y
Fig. 1.6 Evolucin y previsin de la potencia consumida
que est alimentado a 0.6 voltios en el ao
por un circuito integrado
2003, implica una corriente de alimentacin
(IDD) de unos 166 amperios. As pues las reglas
de diseo de los futuros sistemas electrnicos deben ser reconsideradas a partir de estas previsiones,
con el consiguiente apasionante reto de encontrar nuevas metodologas de diseo de los futuros componentes.
1.1.1 Sistemas integrados de proce so digital
En esta seccin, a modo de ejemplo de la evolucin y el estado actual de los elementos de proceso
digital, mostramos la evolucin de los circuitos microprocesadores de la familia Intel, desde la aparicin del primer microprocesador, el 4004, hasta la actualidad (Tabla 1.1). En la tabla se muestra la
fecha de introduccin y la tecnologa, la velocidad o frecuencia del reloj, la anchura del bus de datos,
el numero de transistores incorporados y la tecnologa en trminos de su dimensin crtica, la capacidad de direccionamiento de memoria y la velocidad de ejecucin de instrucciones.
Una posible seleccin de elementos de esa familia que dan idea de la evolucin tecnolgica es:
i8085, ao 1976, primer microprocesador trabajando a 5 voltios (todos los anteriores trabajaban a 12 voltios), 8 bits, 6.500 transistores y tecnologa de 3 micras. Frecuencia de reloj de
5 MHz, con la que precisaba 10 minutos para recorrer, carcter a carcter, la Enciclopedia
Britnica.
i80286, ao 1982, microprocesador de 16 bits con 134.000 transistores, 1,5 m, 12 MHz de
reloj; recorra la Enciclopedia Britnica en 45 segundos.
i80386, ao 1985, microprocesador de 32 bits, 275.000 transistores, 1 micra. Frecuencia de
reloj 33 MHz; recorra la Enciclopedia Britnica en 12,5 segundos.
i80486, ao 1989, microprocesador que
incorpora memoria cach, 1.200.000
transistores, tecnologa de 0,8 micras,
Evoluc in de la com plejidad de los C I's
capacidad de direccionar 64 Tbytes de
1 000 0
memoria virtual; recorre la Enciclopedia Britnica en 3,5 segundos.
100 0
Pentium II, ao 1997, 450 MHz de reloj,
10 0
arquitectura MMX, 2,2 y 1,6 voltios de
alimentacin.
10
Pentium III, ao 1999, con 70 instrucciones ms que su antecesor orientadas a
1
mejorar su capacidad de manejar obje197 0
197 5
198 0
1 985
1 990
1 995
2000
A o
tos, incluyendo figuras 3D. 9,5 Mtransistores, 2,2 voltios de alimentacin, Fig. 1.7 Evolucin del nmero de transistores en los micro600 MHz de frecuencia de reloj, 0,25
procesadores de la Tabla 1.1
micras, rea del chip: 10,17x12,10 mm2.
En la Fig. 1.7, se muestra que la evolucin del numero de transistores (complejidad) de los elementos de esta familia, no es ms que una de las manifestaciones de la ley de Moore y del progreso de
la tecnologa de circuitos integrados. En la Fig. 1.8 se muestran las fotos de estos circuitos, as como
su rea relativa.
27
P
i4004
i8008
i8080
i8085
i8086
Memoria
Direccionable/virtual
640 bits/-
Velocidad de
ejecucin
Breve
descripcin
0.06 MIPS
3.500
10 micras
6.000
6 micras
16 Kbytes/-
0.06 MIPS
64 Kbytes/-
0.64 MIPS
8 bits
3 micras
64 Kbytes/-
0.37 MIPS
5 MHz
8 MHz
10 MHz
5 MHz
8 MHz
16 bits
29.000
3 micras
1 Mbyte/-
8 bits
29.000
3 micras
1 Mbyte/-
0.33 MIPS
0.66 MIPS
0.75 MIPS
0.33 MIPS
0.75 MIPS
6 MHz
10 MHz
12.5 MHz
16 MHz
20 MHz
25 MHz
33 MHz
25 MHz
33 MHz
50 MHz
60 MHz
66 MHz
90 MHz
120 MHz
133 MHz
200 MHz
150 MHz
180 MHz
200 MHz
200 MHz
233 MHz
233 MHz
266 MHz
300 MHz
450 MHz
266 MHz
333 MHz
400 MHz
450 MHz
500 MHz
800 MHz
1 GHz
16 bits
134.000
1,5 micras
16 Mbytes/
1Gbyte
32 bits
275.000
1,0-1,5
micras
4 Gbytes/
256 Gbytes
32 bits
1.200.000
1,0 micras
0,8 micras
3.100.000
0,8 micras
0,6 micras
4 Gbytes/
64 Tbytes
Primer P,
manipulacin
aritmtica
Manipulacin
Dato/carcter
10X las
prestaciones
del 8008
Primer P a 5
voltios.
10X las
prestaciones
del 8080
Igual que
8086 pero bus
externo 8 bits
3-6X las
prestaciones
del 8086
Primer chip
X86 que
maneja datos
De 32 bits
Memoria
cache en chip
Velocidad
del reloj
Anchura
de Bus
108 KHz
4 bits
01/04/72
NMOS
01/04/74
NMOS
200 KHz
8 bits
2 MHz
8 bits
05/03/76
CMOS
08/06/78
CMOS
5 MHz
i8088
01/06/79
CMOS
i80286
01/02/82
CMOS
i386 DX
17/10/85
CMOS
i486 DX
10/04/89
CMOS
Pentium
22/03/93
BiCMOS
Pentium
Pro
01/11/95
Pentium
MMX
Pentium
II
08/01/97
CMOS
07/05/97
Celeron
15/04/98
Pentium
III
26/02/99
28
Nmero de
transistores
y tecnologa
2.300
10 micras
Fecha de
Introduccin y
tecnologa
15/11/71
NMOS
15/02/00
64 bits
64 bits
64 bits
0,35 micras
5.500.000
0,35 micras
7.500.000
0,35 micras
4 Gbytes/
64 Tbytes
64 Gbytes/
64 Tbytes
64 Gbytes/
64 Tbytes
0,25 micras
7.500.000
0,25 micras
19.000.000
9.500.000
0,25 micras
0,18 micras
0.9 MIPS
1.5 MIPS
2.6 MIPS
5-6 MIPS
6-7 MIPS
8.5 MIPS
11.4 MIP
20 MIPS
27 MIPS
41MIPS
100 MIPS
112 MIPS
150 MIPS
203 MIPS
250 MIPS
180 MIPS
230 MIPS
175 MIPS
250 MIPS
250 MIPS
520 MIPS
300 MIPS
Arquitectura
superescalar.
5X las prestaciones
del i486 DX a
33 MHz
Arquitectura
de ejecucin
dinmica
Tecnologa
MMX1
Bus dual
independiente.
Tecnologa
Intel MMX
460 MIPS
520 MIPS
580 MIPS
750 MIPS
1000 MIPS
MMX es una arquitectura de procesador orientada a mejorar la respuesta en plataformas de comunicaciones y multimedia.
29
implementados en tecnologa CMOS convencional [6][7] con el consiguiente impacto en el abaratamiento de estos sistemas. Si consideramos la tecnologa BiCMOS, tecnologa CMOS que incorpora
mscaras adicionales y la posibilidad de integrar componentes bipolares, encontramos una cobertura
de frecuencias [8] que hasta hace unos aos estaba reservada a la tecnologa GaAs. Tambin se observa en la figura Fig. 1.12 la aparicin reciente y creciente de receptores de muy alta frecuencia trabajando con tecnologas hbridas tipo SiGe [9], an hoy en da de elevado costo, pero con un claro futuro
protagonismo.
50
S iG e
frecuencia (G H z)
30
40
30
G aA s
20
BIC M O S
10
CMOS
0
1996
199 6
199 6
199 7
199 8
199 8
199 8
199 9
199 9
El impacto de estos circuitos (consecuencia del avance tecnolgico previsto en la ley de Moore)
est provocando rpidos y significativos progresos en los circuitos de comunicacin en las reas de
Los nuevos componentes de comunicaciones comparten objetivos con los componentes de computacin: bajo costo, bajo consumo, porttiles, reduccin o eliminacin de componentes externos,
bajas tensiones de alimentacin y alta velocidad de operacin. Por ello una misma tecnologa da, actualmente, soporte a ambas reas, generalizndose en el concepto de circuitos mixtos.
1.1.3 Conclusin
Los circuitos integrados, en su versin de tecnologa CMOS, actualmente madura, o en la de tecnologas previsibles a medio plazo, han tenido un protagonismo en el progreso de las reas de la computacin, las comunicaciones y la automatizacin. Hasta la actualidad y segn la previsin para la prxima
dcada, este progreso se puede expresar bsicamente por la ley de Moore.
En [13] se enuncia una denominada ley de Moore generalizada que pretende dejar patente este
hecho: Todos los parmetros caractersticos de las tecnologas de la informacin mejoran en un factor de 2 cada 1,5 a 3 aos. Todo ello con una fuerte reduccin del costo de un dispositivo.
Ao
Anchura de una lnea
Bits/cm2 en una memoria DRAM
1997
200
96
1999
140
270
2006
70
2200
2012
35
17000
300
340
520
750
mm2
400
750
6
600
1250
6-7
1100
2000
7-8
1800
3000
9
MHz
800
1.450
70
2,5-1,8
90%
36
975
2.000
90
1,8-1,5
87%
18
1970
4.000
160
1,2-0,9
75%
1.6
3580
7.300
175
0,6-0,5
52%
0,2
910
525
75
15
unidades
nm
Mbits
W
V
10-5$
10-5$
31
Como ejemplo del estado futuro esperado de los circuitos se muestra en la Tabla 1.2 el progreso
de una serie de caractersticas. Estas previsiones estn anunciadas en los informes National Technology Roadmap for Semiconductors de la SIA. Observemos la previsin para la prxima dcada del aumento de la frecuencia de reloj, el nmero de entradas/salidas o la potencia disipada y prestemos una
especial atencin a la continua reduccin del coste unitario de un dispositivo.
Complementariamente a todas las tendencias analizadas en este captulo, actualmente se consolidan dos directrices:
Sustitucin del substrato de la tecnologa CMOS convencional por substrato SOI (Silicon On
Insulator), permitiendo este cambio tecnolgico un incremento entre el 20-35% de aumento
de la velocidad de operacin, una reduccin de consumo (25%) y una menor interaccin
entre circuitos.
Sustitucin de materiales en las interconexiones metlicas. Sustitucin del conductor Aluminio por el Cobre. Cambio de la estructura del dielctrico SiO2 por una ms porosa y por ello
con una menor constante dielctrica. Aumento de velocidad conseguido por este cambio
tecnolgico: 30%.
32
Las posibilidades que esta tecnologa brindar en los prximos aos, como la eliminacin de conexiones a travs de picoredes (Bluetooth[15]), la diagnosis mdica porttil y remota, los servicios de internet con elevado flujo de datos, el guiado automtico de vehculos, etctera, darn lugar a un par de
dcadas de avance tecnolgico impensable. En [16], Toshiba realiza una previsin para el ao 2006 en
el campo de los sistemas multimedia, donde se pronostica la televisin interactiva, 3D (eleccin del
punto de vista de observacin), la unin de servicios de computacin, comunicacin, de ocio y cultura
en un nico sistema personal porttil.
Ao
Tipo de Display
Servicio Principal
2000
CRT
HDTV
EPG simple
Servicio de Datos
Ancho de Banda
Estimado
Servicio de compra
Grficos 2D
Web (HTML)
100 Kbytes/s
2003
CRT/FPD
HDTV
Punto de visin mltiple
2D/3D EPG
Almacn virtual
Grficos 3D
Web 3D (MPEG4)
Telefona TV
1 Gbytes/s
2006
CRT/FPD
HDTV
3D
EPG con capacidad de
bsqueda
Almacn virtual 3D
Animacin 3D
Web 3D (MPEG4)
Telefona TV
50 Gbytes/s
1.2
Este texto pretende dar a conocer al lector las principios fundamentales y las estructuras de los subsistemas (ver Tabla 1.4) que configuran los circuitos integrados mixtos modernos, as como el estado
y evolucin prevista para la tecnologa de fabricacin.
Principios de Entornos de
diseo
Subsistemas
Diseo mixto
Parmetros tecnolgicos
Modelos de dispositivos e interconexiones
Escalado de circuitos
Defectos de fabricacin y test
Rendimiento del proceso
Desviaciones del proceso
Diagrama de flujo de diseo
Lenguajes
Simuladores
Verificadores
Sintetizadores/Optimizadores
Sntesis en alto nivel
Escenarios de diseo
Clulas de E/S
Lgica aleatoria y estructurada
Subsistemas digitales y Memorias
Osciladores y relojes
Referencias de tensin
Referencias de corriente
Amplificacin
Capacidades conmutadas
Filtrado
Baja tensin/bajo consumo
Conversin A/D
Conversin D/A
Ruido de acoplamiento, compatibilidad
tecnolgica y/o elctrica
Tecnologas BiCMOS y SOI
Ejemplos de diseo de sistemas integrados
Tecnologas MCM y MEMS
33
Referencias
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[8]
[9]
[10]
J.S. Kilby, Miniaturized Electronic Circuits, U.S. Patent 3,138,743, June 23, 1964 (filed
February 6, 1959)
R.N. Noyce, Semiconductor Device-and-Lead Structure, U.S. Patent 2,918,877, April 25,
1961 (filed July 30, 1959).
Gordon Moore, VLSI: Some Fundamental Challenges, IEEE Spectrum, vol. 16, p.30, 1979.
National Technology Roadmap for Semiconductors, Sematech, www.sematech.org.
www.intel.com
J.C. Rudell, Jia-Jiunn Ou, T. Byunghak Cho, G. Chien, F. Brianti, J.A.Weldon, P.R. Gray, "A
1.9-GHz Wide-Band IF Double Conversion CMOS Receiver for Cordless Telephone Applications", IEEE J. Solid-StateCircuits, vol. 32, no. 12, pp. 2071-2088, December 1997.
Derek K. Shaeffer, Arvin R. Shahani, S. S. Mohan, Hirad Samavati, Hamid R. Rategh, Maria
del Mar Hershenson, Min Xu, C. Patrick Yue, Daniel J. Eddleman, and Thomas H. Lee A
115-mW, 0.5-um CMOS GPS Receiver with Wide Dynamic-Range Active Filters IEEE
Journal of Solid-State Circuits, Dec. 1998, pp. 2219-2232.
Timothy Tredwell Technology Directions, Proceedings of the 22nd Solid State Conference,
San Francisco, 1999.
Takenori Morikawa, A SiGe Single Chip 3.3V. Receiver IC for 10Gb/s Optical Communication Systems, Proceedings of the 22nd Solid State Conference, San Francisco, pp. 380382, 1999.
Alan Kwentus et al., A Single-Chip Universal Digital Satellite Receiver with 480 MHz IF
Input, Proceedings of the 22nd Solid State Conference, San Francisco, pp. 332-333, 1999.
[11]
[12]
[13]
[14]
[15]
[16]
Robindra Joshi et al., A 52Mb/s Universal DSL Transceiver IC, Proceedings of the 22nd
Solid State Conference, San Francisco, pp. 250-251, 1999.
Henri Samueli, Broadband Communication ICs: Enabling High-Bandwidth Connectivity in
the Home and Office, Proceedings of the 22nd Solid State Conference, San Francisco, pp.
26-30, 1999.
Theo Claasen, Is High-Speed the Only Solution to Exploit the Intrinsic Computational
Power of Silicon?, Proceedings of the 22nd Solid State Conference, San Francisco, pp. 2225, 1999.
International Technology Roadmap for Semiconductors, Semitech, www.semitech.org, 1999.
Bluetooth standard, www.nokia.com.
Haruo Nakatsuka, The new frontier created by High-Bandwidth Digital Video Systems and
Services, Proceedings of the 22nd Solid State Conference, San Francisco, pp. 16-19, 1999.
35