Documentos de Académico
Documentos de Profesional
Documentos de Cultura
AO 2011-2012
PARALELO
A.H
B.H
C.H
+Vcc
C.L
D.H
B.H
a) F.H = [ ( ( A B ) C ) C + (C B D ) ] . H
b) F.H = [ ( ( A B ) C + C 0 ) C + (C B D ) ] . H
c) F.H = [ ( ( A B ) C ) C + (C B D ) ] . H
d) F.H = [ ( ( A B ) C + C 1 ) C + (C B D ) ] . H
F.H
F.H = [ ( A+ B ) ( B C + C D ) + [ ( C D + A ) + ( C D + C D ) ] ]
a) F = A B C D + A B + C
b) F = A B + B D + C D
c) F = A B C + B C + B D
d) F = A B + B D + C
P4.H
+Vcc
Cuenta.H
P3.H
Controlador de
Turnos
Automtico.
P2.H
P1.H
EN.L
Presentar:
a) La Tabla de Verdad del Controlador de Turnos Automtico.
b) La funcin lgica resultante minimizada para la salida N1 usando mapa de Karnaugh.
Adems tiene la entrada Sel de lgica positiva que acta de la siguiente manera:
Si Sel.H = L en la salida R se presenta la suma binaria (A + B)2.
En.H
(A)2
(B)2
Sel.H
4
4
Circuito
Sumador/Multiplicador
Binario
F1 ( A, B, C , D ) = A B C D + A B CD + AB C D + AB CD + ( A BC D ) ( ABCD )
F1 = A C D + B D + ACD
b) F1 = A B + A C
c) F1 = A C D + D + AB C
a)
d) F1 = A C D + B D + AC D
F3(A, B, C, D, E) = (1,2,3,5,9,10,11,13,14,17,18,19,25,26,27,29,30)