[6609] LABORATORIO DE MICROCOMPUTADORAS

DEPARTAMENTO DE ELECTRNICA
FACULTAD DE INGENIERA
UNIVERSIDAD NACIONAL DE BUENOS AIRES

NOTAS SOBRE FAMILIAS LGICAS

[V. 1.1]

RESUMEN
El circuito interno de una compuerta est construdo alrededor de dispositivos semiconductores que
actan como llaves electrnicas. Dependiendo de cuales dispositivos se usen para sto y de ciertas
caractersticas funcionales, ser el nombre de la familia lgica en cuestin. Por ejemplo, tenemos las
familias: DTL (Diode-Transistor Logic), TTL (Transistor-Transistor Logic), CMOS (Complementary
Metal-Oxide-Semiconductor), ECL (Emitter-Coupled Logic).
En este curso no interesa conocer los detalles de funcionamiento interno de las implementaciones
reales de compuertas lgicas, los cuales son tema central en un curso de circuitos de conmutacin.
S interesa conocer, en principio:

Las diferencias entre las definiciones de los estados lgicos (tanto para las entradas como para las
salidas) de las familias (y sub-familias) lgicas mas usuales.
Los diferentes modelos simplificados de entradas y salidas encontradas en los circuitos integrados
digitales, con sus caractersticas distintivas.
Conceptos importantes como: fan-in, fan-out, margenes de ruido.
Ciertas caractersticas conceptuales que distinguen a cada familia lgica, que resultan de las
diferentes tecnologas usadas para fabricar los circuitos integrados digitales.

El motivo principal de estos intereses es el de disear correctamente el circuito digital asociado a un

sistema microcontrolado real. Por ejemplo, poder elegir (dentro de la disponibilidad en el mercado
electrnico local...) la familia lgica ms conveniente para realizar posibles funciones externas,
compatible con el tipo de entradas/salidas del microcontrolador elegido; no sobrecargar una salida; poder
implementar un tipo dado de bus; tener en cuenta los fenmenos fsicos distribudos que se hacen visibles
en un circuito real trabajando en alta frecuencia; etc.
Gran parte de estos conocimientos se suponen previamente adquiridos en un curso de introduccin a
las tcnicas digitales, y aqu slo se vern a modo de repaso.
Estas notas destacan los puntos mas importantes, resumidos a partir de la bibliografa sugerida, y
para nada reemplazan a la misma.
Finalmente, hay que mencionar que es altamente recomendable para el alumno verificar los
ejemplos y los datos suministrados, consultando las correspondientes hojas de datos provistas por los
fabricantes de los circuitos integrados, y plantear en clase (o en la lista de discusin electrnica de la
materia, mailto:6609@fi.uba.ar ) las dudas que puedan surgir.
Por cualquier consulta, aviso de errata, o comentario sobre estos apuntes: mailto:sgarcia@fi.uba.ar

SEALES DIGITALES EN CIRCUITOS LGICOS

Para poder establecer la correspondencia entre las operaciones lgicas ya conocidas y el
funcionamiento de los circuitos digitales reales, los diseadores de circuitos digitales necesitaron elegir
una representacin electrnica para los valores binarios 0 y 1.
Las seales de entrada y salida de las compuertas lgicas son tensiones elctricas que pueden tomar
un rango de valores determinado, usualmente de 0 a 5 Volt.
En principio, una forma posible de asociar variables de valores binarios con tensiones elctricas
podra ser tomar un valor intermedio dentro del rango de tensin admitido, y llamarlo: tensin de
umbral, Vt. De esta manera, siempre que la seal supere ese valor Vt, le asociamos un valor lgico 1 ;
mientras que cuando est debajo de Vt decimos que tenemos un 0 lgico. Esto tiene la ventaja de que la
compuerta no tiene que detectar un valor exacto de una seal de entrada, por ejemplo exactamente 5 V.
para determinar si es un 1. Slo necesita conocer si la seal est o no por encima del valor de umbral
para poder determinar el valor lgico. En estas condiciones, si la seal de entrada tiene una pequea
variacin en su valor, la compuerta seguir detectndolo como el valor lgico dado, a menos que dicha
variacin cruce el umbral preestablecido. As, estamos dividiendo el rango de todos los posibles valores
de seal en dos regiones, una regin para representar el valor lgico 1 (high) y una regin para
representar el valor lgico 0 (low).
La gran desventaja (adems de otras...) de esta eleccin es que, al tener una sola tensin de umbral
que separe ambos estados lgicos, una seal con un valor muy cercano a dicho umbral aplicada a la
entrada de una compuerta, en general producir un comportamiento inestable a la salida de la compuerta,
debido principalmente a efectos de ruido elctrico superpuesto con la seal de entrada que la pueda hacer
variar levemente por encima y por debajo de la tensin de umbral.
Las compuertas lgicas reales son diseadas tal que su seal de salida posee tres zonas
identificables. Las tres regiones quedan definidas por dos tensiones de umbral: VOL ( max) (umbral para
nivel bajo) y VOH ( min) (umbral para nivel alto). Por lo tanto, para una salida real tenemos:
VOH ( max)

regin High
VOH ( min)

regin no vlida
VOL ( max )

regin Low
VOL ( min )

Los valores VOH ( max) y VOL ( min ) son los niveles de tensin mximo y mnimo que puede entregar la
salida de una compuerta. Una seal en el rango de valores por encima de VOH ( min) es considerada en
estado alto (H) , y una seal en el rango debajo de VOL ( max) es considerada en estado bajo (L). Estas son
consideradas regiones vlidas, mientras que el rango entre VOL ( max) y VOH ( min) es una regin no vlida .
El hecho de incluir una regin de valores no vlidos entre dos regiones de valores vlidos mejora la
habilidad de una compuerta para distinguir entre un estado bajo y uno alto. Las compuertas son diseadas
de tal manera que mientras sus seales de entrada estn dentro de una regin vlida, su seal de salida
estar tambin en una regin vlida.
En condiciones normales, una compuerta slo producir una tensin de salida en la regin no vlida
cuando ocurra un cambio en sus seales de entrada que afecten el estado lgico a la salida, produciendo
una transicin (por un breve intervalo de tiempo) entre las dos regiones vlidas, atravesando de esta
manera la regin no vlida .
Si todas las seales de una compuerta son ignoradas mientras cambian entre sus regiones de estados
lgicos definidos, luego el estado de la seal de salida queda unvocamente determinado por los estados
de las seales de entrada, dado por la tabla de comportamiento esttico de la compuerta, obtenida a partir
de reemplazar los smbolos 0 y 1 de la tabla de verdad por los smbolos L y H, respectivamente.

Queda as establecida una relacin entre las seales en los terminales de las compuertas del
mundo real y las operaciones lgicas ya conocidas.

ALGUNAS DEFINICIONES Y CONCEPTOS

Ciertas propiedades elctricas y de tiempos (timings) son especificadas por el fabricante en
trminos de parmetros en la hoja de datos del circuito integrado digital.
Los parmetros de las compuertas dependen de las condiciones de operacin, principalmente
determinadas por la temperatura y la tensin de alimentacin. Adems, estos varan de una compuerta a
otra debido a variaciones en el proceso de fabricacin.
En lugar de tratar de proveer valores exactos para todos los parmetros, usualmente el fabricante
brinda valores para el peor caso, los cuales especifican los lmites sobre los valores de los parmetros
mientras stos varan en un rango determinado por estimaciones realistas y conservativas de la
temperatura, tensin de alimentacin, y tolerancias en los valores de los componentes internos. Estos
parmetros de peor caso son garanta de performance, dada por el fabricante del circuito integrado.
Por ejemplo, el peor caso de nivel en estado alto en la salida, VOH (o sea el menor, VOH ( min) ), de un
cierto tipo de compuerta es especificado en 2,4 V mientras la temperatura de operacin est entre 0C y
70C y la tensin de alimentacin toma un valor entre 4,75 y 5,25 Volt.
Cuando el terminal de salida de una compuerta es conectado directamente al terminal de entrada de
otra compuerta, la seal de salida de la primer compuerta se transforma en la seal de entrada de la
segunda. Por ejemplo, podramos tener una conexin como la siguiente (slo el nodo A nos interesa) :
1

A
3

1
2
13

12

7400 a
7411 a
(Compuerta 1)
(Compuerta 2)

Entonces, una seal con nivel bajo (alto) en la salida de la compuerta (1) debe ser reconocida como
una seal con nivel bajo (alto) en la entrada de la compuerta (2). Para que una seal de entrada sea
reconocida como un nivel bajo, debe ser menor que VIL ( max) (input low voltage). Todo lo que sabemos
hasta aqu acerca del valor de una seal de tensin de salida vlida en estado bajo, es que ella es menor
que VOL para el peor caso: VOL ( max) . Por lo tanto, el circuito debe disearse de tal manera que sea:
VOL ( max ) < VIL ( max ) . Anlogamente, para el nivel alto debe ser: VOH ( min) > VIH ( min ) . Veremos mas
adelante que estos dos requisitos pueden cumplirse automticamente en el caso de interconectar circuitos
lgicos de una misma familia, o debe ser el diseador del circuito el que realice los arreglos circuitales
correspondientes para que se cumplan dichos requisitos entre circuitos lgicos de familias diferentes.
Hay dos posibilidades para la direccin de la corriente de salida de una compuerta que esta
excitando a la entrada de otra compuerta; si fluye hacia fuera de la salida entonces se dice que la
compuerta excitadora [en el ejemplo anterior, la compuerta (1) ] es una fuente (source) de corriente, si
fluye hacia dentro de la salida se dice que esta compuerta es un sumidero (sink) de corriente. Existen
restricciones fsicas para el valor mximo de estas dos corrientes. Esto limita la cantidad de entradas de
compuertas que pueden ser excitadas con la salida de una sola compuerta. Por esto, los valores de
corrientes de entrada y salida para el peor caso son parmetros importantes de una compuerta.
Las mximas corrientes de salida y entrada cuando la tensin de salida de una compuerta es
exactamente VOH ( min) (e igual a la tensin de entrada de la siguiente compuerta), son dos de la corrientes

de inters. Estas son usualmente llamadas corrientes de entrada y salida en estado alto, I IH ( max) e
I OH ( max ) . Entonces, I IH ( max ) es la corriente mxima que fluir dentro de un terminal de entrada cuando

Mas adelante veremos que una compuerta como la 7400, posee un tipo de salida que puede interconectarse no slo a
una, sino a varias entradas de otras compuertas, mientras que la afirmacin recproca no es vlida. Es decir, no se
pueden conectar dos o mas salidas juntas (siempre para este tipo de salida, llamada totem pole).

la tensin en ese terminal es VOH ( min) ; mientras que I OH ( max) es la mxima corriente que puede
atravesar un terminal de salida, para esa misma tensin VOH ( min) .
Si la circulacin de corriente es hacia fuera del terminal de entrada de la compuerta que esta siendo
excitada, luego es el nivel de salida en estado bajo el que determina las condiciones de peor caso. Un
nivel excesivo de corriente puede causar que la tensin en la salida supere VOL ( max) (debido al aumento
de la cada de tension en la llave pull-down interna en la salida de la compuerta excitadora; esto se ver
mas claro en las prximas pginas). Luego, el peor caso para la corriente de salida en estado bajo
I OL ( max ) se define como el mximo valor de corriente que un terminal de salida puede absorber cuando su
tension es VOL ( max) . Para la compuerta que esta siendo excitada, la mxima corriente de entrada en estado
bajo absorvida por una de sus entradas es I IL ( max ) , cuando la tensin en la entrada vale VOL ( max) .

Nota:
Usualmente en las hojas de datos el sentido de referencia de las corrientes se
especifica como entrante, ya sea para las entradas como para las salidas. Esto significa que
si en la hoja de datos aparece, por ejemplo:
I OH ( max ) = - 0,4 mA

, entonces fsicamente esa corriente [de salida (O), en estado alto (H) ] circula hacia afuera del
terminal de salida.

MRGENES DE RUIDO
Las seales de ruido son seales electromagnticas (EM) no deseadas que interfieren con la
operacin de un circuito. Pueden ser generadas fuera del circuito al que afectan, o por el mismo circuito.
El ruido generado fuera del circuito en cuestin puede acoplarse en dicho circuito a travs de radiacion
EM. Tambien puede propagarse dentro del circuito a travs de las lneas de la red de suministro de CA, y
de la fuente de alimentacin.
Un ejemplo clsico es el de motores elctricos que funcionan en las cercanas del circuito, pudiendo
generar picos de corriente que afectan el nivel de tensin de salida de la fuente de alimentacin del
circuito, alimentada desde la misma red de CA. Ademas, la formacin de arcos en motores con escobillas
(desconexin abrupta de cargas inductivas...) acta como fuente de ondas EM indeseables.
En general, cualquier circuito que oscile en relativa alta frecuencia tambin puede ser fuente de
ruidos de radiacin EM, y estos pueden provocar tensiones inducidas en nuestro circuito,
superponindose a las seales que estn presentes durante el funcionamiento normal de dicho circuito.
El ruido generado dentro del mismo circuito tpicamente es debido a variaciones rpidas de corriente
en una parte del circuito induciendo seales indeseadas en otra parte del mismo. Los cambios de corriente
en cierta parte del circuito pueden propagarse a travs de la fuente de alimentacin a otras partes, pues
las lneas de alimentacin recorren todo el circuito. Tambin los circuitos osciladores (como por ejemplo
aquellos que suelen acompaar a los microcontroladores) son fuente de ruido en el propio circuito, por
motivos ya expresados.
Para nuestros propsitos, el ruido puede modelarse como una seal aleatoria sumada
algebraicamente a nuestra seal vlida. Lgicamente, en principio es deseado que no exista ruido
alguno superpuesto a dicha seal vlida.
Una compuerta puede tolerar un poco de ruido y aun as reconocer correctamente el valor lgico de
una seal. El margen de ruido es una medida de cuanto ruido puede ser tolerado por una compuerta.

La siguiente figura ilustra los parmetros de tensin para una correcta conexin entre la salida de
una compuerta y la entrada de otra. Se enfatizan las relaciones ya vistas:
VOL ( max ) < VIL ( max )
VOH ( min) > VIH ( min )
VOH ( max)
VOH ( min)
NM (H)

VIH ( min )

VIL ( max )
NM (L)
VOL ( max )
VOL ( min )

Supongamos que tenemos ruidos estticos, constitudos por seales cuya duracin es mayor que el
tiempo de respuesta del circuito. Definimos como Mrgenes de Ruido Estticos (o de CC), para el estado
bajo y el estado alto:
NM L = VIL ( max ) - VOL ( max )
NM H = VOH ( min) - VIH ( min )

Estos especifican el nivel de ruido mximo al cual la compuerta excitada es inmune para el peor
caso de carga en la salida de la compuerta excitadora. Dicho de otra manera, son mrgenes de ruido
mnimos, de peor caso.
Ademas, pueden existir ruidos dinmicos, constitudos por seales de muy corta duracin, del
orden de los tiempos de propagacin del circuito. Para que la salida de una compuerta cambie ante la
presencia de estos pulsos en la entrada, los mismos deben tener una amplitud muy grande.
Una nota final acerca del ruido en circuitos lgicos es sobre la impedancia de salida de las
compuertas. El ruido EM es mas fcilmente acoplado en una compuerta con alta impedancia de salida que
en otra con baja impedancia. Por lo tanto, una compuerta puede poseer altos mrgenes de ruido y aun as
ser susceptible al ruido si su impedancia de salida es muy alta.

FAN-IN & FAN-OUT

Se definen como unidades de carga (para la familia TTL):
Unidad de Carga (U.L.) para TTL en Estado Alto: 40 A
Unidad de Carga (U.L.) para TTL en Estado Bajo: 1,6 mA
Los fabricantes suelen especificar factores de carga para las entradas y factores de excitacin para
las salidas, refiriendo las magnitudes de las corrientes en estado alto y bajo con respecto de las unidades
de carga definidas.
Ejemplos de factores de carga para las entradas:

Una compuerta 7400, con I IL ( max ) = -1,6 mA e I IH ( max) = 40 A , es especificada como teniendo un
factor de carga de entrada de 1 U.L. , tambien llamado un fan-in de referencia de 1 carga.

Para el 74LS95B, con I IL ( max ) = -0,8 mA e I IH ( max) = 40 A en el terminal C, es especificado

como teniendo:

El concepto de tiempo de respuesta de un circuito lgico ser explicado en las prximas pginas.

Factor de carga en estado bajo:

0,8 mA
= 0,5
1,6 mA

Factor de carga en estado alto:

40 A
=1
40 A

; o sea, un fan-in de referencia igual a 1 (se elije el mayor).

Ejemplos de factores de excitacin para las salidas:

La salida del 7400 absorber una I OL ( max) = 16 mA y entregara una I OH ( max) = -800 A .

Factor de excitacin para estado bajo:

16 mA
= 10
1,6 mA

Factor de excitacin para estado alto:

800 A
= 20
40 A

; o sea, un fan-out de referencia igual a 10 (se elije el menor)

Estos factores de referencia son de uso directo al trabajar dentro de una sub-familia lgica, donde
veremos que las corrientes mximas poseen los mismos valores para todos los miembros.
El fan-out real para una compuerta es el nmero de entradas que esa compuerta puede excitar sin
exceder sus especificaciones de corrientes de peor caso. Para esto, hay que considerar cada caso particular
de diseo, porque puede darse el caso en que la salida excite a varias compuertas de distintas subfamilias, con distintas especificaciones de corrientes mximas de entrada. Se suman todas las corrientes
en las entradas, por separado en estado bajo y en alto, y se verifica que los valores obtenidos no superen
las especificaciones mximas de corrientes de salida de la compuerta excitadora.
Una aclaracion: Todo esto es slo para condiciones estticas (CC). El fan-out de una compuerta
dada puede llegar a estar limitado ademas por consideraciones dinmicas, debido a la carga capacitiva
que ofrece la entrada de una compuerta.

DISIPACIN DE POTENCIA EN CC
Es una medida de la cantidad de energa consumida por una compuerta mientras sus entradas
estan estables. El fabricante generalmente especifica los requisitos de tensin y corriente de alimentacin
para el circuito integrado en cuestin.
La disipacin en CC puede computarse como el producto de la tensin de alimentacin por la
mxima corriente de alimentacin. Muchas veces dicha corriente depende del estado bajo o alto, de la
salida de la compuerta, o de las salidas de todo el CI. En estos casos, es necesario conocer la relacin
existente entre la cantidad de tiempo en estado alto y la cantidad de tiempo en estado bajo.
Para ciertos tipos de compuerta la potencia disipada durante la conmutacin es distinta en
comparacin a la potencia disipada en estado estable. En estos casos, la potencia total disipada depende
de la tasa de conmutacin entre niveles, (se incrementa al aumentar esta tasa) y el fabricante suele proveer
de un grafico potencia vs. frecuencia de operacin.
RETARDO DE PROPAGACIN (Propagation Delay Time , t pd )
Es el intervalo de tiempo entre un cambio de nivel logico en una entrada y el correspondiente
cambio en la salida de la misma compuerta.
Este parmetro limita la frecuencia mxima de operacin de la compuerta.
En muchas compuertas el retardo de propagacin para una transicin de alto a bajo en la salida es
diferente al retardo asociado a un cambio de bajo a alto en la salida. Esto es indicado en las hojas de datos
con los simbolos: t PHL y t PLH .

RETARDO DE TRANSICIN (Transition Delay Time)

Es el tiempo transcurrido durante una transicin de nivel lgico en la salida. Se mide entre los puntos de
10% y 90% de amplitud en el diagrama de tiempos, y en general vale distinto para una transicin de bajo
a alto (rise time) : tTLH , que para una transicin de alto a bajo (fall time): tTHL .

OBSERVACIONES
Los parmetros de tiempos de una compuerta dependen de las condiciones bajo las cuales es
utilizada. Por ejemplo: temperatura, tensin de alimentacin, fan-out, y el circuito RC equivalente que la
salida debe excitar.
Por lo tanto, cuando se especifican los parmetros de timings en una hoja de datos, generalmente
viene dado un tiempo de peor caso (mximo), dado para los valores de temperatura, tensin de
alimentacin, capacidad de carga, etc., bajo los cuales fue medido el tiempo especificado. Otra alternativa
es que el fabricante entregue curvas de dicho tiempo expresado en funcin de los parmetros en la
condicin de testeo.
Uno de los factores mas importantes que afectan la velocidad de conmutacin de una compuerta es el
tiempo requerido para cargar y descargar varias capacitancias internas asociadas con las junturas
semiconductoras y externas (distribuidas) asociadas con los terminales, cables, conectores, etc. Una vez
que se eligi el tipo de circuitos integrados digitales a usar en el proyecto, el diseador solo tiene control
sobre las capacitancias externas. La capacitancia externa presente en la salida de una compuerta puede
incrementar tanto los tiempos de transicin como los retardos de propagacin. Esta capacitancia de carga
viene dada por dos contribuciones: la capacitancia equivalente a las entradas de las compuertas excitadas,
y la capacitancia asociada a las conexiones, placa de circuito impreso (PCB), etc.
Para algunos circuitos digitales, la carga capacitiva limita el fan-out de una compuerta mas que la
cantidad maxima de corriente requerida para excitar todas las entradas excitadas. Para este tipo de
compuertas el retardo de propagacin es usualmente especificado como una curva de retardo en funcin
de la carga capacitiva en la salida.
Para determinar el fan-out permisible, uno debe primero conocer los retardos mximos por
compuerta que pueden ser tolerados en la aplicacin. Luego, la mxima carga capacitiva puede ser
determinada a partir de la curva mencionada. La suma de capacitancias parsitas en el layout del PCB,
cables, etc, y las correspondientes a las entradas que debe excitar la salida, no deben superar al valor
obtenido de la curva.
La velocidad de conmutacin de una compuerta usualmente es proporcional a la cantidad de energa
transformada en calor. De hecho, en muchos circuitos digitales hay que asumir un compromiso entre
velocidad y disipacin de potencia. Entonces, un circuito puede disearse para trabajar a una alta
velocidad (o sea que los parmetros de retardo son pequeos), al costo de un mayor consumo de potencia.
Alternativamente, puede implementarse una versin mas lenta del circuito para ahorrar consumo de
potencia.
Como resultado, una medida de performance (o figura de mrito) comunmente encontrada para una
familia lgica es el producto velocidad-potencia, obtenido al multiplicar el retardo de propagacin
promedio, la corriente de alimentacin promedio y la tensin de alimentacin recomendada. Cuanto
menor este producto, mejor es la familia lgica.
La tolerancia al ruido de los circuitos digitales tambien es afectada por la velocidad de dichos
circuitos, de distintas maneras.
Primero, el retardo de propagacin de una compuerta no es un retardo puro, pues la forma de onda
de la seal de salida no es necesariamente una copia de las variaciones de la seal de entrada, retardada en
un valor fijo. De hecho, la seal de salida no seguira un cambio de la seal de entrada, al menos que el
cambio persista por un tiempo mnimo. En otras palabras, los pulsos de entrada muy cortos seran
filtrados por una compuerta lenta, y su efecto no sera visto en la salida. Como regla general, si la
seal de entrada cambia de un nivel lgico a otro y luego vuelve al primer nivel antes de que la salida
comience a responder al primer cambio, ninguna variacin ocurrir en la salida. Por lo tanto, una
compuerta lenta (una con tiempos de propagacin grandes) sera menos susceptible a pulsos de ruido que
otra mas rpida.
Por otro lado, las seales de alta frecuencia son acopladas mas fcilmente de una parte del circuito a
otro (electromagnticamente). Las seales digitales con cambios muy abruptos, o sea aquellas con

tiempos de transicin muy pequeos, tienen un alto contenido armnico en componentes de alta
frecuencia. Entonces, si dos compuertas diferentes poseen los mismos retardos de propagacin pero una
de ellas tiene tiempos de transicin mayores, esta sera menos daina en trminos de generacin de
ruido que pueda ser fcilmente acoplado a los conductores adyacentes, que aquella compuerta con
menores tiempos de transicin. O sea, el ruido ser un problema menor al usar compuertas con mayores
tiempos de transicin.

FAMILIAS LGICAS
Las compuertas pueden construirse internamente de varias maneras. Un conjunto de circuitos
integrados con caractersticas constructivas similares constituye una familia lgica. Cada una de estas
familias contiene circuitos integrados con las compuertas mas bsicas, como tambien dispositivos
digitales mas complejos construidos en base a las mismas. Ademas, cada familia puede contener subfamilias que resalten diversas caractersticas de inters.
Se vern, a grandes rasgos, las caractersticas sobresalientes de las familias: TTL y CMOS.
Nota:
No deben tomarse de estos apuntes valores numricos de parmetros con el fin
de disear un circuito digital. Los valores aqui mencionados aparecen con el unico objeto
de que se tenga una idea del orden de las magnitudes en juego. A la hora de realizar un
diseo, siempre deben tomarse los parmetros de la hoja de datos del dispositivo, la cual
es provista por su correspondiente fabricante.

FAMILIA TTL
Los circuitos TTL se alimentan con 5 V. y, en su versin standard, poseen los siguientes parmetros:
VOH ( min) = 2,4 V.
VOL ( max ) = 0,4 V.
VIH ( min ) = 2 V.
VIL ( max ) = 0,8 V.

Esto nos da mrgenes de ruido de peor caso de 400 mV para ambos estados, bajo y alto. Estos
parmetros estan garantizados sobre un rango de alimentacin de 4,75 V. a 5,25 V. y un rango de
temperatura de 0C a 70C, por el fabricante.
Por otro lado, los valores tpicos, medidos a 5V. y 25C, son:
VOH = 3,4 V.
VOL = 0,2 V.
V IH = 2 V.
V IL

= 0,8 V

, lo cual nos da mrgenes de ruido tpicos de 1,4 V. en el estado alto y de 0,6 V. en el estado bajo.
Las salidas de los circuitos TTL son fuentes de corriente en el estado alto y sumideros de
corriente en el estado bajo. Siguiendo la convencin standard de especificar la corriente entrante a un
terminal como positiva, y la saliente como negativa, los parmetros de corriente son los siguientes:
I OH ( max ) = -400 uA
I OL ( max ) = 16 mA
I IH ( max ) = 40 uA
I IL ( max ) = -1,6 mA

, esto nos da un fan-out garantizado (en CC) de 10, en ambos casos.

La salida de una compuerta TTL es capaz de cargar y descargar rpidamente a la capacitancia total
que excita, gracias a su muy baja resistencia equivalente de salida. La capacitancia equivalente en la
entrada de una comuerta TTL es del orden de los 3 a 5 pF.
Al conectar una salida TTL excitando a varias entradas TTL en general ser la corriente mxima de
salida la que limitar al fan-out, y no la capacitancia total de carga, debido a las corrientes de entrada
apreciables que circulan en condiciones estticas para esta familia. Entonces, una sola compuerta TTL
puede excitar a otras 10 compuertas TTL sin una disminucin significativa en la velocidad de
conmutacin.
Puede que los retardos de propagacin de peor caso sean especificados para compuertas TTL que
estan excitando a otras 10 compuertas TTL (full fan-out). El retardo de propagacin de alto a bajo es
menor que aquel de bajo a alto. Por ejemplo, la velocidad de conmutacin de una compuerta NAND
standard de dos entradas viene dada por los parmetros:
t PHL = 15 ns.
t PLH = 22 ns.

Como estos retardos fueron medidos bajo condiciones de peor caso, la velocidad de la compuerta
bajo condiciones tpicas es usualmente mayor.
Los valores tpicos son:
t PHL = 7 ns.
t PLH = 11 ns.

La corriente de alimentacin requerida por una compuerta TTL depende de si su salida esta en el
estado alto o bajo.
La disipacin de potencia es considerable tanto para condiciones estticas como para conmutacin.
Las salidas totem-pole son las mas fciles de encontrar en los CIs TTL. Su modelo circuital mas
simple esta formado por dos transistores bipolares (Q1 y Q2, en la figura) funcionando como llaves
electrnicas conectadas al terminal de salida, una de pull-up y otra de pull-down. En condiciones
estticas, solo una de ambas llaves esta cerrada a la vez, imponiendo un estado lgico en la salida.
+Vcc

Q1

Vo

Q2

modelo circuital salida totem-pole

Siempre hay uno de ambos transistores en modo corte y el otro saturado, excepto por un breve
intervalo de tiempo durante la transicin entre estados lgicos. Durante este intervalo, ambos transistores
conducen y la corriente a travs de R ser mayor que en condiciones estticas. En sistemas digitales
pueden haber muchos CIs TTL que conmuten a la vez, generando un cambio brusco en la corriente total
consumida. Esta variacin de la corriente puede generar transitorios de tensin apreciables sobre la linea
de Vcc, debido a la inductancia y resistencia distribuda sobre los cables y pistas de alimentacin. Por lo

El motivo del resistor es lograr sobresaturar Q1, el diodo esta para llevar ese mismo transistor a modo corte. La
justificacin proviene de analizar la etapa anterior en conjunto con la etapa totem-pole, y esto no ser explicado en
estas notas.

tanto, las compuertas TTL generan ruidos elctricos por s mismas. La forma usual de combatir este
problema es usar capacitores de bypass (o desacople) acompaando a cada CI en un diseo digital,
con el objeto de filtrar estos transitorios, conectados entre los terminales de alimentacin del CI.
No deben conectarse dos (o mas) salidas totem-pole juntas; si una de ellas intenta forzar un estado
lgico y la otra intenta forzar el contrario, el estado lgico resultante es indeterminado y la alta corriente
resultante puede llegar a destruir las salidas por exceso de disipacin trmica.
Hay diferentes series de circuitos TTL, basadas en el mismo circuito bsico, pero con algunas de sus
propiedades optimizadas (a expensas de otras...) , para aplicaciones especiales.
Los dispositivos hasta aqui mencionados, es decir la serie TTL standard, son designados con el prefijo 74
(74XXX; 54XXX para los dispositivos militares, con mas exigencias en las condiciones de operacin). A
continuacin, se comentan brevemente algunas de las distintas series o sub-familias lgicas.
Todas las sub-familias TTL tienen casi los mismos parmetros de tensin. Hay pequeas
diferencias, pero todas son compatibles entre si. Sin embargo, los parmetros de corriente son bastante
diferentes entre las distintas sub-familias.
Para mayores detalles que las descripciones de estas notas, consultar los manuales tcnicos.
Serie TTL Low Power (74LXXX)
Si se incrementa el valor del resistor interno presente en la salidas TTL totem-pole, se puede reducir
la disipacin media de potencia. Sin embargo, esto resulta en un retardo de propagacin mayor, haciendo
mas lenta la compuerta. La disipacin tpica de potencia de las compuertas de esta serie es de 1 mW,
contra el valor tpico de 10 mW en la serie standard. Los retardos de propagacin tpicos son del orden de
los 33 ns.
Serie TTL High Speed (74HXXX)
Esta serie resulta de bajar el valor del resistor en la salida, a expensas de mayor consumo. La
disipacin tpica para este tipo de compuertas es de 22,5 mW , pero su retardo de propagacin es del
orden de los 6 ns.
Serie TTL Schottky (74SXXX)
La mayora de las primeras sub-familias TTL aparecidas, incluyendo las ya mencionadas, usaban
circuitos internos que hacian sobresaturar al menos uno de sus transistores. Esto resulta en un exceso de
carga elctrica en la base del transistor (modelada como un capacitor especial) y limita la velocidad a la
cual el transistor puede conmutar entre modo saturacin y modo corte.
Para evitar este efecto, puede colocarse un diodo Schottky como recortador entre base y colector del
transistor en cuestion. Este tipo de diodos se construye en base a una juntura metal-semiconductor, con
menor tensin de barrera que los diodos comunes de juntura PN.
La serie que resulta al realizar esta mejora se denomina TTL Schottky. En esta serie se obtienen
retardos de propagacin del orden de solo 3 ns. Adems, posee una disipacin de potencia tipica de 18,75
mW, comparada con los 22,5 mW obtenida por la serie H. Sin embargo, el usar un circuito mas
complicado y lograr alta velocidad, hace a esta serie mas susceptible al ruido.
Serie TTL Low Power Schottky (74LSXXX )
Un buen compromiso entre todas las series ya mencionadas es la serie Schottky de bajo consumo.
Su circuito bsico se obtiene seleccionando los valores del resistor de la etapa de salida en un circuito
Schottky, buscando minimizar el consumo. Esto resulta en un tiempo de propagacin tpico del orden de
los 9 ns. y una disipacin de potencia del orden de los 2 mW.
Series TTL Advanced Schottky (74ASXXX) y Advanced Low Power Schottky (74ALSXXX)
Estas dos series logran mejoras significativas en velocidad y disipacin de potencia sobre las subfamilias S y LS, principalmente gracias a mejoras introducidas en el proceso de fabricacin. Para AS, los
retardos de propagacin son del orden de 1 a 4 ns. Para ALS, los retardos de propagacin son del orden
de 2 a 8 ns. (de H a L), y de 3 a 11 ns. (de L a H).
Los valores tpicos de consumo para compuertas de estas series son de 10 mW para AS y de 1 mW
para ALS.

10

FAMILIA CMOS
Sus circuitos estan basados en los transistores de efecto de campo, sistema metal-oxidosemiconductor (MOSFETs), complementando MOSFETs canal N con MOSFETs canal P.
Por ejemplo, un modelo circuital de inversor CMOS es el siguiente:
+Vdd

Q1
Vi

Vo

Q2

La familia CMOS tiene muy baja disipacin de potencia en condiciones estticas. Su contribucin
dinmica al consumo es apreciable, y aparece durante un cambio de estado lgico debido a que conducen
ambos MOSFETs por un breve intervalo de tiempo. Esta contribucin aumenta con la frecuencia de
trabajo.
Como vemos, en los CIs CMOS solo es significativo el aporte dinmico a la disipacin de potencia,
mientras que en los TTL ambos aportes (esttico y dinmico) son importantes. Sin embargo, a muy altas
frecuencias el consumo de un CMOS puede ser superior al de un TTL. Una compuerta CMOS casi no
toma corriente de alimentacin mientras se encuentra en estado estable. Un valor tpico es de 0,5 nA por
compuerta. A 5 V esto nos da una disipacin de potencia esttica de 2,5 nW por compuerta. Sin embargo,
esa misma compuerta trabajando a 1 MHz disipar una potencia total de 1 mW.
Los circuitos CMOS pueden trabajar sobre un amplio rango de tensiones de alimentacin,
tpicamente de 3 a 15 V. Mas an, el retardo de propagacin es inversamente proporcional a la tensin de
alimentacin, brindando al diseador un compromiso simple entre velocidad y consumo.
Los parmetros de niveles de tensin tambin dependen de la tensin de alimentacin. Al comparar
CMOS con TTL, implcitamente asumimos una tensin de alimentacin de +5 V para los CMOS.
Por ejemplo, podemos tener para un CI CMOS:
VOH ( min) = 4,95 V.
VOL ( max ) = 0,05 V.
VIH ( min ) = 3,5 V.
VIL ( max ) = 1,5 V.

Entonces, los mrgenes de ruido son de aproximadamente 1,5 V. en ambos estados, para Vdd = 5 V.
En general, a igual tensin de alimentacin los circuitos integrados CMOS tienen mejor inmunidad
al ruido que los TTL. Al aumentar la tensin de alimentacin, aumenta an mas la inmunidad al ruido.
Una compuerta CMOS (no-buffereada) tiene una capacidad limitada de excitacin. Valores usuales
son:
I OH ( max ) = -0,12 mA
I OL ( max ) = 0,36 mA

Si bien estas corrientes son pequeas, los circuitos CMOS sin buffer (nomenclatura: -UB) a la salida
(como lo eran todos los primeros CMOS) son mas rpidos que los CMOS con buffer (-B). Estos ltimos
tienen la ventaja de ofrecer mayores niveles de corrientes, y de independizar a stas de la tensin de
entrada de la misma compuerta. La salida con buffer es la mas fcil de encontrar en los circuitos CMOS.
Por otro lado, las impedancias de entrada CMOS son muy altas; magnitudes usuales de corrientes de
entrada son:

11

I IH ( max) = I IL ( max ) = 0,1 A

Por lo tanto, el fan-out para compuertas CMOS excitando compuertas CMOS queda limitado
principalmente por la carga capacitiva que ve la compuerta excitadora. Valores usuales para la
capacitancia de entrada de una compuerta CMOS son: 5 a 15 pF.
Los retardos de propagacin varan sobre un amplio rango al variar la tensin de alimentacin y la
carga capacitiva.
Los amplios mrgenes de ruido, la baja velocidad de trabajo y las relativamente bajas corrientes de
los CIs CMOS hacen pensar que son muy inmunes al ruido. Solo hay un detalle que juega en contra, y es
la alta impedancia de salida que en general aparece en esta familia (10 a 100 veces mayor que en TTL),
que la hace un tanto susceptible de acoplar ruidos. Aun asi, la inmunidad al ruido de los CIs CMOS es
muy buena y es una de sus principales ventajas.
Un comentario final. Todos los dispositivos semiconductores MOS tienen compuertas aisladas por
un xido, el cual es susceptible de sufrir ruptura dielctrica si la tensin aplicada es suficientemente alta.
Por ejemplo, en la familia CMOS CD4000 ese xido tiene un espesor del orden de los 400
Angstroms, el cual puede sufrir ruptura para tensiones mayores a 100 V. Para prevenir dicho fenmeno de
ruptura sobre las entradas de un CI CMOS a partir de una descarga electrosttica o de algun transitorio
peligroso de tensin, el operador que manipule el CI debera tomar ciertos cuidados bsicos. Para enfatizar
la importancia de esto solo basta mencionar que una persona caminando sobre ciertos pisos encerados y
alfombras puede generar hasta 15000 V. de potencial electrosttico sobre su cuerpo.
Las recomendaciones tienen que ver principalmente con estar correctamente conectado a tierra (el
operador y la estacin de trabajo, soldador, etc.) y en ciertas prcticas de ensamble y terminacin de
conectores en las PCBs. Pueden verse en detalle estas recomendaciones en los manuales tcnicos de los
fabricantes de CIs CMOS.
A continuacin, se comentan brevemente algunas series CMOS.
Serie CMOS original (CD4000)
Caractersticas Generales:
- Velocidad mxima: 10 MHz
- Rango de tensin de alimentacin: 3 a 18 V.
- Capacitancia de entrada: 7,5 pF (max.)
Esta serie cay en desuso debido a la posterior aparicin de la familias CMOS 74HC y 74 HCT, esta
ltima con niveles de tensin compatibles con la familia TTL
Serie High Speed CMOS (74HCXXX)
Esta serie presenta las ventajas de los CMOS (baja disipacin esttica e inmunidad al ruido), a una
velocidad cercana a la serie TTL 74LSXXX.
Serie High Speed CMOS TTL Compatible (74HCTXXX)
Esta serie CMOS es totalmente compatible en niveles con los circuitos TTL. Sus salidas tienen
capacidad de carga como la serie TTL 74LSXXX.
Series Advanced High Speed CMOS (74ACXXX), y Advanced High Speed CMOS TTL Compatible
(74ACTXXX)
Son versiones mejoradas de las anteriores.

12

OTROS TIPOS DE SALIDAS

SALIDAS 3-STATE
Estas salidas disponen de un tercer estado ademas de los niveles lgicos bajo y alto: estado de
alta impedancia (Hi-Z) . Este tercer estado no tiene sentido lgico y se hace visible a traves de una
entrada especial de habilitacin, habitualmente llamada E (enable) (o E , si es activa en nivel bajo).
Cuando esta entrada esta activa, la salida se comporta como si fuera una salida totem-pole en
funcionamiento normal, fijando un estado lgico vlido. Caso contrario, se produce la apertura de ambas
llaves electrnicas de la salida totem-pole, ofreciendo muy alta impedancia a los efectos de otro circuito
externo que este conectado a esta salida.
Una salida tri-state se suele simbolizar con un tringulo invertido sobre ella.
Con este tipo de salidas puede construirse facilmente un bus donde esten conectados al mismo
conductor muchas salidas de dispositivos tri-state, ademas de una o varias entradas. De esta manera,
asegurndonos que slo una salida toma el bus durante un intervalo de tiempo dado, su valor lgico
puede ser ledo por las entradas conectadas al bus, mientras las demas salidas se encuentran en estado de
alta impedancia, sin afectar la comunicacin establecida.
Los microcontroladores poseen lneas hacia el exterior, en general configurables como entradas o
como salidas. En algunos microcontroladores (no es el caso de la flia. MCS-51), se implementan salidas
tri-state en cada una de estas lneas. As, cuando se configura una lnea como salida, en ella siempre estar
presente un nivel lgico vlido (resultante de operaciones internas), mientras que si se configura esta lnea
como entrada, simplemente el micro pone la salida en Hi-Z, y al pin se lo conecta internamente a la
entrada del buffer correspondiente (cuya salida se conecta al bus de datos del microcontrolador) .

SALIDAS OPEN-COLLECTOR (en CMOS: Open-drain)

El modelo circuital de este tipo de salida consiste en un transistor cuyo colector (o drain, para
CMOS) se conecta al terminal de salida, sin pull-up interno alguno de tipo pasivo o activo. El electrodo
emisor (o source, para CMOS) se encuentra conectado a 0 V, mientras que el electrodo de base (o gate,
para CMOS) esta conectado a la etapa interna anterior.
Por lo tanto, en estas condiciones el transistor de salida no puede colocar un estado lgico alto,
excepto que se conecte externamente un resistor de pull-up. En ese caso, el resistor pull-up deber ser
correctamente dimensionado, para evitar que los valores de tensin en el nodo caigan dentro del rango no
vlido de tensiones para la(s) entrada(s) que leern el valor lgico presente en dicho nodo. Planteando
condiciones de peor caso para ambos niveles lgicos, se puede hallar el valor mnimo y el mximo para
este resistor.
Una salida open-collector se suele simbolizar con un rombo subrayado sobre ella.
Con este tipo de salidas se puede implementar lgica cableada (ver prxima seccin).
De este modo, podramos armar un bus de la forma:
Data3

Data4
+Vcc
12

13

Enable4
10

Enable3

7438 d

Rpull-up

11

7438 c

1
7404 a

Enable1

7438 b

7438 a

Data1

Data2
Enable2

13

En este tipo de bus, se debe habilitar (seal Enable) siempre slo una compuerta a la vez. Para la
compuerta habilitada, el dato de entrada se refleja en el bus, invertido; ese valor en este ejamplo es ledo
por el inversor 7404. La forma de clculo del pull-up se ver en la seccin de lgica cableada.
Las salidas open-collector son tambien muy tiles como drivers de cargas que requieren niveles de
tensin y corriente superiores a los habituales en tcnicas digitales. Por ejemplo: encender un LED,
excitar a un transistor de mediana potencia, controlar un rel, etc.
En la siguiente figura se ilustra un buffer 7407 controlando una pequea lmpara de 12V.
+12V

Rlim

1
2
1

2
7407 a

La tensin mxima soportada en la salida o-c del 7407, cuando el transistor de salida est en modo
corte, es de 30V. El resistor limitador deber dimensionarse tal que la corriente circulante cuando la
lmpara est encendida no exceda la corriente I OL ( max) = 40 mA. del 7407 (segn la potencia de la
lmpara). Puede usarse una configuracin idntica para excitar a un LED, limitndole la corriente al valor
adecuado (unos 20 mA para un LED tpico con buena intensidad luminosa).

OTROS TIPOS DE ENTRADAS

ENTRADAS SCHMITT TRIGGER
Este tipo de entrada posee un circuito especial con histresis, entre dos tensiones de umbral: VTL y
VTH . Dicha histresis previene la conmutacin errtica entre estados lgicos en la salida, cuando a las
entradas de la compuerta se aplican seales digitales que varan muy lentamente y, por lo tanto,
permanecen un tiempo apreciable en la franja de tensiones no vlidas. Una entrada con histresis tambin
es muy til en presencia de ruido.
Brevemente, el funcionamiento de un inversor con entrada Schmitt trigger es el siguiente. Cuando la
seal de entrada se mueve desde el estado lgico bajo al estado lgico alto, la salida del inversor no
cambia hasta que en la entrada se alcance el umbral alto VTH . Una vez que la entrada ha llegado a ese
valor, la salida conmuta al estado lgico bajo. Ahora, anlogamente, para lograr un nuevo cambio en la
salida, la seal de entrada debe bajar hasta cruzar el umbral bajo VTL . La salida se mantendr estable (en
el estado bajo) mientras, por ejemplo:
-

El nivel de tensin de entrada baja lentamente, an sin alcanzar a llegar al umbral VTL . (seales con
retardos de transicin elevados).
El nivel de entrada cruza varias veces el umbral alto VTH , pero siempre sin llegar al umbral bajo VTL
(seales ruidosas).

Anlogas consideraciones se aplican para una seal de entrada que aumenta pero sin alcanzar el
umbral alto VTH .

14

LGICA CABLEADA
Consiste en un arreglo que resulta de interconectar varias salidas de distintas compuertas opencollector entre s, adems de una o mas entradas de otras compuertas. Para poder establecer el estado alto
debe usarse un resistor de pull-up, el cual tiene que ser correctamente dimensionado, planteando
condiciones de peor caso.
Notar que cuando al menos una de las salidas pone un estado lgico bajo en la conexion comn, en
ese nodo se pasa a tener automticamente un estado bajo. En cambio, para que en el nodo exista un estado
lgico alto, deben estar todas las salidas open-collector en estado alto. Es decir, el cero mata al uno. Por
eso se dice que (con lgica positiva) en el nodo comn tenemos una AND cableada.
Se pasar a analizar un ejemplo en donde se calcula el rango posible de valores para el pull-up de tal
forma que, con un resistor de valor dentro del rango, en el nodo comn siempre exista un estado lgico
vlido.
Sea el siguiente circuito:
+Vcc
1
3
2
R
7438 a

4
6
5

1
2
13

12

7438 b
74LS27 a

9
8
10
7438 c

Para establecer los valores mnimo y mximo del pull-up debemos hacer un anlisis de peor caso del
circuito, tanto para cuando en el nodo comn hay un 0 lgico como para cuando hay un 1, asegurando
que se tengan niveles lgicos vlidos en ambas condiciones.
Anlisis en Estado Bajo
En la siguiente figura se ilustra el caso de un cero lgico en el nodo comn. Se adopta el sentido de
referencia entrante positivo para todas las corrientes.
Aqu el factor limitante es la cantidad de corriente que puede permitirse ingresar dentro de un solo
terminal de salida, la cual deber ser menor que I OL ( max) . Claramente, si se superase ese valor de
corriente, tendramos una tensin VOL mayor a VOL ( max) , lo cual disminuira el margen para el ruido en
estado bajo. En un caso extremo de corriente de salida aun mayor, la tension VOL podra caer en la zona
de incertidumbre de la entrada de la compuerta NOR.
El peor caso, con respecto a este lmite, obviamente es cuando solo una compuerta open-collector
impone un estado bajo [caso contrario la suma de las corrientes en la entrada (o las entradas, todas
salientes en estado bajo) y el pull-up se repartira entre todas las salidas que estn conmutadas al estado
bajo].
Por lo tanto supongamos que, por ejemplo, la compuerta 7438 (b) es la nica que impone el cero
lgico.

15

Por otra parte, en las salidas abiertas de las otras dos compuertas existen corrientes de fuga que en la
prctica toman valores muy pequeos (del orden de A ) en comparacin con I OL ( max) (del orden de las
decenas de mA), y por lo tanto se desprecian frente a sta.

+Vcc

LEAKAGE

3
2

V +
R

7438 a

OL

(Vo = L)

IL
1
2
13

12

7438 b
74LS27 a

LEAKAGE

8
10
7438 c

Entonces, tenemos:
VCC VO
R
I R = I OL + I IL

IR =

(1)
(2)

, con las siguientes condiciones a cumplir:

I OL = I OL ( max) I R I IL ( max )

(3)

VO VOL ( max )

(4)

VCC VCC ( max )

(5)

Por lo tanto, la expresin para R queda:

R RMIN =

VCC ( max ) VOL ( max )

I OL ( max ) + I IL ( max )

(6)

El asumir un ficticio VOL ( max) = 0 nos dara un valor mnimo para R muy conservativo, ya que ese
supuesto peor caso nunca puede ocurrir en la prctica (es imposible fsicamente tener corriente mxima en
una salida y a la vez tensin nula en esa misma salida).
Anlisis en Estado Alto
Este caso se ilustra en la siguiente figura. Todas las salidas conectadas al nodo comn deben estar en
alto (o sea, sus transistores internos en corte) para que la tensin en el nodo sea un nivel logico alto.
Como cada transistor interno no es una llave ideal, fluye una corriente de fuga I OH ( max) en cada

16

terminal de salida.
Por cada entrada conectada al nodo comn (en este ejemplo: una sola), tendremos una corriente de
entrada en nivel alto .
+Vcc

OH

3
2

V +
R

7438 a

OH

(Vo = H)

IH
1
2
13

12

7438 b
74LS27 a

OH

8
10
7438 c

En este caso, el resistor pull-up no deber tener un valor tan alto que limite las corrientes de entrada
en nivel alto existentes (en este ejemplo: slo una), pues en ese caso se degradara el valor de tensin
existente en el nodo comn, por debajo de VOH ( min) . Notar que este valor VOH ( min) debe elegirse segn el
margen de ruido deseado. En este caso, podra elegirse el mismo VOH ( min) que tiene la compuerta NOR
(de serie LS), y asi se tendra el mismo margen de ruido en alto que para cuando una compuerta LS excita
a otra compuerta LS.
Adems de la misma ecuacin bsica (1), la otra ecuacin bsica es:
LCK:

I R = 3.I OH + I IH

(7)

Se debe cumplir:
I R 3.I OH ( max ) + I IH (max)

(8)

VO VOH ( min )

(9)

VCC VCC ( min )

(10)

Por lo tanto, la expresion para R queda:

R RMAX =

VCC ( min ) VOH ( min )

3.I OH ( max ) + I IH ( max)

(11)

Finalmente, debe cumplirse:

RMIN R RMAX

(12)

Este ejemplo puede extenderse fcilmente al caso general de m salidas open-collector y n entradas.
El resistor pull-up podr tener cualquier valor dentro del rango calculado. Un valor alto disminuye el
consumo pero aumenta la constante de tiempo de la conexin. Un valor bajo aumenta la velocidad
mxima pero tambin aumenta el consumo.

17

INTERCONEXIN ENTRE FAMILIAS LGICAS

SALIDA TTL MANEJANDO ENTRADAS CMOS
En principio, sabemos que debe cumplirse, para los parmetros de tensin:
VOL ( max ) < VIL ( max )
VOH ( min) > VIH ( min )

Como ya se mencion, si los CIs CMOS son de las sub-familias HCT o ACT, hay compatibilidad
de niveles lgicos con las sub-familias TTL. Sin embargo, para otras series CMOS como la 4000 y la HC,
habr que tener en cuenta una adaptacin de niveles lgicos.
Supongamos que los CIs CMOS son de la sub-familia HC, alimentados con Vdd = 5V (= Vcc). Si
revisamos los parmetros de tensin para las familias TTL y CMOS podemos apreciar que, para este tipo
de conexin, hay compatibilidad en el estado lgico bajo ( VOL ( max) TTL = 0,4V. < V IL ( max) CMOS = 0,9V.) ,
mientras que en el estado alto tenemos problemas ( VOH ( min) TTL = 2,4V. < V IH ( min) CMOS = 3,5V.) .
Para aumentar el valor de tensin V IH que es ledo por la compuerta CMOS, podemos utilizar un
resistor pull-up. As, cuando en la salida TTL se produce un cambio de estado lgico bajo al estado alto,
el pull-up impone en el nodo una tensin V IH Vcc = Vdd = 5V y, de esta manera, en la salida totempole del TTL, el transistor que acta como llave pull-up queda cortado (llave abierta). En esa condicin,
la corriente que atraviesa el pull-up es la suma de las corrientes de entrada en estado alto absorbidas por
las entradas CMOS, en general muy pequea, produciendo una cada de tensin despreciable en dicho
resistor. Por lo tanto, para fijar el valor del pull-up slo ser necesario considerar el consumo en estado
bajo, dominado por la corriente de salida en estado bajo del TTL, adems de las pequeas corrientes en
dicho estado para las entradas CMOS manejadas por la salida TTL. El fan-out en general es grande, la
limitacin la impone el retardo introducido por la capacitancias equivalentes de las entradas CMOS. En
ese sentido, el propio resistor pull-up empeora las cosas, haciendo aumentar el tau equivalente del nodo.

SALIDA CMOS MANEJANDO ENTRADAS TTL

En este caso, para CMOS alimentado con 5V, si se verifican los parmetros de tensin puede
apreciarse que no se necesita una interfaz especial. El aspecto a tener en cuenta en este tipo de conexin
ser el fan-out, muy disminudo, dado el elevado consumo de las entradas TTL, relativo a la capacidad de
entrega de corriente de las salidas CMOS.

18

BIBLIOGRAFA

Digital Design, Principles and Practices ; J. Wakerly

Introduccin a las Tcnicas Digitales con Circuitos Integrados; M. C. Ginzburg
Gates; R.. Jump
Manuales Tcnicos de CIs Digitales / Datasheets ; On Semiconductor (ex-Motorola)
[Download desde: http://www.onsemi.com ]
Manuales Tcnicos de CIs Digitales / Datasheets ; Philips Semiconductor
[Download desde: http://www.philips-logic.com ]

19