Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Lombardo, Sharlaine
Laboratorio 1
Multiplicador Sin Signo De 2 Bits
Pre-LAB
Diseo de un multiplicador sin signo de 2 bits tiene dos entradas de 2 bits y 4
salidas. Estas entradas son nmeros sin signo.
A1
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
A0
0
0
0
0
1
1
1
1
0
0
0
0
1
1
1
1
B1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
B0
0
1
0
1
0
1
0
1
0
1
0
1
0
1
0
1
S3
0
0
0
0
0
0
0
0
0
0
0
0
0
0
0
1
Mapas k
S3:
B1
0
0
0
0
A1
0 0
0 0
1 0
0 0
0
0
0
0
A0
B0
S2
0
0
0
0
0
0
0
0
0
0
1
1
0
0
1
0
S1
0
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
S0
0
0
0
0
0
1
0
1
0
0
0
0
0
1
0
1
S2:
B1
0
0
0
0
A1
0 0
0 0
0 1
1 1
0
0
0
0
A0
B0
S1:
B1
0
0
0
0
A1
0 0
1 1
0 1
1 0
0
0
1
1
A0
B0
S0:
B1
0
0
0
0
A1
0 0
1 0
1 0
0 0
0
1
1
0
A0
B0
Esquemtico
Informe De Laboratorio
1. Objetivos:
Familiarizarnos con la herramienta XILINX
2. Teora del Funcionamiento:
En esta experiencia realizamos un multiplicador de 2 bits que no es ms que un circuito
lgico que toma dos nmeros sin signo de 2 bits el cual nos muestra el resultado de
ellos en una salida de hasta 4 bits.
3. Procedimiento Experimental:
Escribimos las ecuaciones obtenidas en los mapas K en lenguaje VHDL en el programa
Xilinx:
c(3) <= (a(1) and b(1) and a(0) and b(0));
c(2) <= (a(1) and b(1) and (not a(0) or not b(0)));
c(1) <= ((a(1) and b(0) and (not a(0) or not b(1))) or (a(0) and b(1) and (not a(1) or not
b(0))));
c(0) <= (a(0) and b(0));
Utilizamos el VHDL test module para simular el circuito lgico. Para obtener las
multiplicaciones correspondientes para 10 y 11, introdujimos el siguiente
estmulo:
3
begin
-- hold reset state for 100 ns.
wait for 100 ns;
-- insert stimulus here
a <= "10" after 10 ns, "11" after 50 ns;
b <= "00" after 10 ns, "01" after 20 ns, "10" after 30 ns, "11" after 40 ns, "00" after
50 ns, "01" after 60 ns, "10" after 70 ns, "11" after 80 ns;
wait;
end process;
En Xilinx iSim obtenemos la simulacin en donde observamos el comportamiento
de los datos presentes en la tabla 1.
4. Resultados: