UNIVERSIDAD TECNOLGICA DEL PER

FISE

SISTEMAS DIGITALES I
LABORATORIO N 3
TEMA:
DIVISOR DE FRECUENCIA
CODIGO

APELLIDOS Y NOMBRES

1212066
1020348
HORARIO

PC

FECHA

11:20-1:00

OBSERVACIONES

Enero 2014

NOTA

UNIVERSIDAD TECNOLGICA DEL PER

FACULTAD DE INGENIERA ELCTRNICA, MECATRNICA Y TEXTIL

Parte prctica.
1. (20 puntos) Disear un circuito contador de rizado que permita dividir la
frecuencia de entrada por 24. Presentar
a) Diagrama lgico
DIAGRAMA DEL DIVISOR DE FRECUENCIA

TABLA PARA EL DIVISOR DE 4

Q1

Q0

TABLA PARA EL DIVISOR DE 6

LABORATORIO DE SISTEMAS DIGITALES

UNIVERSIDAD TECNOLGICA DEL PER

FACULTAD DE INGENIERA ELCTRNICA, MECATRNICA Y TEXTIL

Q4

Q3

Q2

0De este estado

vuelvo al inicio
1
(111)

CONCLUSIONES:
A) El divisor de frecuencia que se realizo no solo puede ser hecho de 6 x4 sino de
otras maneras.
B) Podemos observar que las seales de ondas de las salidas son van en relacin a
lo pedido se muestra que la longitud de frecuencia es mas ampli por tanto es
menor a la del clock y la seal del ultimo indicce que seria Q0 es la frecuencia
del clock dividido entre 24.

LABORATORIO DE SISTEMAS DIGITALES