Documentos de Académico
Documentos de Profesional
Documentos de Cultura
P113 PDF
P113 PDF
Diseo e Implementacin de un
Convertidor DC/DC Hbrido
Herminio Martnez (1), Alfonso Conesa (1), Eduard Alarcn (2) y Alberto Poveda (2)
Departamento de Ingeniera Electrnica
(2)
Escuela Universitaria de Ingeniera
Escuela Tcnica Superior de Ingeniera
Tcnica Industrial de Barcelona (EUETIB)
de Telecomunicacin de Barcelona (ETSETB)
C/ Comte dUrgell, 187. 08036. Barcelona. SPAIN
C/ Gran Capitn s/n, Edificio C4, 08034. Barcelona. SPAIN.
{herminio.martinez, alfonso.conesa}@upc.edu
{ealarcon, evidal, poveda}@eel.upc.edu
Universidad Politcnica de Catalua (UPC)
(1)
2
presentes en las dos alternativas expuestas en los dos prrafos
precedentes. A su vez, y de forma complementaria a lo
expuesto, se minimizan algunos de sus inconvenientes, como
el mencionado escaso rendimiento y la elevada disipacin del
elemento de paso en los reguladores lineales, o la complejidad
en el diseo del control en los conmutados. En el apartado II
se muestra la estructura bsica de partida y se presenta la
implementacin prctica llevada a cabo. En el apartado III
pueden observarse resultados de simulacin as como medidas
experimentales que validan la funcionalidad del prototipo
llevado a cabo, mientras que, en el apartado IV, se mejora el
circuito implementado. Finalmente, el apartado V recoge las
principales conclusiones del presente artculo.
II. CONVERTIDOR HBRIDO PRCTICO
La estructura bsica del convertidor hbrido se muestra en
la figura 1, estando formado por un regulador lineal
conectado en paralelo con un convertidor conmutado del tipo
reductor (buck converter) [13].
Vin
L1
Q1
R3
D1
R2
IL
Vin
R1
Rlim
+
VC
CMP1
Iout
Ireg
Vout
Vin
VZ
+
RL
OA1
Q2
(1)
Vref
L1 VH VL Vin
(3)
L1 VH VL
L V VL
; TOFF = 1 H
Rlim Vin Vout
Rlim Vout
(4)
f =
TON =
Vref
Regulador lineal
(2)
Rlim
determina convenientemente el reparto entre las corrientes de
la etapa lineal y de la conmutada. Para mejorar la regulacin
de la tensin de salida del convertidor, la estrategia de control
hace que la corriente por el regulador lineal sea no nula,
aunque s de un valor suficientemente pequeo como para no
disminuir excesivamente el rendimiento del conjunto. De aqu
M1
IRF540
Vin
+
+
Vref
1,2 V
D2
Rlim
P1
100 k
Vin
D1
Vin
R1
10 k
OA1
R7
VC
OC1
HCPL2211
CMP1
LM311
R5
DR1
Iout
Vout
ICL7667
Ireg
L1
100 H
RL
Vin
Vz=3,3 V
MUR1520
22
120
D3
IL
820
100 k
TS922
R4
VCC=12 V
R3
R2
Q2
OA2
TL081
10 k
BD139
R6
100 k
Fig. 2.- Esquema elctrico completo del convertidor reductor hbrido prctico implementado.
14V
Vin
10V
Vout
5V
SEL>>
0V
V(Vout)
V(VCC)
2.0A
Iout
1.0A
IL
0A
0s
I(L1)
10us
I(RL1)
IC(Q1)
Ireg
20us
30us
40us
50us
60us
Time
4
tensin de salida disminuye significativamente (figura 10),
puesto que el exceso de corriente, que proporcionado por la
inductancia L1 la carga ya no acepta, es absorbida por el
transistor aadido. De esta manera, el regulador lineal puede
mantener una tensin de salida con buena regulacin (y, por
tanto, libre de rizados) aun en los transitorios.
Por otro lado, la mejora en cuanto a la incorporacin de
rectificacin sncrona ha conseguido, con un mnimo
incremento de la circuitera de control del convertidor
(transistor M2 y su correspondiente driver DR2), mejorar
sensiblemente el rendimiento de la estructura.
Por ltimo, cabe destacar que los rendimientos obtenidos
con el prototipo montado para la estructura hbrida estn en
torno del 80% sin rectificacin sncrona. Cuando en el
convertidor conmutado de la estructura se aade rectificacin
sncrona, el prototipo mejora su rendimiento hasta valores
cercanos al 87%. La figura 11 muestra el rendimiento de la
estructura como funcin de la corriente de carga Iout.
Obsrvese que se obtienen rendimientos importantes
especialmente cuando el convertidor trabaja con corrientes de
carga significativamente mayores que la corriente que circula
por el regulador lineal Ireg. En efecto, en el momento en que la
corriente de carga Iout se acerca al valor de Ireg, el rendimiento
disminuye a valores propios de los reguladores lineales
clsicos, alrededor del 40% o 50%.
V. CONCLUSIONES
El presente artculo ha presentado el diseo e
implementacin de un convertidor DCDC hbrido con
Vout (CH2)
CH1
Vout (CH1)
VC (CH1)
CH1
CH2
Vin (CH2)
Vout (CH2)
CH2
VC (CH1)
VC (CH1)
CH1
CH2
CH1
Vin
+
+
D2
1,2 V
Vref
Rlim
P1
100 k
Vin
R4
820
VCC=12 V
M2
OC1
OA1
HCPL2211
100 k
L1
Vin
10 k
TS922
R7
100 H
22
120
IL
IRF540
R1
R3
R2
VC
Iout
DR1
CMP1
ICL7667
LM311
Vin
Vin
Vout
R8
22
RL
OA2
+
D3
R5
Vz=3,3 V
TL081
Q2a
BD139
DR2
ICL7667
10 k
R6
100 k
Q2b
BD140
Ireg
Vout (CH2)
Vout (CH2)
VC (CH1)
VC (CH1)
CH1
CH2
CH1
CH2
6
Efficiency (in %)
90
85
80
75
Vin=18 V
Vin=12 V
Vin=18 V
Vin=12 V
Sin rectificacin
sncrona
Con rectificacin
sncrona
70
65
60
55
50
45
40
0.5
1.5
2.5
3.5
4.5
AGRADECIMIENTOS
[8]
[9]
REFERENCIAS BIBLIOGRFICAS
[10]
[1]
[2]
[3]
[4]
[5]
[6]
[7]
[11]
[12]
[13]
[14]