Diseo CMOS con Dsch y Microwind

DSCH 2
Esta aplicacin consta de un editor lgico, basado en captura de esquemas, y un simulador.
Est orientado a la validacin del circuito lgico antes de pasar a la fase de sntesis
microelectrnica. Proporciona un entorno sencillo para el diseo lgico jerrquico y simulacin
con anlisis de retardos, todo lo cual permite el diseo y validacin de estructuras lgicas
complejas. Una caracterstica muy interesante es la posibilidad de estimar el consumo de
potencia del circuito. Adems, es capaz de generar un fichero Verilog del circuito lgico que
puede tomar como entrada la aplicacin Microwind 2 para crear el layout.

Descripcin del entorno

El entorno grfico de Dsch 2 es muy sencillo. Consta de una barra de men, una barra de
herramientas con las tareas ms comunes y la superficie de edicin.
Al arrancar la aplicacin aparece una ventana flotante con la librera de smbolos.

Captura de esquemas
La captura de esquemas se realiza arrastrando los smbolos que aparecen en la ventana
flotante a la superficie de edicin. La definicin de los smbolos se encuentra en ficheros de
extensin .sym (en la carpeta IEEE). Adems de los smbolos establecidos por la
normalizacin, es posible insertar smbolos creados por el usuario (Insert
User Symbol
(.SYM)) o esquemas salvados previamente (Insert
Another Schema (.SCH)). De esta
manera se facilita el diseo jerrquico, utilizando modelos de circutios previos en los nuevos.
Para crear un smbolo de usuario utilizamos File
Schema to new symbol que salva en un
fichero .sym el esquema completo del circuito actual.
El esquema se puede salvar en un fichero con extensin .sch.

Diseo CMOS con Dsch y Microwind

Simulacin
La simulacin se realiza sobre el propio esquema mediante Simulate
Start simulation. Los
dispositivos virtuales de entrada y salida (teclado hexadecimal, diodo led y display de 7
segmentos) facilitan la entrada de datos y la visualizacin de resultados.
La figura siguiente ilustra un instante de la simulacin con 2 teclados hexadecimales con los
valores 4 y 5 respectivamente y el display de 7 segmentos indicando el resultado de la suma (9
en este caso). Los dispositivos virtuales de E/S no forman parte del esquema. Junto al
esquema aparece una ventana flotante para el control de la simulacin en curso.

Salida para Microwind 2

El proceso es el siguiente:
1. Crear el fichero Verilog: File
Make Verilog File. Podemos cambiar el nombre del
fichero asignado por defecto. El fichero Verilog tiene extensin .txt.
2. Abrir Microwind 2 y compilar el fichero Verilog creado anteriormente: Compile

Compile Verilog File. En la ventana de dilogo pulsar Compile.

Diseo CMOS con Dsch y Microwind

MICROWIND 2
Esta aplicacin nos permite disear y simular circuitos integrados al ms
bajo nivel, a nivel microelectrnico. Consta de libreras de componentes
ya diseados que nos pueden ayudar a introducirnos el mundo del
diseo digital CMOS. Como ejemplo se adjunta una figura con un
esquema de un inversor:

Descripcin del entorno

El entorno de Microwind 2 es sencillo. Consta de una barra de men,
una barra de herramientas y la superficie de edicin. Cuando arranca la
aplicacin aparece una ventana flotante con la paleta de edicin. Dicha
paleta de edicin nos permite implantar en silicio transistores CMOS, resistencias, inductancias,
cables, etc.

Cualquier diseo puede salvarse en un fichero con extensin .MSK. La aplicacin consta, como
ya se ha indicado, con libreras de circuitos integrados ya realizados. Se han diseado
manualmente con lo que se asegura que ocupan la menor superficie de silicio posible, es decir,
son diseos ptimos.
Otra manera de generar circuitos integrados es mediante la compilacin de modelos descritos
con Verilog. Esta compilacin genera automticamente un layout (circuito integrado en silicio)
conforme a una serie de reglas contenidas en el fichero default.rul. Este diseo no tiene por

Diseo CMOS con Dsch y Microwind

que ser el de rea mnima ya que no ha sido optimizado. Seguidamente vemos un ejemplo de
layout generado por compilacin.

Simulacin
Los circuitos diseados (o compilados) pueden ser simulados mediante el comando Simulate

Run simulation. La simulacin genera las curvas de evolucin en tensiones y corrientes.
Tambin puede realizarse la simulacin sobre el propio layout.

Proceso de implantacin microelectrnica

Tambin es posible reproducir el proceso de implantacin en silicio con la secuencia pasos de
fotolitografa. Accedemos a esto en Simulate
Process steps in 3D.