Documentos de Académico
Documentos de Profesional
Documentos de Cultura
APLIFICADORES
APLIFICADORES
I1
+V
V0
0V
+
+I
-V
Figura 1
Si se tiene en cuenta que la Zi (impedancia de entrada) es muy elevada:
+
I = -I = 0
I1 = I 2
I1 =
Vi
R1
Vo =
Vi
R2
R1
Para que los dos terminales (inversor y no inversor), vean la misma resistencia
de entrada.
R3 = R1 // R2
R2
+V
R1
-
Vi
R3
V0
+
-V
Figura 2
+V
R1
I1
R3
I0
Vi
-V
Figura 3
Si observamos el circuito determinamos:
I1 = I 2
I1 =
Vi
R1
Vo = I 1 ( R1 + R2 )
Sustituyendo el valor de I1:
Vo =
(R1 + R2 )
R1
Vi
v =
Vo R1 + R2
=
Vi
R1
V0
Conclusiones:
o En la configuracin inversora se obtiene un desfase de 180 de la salida
respecto a la entrada; pudindose conseguir una v = 1.
o En la configuracin no inversora, la salida est en fase con la entrada y
v 1.
5.3.1. INTRODUCCIN
Las primeras aplicaciones de los A.O., fueron en la realizacin de operaciones
matemticas: suma, resta, derivacin, integracin, etc.
R1
V1
R2
V2
R3
V3
I0
+V
I1
Ii
I 0
I2
V0
+
I3
-V
Figura 4
Teniendo en cuenta, las consideraciones vistas hasta ahora y que son 3
inversores:
Ii = Io
v1 =
R4
;
R1
v2 =
R4
;
R2
v3 =
R4
R3
v = v1 + v 2 + v 3
I o = (I 1 + I 2 + I 3 )
Sustituyendo los valores de las intensidades:
V V V
I o = 1 + 2 + 3
R1 R2 R3
Podemos obtener la tensin de salida:
V V V
Vo = R4 1 + 2 + 3
R1 R2 R3
Si: R1 = R2 = R3 = R4
Vo = V1 + V2 + V3
Vo = ( v1 V1 + v 2 V2 + v 3 V3 )
Haciendo:
R1 = R2 = R3 = R
R4 = R / n
R4
R
R1
+V
V1
+V
R2
-
V2
R3
V3
V0
R
-
V'0
+
+
-V
-V
Figura 5
V V V
Vo = R4 1 + 2 + 3
R1 R2 R3
V V V
Vo = R4 1 + 2 + 3
R1 R2 R3
R6
I5
R5
I0
+V
I 0
R1
V1
R2
V0
+I 0
V2
R3
V3
I1
I2
I3
-V
I4
Vi
R4
Figura 6
v =
Vo R6 + R5
=
Vi
R5
V V V
Vi = R4 1 + 2 + 3
R1 R2 R3
Vo = v Vi
V V V R + R5
Vo = R4 1 + 2 + 3 6
R1 R2 R3 R5
R1
V i2
I1
R3
-I 0
V i1
V0
+
Figura 7
Vo = Vo1 + Vo 2
Vo1: salida proporcionada por el terminal no inversor.
Vo2: salida proporcionada por el terminal inversor.
R + R1
Vi1
Vo1 = v1 Vi1 = 2
R1
Vo 2 = v 2 Vi 2 =
R2
Vi 2
R1
Vo = ( v1 Vi1 ) ( v 2 Vi 2 )
R
R + R1
Vi1 2 Vi 2
Vo = 2
R1
R1
R
R
+V
+V
R
V i2
V'0
R
B
+
R
-V
V0
V i1
-V
Figura 8
Amplificador A @ inversor.
Amplificador B @ sumador inversor.
Vo = Vi 2
Vo = Vi 2 Vi1
10
5.3.4.1. DERIVADOR
o En la salida (Vo) se obtiene la derivada de la seal de entrada (Vi), respecto al
tiempo, multiplicada por una constante.
o El circuito se basa en un inversor, en el que R1 se ha sustituido por un
condensador.
R
I0
+V
C
-
Vi
V0
Ii
-V
Figura 9
Como IC = Ii
IC = C
dVC
dt
IC = Io
VC = Vi
La tensin de salida (Vo) ser:
Vo = I C R
Vo = RC
dVC
dV
= RC i
dt
dt
11
5.3.4.2. INTEGRADOR
La salida es el producto de una constante por la integral de la seal de entrada.
C
Ic
+V
R
-
Vi
V0
Ii
-V
Figura 10
Para obtener la salida, hay que tener en cuenta la carga (Q) almacenada, entre las
placas del condensador.
Q = I C dt
Al ser Ii = - IC
Q = I i dt
Definiendo la carga (Q) en funcin del voltaje (VC) y la capacidad (C) del
condensador:
Q = VC C
VC =
Q
1
= I i dt
C
C
I i = Vi / Ri
VC = Vo =
1
Vi dt
CR
12
I
+V
+V
R
Vi
V0
Vi
V0
+
-V
-V
Figura 11
Relacin exponencial:
I = I o e V / VT 1
I = I o e Vo / VT 1
e Vo / VT 1
Tomando logaritmo neperiano:
Ln
I Vo
=
I o VT
13
Si: I = Vi / R.
Vo = VT Ln
Vi
IoR
I = I o e VBE / VT 1
+V
D
-
Vi
V0
+
-V
Figura 12
V
Vo = I 0 R exp i
VT
Vi
= I 0 R e VT
14
5.3.6.1. MULTIPLICADOR
LnA + LnB = Ln ( AB )
anti log [Ln ( AB )] = AB
D
R
R
R
A
D
V'0
V0
+
+
R
B
Figura 13
15
5.3.6.2. DIVISOR
LnA LnB = Ln
A
B
A A
anti log Ln =
B B
D
R
R
R
A
D
V'0
V0
+
+
R
B
Figura 14
16
5.3.7.1. POTENCIACIN
( )
Ln A n = n LnA
[ ( )]
anti log Ln A n = A n
D
nR
R
R
A
V''0
V'0
V0
+
+
Figura 15
5.3.7.2. RADICACIN
Ln
( A ) = LnA
n
n
[ ( A )] =
anti log Ln
D
R
R
R
A
V''0
nR
-
D
V'0
V0
+
+
Figura 16
17
+V
R1
-
V2
R3
V1
V0
+
-V
Figura 17
V = -15v), la
18
+V
RUIDO
Ei
+
R
V ref
V0
-V
Figura 18
Se puede comprobar que el A.O. es muy sensible al ruido y esto es un grave
problema en los A.O. que trabajan como comparadores .
Ei
V0
+V
SAT
V SAT
Figura 19
19
+V
Ei
+
R1
-V
V0
R2
VR
Figura 20
Su funcionamiento se basa en llevar la salida del A.O. a saturacin positiva
( VSAT) y negativa (-VSAT).
+
VSAT = +V.
VSAT = -V.
VSAT R2
R1 + R2
VSAT R2
R1 + R2
20
Al ser los voltajes de umbral ms grandes que los voltajes de pico de ruido @
eliminacin de las transiciones falsas de salida.
Ei
V HT
0
V LT
V0
+V
SAT
V SAT
Figura 21
El funcionamiento de un comparador, se puede representar de forma grfica
mediante el ciclo de histresis.
+V
+V
21
SAT
VH
0
-
Ei
V LT
V HT
V SAT
V0
VH = VHT VLT
VH: ruido pico a pico que puede soportar el circuito.
+E
22
R1
Vi
D1
D2
V01
R2
1
Vi
t
V01
t
VD2
V02
t
Figura 23
V02
23
R7
R4
R5
Vi
R1
D1
A1
R2
D2
V01
V02
A2
R6
1
Vi
t
VO1
t
VO2
VS
t
Figura 24
VS
24
5.6. CONVERTIDORES
RL
R
IL
Vi
V'0
A1
Ii
R
-
A2
+
+
Figura 25
VO = ( R L I i )
R
= RL I i
R
V0
25
VS
-
I3
V0
I1
R3
V0
+
VS
R4
IL
I4
I4
RL
Figura 26
I1 =
Vi VS
R1
I2 =
I3 =
VO VS
R2
VO VS
R3
I4 =
VS
R4
I L = I3 I4 =
VO VS VS
R3
R4
I1 = I 2
Vi VS VS VO
=
R1
R2
VS VO =
R2
(Vi VS )
R1
(ecuacin1)
VO VS =
R2
(VS Vi )
R1
Sustituyendo en la ecuacin 1:
IL =
(VS Vi ) R2
R1 R3
R
VS
1 VR
= VS 2 i 2
R4
R1 R3 R4 R1 R3
Haciendo:
R1 = R2
R3 = R4
R
1 VR
I L = VS 2 i 2
R4 R2 R4 R2 R4
I L = Vi
1
R4
1
= ctte de conversin
R4
26
27
5.6.3. ANALGICO/DIGITAL
o Transforman la seal analgica, en una seal digital de amplitud constante y
discontinua en el tiempo.
Diagrama de bloques:
Ve
2 -1
CUANTIFICADOR
CODIFICADOR
b0
b1
bn
A/D
Figura 27
CUANTIFICADOR:
o Transforma la seal de entrada analgica, en escalones cuantificados.
o Cada escaln viene definido:
Vescalon =
Ve max Ve min
2n
28
LSB =
40
= 0,5 vltios
23
SALIDA
111
110
101
100
011
010
001
000
ENTRADA
0,5v=000
1v=001
1,5V=010
Figura 28
Mrgenes de tensin, para cada combinacin binaria:
000:
001:
010:
011:
100:
101:
110:
111:
29
5V
VREF
0,5V
+
2
CODIFICADOR
DE
PRIORIDAD
5V
1V
b0
b1
b2
5V
1,5V
5V
2V
5V
2,5V
5V
3V
5V
3,5V
+
0V < Ve < 4V
Figura 29
30
5.6.4 DIGITAL/ANALGICO
o
o
o
o
o
VO =
1
(V1 + 2V2 + 4V3 + ............ + 2 n 1Vn 1 )
2 1
n
(2n-1)R
V n-1
In-1
R1
4R
V1
2R
I1
I2
V2
V3
I0
I3
V0
+
Figura 30
R = 10 K (normalizado).
2R = 20 K (no normalizado).
4R = 40 K (no normalizado).
Los valores no normalizados: resistencias variables.
VO =
1
(4V3 + 2V2 + V1 )
7
N binario
000:
001
010
011
100
101
110
111
Operaciones
1/7 (40 + 20 + 10)
1/7 (40 + 20 + 15)
1/7 (40 + 21 + 10)
1/7 (40 + 21 + 11)
1/7 (41 + 20 + 10)
1/7 (41 + 20 + 11)
1/7 (41 + 21 + 10)
1/7 (41 + 21 + 11)
V0
0 : 0V.
5/7: 0,71V.
2/7: 1,43V
3/7: 2,14V.
4/7: 2,86V.
5/7: 3,57V.
6/7: 4,28V.
7/7: 5V.
31