Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Electrnica Digital
UNIDAD V
FLIP-FLOPS
Los dispositivos biestables poseen dos estados de estables, denominados SET
(activacin) y RESET (desactivacin), en los cuales se pueden mantener
indefinidamente, por lo que estos dispositivos son muy adecuados como elementos de
almacenamiento. La diferencia bsica entre latches y Flip-Flops es la manera en que
cambian de un estado a otro.
1.
LATCHES
El Latch (cerrojo) es un dispositivo de almacenamiento de dos estados, que se
suele agrupar en una categora diferente a la de los flip-flops. Un Latch es un
tipo de multivibrador biestable, debido a que presenta realimentacin (feedback)
regenerativa caracterstica de todos los multivibradores. Se
muestran a
continuacin dos ejemplos.
Para estos Latchs las entradas son los terminales S Set y R Reset y las
salidas Q y Q . Podemos describir su funcionamiento de acuerdo a la
siguiente tabla que nos muestra su funcionamiento para el caso (b):
47
Electrnica Digital
TECSUP PFR
Los smbolos lgicos para los casos (a) y (b) se muestran en las figuras
48
TECSUP PFR
Electrnica Digital
49
Electrnica Digital
TECSUP PFR
Los Flip-Flops son dispositivos biestables sncronos. Esto significa que los
cambios en la salida se producen sincronizadamente con los pulsos de control en
la entrada de reloj.
Un Flip-Flop disparado por flanco cambia de estado con el flanco positivo ( flanco
de subida ) o con el flanco negativo ( flanco de bajada ) del impulso de reloj y es
sensible a sus entradas slo en esta transicin del reloj.
A continuacin mostraremos los smbolos lgicos y las tablas de verdad de tres
tipos : S-R, D y JK . Ntese que estos se pueden disparar por flanco positivo (
No hay circulo en la entrada C ) o por flanco negativo ( Hay un circulo en la
entrada C ) , la entrada C es la entrada de reloj.
50
TECSUP PFR
Electrnica Digital
51
Electrnica Digital
TECSUP PFR
Tenemos tambin al CI 7476 , presenta dos flip-flops pero disparados por flanco
negativo, con entradas de Preset y Clear activadas con nivel bajo.
52
TECSUP PFR
3.
Electrnica Digital
53
Electrnica Digital
4.
TECSUP PFR
CARACTERSTICAS DE OPERACIN
Es necesario conocer las caractersticas de funcionamiento de estos dispositivos,
a continuacin nombramos las ms importantes.
para que se produzca un cambio en la salida una vez que se ha aplicado una
seal en la entrada, como ejemplo mostramos a continuacin el retardo de
propagacin entra la seal de reloj y la salida (a), y la de las entradas asncronas
y la salida (b).
(a)
(b)
que los niveles lgicos deben de mantenerse constantes en las entradas antes de
que llegue el flanco de disparo del impulso de reloj, de modo que dichos niveles
sincronicen correctamente en el flip-flop. Se muestra como ejemplo este caso
para un flip-flop tipo D.
54
TECSUP PFR
Electrnica Digital
que los niveles lgicos deben de mantenerse constantes en las entradas despus
de que haya pasado el flanco de disparo del impulso del reloj, de modo que
dichos niveles sincronicen correctamente en el flip-flop. Para el caso de un flipflop tipo D.
APLICACIONES
Usaremos un flip-flop del tipo JK con disparo en el flanco Negativo y con entrada
asncrona de SET (para usar esta entrada, la conectaremos a fuente para
desactivarla ), el esquema de sus terminales fsicos se muestra a continuacin y
corresponde al CI 74113
55
Electrnica Digital
TECSUP PFR
56
TECSUP PFR
Electrnica Digital
Ntese que las salidas de los dos flip-flops QA y QB cambian en los flancos de
bajada de la seal de reloj, como el mostrado al inicio con una flecha. Y que
efectivamente para QA la duracin de la seal es el doble del de la seal de
reloj y para QB la duracin es el doble del tiempo de QA y el cudruple del de la
seal de reloj:
Para QA :
Para QB:
21=2
22=4
un flip-flop
dos flip-flops
Contadores.-
57
Electrnica Digital
TECSUP PFR
Para esta implementacin estamos usando tres flip-flops por tanto la cuenta
llegar hasta 2 n donde n toma el valor de 3.
El diagrama de tiempos es :
Ntese que la cuenta empieza con el primer flanco de bajada de la seal de reloj.
58