DSP

Alfredo Sequeira Gonzlez

INTRODUCCIN......................................................3
QU ES UN DSP?..................................................3
HISTORIA.................................................................4
APLICACIONES.......................................................5
CARACTERSTICAS DE LOS DSP.........................5
FORMATO ARITMTICO...............................................6
ANCHO DE PALABRA..................................................7
VELOCIDAD...............................................................7
ORGANIZACIN DE LA MEMORIA.................................8
SEGMENTACIN........................................................8
CONSUMO................................................................8
COSTE......................................................................9
ARQUITECTURA DE ALTAS PRESTACIONES......9
TABLA DE FABRICANTES (PRODUCTOS) .TEXAS
INSTRUMENTS.......................................................11
Texas Instruments..............................................12
SOPORTE TCNICO Y FACILIDAD DE
DESARROLLO.......................................................15
CONCLUSIONES...................................................15
REFERENCIAS.......................................................16

Introduccin
Un sistema de procesado digital de seal puede definirse como cualquier
sistema electrnico que realice procesado digital de seal, entendindose por
l la aplicacin de operaciones matemticas a seales representadas de forma
digital. Las seales son representadas de forma digital mediante secuencias de
muestras. A menudo, estas muestras se obtienen de seales fsicas (por
ejemplo, seales de audio) utilizando transductores (un micrfono en este
caso) y convertidores analgico-digitales.
Despus del procesado matemtico, las seales digitales pueden volver
a convertirse en seales fsicas mediante convertidores digital-analgicos.
Si bien, en principio, el corazn de un sistema de procesado digital
puede ser un microcontrolador, un procesador de propsito general o un
procesador digital de seal (DSP), en sistemas en los cuales la carga
computacional es extremadamente intensa la solucin ptima pasan por
escoger a un DSP.
En la actualidad, los cuatro grandes fabricantes de DSP son Texas
Instruments, con la serie TMS320; Motorola, con las series DSP56000,
DSP56100, DSP56300, DSP56600 y DSP96000; Lucent Technologies
(anteriormente AT&T), con las series DSP1600 y DSP3200; y Analog Devices,
con las series ADSP2100 y ADSP21000.

Qu es un DSP?
Estrictamente hablando, el trmino DSP se aplica a cualquier chip que
trabaje con seales representadas de forma digital. En la prctica, el trmino se
refiere a microprocesadores especficamente diseados para realizar
procesado digital de seal. Los DSP utilizan arquitecturas especiales para
acelerar los clculos matemticos intensos implicados en la mayora de
sistemas de procesado de seal en tiempo real. Por ejemplo, las arquitecturas
de los DSP incluyen circuitera para ejecutar de forma rpida operaciones de
multiplicar y acumular, conocidas como MAC. A menudo poseen arquitecturas
de memoria que permiten un acceso mltiple para permitir de forma simultnea
cargar varios operando, por ejemplo, una muestra de la seal de entrada y el
coeficiente de un filtro simultneamente en paralelo con la carga de la
instruccin. Tambin incluyen una variedad de modos especiales de
direccionamiento y caractersticas de control de flujo de programa diseadas
para acelerar la ejecucin de operaciones repetitivas. Adems, la mayora de
los DSP incluyen en el propio chip perifricos especiales e interfaces de
entrada salida que permiten que el procesador se comunique eficientemente
con el resto de componentes del sistema, tales como convertidores analgicosdigitales o memoria.

La diferencia esencial entre un DSP y un microprocesador es que el

DSP tiene caractersticas diseadas para soportar tareas de altas prestaciones,
repetitivas y numricamente intensas.
Por contra, los microprocesadores de propsito general o microcontroladores
no estn especializados para ninguna aplicacin en especial; en el caso de los
microprocesadores de propsito general, ni estn orientados a aplicaciones de
control, en el caso de los microcontroladores.

Historia
El procesado de seales digitales en lnea o en tiempo real, tal y como lo
conocemos hoy da, comenz realizndose en los aos sesenta sobre
mquinas VAX y DEC PDP (en 1965 se presenta el PDP-8, que poda
colocarse en una mesa de laboratorio, cuando la mayora de los computadores
necesitaban una habitacin con aire acondicionado y cuyas ltimas versiones
incorporan por primera vez estructura de bus).
En la dcada de los aos setenta aparecieron algunas mquinas de
clculo que usaban chips de lgica discreta en tecnologa TTL y que iban
acompaados por una unidad aritmtica programable de cuatro bits, para
realizar las funciones de procesamiento de los datos en tiempo real. Estos
primeros sistemas eran lentos y muy voluminosos.
El primer multiplicador integrado en un chip lo comercializa en 1973 la
compaa TRW, aunque a un excesivo coste. Posteriormente, en 1978, AMI
anuncia el primer circuito integrado diseado especficamente para el
procesado de seales en tiempo real, el S2811, con capacidad para procesar
datos de 12 bits. Este dispositivo no lleg a alcanzar niveles importantes de
venta en su comercializacin. En 1979, Intel introduce el Intel 2920, al que
denomin chip procesador analgico de seales, dado que dispona de
perifricos de conversin analgico-digital y digital-analgico (despus de todo,
se trataba de un dispositivo capaz de procesar digitalmente seales
analgicas). El Intel 2920 no dispona de multiplicador interno y era
extremadamente lento en la realizacin de cualquier operacin aritmtica (ciclo
mquina de 600 ns) para hacerlo til en el procesamiento de seales de audio
(el mbito de aplicacin que inicialmente estaba reservado a los DSP).
El primer DSP, con una unidad multiplicadora y otra acumuladora (MAC)
integradas en el chip, lo comercializa a principios de 1980 NEC (el PD7720).
Tena un ciclo mquina de 122 ns, operando su unidad MAC en dos ciclos
mquina. Se trat del primer dispositivo comercial til en el procesamiento de
seales de audio y con aplicacin en el espectro audible (hasta unos 20 kHz).
Ese mismo ao, Ed Cordell dise para Texas Instruments el boceto de
lo que sera la primera arquitectura de DSP fabricada por la compaa. Dicha
arquitectura fue posteriormente optimizada por Surendar Magar, para favorecer
la ejecucin de los algoritmos de procesamiento de la seal conocidos en la
fecha. As, en abril de 1982 se lanza comercialmente el primer DSP de la
familia TMS320 de Texas Instruments, el TMS32010, diseado en tecnologa
TTL. Posteriormente se incorpora la tecnologa CMOS al proceso de
fabricacin y se complica el diseo del chip, hasta llegar a los potentes
sistemas de hoy en da, optimizados en el hardware para el procesado de la
seal. El desarrollo inicial de los DSP por parte de Texas Instruments se puede
4

considerar casi como un trabajo visionario, dado que la rentabilidad de estos

dispositivos no aparece hasta la dcada de los aos noventa. Hoy en da, los
DSP suponen un negocio anual para Texas Instruments que supera los 5.000
millones de dlares estadounidenses (sin contar los 10.000 millones de dlares
que implica la venta de perifricos especficamente diseados para ellos).

Aplicaciones
Los DSP se utilizan en muy diversas aplicaciones, desde sistemas radar
hasta la electrnica de consumo. Naturalmente, ningn procesador satisface
todas las necesidades de todas o la mayora de aplicaciones. Por lo tanto, la
primera tarea para el diseador al elegir un DSP es ponderar la importancia
relativa de las prestaciones, coste, integracin, facilidad de desarrollo, consumo
y otros factores para las necesidades de la aplicacin en particular.
Las grandes aplicaciones, en trminos de dinero que mueven sus
productos, se realizan para los sistemas pequeos, baratos y con un gran
volumen de produccin como los de telefona celular, disqueteras y mdems,
en donde el coste y la integracin son de la mayor importancia. En sistemas
porttiles, alimentados por bateras, el consumo es crtico. Sin embargo, la
facilidad de desarrollo es generalmente en estas aplicaciones menos
importante para el diseador. A pesar de que estas aplicaciones casi siempre
implican el desarrollo de hardware y software a medida, el enorme volumen de
produccin justifica el esfuerzo extra de desarrollo.
Una segunda clase de aplicaciones englobara a aquellas que procesan
un gran volumen de datos mediante algoritmos complejos. Ejemplos incluyen la
exploracin sonar y ssmica, donde el volumen de produccin es bajo, los
algoritmos ms exigentes y el diseo del producto ms largo y complejo. En
consecuencia, el diseador busca un DSP que tenga mximas prestaciones,
buena facilidad de uso y soporte para configuraciones multiprocesador. En
algunos casos, ms que disear el propio hardware y software, el sistema se
construye a partir de placas de desarrollo de catlogo y el software a partir de
libreras de funciones ya existentes.

Caractersticas de los DSP

La eleccin de un DSP que posea unas ciertas caractersticas estar
muy condicionada a la aplicacin que se quiera destinar. En este apartado se
presenta un conjunto de aspectos caractersticos de los DSP sin que se
pretenda con ello hacer una lista exhaustiva. Dichos aspectos debern tenerse
en cuenta a la hora de su eleccin para una aplicacin en particular.

Formato aritmtico
Una de las caractersticas fundamentales de los DSP es el tipo de
formato aritmtico utilizado por el procesador.

Figura 1

La figura muestra la estrecha relacin entre formato numrico y nmero

de bits del DSP.

Figura 2

La figura, arriba y abajo, muestra los formatos de coma flotante y coma

fija, respectivamente. En el formato IEEE-754 de coma flotante la s indica que
el bit ms significativo es el signo, donde un 1 indica que se trata de un nmero
negativo. La e indica exponente, formado por 8 bits y la m, de 23 bits, la
mantisa del nmero. Al carecer de exponente el formato en coma fija, ste
puede representar nmeros con ms bits significativos que el formato en coma
flotante del mismo tamao en bits. En este ejemplo, 31 bits son significativos,
f, comparados con los 23 del formato IEEE-754.
Para un mismo tamao en nmero de bits, el formato en coma fija
proporciona una mejor resolucin que el formato en coma flotante. Sin

embargo, es este ltimo quien posee un margen dinmico superior. En

consecuencia, los
DSP de coma flotante son generalmente ms fciles de programar que los de
coma fija, pero son usualmente ms caros. El mayor coste es resultado del
requisito de una mayor complejidad circuital que se traduce en un mayor
tamao de chip. Sin embargo, el mayor margen dinmico facilita su
programacin pues el programador no debe preocuparse por el margen
dinmico ni por la precisin. Por el contrario, en los DSP de coma fija el
programador a menudo debe escalar las seales en sus programas para
asegurar una adecuada precisin numrica con el limitado margen dinmico de
DSP de coma fija.
Por lo general, las aplicaciones con un gran volumen de unidades y/o
bajo consumo utilizan los DSP de coma fija al ser la prioridad en este tipo de
aplicaciones el bajo coste. Los programadores determinan el margen dinmico
y la precisin necesarias de la aplicacin, ya sea analticamente o a travs de
simulaciones, y entonces aplican operaciones de escalado dentro del cdigo de
la aplicacin en los puntos en donde sea necesario.
En aplicaciones donde el coste no sea un requisito crtico o que
demanden un margen dinmico y precisin elevadas, o donde la facilidad de
desarrollo sea vital, los DSP de coma flotante poseen ventaja.

Ancho de palabra
Los DSP de coma flotante utilizan un bus de datos de 32 bits. En los
DSP de coma fija, el tamao ms comn es de 16 bits.
El tamao del bus de datos tiene un gran impacto en el coste, ya que
influye notablemente en el tamao del chip y el nmero de patillas del
encapsulado. Por lo tanto, se intenta utilizar el integrado con el menor tamao
de palabra que la aplicacin pueda tolerar.
La mayora de los DSP utilizan un ancho de la palabra de instruccin
igual a la de los datos, pero no todos lo hacen.

Velocidad
La medida clave para saber si un DSP es o no apropiado para una
aplicacin es su velocidad de ejecucin. Existen varias formas para medir la
velocidad de un procesador, aunque quizs el parmetro ms usual es el
tiempo de ciclo de instruccin: tiempo necesario para ejecutar la instruccin
ms rpida del procesador. Su inverso dividido por un milln da lugar a la
velocidad del procesador en millones de instrucciones por segundo o MIPS. En
la actualidad todos los DSP ejecutan una instruccin por ciclo de instruccin.
El parmetro MIPS, se miden de forma muy precisa aunque su valor no
necesariamente dice mucho de lo que un determinado DSP es capaz de hacer.
Dichos valores sirven para ubicar cada DSP en una categora amplia en cuanto
a prestaciones pero uno se debera preguntar si se trata de valores de pico o
sostenidos. Adems, tambin nos deberamos preguntar cmo se ven
afectadas las prestaciones del DSP cuando muchos de los datos se encuentran
fuera del chip, en la memoria externa.
Una solucin a estos problemas consiste en decidir una operacin bsica y
utilizarla como referencia al comparar distintos DSP. La operacin que suele
tomarse como referencia es la MAC. Desafortunadamente, los tiempos de

ejecucin de la MAC proporcionan, a veces, poca informacin. La mayora de

ellos esta instruccin se ejecuta en un solo ciclo de instruccin.
En este sentido, una buena referencia pueden ser los tests que efecta
la Berkeley Design Technology, Inc., pionera en utilizar distintas porciones de
algoritmos y funciones para medir las prestaciones de los diferentes DSP.

Organizacin de la memoria
La organizacin del subsistema de memoria de un DSP puede tener un
gran impacto en sus prestaciones. Como se ha mencionado anteriormente, la
instruccin MAC, as como otras, son fundamentales en muchos de los
algoritmos de procesado de seal. Una ejecucin rpida de la instruccin MAC
requiere que la lectura en memoria del cdigo de la instruccin y de sus dos
operando se haga en un ciclo de instruccin. Existe una variedad de formas de
hacerlo, utilizando memorias multipuerto para permitir mltiples accesos a
memoria en un ciclo de instruccin, mediante memorias de datos e
instrucciones separadas (arquitectura Harvard), y memorias caches de
instrucciones para permitir el acceso a la memoria para la obtencin de datos
mientras que las instrucciones se obtienen de la cache en lugar de la memoria.
La mayora de los DSP de coma fija poseen memorias internas, en el
propio chip, de tamao pequeo medio, entre 256 y 32k palabras, y un bus
externo de direcciones pequeo, limita la cantidad de memoria externa de
acceso directo.
Por el contrario, la mayora de los DSP de coma flotante proporcionan
poca o ninguna memoria interna, pero se caracterizan por tener buses de
direcciones externos de gran tamao, para soportar una gran cantidad de
memoria externa

Segmentacin
Pipelining es una tcnica para incrementar las prestaciones de un
procesador, que consiste en dividir una secuencia de operaciones en otras de
ms sencillas y ejecutar en lo posible cada una de ellas en paralelo. En
consecuencia se reduce el tiempo total requerido para completar un conjunto
de operaciones. Casi todos los DSP del mercado incorporan el uso de la
segmentacin en mayor o menor medida.
Aunque la mayora de los DSP utilizan la tcnica de segmentacin, su
profundidad o nmero de etapas vara de un procesador a otro. En general,
cuanto mayor sea el nmero de etapas menor tiempo tardar el procesador en
ejecutar una instruccin.

Consumo
El uso cada vez ms extendido de los DSP en aplicaciones porttiles
como la telefona celular hace que el consumo sea un factor a tener muy en
cuenta en el momento de decidirse por un DSP u otro. Conscientes de esta
necesidad, los fabricantes de DSP ya fabrican DSP para tensiones bajas de
trabajo (3,3 V -3 V) que incorporan prestaciones para la gestin de energa,
como pueden ser los modos sleep o idle que inhiben el reloj del DSP a todas
o slo algunas partes del mismo, divisores programables del reloj para permitir

la realizacin de determinadas tareas a velocidad inferior o en control directo

de perifricos, lo que permite la desactivacin de algunos de ellos si no se
prev su aplicacin.

Coste
Generalmente el coste del DSP es el principal parmetro en todos
aquellos productos que se van a fabricar en grandes volmenes. En tales
aplicaciones, el diseador intenta utilizar el DSP con coste inferior y que
satisfaga las necesidades de la aplicacin aun cuando ese dispositivo pueda
ser considerado poco flexible y ms difcil de programar que otros DSP ms
caros. De entre las familias de DSP, el ms barato ser aquel que tenga menos
caractersticas funcionales, menos memoria interna y probablemente menos
prestaciones que otro ms caro. Sin embargo, una diferencia clave en el precio
est en el encapsulado.

Arquitectura de altas prestaciones

Hablar de DSP obliga a hacer referencia a las nuevas arquitecturas
VLIW (Very Long Instruction
Word) que estn siendo adoptadas por los DSP de muy altas prestaciones. Las
Tecnologas de la Informacin y las Comunicaciones (TIC) demandan cada vez
ms recursos para poder procesar grandes volmenes de datos. Hasta ahora,
los avances en la capacidad de cmputo de los procesadores se han basado
en el aumento de la velocidad del reloj y en innovaciones en la planificacin,
por parte del hardware, de la ejecucin de instrucciones. Este modelo actual
presupone que cada nueva generacin de procesadores es capaz de ejecutar
ms instrucciones y ser difcil que las arquitecturas tradicionales continen
doblando prestaciones cada 12-18 meses sin que se emigre a una nueva
tecnologa. El nmero de instrucciones por ciclo aumenta y tambin lo hace el
nmero de interdependencias entre instrucciones a comprobar para determinar
qu instrucciones pueden ejecutarse de forma simultnea. La lgica compleja
requerida para la correcta planificacin de instrucciones ocupa una gran parte
del silicio del procesador y empieza a no tener sentido dedicar una gran parte
de los recursos del procesador a la planificacin de instrucciones.
En su lugar, parece tener ms sentido utilizar ese silicio para poder
ejecutar ms instrucciones por ciclo, incorporando ms unidades funcionales y
aumentar as el paralelismo de ejecucin, mientras que la planificacin de
instrucciones se realiza por el compilador. ste es el principio en que se basa la
arquitectura VLIW. Esta reduccin de complejidad, hardware ms sencillo y
menor nmero de transistores, permite incrementar la velocidad del reloj y al
mismo tiempo reducir el consumo.
El concepto de arquitectura VLIW no es nuevo ya que desde 1975 han
ido apareciendo procesadores
VLIW pero siempre ms a un nivel de prototipo que a nivel comercial. Sin
embargo, no ha sido hasta hace relativamente poco, aproximadamente en
1997, que los esfuerzos en la mejora del compilador, en aspectos de
paralelismo ha hecho que estos procesadores sean realmente eficientes.
Tradicionalmente, las ventajas asociadas con la arquitectura VLIW eran difciles
9

de conseguir y su futuro era cuestionable. La falta de compiladores eficientes a

menudo significaba que el programador tuviera que pasar muchas horas
tratando de optimizar, la mayora de las veces sin xito, su extenso cdigo para
mejorar las prestaciones de la aplicacin.
Las arquitecturas VLIW estn estrechamente relacionadas con los
procesadores superescalares.
Ambos tratan de aumentar la velocidad computacional mediante paralelismo a
nivel de instrucciones en el que se utilizan mltiples copias de algunas etapas
de la pipeline o unidades de ejecucin trabajando en paralelo. Las dos
diferencias principales recaen en cmo se formulan las instrucciones y en cmo
se realiza su planificacin o secuenciamiento
En una arquitectura VLIW, las instrucciones poseen un formato grande
de palabra compuesto por mltiples instrucciones independientes que incluye
un campo de control para cada una de las unidades de ejecucin. El tamao de
la instruccin depende de dos factores: el nmero de unidades de ejecucin
disponibles y la longitud de cdigo requerida para cada una de ellas. Una
consecuencia de ello es que los buses internos de datos y de instrucciones son
de mayor tamao.
Por otro lado, a diferencia de los procesadores superescalares en los
que la planificacin de las instrucciones para buscar el mximo paralelismo la
realiza el propio procesador, en las arquitecturas
VLIW esta tarea la realiza el compilador. Esta planificacin es conocida como
esttica (static scheduling). Una ventaja inmediata de este tipo de
planificacin es que permite dedicar ms tiempo a encontrar la mejor
optimizacin, aunque esto hace que el compilador sea ms complejo ya que
sobre l recae la responsabilidad de agrupar de la mejor forma posible las
instrucciones.

10

Figura 3

La figura muestra el ncleo de los TMS320C62xx de Texas Instruments.

En particular, el TMS320C6202 trabaja a 250 MHz y es capaz de ejecutar 2000
MIPS y 500 MMACS.
El mismo fabricante ya est anunciando la salida al mercado de dos nuevas
familias, la TMS320C64x de altas prestaciones y la TMS320C55x de bajo
consumo, tambin basadas en una arquitectura VLIW. El TMS320C64x tendr
una frecuencia mxima de trabajo de hasta 1,1 GHz que permitir obtener
prestaciones de 8800 MIPS y 4400 MMACS. Sus prestaciones son 10 veces
superiores a las que presenta el actual lder, el
TMS320C62xx. Esta mejora en prestaciones se ha conseguido haciendo que
las unidades funcionales sean ms flexibles, lo que permite ejecutar un mayor
nmero de instrucciones, aadiendo instrucciones especiales para aplicaciones
de comunicaciones digitales y vdeo que permitan una reduccin del cdigo y
un incremento de la eficiencia del compilador, e incrementando el nivel de
paralelismo. Por todo ello, puede realizar simultneamente 2 operaciones de 16
bits o bien 4 de 8 bits. Adems, el TMS320C64x cuenta con un mayor nmero
de registros, 64 en total, y un camino de datos interno, datapath, de 64 bits,
que dobla en ambos casos las cifras del TMS320C62xx.
Para que el lector pueda hacerse una idea de lo que representan estos
valores, alrededor de 1997
los valores para las frecuencias de trabajo y los MIPS eran de 10 MHz a 100
MHz y de 10 a 80, respectivamente.
Por su parte, el TMS320C55x se presenta como el DSP con menor
consumo en el mercado, tan solo 0,05 mW/MIPS a 0,9 V y con unas
prestaciones que van de los 140 a 800 MIPS.

11

Comparado con su ms directo competidor, el TMS320C54x, tambin de

Texas, su factor de consumo/MIPS es 6 veces inferior a la vez que consigue
multiplicar por 5 sus prestaciones.
Este bajo consumo se debe a la incorporacin de un sistema de gestin
automtica avanzada de la energa. El sistema continuamente supervisa las
partes del chip que se estn utilizando y procede a desactivarlas cuando no
son necesarias. Adems, se ofrece al diseador la posibilidad de poder
configurar a su conveniencia 6 componentes del DSP, cada uno representado
por un bit en uno de sus registros, lo que origina un total de 64 modos
configurables distintos.

Tabla de fabricantes (productos) .Texas Instruments.

Figura 4

Texas Instruments
Hablamos de esta compaa porque es la puntera en este tipo de
tecnologa

12

Figura 5

En la figura se observa cada una de sus familias asocindolas a cada

aplicacin. Ahora de forma esquemtica nombraremos cada una de las
caractersticas de cada una de estas familias:
C1X, C2X
Fixed-point devices with 16-bit data bus width
Used in toys, hard disk drives, modems and active car suspensions
C3X
Floating-point devices with 32-bit data bus width, which provides much wider
dynamic range as compared to fixed-point devices
Because of higher accuracy, used in hi-fi systems, voice mail systems and
3D graphic processing
C4X
32-bit floating-point device designed for parallel processing
Optimized on-chip communication channel enables several devices to be put
together to form a parallel cluster
Used in virtual reality, recognition and parallel processing systems
C5X
Low power fixed-point DSPs
Used for personal and portable electronics such as cell phones, digitalmusic
players, and digital cameras
C6X
High performance DSPs, with speeds up to 1 GHz
Both fixed and floating-point devices
Used in wired and wireless broadband networks, imaging applications and
professional audio
C8X
Multimedia processors, with parallel processing on a single chip with
advanced DSPs and a controlling RISC processor

13

 Used in high performance telephony, 3D computer graphics, virtual reality and

a number of multimedia applications
Nos centramos una familia para ver una de estas familias en la C6200 ya
hablaremos de la caractersticas principales que hemos comentado con
anterioridad en este informe
Arquitectura VLIW
Ejecuta 8 instrucciones en paralelo
En paquetes de hasta 256 bits
200-300 MHz (1600-2400 MIPS)
Aritmtica entera de 32 bits
Maneja datos de 8,16 y 32 bits
Soporte para 40 bits
Pipeline de 7 a 11 fases
4 (fetch) + 2 (decode) + 1..5 (execute)
Memoria interna de programa
64 KB (2K paquetes de 256 bits)
Configurable como cach de instrucciones de correspondencia directa
Acceso en un ciclo de reloj a 256 bits
Memoria interna de datos
64 KB organizados en dos bloques de 32 KB
Cada bloque se divide en 4 bancos
DMA y CPU pueden acceder concurrentemente a distintos bloques, o al
mismo bloque y distintos bancos

Diagramas de bloques

14

Figura 6

Figura 7

15

Soporte tcnico y facilidad de desarrollo

En el momento de decantarse por un DSP u otro ser necesario conocer
completamente los requisitos de procesado del sistema. Muchos DSP pueden
ser eliminados previamente con slo tener en cuenta consideraciones de falta
de potencia de clculo, resolucin insuficiente, coste, etc.
Esto probablemente deje todava a un nmero de posibles candidatos para los
cuales ser preciso realizar otro tipo de anlisis.
En el apartado anterior se han visto aquellas caractersticas ms
tcnicas de los DSP y que estn estrechamente relacionadas con los
algoritmos de la aplicacin a implementar. Sin embargo, no se han considerado
para nada aspectos relacionados con el desarrollo de la aplicacin. El DSP que
finalmente se elija deber disponer de un amplio conjunto de herramientas de
desarrollo.
Algunos requerimientos bsicos son:
*Documentacin de diseo detallada
*Herramientas de desarrollo de cdigo en ensamblador y/o en lenguaje de alto
nivel
*Herramientas para el test de la funcionalidad del diseo
*Notas de aplicacin u otro tipo de ayuda al diseo
El objetivo ser seleccionar el DSP que permita terminar el proyecto en
el tiempo previsto y que la solucin alcanzada sea la que presente la mejor
relacin coste-eficiencia. En aplicaciones de gran volumen de produccin, esto
probablemente signifique que el DSP escogido ser el ms barato que pueda
realizar la aplicacin. Para aplicaciones con un volumen bajo-medio existir el
compromiso entre el coste de las herramientas de desarrollo y el coste y
eficiencia del DSP. En cambio, para aplicaciones con un volumen bajo de
produccin tendr ms sentido utilizar un DSP que facilite el diseo o que
tenga las herramientas de desarrollo ms baratas.
Cabe la posibilidad que la eleccin del DSP sea un proceso iterativo. En
otras palabras, puede no haberse escogido el dispositivo correcto. Podra ser
que aparecieran problemas imprevistos en la fase de desarrollo y prueba del
cdigo o incluso que se encontrara que un DSP ms barato y menos potente
pudiera ser el elegido. Comnmente, las especificaciones del diseo alterarn y
forzarn a replantear la solucin escogida. Los dos primeros casos pueden
evitarse haciendo ms minuciosa la bsqueda del DSP que ms se adece a la
aplicacin en particular. Algunas veces merece la pena la compra de
herramientas de desarrollo tales como los simuladores software para algunos
DSP y ejercitar el cdigo antes de comprometerse a un solo DSP.

Conclusiones
Los DSP poseen arquitecturas especialmente diseadas para acelerar
los clculos matemticos intensos utilizados en la mayora de sistemas de
procesado de seal en tiempo real. Se ha visto que el DSP est muy

16

estrechamente ligado al tipo de aplicacin. La tendencia es que vayan

apareciendo DSP con arquitecturas que estn cada vez ms adaptadas a las
particularidades de las diferentes aplicaciones. En este sentido, aunque a nivel
de prestaciones varios DSP puedan reunir los requisitos necesarios exigidos
por una aplicacin, otras consideraciones como el coste o el consumo pueden
ayudar a disminuir el nmero de posibles candidatos.
Por otro lado, la reciente aparicin de compiladores realmente eficaces
en extraer el paralelismo de un programa ha propiciado la recuperacin de las
arquitecturas VLIW y con ello la obtencin de DSP de elevadas prestaciones.
La arquitectura VLIW posee una gran ventaja frente a los procesadores
superescalares, y es que la extraccin del paralelismo se realiza por el
compilador y ello permite dedicar ms tiempo para obtener la mejor
optimizacin. En consecuencia, el procesador resulta ser mucho ms simple y
con un nmero mucho menor de transistores, lo que permite trabajar con
velocidades de reloj ms elevadas y con un menor consumo.

Referencias
[1]. Phil Lapsley, Jeff Bier, Amit Shoham and
Edward A. Lee, DSP Processor Fundamentals: Architectures and Features,
Berkeley, California: Berkeley
Design Technology, Inc., 1996.

[2]. Christopher Inacio and Denise Ombres, The

DSP decision: fixed point or floating?, IEEE Spectrum, vol. 33, no. 9, pp. 72-74,
sept. 1996.
[3]. Nikitas Alexandridis, Design of Microprocessor- Based Systems, PrenticeHall, Inc., 1993.
[4]. Dezs Sima, Terence Fountain, Pter Kacsuk, Advanced Computer
Architectures. A Design Space
Approach, Addison-Wesley, 1997.
[5] http://es.wikipedia.org/wiki/

17