Escuela Tcnica Superior de Ingenieros en Informtica

Sistemas Electrnicos Digitales

Relacin de Problemas del Captulo 4

1.- Considerar la funcin f = (0, 1, 2, 3, 6, 7). Determinar si los siguientes trminos son
implicantes, implicadas de la funcin, ayudndose de un mapa de Karnaugh (K-map):
a)
2.-

xy

; b)

xy

; c) y + z ; d) y ; e)

x y

; f) x

Repetir el problema anterior para f = (0, 1, 3, 4, 7).

a) x + y ; b)

yz

; c) x z ; d)

x yz

; e) x z

3.- Utilizando mapas de Karnaugh, determine las realizaciones mnimas de suma de

productos de las siguientes funciones
a) f = (0, 4, 6, 10, 11, 13,)
b) f = (3, 4, 5, 7, 11, 12, 14, 15)
c) f = (3, 5, 7, 11, 13, 15)
d) f = (0, 2, 3, 4, 5, 11, 18, 19, 20, 23, 24, 28, 29, 31)
4.- Se desea disear un circuito lgico que tenga cuatro entradas, y1, y0, x1, x0. Los pares de
bits y1y0 y x1x0 representan nmeros binarios de dos bits con y1 y x1 como los bits ms
significativos. La nica salida del circuito, z, debe ser 1 si y slo si, el nmero binario x 1x0 es
mayor que o igual al nmero binario y1y0. Determine la expresin mnima de suma de
productos para z.
5.- Utilizando los mapas de Karnaugh, determine las realizaciones mnimas de producto de
sumas para las funciones del problema 5.
6.-

Obtener el circuito mnimo en dos niveles utilizando K-maps de la siguientes funciones:

a)

f = (0, 2, 4, 6, 8, 10, 11, 12, 18, 20, 22, 26, 27)

b)

f = (0, 2, 9, 11, 13, 15, 16, 18, 25, 27, 28, 31)

c)
7.-

f bc f1 abf1 abd e abc abde ab d f1

Siendo f1 f1 a, b, c, d , e abc d e abde

Minimice las siguientes funciones como sp, utilizando mapas de Karnaugh

a)

f = (0, 1, 3, 8, 9, 11, 15, 16, 17, 19, 24, 25, 29, 30, 31)

b)

f = (0, 1, 4, 5, 6, 7, 8, 9, 10, 12, 14, )

c)

f = (0, 2, 3, 7, 8, 10, 11, 12, 14)

d)

f = (0, 1, 2, 3, 4, 6, 9, 10, 15, 16, 17, 18, 19, 20, 23, 25, 26, 31)

e)

f = (0, 2, 4, 5, 7, 8, 16, 18, 24, 32, 36, 40, 48, 56)

8.- Determine las realizaciones mnimas ps de las funciones del problema anterior mediante
K-maps.
9.- Obtener los circuitos OR-AND y AND-OR correspondientes a las siguientes funciones
mediante K-maps. Evaluar sus costes.
a)

f = (0, 7, 8, 10, 12, 13) + d(1, 2, 5)

b)

f = (2, 3, 5, 7, 11, 12, 14, 15) d(9, 10, 13)

c)

f = (0, 1, 3, 5, 6, 7, 11, 13, 14, 15) + d(4)

d)

f = (7, 9, 11, 12, 13, 14) d(0, 1, 2, 4, 8, 10)

10.- Determine las realizaciones mnimas de suma de productos o producto de sumas para las
siguientes funciones incompletamente especificadas:
a)

f = (1, 3, 5, 8, 9, 11, 15) + d(2, 13)

b)

f = (4, 5, 7, 12, 14, 15) + d(3, 8, 10)

c)

f = (1, 2, 3, 4, 5, 11, 18, 19, 20, 21, 23, 28, 31) d(0, 12 15, 27, 30)

d)

f = (7, 8, 9, 12, 13, 14, 19, 23, 24, 27, 29, 30) d(1, 10, 17, 26, 28, 31)

e)

f = (0, 2, 14, 18, 21, 27, 32, 41, 49, 53, 62) + d(6, 9, 25, 34, 55, 57, 61)

11.Sea f(abcd) con la tabla de implicantes primas de la figura. En esta tabla estn
representadas todas la implicantes primas y todos los mintrminos. Determinar cuales son los
mintrminos e implicantes primos desconocidos, as como si hay inespecificaciones y cuales
son. Obtener la suma estrictamente mnima de f. (Utilizar K-maps en la resolucin del
problema).
?
3
5
7
8
12
?
?
X
X
ad
X
X
X
ac
X
bc X
X
cd
X
X
?
X
X
12.- Determine las realizaciones mnimas sp de las siguientes funciones no especificadas por
completo.
a)

f = (4, 5, 10, 11, 15, 18, 20, 24, 26, 30, 31) + d(9, 12, 14, 16, 19, 21, 25)

b)

f = (0, 2, 3, 6, 9, 15, 16, 18, 20, 23, 26) + d(1, 4, 10, 17, 19, 25, 31)

c)

f = (0, 2, 4, 7, 8, 16, 24, 32, 36, 40, 48) + d(5, 18, 22, 23, 54, 56)

d)

f = (0, 1, 4, 6, 8, 9, 10, 12) + d(5, 7, 14)

e)

f = (2, 4, 8, 11, 15) + d(1, 10, 12, 13)

f)

f = (1, 4, 8, 9, 13, 14, 15) + d(2, 3, 11, 12)

13.- Determine las realizaciones mnimas ps de las funciones del problema anterior.
14.- Obtener las formas mnimas de sp para los siguientes sistemas de mltiples salidas
a)

f1 = (0, 1, 3, 5)
f2 = (2, 3, 5, 6)
f3 = (0, 1, 6)

b)

f1 = (0, 1, 2, 3, 6, 7)
f2 = (0, 1, 6, 7, 14, 15)
f3 = (0, 1, 2, 3, 8, 9)

c)

f1 = (4, 5, 10, 11, 12)

f2 = (0, 1, 3, 4, 8, 11)
f3 = (0, 4, 10, 12, 14)

d)

f1 = (0, 1, 2, 3, 6, 7, 20, 21, 26, 27, 28)

f2 = (0, 1, 6, 7, 14, 15, 16, 17, 19, 20, 24, 27)
f3 = (0, 1, 2, 3, 8, 9, 16, 20, 26, 28, 30)

e)

f1 = (0, 1, 2, 8, 9, 10, 13, 16, 17, 18, 19, 24, 25)

f2 = (0, 1, 3, 5, 7, 9, 13, 16, 17, 22, 23, 30, 31)
f3 = (2, 3, 8, 9, 10, 11, 13, 15, 16, 17, 18, 19, 22, 23)

15.- Obtener la realizacin mnima en dos niveles de cada funcin por separado y el circuito
multisalida correspondiente, evaluando el coste de uno con respecto al otro:
a)

f1 = (4, 5, 9) + d(1, 3, 6)
f2 = (0, 4, 5, 7, 11) + d(1, 3, 6)
f3 = (0, 1, 7, 11) + d(3, 4, 9)

b)

f1 = (4, 6, 7, 14) + d(3)

f2 = (3, 6, 7, 11) + d(2, 15)
f3 = (6, 7, 11, 15) + d(3, 14)

c)

f1 = (0, 1, 2, 5, 6, 8, 9, 10)
f2 = (0, 1, 3, 5, 6, 9, 10, 11)

d)

f1 = (0, 1, 4, 5, 7, 9, 11)
f2 = (0, 1, 4, 6, 8, 10)

f3 = (0, 2, 3, 6, 7, 8, 9, 10, 11, 12)

16.- Realizar todas las funciones anteriores en dos niveles, utilizando slo puertas NAND.
17.- Como en el problema anterior, utilizando slo puertas NOR.
18.- Obtener las formas mnimas de sp para los siguientes sistemas:
a)

f1 = (0, 2, 9, 10) + d(1, 8, 13)

f2 = (1, 3, 5, 13) + d(0, 7, 9)
f3 = (2, 8, 10, 11, 13) + d(3, 9, 15)

b)

f1 = (2, 3, 6, 10) + d(8)

f2 = (2, 10, 12, 14) + d(6, 8)
f3 = (2, 8, 10, 12) + d(0, 14)

c)

f1 = (0, 5, 7, 14, 15) + d(1, 6, 9)

f2 = (13, 14, 15) + d(1, 6, 9)
f3 = (0, 1, 5, 7) + d(9, 13, 14)

d)

f1 = (2, 8, 10, 12, 18, 26, 28, 30) + d(0, 14, 22, 24)
f2 = (2, 3, 6, 10, 18, 24, 26, 27, 29) + d(8, 19, 25, 31)
f3 = (1, 3, 5, 13, 16, 18, 25, 26) + d(0, 7, 9, 17, 24, 29)

19.- Las cuatro lneas que entran al circuito lgico combinacional que se ilustra en la figura,
llevan un dgito decimal codificado en binario. Es decir, los equivalentes binarios de los dgitos
decimales 0 - 9 pueden aparecer en las lneas x0x1x2x3. Los dgitos decimales 0 - 9 pueden
aparecer en las lneas x0x1x2x3. El bit ms significativo es x0. La combinacin de valores
correspondientes a los equivalentes binarios de los nmeros decimales 10 - 15 nunca
aparecern en las lneas. La nica salida Z del circuito debe ser 1, si y slo si las entradas
representan un nmero que sea cero o una potencia de 2.

20.- Un circuito recibe dos nmeros binarios de tres bits, A = A2A1A0 y B = B2B1B0. Disee
un circuito mnimo sp para producir una salida siempre que A sea mayor que B.
21.- Un nmero primo es aquel que es divisible slo por si mismo y 1. Suponga que los
nmeros entre 0 y 31 estn representados en binarios en la forma de cinco bits:

x4x3x2x1x0
en donde x4 es el bit ms significativo. Disee un detector primo. En otras palabras, disee un
circuito lgico cuya salida z ser 1, si y slo si, los cinco bits de entrada representan un
nmero primo. No cuente el cero como primo. Base el diseo en la obtencin de una
expresin mnima para z.
22.- En computadoras digitales, las letras del alfabeto estn codificadas en forma de
combinaciones nicas de cinco o ms bits. Uno de los cdigos ms comunes en el pasado es el
cdigo Flexowriter de seis bits, que se utilizaba en cinta de papel perforado. Este cdigo se
representa en la figura que sigue en trminos de equivalentes octales.
A
B
C
D
E
F
G
H
I
J
K
L
M

30
23
16
22
20
26
13
05
14
32
36
11
07

N
O
P
Q
R
S
T
U
V
W
X
Y
Z

06
03
15
35
12
24
01
34
17
31
27
25
21

23.- En la figura que sigue se muestran los cdigos Flexowriter para los diez numerales
decimales. Suponga que un dispositivo recibe datos alfanumricos en este cdigo para letras
como los del problema anterior. Disee un circuito mnimo que desarrolle un 1 cuando el dato
sea numrico y un cero cuando sea alfabtico. Puede suponer que cualquiera de los cdigo
posibles de 6 bits que no se usen para letras o numerales, no ocurrirn
0
1
2
3
4
5
6
7
8
9

37
52
74
70
64
62
66
72
60
33

24.- Haciendo referencia nuevamente al cdigo Flexowriter de los problemas anteriores (22 y
23), disee un "circuito de error", esto es, un circuito que emita una seal si se recibe un
cdigo que no sea alguno de los 36 cdigos alfanumricos "legales".
25.- En una computadora dada, hay tres secciones separadas de ella que proceden
independientemente a travs de cuatro fases de operacin. Para fines de control, se necesita
saber cuando dos de las tres secciones estn en la misma fase en el mismo instante. Cada

seccin emite una seal de dos bits (00, 01, 10, 11) en paralelo en dos lneas. Disee un
circuito para emitir una seal siempre que se reciba la seal de misma fase en dos cualesquiera
de las tres funciones.
26.- Disear un circuito de conmutacin que realice la conversin automtica del cdigo
BCD al exceso-3. (El cdigo exceso-3 asigna al dgito decimal 3 el nmero correspondiente a
D+3; Por ejemplo, al 4 le asigna (4 +3)(10 = 0111(7.
27.- Entre dos partes de un ordenador se enva una informacin de cuatro bits con paridad
impar. En la parte receptora, se desea verificar si la informacin recibida es correcta. Disear
un circuito en dos niveles AND-OR que realice esta tarea. Hacer otra realizacin con ORAND y una tercera con EXOR y AND. Comparar los costes del circuito.
28.- Ana compra libros en castellano sobre espionaje; tambin compra novelas en otro
idioma. Carlos compra los de espionaje siempre que no sean adems novelas en castellano,
aunque tambin compra libros en castellano que no sean novelas. Dolores no compra jams
novelas, pero compra libros en castellano o de espionaje en otros idiomas. Realizar un circuito
que indique los libros que compra cada uno de ellos, as como los que compran al menos dos
de ellos.
29.- Disear un circuito de 4 entradas (u, v, x, y) y una salida z que opere de la siguiente
forma:
a)

z es 0 si 3 ms entradas son 1 salvo que u sea 0.

b)

Si u es cero y otras dos entradas son 1, entonces z es 0.

c)

Si una sola entrada que no sea v es 1, entonces z es 1.

d)

Si u es 1 y otra entrada es 1, z es 0.

e)

z es 1 si u = v = x = y = 0.

30.- Para codificar los diez dgitos decimales se ha utilizado el cdigo 6-3-1-1 (esto es,
b3b2b1b0 = b36 + b21 + b1 + b0. Disear un circuito que distinga cuando una palabra de 4 bits
posee un valor vlido en dicho cdigo.
31.- En una unidad se reciben 4 bits en BCD. Determinar mediante un circuito la presencia
de los mltiplos de 3 de 4.
32.- Sean N y M nmeros binarios de 3 y de 2 bits, respectivamente. Disear un circuito que
indique si el nmero NxM es mltiplo de 2 de 7.
33.- Un proceso qumico posee tres sensores de temperatura que nos proporcionan tres
seales elctricas (X, Y, Z) que adoptan dos niveles de tensin bien diferenciados (0 y 1),
segn la temperatura de proceso (Tp) sea menor o mayor-igual que T1, T2 y T3,
respectivamente (T1<T2<T3). Se asigna el valor cero lgico a cada variable (X, Y, Z) cuando
la temperatura del proceso sea menor al valor prefijado correspondiente (T1, T2, T3) y el
valor uno en caso contrario. Se desea generar una seal que adopte el valor lgico uno cuando
la temperatura del proceso est comprendida entre T1 y T2, o sea mayor o igual que T3; en
caso contrario, la seal de salida debe ser cero
Implementar el circuito
a)

Con puertas NAND de dos entradas

b)

Con puertas NOR de dos entradas

34.- Disear un circuito lgico que controle el encendido de la luz de carretera (larga) de un
automvil, de acuerdo con las siguientes especificaciones:

La luz debe encenderse cuando la luminosidad ambiental est por debajo de un

determinado nivel, a menos que exista niebla o se detecte un cruce con otro vehculo.
Igualmente debe encenderse, incluso con luminosidad ambiental elevada, si existe un
obstculo en la trayectoria, aunque exista niebla, pero no, si se detecta un cruce con otro
vehculo.
Obtener la tabla de verdad del circuito, expresar la funcin lgica de la forma ms
simplificada e implementarla con:
a)

Puertas NAND de dos entradas.

b)

Puertas NOR de dos entradas.

35.- Las acciones de una sociedad estn distribuidas en cuatro lotes con los siguientes
porcentajes: A = 20%, B = 22%, C = 27% y D = 31%. Los acuerdos en la sociedad se toman
por mayora absoluta. Disear un sistema digital que tenga como entradas cuatro seales A, B,
C y D que valdrn 0 1 segn que el correspondiente accionista vote en contra o a favor de
una propuesta; el sistema digital deber producir salida 1 cuando alcance la mayora absoluta
en una propuesta.
36.- Un estudiante consulta el boletn de la Universidad y encuentra que puede matricularse
en un determinado curso de electrnica slo si satisface las siguientes condiciones:
a)

Tiene un mnimo de 60 crditos y un buen expediente acadmico

b)

O tiene como mnimo 60 crditos y estudia ingeniera y tiene apoyo del departamento

c)

O tiene menos de 60 crditos y est estudiando ingeniera

d)

O tiene buen expediente y tiene apoyo del departamento

Encontrar la funcin lgica ms simple que ayude a los estudiantes a elegir el curso ms
fcilmente.
37.- En una habitacin hay un foco de luz que deseamos controlar independientemente desde
tres puntos diferentes. Disear un sistema digital que realice esta funcin.
38.- Un bloque de pisos tiene cuatro plantas, y debe organizarse de tal forma que las luces de
la escalera se puedan encender o apagar en cualquier planta cuando se acciona el conmutador
de esa planta. Disear un circuito lgico que satisfaga las anteriores especificaciones.
39.- Un circuito recibe dos nmeros binarios de 2 bits, Y = y1y0 y X = x1x0. La salida de 2 bits
Z = z1z0 debe ser igual a 11, si Y = X, 10 si Y > X y 01 si Y < X. Disee una realizacin
mnima de suma de productos.
40.- Hay cinco personas que actan como jueces en una competicin. El voto de cada uno se
indica con un 1 (pasa) 0 (fracasa) en una lnea de seal. Las cinco lneas de seal son la
entrada a un circuito lgico. Las reglas de la competencia permiten slo la disensin de un
voto. Si la votacin es 2-3 3-2, la competicin debe continuar. El circuito lgico debe tener
dos salidas, xy. Si el voto es 4-1 5-0 para pasar, xy = 11. Si el voto es 4-1 5-0 para
fracasar, xy = 00. Si el voto es 3-2 2-3, xy = 10. Disee un circuito mnimo de sp.

41.- Un nmero binario de 5 bits N = x4x3x2x1x0 aparece en las entradas de un circuito lgico
combinacional que cuenta con dos salidas. z1 indica que el nmero es exactamente divisible
entre 6. z2 indica que el nmero es exactamente divisible entre 9.
42.- Un circuito lgico tiene cinco entradas, x4, x3, x2, x1, x0. La salida z0 debe ser 1, cuando
la mayora de las entradas son 1. La salida z1 debe ser 1, cuando menos de 4 de las entradas
son 1, a condicin de que, por lo menos, una entrada sea 1. La salida z 2 debe ser 1, cuando 2,
3 4 entradas son 1.
43.- Una computadora digital utiliza "cdigos OP" de 6 bits, es decir, una combinacin nica
de 6 bits utilizada para especificar cada una de las operaciones posibles de la mquina. Los
cdigos OP se reciben en un decodificador que debe decidir lo que se debe hacer y emitir las
seales de control correspondientes. Esta decodificacin se efecta casi siempre en varias
etapas, siendo la primera de ellas la clasificacin de los cdigos en varios tipos bsicos. En
consecuencia, algunas operaciones requerirn que se lea una palabra de la memoria, en cuyo
caso, el decodificador emitir la seal RO (Read Operand). Otras operaciones necesitarn que
se almacene una palabra en la memoria, en cuyo caso, el decodificador emitir la seal WO
(Write Operand). Otras categoras de operacin son: salto (Jump) (J); direccin 0 (0 Address)
(ZA); Iterativo (Iterative) (I) y entrada/salida (Input/Output) (IO). Estas categoras no son
mutuamente exclusivas, es decir, que una operacin puede clasificarse en ms de una
categora.
Categora
Operando de Lectura
Operando de escritura
Salto
Direccin cero
Iterativo
Entrada/Salida

Seal
RO
WO
J
ZA
I
I/O

Operaciones
12-17, 24-33, 36-46, 52, 53, 70-73
20-23, 27, 47, 56-61, 70-73, 75, 76
22, 23, 75, 76
01-11, 34, 35, 50, 51, 54, 55
24-33
62-67, 74

Las operaciones que quedan en cada categora aparecen en la figura anterior. Las operaciones
se designan mediante equivalentes octales de los cdigo binarios. As pues, por ejemplo, la

111
operacin 17 tiene el cdigo: 001
. Disee un circuito mnimo en sp para producir las
1

seales de control RO, WO, J, ZA, I, IO, en respuesta al cdigo OP de 6 bits. Designe los 6
bits del cdigo OP como C5C4C3C2C1C0. Puede suponer que 00 y 77 no se utilizan.