ESCUELA POLITCNICA NACIONAL

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA

DEPARTAMENTO DE ELECTRNICA, TELECOMUNICACIONES Y REDES DE LA INFORMACIN

PRCTICA No. 9
DISEO FLIP-FLOPS
OBJETIVOS:
Entender el diseo y funcionamiento de multivibradores biestables, ms conocidos como
flip-flops, as como su utilidad prctica.
TRABAJO PREPARATORIO
I.

Utilizando flip-flops J-K disee un contador asincrnico descendente mdulo 67 que

pueda ser visualizado en displays de nodo comn, y el circuito de borrado manual que
me permita empezar en 0 en cualquier momento.

R22
10k

12

7476

10

16

7476

CLK
K

U5:A

11

14

CLK

U4:B

7
9

15

15

CLK
K

16

10

CLK

12

U4:A

2
4

11

U5:B

7476

14

7476

U6
7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT

1
2
13

U12

R8
R9
R10
330
R11
330
R12
330
R13
330
R14
330

13
12
11
10
9
15
14

330
330

7447

U14:A
U11:A

QA
QB
QC
QD
QE
QF
QG

U10:B

12

7411
2
74LS00
AND

7476

12

4
1

CLK
K

7476

U8:A

11

10

16

14

U7:B

7
6

CLK
K

16

15

7476

15

CLK
K

10

U7:A
Q

CLK
K

11

12

U8:B

74LS00

14

7476

U9
7
1
2
6
4
5
3

U14:B
3
4
5

7411

U10:A

A
B
C
D
BI/RBO
RBI
LT
7447

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

R15
R16
R17
330
R18
330
R19
330
R20
330
R21
330
330
330

2
3
1

U15

74LS00

AND

GR2- GRUPO 5 Alexis Vallejo Guaipatn

Pgina 1

ESCUELA POLITCNICA NACIONAL

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA
DEPARTAMENTO DE ELECTRNICA, TELECOMUNICACIONES Y REDES DE LA INFORMACIN

II.

Utilizando flip-flops J-K disee un contador asincrnico ascendente mdulo 136 que
pueda ser visualizado en displays de nodo comn, y el circuito de borrado manual que
me permita empezar en 0 en cualquier momento.

R22
10k

7476

7476

CLK

12

10

U2:A

14

11

U1:B

CLK

16

15

CLK

16

10

9
6

15

CLK

12

U1:A

4
1

U13

11

U2:B

7476

14

7476

U3

AND
7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT

R1
R2
R3
330
R4
330
R5
330
R6
330
R7
330

13
12
11
10
9
15
14

QA
QB
QC
QD
QE
QF
QG

330
330

7447

7476

7476

10

U5:A

CLK

12

14

11

CLK

16

U4:B

15

CLK

16

15

10

CLK

12

U4:A

11

U5:B

7476

14

7476

U6
7
1
2
6
4
5
3

A
B
C
D
BI/RBO
RBI
LT

U11:A

1
2
13

U12
13
2
1

R8
R9
R10
330
R11
330
R12
330
R13
330
R14
330

13
12
11
10
9
15
14

330
330

7447

U14:A

12

QA
QB
QC
QD
QE
QF
QG

U10:B

12

5
6
7411

4
74LS00

AND

7476

14

12

11

4
1

CLK
K

7476

U8:A

U7:B

10

16

16

15

10

U7:A
Q

CLK

7476

15

CLK
K

11

CLK

12

U8:B

74LS10

14

7476

U9
7
1
2
6
4
5
3

U14:B
3
4
5

7411

U10:A

A
B
C
D
BI/RBO
RBI
LT
7447

QA
QB
QC
QD
QE
QF
QG

13
12
11
10
9
15
14

R15
R16
R17
330
R18
330
R19
330
R20
330
R21
330
330
330

2
3
1

U15

74LS00

AND

GR2- GRUPO 5 Alexis Vallejo Guaipatn

Pgina 2

ESCUELA POLITCNICA NACIONAL

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA
DEPARTAMENTO DE ELECTRNICA, TELECOMUNICACIONES Y REDES DE LA INFORMACIN

III.

Disear un contador asincrnico ascendente mdulo 245 utilizando el contador 7490 y

7492 que pueda ser visualizado en displays de nodo comn, y el circuito de borrado
manual que me permita empezar en 0 en cualquier momento.

GR2- GRUPO 5 Alexis Vallejo Guaipatn

Pgina 3

ESCUELA POLITCNICA NACIONAL

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA
DEPARTAMENTO DE ELECTRNICA, TELECOMUNICACIONES Y REDES DE LA INFORMACIN

IV.

Disear un contador sincrnico descendente mdulo 36, utilizando flip flop JK que pueda
ser visualizado en displays de nodo comn, y el circuito de borrado manual que me
permita empezar en 0 en cualquier momento.

V.

Realice un circuito digital que permita dividir una seal cuadrada de 25 KHz para obtener
una seal de 5 KHz.

BIBLIOGRAFA:
Sistemas digitales, Ing. Carlos Novillo, EPN
GR2- GRUPO 5 Alexis Vallejo Guaipatn

Pgina 4

ESCUELA POLITCNICA NACIONAL

FACULTAD DE INGENIERA ELCTRICA Y ELECTRNICA
DEPARTAMENTO DE ELECTRNICA, TELECOMUNICACIONES Y REDES DE LA INFORMACIN

GR2- GRUPO 5 Alexis Vallejo Guaipatn

Pgina 5