Guia de VHDL

Universidad de Ibagu
Facultad de Ingeniera
Programa de Ingeniera Electrnica
Guas de Laboratorio
Electrnica Digital II
M.Sc. Ing. Luisa Fernanda Gallo Snchez
Enero, 2013
Ibagu Colombia
NOTASUniversitarias | 1
ISSN2216-0302
Notas Universitarias
Guas de Laboratorio
Electrnica Digital II
Facultad de Ingeniera
Programa de Ingeniera Electrnica
Universidad de Ibagu
Ibagu, Colombia.
Enero de 2013
Presidente del Consejo Superior
Luis Enrique Orozco Silva
Rector
Alfonso Reyes Alvarado
Decana de Ingeniera
Gloria Piedad Barreto Bonilla
Universidad de Ibagu, 2013
Luisa Fernanda Gallo Snchez, 2013
Direccin Editorial: Oficina de Publicaciones
Publicaciones@unibague.edu.co
Correspondencia
Universidad de Ibagu, Oficina de publicaciones
Calle 67, Carrera 22. AA. 487
Telfono: +57 8 2709400
Ibagu -Tolima, Colombia.
www.unibague.edu.co
Esta obra no puede reproducirse sin la autorizacin expresa y por escrito

de la Universidad de Ibagu
Tabla de contenido
Presentacin .................................................................................................................................. 4
Laboratorio 1: Conocimiento y aplicacin de los flipflops ........................................................... 5
Laboratorio 2: Introduccin al VHDL........................................................................................... 8
Laboratorio 3: Diseo de circuitos digitales combinacionales
en un cpld a partir de VHDL I ............................................................................................... 10
Laboratorio 4: Diseo de circuitos digitales combinacionales
en un CPLD a partir de VHDL II .......................................................................................... 12
Laboratorio 5: Diseo de una ALU de 4 BITS en VHDL ........................................................... 14
Laboratorio 6: Aplicacin de los circuitos secuenciales I ........................................................... 16
detectores de secuencia alambrados y programados ............................................................ 16
Laboratorio 7: Aplicacin de los circuitos secuenciales II .......................................................... 18
Deteccin de una clave de 4 digitos ...................................................................................... 18
Laboratorio 8: Aplicacin de los circuitos secuenciales III ........................................................ 21
Solucin de problemas a partir de mquinas de estado ........................................................ 21
Laboratorio 9: Aplicacin de los circuitos secuenciales IV ........................................................ 23
Solucin de problemas a partir de mquinas de estado ........................................................ 23
Laboratorio 10: Aplicacin de los circuitos secuenciales V ....................................................... 26
Control de un motor paso a paso empleando VHDL ............................................................ 26
Laboratorio 11: Diseo de un contador up/down programable ................................................... 28
con entrada por teclado matricial .......................................................................................... 28
Laboratorio 12: Diseo de una calculadora bsica con codificacin de las entradas ................ 29
por teclado matricial .............................................................................................................. 29
Laboratorio 13: Diseo de un publik........................................................................................... 31
Laboratorio 14: Aplicacin de contadores y registros ................................................................. 33
Diseo de un frecuencmetro autorango ................................................................................. 33
Laboratorio 15: Diseo de un procesador simple empleando microinstrucciones ...................... 35
Laboratorio 16: Diseo de una memoria FIFO ........................................................................... 37
Laboratorio 17:Diseo de un filtro digital ................................................................................... 39
Formato de presentacin de informe de laboratorio .................................................................... 41
Presentacin
La asignatura Electrnica digital II en el programa de Ingeniera Electrnica, en la Universidad de
Ibagu, se encarga del diseo de sistemas digitales secuenciales y de capacitar al estudiante para
que adquiera habilidades para la apropicin de las nuevas tecnologas de desarrollo de sistemas
digitales. Involucra elementos terico-prcticos y desarrolla competencias bsicas disciplinares. Se
centra en el diseo bsico de ingeniera a partir de sistemas secuenciales y en la programacin sobre
Dispositvos lgicos programables en VHDL. La asignatura se imparte en 4 horas tericas y 2 horas
de laboratorio semanales.
Estas guas han sido elaboradas con los criterios de formacin para la investigacin, que
deben ser impartidas en las materias fundamentales del plan de estudios, para que el estudiante
aplique y afiance directamente los temas aprendidos durante la clase terica y complemente estos
conocimientos con investigaciones adicionales que le permitan solucionar los problemas planteados
en las guas que se desarrollan durante el laboratorio y aplique los criterios de ingeniera, en la
solucin de problemas y la determinacin de la mejor solucin.
El estudiante se compromete a realizar el trabajo previo que est sujeto al problema que se
deba resolver y a desarrollar la prctica segn el procedimiento descrito con asesora del docente a
cargo. La buena preparacin de la prctica garantiza la eficiente utilizacin de todos los recursos.
Al final de cada prctica se debe entregar un informe donde se reflejen los datos y anlisis
de resultados que se soliciten en la prctica. El formato del mismo ser convenido con el docente
pero siempre ajustado al formato establecido por la Direccin de Programa.
La Universidad garantiza la disponibilidad de los equipos descritos en cada prctica. El
estudiante los toma en calidad de prstamo y es de su entera responsabilidad hacer un buen uso a los
mismos.
En la vida hay 10 clases de personas,

las que saben binario y las que no!
Annimo
Laboratorio N1
Conocimiento y aplicacin de los flipflops

Tiempo Estimado: 2 Sesiones
Objetivos
Utilizar circuitos lgicos para construir fip-flops S-R, D, J-K y T.
Explicar las diferencias entre los flip-flops mencionados.
Reconocer las diferencias entre un flipflop y un Latch.
Materiales proporcionados por el estudiante
Protoboard.
Fuente de poder de 5 VDC (Cada grupo debe traer su fuente).
Resistencias, dipswitch (interruptor tipo DIP), etc.
se aconseja emplear este tipo de DIP SWITCH.
Compuertas lgicas y los circuitos integrados que se indican en la gua.
Materiales proporcionados por la universidad
Osciloscopio.
Tarea previa
Defina: Circuito Antirebote y los diferentes tipos de antirebote que se pueden construir.
Escoja el que considere ms conveniente (emplee criterios de ingeniera para decidirlo),
mntelo y prubelo.
Obtenga los materiales de circuitos a montar en la prctica segn se indica en el

procedimiento, y busque los componentes necesarios para su montaje.
Elabore un procedimiento prctico que le permita analizar y comprobar la tabla de

funcionamiento de los diferentes flipflops.
Busque en un manual las caractersticas elctricas del biestable J-K integrado que emplear
en la prctica.
Realice la simulacin de los circuitos solicitados en el procedimiento, empleando el

softwarede simulacin PROTEUS, y analice detalladamente las simulacionesobtenidas,
antes de realizar el montaje.
Procedimiento
Sesin 1:
1. Monte un circuito antirebote y pruebe su correcto funcionamiento (Este circuito se debe montar
en impreso, junto con la tarjeta del tem 4, ya que se va a emplear en todos los laboratorios del
semestre). Para esto, utilice el osciloscopio y determine si efectivamente el circuito implementado,
elimina los rebotes producidos por el interruptor (se aconseja emplear pulsadores). Tome fotografas
y/o videos, donde se demuestre el efecto que el circuito tiene sobre el suiche.
2. Monte los flip-flops que se indican a continuacin empleando compuertas.
Flip-flop SR (con compuertas NOR)
FlipFlop D
Sesin 2:
3. Monte a partir de un biestable j-k integrado (74112), los siguientes biestables:
Flip-flop tipo D.
Flip-flop tipo T.
4. Entregue el impreso solicitado durante la sesin 1. Recuerde que la tarjeta debe incluir 3
displays 7 segmentos con su respectivo conversor BCD- 7segmentos , 12 DIP SWITCH y 12 leds, y
un teclado matricial.
Este circuito tiene el valor de una nota de laboratorio adicional.
Informe (Se entrega durante la segunda sesin)
Redactar un informe donde se incluyan todos los tems de la tarea previa.
Describir el procedimiento que se sigui para comprobar cada una de las tablas de
funcionamiento de los Flip-Flop estudiados.
Anexe todas las grficas de simulacin solicitadas con su respectivo anlisis.
Siga las normas para presentacin de laboratorios que se indicaron durante primera
clase y que aparecen al final de este documento.
Laboratorio N2
Introduccin al VHDL
Objetivos
Familiarizar alestudianteconellenguaje de programacin VHDL
Emplearel software de programacinQuartus II enellenguaje VHDL.
Utilizar dispositivos lgicos programablesenlaimplementacin de circuitos digitales que

permitanlavisualizacin de eventos.
Protoboard
Resistencias, dipswitch, etc.
LEDs
Circuitos integrados necesarios.
Tarjeta construda por El estudiante.
PC com Quartus II
Sistema de desarrollocon CPLD
Tarea previa
Instale el programa Quartus II
Reclame el sistema de desarrollo.
Lea y siga cuidadosamente el tutorial de Quartus II suministrado en clase.
Procedimiento
1 sesin. valor (2.0)
Realice la compilacin y simulacin de la arquitectura dataflow o comportamental del circuito

asignado y enve los archivos .VHD (con los respectivos comentarios y el encabezado con el
nombre y nmero de la prctica) y .VWF al correo luisa.gallo@unibague.edu.co, antes de la hora
establecida previamente con la docente.
2 sesin. valor (3.0)

- Realice la compilacin y simulacin de la arquitectura estructural del circuito.
- Programe el CPLD, empleando el SISTEMA DE DESARROLLO disponible en el laboratorio.
Compruebe el funcionamiento del circuito diseado sobre el CPLD.
Informe
Se entrega durante la segunda sesin
Recuerde seguir los pasos y las recomendaciones sugeridas al final de este texto.
Referencias Recomendadas
Brown Stephen y otros. Fundamentos de lgica Digital con diseo VHDL. Mc-Graw Hill.
2000. Segunda edicin. Apndices A y B.
Plett Johannes. Introduccin a VHDL. Pontificia universidad Catlica de chile.2005

http://www2.ing.puc.cl/~iee2782/VHDL_v1.2.pdf
Mealy Bryan. The Low-Carb VHDL Tutorial. 2004

http://www2.ing.puc.cl/~iee2782/loCarb_VHDL_small.pdf
Laboratorio N3
Diseo de circuitos digitales combinacionales en un cpld

a partir de VHDL I
Tiempo Estimado: 1 Sesin
Objetivos
Familiarizar al estudiante con el lenguaje de programacin VHDL
Emplear el software de programacin Quartus II en el lenguaje VHDL.
Protoboard
Resistencias, Dipswitch, etc.
LEDs
Tarjeta diseada en la primera gua.
PC con Quartus II
Sistema de desarrollo con CPLD
Tarea previa
Disee un circuito en VHDL, con arquitectura comportamental, que funcione de forma idntica al
comparador de magnitud 7485, segn la tabla que se muestra a continuacin. La funcin debe estar
totalmente simulada cuando comience el laboratorio.
Procedimiento
Disee el algoritmo en VHDL del 7485
Simule y chequee el correcto funcionamiento de la funcin de acuerdo con la tablade

funcionamiento del circuito integrado.
Programe el CPLD, empleando el SISTEMA DE DESARROLLO disponible en el

laboratorio.
Referencia Recomendada
http://www.alldatasheet.com/datasheet-pdf/pdf/64085/HITACHI/HD74LS85.html
Informe
Laboratorio N4
Diseo de circuitos digitales combinacionales en un CPLD a partir de VHDL II

Objetivos
Familiarizar al estudiante con el lenguaje de programacin VHDL
Emplear el software de programacin Quartus II en el lenguaje VHDL.
Utilizar dispositivos lgicos programables en la implementacin de circuitos digitales que

permitan la visualizacin de eventos
Protoboard
LEDs
PC com Quartus II
Problema
-Realice el diseo de un Conversor de un cdigo binario (8 bits) a 3 Dgitos BCD,

empleando VHDL y el software Quartus II de Altera y visualice el resultado en tres
displays de 7 segmentos.
Simule e implemente el circuito diseado, como se observa en la figura.
Nota: El algoritmo diseado se debe basar en el mtodo visto en clase (shit-add3). No se admiten
cdigos a partir de tabla de conversin directa.
Referencia recomendada
http://people.ee.duke.edu/~dwyer/courses/ece52/Binary_to_BCD_Converter.pdf
Procedimiento
Realice un diagrama de flujo que resuelva el problema
Codifique el diagrama en VHDL
Simule.
Programe el CPLD, empleando el SISTEMA DE DESARROLLO disponible enel

laboratorio.
En la primera sesin se debe presentar el cdigo completo y su simulacin. Emplear el

tiempo del laboratorio para trabajar en la programacin del CPLD.
En la segunda sesin se debe presentar el circuito completo funcionando.
Informe
Entregar informe durante la segunda sesin.
Seguir las normas al final de este documento.
Laboratorio N5
Diseo de una ALU de 4 BITS en VHDL

Tiempo Estimado: Una sesin
Objetivo
Familiarizar al estudiante con el Diseo de Mdulos Aritmticos en VHDL
Protoboard
LEDs
PC con Quartus II
Problema
Disear una ALU de 4 bits, que cumpla con los requerimientos de la tabla y tener en cuenta las
siguientes consideraciones:
Operandos de 4 bits.
Posibilidad de realizar hasta 14 operaciones distintas.
Entradas:
1. Dos operandos A[3:0] y B[3:0] un Carry de entrada Cin
2.
Cuatro lneas de seleccin de operacin, S[3:0].
Salidas:
1. Resultado de la operacin R[3:0] junto con una seal de acarreo, COUT,
necesaria en algunas operaciones.
2. Salidas de la comparacin entre A y B. (Mayor, Menor e Igual)
3. Salida del residuo de la divisin (M)
Se puede emplear cualquier arquitectura (no se permite esquemtico). La librera aritmtica solo se
puede emplear para la multiplicacin y la divisin.
S3
S2
S1
S0
FUNCION
A+B
SUMA
A-B
RESTA
A+1
INCREMENTO
A-1
DECREMENTO
AxB
MULTIPLICACION
A/B
DIVISION
comp
COMPARACION
NOP
A and B
AND
A Nand B
NAND
A or B
OR
A Nor B
NOR
A Xor B
EXOR
A Nexor B
NEXOR
Not A
NOT
Not B
NOT
NOP
Informe
Entregar un informe completo con el diagrama de bloques del diseo, el cdigo en VHDL
comentado (con sus respectivas anotaciones), una simulacin detallada del diseo en el que se
observe el funcionamiento como ALU.
No olvide revisar las normas para presentacin de informes, que se encuentran al final de este
documento.
Laboratorio N6
Aplicacin de los circuitos secuenciales I

detectores de secuencia alambrados y programados
Objetivo
Familiarizar al estudiante con el diseo de circuitos secunciales empleando lgica

alambrada y programada.
Fuente de 5 VDC (Cada grupo debe traer su fuente)
Protoboard, Resistencias, dipswitch, etc.
Tarjeta construda por elestudiante.
PC con QUARTUS II
Sistema de desarrollo con CPLD
Problema:
Disee un circuito secuencial con una entrada X y una salida Z, que permita detectar la secuencia
asignada por la docente, y una vez detectada, ponga la salida Z en alto. En la deteccin de la
secuencia se permite el solapamiento. El sistema debe tener un reset.
A. 110100110
B. 011011001
C. 101001001
D. 010111010
E. 010101101
F. 100111100
G. 110101110
H. 111010111
I. 000110100
J. 101010110
Sesin 1
1.Disear Mediante lgica combinacional y secuencial (empleando compuertas NAND)
2. Simular en Proteus.
3. Alambrar empleando los FlipFlops que considere adecuados segn su diseo.Se debe tener en
cuenta varias alternativas y justificar la mejor opcin.
Sesin 2
A partir del detector de secuencia desarrollado en la sesin 1, realizar la maquina de estados
equivalente a este detector en VHDL y realizar su programacin en el CPLD.
Informe (se entrega durante la segunda sesin)
Incluir el diseo completo del detector, las alternativas de solucin y la justificacin de la

solucin implementada.
Mquina de estados diseada.
Simulacin del diseo en Proteus.
Cdigo (con los comentarios necesarios) enVHDL.
Presentar Simulacin en VHDL con su anlisis respectivo.
Recordar las normas para presentacin de informes incluidas al final de este documento.
Laboratorio N7
Aplicacin de los circuitos secuenciales II

Deteccin de una clave de 4 digitos
Objetivo
Familiarizar al estudiante con el diseo de circuitos secunciales empleando lgica

Programada
Fuente de poder de 5 VDC (Cada grupo debe traer su fuente)
PC y sistema de desarrollo de CPLDs.
Procedimiento
Disee un circuito secuencial que detecte la clave asignada a cada grupo, por ejemplo 2149 (0010
0001 0100 1001), que se genera a partir de un teclado matricial; si la secuencia de estos dgitos es
correcta, indicar mediante una seal (OK); esta seal solo se desactiva si hay un Reset asncrono
(oculto). Si la secuencia es incorrecta, se debe generar una seal de ERROR (bloqueo). Luego de
dos intentos errneos, el sistema debe inhabilitar el reconocimiento de ms dgitos y solo puede
habilitarse de nuevo mediante una seal de Reset (Asncrono).
Con el cdigo no se requieren confirmaciones intermedias solo un ENTER al final (similar a la
tecla anotacin de los cajeros electrnicos).
A. 9322
B. 0549
C. 2716
D. 4587
E. 2367
F. 1234
G. 0908
H. 1134
El diseo se debe realizar, a partir de la descripcin del circuito en VHDL, con su respectiva
simulacin e implementacin en el CPLD del sistema de desarrollo.
Restricciones: El circuito debe tener antirebote (Debounce)interno.
Sesin 1
Entregar el diseo completo del detector de teclado. (Se digita una tecla y se visualiza en un display
el nmero seleccionado)
Sesin 2
Entregar el detector de clave completo funcionando en el CPLD.
Referencias Recomendadas:
http://www.youtube.com/watch?v=fppz_-phxDQ
http://galia.fc.uaslp.mx/~cantocar/microcontroladores/SLIDES_8051_PDF/20_MATRI.PDF
Informe (se entrega la segunda sesin)
Incluir el diseo completo del detector, las alternativas de solucin y la justificacin de la

solucin implementada.
Maquina de estados diseada.
Cdigo (con los comentarios necesarios) enVHDL.
Presentar Simulacin en VHDL con su anlisis respectivo.
Laboratorio N8
Aplicacin de los circuitos secuenciales III

Solucin de problemas a partir de mquinas de estado
Tiempo Estimado: 1 Semana
Objetivo
Solucionar problemas de la vida real mediante la aplicacin de maquinas de estado y

VHDL.
Problema
Disear un circuito secuencial sncrono que a partir de una seal de Reloj y en sincronismo con sus
flancos de subida, genere otra seal peridica S cuyo periodo y ancho de banda deban ser
seleccionables mediante dos lneas de control C1C0 de tal forma que:
Tomado de: Universidad de Valladolid. Departamento de Electricidad y Electrnica. Problemas de

Electrnica Digital. Tema 4 Flip-Flops. Circuitos Secuenciales Sncronos. Disponible en:
http://emp.usb.ve/mrivas/problemario4.pdf
Procedimiento
1. Disear el circuito como Mealy, realizar el anlisis completo de estados redundantes.
disear el circuito completo empleando FF s (Analizar el circuito ptimo) (Sesin 1)
2. Disear el circuito empleando VHDL (Sesin 2)
Informe
Laboratorio N9
Aplicacin de los circuitos secuenciales IV

Solucin de problemas a partir de mquinas de estado
Tiempo Estimado: 2 Semanas (el laboratorio equivale a 2 notas)
Objetivo
Solucionar problemas de la vida real mediante la aplicacin de mquinas de estado y

VHDL.
Protoboard, Resistencias,dipswitch, etc.
Problema
Se requiere un controlador digital para dirigir el trfico en una interseccin entre dos calles: una
principal con mucho trfico y otra secundaria con poco.
CDIGO DE LOS SEMFOROS
Las reglas de funcionamiento sern las siguientes:
El semforo principal (SP) estar en verde al menos 20 segundos o hasta que haya algn
vehculo en la calle secundaria (algn sensor Xs activo).
El semforo secundario (SS) estar en verde al menos 20 segundos o hasta que se detecte
algn vehculo en la calle principal (algn sensor Xp activo).
Habr una situacin intermedia de seguridad entre cada una de las anteriores donde el
semforo en cuestin estar en amarillo durante 5 segundos.
Disear el diagrama de estados correspondiente al circuito secuencial director del trfico
Notas:
Las seales de entrada al circuito secuencial Xp y Xs son de un bit, suponga que cada una es la
suma de los dos sensores (Xp Xs) que se observan en el diagrama.
La frecuencia del reloj ck2 no tiene importancia pero considere que es de 4 Hertz.
Procedimiento
- Sesin 1
Entregar el diagrama de estados del sistema de control de semforo diseado y la simulacin del
contador de tiempos y del circuito en VHDL
- Sesin 2
Entregar el sistema completo funcionando en su totalidad.
Informe
Se entrega durante la segunda sesin
Laboratorio N10
Aplicacin de los circuitos secuenciales V

Control de un motor paso a paso empleando VHDL
Objetivo
Aplicar los conceptos de la teora de diseo secuencial en la solucin de problemas.
Problema:
-
Realizar el control de un motor paso a paso empleando un CPLD, en el que se puedan

controlar el sentido del giro y el ngulo de rotacin (90, 180, 270 360 grados).
El grupo que realice una aplicacin adicional para este motor, tendr una nota adicional en
el laboratorio.
Tarea previa: Caracterice completamente un motor paso a paso unipolar (5 o 6 lneas de salida),
determinando las secuencias para mover a la derecha o a la izquierda y cuantos grados se mueve
con cada paso, para garantizar los pasos necesarios para dar un cuarto de vuelta, media vuelta, o la
vuelta completa.
Referencias sugeridas
http://www.docentes.unal.edu.co/hfvelascop/docs/CLASES/DIGITALES2/LABORATORIO/Motor
%20Paso%20a%20Paso.pdf
Recomendaciones
-
Un motor de paso con 5 cables es casi seguro de 4 fases y unipolar.
Un motor de paso con 6 cables tambin puede ser de 4 fases y unipolar,con 2 cables
comunes para alimentacin, pueden ser del mismo color.
Un motor de pasos con solo 4 cables es comnmente bipolar.
Recuerde que para mover el motor, no es suficiente con la corriente que sale del CPLD, por
esto es necesario emplear drivers a la salida, para proteger la tarjeta.
Informe
Laboratorio N11
Diseo de un contador up/down programable

con entrada por teclado matricial
Objetivo
Aplicar los conceptos de la teora de diseo secuencial en la solucin de problemas que

involucran contadores.
Protoboard, Resistencias,dipswitch, etc.
Problema
Disear un sistema secuencial que permita digitar a partir de un teclado matricial el mdulo de
conteo (3 dgitos) y visualizar este dato en 3 displays 7 segmentos. Una vez programado el mdulo
de conteo, el sistema debe esperar la orden de conteo UP/DOWN y el START, momento en el cual
debe comenzar la cuenta. Adicionalmente, se debe generar una alarma cada vez que se termina el
conteo (borrow y carry). Debe adems contar con un RESET manual.
Informe
Laboratorio N12
Diseo de una calculadora bsica con codificacin de las entradas

por teclado matricial
Objetivo
Aplicar los conceptos de la teora de diseo secuencial en la solucin de problemas.
Problema
Disear un sistema secuencial que permita la deteccin a partir de un teclado MATRICIAL de 2
nmeros BCD (3 dgitos BCD), y realizar la operacin aritmtica que se indique a travs del mismo
teclado.
En el paso inicial, se ingresa el primer operando (desde el teclado), se almacena en una
variable
y se visualiza en un display y mediante una lnea se muestra que el numero fue
efectivamente almacenado.
En el segundo paso se ingresa el segundo operando, se almacena en una variable y se
visualiza en el display y mediante una lnea se muestra que el numero fue efectivamente
almacenado.
Finalmente se indica la operacin deseada as: si se oprime la tecla *, se realizar la suma

aritmtica entre estos dos operandos; si se oprime la tecla #, se realizar la resta entre estos dos
nmeros. Para cualquier caso, la respuesta siempre se visualizar en displays.
Realizar el diseo a partir de la deteccin de teclado desarrollada en el laboratorio anterior.
Informe
Laboratorio N13
Diseo de un publik
Tiempo Estimado: 2Sesiones
Objetivos
Familiarizar al estudiante con la solucin de problemas a partir de las tcnicas de diseo

adquiridas durante las asignaturas del rea
Realizar una aplicacin de registros de corrimiento.
Problema
Disear un circuito digital que permita visualizar en una matriz de leds (8x8 o 5x8) un mensaje
(ELECTRONICA) empleando CPLDs o los mdulos combinacionales, sencuenciales y Memorias
que sean necesarios(EN NINGUN CASO CON PIC O MICROCONTROLADOR)
El aviso debe desplegarse de derecha a izquierda a travs de la matriz (En

este caso la nota ser sobre 5). Si se emplean 4 matrices de leds pero el
aviso es fijo, la nota ser sobre 4.
Con desplazamiento
Sin desplazamiento
El laboratorio puede disearse sobre el CPLD o con componentes digitales.
NOTA: Es aconsejable realizar inicialmente una simulacin sobre Proteus para caracterizar la
matriz y probar el circuito general.
Sesin 1: Caracterizar la matriz y realizar un diagrama de bloques del diseoy simulacin

Sesin 2: Prueba del diseoy entrega del circuito publik funcionando.
Informe
Laboratorio N14
Aplicacin de contadores y registros

Diseo de un frecuencmetro autorango
Objetivo
Aplicar la teora de los contadores y registros en la solucin de un problema.
Materiales
Protoboard
LEDs y Displays
Compuertas lgicas
CPLD
Problema
Disee un circuito que permita a partir de la seal de un generador de funciones calcular el valor de
su frecuencia.
Caractersticas del diseo:
Autorango ( 3 escalas: Hz, KHz y MHz), con indicador de la escala en la que se encuentra:
o
Rango de Hz (desde 1Hz hasta 999Hz)
Rango de KHz abarca desde 1.00 KHz hasta 999KHz.
Rango de MHz est comprendido entre 1.00 MHz y 10.0MHz.
Mdulos MSI secuenciales o PLDs
Visualizacin del dato en displays, con indicador de la escala.
Reset general del circuito.
Procedimiento
- Sesin 1
Entrega del diseo planteado y su correspondiente simulacin.
- Sesin 2
Puesta a punto del circuito.
- Sesin 3
Entrega del circuito funcionando en su totalidad.
Informe
Laboratorio N15
Diseo de un procesador simple empleando microinstrucciones

Tiempo Estimado: 2 Semanas
Objetivo
Disear la unidad de control a partir de microinstrucciones para una arquitectura

predeterminada.
Problema
Implementar la arquitectura
Disear la unidad controladora para la funcin asignada
Implementar la unidad controladora en VHDL
Programacin en CPLD con la unidad de control
Asignacin de problemas
GRUPO
Ecuacin
2*A-B
-5*B+2*A
7*A-8*B
6*A+3*B
-5*A+B
-2*A-5*B
3*A-2*B
Informe
Laboratorio N16
Diseo de una memoria FIFO

Tiempo Estimado: 1Sesin
Objetivo
Aplicar la teora de registros y contadores en el diseo de una memoria FIFO
Realizar diseo jerrquico.
Materiales
Protoboard
LEDs y Displays
Compuertas lgicas
CPLD
Problema
Obtener una memoria FIFO de 8 posiciones con palabras de 4 bits, y lneas de entrada R/W(leer o
escribir en memoria), Reset (Borra la memoria), enable (habilita la funcin de la memoria), Vacio
(permite saber si la memoria tiene datos almacenados), llena(Todos las posiciones de memoria estn
ocupadas)
Bibliografa Recomendada
Larrea Torres y Otros. Ejercicios prcticos con Lgica programable. Universidad Politcnica de
Valencia.2012
Procedimiento
Consultar la teora respecto a las memorias FIFO.
Realizar el diseo de la memoria, teniendo en cuenta las condiciones del problema

planteado y basndose en contadores y registros, empleando diseo jerrquico.
Puesta a punto y Simulacin.
Informe
Laboratorio N17
Diseo de un filtro digital

Objetivo
Aplicar la teora de los contadores y registros en el diseo de un filtro digital.
Materiales
Protoboard
LEDs y Displays
Compuertas lgicas
CPLD
Problema
Teniendo en cuenta que los filtros digitales pueden realizarse empleando los elementos
correspondientes a las operacionesde multiplicacin, adicin y almacenaje de datosen el FPGA o
CPLD, utilizando alguna de las estructuras para la realizacin de sistemas LTI.Disear un filtro FIR
pasabajosde orden 5 (a cada grupo se le asignar una frecuencia de corte diferente).
Emplear conversores ADC y DAC para poder probar el filtro.
Referencias sugeridas
http://es.scribd.com/doc/2154176/U-de-G-Curso-de-VHDL
http://cseweb.ucsd.edu/~kastner/papers/iccd06-fir_add_shift.pdf
http://www.google.com.co/url?sa=t&rct=j&q=&esrc=s&source=web&cd=2&ved=0CFEQF
jAB&url=http%3A%2F%2Fwww.utn.edu.ar%2Fdownload.aspx%3FidFile%3D4655&ei=
WVn_T-CCNorM9QSC2KDYBA&usg=AFQjCNFt2bxsSMiYRI13CopgM2rStYzBOA
Procedimiento
- Sesin 1
Entrega del diseo planteado y su correspondiente simulacin.
- Sesin 2
Puesta a punto del circuito.
- Sesin 3
Entrega del circuito funcionando en su totalidad.
Informe
Formato de presentacin de informe de laboratorio

ELECTRONICA DIGITAL II
Encabezado:
Nmero del laboratorio, ttulo del laboratorio
Fecha de entrega
1. Objetivos
2. Materiales empleados
3. Alternativas de solucin
4. Justificacin de la solucin escogida y circuito final implementado (o algoritmo diseado con las
correspondientes anotaciones y explicacion) El algoritmo debe contener en el encabezado el nombre
de los integrantes del grupo, el nmero y nombre de la prctica.
5. solucin a las preguntas (si las hay)
6. Simulaciones y anlisis de las simulaciones
7. Conclusiones (conclusiones personales acerca de la experiencia al haber realizado su laboratorio)
8. Bibliografia
NOTAS.
Recuerde que la presentacin del informe se hace en el momento de entregar el circuito en

funcionamiento.
El circuito debe estar completamente alambrado al llegar a la sesin de laboratorio y solo se

emplea este tiempo para realizar cambios de ltimo momento.
Recomendaciones generales sobre el informe escrito:
Redactar un informe, donde se incluyan todos los tems de la tarea previa, incluyendo los
archivos en copia digital e impresa.
Incluir en el informe: planteamiento del problema, posibles soluciones.
Justificar la solucin escogida, procedimiento de diseo y diagramas esquemticos, de

bloque o de flujo segn se requiera en cada diseo.
Anexar todas las grficas de simulacin requeridas analizadas; los grficos, para que
adquieran sentido, deben tener sus comentarios personales referentes a aquello que puede
observarse en este.
Incluir sus conclusiones acerca de la prctica.
Se debe entregar impreso y con un CD con las simulaciones.
NOTA IMPORTANTE:
Los circuitos deben estar completamente alambrados para la hora del laboratorio; la presentacin
del cableado debe estar organizada.
El no cumplimiento de alguna de estas normas tendr un descuento de 0,5 en la nota final de la
prctica.

Guia de VHDL

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Guia de VHDL

Cargado por

Copyright:

Formatos disponibles

Universidad de Ibagu

M.Sc. Ing. Luisa Fernanda Gallo Snchez

Esta obra no puede reproducirse sin la autorizacin expresa y por escrito

En la vida hay 10 clases de personas,

Conocimiento y aplicacin de los flipflops

Utilizar circuitos lgicos para construir fip-flops S-R, D, J-K y T.

Explicar las diferencias entre los flip-flops mencionados.

Reconocer las diferencias entre un flipflop y un Latch.

Materiales proporcionados por el estudiante

Fuente de poder de 5 VDC (Cada grupo debe traer su fuente).

Resistencias, dipswitch (interruptor tipo DIP), etc.

se aconseja emplear este tipo de DIP SWITCH.

Compuertas lgicas y los circuitos integrados que se indican en la gua.

Materiales proporcionados por la universidad

Obtenga los materiales de circuitos a montar en la prctica segn se indica en el

Elabore un procedimiento prctico que le permita analizar y comprobar la tabla de

Realice la simulacin de los circuitos solicitados en el procedimiento, empleando el

Flip-flop SR (con compuertas NOR)

Informe (Se entrega durante la segunda sesin)

Redactar un informe donde se incluyan todos los tems de la tarea previa.

Anexe todas las grficas de simulacin solicitadas con su respectivo anlisis.

Familiarizar alestudianteconellenguaje de programacin VHDL

Emplearel software de programacinQuartus II enellenguaje VHDL.

Utilizar dispositivos lgicos programablesenlaimplementacin de circuitos digitales que

Materiales proporcionados por el estudiante

Resistencias, dipswitch, etc.

Circuitos integrados necesarios.

Tarjeta construda por El estudiante.

Materiales proporcionados por la universidad

Sistema de desarrollocon CPLD

1 sesin. valor (2.0)

Realice la compilacin y simulacin de la arquitectura dataflow o comportamental del circuito

2 sesin. valor (3.0)

Plett Johannes. Introduccin a VHDL. Pontificia universidad Catlica de chile.2005

Mealy Bryan. The Low-Carb VHDL Tutorial. 2004

Diseo de circuitos digitales combinacionales en un cpld

Familiarizar al estudiante con el lenguaje de programacin VHDL

Emplear el software de programacin Quartus II en el lenguaje VHDL.

Materiales proporcionados por el estudiante

Resistencias, Dipswitch, etc.

Circuitos integrados necesarios.

Tarjeta diseada en la primera gua.

Materiales proporcionados por la universidad

Sistema de desarrollo con CPLD

Disee el algoritmo en VHDL del 7485

Simule y chequee el correcto funcionamiento de la funcin de acuerdo con la tablade

Programe el CPLD, empleando el SISTEMA DE DESARROLLO disponible en el

Compruebe el funcionamiento del circuito diseado sobre el CPLD.

Diseo de circuitos digitales combinacionales en un CPLD a partir de VHDL II

Familiarizar al estudiante con el lenguaje de programacin VHDL

Emplear el software de programacin Quartus II en el lenguaje VHDL.

Utilizar dispositivos lgicos programables en la implementacin de circuitos digitales que

Materiales proporcionados por el estudiante

Resistencias, dipswitch, etc.

Circuitos integrados necesarios.

Tarjeta diseada en la primera gua.

Materiales proporcionados por la universidad

Sistema de desarrollocon CPLD

-Realice el diseo de un Conversor de un cdigo binario (8 bits) a 3 Dgitos BCD,

Simule e implemente el circuito diseado, como se observa en la figura.

Realice un diagrama de flujo que resuelva el problema

Codifique el diagrama en VHDL

Programe el CPLD, empleando el SISTEMA DE DESARROLLO disponible enel