TALLER ARQUITECTURA DE COMPUTADORES UNICESAR 2014

1
Pablo Andrs guerra Gonzlez

1. Describa el sistema con transferencia de registro. Reemplacen con Mux, los buses formados por los Bufer.
.
Registro B
Registro H Registro G
Registro D Registro A Registro C
H
A
B
.
H
A
B
.
H
A
B
.
H
A
B
.
Bus de
transferencia
Decodificador
cargar cargar
c0 c1
c2 c3
2 3 1 0

2. Trace el diagrama de bloque que implemente las siguientes transferencias de registros:
Cx: r1 r5
Cy: r4 r1, r2 r5, r5 r1
Cz: r3 r4, r1 r4
Cw: r3 r5, r5 r3
3. Plantear el diseo de una pila de registros de cuatro palabras, usando registros de n bits que tiene la siguiente
estructura:
Registro de 32 bits
Lectura
32
32
Escritura
Reloj
Entrada de datos
Salida de datos

Se apilan cuatro registros de modo que la salida del registro superior es la entrada al segundo registro, el que a su
vez entrega su salida en la entrada al tercer registro, el cual, a su vez, genera con su salida la entrada al cuarto
registro. La entrada a la pila se asigna al registro superior, en tanto que la salida de la pila se toma desde la salida del
registro superior (no del inferior). Existen dos lneas de control adicionales, Push y Pop, que provocan el ingreso de
los datos a la pila y la extraccin de los datos desde la pila, respectivamente, cuando la lnea correspondiente vale 1.
Si ninguna de las lneas es 1, o si ambas son 1 en forma simultnea, no se altera el contenido de la pila. Describir el
sistema con transferencia de registro.
4. Las salidas de cuatro registros, R0, R1, R2 y R3, estn conectadas mediante a. Multiplexores de 4 a 1
lneas a las entradas de un quinto registro, R5. Cada registro es de ocho bits. Dibuje el diagrama de
bloques de las siguientes transferencias de registros. Incluya las conexiones necesarias de las
cuatros variables de control a las entradas de seleccin de los multiplexores y a la entrada de carga
de R5:
C0: R5 R0
C1: R5 R1
C2: R5 R2
C3: R5 R3
B. Resuelva con Bufer triestado