BBuses PDF

1
Arquitectura de Ordenadores
UPCO ICAI Departamento de Electrnica y Automtica 1 Jos A. Rodrguez Mondjar
Cesreo Fernndez Martnez
Buses
BUSES
Buses
Qu es un bus?
Una comunicacin compartida
Un conjunto de cables para comunicar mltiples
subsistemas
El bus es un herramienta fundamental para construir
grandes y complejos sistemas
Control
Datapath
Memoria
Procesador
Entrada
Salida
2
Buses
Ejemplo: organizacin de un PC
Bus del procesador
Bus PCI
Otros buses de entrada/salida
IDE
USB
ISA
Buses
Pros y Contras de los buses
Ventajas:
Flexibilidad del sistema
Facilidad para aadir nuevos componentes
Mover perifricos entre ordenadores que comparten el mismo bus
Economa
Las mismas conexiones compartidas por mltiples componentes
Manejar la complejidad partiendo el diseo: divide y vencers
Desventajas
Crea un cuello de botella
Todo pasa a travs del bus
El ancho de banda del bus limita la velocidad en las transacciones
entre los componentes del sistema
Velocidad mxima limitada
Longitud del bus
Nmero de dispositivos conectables
Flexibilidad para soportar diferentes tipos de dispositivos
Ms flexible: ms lento
3
Buses
Organizacin fsica de un bus
Lneas de control
Organizar las transferencias de datos entre los dispositivos
conectados al bus
Indicar qu tipo de informacin circula por el bus de datos
Lneas de datos
Llevar la informacin desde la fuente al destino.
Datos y direcciones (bus de datos y bus de direcciones).
Comandos complejos
Lneas de datos
Lneas de Control
Buses
Organizacin de la comunicacin del bus
Maestro/esclavo
Una transaccin a travs del bus incluye dos partes:
Peticin de operacin a travs de un comando
El comando lleva asociada una direccin para indicar a qu dispositivo
va dirigido
Transferencia del dato
El maestro es quin inicia la transaccin en el bus
mandando el comando ( y la direccin si es necesario).
El esclavo es el que responde al maestro enviando el dato
al maestro o recibindolo del maestro
En los casos sencillos de entrada/salida el procesador es el
maestro (El comando es simplemente la direccin, R/W y CS).
Maestro
del bus
Esclavo
del bus
Maestro enva comando
Dato va en uno de los sentidos
4
Buses
Tipos de buses en el ordenador
Buses de conexin CPU-Memoria
Cortos y de alta velocidad
A la medida del procesador y la
memoria
Maximizar el ancho de banda
Optimizados para transferencias de
bloques de cach
Buses de entrada/salida
Ms largos y lentos
Estndar
Pensados para conectar un amplio
rango de perifricos
Cuando esos perifricos se agrupan
en grupos con necesidades
semejantes aparecen diferentes
tipos de bus
Ejemplo: del bus PC original a ISA,
PCI, AGP, USB
Adaptadores entre buses
Buses
Ordenador con un solo bus
El bus (backplane) es usado para comunicar
Procesador con la memoria
Procesador con dispositivos de entrada/salida
Ventajas: simple y barato
Desventajas: lento, es el mayor cuello de botella del
sistema
Ejemplo: IBM PC XT /AT
Procesador Memoria
Dispositivos de Entrada/Salida
Backplane
5
Buses
PC-XT original
Conector Bus PC XT
Buses
Organizacin Placa Madre 8088 y Bus PC-XT (ISA)
Bus PC-XT
Bus CPU
6
Buses
Ordenador con dos tipos buses
Buses de I/O que conectan con el bus principal del sistema
(CPU memoria) a travs de adaptadores
Un bus de alta velocidad para conectar CPU, memoria y
adaptadores a otros buses
Buses de I/O a la medida de los perifricos
Ejemplo: Apple Macintosh-II
NuBus: procesador, memoria y dispositivos ultrarrpidos.
SCSI: resto de dispositivos
Procesador Memoria
I/O
Bus
Bus procesador-memoria
Bus
Adaptor
Bus
Adaptor
Bus
Adaptor
I/O
Bus
I/O
Bus
Buses
Ordenador con tres tipos de buses
Liberar el bus de la CPU memoria de la Entrada/Salida
Bus entre CPU, memoria y un slo adaptador
Bus de entrada/salida de alta velocidad para conectar diferentes
tipos de perifricos o adaptadores con buses de ms baja
velocidad. Actualmente es el bus PCI
Diferentes bus de entrada/salida segn necesidades
Procesador Memoria
Bus procesador memoria
Bus
Adaptor
Bus
Adaptor
Bus
Adaptor
I/O Bus
Backplane
I/O Bus
7
Buses
Organizacin de buses en un PC actual
Buses
Chipset y buses
8
Buses
Organizacin fsica
Buses
Otra organizacin: Compact PCI
Backplane con
conectores para
tarjetas
CompactPCI
CPU CompactPCI
9
Buses
Cmo se define un bus?
Nivel mecnico
Conexin fsica, cables, conectores, tamao de las placas, etc.
Nivel elctrico
Circuito elctrico equivalente de los dispositivos que se conectan al
bus: tensiones, corrientes, impedancias.
Nivel lgico
Equivalencia entre los valores elctricos y los valores lgicos
Nivel de temporizacin bsica
Establece los cronogramas para la realizacin de un ciclo de bus
Nivel de transferencia elemental
Transferencia de un dato elemental por el bus
Nivel de transferencia de bloque
Bloque de informacin
Buses estndar (IEEE) y estndar de facto (fabricantes)
Buses
Nivel mecnico: Ejemplo de conectores
10
Buses
Temporizacin: Sncrono/Asncrono
Buses sncronos
Una lnea del control es el reloj
Todo ocurre a ritmo del reloj: la temporizacin es fija
Ventajas
Muy rpido y necesita poco hardware
Desventajas
Todo dispositivo debe funcionar a la velocidad del reloj
Corto para que no haya clock skew
Buses asncronos
No hay reloj (No hay problema de clock skew)
Se puede acomodar a dispositivos de diferentes velocidades
Necesita de un protocolo de handshake
Maestro avisa a esclavo para realizar una operacin
Esclavo avisa a maestro que ha realizado la operacin
Ms lentos y complejos
Buses
Ejemplo de operacin sncrona/asncrona
Sncrona
Asncrona
11
Buses
Ms sobre temporizacin: Ciclo de bus
Bus de ciclo completo
El bus est ocupado mientras dura una transferencia elemental
entre dos dispositivos
El bus puede estar ocupado mucho tiempo esperando a que un
perifrico responda
Bus de ciclo partido
El tiempo del bus se divide en slots de tiempo para poder compartir
varias operaciones de bus entre diferentes perifricos
Ejemplo:
En un slot el maestro mada un comando para un perifrico
En el siguiente, en vez de esperar la respuesta del perifrico,
manda un comando para otro
A continuacin espera, o ya recoge el resultado del primer
comando
Es llevar el pipeline al bus
Muy complejo de gestionar
Buses
Ejemplo de ciclo de bus completo/ ciclo partido
Ciclo de bus completo
Ciclo de bus partido (pipelined bus)
12
Buses
Tamao del bus: multiplexado/demultiplexado
Separado o demultiplexado
Direcciones y datos son
enviados en el mismo ciclo de
bus
Problema del nmero de lneas
Multiplexado
Primero se envan las
direcciones y despus los datos
Direcciones y datos comparten
el mismo bus
Menor coste
Ms complejo
Buses
Cronograma de un bus multiplexado
13
Buses
Tamao del bus: grado de paralelismo
Paralelo
La informacin circula en grupos de bits
Esquema visto hasta ahora
Ms cerca de la CPU: mayor nmero de lneas en paralelo
El ancho de banda depende de la velocidad y del nmero de lneas en
paralelo
Serie
La informacin circula bit a bit entre dispositivos
Buses
Transferencial elemental: Control del bus
Caso de un solo maestro:
Caso simple visto
Varios posibles maestros
Varias CPUs que comparten un
mismo sistema de memoria
Arbitraje para que en cada
momento haya un solo
maestro.
Centralizado
Un arbitro nico
Distribuido
Cada dispositivo tiene un
rbitro que puede tomar
el control del bus
Ejemplo: Ethernet
14
Buses
Tipos de arbitraje centralizado
Daisy-chain
Paralelo
Buses
Opciones en los buses
Asncrono Sncrono Reloj
Serie Pipeline Protocolo
Dato a dato Rfaga Transferencia de
datos
Uno Mltiples Maestros del bus
Ancho mnimo
(menos lneas: ms
barato) 1 bit, 8 bits
Ancho mximo (32
bits, 64 bits)
Ancho del dato
Lneas de datos y
direcciones
multiplexadas
Lneas de datos y
direcciones
separadas
Ancho del bus
Bajo coste Buses de altas
prestaciones
Opcin
15
Buses
Comparacin a nivel de ancho de banda de buses
Buses
Ms datos de comparacin entre buses
16
Buses
Cuestiones sobre buses
Bus PLUG&PLAY (PnP)
Deteccin automtica de dispositivos e incorporacin funcional al
nivel de sistema operativo.
Problemas de los sistemas no PnP
Configuracin manual (jumpers)
Configuracin mediante programa propio del fabricante
Recursos nicos y predeterminados para cada perifrico (ej:
interrupciones, canal DMA)
Colisiones entre dispositivos.
Componentes de un sistema Pnp
Tarjetas PnP
Bus PnP
BIOS PnP
Drivers PnP
SO PnP
Diseo de un sistema sencillo PnP

BBuses PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

BBuses PDF

Cargado por

Copyright:

Formatos disponibles

1

También podría gustarte