Circuitos Con Amplificadores Operacionales

TEMA 5.
CIRCUTOS CON AMPLIFICADORES OPERACIONALES 1

C CI IR RC CU UI IT TO OS S C CO ON N A AM MP PL LI IF FI IC CA AD DO OR RE ES S
O OP PE ER RA AC CI IO ON NA AL LE ES S

5.1. AMPLIFICADOR INVERSOR

La seal de entrada V
i
se introduce por el terminal inversor del A.O.

R
1
I
1
I
I
2
I
R
2
+V
-V
V
0
0V
V
i
-
+
-
+

Figura 1

Si se tiene en cuenta que la Z
i
(impedancia de entrada) es muy elevada:

+
I =
-
I = 0

Despreciando la corriente que entra por el terminal inversor (
-
I), se tiene:

2 1
I I =

1
1
R
V
I
i
=

Siendo la tensin de salida V
o
:

2 2
R I V
o
=

2
1
R
R
V
V
i
o
=

Existiendo un desfase en la tensin de salida de 180

Adoracin Hermoso Fernndez
TEMA 5. CIRCUTOS CON AMPLIFICADORES OPERACIONALES 2
Segn la ecuacin anterior, la tensin de salida es igual a la de entrada,
amplificada segn el valor de la ganancia en tensin (v).

1
2
2
1
R
R
V
R
R
V
V
V
v
i
i
i
o
=
= =

Para que los dos terminales (inversor y no inversor), vean la misma resistencia
de entrada.

2 1 3
// R R R =

R
1
R
2
+V
-V
V
0
V
i
-
+
R
3

Figura 2

5.2. AMPLIFICADOR NO INVERSOR

o La seal de entrada V
i
se aplica al terminal no inversor del A.O.
o La seal de salida V
o
, est en fase con la de entrada.
R
1
I
1
2
I
R
2
+V
-V
V
0
V
i
-
+
I
0
R
3

Figura 3

Si observamos el circuito determinamos:

2 1
I I =

1
1
R
V
I
i
=

) (
2 1 1
R R I V
o
+ =

Sustituyendo el valor de I
1
:

( )
i o
V
R
R R
V
1
2 1
+
=

La ganancia en tensin (
v
) viene determinada:

1
2 1
R
R R
V
V
i
o
v
+
= =

De lo que se deduce que no se puede conseguir
v
= 1

2 1 3
// R R R =
Conclusiones:

o En la configuracin inversora se obtiene un desfase de 180 de la salida
respecto a la entrada; pudindose conseguir una
v
= 1.
o En la configuracin no inversora, la salida est en fase con la entrada y
v
1.

5.3. APLICACIONES CON AMPLIFICADORES OPERACIONALES

5.3.1. INTRODUCCIN

Las primeras aplicaciones de los A.O., fueron en la realizacin de operaciones
matemticas: suma, resta, derivacin, integracin, etc.

5.3.2. SUMADOR INVERSOR Y NO INVERSOR

5.3.2.1 SUMADOR INVERSOR

o Se le llama tambin amplificador inversor multicanal.
o El siguiente circuito constituye un A.O. sumador inversor de 3 canales.

R
1
I
1
I 0
R
4
+V
-V
V
0
V
1
-
-
+
V
2
I
R
2
V
3
3
I
R
3
2
I
0
i
I

Figura 4

Teniendo en cuenta, las consideraciones vistas hasta ahora y que son 3
inversores:

o i
I I =

3
4
3
2
4
2
1
4
1
; ;
R
R
R
R
R
R
v v v
= = =
3 2 1 v v v v
+ + =

( )
3 2 1
I I I I
o
+ + =

Sustituyendo los valores de las intensidades:

+ + =
3
3
2
2
1
1
R
V
R
V
R
V
I
o

Podemos obtener la tensin de salida:

+ + =
3
3
2
2
1
1
4
R
V
R
V
R
V
R V
o

Si: R
1
= R
2
= R
3
= R
4

3 2 1
V V V V
o
+ + =

( )
3 3 2 2 1 1
V V V V
v v v o
+ + =

Haciendo:

R
1
= R
2
= R
3
= R

R
4
= R / n (n: n de entradas del sumador)

Obtenindose un circuito que realiza la media aritmtica de las seales de entrada.

Conectando un amplificador inversor de ganancia unitaria a la salida del
sumador inversor, se obtiene un amplificador sumador no inversor.

R
1
R
4
+V
-V
V
0
V
1
-
+
V
2
R
2
V
3
R
3
R
+V
0
V'
-V
R
+
-

Figura 5

+ + =
3
3
2
2
1
1
4
R
V
R
V
R
V
R V
o

+ + =
3
3
2
2
1
1
4
R
V
R
V
R
V
R V
o

5.3.2.2 SUMADOR NO INVERSOR

La salida se encuentra en fase con la entrada, pero no se puede obtener ganancia
unitaria.

R
1
I
1
R
6
+V
-V
V
0
V
1 -
+ V
2
I
R
2
V
3
3
I
R
3
2
I
0
0 I
R
5 5
I
0 I
+
-
4
R
4
I
V
i

Figura 6

Si se aplican las consideraciones de un amplificador no inversor:

o
I I =
5

5
5 6
R
R R
V
V
i
o
v
+
= =

La tensin en el terminal no inversor (V
i
) viene determinada por:

4 4
I R V
i
=

( )
3 2 1 4
I I I R V
i
+ + =

+ + =
3
3
2
2
1
1
4
R
V
R
V
R
V
R V
i

i v o
V V =

+ + =
5
5 6
3
3
2
2
1
1
4
R
R R
R
V
R
V
R
V
R V
o

5.3.3. AMPLIFICADOR DIFERENCIAL (RESTADOR)

o Realiza la resta o diferencia entre las dos seales de entrada.
o El A.O. funciona como inversor y no inversor.
o Aprovechando el desfase del inversor se puede realizar la resta o diferencia entre
las dos seales de entrada.

I
0
R
3
V
i2
-
I 0
R
1
I
1
R
2
V
0
V
i1
-
+

Figura 7

2 1 o o o
V V V + =

V
o1
: salida proporcionada por el terminal no inversor.

V
o2
: salida proporcionada por el terminal inversor.

1
1
1 2
1 1 1

i i v o
V
R
R R
V V
+
= =

2
1
2
2 2 2

i i v o
V
R
R
V V = =

( ) ( )
2 2 1 1

i v i v o
V V V =

+
=
2
1
2
1
1
1 2
i i o
V
R
R
V
R
R R
V

o El inconveniente del circuito anterior, es que no se obtiene exclusivamente la
diferencia de las dos seales de entrada. Intervienen
v1
y
v2
.
o Para que la salida sea solo la diferencia de las dos seales de entrada se tiene que
cumplir que:

v1
=
v2
= 1

R
R
+V
-V
V
i2
-
+
R
-V
+
-
V
0
R
+V
i1
V
R
V'
0
A
B

Figura 8

Amplificador A inversor.

Amplificador B sumador inversor.

2 i o
V V =

1 2 i i o
V V V =
5.3.4. DERIVADOR E INTEGRADOR

5.3.4.1. DERIVADOR

o En la salida (V
o
) se obtiene la derivada de la seal de entrada (V
i
), respecto al
tiempo, multiplicada por una constante.
o El circuito se basa en un inversor, en el que R
1
se ha sustituido por un
condensador.

C
I
i
0
I
R
+V
-V
V
0
V
i
-
+

Figura 9

Como I
C
= I
i

dt
dV
C I
C
C
=

o C
I I =

i C
V V =

La tensin de salida (V
o
) ser:

R I V
C o
=

dt
dV
RC
dt
dV
RC V
i C
o
= =

5.3.4.2. INTEGRADOR

La salida es el producto de una constante por la integral de la seal de entrada.

C
I
i
c
I
R
+V
-V
V
0
V
i
-
+

Figura 10

Para obtener la salida, hay que tener en cuenta la carga (Q) almacenada, entre las
placas del condensador.

= dt I Q
C

Al ser I
i
= - I
C

= dt I Q
i

Definiendo la carga (Q) en funcin del voltaje (V
C
) y la capacidad (C) del
condensador:

C V Q
C
=

= = dt I
C C
Q
V
i C
1

i i i
R V I / =

= = dt V
CR
V V
i o C
1

5.3.5. AMPLIFICADOR LOGARTMICO

o Su salida es no lineal, es proporcional al logaritmo neperiano de la seal de
entrada.
o Se basa en la relacin exponencial existente entre la corriente y la tensin en una
unin PN.

-
+
I
R
-V
+
-
V
0
T
I
+V
V
i
R
I
I
D
+V
-V
V
0
V
i

Figura 11

Relacin exponencial:

( ) 1
/
=
T
V V
o
e I I

I
o
: corriente inversa de saturacin.
V
T
: KT/q [ K: ctte de Boltzman (1,3810
-23
J/K), T : temperatura absoluta en grados Kelvin,
q : carga del electrn (1,60210
-19
C) ].
V: cada de tensin entre nodo y ctodo.

( ) 1
/
=
T o
V V
o
e I I

1
/
T o
V V
e

Tomando logaritmo neperiano:

T
o
o
V
V
I
I
Ln =

Si: I = V
i
/ R.

R I
V
Ln V V
o
i
T o
=

En cuanto al circuito utilizando un transistor:

( ) 1
/
=
T BE
V V
o
e I I

La ventaja de utilizar un transistor, es su propiedad amplificadora.

Para conseguir el amplificador antilogartmico (figura 12), se intercambia el
diodo por la resistencia y viceversa.

R
D
+V
-V
V
0
V
i
-
+

Figura 12

T
i
V
V
T
i
o
e R I
V
V
R I V exp
0 0
=
=

5.3.6. MULTIPLICADOR Y DIVISOR

Hay que basarse en las propiedades que cumplen los logaritmos.

5.3.6.1. MULTIPLICADOR

( ) AB Ln LnB LnA = +

( ) [ ] AB AB Ln anti = log

R
V
0
-
+
A
D
-
+
R
R
B
R
+
-
D
R
D
+
-
R
0
V'

Figura 13

5.3.6.2. DIVISOR

B
A
Ln LnB LnA =

B
A
B
A
Ln anti =
log

R
V
0
-
+
A
D
-
+
R
R
B
R
+
-
D
R
D
+
-
R
0
V'

Figura 14

5.3.7. POTENCIACIN Y RADICACIN

5.3.7.1. POTENCIACIN

( ) LnA n A Ln
n
=

( ) [ ]
n n
A A Ln anti = log

A
D
-
+
R
R
D
+
-
R
0
V'
0
V''
nR
V
0
-
+

Figura 15

5.3.7.2. RADICACIN

( )
n
LnA
A Ln
n
=

( ) [ ]
n n
A A Ln anti = log

A
D
-
+
R
nR
D
+
-
R
0
V'
0
V''
R
V
0
-
+

Figura 16
5.4. COMPARADOR DE TENSIN

o Se basa en un A.O. sin lazo de realimentacin, al que se le aplica una seal en
cada entrada.
o Utiliza alimentacin simtrica (
+
V,
-
V). Saturndose el amplificador, a los
valores que se apliquen a estos terminales.

R
1
+V
-V
V
0
V
2
-
+
R
3
1
V

Figura 17

Suponiendo una alimentacin simtrica de 15v (
+
V = 15v,
-
V = -15v), la
salida V
o
tomara los siguientes valores:

V
1
> V
2
( V
o
=
+
V = +15V) (Salida saturada positivamente).

V
1
< V
2
( V
o
=
-
V = -15V) (Salida saturada negativamente).

Un ejemplo prctico de esta configuracin es el detector inversor de cruce por
cero (figura 18).

E
i
+V
-V
V
0
-
+
RUIDO
R
V
ref

Figura 18

Se puede comprobar que el A.O. es muy sensible al ruido y esto es un grave
problema en los A.O. que trabajan como comparadores .

SEAL SIN RUIDO SEAL CON RUIDO E
i
0
0
V
V
SAT
SAT
V
t
t
A
+
-

Figura 19

5.4.1. COMPARADOR REGENERATIVO (BSCULA DE SCHMITT)

o Coge una fraccin del voltaje de salida (V
o
) para crear un voltaje de referencia
(V
R
) dependiente de la salida.
o Utiliza realimentacin positiva.

E
i
+V
-V
V
0
-
+
R
V
R
R
1
2

Figura 20

Su funcionamiento se basa en llevar la salida del A.O. a saturacin positiva
(
+
V
SAT
) y negativa (
-
V
SAT
).

+
V
SAT =
+
V.

-
V
SAT =
-
V.

o V
O
=
+
V
SAT
, el voltaje realimentado Umbral superior de voltaje (V
HT
)
positivo respecto a masa.

2 1
2
R R
R V
V
SAT
HT
+
=
+

o V
O
=
-
V
SAT
, el voltaje realimentado Umbral inferior de voltaje (V
LT
)
negativo respecto a masa.

2 1
2
R R
R V
V
SAT
LT
+
=

Al ser los voltajes de umbral ms grandes que los voltajes de pico de ruido
eliminacin de las transiciones falsas de salida.

E
i
0
0
V
V
SAT
SAT
V
t
t
+
-
HT
V
LT
V

Figura 21

El funcionamiento de un comparador, se puede representar de forma grfica
mediante el ciclo de histresis.

0
V
SAT
0
V
-
-
HT
V
H
V
V
+
0
SAT
+
V
E
-
i
+
i
E
LT
V

Figura 22: Ciclo de Histresis

Observando la grfica:

V
O
=
+
V
SAT
E
i
> V
HT
para que V
O
=
-
V
SAT.

V
O
=
-
V
SAT
E
i
< V
LT
para que V
O
=
+
V
SAT.

El voltaje de histresis (V
H
) viene definido como:

LT HT H
V V V =

V
H
: ruido pico a pico que puede soportar el circuito.

5.5. RECTIFICADORES DE PRECISIN DE MEDIA ONDA Y ONDA
COMPLETA

5.5.1. MEDIA ONDA

R
V
i
1
1
2
R
R
4
3
R
1
D
D
2
01
V
V
02

V
i
V
01
t
t
t
tt
D2
V
02
V

Figura 23
5.5.2. ONDA COMPLETA

o Rectificador de media onda, a la que se le aade un sumador.
o Para aumentar la tensin continua de salida aumentar ganancia.

1
1
2
R
R
5
4
R
1
D
D
2
01
V V
02
R
6
1
P
R
3
S
V
7
R
A
1
2
A
R
V
i

V
i
V
O1
t
t
t
tt
O2
V
S
V

Figura 24

5.6. CONVERTIDORES

5.6.1. CORRIENTE A VOLTAJE

o A
1
etapa conversora.
o A
2
produce cambio de signo y ganancia adicional.

I
i
L
I
R
L
V
i
-
+
R
+
-
V
0
R
V'
0
A
1
A
2

Figura 25

i L i L O
I R
R
R
I R V ) ( =
=

R
L
:

constante de traduccin.

5.6.2. VOLTAJE A CORRIENTE

Utiliza realimentacin negativa y positiva.
R
1
I
1
2
I
R
2
V
0
V
i
-
+
R
3
I
L
4
I
V
S
R
4
V
0
I
I
4
3
L
R
S
V

Figura 26

3
3
1
1
R
V V
I
R
V V
I
S O S i

=
=

4
4
2
2
R
V
I
R
V V
I
S S O
=
=

Teniendo en cuenta que:

) 1 (
4 3
4 3
ecuacin
R
V
R
V V
I I I
S S O
L

= =

2 1
I I =

2 1
R
V V
R
V V
O S S i

=

( )
S i O S
V V
R
R
V V =
1
2


Multiplicando por (-1):

( )
i S S O
V V
R
R
V V =
1
2

Sustituyendo en la ecuacin 1:

( )
3 1
2
4 3 1
2
4 3 1
2
1
R R
R V
R R R
R
V
R
V
R R
R V V
I
i
S
S i S
L

=

Haciendo:

R
1
= R
2

R
3
= R
4

4 2
2
4 2 4
2
1
R R
R V
R R R
R
V I
i
S L

=

4
1
R
V I
i L
=

conversin de ctte
R
=
4
1


5.6.3. ANALGICO/DIGITAL

o Transforman la seal analgica, en una seal digital de amplitud constante y
discontinua en el tiempo.

Diagrama de bloques:

CUANTIFICADOR CODIFICADOR
V
e
2 -1
n 0
b
1
b
b
n
A/D

Figura 27

CUANTIFICADOR:

o Transforma la seal de entrada analgica, en escalones cuantificados.
o Cada escaln viene definido:

n
e e
escalon
V V
V
2
min max

=

V
e
= seal de entrada analgica.
n = nmero de bits.

CODIFICADOR:

o Necesita seales de entrada cuantificadas (en escalones).
o Sus salidas son las del convertidor A/D binarias.


Diseo de un A/D de 3 bits, que digitalice una seal de entrada analgica de 0 a 4
vltios.

Valor del bit menos significativo (LSB) o de cada escaln:

vltios LSB 5 , 0
2
0 4
3
=
=
000
001
010
011
100
101
110
111
ENTRADA
SALIDA
0,5v=000
1v=001
1,5V=010

Figura 28

Mrgenes de tensin, para cada combinacin binaria:

000: 0 < V
e
< 0,5
001: 0,5 < V
e
< 1
010: 1 < V
e
< 1,5
011: 1,5 < V
e
< 2
100: 2 < V
e
< 2,5
101: 2,5 < V
e
< 3
110: 3 < V
e
< 3,5
111: 3,5 < V
e
< 4

Quedando el diseo del convertidor A/D siguiente:

-
+
-
+
-
+
-
+
-
+
-
+
-
+
0,5V
1V
1,5V
2V
2,5V
3V
3,5V
CODIFICADOR
PRIORIDAD
DE
1
2
3
4
5
6
7
2
1
4 b
b
b0
1
2
0V <Ve <4V
V
REF
5 V
5 V
5 V
5 V
5 V
5 V
5 V

Figura 29

5.6.4 DIGITAL/ANALGICO

o Muy utilizados en el proceso y tratamiento de seales digitales.
o Reciben una palabra digital de n bits y la transforman en una seal analgica.
o La entrada digital viene representada en binario o cualquier cdigo BCD.
o 2
n
combinaciones de entrada 2
n
niveles discretos en la salida.
o Ecuacin que define un D/A de cualquier tamao:

( )
1
1
3 2 1
2 .. .......... 4 2
1 2
1
+ + + +
=
n
n
n
O
V V V V V

4R
I
1
R
1
V
0
V
1
-
+
V
2
I
2R
V
3
R
2
I
0
V
n-1
(2 )R
n-1
I
I
3
n-1

Figura 30


Diseo de un D/A de 3 bits con entradas TTL

o Los valores de las resistencias pueden ser:

- R = 10 K (normalizado).
- 2R = 20 K (no normalizado).
- 4R = 40 K (no normalizado).

Los valores no normalizados: resistencias variables.

o Ecuacin del convertidor de 3 bits:

) 2 4 (
7
1
1 2 3
V V V V
O
+ + =

o Al ser lgica TTL:

- Nivel ALTO 1: 5V.
- Nivel BAJO 0: 0V (masa).

N binario Operaciones V
0
000: 1/7 (40 + 20 + 10) 0 : 0V.
001 1/7 (40 + 20 + 15) 5/7: 0,71V.
010 1/7 (40 + 21 + 10) 2/7: 1,43V
011 1/7 (40 + 21 + 11) 3/7: 2,14V.
100 1/7 (41 + 20 + 10) 4/7: 2,86V.
101 1/7 (41 + 20 + 11) 5/7: 3,57V.
110 1/7 (41 + 21 + 10) 6/7: 4,28V.
111 1/7 (41 + 21 + 11) 7/7: 5V.

Circuitos Con Amplificadores Operacionales

Cargado por

Información del documento

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Circuitos Con Amplificadores Operacionales

Cargado por

Copyright:

Formatos disponibles

TEMA 5.

CIRCUTOS CON AMPLIFICADORES OPERACIONALES 1

También podría gustarte