- Procesador segmentado o pipeline - Procesador tipo RISC - Instrucciones ortogonal - Arquitecturas basadas en bancos de registros *La arquitectura Harvard Control
Pipeline permite ejecutar al mismo tiempo de ejecuccion Procesador risc = reduced unstruccion set computer ( conjunto de instrucciones reducidas ) Arquitectura octogonal:_ una instruccin puede utilizar como
Memoria 1 instrucciones CPU Memoria 2 datos Memoria de datos w A L U Bancos de registros Ino.adress Ino. adress tmro Option reg pcl pcl status status fsr fsr portA trisA portB trisB