Pgina 1 de 16

APUNTE: CONSTRUCCIN Y CARACTERSTICAS

DE LOS JFET
rea de EET
Pgina 2 de 16
Derechos Reservados
Titular del Derecho: INACAP
N de inscripcin en el Registro de Propiedad Intelectual # ___ . ____ de fecha ___-___-___.
INACAP 2002.
Pgina 3 de 16
INDICE
Construccin y Caractersticas de los JFET. Pg. 04
Relaciones de Corrientes y Voltajes.. Pg. 07
Aplicacin de la Ecuacin de Shockley. Pg. 08
El JFET v/s El Transistor (BJT)... Pg. 09
Polarizacin del JFET... Pg. 09
Modelo Simple del JFET en Seal Pequea Pg. 11
Mosfet..... Pg. 12
Construccin bsica de un Mosfet de tipo decremental de un
empobrecimiento..................................................................................... Pg. 12
Operacin y Caractersticas bsicas del Mosfet de empobrecimiento.... Pg. 13
Manejo de los Mosfet Pg. 16
Cmos....... Pg. 16
Pgina 4 de 16
CONSTRUCCIN Y CARACTERSTICAS DE LOS JFET.
El JFET es un dispositivo de tres terminales, siendo una de ellas capaz de
controlar el flujo de corriente entre las otras dos terminales. En general hay dos
tipos de JFET, denominadas de canal N y canal P. Para el anlisis utilizaremos
fundamentalmente el JFET canal - N y por analoga se darn prrafos dedicados
a los efectos resultantes del uso de un JFET de canal - P.
La construccin bsica del JFET de canal - N se muestra en la figura 1. Observe
que la mayor parte de la estructura es el material tipo n que forma el canal entre
las capas difundidas en material tipo p. El extremo superior del canal tipo n se
conecta mediante contacto hmico a la terminal denominada como drenaje (drain)
(D), mientras que el extremo inferior del mismo material se conecta por medio de
contacto hmico a la terminal llamada la fuente (source) (S). Los dos materiales
tipo p se encuentran conectados juntos y al mismo tiempo hacia la terminal de
compuerta (gate) (G). Por tanto, el drenaje y la fuente se conectan en esencia a
los extremos del canal tipo n y la compuerta, a las dos capas del material tipo p.
En ausencia de cualquiera de los potenciales aplicados, el JFET tiene dos uniones
p-n bajo condiciones sin polarizacin. El resultado es una regin de agotamiento
en cada unin, como se ilustra en la figura 1, que se parece a la misma regin de
un diodo bajo condiciones sin polarizacin. Recurdese tambin que una regin
de agotamiento es aquella regin carente de portadores libres y por lo tanto
incapaz de permitir la conduccin a travs de la regin.
a) Estructura b) Simbologa
Figura #1: Transistor de unin de efecto de campo (JFET) canal N.
Muy pocas veces las analogas son perfectas y en ocasiones pueden ser
engaosas, pero la analoga hidrulica de la figura 2 proporciona un sentido al
control del JFET en la terminal de compuerta y a la conveniencia de la
terminologa aplicada a las terminales del dispositivo. La fuente de la presin del
agua puede asemejarse al voltaje aplicado del drenaje a la fuente, el cual
establecer un flujo de agua (equivalente al flujo de electrones) desde el grifo o
llave (fuente). La "compuerta", por medio de una seal aplicada (potencial),
controla el flujo del agua (carga) hacia el "drenaje". Las terminales del drenaje y la
Pgina 5 de 16
fuente estn en los extremos opuestos del canal-n, como se ilustra en la figura 1,
debido a que la terminologa se define para el flujo de electrones.
Figura #2: Analoga hidrulica para el mecanismo de control del JFET.
(VGS = 0 V, Vds cualquier valor positivo)
En la figura 3 se ha aplicado un voltaje positivo VDS y a travs del canal y la
compuerta se ha conectado en forma directa a la fuente para establecer la
condicin VGS = 0 V. El resultado es que las terminales de compuerta y fuente se
hallan al mismo potencial y hay una regin de agotamiento en el extremo inferior
de cada material p, semejante a la distribucin de las condiciones sin polarizacin
de la figura 1. En el instante que el voltaje VDD ( = VDS) se aplica, los electrones
sern atrados hacia la terminal de drenaje, estableciendo la corriente
convencional ID con la direccin definida de la figura 3. La trayectoria del flujo de
carga revela con claridad que las corrientes de fuente y drenaje son equivalentes
(ID = IS). Bajo las condiciones que aparecen en la figura 3, el flujo de carga es
relativamente permitido y limitado nicamente por la resistencia del canal-n entre
el drenaje y la fuente.
Figura #3: JFET en la regin VGS = 0 V y VDS > 0 V.
Es importante observar que la regin de agotamiento es ms ancha cerca del
extremo superior de ambos materiales tipo p. La razn para el cambio en la
anchura de la regin se puede describir mejor considerando que entre Drain y
Gate, se tiene un diodo polarizado inverso, por tal razn, se tendr una zona
desierta en la juntura. Esta situacin es distinta con respecto al Source pues en el
Pgina 6 de 16
no se tiene un diodo inverso. El hecho de que la unin p-n est inversamente
polarizada en la longitud del canal da por resultado una corriente de compuerta
(Gate) de cero amperes, como se ilustra en la misma figura. El hecho que iG = O
A es una importante caracterstica del JFET.
En cuanto el voltaje VDS se incrementa de O a unos cuantos voltios, la corriente
aumentar segn se determina por la ley de Ohm, pues el canal N representa a
una resistencia de bajo valor. La grfica de ID versus VD S aparecer como se
ilustra en la figura 4. La relativa linealidad de la grfica revela que para la regin
de valores inferiores de VD S, la resistencia es esencialmente una constante. A
medida que VD S se incrementa y se aproxima a un nivel denominado como Vp
en la figura 4, las regiones de agotamiento de la figura 3 se ampliarn,
ocasionando una notable reduccin en la anchura del canal. La reducida
trayectoria de conduccin causa que la resistencia se incremente, y provoca la
curva en la grfica de la figura 4. Cuanto ms horizontal sea la curva, ms
grande ser la resistencia, lo que sugiere que la resistencia se aproxima a
"infinitos" ohmios en la regin horizontal. Si VD S se incrementa hasta un nivel
donde parezca que las dos regiones de agotamiento se "tocaran", como se ilustra
en la figura 5, se tendra una condicin denominada como estrechamiento (pinch-
off). El nivel de VD S que establece esta condicin se conoce como el voltaje d
estrechamiento y se denota por Vp, como se muestra en la figura 4. En realidad, el
trmino "estrechamiento" es un nombre inapropiado en cuanto a que sugiere que
la corriente iD disminuye, al estrecharse el canal, a 0 A. Sin embargo, como se
muestra en la figura 4, es poco probable que ocurra este caso, ya que iD
mantiene un nivel de saturacin definido como iDSS en la figura 4. En realidad
existe todava un canal muy pequeo, con una corriente de muy alta densidad. El
hecho de que iD no caiga por el estrechamiento y mantenga el nivel de saturacin
indicado en la figura 4, se verifica por el siguiente hecho: La ausencia de una
corriente de drenaje eliminara la posibilidad de diferentes niveles de potencial a
travs del canal de material n, para establecer los niveles de variacin de
polarizacin inversa a lo largo de la unin p-n. El resultado sera una prdida de la
distribucin de la regin de agotamiento, que ocasiona en primer lugar el
estrechamiento.
Figura #4:ID contra VDS para VGS =0V. Figura #5: Estrechamiento (VGS =
0V,VDS =Vp).
A medida que VD S incrementa su valor ms all de Vp, la regin de
estrechamiento cubre las dos regiones de agotamiento y aumentar en longitud a
lo largo del canal, pero el nivel de ID contina siendo fundamentalmente el mismo
una vez que VD S > V. Por o tanto, se puede decir que el JFET posee las
caractersticas de una fuente de corriente. Como se muestra en la figura 6, la
Pgina 7 de 16
corriente est fija en ID = IDSS, pero el voltaje VD S (para niveles VD S > Vp )
se determina por la carga aplicada.
La eleccin de la notacin para IDSS se deriva del hecho de que es la corriente
de drenaje a fuente con una conexin en corto circuito de la compuerta a la fuente.
Relaciones de corrientes y voltajes:
Si consideramos el BJT, podemos obtener que IC = ?*IB. Desgraciadamente,
esta relacin lineal no existe entre las cantidades de salida y entrada de un JFET.
La relacin entre ID y VGS se define por la ecuacin de Shockley:
Ecc. (1)
El trmino cuadrado de la ecuacin dar como resultado una relacin no lineal
entre ID y VGS, produciendo una curva que crece exponencialmente con el
incremento de los valores de VGS.
Para el anlisis de cd , ser ms fcil y directo en general aplicar un enfoque ms
grfico que matemtico. Sin embargo, el enfoque grfico requerir una grfica de
la ecuacin anterior para representar el dispositivo y una grfica de la ecuacin de
la red relacionando las mismas variables. La solucin est definida por el punto de
interseccin de las dos curvas. Es importante tener en cuenta cuando se aplique el
enfoque grfico, que las caractersticas del dispositivo no se afectarn por la red
en la que se emplea el dispositivo. La ecuacin de la red puede cambiar junto con
la interseccin entre las dos curvas, pero la curva de transferencia definida por la
ecuacin de Shockley (1 ) no se afecta. Por lo tanto, podemos decir que las
caractersticas de transferencia definidas por la ecuacin de Shockley se
mantienen sin afectarse por la red en la que se emplea el dispositivo.
La curva de transferencia puede obtenerse utilizando la ecuacin de Shockley.
En la figura 6 se suministran dos grficas con la escala vertical en miliamperes.
Para cada grfica. Una es la grfica de ID contra VDS, mientras que la otra es de
ID contra VGS. Si observamos las curvas, se puede trazar una lnea horizontal
desde la regin de saturacin denotada por VGS = 0 V hasta el eje de ID . El nivel
de corriente resultante para ambas grficas es IDSS. El punto de interseccin
sobre la curva de ID contra VGS se encontrar como se ilustra, ya que el eje
vertical se define como VGS = O V. En resumen: Cuando VGS = 0 V, ID = IDSS.
Pgina 8 de 16
Figura #6: Obtencin de la curva de transferencia a partir de las
caractersticas de drenaje.
Cuando VGS = Vp = -4 V, la corriente de drenaje es de 0 miliamperes, y define
otro punto sobre la curva de transferencia. Es decir: Cuando VGS = Vp, ID = 0 mA.
Es importante indicar que las caractersticas de drenaje relacionan la corriente de
salida (o drenaje) con el voltaje de entrada (o compuerta). Ambos ejes se
definen por variables en la misma regin de las caractersticas del dispositivo.
Las caractersticas de transferencia son la grfica de una corriente de salida (o
drenaje) contra una cantidad controlada de entrada. Existe, por lo tanto, una
"transferencia" directa de variables de entrada a variables de salida cuando se
emplea la curva a la izquierda de la figura 6. Si la relacin fuera lineal, la grfica
de ID contra VGS resultara en una lnea recta entre VDSS y Vp. Sin embargo, se
obtendr una curva parablica debido a que el espaciado vertical entre los pasos
de VGS sobre las caractersticas de drenaje de la figura 6 decrece notablemente a
medida que VGS se hace cada vez ms negativo. Comprese el espaciado entre
VGS = O V y VGS = -1 V con el que se da entre VGS = -3 V y el estrechamiento.
El cambio en VGS es el mismo, pero el cambio resultante en ID es muy diferente.
Si se dibuja una lnea horizontal desde la curva para VGS = -1 V hasta el eje de ID
y luego se extiende hasta el otro eje, puede localizarse otro punto sobre la curva
de transferencia. Ntese que VGS = -1 V sobre el eje inferior de la curva de
transferencia con ID = 4.5 mA.
Aplicacin de la ecuacin de Shockley (1)
La curva de transferencia de la figura 6, puede obtenerse en forma directa
mediante la ecuacin de Shockley (1), dando simplemente los valores de IDSS y
Vp. Los niveles de Idss y Vp definen los lmites de la curva sobre ambos ejes y
dejan solamente la necesidad de encontrar unos cuantos puntos intermedios de
graficacin. La validez de la ecuacin (1) como una fuente para la curva de
transferencia de la figura 6 se demuestra mejor al examinar unos cuantos niveles
especficos de una variable y hallando el nivel resultante de la otra, en la forma
siguiente: Sustituyendo VGS = 0 V se obtiene
Pgina 9 de 16
Al sustituir VGS = Vp resulta que
o bien
Como se muestra en la figura 6. Se debe advertir la precaucin con la que se
manejan los signos negativos para VGS y Vp en los clculos anteriores, pues, la
prdida de un signo dara un resultado totalmente errneo.
Dado IDSS y Vp (Valor que proporcionan las hojas de especificaciones), el nivel
de ID puede hallarse para cualquier nivel de VGS. A la inversa, por medio del uso
de lgebra bsica podemos obtener [de la ecuacin (1)] una ecuacin para el nivel
resultante de VGS para un nivel dado de ID dando como resultado:

Ejemplo. Calcule el nivel de VGS que resultar en una corriente de drenaje de
4.5 m A, para el dispositivo con las caractersticas de la figura 6
El JFET V/S EL TRANSISTOR (BJT):
La siguiente tabla, nos muestra las relaciones ms importantes entre el transistor
bipolar de juntura (BJT) y el transistor de efecto de campo (FET). Lo cual muestra
que ambos elementos pueden ser utilizados en forma similar, sin embargo el
JFET tiene una impedancia ms alta a la impedancia de entrada del transistor, sin
embargo, los JFET tienen la problemtica de trabajar con potencias no muy altas.
Polarizacin del JFET
Al igual que el transistor BJT, existen diferentes mtodos de polarizacin, entre los
cuales se encuentran:
a) Polarizacin de graduador o compuerta como se muestra en la figura #7:
Pgina 10 de 16
Figura #7: Polarizacin por Gate
Como Ig = 0, entonces Vgs = - Vgg; Luego ? ?
2
1
P
GS
V
V
DSS D ds
I I I ? ? ? ? o bin
? ?
2
1
P
V
Vgg
DSS D ds
I I I ? ? ? ? Con Vgg < = a Vp.
b) Auto polarizacin como se muestra en al figura #8:
Figura #8: Auto polarizacin
En este caso, Vgs = - Ids x Rs, luego,
? ?
2
1
P
GS
V
V
DSS D ds
I I I ? ? ? ?
o bien
? ?
2
1
P
V
Rs Ids
DSS ds
I I
?
? ? ?
En la cual se puede despejar Ids o realizar el trabajo mediante el mtodo
grfico, esto es Rs = - (Vgs/Ids), el cual se puede graficar en la curva de
transferencia o lado izquierdo de la figura #6 como se muestra en la figura
#9.
#9: Mtodo grfico en clculo del punto Q para autopolarizacin
Pgina 11 de 16
b) Polarizacin por divisin de voltaje: La figura #10 muestra el circuito de
polarizacin por divisor de voltaje
Figura #10: Polarizacin por divisor de voltaje
En este caso
2 1
2
R R
R Vdd
Vth
?
?
?
adems, Vth = Vgs + Id x Rs.
Modelo simple del JFET en seal pequea
A diferencia del transistor BJT. En el JFET se tiene su corriente de salida Id en
funcin del voltaje de entrada Vgs y su impedancia de entrada Rgs que es muy
alta como se muestra en al figura #11.
Figura #11: Circuito equivalente para el FET.
Como se puede apreciar en la figura #11, se debe conocer el valor de gm. Sin
embargo, podemos decir que gm es la variacin de la corriente de salida ?Id con
respecto a la variacin del voltaje de entrada ?Vgs . en trminos diferenciales,
podemos decir que
GS
D
V
I
gm
?
?
?
Si derivamos la ecuacin 1 con respecto al voltaje
Vgs se tiene:
? ?
2
1
P
GS
V
V
DSS D
I I ? ? ? Ecuacin 1, luego:
Si consideramos como gmo = 2IDSS / Vp entonces, se puede decir que
Ecc2.
? ?
Vp V
V
DSS V
I
P
GS
GS
D
I gm
1
1 2 ? ? ? ? ? ? ?
?
?
? ?
P
GS
V
V
gmo gm ? ? ? 1
Pgina 12 de 16
Es necesario indicar, que debido a la alta impedancia de entrada, no es necesario
realizar amplificadores con Drain comn. La figura #12 muestra un amplificador
con FET en modo Surtidor comn.
Figura #12: Amplificador Source comn con JFET
MOSFET
En general hay dos tipos de FET: JFET y MOSFET. Los MOSFET adems se
dividen en tipo decremental o empobrecimiento y tipo incremental o
enrriquecimiento. Los trminos decremental e incremental definen sus modos
bsicos de operacin, mientras que la palabra MOSFET significa transistor de
efecto de campo de metal xido semiconductor (metal-oxide-semiconductor-field-
effect transistor). Puesto que existen diferencias en las caractersticas y
operacin de cada tipo de MOSFET.
El MOSFET tipo decremental, que parece tener caractersticas similares a las de
un JFET entre el corte y la saturacin para IDSS, pero luego tiene el rasgo
adicional de las caractersticas que se extienden dentro de la regin de polaridad
opuesta para VGS.
Construccin bsica de un MOSFET de tipo decremental o de
empobrecimiento.
La construccin bsica de un MOSFET de tipo decremental de canal n se
esquematiza en la figura 13. Una "plancha" de material tipo p se forma en una
base de silicio y se le denomina sustrato. Es el cimiento sobre el que se
construir el dispositivo. En algunos casos el sustrato se conecta internamente
con la terminal fuente, sin embargo, muchos dispositivos discretos suministran una
terminal adicional denominada SS, resultando un dispositivo de cuatro terminales,
como el que aparece en la figura 13. Las terminales de fuente y drenaje se
conectan a travs de contactos metlicos a las regiones con dopado tipo n unidas
mediante un canal n, como se muestra en la figura.
La compuerta tambin se conecta a una superficie de contacto metlico pero
permanece aislada del canal n por una capa muy delgada aislante de dixido de
silicio (SiO2) conocido como un dielctrico. El hecho de que la capa de SiO2 sea
una capa aislante revela el hecho siguiente: No hay una conexin elctrica directa
entre la terminal de compuerta y el canal para un MOSFET. Adems la capa
aislante de SiO2 en la construccin del MOSFET es la que cuenta para la muy
conveniente alta impedancia de entrada del dispositivo.
Pgina 13 de 16
a) Estructura b) Simbologa
Figura #13: Mosfet de decrecimiento o empobrecimiento
De hecho, la resistencia de entrada de un MOSFET es con frecuencia mayor a la
del JFET tpico, aun cuando la impedancia de entrada de la mayora de los JFET
sea suficientemente alta para la mayor parte de las aplicaciones. La muy alta
impedancia de entrada contina para soportar el hecho de que la corriente de
compuerta (IG) es esencialmente de cero amperes para las configuraciones
polarizadas de cd.
La razn para el nombre FET metal-xido-semiconductor es ahora bastante obvia.
El metal por las condiciones de compuerta, fuente y drenaje a la superficie, el
xido por la capa aislante de dixido de silicio, y el semiconductor por la estructura
bsica sobre las que se difunden las regiones tipo n y p. La capa aislante entre
la compuerta y el canal ha dado por resultado otro nombre para el dispositivo: FET
de compuerta aislada (insulated-gate) o IGFET, aunque esta denominacin se
utiliza cada vez menos en la literatura actual.
Operacin y caractersticas bsicas del MOSFET de empobrecimiento.
En la figura #14 el voltaje compuerta-fuente se fija a cero voltios por la conexin
directa de una terminal a la otra, y se aplica un voltaje VDS a travs de las
terminales drenaje-fuente. El resultado es una atraccin de los electrones libres
del canal n por el potencial positivo del drenaje y una corriente similar a la
establecida a travs del canal del JFET. De hecho, la corriente resultante con VGS
= O V contina denominndose IDSS.
Pgina 14 de 16
Figura #14: MOSFET de decremental de canal n con VGS = 0 V y un
voltaje aplicadoVDD.
Si observamos el voltaje entre gate y source, podemos decir que este voltaje
puede ser tanto negativo (Empobrecimiento) o positivo (Enriquecimiento), pues el
canal se ensanchara mas y por tanto se tendr una mayor corriente de drain. La
figura #15 muestra la curva del MOSFET de enriquecimiento.
Figura #15: Curvas del MOSFET de enriquecimiento
La polarizacin y clculo del punto Q son similares a los clculos realizados para
el JFET, al igual que el circuito equivalente para seal alterna y su mayor uso se
da en la polarizacin del tipo empobrecimiento.
Pgina 15 de 16
Construccin bsica de un MOSFET de tipo incremental o de enriquecimiento.
Una variacin de los MOSFET de tipo incremental o de enriquecimiento para que
trabaje en modo de enriquecimiento exclusivamente, corresponde a la estructura
que muestra la figura #16.
a) Estructura b) Simbologa
Figura #16: Mosfet de enriquecimiento canal N
Como se observa en la figura #16, no existe canal entre Drain y Source, por tanto,
la polarizacin del gate debe crearlo, para ello, se tiene que polarizar el Gate
positivo, de manera de atraer los electrones libres del sustrato P creando as un
canal N artificial. Para ello, los manuales entregan el voltaje mnimo requerido
para la construccin del canal N y se denomina Voltaje de umbral VGSth
(Threshold Voltage).
En este caso las curvas caractersticas del MOSFET de enriquecimiento canal N,
solo contienen voltajes positivos entre Gate y Source, sin embrago se debe tener
en cuenta que la curva de transconductancia es:
? ?
2
GSth GS D
V V K I ? ? ?
Ecc. 3
Donde K es una constante que depende de cada MOSFET. El circuito de
polarizacin ms caracterstico para un MOSFET de enriquecimiento canal N se
muestra en la siguiente figura#17.
Figura #17: Polarizacin de un MOSFET de enriquecimiento
Pgina 16 de 16
MANEJO DE LOS MOSFET
La delgada capa de SiO2 entre la compuerta y el canal de los MOSFET tiene el
efecto positivo de proporcionar una caracterstica de alta impedancia de entrada
para el dispositivo, pero debido a que es extremadamente delgada introduce una
inquietud acerca de su manejo, la cual no se hizo presente para los transistores
BJT o JFET. Con frecuencia hay suficiente acumulacin de electricidad esttica (la
cual recogemos de nuestro entorno) para establecer una diferencia de potencial a
travs de la delgada capa que puede acabar con ella y establecer la conduccin a
travs de la misma. Es imperativo, por tanto, que dejemos la laminilla (o anillo) de
cortocircuitado (o conduccin) conectando las terminales del dispositivo juntas
hasta que ste se inserte en el sistema. El anillo o segmento de corto circuito
previene la posibilidad de que se aplique un potencial a travs de cualquiera de las
dos terminales del dispositivo. Con el anillo la diferencia de potencial entre
cualquiera de ellas se mantiene a O V. Como mnima precaucin, tquese siempre
un conducto a tierra para permitir la descarga de la electricidad esttica
acumulada antes de manejar el dispositivo, y siempre tome el transistor por su
encapsulado.
A menudo existen transitorios (cambios bruscos en voltaje o corriente) en un
circuito cuando son removidos o insertados elementos y la fuente de energa est
encendida, los niveles transientes pueden ser con frecuencia ms de lo que el
dispositivo puede soportar y, por lo tanto, la fuente de energa siempre deber
apagarse cuando se efecten cambios en el circuito.
El mximo voltaje de compuerta-fuente por lo general es proporcionado por el
fabricante del dispositivo. Un mtodo para asegurarse de que no se exceda
este voltaje (quizs a causa de efectos transitorios) para cualquier polaridad es
introducir dos diodos Zener. Una desventaja introducida por la proteccin Zener
es la resistencia de entrada, puesto que la resistencia del diodo zener en estado
de bloqueo es menor a la establecida por la capa de SiO2 que tiene el MOSFET.
El resultado es una reduccin en la resistencia de entrada, pero aun as es lo
suficientemente alta para la mayora de las aplicaciones.
CMOS
Un circuito lgico muy efectivo se puede establecer al construir un MOSFET de
canal p y un MOSFET de canal n sobre la misma compuerta o Gate, como se
muestra en la figura 18. La configuracin denominada arreglo MOSFET
complementario, abreviada CMOS, tiene una extensa aplicacin en el diseo de
computadoras. La impedancia relativamente alta, rpidas velocidades de
conmutacin y bajos niveles operativos de energa de la configuracin CMOS han
ocasionado el surgimiento de una disciplina completamente nueva conocida como
diseo lgico de CMOS.
Figura 18: Inversor CMOS.