Está en la página 1de 9

NOMBRES:

Julio Siguencia

CARRERA:
Ingeniera Electrnica


DOCENTE:
Ing. Manuel Tacuri


FECHA:
31/05/2014

CICLO:
5




1.-Implementar un decodificador de BCD a Decimal mediante compuertas lgicas.
1.1 Tabla de Verdad


D C B A
0 0 0 0 0


1 0 0 0 1


2 0 0 1 0


3 0 0 1 1


4 0 1 0 0


5 0 1 0 1


6 0 1 1 0


7 0 1 1 1


8 1 0 0 0


9 1 0 0 1


10 1 0 1 0 Ninguna
11 1 0 1 1 Ninguna
12 1 1 0 0 Ninguna
13 1 1 0 1 Ninguna
14 1 1 1 0 Ninguna
15 1 1 1 1 Ninguna

Ecuacin Booleana
X=





Entradas Salidas
D C B A


0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0
2 0 0 1 0 0 0 1 0 0 0 0 0 0 0
3 0 0 1 1 0 0 0 1 0 0 0 0 0 0
4 0 1 0 0 0 0 0 0 1 0 0 0 0 0
5 0 1 0 1 0 0 0 0 0 1 0 0 0 0
6 0 1 1 0 0 0 0 0 0 0 1 0 0 0
7 0 1 1 1 0 0 0 0 0 0 0 1 0 0
8 1 0 0 0 0 0 0 0 0 0 0 0 1 0
9 1 0 0 1 0 0 0 0 0 0 0 0 0 1
10 1 0 1 0 x x x x x x x x x x
11 1 0 1 1 x x x x x x x x x x
12 1 1 0 0 x x x x x x x x x x
13 1 1 0 1 x x x x x x x x x x
14 1 1 1 0 x x x x x x x x x x
15 1 1 1 1 x x x x x x x x x x

1.2 Reduccin mediante Karnaugh
Para

Para



Para

Para



Para

Para


Para

Para



Para

Para


Ecuacin Booleana reducida mediante Mapas de Karnaugh
X=

+ +

+










1.3 Esquema del Circuito













2.-Implementar un decodificador decimal a 7 segmentos mediante compuertas lgicas.
2.1.- Tabla de Verdad

D C B A
1 1 1 1 1 1 1 1 1 1 1 1 1
X x X x X x X x 0 0 1 1 0
X X X X X X x 0 1 0 1 1 1
X X X X X X 0 1 1 1 0 0 0
X X X X X 0 1 1 1 1 0 0 1
X X X X 0 1 1 1 1 1 0 1 0
X X X 0 1 1 1 1 1 1 0 1 1
X X 0 1 1 1 1 1 1 1 1 0 0
X 0 1 1 1 1 1 1 1 1 1 0 1
0 1 1 1 1 1 1 1 1 1 1 1 0

Codificador decimal a BCD
Para salida D
X=(

)
Para salida C
X=(

)
Para salida B
X=(

)
Para salida A
X=(

)
2.2 Decodificador de BCD a 7 Segmentos
2.2.1 Tabla de Verdad
D C B A a b c d e f g
0 0 0 0 0 1 1 1 1 1 1 0
1 0 0 0 1 0 1 1 0 0 0 0
2 0 0 1 0 1 1 0 1 1 0 1
3 0 0 1 1 1 1 1 1 0 0 1
4 0 1 0 0 0 1 1 0 0 1 1
5 0 1 0 1 1 0 1 1 0 1 1
6 0 1 1 0 0 0 1 1 1 1 1
7 0 1 1 1 1 1 1 0 0 0 0
8 1 0 0 0 1 1 1 1 1 1 1
9 1 0 0 1 1 1 1 1 0 1 1


2.3 Implementacin del decodificador mediante Karnaugh.
Para a Para b



Para c Para



Para Para f



Para g























2.4 Esquema del circuito

A B C D E F G
CK

También podría gustarte