Lgica Secuencial

(Memorias)
Prof. Luis Araujo
Sistemas Digitales
http://www.ing.ula.ve/~araujol/sd
Memorias
Reloj

Biestables


Latch
Flip Flop
CLK
t
L
t
H
t
per
Frequencia = 1 / t
per
Perodo = t
per
Q
Q
Latch SR
R
S
Q
0 0
0 1
1 0
1 1
S R
0
0
1
Q
Q*
1
0
0
QN*
QN
QN
S Q
Q R
Q R S Q *
Ecuacin Caracterstica:
Diagrama de tiempo
S
R
Q
QN
Latch SR con habilitacin
1 1
0 1
1 0
S
1
1
1
C R
0
1
1
Q*
0 0 1 Q
x x 0 Q
1
0
1
Q
S
C
R
QN*
QN
QN
QN
S
Q
Q
R
C
Diagrama de tiempo
S
R
C
Q
Ignorada mientras C es 0. Ignorada hasta que C es 1.
QN
Latch D
Q
D
C
0
1
D
1
1
C
0
1
Q*
x 0 Q
1
0
QN
QN*
QN
D Q
Q C
D Q *
Ecuacin Caracterstica:
Diagrama de tiempo
D
C
Q
Flip Flop D
Q D
CLK
CLK
0
1
D
0
1
Q*
0 x Q
1
0
1 x Q
D Q
C
D Q
Q C
QM
QN
QN*
QN
QN
D
Q
Q CLK
D Q *
Ecuacin Caracterstica:
Diagramas de tiempo
D
CLK
QM
Q
QN
Entradas Asncronas
D
PR
CLR
Q
Q
CLK
D
PR_L
CLK
CLR_L
Q
QN
Flip Flop JK
CLK
0
K Q*
Q QN
QN*
0
J
x 1 Q QN x
x 0 Q QN x
1 0 1 0
0 1 0 1
1 QN Q 1
Q
QN
J
CLK
K
D Q
Q CLK
J
Q
Q
K
CLK
Q K Q J Q *
Ecuacin Caracterstica:
Diagrama de tiempo
K
J
CLK
Q
Flip Flop T
Q
Q
QN
Q
T
J
K
CLK CLK
QN
Q
D Q
Q CLK
CLK
T
Q
Q
T
CLK
T
Q
Q T Q T Q *
Ecuacin Caracterstica: