Ar&"'#e(#"r )on Ne"m nn * r&"'#e(#"r + r, r"ay dos ar#uitecturas distintas relacionadas con el uso y distribucin de la memoria$ Ar&"'#e(#"r )on

Ne"m nn. %radicionalmente los sistemas con microprocesadores se basan en esta ar#uitectura, en la cual la unidad central de proceso (CPU , est& conectada a una memoria principal nica (casi siempre slo '(M donde se guardan las instrucciones del programa y los datos. ( dic)a memoria se accede a trav*s de un sistema de buses nico (control, direcciones y datos $

En un sistema con ar#uitectura +on ,eumann el tama!o de la unidad de datos o instrucciones est& fijado por el anc)o del bus #ue comunica la memoria con la CPU. (s- un microprocesador de . bits con un bus de . bits, tendr& #ue manejar datos e instrucciones de una o m&s unidades de . bits (bytes de longitud. /i tiene #ue acceder a una instruccin o dato de m&s de un byte de longitud, tendr& #ue reali0ar m&s de un acceso a la memoria. El tener un nico bus )ace #ue el microprocesador sea m&s lento en su respuesta, ya #ue no puede buscar en memoria una nueva instruccin mientras no finalicen las transferencias de datos de la instruccin anterior. 1as principales limitaciones #ue nos encontramos con la ar#uitectura +on ,eumann son$ 1a limitacin de la longitud de las instrucciones por el bus de datos, #ue )ace #ue el microprocesador tenga #ue reali0ar varios accesos a memoria para buscar instrucciones complejas. 1a limitacin de la velocidad de operacin a causa del bus nico para datos e instrucciones #ue no deja acceder simult&neamente a unos y otras, lo cual impide superponer ambos tiempos de acceso. Ar&"'#e(#"r + r, r-. Este modelo, #ue utili0an los microcontroladores P2C, tiene la unidad central de proceso (CPU conectada a dos memorias (una con las instrucciones y otra con los datos por medio de dos buses diferentes.

Una de las memorias contiene solamente las instrucciones del programa (Memoria de Programa , y la otra slo almacena datos (Memoria de 3atos . (mbos buses son totalmente independientes lo #ue permite #ue la CPU pueda acceder de forma independiente y simult&nea a la memoria de datos y a la de instrucciones. Como los buses son independientes *stos pueden tener distintos contenidos en la misma direccin y tambi*n distinta lngitud. %ambien la longitud de los datos y las instrucciones puede ser distinta, lo #ue optimi0a el uso de la memoria en general. Para un procesador de /et de 2nstrucciones 'educido, o '2/C ('educed 2nstruccin /et Computer , el set de instrucciones y el bus de memoria de programa pueden dise!arse de tal manera #ue todas las instrucciones tengan una sola posicin de memoria de programa de longitud. (dem&s, al ser los buses independientes, la CPU puede acceder a los datos para completar la ejecucin de una instruccin, y al mismo tiempo leer la siguiente instruccin a ejecutar.

Ventajas de esta arquitectura: El tamao de las instrucciones no esta relacionado con el de los datos, y por lo tanto puede ser optimizado para que cualquier instruccin ocupe una sola posicin de memoria de programa, logrando as mayor velocidad y menor longitud de programa. El tiempo de acceso a las instrucciones puede superponerse con el de los datos, logrando una mayor velocidad en cada operacin.