Arquitectura de computadores 2013

PROGRAMACION EN VHDL INFORME PREVIO PREGUNTA 1: Implementar la funcion: F=AB+ AC Tabla de verdad de funcion:

Mapa de karnaugh de la funcion:

Implementacion de la funcion con puertas logicas:

1 Laboratorio 6

Arquitectura de computadores 2013

Codigo de la funcion en VHDL:

Ahora vamos a genrar nuestra grafica: Primero generamos nuestras seales:

Grafica del generador de seales del quartus: Luego compilamos :

2 Laboratorio 6

Arquitectura de computadores 2013

Luego generamos la seal de salida:

Aqui mostramos la salida de la funcion f:

3 Laboratorio 6

Arquitectura de computadores 2013

PREGUNTA 2: Disear un decodedificador 3x8: Funciones de salida del decodificador: F1: ~A*~B*~C F5: A*~B*~C f2: ~A*~B*C f6: A*~B*C f3: ~A*B*~C f7: A*B*~C f4: ~A*B*C f8: A*B*C

Tabla de verdad:

Mapas de karnaugh para las funciones: Para f1: Para f2:

Para f3:

Para f4:

Para f5:

Para f6:

4 Laboratorio 6

Arquitectura de computadores 2013

Para f7: Para f8:

Implementacion de la funcion con puertas logicas:

Codigo del programa en VHDL:

5 Laboratorio 6

Arquitectura de computadores 2013

Ahora vamos a generar nuestra grafica: Primero generamos nuestras seales:

Grafica del generador de seales del quartus: Primero compilamos :

Segundo generamos la seal de salida:

6 Laboratorio 6

Arquitectura de computadores 2013

Aqui mostramos la salida de nuestro programa:

7 Laboratorio 6