UNIVERSIDAD CESAR VALLEJO FACULTAD DE INGENIERIA ESCUELA DE INGENIERIA DE SISTEMAS EXAMEN DE REZAGADOS DE ELECTRONICA Y CIRCUITOS DIGITALES

1. El registro de 4 bits de la figura, est formado por 4 FF de distinto tipo, conociendo los datos facilitados en el cronograma adjunto, se pide completar el mismo para las salidas Q0,Q1,Q2 y Q3. Nota: El eset es as!ncrono. "bser#ar el flanco de reloj $ue en cada caso sir#e para acti#ar cada uno de los Flip flops (3p)

2. %ise&ar un circuito secuencial s!ncrono $ue controle las luces intermitentes de un coc'e. El sistema dispondr de 3 entradas( DE (giro a la derecha), IZ (giro a la izquierda) y EM (luces de emergencia)* y de dos salidas: D (intermitente derecho) e I (intermitente izquierdo). D o I ! 'acen $ue la correspondiente lu+ de intermitencia se encienda mientras $ue si toman el #alor 0 ,sta permanece apagada. -uando la entrada DE toma el #alor 1 debe acti#arse el intermitente derec'o, 'asta $ue DE #uel#a a 0. %el mismo modo actuar el intermitente i+$uierdo con la entrada ./. 0l acti#ar la entrada EM, prioritaria respecto de DE e IZ, deben acti#arse a la #e+ ambos intermitentes. -onsiderar adems $ue las entradas DE e IZ no pueden tomar el #alor 1 a la #e+. 1a se&al de reloj $ue utili+a el sistema tiene una frecuencia igual al doble de la frecuencia de las luces intermitentes. %ise&e el diagrama de estado del sistema como aut2mata de 3ealy. 4 "#ptos.) 3. 0nalice el siguiente circuito $ue tiene flip flops tipo 5( a) .dentifi$ue todas las #ariables del circuito secuencial. ("! puntos) b) "btenga la tabla de e6citaci2n. ("$ puntos) c) "btenga el diagrama de estado. ("3 puntos)