ELECTRONICA DIGITAL BASICA SISTEMAS BINARIO OCTAL HEXADECIMAL.

L. SISTEMA BINARIO Se utiliza en los procesos de la electrnica digital, porque solo requiere dos dgitos el 0 y el 1. Con estos dgitos se representan las dos modalidades de un circuito Voltaje AL ! "1# y $A%! "0# o, tam&i'n, conectado o desconectado !( "1# y !)) "0#. Conteo de los n*meros &inarios. +,plicar cada columna comenzando con el "0#. ! 1 la primera columna est- llena. 10 11 las dos primeras columnas est-n llenas +n general se pueden escri&ir .n/ 1 n*meros distintos. 0onde ( es el n*mero de $1 S. Si tenemos 2 &its entonces podemos escri&ir . 2/ 1 o sea 13 n*meros 45!$L+6AS7 "1# +scri&a los n*meros &inarios desde el 11111 8asta el 1000000 ".# 9asta que n*mero puede contarse con : &its; CONVERSIN DE BINARIO A DECIMAL Los alumnos de&en interpretar primero los n*meros decimales, luego los n*meros &inarios y por *ltimo con<ertir los &inarios a decimales. EJERCICIOS. 1nterpretar el n*mero =3>2 = , 10= ? 3 , 10. ? > , 101? 2 , 100 @ =.000 ? 300 ? >0 ? 2 @ =.3>2 1nterpretar el n*mero &inario 1 0 1 1 0 1 0 1 1 0 "1 , .2# ? "0 , .=# ? "1 , ,..# ? "1 , .1# ? " 0 , .1# Con<ertir el n*mero &inario 1000111 en un n*mero decimal 1 0 0 0 1 1 1 "1 , .A# ? "0 , .3# ? "0 , .2# ? "0 , .=# ? "1 , ..# ? "1 , .1# ? "1 , .0# A2 ? 0 ? 0 ? 0 ? 2 ? . ? 1 Sumando tenemos ..... B110 Con<ertir igualmente7 101011 y 11001100 CONVERSIN DE UN NMERO DECIMAL A BINARIO. METODO 1. Ctiliza una serie in<ertida Dormada por las potencias de ., desde la potencia 0 8asta la potencia inmediatamente superior al n*mero decimal que se desea con<ertir a &inario. +jemplo7 con<ertir el n*mero 2310 a &inario. 1 0 1 1 0 1

2 .A .3 .2 .= .. .1 .0 A2 =. 1A : 2 . 1 23 no contiene a A2 pero si contiene a =. 5estamos =. de 23 y o&tenemos 1= y colocamos a ni<el de . 3 el primer digito &inario que es un 1 por que es posi&le la resta. 1= no contiene a 1A, pero si contiene a :. 4or tanto los dos n*meros &inarios siguientes son 0 y 1. 5estamos a8ora : de1= y o&tenemos 3. 4or tanto el siguiente &inario es 1 5estamos 2 de 3 y o&tenemos 1. 4or tanto el siguiente &inario es 1. +l residuo 1 no contiene a .. 4or tanto el siguiente &inario es 0 5estamos 1 de 1 y o&tenemos 0. 4or tanto el *ltimo digito es 1. METODO 2. Ctiliza la di<isin sucesi<a entre . ignorando los residuos y anotando 1 si 8ay residuo o 0 si no 8ay residuo. Luego se lee 8acia arri&a el n*mero &inario. Ejemp !" Con<ertir en n*mero &inario el decimal 23 #$%2 &22 '() *e+,-.! 1 ..E. @ 11 no 8ay residuo 0 11E. @ 3 9ay residuo 1 +ntonces 23 10 es en &inario 101101. 3E. @ . 9ay residuo 1 .E. @ 1 (o 8ay residuo 0 F @ 0 9ay residuo 1 SISTEMA NUMERICO OCTAL +s un sistema num'rico de &ase oc8o. 4ara contar en octal, se inicia la primera columna y se cuenta desde cero 8asta siete. Luego la primera columna reinicia con cero y la segunda columna inicia con uno. +jercicio Cuente en octal desde AAA 8asta B10. AAA, AAB, AB0, AB1, AB., AB=, AB2, AB3, ABA, ABB, B00, B01, B0., B0=, B02, B03, B0A, B0B, B10 1nterprete el n*mero A 2 0 3: A 2 0 3 A ,:= ? 2 ,:. ? 0 , :1 ? 3 , :0 A , 31. ? 2 , A2 ? 0 , : ? 3 , 1 =0B. ? .3A ? 0 ?3 Sumando los <alores tenemos la ciDra de ==== 10 C!64A5AC1!( 0+ L!S (G6+5!S DECIMAL/ BINARIO 0 OCTAL. 0ecimal $inario !ctal 0 000 0 1 001 1 . 010 . = 011 = 2 100 2 3 101 3 A 110 A B 111 B

3 : > 10 11 1. 1000 1001 1010 1011 1100 10 11 1. 1= 12

Se requieren tres $1 s &inarios para contar desde cero 8asta siete CONVERSIN DE BINARIO A OCTAL. +l 8ec8o de que tres &its &inarios representen oc8o dgitos octales distintos permite el siguiente sistema de con<ersin. Se di<ide en tres &its de derec8a a izquierda al n*mero &inario Si es necesario se aHaden ceros al tro mas signiDicati<o para completarlo. Luego se emplean los Dactores de ponderacin 2,. y 1 para 8acer la con<ersin. +jemplo7 Con<ertir 10111101. en un n*mero octal. 010 . 111 B 101 3

La representacin de un &inario de oc8o $1 s puede 8acerse con tres n*meros octales que son m-s D-ciles de manejar. +jercicios7 Con<ertir los &inarios 10101010 . 11010100110111101001000. 11111111111111111111111. 10000000000000000000001. CONVERSIN DE OCTAL A BINARIO. 4or cada dgito octal se escri&en los tres dgitos &inarios correspondientes. +jemplo7 +l n*mero octal =0A. se con<ierte as7 = 011 0 000 A 110 . 010

+jercicios7 Con<ierta los siguientes n*meros octales7 :=30, >021B, AA33BB,1000001. SISTEMA NUM1RICO HEXADECIMAL. !tro modo de manejar n*meros &inarios iene como &ase 1A dgitos, que son7 0 1 . = 2 3 A B : > A $ C 0 + y ) +jercicio7 Contar los n*meros 8e,adecimales entre > y A$> I entre A+> y $00. 1nterpretar el n*mero 8e,adecimal A A ) 01A A A ) 0 = . 1 10 , 1A ? A , 1A ? 13 , 1A ? 0 , 1A0 10 , 20>A ? A , .3A ? 13 , 1A ? 0 , 1 20>A0 ? 13=A ? .20 ? 0 @ 2.B=A 10

4 SigniDica AA)01A @ 2.B=A10 COM2ARACIN DE LOS NMEROS DECIMAL BINARIO 0 HEXADECIMAL. De3,m( B,4(*,! He5(-e3,m( 0 0000 0 1 0001 1 . 0010 . = 0011 = 2 0100 2 3 0101 3 A 0110 A B 0111 B : 1000 : > 1001 > 10 1010 A 11 1011 $ 1. 1100 C 1= 1101 0 12 1110 + 13 1111 ) 1A 10000 10 CONVERSIN DE BINARIO A HEXADECIMAL. Cuatro $its corresponden a un dgito 8e,adecimal. ! sea para contar desde cero 8asta ). +ntonces Dormamos grupos de cuatro &its del n*mero &inario comenzando por la derec8a y con<ertimos al n*mero 8e,adecimal correspondiente. +jemplo7 Con<ertir 10111001. a 8e,adecimal.

1011 $

1001 >

+ntonces 10111001. @ $>1A +jercicios7 Con<ertir a 8e,aJdecimal los siguientes n*meros &inarios7 01011110, 11110000001110 CONVERSION DE HEXADECIMAL A BINARIO. Simplemente por cada dgito 8e,aJdecimal se escri&en los n*meros &inarios correspondientes consultando la ta&la de arri&a. +jemplo7 Con<ierta C=AA1A A $1(A51!. C = A A 1100 0011 1010 0110 DECIMAL CODI6ICADO EN BINARIO. B C D Las siglas $ C 0 corresponden a BINARIAN CODI6IC DECIMAL. Cada dgito decimal est- representado por cuatro &its de acuerdo con el sistema de ponderacin :, 2, ., 1. +jemplo7 Con<ierta =>0A10 a $ C 0. Solucin7 = > 0 A

5 0011 1001 0000 0110 Con cuatro &its es posi&le contar de 0 a 13. Los seis n*meros posteriores al nue<e no son <-lidos en $ C 0 ya que no pueden con<ertirse en un solo dgito decimal. +l siguiente diagrama muestra los diDerentes sistemas num'ricos y sus interrelaciones. Las Dlec8as indican la manera de con<ertir de un sistema a otro. (o 8ay lugar a con<ertir del sistema octal al $C0 en Dorma directaI primero se con<ierte a &inario luego a decimal y luego a $C0.

EJERCICIOS DE SISTEMAS NUMERICOS +SC51$A L!S (C6+5!S $1(A51!S 0+S0+ 100. 9AS A 1000. +SC51$A L!S (C6+5!S $1(A51!S 0+S0+1011. 9AS A 10101. A(! + L!S (C6+5!S !C AL+S 0+S0+ AA: 9AS A 110: CC+( + +( !C AL 0+S0+ BA0 9AS A 1000 +SC51$A L!S (C6+5!S !C AL+S 0+S0+ BAB: 9AS A 1010: +SC51$A L!S (C6+5!S 9+KA0+C16AL+S 0+S0+ 001A A 1011A A(! + L!S (C6+5!S 9+KA0+C16AL+S 0+S0+ +)01A 9AS A )101A +SC51$A L!S (C6+5!S $C0 0+S0+ 10001001$C0 9AS A 10000001$C0 +SC51$A L!S (C6+5!S $C0 0+S0+ 1101000$C0 9AS A 10010000$C0 C!(V1+5 A 111110010. @ JJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJ: 5A(S)!56+ BA320: @ JJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJ. CC+( + +( +KA0+C16AL 0+S0+ )!) 9AS A ).! C!(V1+5 A 111000011000. @ JJJJJJJJJJJJJJJJJJJJJJJJJJJJJJ 1A 5A(S)!56+ 2C$! 1A @ JJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJJ. CA6$1+ .3:10 @ LLLLLLLLLLLLLLLLLLLLL$C0 C!6$1+5 A 100100000100$C0 @ LLLLLLLLLLL10 5A(S)!56+ =B0: @ LLLLLLLLLLLLLL1A CA6$1+ A+!1A @ LLLLLLLLLLLLLLLLLL10 5A(S)!56+ 10010110$C0 @ LLLLLLLLLLLLLL1A CA6$1+ .32: @ LLLLLLLLLLLLLL$C0 9AS A 0!(0+ 4C+0+ C!( A5S+ C!( C( (G6+5! $1(A51! 0+ 2 $1 CCA( !S (C6+5!S 01S 1( !S +S 4!S1$L+ 5+45+S+( A5 C!( 2 $1 CCAL +S +L 6AM!5 (C6+5! NC+ 4C+0+ 5+45+S+( A5S+ C!( : $1 CCA( !S (C6+5!S 01S 1( !S +S 4!S1$L+ 5+45+S+( A5 C!( : $1

S. S S S.

OCTAL 32

C!64L+ + LA A$LA S1OC1+( + HEXADECIMAL BINARIO DECIMAL =C 1011100 100

BCD

10000001 S.m( 7,4(*,( La suma con n*meros &inarios sigue el mismo procedimiento que en el sistema num'rico decimal. 5ecordando como se suman los n*meros decimales tenemos el siguiente ejemplo7 8 9 : 9 : 9 +.m( < < : 1 8 : <

e;(7( 1 1

e;! 1 1 1

1ntentamos con un n*mero &inario7 La ta&la siguiente e,presa todas las posi&ilidades de suma con dos dgitos. E4=*(-(+ S( ,-(+ A $ suma acarreo 0 0 0 0 0 1 1 0 1 0 1 0 1 1 0 1 A8ora podemos esta&lecer la suma completa considerando los acarreos pro<enientes de una columna anterior "(3(**e! -e e4=*(-(#. Las salidas son la suma y e (3(**e! -e +( ,-(. +ntradas Salidas Acarreo de A $ Suma Acarreo de entrada salida 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1

7 Ejemp !" Sume los n*meros S! .3,>4" 1100 11110 1100 ??????????? 1 01010 E ( .m4! -e7e +.m(* !+ 4@me*!+ 10112 / 1012 ) 10012 La respuesta es 11001 Re+=( 7,4(*,( La ta&la a continuacin e,presa los resultados que pueden o&tenerse cuando se restan dos $its, A y $ las salidas se denominan diDerencia y pr'stamo. La segunda lnea se e,plica as7 4ara restar 1 de 0 se de&e prestar de la izquierda lo que se con<ierte en7 10. P 1. . P 1 @ 1 +ntradas Salidas A $ 0iDerencia 4r'stamo 0 0 0 0 0 1 1 1 1 0 1 0 1 1 0 0 Ejemp !" 5este 1001. de 10011. 1 1 0 0 1 1 1 0 0 1 1 0 1 0 11110. y 1100.

19 A 9 10 Los alumnos de&en 8acer la resta 1001. de 1110. y la respuesta es 0101. RESTA BINARIA CON COM2LEMENTO A UNO Se puede resol<er la resta con<irtiendo la operacin en una suma mediante el complemento del sustraendo. Se pueden encontrar dos casos a# cuando 8ay re&asamiento y en este caso la solucin es positi<a y se suma el re&asamiento al &it menos signiDicati<o &# cuando no 8ay re&asamiento y en este caso la solucin es negati<a, en cuyo caso se de&e o&tener el complemento de la suma y esa es la respuesta. +jemplos. 9aga la resta7 11001 J 10001 11001 11001 10001 QQQQQQQQQQQQQQQQ 01110 QQQQQQQQ QQQQQQQQ 1 00111 5e&asamiento 9aga la resta7 101 J 11000

C!mp*!7(3,>4

0011 1 10011

8 COM2UERTAS LGICAS A continuacin se e,aminan los m'todos para desarrollar los diagramas lgicos. DE6INICIN 0 2OSTULADOS. Cn -lge&ra de $!!L+ es toda clase o conjunto de elementos que pueden tomar dos <alores perDectamente diDerenciados, que designaremos por 0 y 1 y que est-n relacionados por dos operaciones &inarias denominadas suma "?# y producto",# lgicos que cumplen los siguientes postulados. 1.A Am&as operaciones son conmutati<as, es decir, si a y & son elementos del -lge&ra, se <eriDica que7 a?&@&?aI a,& @ &,a ..J 0entro del -lge&ra e,isten dos elementos neutros, el 0 y el 1, que cumplen la propiedad de identidad con respecto a cada una de dic8as operaciones7 0 ? a @ aI 1 , a @ a =.J Cada operacin es distri&uti<a con respecto de la otra7 a , "& ? c# @ a , & ? a , c I a ? & , c @ "a ? &# , " a ? c # &ool# 2.J 4ara cada elemento a, del -lge&ra e,iste otro a tal que7 "e,clusi<o

+ste postulado deDine realmente una nue<a operacin Dundamental que es la in<ersin o complementacin de una <aria&le. La <aria&le se encuentra siempre en un estado &inario contrario al de a. La primera ecuacin e,presa la imposi&ilidad de que a y a tomen el <alor lgico cero al mismo tiempo. M la segunda ecuacin indica que nunca pueden tener el <alor lgico 1 al mismo tiempo. 4or tanto la ta&la de <erdad de la in<ersin o complementacin es7 LA TABLA DE VERDAD. +s una 8erramienta de la lgica digital que representa en Dorma ordenada los diDerentes estados de las entradas y salidas que pueden tomar los <alores &inarios. Cn ejemplo de esto es la ta&la de <erdad que representa los dos postulados anteriores7

4uede elegirse como postulado un grupo distinto del adoptado con tal que se cumpla la condicin de que ninguno pueda ser deducido de cualquiera de los dem-s. 0e lo e,plicado anteriormente se deduce que el -lge&ra de $!!L+ es un ente matem-tico. +n realidad, Dsicamente son <arios los conjuntos que poseen dos operaciones &inarias que cumplen los postulados desarrollados. +jemplos de estos conjuntos son el -lge&ra de las proposiciones o juicios Dormales y el -lge&ra de la conmutacin Dormada tam&i'n por

9 elementos que pueden tomar dos estados perDectamente diDerenciados. +stos elementos son los circuitos lgicos cuyo estudio desarrollaremos en captulos sucesi<os. Los primeros circuitos de conmutacin o lgicos utilizados 8an sido los contactos y, aunque poco a poco 8an sido desplazados por los circuitos electrnicos, pueden ser empleados para memorizar mas D-cilmente las leyes del -lge&ra de $!!L+ antes e,presadas y los teoremas que desarrollaremos seguidamente. La operacin suma se asimila a la cone,in en paralelo de contactos y la operacin producto a la cone,in en serie. +l in<erso de un contacto es otro cuyo estado es siempre el opuesto del primero. +s decir est- cerrado cuando aqu'l esta a&ierto y <ice<ersa. +l elemento 0 es un contacto que est- siempre a&ierto y el elemento 1 en contacto que estsiempre cerrado. Adem-s se considera una Duncin de transmisin entre los dos terminales de un circuito de contactos. Nue toma el <alor de 1 cuando e,iste un camino para la circulacin de corriente entre ellos " corto circuito # y el <alor 0 al no e,istir dic8o camino " circuito a&ierto #. +n la Digura , mas adelante, se e,presa gr-Dicamente que el -lge&ra de los contactos cumple las leyes del -lge&ra $!!L+. TEOREMAS DEL BLGEBRA BOOLE. $as-ndose en los 4ostulados anteriores se deducen los teoremas que e,pondremos seguidamente. Su demostracin se puede realizar alge&raicamente o mediante la llamada ta&la de <erdad. La ta&la de <erdad de una e,presin alge&raica &inaria representa los <alores que dic8a e,presin pueda tomar para cada com&inacin de estados de las <aria&les que Dorman parte de la misma. 0os e,presiones alge&raicas que tienen la misma ta&la de <erdad son equi<alentes. Te!*em( 1. C(-( ,-e4=,-(- -e-.3,-( -e !+ (4=e*,!*e+ p!+=. (-!+ -e C De7*( -e BOOL pe*m(4e3e ;C ,-( +, ( !pe*(3,>4 E ) 5 ) !+ e eme4=!+ 0 ) 1 +e ,4=e*3(m7,(4 e4=*e +,. +ste principio, llamado de dualidad, se deduce inmediatamente de la simetra de los cuatro postulados con respecto de am&as operaciones y a am&os elementos neutros.. Te!*em( 2. 2(*( 3(-( e eme4=! ( -e .4 C De7*( -e BOOLE +e ;e*,F,3(" ( E 1 & 1 ) ( 5 0 &0 0emostremos la primera igualdad y con ello quedar- demostrado por dualidad la segunda. 1 @ a ? R @ a ? R , 1 @ " a ? R # , " a ? 1# @ 1 , "a ? 1 # @ a ? 1 e este teorema y el postulado &# se deducen las siguientes igualdades7 0?0@0 0?1@1 1?1@1 0.0@0 0.1@0 1.1@1

y por tanto, las ta&las de <erdad de las operaciones lgicas suma y producto son las siguientes. a & s 0 0 0 0 1 1 a & p 0 0 0 0 1 0

10 1 0 1 1 1 1 1 0 0 1 1 1

s@ a ? & p@a.& Te!*em( G. para cada elemento a de un -lge&ra de $!!L+ a y &, se <eriDica7 a ? a @ a demostraremos la primera igualdad. a @ a ? 0 @ a ? aR @ "a ? a# . "a ? R # @ a ? a Te!*em( #. 4ara cada par de elementos de un -lge&ra de $!!L+ a y & se <eriDica Nue a ? a& @ a y que a " a ? & # @ a +sta ley se llama a&sorcin. a & a ? a& LLLLLLLLLLLLLL 0 0 0 0 1 0 a&la . J 1 1 0 1 1 1 1 lo demostraremos alge&raicamente y mediante la ta&la de <erdad. +n eDecto alge&raicamente7 a @ 1 . a @ " 1 ? & # a @ 1 . a ? a& @ a ? a& +n la ta&la . P 1 se comprue&a que en la columna correspondiente a a ? a& es igual a la columna de la <aria&le a y por tanto se deduce la igualdad7 A @ a ? a& Te!*em( $. +n un -lge&ra de $!!L+, las operaciones suma y producto son asociati<as. a ? " & ?c # @ " a ? & # ? c @ a ? & ? c a "&c# @ "a&# c @ a&c +ste teorema se demuestra D-cilmente mediante la ta&la de <erdad. Te!*em( <. 4ara todo elemento R de un -lge&ra de $!!L+ se <eriDica que7 @ a @ a su demostracin es mediante la ta&la de <erdad. L @ a a a 0 1 0 1 0 1 0e este teorema y el postulado d# se deduce que en toda -lge&ra de $!!L+7 y a . a @ a

11 L Q0 @ 1 Te!*em( :. +n toda -lge&ra de $!!L+ se <eriDica que7 (1) (2) a + b + c + d + ... = a + b + c + d a b c d ... = a + b + c + d y L 1@0

demostraremos la primera de estas igualdades, denominadas leyes de 6!5OA(, con lo cual la segunda quedar- demostrada por dualidad. 5ealizaremos primero la demostracin para dos <aria&les LL "a?&#a& @ 0 LL "a?&#?a&@1 +n eDecto, aplicando los postulados y teoremas estudiados 8asta a8ora7 5esulta que. " a ? & # RQ& @ aRQ& ? Q&a& @ 0 ? 0 @ 0 " a ? & # ? RQ& @ " a ? & ? R # " a ? & ? Q& # @ 1 , 1 @ 1 La generalizacin para un n*mero cualquiera de <aria&les resulta a8ora muy sencilla7 se puede demostrar mediante la ta&la de <erdad, as7

a & c a ?& ?c 0 0 0 0 1 1 0 0 1 1 0 0 0 1 0 1 0 1 0 1 1 1 1 1

LLLLLLL a?&?c 1 0 0 0 0 0

L a 1 1 1 1 0 0

L & 1 1 0 0 1 1

L c 1 0 1 0 1 0

LL L a& c 1 0 0 0 0 0

12 1 1 0 1 1 1 1 1 0 0 0 0 0 0 1 0 0 0

0enominaremos & ? c ? d ? .... @ p y aplicando el teorema de 6organ que 8emos demostrado para tres <aria&les, resulta7 LLLLL LL L LLLLLLLLLLLLLL a ? & ? c ? d ? ... @ a ? p @ a p @ a & ? c ? d ? ... Llamando a8ora q @ c ? d ? ... resulta7 LLLLLLLLLLLLLLLLL L LLLLL a ? & ? c ? d ? ... @ a & ? q repitiendo el proceso se o&tiene7 LLLLLLLLLLLLLLLLLLLLL a ? & ? c ? d ? ... @ LLLL a&cd c .q. d. 0e aqu resultan dos nue<as Dunciones lgicas de gran importancia en la realizacin de sistemas digitales. Se llaman (!J! "(!5# y (! J M "(A(0#. Las tres Dunciones elementales suma, producto e in<ersin lgica pueden ser realizadas mediante estas dos )unciones +n eDecto si aplicamos el teorema de 6organ tenemos7 @@ LLLLLLLL a & @ a & @ STR ? QS&S @@@@@@ LLLL a ? & @ a ? & @ UV y la in<ersin se realiza con una Duncin (! P ! o (!JM de una sola entrada. A continuacin se muestran los sm&olos adoptados internacionalmente para estas Dunciones. LLL @ a&q L L LLLLLLLLL a & c ? d ? ...

La in<ersin de estas Dunciones se representa mediante la adicin de un circulo en la lnea de entrada en la lnea de salida como se ilustra a continuacin7

13 Seg*n la Ley de 6!5OA( e,isten dos Dormas de e,presar la Duncin (! P ! y la Duncin (! P M +ntonces7

+l teorema de 6organ indica que e,isten dos Dormas de e,presar la Duncin "(!5# M " A(0 #

La segunda e,presin de la Duncin (! se puede representar mediante el sm&olo de la Duncin M precedido de dos in<ersiones. 1gualmente la Duncin (! se puede representar mediante el sm&olo de la Duncin ! precedido de dos in<ersiones. +s lo que se indica en las Diguras de las compuertas arri&a. Las Dunciones (! P ! "(!5# y (! P M "(A(0# de una sola <aria&le constituyen la Duncin de in<ersin, por lo que esta Duncin se puede representar mediante el sm&olo de cualquiera de ellas con una sola <aria&le de entrada o mediante un sm&olo especial constituido por un triangulo seguido de un crculo. Los tres sm&olos se representan a continuacin.

14

+l in<ersor es una compuerta que tiene slo una entrada, cuya salida es el complemento de la entrada.

+l crculo que aparece en la salida se conoce como 3H*3. ! -e ,4;e*+,>4. La interpretacin del sm&olo es7 Wentra uno, sale 0X. +l circulo en la salida signiDica que 'sta es acti<a en el ni<el $A%!, mientras que la ausencia del mismo en la entrada seHala que la entrada es acti<a en el ni<el AL !. La entrada W&uscaX u ni<el 1 para producir un 0, que es una salida acti<a en el ni<el &ajo. La e,presin &ooleana para la salida es que se lee como W complemento de A o a negadaX. +n la Digura siguiente se presenta otro sm&olo para el in<ersor, denominado sm&olo lgico in<ertido o sm&olo lgico Duncional, el cual tiene un circulo de in<ersin en la entrada pero ninguno en la salida. La lectura del sm&olo es Wentra 0, sale 1X. 0e cualquier modo, el resultado es el mismo. +n los diagramas se usan los dos sm&olos.

Se 4uede apreciar que los dos sm&olos son equi<alentes, da igual que tenga el crculo in<ersor en la entrada o en la salida. Los in<ersores se encuentran disponi&les en paquetes 014 0+ 12 +561(AL+S tanto en L como en C6!S. +n la Damilia L el B202 es un in<ersor s',tuple. " A in<ersores# independientes, Vcc es ?3 V en el terminal 12, conectando la B a tierra COM2UERTAS OR +s un circuito que produce un 1 de salida cuando cualquiera de las entradas es un 1 en la Digura se muestra el sm&olo y la ta&la de <erdad.

15

Seg*n el teorema de 6organ esta igualdad se puede e,presar tam&i'n mediante la salida de la compuerta (A(0 Como se muestra a continuacin.

+stas dos e,presiones son equi<alentes y se puede demostrar mediante una ta&la de <erdad que incluya las <aria&les contempladas en las igualdades. COM2UERTAS AND Cna Compuerta A(0 es un circuito que produce una salida 1 slo cuando todas sus entradas son 1. La Digura siguiente muestra una compuerta A(0 con dos entradas A y $, y salida M. Se lee A , $ simplemente A $.

Seg*n el teorema de 6organ. +sta igualdad del -lge&ra de $ool puede ser igualmente e,presada por medio de una compuerta !5 con su sm&olo lgico in<ertido. Como se muestra a continuacin.

+stas dos *ltimas igualdades son equi<alentes lo que se puede compro&ar mediante la ela&oracin de la ta&la de <erdad para los datos correspondientes. COM2UERTAS NAND Cna compuerta (A(0 es un circuito que produce un ! en su salida slo cuando todas sus entradas son 1. +l S16$!L! correspondiente es una compuerta A(0 con una salida in<ertida. "con crculo de in<ersin#, A continuacin se ilustra el sm&olo y la ta&la de <erdad.

16

Las tres primeras lneas de la ta&la de <erdad est-n descritas por el sm&olo lgico in<ertido !5, el cual esta&lece que un 0 en A o $ "o en am&os# produce un 1 en la salida. Lo anterior se lee comoXentra 0 sale 1 o entra alg*n 0 sale 1. A continuacin se muestra la equi<alencia.

Las 0os salidas son equi<alentes, lo que puede demostrarse con la ta&la de <erdad. COM2UERTAS NOR Cna compuerta (!5 es un circuito que produce un 0 en su salida cuando una o m-s de las entradas es 1. +l sm&olo correspondiente es un sm&olo !5 con una salida in<ertida o con un crculo de in<ersin como se muestra en la Digura que adem-s muestra la ta&la de <erdad. (tese que la salida de esta compuerta es el Complemento de la salida de una compuerta !5. +l Sm&olo descri&e la operacin de la compuerta puesto que la entrada no tiene el crculo de in<ersin pero la salida si. La lectura del sm&olo esXentra 1 !5 1, sale 0X

HABILITACIN % INHABILITACIN 2ARA EL CONTRL DE DATOS. Cno de los usos mas Drecuentes de las compuertas est- en el control del Dlujo de datos de la entrada a la salida. +n este modo de operacin se emplea una entrada como control, mientras la otra lle<a los datos que ser-n transDeridos a la salida. Si se permite el paso de estos se dice que la

17 compuerta est- '(7, ,=(-(. Si no se permite el paso de los datos, entonces la compuerta est,4'(7, ,=(-(. A continuacin se muestran las compuertas AND, NAND/ OR/ NOR y el an-lisis de la ta&la de <erdad (!6$5+LLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLLL 1. 0i&uje los sm&olos de las siguientes compuertas con dos entradas7 (A(0

!5

(! LLLLLLLLLLLLLLLLLLLLLLLLL LL LL LLLLLLLLL .. 0i&uje el diagrama lgico que representa la Duncin " A ? $ # Y "C ? 0# y ela&ore la ta&la de <erdad.

ejemp !" 0etermine la salida de cada compuerta A(0

+n cada caso la Dorma de onda se utiliza como dato, y la seHal est-tica "que no cam&ia# como entrada de control.+n el primer caso el 1 8a&ilita la compuerta y los datos pasan por ella sin

18 cam&io alguno. +n el segundo caso, el 0 in8a&ilita la compuerta y la salida permanece Dija en cero. Los datos son ignorados. HABILITACIN DE UNA COM2UERTA NAND L!S 0A !S 4ASA( 4+5! 1(V+5 10!S HABILITACIN DE UNA COM2UERTA OR L!S 0A !S 4ASA( 1(VA51A$L+S HABILITACVION DE UNA COM2UERTA NOR L!S 0A !S 4ASA( 4!5 LA C!64C+5 A 4+5! 1(V+5 10!S TABLA RESUMEN DE HABILITACIN % INHABILITACION COM2UERTA ENTRADA DE CONDICIN DE LA SALIDA CONTROL COM2UERTA A(0 0 I4'(7, ,=(-( 0 1 H(7, ,=(-( -(=!+ (A(0 0 I4'(7, ,=(-( 1 1 H(7, ,=(-( -(=!+ ,4;e*=,-!+ !5 0 H(7, ,=(-( D(=!+ 1 I4'(7, ,=(-( 1 (!5 0 H(7, ,=(-( D(=!+ ,4;e*=,-!+ 1 I4'(7, ,=(-( 0 ELABORE CIRCUITOS GRB6ICOS IUE RE2RESENTEN LS SIGUIENTES CONDICIONES COM2UERTAS NAND 0 NOR COMO INVERSORAS

AM2LIACION DE UNA COM2UERTA AND

AM2LIACIN DE UNA COM2UERTA NAND

AM2LIACIN DE UNA COM2UERTA OR

19

AM2LIACIN DE UNA COM2UERTA NOR

ANALISIS DE 6ORMA DE ONDA Cna <ez que se sa&e la ta&la de <erdad de una compuerta, es D-cil predecir la Dorma de onda de la salida a partir de la entrada. Luego se encuentran todos los tiempos en que se presentas dic8as entradas. A continuacin se 8ace la gr-Dica de la salida singular para estos tiempos as como de su complemento en los dem-s tiempos. C!mp.e*=( AND. E e+=(-! +,4D. (* -e ( 3!mp.e*=( AND es Wtodas las entradas en 1, salida 1X. As que se encuentran los tiempos donde todas las entradas se encuentran en el ni<el AL !. La salida tiene ni<el AL ! en esos tiempos, y el ni<el $A%! en los dem-s. Ejemp ! "

EJEM2LO "

20

6ORMAS DE ONDA DE UN RELOJ CON RETARDO 0 DE UN CONTADOR DE CORRIMIENTO.

21

GENERADORES DE SEJALES" Las seHales que aparecen en la Digura anterior pro<ienen de una amplia gama de Duentes. Las dos primeras corresponden a un circuito con el integrado 333... +ste integrado estDormado por dos comparadores de <oltaje construido con ampliDicadores operacionales que inicializan y reinicializan un )1L4 )L!4... Se de&en 8acer los siguientes ejercicios7 1. Si las seHales A y C entran a una compuerta A(0 cual ser- la onda de salida; .. 0i&ujar la onda de salida cuando la seHal A in<ertida y la seHal C4 prima 6LI2 . 6LO2S +s un circuito digital que tiene dos salidas Las cuales siempre se encuentran en estados opuestos. Si es 1 y es 0 se dice que el Dlip Dlop esta inicializado "S+ # , acti<o o preinicializado "45+S+ #, La situacin contraria indica que el Dlip Dlop estreinicializado, inacti<o o &orrado. +,isten <arios tipos de Dlip Dlops. M las entradas de control cam&ian en cada tipo. Los ni<eles lgicos en las entradas de los Dlip Dlops 0eterminan el estado de las salidas de acuerdo con la ta&la de <erdad del Dlip Dlop.

22

ESTOS DOS ESTADOS DE 6LI2 6LO2 NO SE USAN

ESTADO ACTIVO

ESTADO INACTIVO 6LI2K 6LO2S +s un circuito digital cuya salida es inicializada por la entrada S+ y solo puede ser reinicializada por la entrada 5+S+

)L14 P )L!4 Las dos compuertas (A(0 son acti<as en el ni<el &ajo, lo cual se indica con la &arra encima de las entradas. 6LI2 6LO2 D TRANS2ARENTE. CODI6ICADORES.

23 Son circuitos com&inacionales que con<ierten datos de un sistema num'rico a otro sistema num'rico. +l mas usado es el que con<ierte el sistema decimal al sistema $ C 0 .

24

+%+5C1C1! 45ZC 1C! C!( LA C!64C+5 A !5

+%+5C1C1! 45ZC 1C! C!( C!64C+5 A A(0

25

DECODI6ICADOR COM2LETO DE DOS BITS LHOJA 1M DECODI6ICADOR COM2LETO DE TRES BITS LHOJA 2M DEMULTI2LEXORES +s un interruptor digital que permite 8acer la cone,in de una entrada con una de las m*ltiples lneas de salida posi&les. +sta lnea de salida esta determinada por el n*mero &inario a la entrada del multiple,or Su estructura es muy similar a la del decodiDicador........ ")! !C!41A5 LA 9!%A 1 M AO5+OA5 LAS +( 5A0AS 0+ 00A !S. MULTI2LEXORES. +s lo opuesto del demultiple,or. +ste dispositi<o selecciona un canal como entrada y lo conecta a una salida de seHal. L6OTOCO2IAR LA HOJA 1 METER LOS CANALES DE 1 A # CADA UNO A UNA COM2UERTA AND 0 AGREGAR UNA COM2UERTA ORM

26 CONVERTIDOR A % D L A4( >D,3! ( D,D,=( M Al comienzo del estudio de la electrnica digital mencionamos la diDerencia entre las magnitudes analgicas y las digitales, tam&i'n se esta&leci que los calculadores electrnicos tra&ajan con magnitudes &inarias, es decir, reconocen dos estados opuestos representados por 1 y por 0. 4or tal razn los datos analgicos de&en ser con<ertidos primero a digitales, antes de entrar al proceso de c-lculo. Se ilustra a continuacin " )igura 1J1# como es la arquitectura de una C(10A0 0+ C!( 5!L "computador de a&ordo#. All aparecen las rutas de seHales.

)igura 1J1 +n esta unidad estudiaremos el aspecto de con<ertir una seHal analgica en digital. Ma que los sensores entregan al calculador seHales an-logas representadas por <oltajes de corrientes el'ctricas. 4ara con<ertir un <alor "o seHal# an-logo a digital se usan los comparadores de <oltaje. +l comparador de <oltaje es un ampliDicador operacional con salida de colector a&ierto. [ Comenzaremos por estudiar el ampliDicador operacional.

27

EL AM2LI6ICADOR O2ERACIONAL +l termino (mp ,F,3(-!* !pe*(3,!4( se reDiere a un circuito electrnico de alta ganancia con una e4=*(-( -,Fe*e43,( "dos terminales de entrada, ninguno de los cuales esta aterrizado#. SigniDica que la ampliDicacin se aplica a la diDerencia de tensiones de los dos terminales de entrada, ninguno de los cuales es cero. Cuando los dos terminales tienen la misma tensin el ampliDicador no los toma en cuenta. +n la siguiente gr-Dica se indica la representacin del !p (mp con sus cone,iones7 N Colector a&ierto se reDiere a la conDiguracin de la compuerta desalida.

)igura 1J. Com*nmente se designa como !p (mp y el circuito <iene integrado "C1# y un ejemplo es el integrado :#1 E 3.( e+=(*em!+ .=, ,O(4-! e4 e eje*3,3,! -e e+=( .4,-(-. Cuando el !p (mp no tiene componentes e,ternos conectados se dice que esta conDigurado a 7.3 ( (7,e*=( M en este caso la ganancia es muy alta y <iene dada por7

La conDiguracin &-sica de un !p (mp se ilustra en la Digura siguiente7 "&ucla a&ierta#.

28

)igura 1J= (o se deje conDundir por los contactos que <an a las Duentes de 13 Voltios. 5ecuerde que todo circuito integrado de&e ser conectado a una Duente. 4ues esta cone,in o&edece a esta norma. Las dos entradas de V,-. corresponden a la diDerencial de tensin a ampliDicar. La entrada al contacto negati<o es in<ersora y al contacto positi<o es la entrada no in<ersora. Cuando la tensin de la entrada positi<a "no in<ersora# es mayor que la entrada al contacto negati<o "in<ersora# entonces la salida es positi<a y cuando la situacin es al contrario la salida es negati<a. 9asta aqu dejaremos lo concerniente al !p (mp para dedicarnos al 3!mp(*(-!* -e =e4+,>4 que es un ampliDicador operacional conDigurado para que su salida sea *nicamente tierra o Vcc. +l <oltaje de alimentacin puede <ariar entre =V y 13V, y las entradas tienen una impedancia muy grande. +sto signiDica que puede emplearse en circuitos C6!S y que las entradas no tendr-n eDecto so&re el circuito al cual se encuentran conectadas. Si se conecta una reDerencia de <oltaje en la entrada negati<a, como se indica en la Digura 1J2, y el <oltaje en la entrada positi<a se <uel<e mayor que el de la entrada negati<a, entonces la salida ir- al estado de alta impedancia, produciendo un 1 lgico de&ido al resistor e,terno de acoplamiento a positi<o. )igura 1J2 "a#

"a#

"&#

)igura 1J2 Si a8ora el <oltaje de la entrada positi<a se <uel<e menor que el de la entrada negati<a. La salida <a a tierra produciendo un 0 lgico en la salida, como se muestra en la Digura 1J2 "&#. Cna de las aplicaciones del comparador de tensin es en con<ertidores A%D. +n la Digura 1J3 se e,plica como se con<ierte un <alor de <oltaje en un n*mero &inario digital de tres &its, construido

29 con B comparadores de <oltaje. L6==>. La entrada negati<a de cada comparador esta conectada a una red resisti<a di<isora de <oltaje, la cual di<ide el <oltaje de alimentacin de : <oltios en incrementos de 1V. Cada comparador de <oltaje tiene un <oltaje de reDerencia que es 1 Voltio mayor que el comparador anterior. odas las entradas positi<as de los comparadores est-n conectadas entre si, de manera que el <oltaje de entrada aumentar- al mismo tiempo en todos los comparadores. Si el <oltaje de entrada aumenta a ..3 <oltios, la salida de los dos primeros comparadores serde ?3V o sea un 1 lgico, de&ido a que la entrada positi<a ser- mayor que la entrada negati<a como ya se e,puso arri&aI pero la salida del resto de los comparadores, por la condicin opuesta presentaran una salida de 0. Cn ejercicio que produce el suDiciente aprendizaje de esta tipo de con<ertidor AE0 es determinar las siguientes situaciones7 a# Cual ser- el n*mero &inario de tres &its, cuando el V ent es de =.3 Voltios. &# Cuando Vent es de ..3 Voltios c# Cuando Vent es de 3 Voltios. Animo, pngale ca&eza y mire que necesita para entender y pregunte. Las e,plicaciones dadas son suDicientes para resol<er los pro&lemas. (o o&stante le e,plicar' si su pregunta es &ien pensada.

30

0ar' las respuestas en la pr,ima unidad

31

32 +L+C 5!(1CA 01O1 AL ELEMENTOS DE TRABAJO

CIRCUITOS INTEGRADOS C I. 0!S 1( +O5A0!S CI :#8G, C( 1( +O5A0! :#0#, "(! #. C( 1( +O5A0! :#08, "A(0 . +( 5A0AS#. C( 1( +O5A0! :#00 "(A(0#. C( 1( +O5A0! :#02. "(!5#. C( 1( +O5A0! :#G2. "!5# C( 1( +O5A0! $$$ DIODOS. DOCE DIODOS LED DE UN SOLO COLOR RESISTENCIAS. DOCE RESISTENCIAS DE CONTADORES NOTA" SE DEBE DIS2ONER DE LOS ELEMENTOS SOLICITADOS EN EL CURSO DE ELECTRONICA ANBLOGA GG0 P

33

NO SE INCLU0EN AIUQ LOS ELEMENTOS IUE SE REIUIEREN 2ARA 2RESENTAR EL 2RO0ECTO 6INAL IUE ADELANTARAN LOS GRU2OS IUE SE ASIGNARAN 2ARA TAL E6ECTO. !4+5AC1!(+S $1(A51AS +!5+6A 0+ 6!5OA( C!64C+5 AS L!O1CAS 7 A(0, !5, M+S, (A(0, (!5, (! , +K!5 M (!+K!5 L!O1CA C!($1(AC1!(AL 0+C!0+5. 45AC 1CAS 0+ LA$!5A !51!. S+CC+(C1A0!5 0+ LCC+S 0+ 2 01O1 !S )14 )L!4, 14!S 0+ )L14 )L!4 M A4L1CAC1!(+S C15CC1 !S C!( A0!5+S C15CC1 !S 01V1S!5+S 0+ )5+CC+(C1AS CS! 0+L 333 C!6! AS A$L+ CS! 0+L 01S4LAM 0+ B S+O6+( !S. 0+C!0+5 $ C 0 0+ B S+O6+( !S 6CL 14L+K!5+S M 0+6CL 14L+K!5+S 5A(S61S1\( S+51AL 0+ 0A !S. 6+6!51AS )C(0A6+( !S $AS1C!S 6+6!51AS 5A6 5!6 45!6 +45!6 M ++45!6